2006 BernardoTavaresRodrigoGonçalves

TRABALHO DE GRADUAO
PROJETO DE UM AMPLIFICADOR DE BAIXO RUDO

EM TECNOLOGIA CMOS COM AUXLIO DE
ALGORITMOS EVOLUCIONRIOS
Bernardo Menezes Leito Tavares

Rodrigo Ramos Gonalves
Braslia, dezembro de 2006
UNIVERSIDADE DE BRASLIA
FACULDADE DE TECNOLOGIA
UNIVERSIDADE DE BRASILIA
Faculdade de Tecnologia
TRABALHO DE GRADUAO
PROJETO DE UM AMPLIFICADOR DE BAIXO RUDO
EM TECNOLOGIA CMOS COM AUXLIO DE
ALGORITMOS EVOLUCIONRIOS

Relatrio submetido ao Departamento de Engenharia Eltrica

da Faculdade de Tecnologia da Universidade de Braslia como
requisito parcial para obteno do grau de Engenheiro Eletricista.
Banca Examinadora
Prof. Dr. Paulo Henrique Portela, UnB/ ENE
(Orientador)
Prof. Dr. Alexandre Ricardo Soares Romariz,
UnB/ ENE
Prof. MSc. Charles dos Santos Costa, UCG/
ENG
FICHA CATALOGRFICA
GONALVES, RODRIGO RAMOS
TAVARES, BERNARDO MENEZES L.
Projeto de um Amplificador de Baixo Rudo em Tecnologia CMOS com auxlio de
Algoritmos Evolucionrios. [Distrito Federal] 2006.
xvii, ?? 134p.(ENE/FT/UnB, Engenheiro Eletricista, 2006)
Monografia de Graduao - Universidade de Braslia.
Faculdade de Tecnologia.
Departamento de Engenharia Eltrica.
1. Amplificadores
2. Microondas
3. CMOS
4. Algoritmos Evolucionrios
I. ENE/FT/UnB
II. Ttulo (srie)
REFERNCIA BIBLIOGRFICA
Gonalves, R. R. ;Tavares, B. M. L. (12006). Projeto de um Amplificador de Baixo Rudo em Tecnologia
CMOS com auxlio de Algoritmos Evolucionrios. Monografia de Graduao, Publicao ENE 02/2006,
Departamento de Engenharia Eltrica, Universidade de Braslia, Braslia, DF, 134p.
CESSO DE DIREITOS
NOMES DOS AUTORES:

TTULO: Projeto de um Amplificador de Baixo Rudo em Tecnologia CMOS com auxlio de Algoritmos
Evolucionrios.
GRAU / ANO: Engenheiro Eletricista / 2006
concedida Universidade de Braslia permisso para reproduzir cpias deste projeto final de graduao
e para emprestar ou vender tais cpias somente para propsitos acadmicos e cientficos. O autor reserva
outros direitos de publicao e nenhuma parte deste projeto final de graduao pode ser reproduzida sem a
autorizao por escrito do autor.

tavaresbernardo@gmail.com
Braslia - DF - Brasil.

rodrigo.ram@gmail.com
Braslia - DF - Brasil.
Dedicatrias
minha famlia, aos meus amigos e Priscylla.
minha famlia, aos amigos e especialmente

Maria Clara.
RESUMO
apresentado neste trabalho, um estudo sobre a tecnologia MOS, a teoria eletromagntica

e algoritmos evolucionrios. A tecnologia MOS vem mostrando uma constante evoluo desde
sua criao, o que tem resultado na ampliao de sua utilizao pelos mais diversos campos.
Conforme essa evoluo ocorre, dispositivos operando em alta frequncia se tornam uma realidade dentro desta tecnologia e para sua implantao um estudo das teorias eletromagnticas se
faz necessrio. Pois assim, h um melhor entendimento da dinmica envolvida entre circutos
eletrnicos e sinais de alta frequncia. O estudo sobre algoritmos evolucionrios feito com o
intuito de desenvolver uma ferramenta de auxlio para projetos de circuitos eltricos, focado em
dispositivos de alta frequncia.
Nesse trabalho feita a implementao de uma ferramenta para otimizao de circuitos eltricos. Este otimizador foi agregado a um programa de simulao de circuitos de cdigo aberto.
Esta ferramenta utilizada com a inteno de obter resultados que vo alm dos resultados obtidos pelo projetista. O projeto de um amplificador de baixo rudo executado e posteriormente
otimizado utilizando este programa. Esse tipo de amplificador de fundamental importncia dentro de sistemas de comunicaes, por se tratar, geralmente, do primeiro estgio aps a antena, seu
papel amplificar sinais bastante atenuados sem adicionar muito rudo ao mesmo.
Os resultados encontrados mostram que a utilizao de algoritmos evolucionrios se torna uma
importante ferramenta de projeto. Pois os resultados apresentados com a otimizao se mostraram
muito bons. Alm dos bons resultados, a praticidade para sua obteno tambm chamou ateno.
ABSTRACT
In this work is shown a study about MOS technology, eletromagnetic theory and evolutionary
algorithms. The MOS Technology have been showing a constant evolution since it was created,
wich is resulting in the large growth of its use in a lot of different fields. With this evolution,
devices operating in high frequencies using this technology are becoming more achievable and
for that, the study of eletromagnetic theories is necessary. Using all this knowledge together
the dynamics between eletronic circuits and high frequency signals are more easy to understand.
The study of evolutionary algorithms is made with the intention to develop an aid tool for eletric
circuits projects, with the focus in microwave devices.
This work implements a tool for optimization of eletric circuits. This optimizer was inserted in
a open-source circuit simulator. The use of such tool is to provide results that fall far better from
the ones obtained by the projector. The project of an low noise amplifier is made and optimized
in this work using the circuit optimizer. This kind of amplifier represents great importance in
telecomunications systems, because it is, generally, the first stage after the antenna and his role
is to provide gain to very attenuated signals without add much noise to them.
ii
The results found show that the utilization of evolutionary algorithms have become an important aid to the project. Therefore the results obtained with the optimization were found to be very
good. Besides the good results, the practicality of what was attain also was impressive.
iii
SUMRIO
1 INTRODUO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1
M OTIVAES . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
1.2
O BJETIVOS . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
1.3
A PRESENTAO DOS C APTULOS . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
1
1
1
2
2 TECNOLOGIA MOS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1
C ONSIDERAES INICIAIS . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
2.2
T ECNOLOGIA CMOS . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
2.2.1 T RANSISTOR MOS . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
2.2.2 R ESISTOR . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
2.2.3 C APACITOR . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
2.2.4 I NDUTORES . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
2.3
C OMPARAO ENTRE AS T ECNOLOGIAS MOS E G A A S .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
2.4
C ONSIDERAES F INAIS . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5
5
5
6
10
11
12
14
15
3 TEORIA DE MICROONDAS APLICADA SNTESE DE AMPLIFICADORES CLASSE

A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.1
C ONSIDERAES I NICIAIS . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 17
3.2
A MPLIFICADORES DE MICROONDAS . . . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 17
3.2.1 C LASSES DE OPERAO . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 18
3.3
T EORIA DE MICROONDAS . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 20
3.3.1 L INHAS DE TRANSMISSO . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 20
3.4
C ARTA DE S MITH . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 23
3.5
C ASAMENTO DE IMPEDNCIAS . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 24
3.5.1 E LEMENTOS CONCENTRADOS . . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 24
3.5.2 E STUBE SIMPLES . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 24
3.5.3 E STUBE DUPLO .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 25
3.5.4 T RANSFORMADOR DE QUARTO DE ONDA . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 25
3.6
PARMETROS DE E SPALHAMENTO . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 25
3.7
Q UADRIPOLOS ATIVOS . . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 26
3.7.1 E STABILIDADE . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 27
3.7.2 G ANHO . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 29
3.7.3 RUDO . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 32
3.8
S OFTWARE UTILIZADO PARA SIMULAES .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 35
3.8.1 E XEMPLOS DE SIMULAES . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 35
3.9
C ONSIDERAES F INAIS . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . . 36
4 ALGORITMOS EVOLUCIONRIOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1
C ONSIDERAES I NICIAIS . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.2
S ISTEMAS I NTELIGENTES . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.3
C ONCEITOS GERAIS . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.3.1 C RIAO DE SOLUES INICIAIS . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.3.2 AVALIAO DAS SOLUES . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.3.3 S ELEO DAS MELHORES SOLUES . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.3.4 C RIAO DE NOVAS SOLUES . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.3.5 V ERIFICAO DE CRITRIOS DE PARADA . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
4.4
A LGORITMO GENTICO . . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
39
39
39
40
40
41
41
43
44
44
4.4.1
4.4.2
4.4.3
4.4.4
4.5
4.5.1
4.5.2
4.5.3
4.6
C RUZAMENTOS .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
M UTAES . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
NSGA-II . . . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
I NTERFACE E EXEMPLO DE OTIMIZAO . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
S ISTEMAS I MUNOLGICOS . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
C LONAGEM . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
HIPERMUTAO .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
I NTERFACE E EXEMPLO DE OTIMIZAO . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
C ONSIDERAES F INAIS . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
44
45
45
45
46
48
48
48
49
5 RESULTADOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1
C ONSIDERAES I NICIAIS . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.2
A MPLIFICADORES DE B AIXO RUDO . . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.2.1 TOPOLOGIAS DE A MPLIFICADORES DE B AIXO RUDO . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.3
P ROJETO LNA . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.3.1 OTIMIZAO DA FIGURA DE RUDO, CARACTERIZAO DO TRANSISTOR E PRO JETO DA REDE DE POLARIZAO . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.3.2 E STIMATIVA DAS C APACITNCIAS PARASITAS E C LCULO DAS INDUTNCIAS DO
CIRCUITO . . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.3.3 R ESULTADOS DO P ROJETO . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.4
OTIMIZAES . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.4.1 S IMULAES OTIMIZADAS PARA CIRCUITO IDEAL . . . . . . . . .. . . . . . .. . . . . . . .. . . . . . . .. . . . .
5.4.2 S IMULAES OTIMIZADAS PARA CIRCUITO COM PARASITAS . . . .. . . . . . . .. . . . . . . .. . . . .
51
51
51
52
53
53
54
56
56
56
59
6 CONCLUSES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
REFERNCIAS BIBLIOGRFICAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
ANEXOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
I
ANEXO1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
vi
LISTA DE FIGURAS
2.1
2.2
2.3
2.4
2.5
2.6
2.7
Estrutura de um transistor NMOS [1] .......................................................................

Modelo para representao de um transistor...............................................................
Exemplo de capacitor que explora o fluxo lateral ........................................................
Evoluo do modelo de capacitncia da porta [2] ........................................................
Exemplos de geometria de indutores planares [2] ........................................................
Modelo equivalente de um indutor planar na tecnologia CMOS (elementos parasitas)[2] .....
Representao dos parasitas na estrutura planar [2]......................................................
6
8
11
12
13
13
14
3.1
3.2
3.3
3.4
3.5
3.6
3.7
Representao de linhas de transmisso ....................................................................

Linha de transmisso ligada carga Z L .....................................................................
Carta de Smith ....................................................................................................
Potncias em quadripolos ativos ..............................................................................
Interface grfica do QUCS .....................................................................................
Circuito Exemplo 1 ..............................................................................................
Circuito Exemplo 2 ..............................................................................................
21
22
23
29
35
36
37
4.1
4.2
4.3
4.4
4.5
4.6
4.7
Fluxo de execuo de um algoritmo evolucionrio.......................................................

Frentes de pareto problema exemplo ........................................................................
Interface implementada para a utilizao do algoritmo NSGA-II ....................................
Circuito original ..................................................................................................
Resultados da otimizao com NSGA-II ...................................................................
Interface implementada para a utilizao do sistema imunolgico ...................................
Resultados da otimizao com sistema imunolgico ....................................................
40
42
46
46
47
48
49
5.1
5.2
5.3
5.4
5.5
5.6
5.7
5.8
5.9
5.10
5.11
5.12
5.13
5.14
5.15
5.16
5.17
Corrupo do sinal devido intermodulao de duas interferncias [3] ............................

Topologias utilizadas no projeto de LNAs [3] .............................................................
Configurao cascode com degenerao indutiva na fonte [3] ........................................
Caracterstica Id X V gs.........................................................................................
Circuito do LNA ..................................................................................................
Modelo - Transistor MOS - Capacitncias parasitas .....................................................
LNA projetado ....................................................................................................
Ganho do LNA projetado.......................................................................................
Circuito utilizado para transformao de impedncia ...................................................
Circuito a ser otimizado.........................................................................................
Otimizao - Ganho em potncia/Banda do Amplificador .............................................
F(figura de rudo) em dB, S12 , S11 e S22 ...................................................................
Comportamento do amplificador levando em considerao as frequncias adjacentes .........
Circuito a ser otimizado, incluindo parasitas ..............................................................
Otimizao - Ganho em potncia/Banda do Amplificador .............................................
F(figura de rudo) em dB, S12 , S11 e S22 ...................................................................
Comportamento do amplificador, incluindo parasitas, levando em considerao as frequncias adjacentes ....................................................................................................
52
52
53
54
54
54
56
56
57
57
59
59
59
60
61
61
vii
61
LISTA DE TABELAS
2.1
Parmetros de caracterizao de transistores - Level 1 ..................................................
4.1
4.2
Solues do problema exemplo ............................................................................... 42

Ordenamento das solues do problema exemplo........................................................ 43
I.1
Parmetros de caracterizao de transistores - Level 1 .................................................. 69
ix
LISTA DE SIMBOLOS
Siglas
Si
GaAs
SiO2
Tox
Id
0
Cox
W
L
Vgs
Vt
Vds
0
rox
Cgd
Cgs
Cgd
gm
max
TC
rds
Rs
Cl
Cp
M M IC
t
l
Silcio
Arseneto de glio
xido de silcio
Espessura do xido de silcio
Corrente no dreno
Mobilidade
Capacitncia do xido por m2
Comprimento do canal
Largura do canal
Tenso entre porta e fonte
Tenso de limiar
Tenso entre fonte e dreno
Parmetro de modulao da largura do canal
Constante diletrica do ar
Constante relativa do xido
Capacitncia entre porta e dreno
Capacitncia entre porta e fonte
Capacitncia entre porta e corpo
Transcondutncia
Frequncia de ganho de corrente unitrio
Frequncia de ganho de potncia unitrio
Temperature coefficient
Resistncia entre dreno e fonte
Resistncia srie (parasita - indutor MOS)
Capacitncia com substrato (parasita - indutor MOS)
Capacitncia paralela (parasita - indutir - MOS)
Monolitic Microwave Integrated Circuit
Coeficiente de reflexo
Figura de rudo
Condutividade eltrica
Espessura condutiva (Efeito Skin)
Espessura
largura
xi
1 INTRODUO
1.1
MOTIVAES
A evoluo das tecnologias de telecomunicaes trouxe-nos at a era da informao. No cenrio atual,

a demanda por fluxo de dados e, por conseguinte, por banda cresce de maneira cada vez mais acentuada.
Dentro desse escopo, tecnologias como Bluetooth, Wi-Fi, WiMAX, entre outras despontam aliando esta
necessidade de transmisso/recepo de dados facilidade da mobilidade.
As tecnologias desenvolvidas combinando acesso/mobilidade exigem circuitos robustos para que seu
funcionamento atinja os patamares de transmisso/recepo que os viabilize. Portanto, o projeto de elementos que formam o sistema de transmisso/recepo torna-se mais complexo, devido ao alto grau de
desempenho de banda, baixa potncia, empacotamento em um pequeno espao, que devem ser atendidos.
Aliado aos fatos apresentados, tem-se o uso cada vez maior das freqncias na faixa de microondas.
Com o aumento da freqncia de operao dos dispositivos, uma srie de novos fatores devem ser considerados. Neste ponto, o estudo da teoria eletromagntica faz-se to necessria quanto o estudo da eletrnica,
para entendimento de todas as variveis em jogo. Com essa fuso, entre eletrnica e eletromagnetismo,
a sntese de dispositivos mostra-se ainda mais desafiadora devido ao aumento de exigncias de projeto, o
que obriga o projetista muitas vezes a trabalhar com o limite da tecnologia.
As tecnologias como Bluetooth, Wi-Fi e WiMAX tm criado um grande mercado. Portanto, o projeto
de circuitos que funcionem para uma destas tecnologias torna-se uma excelente rea de atuao. As faixas
de frequncia exploradas comercialmente, ou ainda em fase de teste (caso do WiMAX), no Brasil so: 2,4
GHz para Bluetooth, 2,4 e 5,5 GHz para Wi-Fi e 3,5 GHz para WiMAX, conforme resoluo da Anatel.
1.2
OBJETIVOS
Este trabalho busca projetar um amplificador de baixo rudo, na faixa de microondas, com o auxlio de
uma ferramenta computacional baseada em sistemas evolucionrios. Com esse intuito, o programa QUCS,
software livre de simulao de circuitos, foi utilizado. A ferramenta para projeto eltrico do dispositivo,
que atuar na faixa 2,4 GHz, consistir no programa j citado em conjunto com softwares de otimizao,
algoritmo gentico e imunolgico, sendo que esses algoritmos sero incorporados ao cdigo do programa
de forma a configurar um adendo.
O projeto de amplificador de baixo rudo a ser executado dever incluir tanto aspectos de projeto
advindos da eletrnica quanto elementos de anlise advindos da teoria eletromagntica. Esse projeto ser
simulado e analisado, utilizando-se o software livre. A partir da base de dados do projeto, ser feita a
otimizao do circuito, com o intuito de conseguir um melhor desempenho do mesmo.
Com esta ao, visa-se validar a ferramenta como facilitadora no projeto de circuitos destinados s
tecnologias Bluetooth, Wi-Fi e WiMAX. Como objetivo final, busca-se a obteno de estruturas que no
seriam descritas pelas tradicionais metodologias de projetos de amplificadores de baixo rudo.
A fim de desenvolver esta ferramenta e o projeto do amplificador, foram feitos estudos sobre tecnologia
de fabricao, eletrnica, programao, modelos de representao de transistores e teoria eletromagntica.
Essas teorias foram os alicerces sobre os quais este trabalho apoiou-se para gerar os resultados apresentados
adiante.
1.3
APRESENTAO DOS CAPTULOS
Nos prximos captulos sero abordadas teorias e metodologias que resultam no projeto de um amplificador em baixo rudo na faixa de 2,4 GHz. No captulo 2, feita uma apresentao sobre a tecnologia
CMOS, a qual servir de base para o projeto. Nesse captulo so apresentadas as principais estruturas
eltricas e suas caractersticas para a tecnologia.
No captulo 3, feita uma introduo da teoria eletromagntica necessria para a sntese de amplificadores. Nesse ponto, feito um estudo, e so introduzidos conceitos para anlise da desempenho do
circuito como potncia, rudo e estabilidade. O software utilizado para simulaes computacionais , ento, mostrado.
No captulo 4, apresentada a teoria de algoritmos evolucionrios. So abordadas noes bsicas que
envolvem esse tipo de algoritmo. So introduzidos os conceitos de algoritmos genticos e de sistemas
imunolgicos. A implementao destes algoritmos mostrada e sua utilizao exemplificada.
No captulo 5, apresentado o projeto para o amplificador de baixo rudo na faixa de 2,4 GHz. Alm
do projeto, so mostrados os resultados da otimizao desse circuito com o auxlio de softwares baseados
em processos evolucionrios. Nesse ponto, so tambm inseridos os parasitas presentes na tecnologia, e
realizada posterior otimizao desse circuito.
2 TECNOLOGIA MOS
2.1
CONSIDERAES INICIAIS
Neste captulo, ser feito um estudo sobre a tecnologias MOS. Com este texto busca-se o entendimento
das potencialidades e limitaes de tecnologia, a partir da anlise dos elementos de circuito: transistor, resistor, capacitor e indutor. Alm disso, ser feita uma comparao entre as tecnologias MOS e GaAS, esta
ltima com grande aplicaes na faixa de microondas. Tambm sero levantadas as principais vantagens e
desvantagens de cada tecnologia.
2.2
TECNOLOGIA CMOS
A tecnologia MOS (Metal-xido semicondutor) tem apresentado uma evoluo extraordinria desde
sua implementao nos anos 60. A miniaturizao foi a maior responsvel pela proliferao dos circuitos
integrados em MOS, que em conjunto com a alta integrao apresentada pela tecnologia (possibilidade
de projetar um circuito complexo em um nico pastilha) e o seu baixo custo de produo, levaram a predominncia desta tecnologia em uma ampla gama de aplicaes. Dentre as tecnologias MOS, a tecnologia
CMOS (Complemetary MOS) destaca-se por permitir a implantao de transistores tipo N ou tipo P em
um mesmo circuito integrado, o que lhe confere uma maior flexibilidade de projeto [1].
Com essas vantagens, os circuitos integrados MOS dominaram a eletrnica digital e analgica de baixa
frequncia. Entretanto, com o contnuo avano da tecnologia MOS, chega-se a um ponto onde esta passa
a rivalizar com tecnologias (GaAs, SiGe, entre outras) j estabelecidas na rea de rdio-frequncia (RF).
A seguir, sero detalhadas as caractersticas dos elementos passivos (resistor, capacitor e indutor) e do
transistor em circuitos integrados CMOS.
2.2.1 Transistor MOS

2.2.1.1 Estrutura de um MOSFET
Na Fig.2.1, pode-se visualizar uma estrutura NMOS. Esta estrutura consiste de um corpo composto por
substrato P, onde so inseridas duas regies de substrato n+ fortemente dopadas, nomeadas fonte e dreno.
Sobre essa estrutura, ocorre a adio de dixido de silcio (SiO 2 ), cuja funo isolao, seguido de um
condutor (podendo este ser de polisilcio ou de metal). Esse arranjo configura o terminal denominado porta.
Figura 2.1: Estrutura de um transistor NMOS [1]
A distncia de separao entre dreno e fonte chamada de L, comprimento, e o tamanho dessas estruturas chamado de W, largura. O desempenho de um transistor MOS depende basicamente de L e
da espessura do dixido de silcio na porta (TOX). Os esforos, a cada avano da tecnologia, so para
minimizar esses valores sem degradar os outros parmetros do dispositivo.
A qualidade do substrato tambm influencia muito o desempenho do dispositivo. O substrato tambm
constitui, em conjunto com porta, dreno e fonte, um terminal nesta tecnologia. Este quarto terminal deve
ser ligado ao nvel de tenso de polarizao mais baixo possvel (no caso do transistor NMOS), visto que
os diodos formados por dreno/substrato e fonte/substrato devem estar polarizados reversamente. Assim, a
corrente que percorre a estrutura MOS ser apenas vertical.
Na tecnologia CMOS (Complementary MOS), tanto transistores NMOS como PMOS podem ser produzidos. Essa tcnica, torna-se portanto bastante verstil, pois permite a implementao de uma diversidade
maior de circuitos.
2.2.1.2 Modelo de Schichman-Hodges

Neste trabalho, foi utilizado o modelo de Schichman-Hodges para representao dos transistores. Esse
modelo, tambm conhecido como modelo spice - level 1, tem equaes bastante simples e bastante prximas da teoria eletrnica. Ou seja, esse modelo no inclui correes para efeitos de segunda ordem ou
maiores, como conduo sub-limiar ou mobilidade dependente do campo lateral. A Tab. I.1 informa os
parmetros utilizados pelo QUCS para simulao do transistor.
Na Fig.2.2, pode ser melhor entendida a dinmica de algum dos parmetros ilustrados na Tab.I.1, pois
a mesma mostra um transistor do ponto de vista de circuito, levando em considerao as interaes entre
os componentes do transistor (junes p-n, poli, SiO 2 , entre outros).
Figura 2.2: Modelo para representao de um transistor

A partir de valores atribudos aos parmetros presentes nesta tabela, feito o clculo da corrente no
dreno, das capacitncias parasitas e da transcondutncia dos transistores empregados. As equaes utilizadas no modelo so explicitadas abaixo :
Para o clculo da corrente no dreno (I d ):
Quando o transistor encontra-se na regio de triodo, ou seja, quando V ds Vgs Vth :
Id = n Cox

V2
W
(Vgs Vt ) Vds ds (1 + Vds )
L
2
(2.1)
Quando ele encontra-se na regio de saturao, V ds Vgs Vth :
Id = n Cox
W
(Vgs Vt )2 (1 + Vds )
2L
(2.2)
Onde,
Cox =
0 rox
T OX
(2.3)
Tabela 2.1: Parmetros de caracterizao de transistores - Level 1

Parmetro
Descrio
Vt0
Tenso de limiar com polarizao nula
Kp
Coeficiente de transcondutncia
Gamma
Phi
Lambda
Limiar do substrato
Potencial de superfcie
Parmetro de modulao de comprimento do canal
Is
Corrente de saturao na juno
Rd
Resistncia no dreno
Rs
Resistncia na fonte
Rg
Resistncia na porta
Coeficiente de emisso da juno
Largura do canal
Comprimento do canal
Ld
Comprimento de difuso lateral
Tox
Espessura de xido de silcio
Cgso
Capacitncia porta-fonte
Cgdo
Capacitncia porta-dreno
Cgbo
Capacitncia porta-substrato
Pb
Potencial na juno
Mj
Coeficiente de graduao no fundo da juno
Fc
Coeficiente de capacitncia de depleo na juno polarizao direta
Cjsw
Capacitncia perifrica na juno com polarizao nula
Mjsw
Coeficiente de graduao perifrica na juno
Nsub
Densidade da dopagem no substrato substrato
Uo
Mobilidade na superfcie
Rsh
Resistncia de difuso entre dreno e fonte
Cj
Tpg
Capacitncia no fundo da juno com polarizao nula

Tipo de material do gate
Onde,
0 = 8, 85.1012 F/m
(2.4)
rox = 3, 9
(2.5)
Vt = V T O + GAM M A

1/2
P HI Vbs
P HI 1/2
(2.6)
O clculo das capacitncias parasitas feito a partir das seguintes frmulas:
Cgd = CGDO.W
(2.7)
Cgs = CGSO.W
(2.8)
Cgb = CGBO.W
(2.9)
O clculo da transcondutncia (gm) feito a partir de:
gm = n Cox
W
L
(Vgs Vt )
(2.10)
2.2.1.3 Figuras de Mrito em altas freqncias

Exitem basicamente duas figuras de mrito que so bastante utilizadas para mensurao do desempenho
de transistores em altas freqncias, so elas e max . importante frisar, no entanto, que figuras de
mrito devem ser encaradas com certa viso crtica, pois as mesmas no passam de um resumo, muitas
vezes incompleto, do que se passa no circuito. O uso destas figuras de mrito , portanto, uma tentativa de
caracterizar quantidades multidimensionais com um nico nmero, ou seja, buscar a simplificao [2].
e max , representam respectivamente, as freqncias em que o ganho de corrente e o de potncia
so unitrios. A frmula mais comum de (Eq.2.11) assume que o dreno terminado em um curto
circuito, enquanto que na porta tem-se fonte ideal de corrente. Devido presena do curto no dreno, de
corrente na porta desconsidera os efeitos da resistncia srie presente na porta (R g ) sobre . Estes dois
elementos, Cjdb e Rg tm grande influncia sobre o comportamento do transistor em altas freqncias, e
mesmo assim no so levados em considerao por .
gm
Cgs + Cgd
(2.11)
Como pode ser visto na Eq.2.11, o clculo de bastante simples, mas muito vezes no o resultado mais interessante. O conhecimento da freqncia de ganho unitrio ( max ) apresenta, geralmente,
resultados mais relavantes. A obteno desta figura de mrito no simples, porm a partir de algumas
simplificao pde-se chegar Eq.2.12. Para obter a Eq.2.12, considerou-se a impedncia de entrada com
o dreno em curto e ignorou-se o efeito da capacitncia entre porta e dreno (C gd ) , como feito para obteno
de . Mas levou-se Cgd em considerao durante o clculo da resistncia de sada, pois o cmputo da
mxima potncia requer o casamento conjugado. Tanto max , quanto devem ser encarados como indicaes brutas de desempenho em alta frequncia.
max
Rg Cgd
(2.12)
2.2.2 Resistor
A implementao de uma resistncia em uma pastilha MOS pode ser feita, basicamente, de duas
maneiras: via utilizao de polisilcio ou via difuso fonte-dreno. O utilizao do polisilcio (poli) implica em baixos nveis de tolerncia, atingindo at 35% para a estrutura de poli silicado e chegando a 50%
para estruturas no silicado.
O poli silicado por algumas foundries para reduo de sua resistncia. Portanto, essa estrutura
apropriada para, basicamente, pequenos valores de resistncia. O coeficiente de temperatura, alterao
de resistncia devido a mudana na temperatura de operao deste tipo de resistncia, est explicitado na
Eq.2.13. Essa frmula depende do nvel de dopagem e da composio do poli [2].
TC
1 R
R T
(2.13)
O poli no silicado tem uma maior resistncia e seu coeficiente de temperatura pode variar amplamente
em funo dos processos de produo. Em geral, pode-se dizer que esse tipo de resistncia tem um valor
10
moderado de coeficiente de temperatura e apresentam baixos valores de capacitncias parasitas por rea
ocupada.
Outra opo so os resistores de difuso fonte-dreno que tm coeficientes de temperatura e valores de
resistncia similares ao poli silicado. Nesse caso, h a ocorrncia de capacitncias parasitas em alto grau
e limitao em relao variao do nvel de tenso aplicado. Pois uma variao muito grande de tenso
pode fazer com que a resistncia se altere.
Para criao de resistncias de alto valor, utilizam-se poos, cuja resistncias variam de 1-10k por
unidade de rea. Essa configurao apresenta um alto nvel de capacitncias parasitas, devido grande
rea de juno formada entre a fonte e o substrato. O resistor resultante tem uma pssima tolerncia, em
torno de 50 a 80%, alto coeficiente de temperatura e baixa robustez em relao variao de tenso.
O transistor tambm pode ser utilizado como resistor, quando na regio de triodo. No entanto, um resistor obtido com esta configurao apresenta baixa tolerncia (pois o mesmo depende da mobilidade dos
portadores e da tenso de limiar), alto coeficiente de temperatura (devido tambm dependncia da mobilidade e a variao de tenso de limiar com a temperatura) e alta no-linearidade (devido dependncia de
tenso entre fonte e dreno). A Eq. 2.14 descreve um resistor feito a partir de um transistor MOS, na qual
podem ser visualizados os problemas citados anteriormente. Essas caractersticas frequentemente limitam
o uso deste tipo de transistor a circuitos no-crticos, fora do caminho percorrido pelo sinal de informao.
rds [n Cox
W
[(Vg s Vt ) V ds]1
L
(2.14)
2.2.3 Capacitor
Basicamente todas as camadas de interconexo (poli e metais como Al e Cu, geralmente) podem ser
utilizados para se projetar o capacitor, cujo dieltrico constitudo de SiO 2 . Esse dieltrico deve ter pouca
espessura (da ordem de 0,5 - 1 m), para assim se reduzir a capacitncia entre as camadas, reduzindo assim
a capactncia por unidade de rea.
Deve-se estar atento ao fato de que nesta tecnologia o capacitor de placas paralelas no a melhor
escolha de projeto. Devido, basicamente, existncia de capacitncias parasitas entre a placa inferior do
capacitor e outro condutor (especialmente o substrato) localizado sob a mesma. Esse elemento parasita
pode variar de 10 a 30% do valor da capacitncia principal e geralmente limita severamente o funcionamento do circuito [2].
11
A alternativa geralmente adotada para projetos de capacitores MOS mostrada na Fig.2.3. Nessa
estrutura, a capacitncia total por unidade de rea aumentada via explorao do fluxo lateral, obtido
pelo aumento do permetro de contato entre placas. Outra forma de aumentar a capacitncia se d pela
utilizao de mais de um par de camadas de interconexo, numa estrutura sanduche.
Figura 2.3: Exemplo de capacitor que explora o fluxo lateral

A utilizao do fluxo lateral est associada diminuio da capacitncia parasita entre placa inferior e
condutor, pois sua explorao faz uso de uma menor de rea para obteno um dado valor de capacitncia,
em comparao a outros mtodos. O permetro portanto importante na definio da mxima capacitncia
a ser obtida. O estudo de fractais, estruturas que, em uma rea finita, tm permetro infinito, tendem a ser
muito teis para a criao de estruturas que maximizem a relao capacitncia/rea[2].
Outra alternativa a utilizao de um capacitor MOS, aproveitando o processo de fabricao CMOS
para gerar uma capacitncia, presente na porta de todo transistor desta tecnologia. O valor de capacitncia/rea, deste processo, depende da espessura do SiO 2 , mas tipicamente de 20 a 100 vezes maior do que
a de um capacitor que utiliza placas de interconexo. O capacitor MOS deve ser mantido em inverso forte
(VgsVth), pois caso contrrio o valor da capacitncia ser pequena, com perdas e altamente no linear.
Para esse tipo de capacitor, o fator de qualidade (Q) depende da resistncia do canal, definido pela
Eq.2.14. A Fig. 2.4 apresenta como deve ser o modelo de primeira ordem deste capacitor. Fica evidente, a
partir da anlise da Fig.2.4, que para maximizar o valor de Q, deve-se adotar o menor valor possvel de L.
Pois a resistncia Rds diretamente proporcional comprimento do canal (L).
O uso de junes P-N tambm se apresenta como opo, uma vez que a capacitncia entre junes
depende da polarizao aplicada e o mesmo amplamente utilizado na sntese de circuitos sintonizados
12
Figura 2.4: Evoluo do modelo de capacitncia da porta [2]

eletronicamente. Diodos utilizados para esse propsito so chamados varactors. Sabendo portanto que a
capacitncia da juno, apresenta-se a Eq.2.15, que a define.
Cj
Cj0
(1 Vf /()n )
(2.15)
Onde Cjo a capacitncia incremental em 0 V, V f a tenso de polarizao direta atravs da juno,

a tenso de superfcie do substrato e n um parmetro que depende da dopagem. O Q deste tipo de
capacitor varia de maneira inversa com relao banda de sintonia. A dopagem assimtrica, necessria
para gerar grande variao da capacitncia por unidade de tenso (V), adiciona um valor de resistncia
relativamente grande em srie. Portanto o Q mnimo quando a capacitncia mxima.
2.2.4 Indutores
Em circuitos RF, os indutores so a maior causa de falhas em processos envolvendo circuitos integrados. A obteno de indutores aceitveis em termos de fator de qualidade e de elementos parasitrios
crucial para o desenvolvimento desse tipo de circuito. Em processos de fabricao, os indutores de projeto muitas vezes podem ser implementados na tecnologia, mas sempre apresentam alto rudo, distoro e
consumo, quando comparados com indutores feitos a partir de enrolamento[2].
Os indutores planares em espiral so os mais utilizados para solues on-chip. Na Fig.2.5, podem
ser visualizados os formatos-padro deste tipo de indutor. Os efeitos do formato sobre o funcionamento
do indutor, em relao Q e prpria indutncia, so funes de segunda ordem. Mas o desempenho
das estruturas octogonais e circulares apresentam-se melhores do que o da estrutura quadrada e, portanto,
devem ser favorecidos durante o layout.
Os projetos desse elemento de circuito, em geral, utilizam a camada mais alta de metal para sntese
da parte principal do indutor (espiral). A conexo com o centro da espiral feita por uma fita sob a
parte principal, composta de metal de nvel mais baixo. O uso do metal da ltima camada para realiza-
13
Figura 2.5: Exemplos de geometria de indutores planares [2]
o da espiral, ocorre devido a sua maior espessura, o que diminui a resistncia associada. Alm disso,
maximizando-se a distncia do substrato minimiza-se a capacitncia parasita entre o indutor e o substrato.
Um dos grandes desafios enfrentados ao se projetar circuitos MOS para RF, conseguir superar os
efeitos deletrios que os elementos parasitrios dos indutores projetados impem ao dispositivo. Esses
elementos chegam a limitar severamente o desempenho de um dado projeto. Por isso, aconselhvel
implementar na tecnologia apenas indutores de valor menor ou igual a 10nH. Caso haja no projeto a necessidade de indutores de maior valor, deve-se utilizar indutores externos, que apresentam maior fator de
qualidade e que adicionam menos parasitas ao sistema.
O indutor MOS pode ser modelado conforme a Fig.2.6. Nessa so explicitados os parasitas presentes
num indutor on-chip. Onde Rs a resistncia da espiral, Cp a capacitncia entre as espiras e a fita do
indutor que passa sob elas, Cox a capacitncia devido presena de SiO 2 e, Rl e Cl so respectivamente,
a resistncia e a capacitncia advindos do substrato.
O projeto de indutores on-chip considerado um grande desafio para projetistas que atuam no design
de circuitos MOS para rdio-freqncia. Alm da grande rea ocupada por estes elementos, as perdas
resistivas DC so aumentadas pelo efeito skin, no qual a resistncia efetiva de um condutor tende a crescer
devido ao aumento da freqncia de operao do dispositivo. A conseqncia a reduo na seo efetiva,
aumentando a resistividade em srie.
Em adio s perdas ocasionadas pela resistncia em srie (R s ), representadas na Eq.2.16, a presena
de capacitncias parasitas entre o indutor e o isolante (C o x) (Eq.2.5) e entre indutor e substrato (Eq.2.17)
14
Figura 2.6: Modelo equivalente de um indutor planar na tecnologia CMOS (elementos parasitas)[2]
so problemas adicionais apresentados por esses elementos. Na tecnologia MOS, o substrato apresenta-se
prximo do indutor e tem uma condutividade relativamente boa, criando-se assim um capacitor de placas
paralelas que ressoa em conjunto com o indutor. A freqncia em que ocorre esta ressonncia considerada
o maior limite de freqncia no qual o indutor funcional. Alm disso, o substrato contribui com perdas
devido resistncia presente no substrato. A proximidade com o substrato tambm degrada Q devido
energia acoplada ao substrato ruidoso.
l
onde, =
Rs
(1 et/ )
Cl
2
$o
(2.16)
$lCsub
2
(2.17)
ox
to x
(2.18)
Cp = n$ 2
Outro elemento parasita a capacitncia paralela ao indutor (C p ) (Eq.2.18) , que ocorre devido ao
posicionamento da fita sob o indutor e seu corpo principal (espiras). A capacitncia lateral entre as
voltas do indutor pode ser desconsiderada, pois a conexo srie dessas capacitncias, presente entre os
extremos do indutor, prevalece. A Fig. 2.7 ilustra a estrutura do indutor com a incluso dos parasitas
citados posteriormente.
15
Figura 2.7: Representao dos parasitas na estrutura planar [2]
2.3
COMPARAO ENTRE AS TECNOLOGIAS MOS E GAAS
Os circuitos MMIC, Monolitic Microwave Integrated Circuit, so dispositivos que operam dentro da
frequncia de microondas (de 300 MHz a 300 GHz), possibilitando a implantao de toda uma gama de circuitos para a faixa de microondas. mixer, amplificadores de potncia, amplificadores de baixo rudo, entre
outros. Geralmente circuitos MMIC tm sua entrada e sada casada com 50 OHMS, uma das impedncias
padro em telecomunicaes, o que os torna prticos e versteis para ligao com circuitos externos.
MMICs tm suas dimenses reduzidas e podem ser produzidos em massa, o que contribuiu de maneira
inexorvel para a disseminao de dispositivos que fazem uso de frequncias altas de rdio, como celulares
e hotspots. Esses circuitos podem ser constitudos de fosfeto de ndio, silcio-germnio e arseneto de glio.
Devido sua composio, circuitos integrados produzidos nessa tecnologia apresentam preos maiores
do que aqueles produzidos a partir do substrato de silcio. Todavia MMICS apresentam geralmente, em
altas frequncias, eficincia, potncia e figura de rudo com melhor desempenho do que as tecnologias mais
baratas. Dentre as composies de MMIC apresentadas, o arseneto de glio (GaAs) apresenta caractersticas bastante interessantes quando comparado com a tecnologia CMOS.
O GaAs tem algumas propriedades eletrnicas superiores s do silcio. Apresenta uma maior velocidade de saturao eletrnica e alta mobilidade de eltrons, o que permite seu funcionamento em frequncias de at 250 GHz. Alm disso, os dispositivos de arseneto de glio geram menos rudo que dispositivos
constitudos de silcio, quando operados em altas frequncias. Dispositivos GaAs podem tambm ser operados em nveis mais altos de potncia que seus equivalentes em silcio, devido maior tenso de ruptura.
Essas propriedades acabaram por tornar os circuitos GaAs viveis para aplicaes como telefonia celular,
comunicaes via satlite, enlaces de microondas e alguns sistemas de radar[4].
O silcio possui trs grandes vantagens sobre o GaAs. Primeiro, silcio (Si) abundante e seu processamento barato. O silcio apresenta tambm uma forte unio a nvel atmico, o que permite a implemen-
16
tao de pastilhas maiores (em torno de 300 mm de dimetro, enquanto que as de GaAs tm em torno de
150 mm). O Si o elemento mais abundante na crosta terrestre, onde pode ser encontrado na forma de
minerais silicados. A economia de escala disponvel para o Si acabou por inviabilizar um avano maior da
tecnologia baseada no GaAs.
A segunda vantagem do silcio a existncia do dixido de silcio (SiO 2 ), um dos melhores isolantes
conhecidos. O SiO2 pode ser facilmente incorporado aos circuitos de Si, e tais camadas so aderentes ao
silcio sobre o qual se situam. GaAs no tem uma aderncia estvel com a camada isolante.
A terceira, a maior mobilidade das lacunas no silcio quando comparado com o GaAs, o que torna a
sntese de circuitos mais versteis e melhor desempenho de estruturas complementares (que utilizam tanto
eltrons quanto lacunas) por parte do Si.
2.4
CONSIDERAES FINAIS
Neste Captulo, a tecnologia MOS foi abordada. Os transistores MOS foram analisados a partir de
seus aspectos construtivos, modelos de simulao e figuras de mrito em altas frequncias. Elementos de
circuito na tecnologia MOS tambm foram apresentados, atendo-se s opes e limitaes que a tecnologia
oferece. O captulo foi ento finalizado com a comparao entre as tecnologias MOS e GaAs, o que
permitiu avaliar diferentes as nuances dessas duas tecnologias. No prximo captulo, apresentada a teoria
eletromagntica, assim as teorias bsicas para projetos de amplificadores so abordadas.
17
3 TEORIA DE MICROONDAS APLICADA SNTESE DE

AMPLIFICADORES CLASSE A
3.1
Neste captulo, ser abordada a teoria de microondas com foco na sntese de amplificadores de microondas classe A. Sero apresentadas as diferentes classes de amplificadores, a teoria de microondas
necessria para a sntese de amplificadores lineares, e ainda o software utilizado para simulaes computacionais. Utilizando a teoria de microondas em conjunto com tcnicas de otimizao mostradas no prximo
captulo ser feita a sntese de amplificadores de microondas classe A em tecnologia CMOS.
3.2
AMPLIFICADORES DE MICROONDAS
Circuitos amplificadores so circuitos que produzem a partir de um sinal de entrada, um sinal de sada
com maior amplitude, ou seja, adicionam ganho ao sinal. Diferentes tipos de amplificadores produzem
diferentes tipos de ganho (ganho de tenso, ganho de corrente ou ganho de potncia).
Os amplificadores de microondas so elementos muito importantes dos sistemas de comunicao. Eles
so utilizados tanto nos circuitos de transmisso como nos circuitos de recepo. Nos circuitos de transmisso, por exemplo, amplificam a potncia do sinal a ser transmitido pelas antenas, aumentando assim o
alcance dos sistemas. J nos circuitos de recepo so utilizados, por exemplo, para aumentar a amplitude
dos sinais recebidos. Dessa forma, fazem com que os sinais recebidos, geralmente com amplitudes muito
baixas, possam acionar mais eficientemente os outros circuitos de recepo (misturadores, demoduladores
e detectores).
19
3.2.1 Classes de operao

Os amplificadores de potncia podem ser divididos quanto a suas classes de operao. As classes de
operao so: A, B, AB, C, D, E e F [12]. Diferentes classes de operao significam diferentes condies
de polarizao, diferentes funcionamentos, diferentes eficincias e diferentes condies de linearidade.
3.2.1.1 Classe A
Os amplificadores classe A so amplificadores nos quais os transistores esto polarizados na regio
ativa. Isso faz com que a amplitude do sinal de entrada tenha de ser pequena (amplificadores de pequenos
sinais), evitando assim distores por saturao ou corte dos transistores. O sinal de sada dos amplificadores classe A acompanha a excurso, do sinal de entrada do mesmo, sendo, portanto, uma cpia exata,
mas amplificada do sinal entrada. Podem ser considerados praticamente lineares.
Mesmo que no seja aplicado um sinal na entrada, os amplificadores classe A esto sempre consumindo
potncia da fonte de alimentao. Isso faz com que seu rendimento seja de no mximo 50%.
3.2.1.2 Classe B
Os amplificadores classe B so amplificadores nos quais os transistores esto polarizados na regio
de corte. Dessa forma, os transistores s conduzem em metade da excurso do sinal de entrada. So
necessrios, portanto, pelo menos dois transistores para amplificar o sinal de entrada, um para o semi-ciclo
positivo e outro para o semi-ciclo negativo. Como no h simultaneidade entre o fim da conduo de um
transistor e o incio da conduo do outro, provocam distoro no sinal. Essa distoro conhecida como
distoro de transio. Apresentam um rendimento mximo de 78,5%. No entanto, provocam distoro no
sinal e um nvel de intermodulao maior.
3.2.1.3 Classe AB
Os amplificadores classe AB so amplificadores nos quais os transistores esto polarizados um pouco
acima da regio de corte. Tm o funcionamento similar ao dos amplificadores classe B, no entanto, por
estarem na eminncia de conduzir, o efeito da distoro de transio minimizado.
Dessa forma, possuem uma distoro bem menor do que os amplificadores classe B. Para isso tm
circuitos um pouco mais complexos e rendimento um pouco pior.
20
3.2.1.4 Classe C
Os amplificadores classe C so amplificadores nos quais os transistores esto polarizados abaixo da
regio de corte. Provocam muita distoro no sinal, no entanto, tem um rendimento maior do que o da
classe B. A distoro no sinal pode ser diminuda com a utilizao de filtro que elimine as harmnicas de
distoro geradas.
3.2.1.5 Classe D
Os amplificadores classe D so amplificadores que funcionam com o chaveamento dos transistores.
Dessa forma, a nica dissipao de energia ocorre no curto espao de tempo que os transistores demoram
para chavear. O rendimento desses amplificadores normalmente entre 85% e 95%.
Durante a amplificao o sinal de entrada convertido em uma seqncia de pulsos. A durao de
cada pulso proporcional amplitude do sinal naquele dado momento. O sinal de sada possui componentes espectrais indesejadas e, por isso, precisa passar por um filtro passivo a fim de ter comportamento
semelhante ao sinal de entrada.
3.2.1.6 Classe E
Os amplificadores classe E so amplificadores que tambm funcionam com o chaveamento dos transistores. Eles possuem grande eficincia e distoro similar aos amplificadores classe B. A eficincia
maximizada projetando-se o amplificador de forma a no existirem, ao mesmo tempo, no transistor, tenso
e corrente com valores elevados. Dessa forma, a potncia dissipada no transistor praticamente nula e a
eficincia elevada.
3.2.1.7 Classe F
Os amplificadores classe F so amplificadores que tambm funcionam com o chaveamento dos transistores. A classe F baseia-se na manipulao das harmnicas das formas de onda da corrente e tenso no
dispositivo transistor, de modo a maximizar o rendimento do amplificador.
Eles tambm so conhecidos como ressoadores mltiplos. Esse nome deve-se manipulao de vrias
harmnicas das formas de onda de tenso e de corrente do amplificador. Possuem uma eficincia terica
mxima de 100%.
21
3.3
TEORIA DE MICROONDAS
Os amplificadores de microondas so os amplificadores que trabalham na faixa de freqncia de 300

MHz a 300 GHz. Por causa da alta freqncia e conseqente pequeno comprimento de onda, a teoria de
circuitos convencional geralmente no pode ser aplicada, tornando a engenharia de microondas diferente
de outras reas da engenharia eltrica. O pequeno comprimento de onda faz com que a fase da corrente,
ou da tenso, varie significantemente dentro dos componentes dos circuitos.
Em freqncias mais baixas, essa variao de fase insignificante e dessa forma a teoria clssica de
circuitos, que uma simplificao das equaes de Maxwell para este caso especial, pode ser aplicada.
J para freqncias ainda mais altas do que 300 GHz, temos os sistemas ticos, nos quais o comprimento
de onda muito menor do que as dimenses dos componentes [13]. Nesse caso, as equaes de Maxwell
podem ser simplificadas na teoria de ptica geomtrica.
Dessa forma, os elementos de circuitos de microondas normalmente so elementos distribudos, ou
seja, possuem caractersticas eletromagnticas que dependem de suas dimenses e formato.
3.3.1 Linhas de transmisso

A teoria de linhas de transmisso liga a teoria clssica de circuitos com a teoria de campos eletromagnticos. Dessa forma, ela desempenha um papel muito importante na engenharia de microondas.
A grande diferena entre a teoria de circuitos e a teoria de linhas de transmisso o comprimento
eltrico dos componentes. A anlise com teoria de circuitos exige que a dimenso dos componentes analisados seja muito menor do que o comprimento de onda dos sinais, enquanto as linhas de transmisso
tm dimenso prxima ou algumas vezes maior do que o comprimento de onda dos sinais. As linhas de
transmisso so dessa forma elementos de parmetros distribudos.
As linhas de transmisso so frequentemente representadas por uma linha de dois fios condutores (Fig.
3.1(a)). Elas podem ser modeladas como elementos de parmetros distribudos ao longo da linha (Fig.
3.1(b)), para isso os valores de R, L, G e C so especificados por unidade de comprimento.
A indutncia em srie L representa a auto-indutncia total dos dois condutores em H/m. A capacitncia
em paralelo C existe devido proximidade dos dois condutores e dada em F/m. A resistncia srie R
representa a resistncia devida condutividade finita dos dois condutores em Ohms/m. Finalmente, a
condutncia em paralelo G representa a perda no material dieltrico entre os condutores. Dessa forma, R e
22
(a) Representao por par de fios condutores
(b) Representao incluindo parmetros distribudos
Figura 3.1: Representao de linhas de transmisso

G representam perdas na linha de transmisso.
Considerando o circuito da Fig. 3.1(b), utilizando as leis de Kirchhhoff de tenso e de corrente, e considerando o comprimento da linha infinitesimal, chega-se s equaes que definem a linha de transmisso.
Para o caso de regime permanente senoidal, temos a Eq. 3.1 e a Eq. 3.2.
dV (z)
= (R + jL)I(z)
dz
dI(z)
= (G + jC)V (z)
dz
(3.1)
(3.2)
Resolvendo a Eq. 3.1 e a Eq. 3.2 simultaneamente, a tenso e a corrente na linha so encontradas em
funo da constante de propagao (Eq. 3.3 e Eq. 3.4).
Os termos com ndice
V (z) = V0+ ez + V0 ez
(3.3)
I(z) = I0+ ez + I0 ez
p
onde : = + j = (R + jL)(G + jC)
(3.4)
se propagam na direo +z e os termos com ndice
se propagam na direo
-z. Substituindo a Eq. 3.3 na Eq. 3.1, encontra-se a corrente em cada ponto da linha (Eq. 3.5).
I(z) =
[V + ez + V0 ez ]
(R + jL) 0
23
(3.5)
Comparando a Eq. 3.5 com a Eq. 3.4, observa-se que uma impedncia caracterstica, Z 0 , pode ser
definida relacionando a onda de tenso e a onda de corrente em qualquer ponto da linha de transmisso
(Eq. 3.6 e Eq. 3.7).
(R + jL)
=
Z0 =
R + jL
G + jC
V0+
V0
=
Z0
=
I0+
I0
(3.6)
(3.7)
Considerando uma carga arbitrria Z L na terminao de uma linha de transmisso, uma onda tenso
incidente gerada em z < 0 (Fig. 3.2), e sabendo que a relao entre tenso incidente e corrente incidente
na linha igual a Z0 , pode-se analisar o comportamento da tenso e da corrente na carga. A relao entre
tenso e corrente na carga definida por Z L (Eq. 3.8). Dessa forma, uma onda de tenso refletida com uma
amplitude correta deve ser gerada para satisfazer essa condio (Eq. 3.9). A relao entre tenso incidente
e tenso refletida conhecida como coeficiente de reflexo, (Eq. 3.10).
Figura 3.2: Linha de transmisso ligada carga Z L
V + + V0
V (0)
Z0
= 0+
I(0)
V0 V0
ZL Z 0 +
V0 =
V
ZL + Z 0 0
V
ZL Z 0
= 0+ =
ZL + Z 0
V0
ZL =
(3.8)
(3.9)
(3.10)
Pode-se, ainda, definir a relao entre a potncia incidente na carga e a potncia refletida pela carga.
Essa relao chamada de perda de retorno, RL - Return Loss (Eq. 3.11)
RL = 20 log ||dB
(3.11)
Quando o coeficiente de reflexo igual a 0, dize-se que existe casamento entre a linha de transmisso
e a carga e no h perda de retorno. Quando o coeficiente de reflexo tem mdulo igual a 1, toda a onda
24
incidente refletida na carga. Dessa forma, nenhuma potncia transmitida para a carga e tem-se uma
perda de retorno de 0 dB.
Quando o coeficiente de reflexo diferente de zero, a presena de uma onda refletida leva existncia
de ondas estacionrias sobre a linha. Assim, a magnitude da tenso no a mesma em toda a linha de
transmisso. A relao entre as magnitudes mxima e mnima da tenso na linha de transmisso define
o coeficiente de onda estacionria (VSWR). Esse coeficiente maior quanto maior for o coeficiente de
reflexo (Eq. 3.12).
V SW R =
1 + ||
Vmax
=
Vmin
1 ||
(3.12)
Um coeficiente de onda estacionria igual a 1 implica em casamento entre linha de transmisso e carga.
Quando o descasamento total, esse coeficiente tende a infinito.
O fluxo de potncia em uma linha de transmisso constante em toda a sua extenso. A tenso, para
o caso em que o coeficiente de reflexo no nulo, varia em funo da posio na linha. Portanto, a
impedncia vista olhando para a linha varia com a posio. A impedncia de entrada olhando para a carga
, tambm, funo da posio na linha. A uma distncia l = -z da carga, essa impedncia definida pela
Eq. 3.13.
Zin =
1 + e2jl
1 e2jl
(3.13)
Quando a anlise do descasamento entre gerador e linha de transmisso feita, em conjunto com a
anlise do descasamento entre linha de transmisso e carga, observa-se que a mxima transferncia de
potncia do gerador para a carga no obtida quando os coeficientes de reflexo so nulos. Ou seja, a
mxima transferncia de potncia requer uma onda estacionria sobre a linha.
Isso acontece porque mltiplas reflexes ocorrem nas extremidades da linha, fazendo com que a potncia final transmitida seja maior do que no caso de reflexo nula. Se for fixada a impedncia do gerador,
possvel mostrar que a mxima transferncia de potncia ocorre quando a impedncia de entrada vista na
linha, em direo carga, igual ao complexo conjugado da impedncia do gerador.
25
3.4
CARTA DE SMITH
A Carta de Smith, mostrada na Fig. 3.3, uma ferramenta grfica que auxilia a resoluo de problemas
de linhas de transmisso. Alm de ser uma ferramenta grfica, ela faz parte da maioria das ferramentas de
simulao e de equipamentos para teste de dispositivos de microondas [13].
Figura 3.3: Carta de Smith

Sua real utilidade, no entanto, a possibilidade de converso de coeficientes de reflexo em impedncias, ou admitncias, e vice-versa. Para isso, utilizam-se os crculos de impedncia, ou admitncia, impressos na carta. As impedncias tratadas em uma carta de Smith so geralmente normalizadas pela impedncia
caracterstica da linha de transmisso.
Alm da converso de coeficientes de reflexo em impedncias, a carta de Smith pode ser usada para
resolver a Eq. 3.13. A impedncia de entrada normalizada, a uma distncia l da carga, e com um dado
coeficiente de reflexo na carga, pode ser lida graficamente na carta. Uma outra aplicao da carta de Smith
a converso de valores de impedncia em admitncia, e vice-versa.
26
3.5
CASAMENTO DE IMPEDNCIAS
O casamento de impedncias consiste em fazer com que a mxima transferncia de potncia seja
atingida no circuito em questo. Uma rede para casamento de impedncia sempre pode ser encontrada
se a impedncia de carga tiver parte real no-nula. Existem muitas formas de realizar um casamento de
impedncia onde cada uma elas tm suas vantagens e desvantagens.
Alguns fatores so levados em conta na escolha da rede de casamento: complexidade, banda de casamento, implementao na tecnologia utilizada e adaptabilidade para cargas variveis. Algumas das abordagens mais simples de casamento de impedncias so ilustrados em seguida.
3.5.1 Elementos concentrados

a forma mais simples de se realizar o casamento. A sua implementao feita adicionando-se
capacitores em srie e indutores em paralelo, ou o contrrio, entre as impedncias que se deseja casar.
3.5.2 Estube simples

Consiste em adicionar um pedao de linha de transmisso (ou estube), entre as impedncias a serem
casadas, a uma certa distncia da carga. Essa linha pode estar aberta ou em curto-circuito, em srie ou em
paralelo. O comprimento desse pedao de linha, e a distncia entre ele e a carga so calculados de forma
a obter o casamento desejado. Esse circuito conveniente, em microondas, porque no requer elementos
concentrados de circuito.
3.5.3 Estube duplo

O casamento, agora, consiste em adicionar um par de estubes. Dessa forma, a distncia entre os estubes
e a carga no influencia mais o casamento. Para se obter o casamento desejado, deve-se definir a distncia
entre os dois estubes e a reatncia a ser fornecida por cada um deles.
3.5.4 Transformador de quarto de onda

Consiste em adicionar uma linha de transmisso com um quarto do comprimento de onda entre as
impedncias que se deseja casar. A impedncia caracterstica dessa linha de transmisso projetada para
que o casamento seja realizado, mas efetua casamento entre impedncias reais. Mltiplas sees de linhas
27
de transmisso podem ser usadas. Dessa forma, possvel efetuar um casamento para uma banda mais
larga.
3.6
PARMETROS DE ESPALHAMENTO
Circuitos de microondas lineares podem ser completamente caracterizados por parmetros medidos nos
terminais (portas) dos circuitos [14]. Para se realizar uma anlise, no necessrio conhecer a constituio
dos mesmos.
Uma das formas de se caracterizar um circuito de microondas linear utilizar a relao entre as ondas
de tenso incidentes e refletidas nas portas do circuito. Essas relaes podem ser agrupadas em uma matriz.
Essas relaes so chamadas de parmetros espalhamento, e a matriz que os agrupa chamada de matriz
espalhamento. Os parmetros espalhamento de alguns componentes e circuitos podem ser calculados com
tcnicas de anlise, j outros dispositivos tm seus parmetros obtidos atravs de medies com aparelhos
adequados.
Dada uma rede de N portas, a amplitude da onda incidente de tenso na porta N V n+ e a amplitude da
onda refletida na porta n Vn , a matriz espalhamento definida pela Eq. 3.14.
V
1 S11 S12 S1N

..
V S21 . . .
.
2
. = .
..
..
.. ..
.
.

SN 1 S N N
Vn

Vi
onde : Sij = +
Vj +
+
V
1
+
V
2
.
..
+
Vn
(3.14)
Vk =0 para k6=j
Portanto, para determinar um parmetro espalhamento, injetamos uma onda incidente na porta J e
medimos a onda que sai na porta I. A onda incidente em todas as portas, exceto na porta J, deve ser nula.
Temos, ento:
Sii - Coeficiente de reflexo na porta I com as demais casadas.

Sij - Coeficiente de transmisso entre a porta I e a J com as demais casadas.
importante ressaltar que as ondas incidentes utilizadas na definio dos parmetros espalhamento so
28
normalizadas pela raiz da impedncia vista na entrada de cada uma das portas. Dessa forma, o quadrado
do mdulo destas ondas tem significado de potncia:
|V n+ |2 - Potncia incidente na porta N da estrutura.
|V n |2 - Potncia refletida na porta N da estrutura.
O quadrado do mdulo dos parmetros de espalhamento tem tambm significado de potncia:

|Sii |2 - Perda de potncia devida reflexo na porta I da estrutura.
|Sij |2 - Ganho de potncia entre as portas I e J da estrutura.
3.7
QUADRIPOLOS ATIVOS
Circuitos de microondas que possuem apenas duas portas, uma de entrada e uma de sada, podem
ser estudados como quadripolos. Os amplificadores de microondas, de uma forma geral, so circuitos
que apresentam apenas duas portas. Alm disso, possuem elementos ativos, sendo classificados como
quadripolos ativos.
As caractersticas bsicas de um quadripolo ativo so: ganho, estabilidade e rudo. Todas essas caractersticas so analisadas a partir dos parmetros espalhamento dos quadripolos.
3.7.1 Estabilidade
A estabilidade de um sistema linear pode ser definida como a existncia de uma sada limitada para
qualquer entrada limitada. Para um quadripolo ativo, essa condio pode ser avaliada a partir dos seus
parmetros espalhamento. Um quadripolo pode ser classificado quanto a sua estabilidade de duas formas:
incondicionalmente estvel (o componente estvel para quaisquer impedncias apresentadas em suas
portas) e condicionalmente estvel (a estabilidade depende das impedncias apresentadas em suas portas).
Para que um quadripolo seja estvel, necessrio que tenhamos | L | < 1 e |in | < 1 simultaneamente.
Para um quadripolo com impedncias de fonte e carga j definidas, por exemplo um amplificador projetado
com uma fonte de impedncia de 50 e uma carga de 50, a anlise da estabilidade torna-se bem simples.
O quadripolo estvel se |S11 | e |S22 | do conjunto todo forem menores do que 1, para todas as freqncias
menores ou iguais sua freqncia de operao.
29
No caso de um quadripolo sem impedncias de entrada e sada definidas, a anlise da estabilidade

se torna mais complexa. Apesar da condio para estabilidade ser a mesma, para garantir a estabilidade
devemos analisar o comportamento de | L | e |in |. Esse comportamento depende das impedncias apresentadas na entrada e na sada do quadripolo.
Para que um quadripolo ativo seja incondicionalmente estvel, faz-se necessrio que o fator de estabilidade, K(Eq. 3.15), seja maior do que 1 e que B 1 (Eq. 3.16) e B2 (Eq. 3.17) sejam positivos. Dessa forma,
garantimos que |L | < 1 e |in | < 1 e que o quadripolo estvel independentemente das impedncias
apresentadas.
1 |S11 |2 |S22 |2 + ||2

2|S12 S21 |
(3.15)
B1 = 1 + |S11 |2 |S22 |2 ||2
(3.16)
K=
B2 = 1 + |S22 |2 |S11 |2 ||2
(3.17)
onde : = S11 S22 S12 S21
Se a condio de estabilidade incondicional no for atingida, a anlise da estabilidade passa a ser

a anlise de quais impedncias, que apresentadas nas extremidades do quadripolo, permitem operao
estvel. Essa anlise pode ser realizada algebricamente ou graficamente, utilizando a carta de Smith. Para
essa anlise definimos o conceito de crculos de estabilidade.
3.7.1.1 Crculos de estabilidade

Atendendo condio de estabilidade que diz que | in | < 1 no plano de impedncias de entrada, temos
o crculo unitrio de impedncias dentro do qual | in | < 1. Para saber no plano de carga, as impedncias
que provocam instabilidade, transformamos o crculo | in | = 1 para o plano de carga. O resultado o
crculo com centro, Ces (Eq.3.18), e raio, es (Eq.3.19).
30
C2
D

2
S12 S21

=
D2
Ces =
(3.18)
es
(3.19)
D2 = |S22 |2 ||2
C2 = S22 S11
(3.20)
(3.21)
onde : = S11 S22 S12 S21

O crculo resultante no plano de carga chamado de crculo de estabilidade para o plano de impedncias
de carga. De maneira anloga, pode-se definir o crculo de estabilidade no plano de impedncias de entrada.
A verificao algbrica dos valores de K e B 1 leva a trs possibilidades:
1. K > 1 e B1 > 0 - Estabilidade incondicional.
2. K > 1 e B1 < 0 - Estabilidade condicional.
3. K < 1 e B1 < 0 - Estabilidade condicional.
A anlise completa consiste em verificar a posio relativa do crculo de estabilidade, com o crculo
unitrio de impedncias. Seis diferentes situaes ocorrem para |S 11 | < 1. Caso |S11 | > 1, a anlise se
inverte:
1. K > 1 B1 > 0 e D2 > 0. Os crculos no se interseccionam, sistema incondicionalmente estvel.
2. K > 1 B1 > 0 e D2 < 0. O crculo de estabilidade contm o crculo unitrio, sistema incondicionalmente estvel.
3. K < 1 B1 < 0 e D2 > 0. O crculo unitrio contm o crculo de estabilidade, sistema condicionalmente estvel. As impedncias que garantem operao estvel so aquelas que esto co crculo
unitrio, mas no esto no crculo de estabilidade.
4. K > 1 B1 < 0 e D2 < 0. O crculo unitrio contm o crculo de estabilidade, sistema condicionalmente estvel. As impedncias que garantem operao estvel so aquelas que esto no crculo
unitrio, e tambm no crculo de estabilidade.
5. K < 1 B1 < 0 e D2 > 0. O crculo de estabilidade intersecciona o crculo unitrio, sistema
condicionalmente estvel. As impedncias que garantem operao estvel so aquelas que esto no
crculo unitrio, mas no esto no crculo de estabilidade.
31
6. K < 1 B1 < 0 e D2 < 0. O crculo de estabilidade intersecciona o crculo unitrio, sistema

condicionalmente estvel. As impedncias que garantem operao estvel so aquelas que esto no
crculo unitrio, e tambm no crculo de estabilidade.
3.7.2 Ganho
Pode-se definir quatro diferentes potncias envolvidas no funcionamento de um quadripolo ativo. A
Fig. 3.4 mostra essas definies.
Figura 3.4: Potncias em quadripolos ativos
PD - Potncia disponvel do gerador - potncia que o gerador entregaria, se esse estivesse casado
com o conjugado da impedncia de entrada do quadripolo.
PE - Potncia que efetivamente entra no quadripolo - diferena entre a potncia incidente e a potncia
refletida na entrada do quadripolo.
PS - Potncia disponvel na sada do quadripolo - potncia que o quadripolo entregaria carga, se

esse estivesse casado com o complexo conjugado da impedncia de carga.
PL - Potncia efetivamente entregue carga - diferena entre potncia incidente e potncia refletida
na carga.
3.7.2.1 Ganho de Transduo - GT

a razo entre a potncia efetivamente entregue carga e a potncia disponvel do gerador. Considera
as impedncias de carga e de fonte ligadas ao quadripolo. Mede a eficincia global do quadripolo.
32
GT =
PL
PD
(3.22)
|S21 |2 (1 |S |2 )(1 |L |2 )
|(1 S11 S )(1 S22 L ) S12 S21 L S |2
ZL Z O
ZS Z O
onde : S =
e L =
ZS + Z O
ZL + Z O
GT =
(3.23)
3.7.2.2 Ganho de Potncia - G

a razo entre a potncia entregue carga e a potncia que efetivamente entra no quadripolo. Considera apenas a impedncia de carga ligada ao quadripolo.
G=
PL
PE
(3.24)
G=
|S21 |2 (1 |L |2 )
(1 |S11 |2 ) + |L |2 (|S22 |2 ||2 ) 2Re(L C2 )
(3.25)
onde : C2 = S22 S11

e = S11 S22 S12 S21
3.7.2.3 Ganho de Disponvel - GD

a razo entre a potncia disponvel na sada do quadripolo e a potncia disponvel no gerador. Considera apenas a impedncia de fonte ligada ao quadripolo.
GD =
PS
PD
(3.26)
GD =
|S21 |2 (1 |S |2 )
(1 |S22 |2 ) + |S |2 (|S11 |2 ||2 ) 2Re(S C1 )
(3.27)
onde : C1 = S11 S22

e = S11 S22 S12 S21
3.7.2.4 Ganho de Tenso - GV

O ganho de tenso definido como a razo entre a tenso na carga e a tenso nos terminais do gerador.
No depende da impedncia do gerador.
33
GV =
V2
V1
(3.28)
GV =
S21 (1 + L )
(1 L S22 )(1 + S11 ) + S12 S21 L
(3.29)
3.7.2.5 Crculos de ganho constante

Observa-se que no plano da carta de Smith existe apenas um par de impedncias (uma de entrada e
uma de sada) que fornece ganho mximo de potncia. No entanto, para qualquer ganho diferente do
ganho mximo, existe um crculo de impedncias definido sobre o plano da carta de Smith.
Os crculos de ganho constante podem ser definidos tanto no plano de impedncias de sada como no
plano de impedncias de entrada. No plano de impedncias de sada, escolhendo um ganho de potncia
normalizado (Eq. 3.30), temos o crculo de centro, C gs (Eq. 3.31), e o raio, gs (Eq. Eq. 3.32), definidos
em [13].
G
|S21 |2
gC2
Cgs =
1 + gD2
p
1 2K|S12 S21 |g + |S12 S21 |2 g 2
gs =
1 + gD2
g=
(3.30)
(3.31)
(3.32)
onde : C2 = S22 S11

e D2 = |S22 |2 ||2
Utilizando-se essas equaes, pode-se escolher L para o ganho desejado. A partir de L , obtm-se
S utilizando-se as Eqs. 3.33 e 3.34. Com L e S definidos, sintetiza-se o circuito de casamento de
impedncias que fornece o ganho especificado. Esse procedimento poderia ser realizado de forma anloga,
considerando-se o plano de impedncias de entrada, obtendo-se S , e a partir de S obtendo-se L .
in = S11
L S12 S21
1 S22 L
S = in
(3.33)
(3.34)
34
3.7.2.6 Ganho mximo disponvel

Quando se consideram quadripolos incondicionalmente estveis, pode-se mostrar que existe um ganho
mximo disponvel. As impedncias que sintetizam esse ganho mximo podem ser obtidas a partir da carta
de Smith, observando-se o ganho para o qual o crculo de ganho constante se reduz a apenas um ponto (Eq.
3.35). Dessa forma, s existe uma impedncia de entrada e uma impedncia de sada que leva ao ganho
mximo. Essas impedncias so definidas pelos coeficientes de reflexo Smax (Eq. 3.36) e Lmax (Eq.
3.37).
p
|S21 |
(K K 2 1)
Gmax = M GD = g|S21 |2 =
|S12 |
p
2
B2 B2 4|C2 |2
Lmax =
2C
p 2
B1 B12 4|C1 |2
Smax =
2C1
(3.35)
(3.36)
(3.37)
3.7.3 Rudo
O rudo um dos maiores limitadores dos sistemas de comunicao. Ele pode ser definido como uma
forma de energia que interfere de maneira indesejada sobre os sinais de informao. Existem diferentes
tipos de rudos: rudos csmicos, rudo trmico, rudo de disparo (transistores e vlvulas), entre outros.
O rudo tem, de forma geral, carter aleatrio. Apesar de no poder ser modelado deterministicamente,
ele pode ser modelado estatisticamente. Para a maioria dos tipos de rudo, a intensidade mdia constante
para todas as freqncias do espectro eletromagntico. O modelamento, por isso, assume que a potncia
de rudo proporcional largura de banda sobre a qual ele medido.
3.7.3.1 Rudo trmico

O rudo trmico resultado da agitao trmica dos eltrons presentes em qualquer material. Essa
agitao trmica promove um movimento desordenado dos eltrons, provocando a liberao de energia. O
rudo trmico tem sua intensidade mdia constante sobre todo o espectro de freqncias e no depende da
existncia de corrente eltrica para existir. A potncia mxima disponvel de rudo trmico definida pela
Eq. 3.38 [14].
35
P = kT B
(3.38)
onde : k = constante de Boltzmann = 1.38 x10 23 (J/K)

T = temperatura absoluta(K)
e B = largura de banda do ruido (Hz)
3.7.3.2 Rudo de disparo

O rudo de disparo (ou rudo Schottky) existe nas vlvulas e nos semicondutores. Esse rudo existe
porque o fluxo de eltrons que passa por esses dispositivos no constante. O rudo de disparo tem
sua intensidade mdia constante sobre todo o espectro de freqncias, e depende diretamente da corrente
eltrica mdia que o gera. Geralmente, expresso atravs da corrente mdia quadrtica de rudo, frmula
de Schottky (Eq. 3.39) [14].
i2 = 2eIB
(3.39)
onde : e = 1.6 1019 Coulomb

I = corrente m
edia (A)
3.7.3.3 Temperatura equivalente de rudo

A temperatura equivalente de rudo, T e , a temperatura na qual, uma resistncia colocada na entrada
produziria a potncia de rudo disponvel na sada. importante ressaltar que ela uma equivalncia
matemtica, e no uma temperatura no sentido fsico. Conhecendo-se a potncia de rudo disponvel na
sada, Po , possvel determinar a temperatura equivalente de rudo (Eq. 3.40) [14].
36
Po = Gk(To + Te )B
(3.40)
onde : k = constante de Boltzmann = 1.38 x10 23 (J/K)

To = temperatura ambiente 290K
G = ganho da estrutura
3.7.3.4 Figura de rudo

A figura de rudo (F) definida como a relao entre a potncia de rudo disponvel na sada de um
quadripolo, e a potncia de rudo produzida por uma resistncia, temperatura T o , na entrada do mesmo
(Eq. 3.41) [14]. Sua maior funcionalidade medir a quantidade de rudo que um dado circuito, ou componente, adiciona a um sistema.
F =1+
Te
To
(3.41)
Existe uma impedncia de fonte, que se apresentada ao quadripolo fornece uma figura de rudo mnima.
Essa impedncia corresponde ao coeficiente de reflexo O . Para essa impedncia, a figura de rudo assume
um valor mnimo (Fmin).
3.7.3.5 Crculos de figura de rudo constante

Para impedncias de fonte diferentes da impedncia para figura de rudo mnima, possvel determinar
sobre o plano da carta de Smith, crculos sobre os quais a figura de rudo constante. Na definio desses
crculos, temos o parmetro N (Eq. 3.42), no qual F a figura de rudo desejada. O raio, F , e o centro, cF
, do crculo para a figura de rudo F so ento definidos (Eq. 3.43 e Eq. 3.44), como em [13].
F Fmin
|1 + O |2
4rn
p
N 2 + N (1 |O |2 )
F =
1+N
O
cF =
1+N
N=
37
(3.42)
(3.43)
(3.44)
onde rn = resistncia equivalente de rudo normalizada (R n /50)

Se uma figura de rudo desejada escolhida, possvel obter os coeficientes de reflexo S e L
necessrios para obt-la. De posse dos coeficientes de reflexo, possvel sintetizar os circuitos de casamento necessrios para o projeto completo do circuito.
3.8
SOFTWARE UTILIZADO PARA SIMULAES
O QUCS(Quiet Universal Circuit Simulator) um simulador de circuitos que permite a simulao

em pequenos e grandes sinais, e de rudo de circuitos. Ele possui uma interface grfica (Fig. 3.5) para
a insero dos esquemticos dos circuitos e para a visualizao dos resultados. Essa interface foi desenvolvida utilizando-se a plataforma Qt (Qt by Trolltech), o que permite sua utilizao em ambientes Solaris,
NetBSD, FreeBSD, MacOS, Windows and Cygwin.
Figura 3.5: Interface grfica do QUCS
O ncleo do simulador um mdulo independente acionado por linha de comando. Ele recebe como
parmetro de entrada a lista dos elementos do circuito e suas interconexes(Netlist) e retorna como sada
um conjunto de dados(Dataset) com os resultados da simulao. O simulador realiza diferentes tipos de
simulao: DC, AC, rudo, transiente, Harmonic Balance e Parmetros S. No entanto, ele ainda se encontra
em fase de desenvolvimento e por isso algumas de suas funcionalidades ainda no esto implementadas,
ou tm operao instvel. A simulao de parmetros S e simulao de rudo so amplamente utilizadas
no presente trabalho.
38
3.8.1 Exemplos de simulaes

As Figs. 3.6 e 3.7, mostram exemplos de circuitos e o resultados de algumas simulaes. A Fig. 3.6-a
tem o esquemtico de um amplificador com rede de casamento implementada com estubes srie e estubes
paralelo[13]. A Fig. 3.6-b mostra o resultado da simulao dos parmetros S do mesmo amplificador. A
Fig. 3.7-a tem o esquemtico de um circuito RLC paralelo. A Fig. 3.7-b mostra o resultado da simulao
de parmetros S do circuito RLC paralelo. A Fig. 3.7-c mostra o resultado da simulao de rudo do
circuito RLC paralelo.
(a) Esquemtico
(b) Resultado da simulao de parmetros S
Figura 3.6: Circuito Exemplo 1
3.9
CONSIDERAES FINAIS
Neste captulo, foi apresentada a teoria de microondas necessria sntese de amplificadores classe A.
Foram definidas as classes de operao dos amplificadores de potncia, a teoria de linhas de transmisso
39
(a) Esquemtico
(b) Resultado da simulao de parmetros S
(c) Resultado da simulao de rudo
Figura 3.7: Circuito Exemplo 2

e de parmetros S. O simulador de circuitos utilizado e algumas simulaes foram mostradas. O prximo
captulo apresentaos algoritmos evolucionrios implementados e integrados a esse simulador.
40
4 ALGORITMOS EVOLUCIONRIOS
4.1
Neste captulo, ser abordada a teoria de algoritmos evolucionrios. Os algoritmos evolucionrios so

classificados como uma nova forma de algoritmos computacionais. Eles se baseiam em processos biolgicos, como a evoluo e os sistemas imunolgicos, na busca por uma nova forma de resolver problemas
de otimizao. Os algoritmos genticos (algoritmos evolucionrios baseados no fenmeno biolgico da
evoluo) e os algoritmos imunolgicos (algoritmos evolucionrios baseados em sistemas imunolgicos
naturais) so ento tratados e suas implementaes mostradas, sendo essa teoria aplicada na otimizao de
amplificadores de microondas.
4.2
SISTEMAS INTELIGENTES
Os algoritmos evolucionrios podem ser classificados na categoria de sistemas inteligentes. Sistemas

inteligentes so aqueles, nos quais a abordagem para a soluo de problemas no se baseia na arquitetura
padro dos computadores digitais convencionais. Em vez de seguir uma estrutura rgida e uma seqncia
bem definida, os sistemas inteligentes tentam agregar caractersticas tpicas do comportamento da inteligncia. Dentro da categoria de sistemas inteligentes se encontram as chamadas Redes Neurais, os Sistemas
Especialistas, a Lgica fuzzy, e ainda, os algoritmos evolucionrios.
A aplicao dos sistemas inteligentes na engenharia observada em diversos campos. As reas de
controle, de processamento de sinais e de otimizao tm problemas que justificam a aplicao de tais
sistemas. A rea de otimizao, mais especificamente, tem nos sistemas evolucionrios uma poderosa
arma na soluo de seus problemas.
41
4.3
CONCEITOS GERAIS
Os algoritmos evolucionrios baseiam-se em alguns fenmenos biolgicos para tentar realizar a otimizao de funes matemticas complexas. A aplicao de tais tcnicas justifica-se, principalmente, quando as
funes a serem otimizadas so extremamente complexas e o espao de busca por solues extremamente
grande, sendo difcil uma modelagem adequada do problema de otimizao.
Esse o caso da otimizao de circuitos amplificadores de microondas. Nesse caso, a modelagem
de parmetros de avaliao do circuito, como ganho, banda e estabilidade, em funo de parmetros dos
componentes do mesmo extremamente complexa. Alm disso, quando o projeto de amplificadores de
microondas feito utilizando-se a tecnologia CMOS, a insero de elementos parasitas faz com que os
projetos e as otimizaes tornem-se ainda mais complexos.
Os algoritmos evolucionrios baseiam-se em um processo artificial de seleo de possveis solues
que se alteram de uma iterao para outra. Esse processo de seleo norteia-se apenas pelo resultado final
das funes a serem otimizadas, para cada uma das solues testadas. O processo de seleo de solues
que se perpetuam em outras iteraes, e ainda, o processo de criao de novas solues a partir das solues
anteriores o que difere um algoritmo evolucionrio de outro. O fluxo geral de soluo de um problema
utilizando-se algoritmos evolucionrios est mostrado na Fig. 4.1.
Figura 4.1: Fluxo de execuo de um algoritmo evolucionrio

Primeiramente, gerada uma populao de solues iniciais aleatrias. Essas solues so ento avaliadas quanto aos objetivos desejados. Feita a avaliao, as melhores solues so selecionadas para gerarem novas solues. As novas solues so ento avaliadas e feita, novamente, a seleo das melhores
solues para a prxima iterao.
42
Assim, o processo repete-se at que algum critrio de parada seja atingido. Temos ao fim, um conjunto
de solues melhores do que o conjunto de solues iniciais. A definio dos critrios de seleo, das
funes de avaliao dos objetivos e do mtodo de criao dos novos indivduos especifica o algoritmo
evolucionrio utilizado.
4.3.1 Criao de solues iniciais

As solues iniciais so, em geral, geradas de forma aleatria. Para isso, deve ser definido o espao de
busca de cada uma das variveis a ser otimizada. Uma distribuio uniforme dentro desse espao de busca
, em geral, empregada. Dessa forma, tende-se a obter solues espaadas por todo o universo de busca.
4.3.2 Avaliao das solues

A avaliao das solues, tanto iniciais, como geradas no processo de otimizao, desse ser efetuada
atravs da definio de uma ou mais funes que avaliem o atendimento de cada um dos objetivos da
otimizao. O objetivo da otimizao passa a ser, portanto, minimizar ou maximizar cada uma dessas
funes. Para simplificar a implementao dos algoritmos evolucionrios todas as funes de avaliao
foram implementadas de forma que a otimizao seja uma minimizao dos valores das mesmas.
As funes de avaliao do objetivo desejado so tambm chamadas de funes-objetivo. A quantidade de funes-objetivo existentes em um problema de otimizao influencia na seleo das solues que
se perpetuam no decorrer da execuo do algoritmo. Os problemas com apenas uma funo-objetivo so
chamados de mono-objetivo, j os problemas com duas ou mais funes objetivo so chamados de multiobjetivos. As funes-objetivo podem ser, por exemplo, o ganho e a largura de banda de uma topologia de
amplificador qualquer.
4.3.3 Seleo das melhores solues

A seleo das solues no caso mono-objetivo simples: as solues selecionadas so aquelas que tm
uma melhor avaliao para a funo-objetivo definida.
No caso multiobjetivo, a seleo das solues torna-se um problema mais complexo. A soluo para
esse tipo de problema utiliza o conceito de frentes de pareto.
43
Tabela 4.1: Solues do problema exemplo

No
Parmetro 1
Parmetro 2
Parmetro 3
Objetivo 1
Objetivo 2
10
2,2
3,3
6,7
10
10
7,6
3,9
1,7
10
10
10
4.3.3.1 Frentes de Pareto

As frentes de pareto so agrupamentos de solues sobre as quais no podemos afirmar que uma
melhor do que a outra, se considerarmos apenas o valor das funes objetivo.
Como exemplo, dez solues para um dado problema so mostradas na Tab. 4.1. Essas solues so
exemplos possveis de serem obtidos quando o algoritmo evolucionrio executado. Percebe-se que so
obtidas solues com funo-objetivo 1 muito boa, mas com funo-objetivo 2 muito ruim; solues com
funo-objetivo 1 muito ruim, mas com funo-objetivo 2 muito boa; e ainda solues intermedirias.
Na Fig. 4.2, as dez solues so mostradas no espao das funes-objetivo definidas e as frentes
de pareto esto destacadas. Observando o valor de suas funes objetivo, as solues so agrupadas em
diferentes frentes de pareto. Dessa forma, as solues 1, 4, 7 e 9 ficam na primeira frente de pareto
(melhores solues), j as solues 2, 5, 6 e 10 ficam na segunda frente de pareto (solues piores do
que as da primeira frente), e, por fim, as solues 3 e 8 ficam na terceira e ltima frente de pareto (piores
solues). A primeira frente de pareto tambm chamada de grupo de solues no-dominadas.
4.3.3.2 Densidade relativa das solues

As frentes de pareto so capazes de separar as solues obtidas em grupos de solues no-dominadas
entre si. No entanto, existe uma necessidade de seleo das melhores solues dentro de uma mesma frente
44
Figura 4.2: Frentes de pareto problema exemplo
de pareto. Essa necessidade suprida considerando-se a densidade relativa de cada soluo dentro da frente
de pareto na qual ela se encontra.
A densidade relativa calculada considerando a quantidade de solues prximas de uma dada soluo,
no espao das funes-objetivo. As solues que se encontram nos extremos de cada uma das frentes de
pareto, so as que possuem menor densidade relativa. J as solues que possuem valores intermedirios
de funes-objetivos tm uma maior densidade relativa dentro de sua frente de pareto.
Considera-se, ento, que as melhores solues dentro de uma frente de pareto so aquelas que possuem
menor densidade relativa. Dessa forma, os extremos das frentes de pareto tm uma maior probabilidade
de serem selecionados para gerar indivduos na prxima iterao. Esse processo de seleo garante uma
busca por uma boa diversidade de solues dentro de uma mesma frente de pareto.
Um ordenamento geral de todas as solues pode ser feito combinando-se as informaes da frente de
pareto, com a densidade relativa. Para o exemplo da Seo 4.3.3.1, uma densidade relativa atribuda a
cada soluo e feito o ordenamento considerando os dois critrios. A Tab. 4.2 mostra esse ordenamento.
45
Tabela 4.2: Ordenamento das solues do problema exemplo

Ordem
N o Soluo
Objetivo 1
Objetivo 2
Frente
Densidade
1a
1a
3a
2,2
3,3
0,3
4a
3,9
1,7
0,7
5a
5a
10
7a
6,7
0,3
8a
7,6
0,8
9a
10
9a
10
4.3.4 Criao de novas solues

Considerando o ordenamento feito no processo de seleo, novas solues so geradas a cada iterao do algoritmo evolucionrio. Dessa forma, os parmetros das novas solues geradas possuem maior
semelhana com as solues melhor ordenadas do que com os parmetros das outras solues.
O processo de criao de novos indivduos muito diferente para os diferentes tipos de algoritmos
evolucionrios. Esse processo ser, portanto, mais detalhado para cada um dos tipos de algoritmos evolucionrios implementados.
4.3.5 Verificao de critrios de parada

Os critrios de parada para um algoritmo evolucionrio podem ser bem variados. Um nmero mximo
de iteraes, um nmero mximo de solues avaliadas, a obteno de um valor para uma dada funoobjetivo ou, ainda, uma variao menor de um dado valor entre uma iterao e outra so alguns exemplos
de critrios de parada.
A escolha do critrio de parada condicionada escolha do tipo de algoritmo evolucionrio implementado. Dessa forma, os critrios de parada sero especificados para cada um dos tipos de algoritmo
implementados.
46
4.4
ALGORITMO GENTICO
Um algoritmo gentico foi um dos tipos de algoritmos evolucionrios implementados. Ele baseia-se
no processo de evoluo natural na tentativa de realizar uma otimizao. Todos os processos descritos na
Seo 4.3 fazem parte do fluxo de execuo de um algoritmo gentico.
Quando falamos de algoritmos genticos, as diferentes solues podem ser chamadas de indivduos, as
iteraes do algoritmo podem ser chamadas de geraes e os parmetros otimizveis podem ser chamados
de cromossomos. O principal critrio de parada de um algoritmo gentico o nmero mximo de geraes
a serem processadas. Ao iniciar uma otimizao com algoritmo gentico, devemos, portanto, escolher o
nmero de indivduos de cada gerao e o nmero mximo de geraes a serem processadas.
Alm da nomenclatura diferente, um algoritmo gentico diferencia-se dos outros tipos de algoritmos
evolucionrios pelo seu processo de criao de novas solues. Esse processo realizado em duas partes:
cruzamentos e mutaes (os operadores genticos).
4.4.1 Cruzamentos
Os cruzamentos consistem na combinao numrica dos valores dos cromossomos de dois indivduos
pr-existentes. Para isso, faz-se necessrio a escolha dos indivduos que sero cruzados. Essa escolha
feita com base no ordenamento realizado dos indivduos existentes. A probabilidade de escolha de um dado
indivduo para um cruzamento maior quanto melhor ele estiver ordenado dentre os outros indivduos.
Uma vez feita a escolha dos indivduos a serem cruzados, indivduos-pais, cada um dos cromossomos dos dois indivduos so combinados, formando, assim, os cromossomos dos indivduos-filhos. A
probabilidade de ocorrer cruzamento, e a forma como os cromossomos so combinados so variveis.
4.4.2 Mutaes
As mutaes so o segundo processo pelo qual passa a criao de novos indivduos nos algoritmos
genticos. Aps a criao dos indivduos-filhos, eles podem passar pelo processo de mutao. A mutao
consiste em realizar uma variao aleatria nos cromossomos de um dado indivduo j criado. O tamanho
da variao e a probabilidade de ocorrer mutao so variveis.
47
4.4.3 NSGA-II
Quando se definem todos os processos presentes em um algoritmo gentico, chega-se a uma implementao bem especfica. A implementao realizada a implementao descrita em [15], chamada de
NSGA-II (Nondominated sorting genetic algorithm II).
O algoritmo NSGA-II tem como uma de suas grandes caractersticas a busca por solues dispersas
em sua primeira frente de pareto. Para isso, o processo de seleo de indivduos exatamente o descrito na
Seo 4.3.3.
O processo de cruzamento utilizado o cruzamento SBX (Simulated Binary Crossover). Ele consiste
em fazer uma mdia ponderada de cada um dos cromossomos dos indivduos-pais. O peso do cromossomo de cada um dos indivduos-pais definido aleatoriamente, com uma funo de densidade de probabilidade polinomial de ordem varivel. Dessa forma, a ordem da funo de densidade de probabilidade
definida por quem realiza a otimizao.
O processo de mutao utilizado a mutao polinomial. Portanto, o tamanho da variao aplicada a
cada cromossomo definido aleatoriamente com uma funo de densidade de probabilidade polinomial de
ordem varivel. Assim como no cruzamento, a ordem da funo de densidade de probabilidade definida
por quem realiza a otimizao.
4.4.4 Interface e exemplo de otimizao

A Fig 4.3 mostra a interface grfica implementada para a chamada do algoritmo gentico NSGA-II.
Na interface grfica, esto todos os campos que precisam ser definidos para a execuo de uma otimizao: nmero de indivduos, nmero de geraes, probabilidade de cruzamento, probabilidade de mutao,
ordem da funo polinomial do cruzamento e ordem da funo polinomial da mutao. Alm disso, existe
uma caixa de texto na qual so definidos os parmetros a serem otimizados, com suas faixas de variao, e
tambm as funes-objetivo.
A Fig. 4.4 mostra uma topologia de amplificador projetada para ganho mximo (Fig. 4.4-a) descrita
em [13] e o comportamento de |S21|2 dB em funo da freqncia para os valores iniciais de projeto (Fig.
4.4-b).
A Fig. 4.5 apresenta os resultados da otimizao, em busca de ganho na freqncia central e planura
na banda de 3.8 GHz a 4.2 GHz, do comprimento das linhas de transmisso do circuito. A primeira frente
de pareto final (Fig. 4.5-a), o comportamento de |S21| 2 para o indivduo de maior ganho (Fig. 4.5-b),
48
Figura 4.3: Interface implementada para a utilizao do algoritmo NSGA-II
o comportamento de |S21|2 para o indivduo com banda mais plana (Fig. 4.5-c) e o comportamento de
|S21|2 para um indivduo intermedirio (Fig. 4.5-d) so mostrados.
A otimizao foi realizada com 200 indivduos por gerao, 200 geraes, 100% de probabilidade de
cruzamento, 10% de probabilidade de mutao, ordem da funo polinomial de cruzamento igual a 20 e
ordem da funo polinomial de mutao igual a 20. A frente de pareto final mostra a grande diversidade e
solues obtidas, o que exemplificado nas simulaes dos indivduos finais mostrados.
4.5
SISTEMAS IMUNOLGICOS
Um sistema imunolgico foi o outro tipo de algoritmo evolucionrio implementado. Ele baseia-se num
sistema imunolgico natural na tentativa de realizar uma otimizao. O funcionamento simplificado dos
sistemas imunolgicos naturais e diferentes formas de implementao dos sistemas imunolgicos artificiais
so explicados em [16]. Assim como no algoritmo gentico, todos os processos descritos na Seo 4.3
fazem parte do fluxo de execuo de um sistema imunolgico.
Quando falamos de sistemas imunolgicos, uma abordagem usual : as diferentes solues so chamadas
de anticorpos, os anticorpos originados de um outro anticorpo so chamados de clones, um anticorpo que
49
(a) Esquemtico do amplificar
(b) |S21|2 dB
Figura 4.4: Circuito original
50
(a) Primeira frente de pareto final
(b) |S21|2 dB do indivduo de maior ganho
(c) |S21|2 dB do indivduo de banda mais plana
(d) |S21|2 dB de um indivduo intermedirio
Figura 4.5: Resultados da otimizao com NSGA-II
51
gera clones chamado de clula-me e um grupo de clones junto com sua clula-me chamado de
famlia. Alm da nomenclatura diferente, um sistema imunolgico diferencia-se dos outros tipos de algoritmos evolucionrios pelo seu processo de seleo de indivduos a serem perpetuados, e pelo seu processo
de criao de novas solues.
O processo de seleo de indivduos semelhante ao descrito na Seo 4.3.3. No entanto, esse processo
aplicado independentemente sobre cada famlia de anticorpos. Dessa forma, para cada famlia, a cada
iterao, o anticorpo com melhor ordenamento escolhido como clula-me para a prxima iterao. Alm
disso, todos os anticorpos presentes na primeira frente de pareto de cada famlia so mantidos nas iteraes
seguintes, apesar de no serem clulas-me.
Caso ocorra aps um nmero definido de iteraes, que a clula-me de uma dada famlia se mantenha
constante, essa famlia considerada uma possvel soluo do problema de otimizao. Os anticorpos da
primeira frente de pareto dessa famlia so copiados para um apanhado de solues gerais, e so considerados solues globais se estiverem na primeira frente de pareto. Essa famlia armazenado em um banco
de memria, e uma nova famlia gerada com a criao de uma nova clula-me.
O principal critrio de parada de um sistema imunolgico o nmero mximo de anticorpos avaliados.
Ao iniciar uma otimizao com sistema imunolgico, devemos, portanto, escolher o nmero de famlias, o
nmero de clones por famlia, o nmero mximo de anticorpos a serem avaliados e o nmero de iteraes
com clula-me constante antes de uma famlia ser considerada soluo.
Para a populao global de clones no h a necessidade de se avaliar a densidade relativa de cada
anticorpo. A definio da primeira frente de pareto suficiente e constitui o resultado da otimizao ao fim
de sua execuo. O processo de criao de novas solues, assim como no algoritmo gentico, dividido
em duas partes, os operadores imunolgicos: clonagem e hypermutao.
4.5.1 Clonagem
O processo de clonagem consiste em criar anticorpos exatamente iguais a cada uma das clulas-me.
Dessa forma, os valores dos parmetros a serem otimizados dos anticorpos gerados so exatamente iguais
aos de sua clula-me. Os clones gerados so exatamente iguais s clulas-me. O nmero de clones
gerados a partir de cada uma das clulas-me um parmetro varivel e quem realiza a otimizao o
define.
52
Figura 4.6: Interface implementada para a utilizao do sistema imunolgico
4.5.2 hipermutao
A hypermutao o segundo processo para a criao dos novos anticorpos. Ela consiste em realizar
uma variao aleatria nos parmetros a serem otimizados de um dado clone criado. O tamanho da variao
definido da mesma forma que no algoritmo NSGA-II, ou seja, atravs de uma funo de densidade e
probabilidade polinomial de ordem varivel. A ordem da funo de densidade de probabilidade um
parmetro definido por quem realiza a otimizao.
4.5.3 Interface e exemplo de otimizao

Assim como para o algoritmo NSGA-II, foi criada uma interface grfica para a chamada do sistema
imunolgico implementado (Fig. 4.6). Essa interface possui a mesma estrutura da interface do algoritmo
gentico e possui todos os campos necessrios para a definio da execuo de uma otimizao esto nela
disponveis.
A Fig. 4.7 apresenta os resultados da otimizao da topologia mostrada na Fig. 4.4, utilizando o
sistema imunolgico. As funes-objetivo definidas foram as mesmas definidas na otimizao utilizando
NSGA-II. A primeira frente de pareto final (Fig. 4.7-a), o comportamento de |S21| 2 para o anticorpo de
maior ganho (Fig. 4.7-b), o comportamento de |S21| 2 para o anticorpo com banda mais plana (Fig. 4.7-c)
53
(a) Primeira frente de pareto final
(b) |S21|2 dB do anticorpo de maior ganho
(c) |S21|2 dB do anticorpo de banda mais plana
(d) |S21|2 dB de um anticorpo intermedirio
Figura 4.7: Resultados da otimizao com sistema imunolgico

e o comportamento de |S21|2 para um anticorpo intermedirio (Fig. 4.7-c) so mostrados.
A otimizao foi realizada com nmero de clones por famlia igual a 4, nmero de famlias igual a
10, nmero mximo de avaliaes igual a 40000, nmero de iteraes com clula-me constante antes da
famlia ser considerada soluo igual a 4, e ordem da funo polinomial de hypermutao igual a 20. A
frente de pareto final mostra a grande diversidade e solues obtidas, o que exemplificado nas simulaes
dos anticorpos finais mostrados.
4.6
CONSIDERAES FINAIS
Este captulo tratou dos algoritmos evolucionrios, da teoria relacionada e de suas utilizaes como
mtodos de otimizao. A implementao de dois tipos diferentes de algoritmos evolucionrios foi realizada, a interface grfica criada para utilizao desses algoritmos em conjunto com o software de simulao
foi mostrada. Um exemplo de otimizao de amplificador de microondas foi mostrado para cada um dos
algoritmos implementados. Esses algoritmos sero utilizados na otimizao de circuitos amplificadores de
54
microondas, em tecnologia CMOS, considerando os elementos parasitas desta tecnologia.
55
5 RESULTADOS
5.1
Neste captulo, ser feita uma explanao sobre amplificadores de baixo rudo (LNA - Low Noise
Amplifiers), destacando-se sua importncia em sistemas de telecomunicaes. As principais topologias de
projetos de LNA tambm sero abordadas. A partir de uma das topologias apresentadas, ser elaborado
um projeto para a faixa de 2,4 GHz. O circuito resultante ser simulado e analisado.
A partir dos resultados obtidos pelo circuito a partir de sua simulao, sero feitas otimizaes para
melhoria dos resultados apresentados, por meio do uso de algoritmo gentico. Essa otimizao dar-se-
primordialmente para o circuito com valores ideais e posteriormente ser feita a simulao com a adio
de parasitas caractersticos da tecnologia MOS no circuito.
5.2
AMPLIFICADORES DE BAIXO RUDO
Os amplificadores de baixo rudo so de fundamental importncia em sistemas de telecomunicaes,

pois devem produzir um ganho razovel a partir de sinais que apresentam baixos nveis de potncia (a
fim de que estes sejam detectados por estgios a frente, que detm menor sensibilidade) e, ao mesmo
tempo, contribuir com a menor quantidade de rudo possvel para o sinal de entrada. Isso se deve porque
geralmente o LNA o primeiro estgio aps a antena receptora. Algumas vezes, um filtro pode ser inserido
entre a antena e o amplificador para eliminao de esprios que podem afetar o funcionamento do sistema
de recepo.
Assim, o projeto de um amplificador de baixo rudo tem como metas minimizar ao mximo a figura de
rudo (F), gerar ganho linear e satisfazer os critrios de impedncia de entrada de 50 para casamento com
a antena, alm de necessitar, para dispositivos portteis, de baixo consumo de potncia. O casamento em
50 ocorre para que aja mxima transferncia de potncia entre antena e LNA. Devido aos baixos nveis de
sinal na entrada do amplificador, deve haver, portanto, a obteno de um bom ganho, uma alta linearidade
e uma baixa figura de rudo.
57
O LNA um circuito de natureza no linear que recebe excitaes fracas em sua entrada produzindo
diferentes efeitos no desejados. A linearidade uma considerao importante porque um LNA deve
fazer mais do que simplesmente amplificar sinais sem somar muito rudo, deve tambm permanecer linear
quando receber sinais fortes. Portanto, o LNA deve manter uma operao linear ao receber um sinal fraco
na presena de um sinal forte, caso contrrio pode gerar componentes indesejveis como mostra a Fig.5.1.
Figura 5.1: Corrupo do sinal devido intermodulao de duas interferncias [3]
5.2.1 Topologias de Amplificadores de Baixo Rudo

Existem basicamente quatro configuraes distintas para projeto de amplificadores de baixo rudo,
conforme indicado na Fig.5.2. Cada uma dessas arquiteturas pode ser utilizada em sua forma simples ou
diferencial, sendo que a ltima no muito aconselhvel quando se tem restries quanto potncia do
dispositivo[3].
A tcnica de projeto ilustrada na Fig.5.2 circuito A), usa uma terminao resistiva no plo de entrada.
Essa uma forma de aproximao direta para casamento de 50 em banda larga. Como efeito deletrio, o
uso de resistores reais para realizao do casamento influencia de maneira negativa tanto o rudo quanto o
ganho, devido adio de rudo trmico.
Na Fig.5.2 circuito B) utiliza-se a fonte de um estgio porta comum como entrada. Como a resistncia
vista do terminal dada por 1/gm , com a escolha apropriada da relao W/L e da corrente de polarizao,
pode-se obter 50 como valor de impedncia de entrada, realizando-se assim o casamento com a antena.
Mas essa arquitetura apresenta-se instvel quanto ao casamento devido no-linearidade do transistor e a
figura de rudo ficar pior para frequncias altas e para canais curtos.
A topologia ilustrada na Fig.5.2 circuito C) faz uso da alimentao srie-paralelo para fixao das
impedncias de entrada e sada do amplificador. Dispositivos que utilizam essa configurao apresentam banda larga, porm uma maior dissipao de potncia se comparados a outros amplificadores com
desempenho de rudo semelhante. Alm disso, o resistor usado na realimentao gera rudo trmico, o
que degrada a figura de rudo. Assim, implementaes desse tipo requerem resistores com alto ndice de
58
Figura 5.2: Topologias utilizadas no projeto de LNAs [3]
qualidade, geralmente no disponveis em CMOS[3].

A quarta topologia, Fig.5.2 circuito D), emprega a degenerao indutiva na fonte para gerar um termo
real de impedncia, sintonizando indutores para que 50 sejam alcanados como valor de impedncia de
entrada. Esse mtodo largamente utilizado por projetistas MOS para o design de amplificadores de baixo
rudo. A configurao cascode com degenerao indutiva na fonte, Fig.5.3, permite garantir que o estgio
de LNA tenha ganho suficiente para que se despreze o ganho dos estgios subsequentes. O Transistor M 2 ,
visto na Fig.5.3, aumenta a impedncia de sada do circuito, protegendo a entrada de variaes de tenso
devido sada.
5.3
PROJETO LNA
Foi escolhida a faixa de 2,4 GHz para o projeto do LNA na tecnologia CMOS, utilizando-se a topologia
espelho de corrente/cascode com degenerao indutiva na fonte. A escolha desta topologia (Fig.5.2)
justificada pelo bom isolamento adquirido pelo uso do estgio cascode, pela facilidade de controle da
corrente de polarizao, devido ao espelho de corrente, e utilizao de indutores para casamento na
entrada do dispositivo, que causam menos prejuzo figura de rudo. A configurao espelho de corrente
59
Figura 5.3: Configurao cascode com degenerao indutiva na fonte [3]

foi utilizada para, alm de obter-se maior controle sobre a corrente de polarizao, ter-se ganho na mesma,
devido a sua interao com IREF (Fig.5.5).
A foundry utilizada para este projeto pertence TSMC. Ser utilizado um modelo de transistor de
tecnologia MOS 0,25m. Esses dados foram obtidos atravs do stio de servio para fabricao de circuito
integrado MOSIS1 . A alimentao do circuito ser de 1,2 V, em busca de diminuir o consumo de potncia
do amplificador. Visa-se com esse projeto, aps a otimizao, atingir uma banda maior que 40 MHz , um
ganho maior que 15 dB dentro de toda a banda e a menor figura de rudo possvel para o circuito (F < 3
dB).
5.3.1 Otimizao da figura de rudo, caracterizao do transistor e projeto da rede de

polarizao
De acordo com [2] e com anexo I, o valor de W para que se consiga a menor figura de rudo possvel
dado pela Eq.5.1.
Wopt
1
3LCox Rs
(5.1)
Sabendo-se que =2.2,4.109 rps, L=0,25 m, Cox = 6,055.103 F/m e Rs = 50, temos que:
Wopt 292m
Com W timo encontrado em 5.3.1, traa-se a curva I d X V gs, Fig. 5.4, que ir descrever o compor1
Stio: www.mosis.org
60
tamento do transistor adotado. A partir desta curva, delimita-se o ponto de operao do circuito.
Figura 5.4: Caracterstica Id X V gs

Na Fig.5.4, escolhe-se o ponto em que a corrente tem valor de aproximadamente 2.9 mA, para o qual
Vgs assume um valor igual a 0,87 V. A partir da adoo deste valor para V gs , dimensionou-se Wref do
transistor M0, de maneira que o ganho de corrente em M1 fosse igual a 10. Portanto, a corrente em M0
ser igual a 0,29 mA (vide Eq.5.2). Na Fig.5.5, pode-se visualizar como ser a configurao do circuito.
Figura 5.5: Circuito do LNA
Wopt /Wref = 10, portanto, Wref 29m
(5.2)
Para que a queda de tenso entre porta e fonte em M0 seja igual a 0,87 V, deve-se projetar R bias
conforme mostrado na Eq.5.3. O resistor R deve ser projetado de maneira a impedir que o sinal de entrada
flua para o gate M0. Isso conseguido adotando-se um valor alto para essa resistncia. Assim, adotou-se
R = 2k.
61
Rbias =
1, 2 0, 87
VDD VM 0
=
= 1138
IREF
0, 29.103
(5.3)
5.3.2 Estimativa das Capacitncias Parasitas e Clculo das indutncias do circuito

A Fig.5.6 ilustra o modelo de um transistor MOS, no qual podem ser visualizadas as capacitncias
parasitas presentes no mesmo. As Eqs. 5.4, 5.5 e 5.7, ilustram o clculo das capacitncias parasitas
presentes no modelo MOS level-1. O clculo dessas capacitncias de fundamental importncia para
dimensionamento dos indutores no circuito do amplificador.
Figura 5.6: Modelo - Transistor MOS - Capacitncias parasitas
Cgs = CGS0.WOP T = 6, 2.1010 .292.106 = 1, 81.1013 F
(5.4)
Cds = CDS0.WOP T = 6, 2.1010 .292.106 = 1, 81.1013 F
(5.5)
Cgb = CGB0.WOP T = 1, 1.1010 .0, 25.106 = 2, 75.1017 F
(5.6)
Wopt .L.CJ
2.(Wopt + L).CJSW
+
= 1.91.1013 F
V MJ
(1 + P B )
(1 + PVB )M JSW
(5.7)
Cdb =
A funo de transferncia do estgio cascode dada pela Eq.5.8. Analisando-se seus termos verifica-se
que a nica parte real dada por .Ls . Portanto, esse termo deve ser igual a 50 [6] .
Zin = sL +
1
+ .Ls
sCgs
62
(5.8)
A transcondutncia de M1 (gm1) calculada a partir da Eq.2.10, com V gs = 0, 87V e de parmetros

de tecnologia presentes no anexo I. O valor de gm1 encontrado foi igual a 0,13456 1 . A frequncia
de ganho unitrio ( ) obtido foi, aproximadamente, 305 Grps. Sabendo que L s = 50/ , tem-se que o
valor de Rs igual a aproximadamente 0.164 nH. Para sintonizao do circuito, a malha de entrada deve
obedecer Eq.5.9.
1
=p
Ltotal .Cgs
(5.9)
Onde,
Ltotal = Ls + Lg
(5.10)
Para igual a 15,08 Gprs, frequncia central de operao, L total igual a 9,9 nH. Logo, Lg igual a
aproximadamente 9,83 nH.
O indutor Ld em conjunto com Cd formam o circuito de ressonncia (Fig.5.5), ou seja, esse circuito
faz a sintonizao para a faixa de frequncia desejada e aumenta a impedncia de sada do amplificador.
Seu funcionamento pode ser visto na Eq.5.11. Para esse clculo, como tem-se duas incgnitas (L d e Cd ),
fixa-se Cd = 0,82 pF. Assim, o valor obtido para L d 4,35 nH.
1
=p
Ld .(Cdb + Cd )
(5.11)
5.3.3 Resultados do Projeto

O circuito projetado pode ser visto em Fig.5.7. Foi adotada como entrada, simulando uma antena, uma
fonte senoidal com 1mV de tenso e impedncia interna de 50. Nesse circuito, foi obtido um ganho
de tenso igual a 72,6 dB em torno de 2,41 Ghz, como visto na Fig.5.8. Como pode ser percebido, esse
circuito apresenta-se muito seletivo em relao a sua faixa de atuao. A soluo para criao de uma maior
banda seria buscar diminuir o grau de comprometimento da estrutura do circuito para com a frequncia de
2,41 GHz, para assim obter ganho nas frequncias vizinhas. Alm disso, essa estrutura para casamento
em banda larga pode ser utilizada como transformadora de impedncia, trazendo a impedncia de sada do
estgio cascode, de alto valor, para a impedncia padro de 50 .
63
Figura 5.7: LNA projetado
Figura 5.8: Ganho do LNA projetado
5.4
OTIMIZAES
Nesta seo, sero apresentados os resultados da otimizao dos circuitos. Sero realizadas otimizaes com o circuito de LNA projetado, sendo num primeiro momento, utilizado o circuito com elementos ideais. Num segundo momento, sero introduzidos elementos parasitas ao circuito, que tambm ser
otimizado, gerando assim a possibilidade de avaliao das mudanas de banda/ganho/figura de rudo para
essas configuraes.
5.4.1 Simulaes otimizadas para circuito ideal

Nesta sub-seo, sero feitas otimizaes com base no circuito ideal projetado na Seo 5.2.1. Essas
simulaes consistem em efetuar, em primeiro lugar, o casamento da sada do amplificador com a impedncia de 50, padro em telecomunicaes, facilitando assim as anlises em microondas. Em segundo lugar,
realizar-se- a otimizao buscando atingir melhorias em termos de banda, ganho e diminuio de F.
64
5.4.1.1 Casamento com 50

Para que o circuito adquira uma impedncia de sada de 50, foi utilizado o estgio de transformao
de impedncia ilustrado na Fig.5.9. Esse estgio tem como intuito, alm da transformao de impedncia,
o alcance de uma maior banda de operao para o circuito.
Figura 5.9: Circuito utilizado para transformao de impedncia

Alm disso, essa estrutura vem facilitar as anlises da teoria de microondas sobre o circuito, pois, assim,
sero mais facilmente visualizados os parmetros de espalhamento do circuito e sua figura de rudo. O
clculo dessa rede de casamento ser feito via algoritmo gentico, pois essa estrutura deve ser levemente
descasada na frequncia central para que possa gerar um ganho maior nas frequncias adjacentes.
5.4.1.2 Otimizao Ganho/Banda/Figura de Rudo

Em busca de obter melhores resultados e casamento da sada para a impedncia de 50, foi utilizado o
circuito descrito na Fig.5.10.
Figura 5.10: Circuito a ser otimizado

A otimizao do circuito foi realizada de maneira que as seguintes funes objetivos fossem alcanadas:
-Maximizao do ganho na frequncia de 2,43 GHz
65

-Minimizao da Figura de Rudo
-Minimizao entre a diferena de ganho nas frequncias 2,39 - 2,43 GHz
-Minimizao do desvio padro de S21 na banda compreendida entre 2,39/2,43 GHz
Para a realizao das metas descritas, foram otimizadas as seguintes variveis:
-Rbias - Valor inicial: 1138 -Variao: 10 a 2000
-L1 - Valor inicial: 4,35 nH -Variao: 0 a 100 nH
-C1 - Valor inicial: 0.82 pF -Variao: 0 a 200 pF
-C3 - Valor inicial: 27,31 pF -Variao: 0 a 200 pF
-C4 - Valor inicial: 59 pF -Variao: 0 a 200 pF
-M0 (W)- Valor inicial: 29m -Variao: 0,25 a 1000 m
Para a otimizao, foi adotada a configurao para o algoritmo gentico de modo que fossem feitas
300 geraes com 300 indivduos cada uma. Os valores utilizados apresentaram grande espao de variao, para que fosse possvel testar como as variveis convergiriam, j que algumas otimizaes para esse
circuito, com parmetro tendo poucas variaes, j haviam sido feitas. Assim, tinha-se, de antemo, uma
idia de quais seriam os valores ideais para o funcionamento do circuito. Deve-se portanto, salientar que
os resultados obtidos por essa simulao foram excelentes, pois, apesar do grande campo de busca, as
solues se cristalizaram em torno dos valores obtidos em outras otimizaes realizadas a efeito de teste.
Os valores obtidos aps a otimizao do circuito ideal, foram:
-Rbias - Valor: 842,34
66
-L1 - Valor: 9,41 nH

-L3 - Valor: 33,88 nH
-L4 - Valor: 15,83 nH
-C1 - Valor: 0,18 pF
-C3 - Valor: 39,78 pF
-C4 - Valor: 67,41 pF
-M0 (W)- Valor: 5,25 m
-M1 (W)- Valor: 582,5m
-M2 (W)- Valor: 435m
Assim, os resultados obtidos foram: ganho mximo na banda em torno de 21 dB, banda em torno de
67 MHz, como visto na Fig.5.11, perda por retorno em torno (S 11 ) de 0.12 (-18,4 dB), figura de rudo em
torno de 1,9 dB (Fig.5.11). Tambm pode ser visualizado, na Fig.5.12, o timo isolamento reverso presente
no circuito, devido ao baixo valor de S 12 e ainda, pode ser visto o comportamento de S 22 .
Figura 5.11: Otimizao - Ganho em potncia/Banda do Amplificador

Na Fig.5.13, pode ser analisado a comportamento do amplificador para as frequncias adjacentes.
Dessa figura pode-se concluir que o funcionamento da amplificador no ser sujeito a interferncias exter-
67
Figura 5.12: F(figura de rudo) em dB, S 12 , S11 e S22
Figura 5.13: Comportamento do amplificador levando em considerao as frequncias adjacentes
nas.
5.4.2 Simulaes otimizadas para circuito com parasitas

Parasitas advindos da fabricao de indutores so srios limitantes de desempenho para circuitos MOS
operando em altas frequncias. Com o intuito de ilustrar a diferena entre resultados obtidos com um
circuito ideal e outro que apresentasse tais limitao da tecnologia, foram adotadas na seo 5.4.2.1 as
mesmas funes objetivo utilizadas na seo 5.4.1.2.
68
5.4.2.1 Otimizao Ganho/Banda/Figura de Rudo

Em busca de obter resultados para comparao com a simulao ideal, foi utilizado o circuito descrito
na Fig.5.14. A insero de indutores parasitas foi feita para os indutores L1, L2 e L3. Os valores base,
utilizados na insero desses parasitas, no foram os mesmos dados da foundry de 0,25 m, devido falta
de informaes para sua obteno. Portanto, foi feita uma adaptao do clculo de parasitas utilizados na
tecnologia MOS de 0,35 m. Assim, os valores aqui encontrado devem ser encarados como um exemplo
de degradao gerada por elementos parasitrios no circuito.
Figura 5.14: Circuito a ser otimizado, incluindo parasitas
A otimizao do circuito foi realizada de maneira que as seguintes funes objetivos fossem alcanadas:
-Minimizao da Figura de Rudo
-Minimizao entre a diferena de ganho nas frequncias 2,39 - 2,43 GHz
-Minimizao do desvio padro de S21 na banda compreendida entre 2,39/2,43 GHz
Para a realizao das metas descritas, foram otimizados as seguintes variveis:
-Rbias - Valor inicial: 1138 -Variao: 10 a 2000
-Lmos1 - Valor inicial (N de voltas): 4,277 - Variao: 0.1 a 20
-Lmos2 - Valor inicial (N de voltas): 4,277 -Variao: 0.1 a 20
-Lmos3 - Valor inicial (N de voltas): 4,277 -Variao: 0.1 a 20
69

-C3 - Valor inicial: 27,31 pF -Variao: 0 a 200 pF
-C4 - Valor inicial: 59 pF -Variao: 0 a 200 pF
Para a otimizao, foi configurado o algoritmo gentico de modo que fossem feitas 500 geraes com
500 indivduos cada uma. Os valores dos componentes utilizados so os mesmos descritos para o circuito
ideal, pois assim busca-se observar melhor quais as diferenas entre a convergncia do circuito ideal e a
do circuito com parasitas. Deve-se observar que, como esperado, a performance do circuito foi degradada
pela insero de elementos parasitrios ao circuito.
Os valores obtidos aps a otimizao do circuito com parasitas, foram:
-Rbias - Valor: 14433,30
-Lmos1 - Valor (N de voltas): 5,37
-L4 - Valor: 12,58 nH
-C3 - Valor: 17,53 pF
-C4 - Valor: 57,58 pF
-M0 (W)- Valor: 1,25 m
70
-M1 (W)- Valor: 325,25m

-M2 (W)- Valor: 824,50m
Os resultados obtidos foram: ganho mximo na banda em torno de 18,8 dB, banda em torno de 52 MHz,
como visto na Fig.5.15, perda por retorno em torno (S 11 ) de 0.37 (-8,64 dB), figura de rudo em torno de
1,3 dB (Fig.5.15). Vale ressaltar que o rudo gerado pelos indutores com parasitas no foi considerado e
por isso a figura de rudo obtida menor do que deveria ter sido obtida. Tambm pode ser visualizado, na
Fig.5.12, o timo isolamento reverso presente no circuito, devido ao baixo valor de S 12 e ainda, pode ser
visto o comportamento de S22 .
Figura 5.15: Otimizao - Ganho em potncia/Banda do Amplificador
Figura 5.16: F(figura de rudo) em dB, S 12 , S11 e S22

Na Fig.5.17, pode ser analisado a comportamento do amplificador para as frequncias adjacentes.
Dessa figura pode-se concluir que o funcionamento da amplificador no ser sujeito a interferncias externas.
71
Figura 5.17: Comportamento do amplificador, incluindo parasitas, levando em considerao as frequncias

adjacentes
72
6 CONCLUSES
Este trabalho focou-se na implementao de uma ferramenta de otimizao de circuitos eltricos e no

projeto de um amplificador de baixo rudo (LNA). A implementao da ferramenta foi feita em um software livre, QUCS - Quite Universal Circuit Simulator. Com essa escolha, objetivou-se criar um ambiente
amigvel para o usurio e bem integrado ao programa. O projeto do LNA tanto uma maneira de verificar o funcionamento do mdulo de otimizao implantado, quanto uma contribuio para as tecnologias
mveis mais modernas como Bluetooth, Wi-Fi e WiMAX.
O otimizador foi desenvolvido com base no algoritmo NSGA-II e em sistemas imunolgicos. Esses
algoritmos so estruturados com base na teoria gentica e nos sistemas imunolgicos naturais e apresentam
suporte para realizao de mltiplas funes-objetivo. A integrao dos algoritmos ao programa foi bem
sucedida, devido aos resultados atingidos em vrias simulaes para otimizao de funes teste. No
menu do software de anlise de circuitos foi feita a incluso do ente Optimize, onde podem ser feitas as
configuraes para cada otimizao.
O amplificador projetado deveria obter, com uma fonte de alimentao de 1,2 V, os seguintes resultados:
ganho de potncia (S21 ) > 15 dB, banda > 10 MHz e F < 3 dB, para frequncia central em torno de 2,4
GHz. Com a utilizao do algoritmo de otimizao, os resultados obtidos foram: ganho de potncia igual a
aproximadamente 21 dB, banda igual a 67,2 MHz e F igual a 1,9 dB, com frequncia central em 2,41 GHz.
Pela confrontao entre os dados esperados e os dados obtidos, pode-se afirmar que o LNA resultante
da otimizao atendeu s demandas institudas. importante frisar que esses resultados foram obtidos
tanto para o circuito ideal, quanto ao circuito com incluso de parasitas. Para o circuito com parasitas os
resultados obtidos foram: ganho de potncia igual a aproximadamente 18,8 dB, banda igual a 50 MHz e F
igual a 1,3 dB, com mesma frequncia central.
As maiores dificuldades encontradas para realizao desta monografia foram: encontrar modelos adequados para transistores e a integrao dos algoritmos de otimizao ao simulador de circuitos. O material
disponibilizado para simulao de transistores bastante restrito. Outro limitante, em relao simulao
de transistores, a grande quantidade de modelos disponveis e o fato dos mesmos no serem conversveis
entre si. Basicamente, foi encontrada uma nica fonte 1 com dezenas de transistores que, infelizmente,
1
Stio: www.mosis.org
73
apresentavam um modelo diferente do utilizado pelo QUCS. Nesse stio, felizmente, existe uma parte dedicada a modelos de transistor para propsitos educacionais, de onde foi possvel obter dados do transistor
utilizado no LNA projetado.
A maior dificuldade de integrao dos algoritmos de otimizao deveu-se sua interface grfica. Essa
interface foi desenvolvida originalmente para sistemas Linux, e apesar de j existirem distribuies Windows do simulador, compilar o mesmo para ambientes Windows tornou-se uma tarefa complicada. A
soluo encontrada foi a utilizao de um emulador de sistemas Linux para Windows(MSys), em conjunto
com o IDE (Integrated Development Environment) para criaes de interface grficas QT e o compilador
MingW32. Dessa forma, uma complilao cross-plataforma foi realizada (compilao em ambiente Linux
com resultados para ambiente Windows).
Uma proposta para trabalhos futuros seria a prototipagem do circuito otimizado. Um circuito otimizado
com a ferramenta desenvolvida, implementado em CMOS, poderia ser a prova final do funcionamento do
otimizador. Seria imensamente enriquecedor verificar se o que foi atingido via software tambm se verificaria na forma de circuito integrado. Outra proposta interessante seria agregar ao analisador de circuitos
modelos de simulao mais robustos para os transistores. O nvel do modelo de transistor utilizado no simulador no leva em considerao uma ampla quantidade de efeitos que podem modificar completamente o
comportamento desse dispositivo.
74
REFERNCIAS BIBLIOGRFICAS
[1] RAZAVI, B. D ESIGN
OF
[2] LEE, T. H. T HE D ESIGN
A NALOG CMOS. [S.l.]: McGraw-Hill, 2001.

OF
CMOS R ADIO -F REQUENCY I NTEGRATED C IRCUITS. [S.l.]: Prentice-
Hall, 2004.
[3] BARONCINI, V. H. V. P ROJETO
CMOS USANDO UM MODELO
DE
A MPLIFICADORES
DE
BASEADO EM CORRENTE.
BAIXO RUDO DE RF EM T ECNOLOGIA
Departamento de Engenharia Eltrica, Setor
de Tecnologia: [s.n.], 2004.

[4] GOEL, A.; KALIA, A. C OMPARISON
OF
NMOS, CMO
AND
G A A S T ECHNOLOGIES . IEEE, P.
12381241.
[5] EGELS, M. et al. D ESIGN
METHOD FOR FULLY INTEGRATED
CMOS RF LNA. ELECTRONICS
LETTERS, V. 24, P. 9799, 2004.

[6] ALLSTOT, D. J. et al. D ESIGN C ONSIDERATIONS
CMOS L OW-N OISE A MPLIFIERS . IEEE
FOR
Radio Frequency Integrated Circuits Symposium, P. 9799.

[7] ABIDI, A. A. RF CMOS C OMES
OF
AGE . IEEE JOURNAL OF SOLID-STATE CIRCUITS, V. 39, P.
559561, 2004.
[8] PARK, S.; KIM, W. D ESIGN
OF A
1.8GH Z L OW-N OISE A MPLIFIER
FOR
RF F RONT-E ND
IN A
0.8M CMOS T ECHNOLOGY . IEEE Transactions on Consumer Electronics, V. 47, P. 1015, 2001.
[9] AMARAL, W. A. do. A MPLICADOR
TRANSCEPTOR DE
DE BAIXO RUDO A
900 MH Z EM T ECNOLOGIA CMOS PARA
RF EM SOC. Departamento de Engenharia Eltrica: [s.n.], 2004.
[10] ROHDE, U. L.; NEWKIRK, D. P. RF/M ICROWAVE C IRCUIT D ESIGN

TIONS.
FOR
W IRELESS A PPLICA -
[S.l.]: John Wiley & Sons, 2000.
[11] CARSON, R. S. H IGH -F REQUENCY A MPLIFIERS. [S.l.]: John Wiley & Sons, 1982.
[12] ALBULET, M. RF P OWER A MPLIFIERS. [S.l.]: Noble Publishing, 2001.
[13] M, P. D. Microwave Engineering. [S.l.]: John Wiley & Sons, 2005.
75
[14] CONRADO, L. F. M. E STUDO
SOBRE AMPLIFICADORES DE MICROONDAS.
Departamento de En-
genharia Eltrica: [s.n.], 1979.

[15] DEB, K. et al. IEEE Transactions on Evolutionary Computation.
[16] CASTRO, L. N. de. F UNDAMENTALS
RITHMS , AND
OF NATURAL COMPUTING :
BASIC C ONCEPTS , A LGO -
A PPLICATIONS. [S.l.]: Chapman & Hall/CRC Taylor & Francis Group, 2006.
76
ANEXOS
77
I. ANEXO1
Tabela I.1: Parmetros de caracterizao de transistores - Level 1

Parmetro Valor
Vt0
0,4238252
Kp
2,501048E-4
Gamma
0,431731
Phi
0,7
Lambda
0
Is
Corrente de saturao na juno
Rd
0
Rs
0
Rg
0
N
1
Ld
3,162278E-11
Tox
5,7E-9
Cgso
6,2E-10
Cgdo
6,2E-10
Cgbo
1E-10
Pb
0,5
Mj
0,3282553
Fc
0,5
Cjsw
5,341337E-10
Mjsw
0,5
Nsub
1E17
Uo
425,6466519
Rsh
4,062439E-3
Cj
1,81211E-3
Tpg
1
79

Idioma

2006 BernardoTavaresRodrigoGonçalves

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

2006 BernardoTavaresRodrigoGonçalves

Enviado por

Direitos autorais:

Formatos disponíveis

TRABALHO DE GRADUAO

PROJETO DE UM AMPLIFICADOR DE BAIXO RUDO

Bernardo Menezes Leito Tavares

Braslia, dezembro de 2006

Bernardo Menezes Leito Tavares

Relatrio submetido ao Departamento de Engenharia Eltrica

NOMES DOS AUTORES:

Bernardo Menezes Leito Tavares

Bernardo Menezes Leito Tavares

Rodrigo Ramos Gonalves

minha famlia, aos amigos e especialmente

Bernardo Menezes Leito Tavares

Rodrigo Ramos Gonalves

apresentado neste trabalho, um estudo sobre a tecnologia MOS, a teoria eletromagntica

3 TEORIA DE MICROONDAS APLICADA SNTESE DE AMPLIFICADORES CLASSE

Estrutura de um transistor NMOS [1] .......................................................................

Representao de linhas de transmisso ....................................................................

Fluxo de execuo de um algoritmo evolucionrio.......................................................

Corrupo do sinal devido intermodulao de duas interferncias [3] ............................

Parmetros de caracterizao de transistores - Level 1 ..................................................

Solues do problema exemplo ............................................................................... 42

Parmetros de caracterizao de transistores - Level 1 .................................................. 69

A evoluo das tecnologias de telecomunicaes trouxe-nos at a era da informao. No cenrio atual,

APRESENTAO DOS CAPTULOS

2.2.1 Transistor MOS

Figura 2.1: Estrutura de um transistor NMOS [1]

2.2.1.2 Modelo de Schichman-Hodges

Figura 2.2: Modelo para representao de um transistor

Quando ele encontra-se na regio de saturao, V ds Vgs Vth :

Tabela 2.1: Parmetros de caracterizao de transistores - Level 1

Tenso de limiar com polarizao nula

Corrente de saturao na juno

Coeficiente de emisso da juno

Comprimento de difuso lateral

Espessura de xido de silcio

Coeficiente de graduao no fundo da juno

Coeficiente de capacitncia de depleo na juno polarizao direta

Capacitncia perifrica na juno com polarizao nula

Coeficiente de graduao perifrica na juno

Densidade da dopagem no substrato substrato

Resistncia de difuso entre dreno e fonte

Capacitncia no fundo da juno com polarizao nula

O clculo das capacitncias parasitas feito a partir das seguintes frmulas:

O clculo da transcondutncia (gm) feito a partir de:

2.2.1.3 Figuras de Mrito em altas freqncias

Figura 2.3: Exemplo de capacitor que explora o fluxo lateral

Figura 2.4: Evoluo do modelo de capacitncia da porta [2]

Onde Cjo a capacitncia incremental em 0 V, V f a tenso de polarizao direta atravs da juno,

Figura 2.5: Exemplos de geometria de indutores planares [2]

Figura 2.7: Representao dos parasitas na estrutura planar [2]

COMPARAO ENTRE AS TECNOLOGIAS MOS E GAAS

3 TEORIA DE MICROONDAS APLICADA SNTESE DE

3.2.1 Classes de operao

Os amplificadores de microondas so os amplificadores que trabalham na faixa de freqncia de 300

3.3.1 Linhas de transmisso

(a) Representao por par de fios condutores

(b) Representao incluindo parmetros distribudos

Figura 3.1: Representao de linhas de transmisso

Os termos com ndice

se propagam na direo +z e os termos com ndice

Figura 3.2: Linha de transmisso ligada carga Z L

Figura 3.3: Carta de Smith