UNIVERSIDAD AUTONOMA DE NUEVO LEON

FACULTAD DE INGENIERIA MECANICA Y ELECTRICA

Laboratorio de Sistemas Digitales

Practica 8.- FLIP-FLOPS

Maestro: Ing. Ofelia Garza

Saln: 3101

Hora: lunes M2

Deisy Melissa Villegas Mireles

Matrcula: 1218085

Cd. Universitaria, Noviembre 2014

Fundamento Terico
Flip Flop es un elemento de memoria con capacidad para almacenar un
solo bit. Los tipos estndares de Flip Flops son:
RS Reset-Set
JK No est definido el nombre. Se origin en la Huges Aircraft Company
durante la dcada de 1950.
T Toggle o cambio de estado.
D Delay (retardo); Data (dato).
SC Set-Clear.
Circuito, arranque y paro de Flip Flop RS
(Reset-Set)
El circuito descrito cuenta con dos botones llamados
S y R, adems de un relevador que contiene una
bobina Q y dos contactos llamados QX y QY, con los
cuales se encienden dos focos llamados FA y FB.

El botn S es de no retencin y se llama normalmente abierto (NO).

Cuando est en condiciones normales se encuentra abierto.
Al oprimirlo se cierra y al soltarlo se vuelve a abrir.
El botn R de no retencin se llama normalmente cerrado (R), es
decir, en condiciones normales est cerrado.
Si se oprime el botn R se abren sus contactos, y al soltarlo se
vuelven a cerrar. Se considera negado por tener una accin contraria
al botn S.

Podemos obtener dos compuertas NOR, cuyas salidas

se llamarn QS y QR, que corresponden a cada
entrada, como lo muestra la figura.
Cambiando la distribucin del circuito se obtiene el
circuito equivalente de un Flip Flop RS:
QR = ( R + QS )
QS = ( S + QR )

Trabajo Solicitado
Implemente con ABEL-HDL el Flip Flop RS.
Ecuaciones en ABEL-HDL. QR = ( R # QS) QS = ( S # QR)
Programacin en ABEL
MODULE ffrs
Entradas
R,S pin 2,3;
Salidas
QR,QS pin 17,16 istypecom;
equations
QR = !( R # QS);
QS = !( S # QR);
test_vectors
([R,S]->[QR,QS])
[ 0,0]->[.x.,.x.];
[ 1,0]->[.x.,.x.];
[ 0,0]->[.x.,.x.];
[ 0,1]->[.x.,.x.];
[ 0,0]->[.x.,.x.];
END

Al efectuar la simulacin se observa que cuando se inicia con los

valores de R = 0 y S = 0, si no se conocen los valores de QR y QS,
la salida es incierta; es decir, podran tomar el valor de 0 o 1, como
se indica en la figura.
Implemente el circuito en la tablilla de conexiones y obtenga la
tabla de estados, siguiendo el orden de la secuencia de valores
descrita en la parte inferior izquierda.

Eliminador de rebotes FF SC (SetClear)

1. Genere un archivo en formato ABEL-HDL para
las ecuaciones de QA y QB, asignando las
terminales 2 y 3 a las entradas A y B,
respectivamente, y las terminales 19 y 18 a las
salidas QA y QB.
2. Compile el archivo, implemente el circuito agregando los elementos
descritos enla figura abajo mostrada, y obtenga los valores de entrada y

salida para cada uno de los 11 tiempos

marcados en el diagrama de tiempos de la
pgina siguiente.
3. Implemente el circuito en la tablilla de
conexiones y obtenga los valores de la grfica
inferior, siguiendo la posicin del SW en los
tiempos del 1 al 11.
4. Obtenga la tabla caracterstica del Flip Flop SC. Una vez
implementado el circuito, calcule los valores de QA y QB para cada una
de las combinaciones de las
entradas A y B.

se
c
1
2
3
4

A B Q
A
1 0 0
1 1 0
0 1 1
1 1 0

PANTALLAS

Q
B
1
0
0
0

CONCLUSIN.

En esta prctica aplicamos los elementos de memoria FLIP-FLOPS, el

cual implementamos uno que se llama FF RS (Reset Set), este tiene 2
entradas las cuales son R y S y tiene 2 salidas denominadas QR y QS, el
funcionamiento de este es fcil, solo cambia los valores cada intervalo
de cambio en las operaciones lgicas.