Você está na página 1de 3

>D

DESARROLLO
O DEL LABO
ORATORIO: FL
LIP- FLOP S-R
R DISCRETO Y CONTADO
OR SINCRONO BINARIO<

Laborratorio: Flip Flopp S-R D


Discreeto y
Contad
C
dor Sn
ncrono
o Binaario (M
Mayo 2012)
Lpez O.
O Victor H., vichuloor03882@hotmail.ccom
Estudiiante Tecnologa en Inform
mtica VI, Corrporacin Unniversitaria Minuto de Dioss UNIMINUT
TO

Reesumen El deesarrollo del sigguiente laborattorio contiene una


u
breeve descripcin
n de cada uno de
d los FF abordados y se realliza
con
n el fin de enten
nder, conocer y aplicar los Fliip-Flop de tiposs SR y J-K por mediio de la implem
mentacin de doss diagramas S-R
Ry
el m
montaje de un Contador
C
Binarrio de 4 bits.

Abbstract The development


d
of the following la
ab contains a brrief
desscription of each of the FF add
dressed and mad
de to understan
nd,
knoow and apply th
he Flip-Flop an
nd JK SR types through the
imp
plementation of two SR diagra
ams and assemb
bly a 4-bit Bina
ary
Coounter.
ndice de trmin
nosFlip Flop, contadores, multivibradore
m
es.

I. INTRO
ODUCCIN

circuitos Flip-Flop son


n dispositivos sncronos de dos
d
esttados, tambin conocidos com
mo multivibrad
dores biestabless.
Enn este caso, el
e trmino sn
ncrono significca que la sallida
cam
mbia de estado
o nicamente en
e un instante especfico
e
de una
u
enttrada de dispaaro denominadaa reloj (CLK) la cual recibee le
nom
mbre de entrad
d de control, C. Esto significaa que los camb
bios
en la salida se pro
oducen sincron
nizadamente co
on el reloj. [1]
ones en el cam
mpo
Dichos circuitos tienen numerrosas aplicacio
de la electrn
nica que no
os ayudan a entender su
funncionamiento; una de ellas y que se implementar en este
e
documento es un
n contador binaario de 4 bits.

disposittivo que cambia de estado een un instante especfico al


ser activvada una seall de reloj, dichhas seales pueeden tener un
estado con un flancoo positivo (flaanco de subidaa) o con un
negativo
(flanco de bajada). Hablaremos
flanco
especfiicamente de doos tipos el Fliip-Flop S-R y el Flip-Flop
JK
A. Fllip-Flop S-R (SSet-Reset)
ET) y R (RESE
ET) se denominnan entradas
Las eentradas S (SE
sncronaas ya que sus rrespectivas saliidas solo se dissparan con el
flanco dde reloj. Es dee anotar que uun Flip-Flop S-R no puede
tener am
mbas entradass R y S en nnivel ALTO (11) al mismo
tiempo ya que es una condicin no vvlida.
Su tablla de verdad implementanddo el flanco dde subida se
observaa en la tabla 1.

OS

Tabla 1.T
Tabla de verdad dee un Flip-Flop S-R
R disparado por flannco positivo [2]

ATERIALES
MA

Simulad
dor Digital 095
Circuito
os integrados: dos 74LS00, 74LS08,
7
74LS02,
74LS73; con datasheetts correspondieentes.
Fuente de
d alimentacin
n VCC
Dipswittch de 4 bits
Leds
Fig.1 . Diagrama lgicoo de un FF S-R dispparado por flanco positivo [3]

P FLOPS
II. FLIP
B. Fllip-Flop J-K
Como ya men
ncionamos anteeriormente, un
n Flip-Flop es un
Labboratorio realizado
o para la materia Electrnica
E
Digital I.
El autor es el estudiante Victor Hugo
o Lpez Ortega de
d sexto semestree de
mtica de la Corporracin Universitarria Minuto de Dioss.
Teccnologa en Inform
vichhuloor0382@hotm
mail.com

El Flip--Flop J-K es uuno de los tippos que ms se utiliza. Su


funcionnamiento es iguual al del tipo S
S-R con la nicca diferencia
que el ddel tipo J-K noo posee condicciones NO V
LIDAS. Las
entradass de control dee este dispositiivo denominaddas J y K son

>D
DESARROLLO
O DEL LABO
ORATORIO: FL
LIP- FLOP S-R
R DISCRETO Y CONTADO
OR SINCRONO BINARIO<

en honor a Jack Kilby quien lo invent. Su


u tabla de verd
dad
im
mplementando el
e flanco de sub
bida se observaa en la tabla 2.

Tabbla 1.Tabla de verdad de un Flip-Flo


op J-K disparado por
p flanco positivo
o [4]
Fig. 4. Implementacinn Segundo Diagraama 7408 (AND) y 7402 (NOR)

B. C
Contador Binarrio de 4 bits
Para la implementaacin del Conntador Binario de 4 bits se
utilizaroon dos circuiitos de tipo 774LS73. El ddiagrama de
implem
mentacin se puuede ver en la ffigura 5.

5]
Fig.2. Diagramaa lgico de un FF J-K disparado porr flanco positivo [5

III. PROCE
EDIMIENTO
A
A. Circuitos propuestos del Flip
F Flop S-R
R
A continuacin
n se muestra la conexin im
mplementada en
n el
Sim
mulador Digitaal 095 del prim
mer diagrama del
d Flip-Flop tipo
S-R
R propuesto en la gua; utilizando dos co
ompuertas lgicas
7400 (NAND)
F
Fig.5. Diagrama Im
mplementacin Coontador Binario dee 4 bits

El m
montaje el Conntador Binario de 4 bits se rrealiz en el
Simuladdor Digital 095. A continnuacin se muuestra dicho
montajee.

Fig.3. Im
mplementacin Priimer Diagrama 7400 (NAND)

A
As mismo, se muestra a continuaci
n la conexin
im
mplementada en
e el Simulad
dor Digital 095
0
del segun
ndo
diaagrama del Flip-Flop
F
tipo S-R propuesto en la gu
ua;
utiilizando dos co
ompuertas lgiccas 7408 (AND
D) y 7402 (NOR)

Fig.6 Moontaje Contador B


Binario de 4 bits

> DESARROLLO DEL LABORATORIO: FLIP- FLOP S-R DISCRETO Y CONTADOR SINCRONO BINARIO<
IV. CONCLUSIONES
Gracias al desarrollo de esta gua pudimos comprender el
funcionamiento de los Flip-Flop de tipo S-R y J-K; as como
tambin que son dispositivos sncronos que funcionan con un
flanco de reloj ya sea de subida (positivo) o de bajada
(negativo).
Por otro lado, se conocieron las diferencias entre los dos FlipFlop y se analizaron sus respectivas tablas de verdad para la
implementacin de cada uno de los circuitos propuestos.

REFERENCIAS
[1]
[2]
[3]
[4]
[5]

Floyd T, (2006) Fundamentos de


Prentice Hall. Pg.419, Cap. 7.2
Floyd T, (2006) Fundamentos de
Prentice Hall. Pg.421, Cap. 7.2
Floyd T, (2006) Fundamentos de
Prentice Hall. Pg.423, Cap. 7.2
Floyd T, (2006) Fundamentos de
Prentice Hall. Pg.427, Cap. 7.2
Floyd T, (2006) Fundamentos de
Prentice Hall. Pg.426, Cap. 7.2

Sistemas Digitales. Espaa: Pearson,


Sistemas Digitales. Espaa: Pearson,
Sistemas Digitales. Espaa: Pearson,
Sistemas Digitales. Espaa: Pearson,
Sistemas Digitales. Espaa: Pearson,

Você também pode gostar