Relatorio III - Amplificador Seguidor de Emissor

Felipe Novaes, Raphael Napoli e Fernando Guilherme

Turma de quarta-feira.

12 de Fevereiro de 2016

Universidade Federal do Rio de Janeiro

DEE - Departamento de Engenharia Eletrica
Laboratorio de Eletronica I - 2015/02
Professor: Bruno Franca

Sum
ario

1 Introduc
ao

2 Projeto

2.1

Calculo de IC , RE , VB e VE . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.2

Calculo de R1 , R2 e min . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3

Calculo de Ci e C2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3 Simulac
ao

3.1

Correcao de RE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10

3.2

Variacao de V1 e V2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

12

3.3

Variacao de Ci e C2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

15

4 Execuc
ao

15

5 Conclus
ao

17

Introdu
c
ao

A configuracao de um BJT em seguidor de emissor e uma das mais comuns topologias

para implementar buffers de tensao. Possui ganho proximo da unidade, alta impedancia
de entrada e baixa impedancia de sada, o que permite sua conexao como u
ltimo estagio
de um amplificador multi-estagio sem perdas consideraveis de ganho[1]. Neste trabalho,
um seguidor de emissor foi projetado, simulado e implementado e seu comportamento real
foi comparado com o teoricamente esperado. Observacao: neste trabalho nao se utilizou a
tradicional notacao usada em referencias como [1]. O significado fsico das tensoes e correntes
deve depreendido pelo contexto em que ocorrem.

Projeto

Considere o circuito da figura 1 a seguir:

Figura 1: Seguidor de emissor.

Os valores de seus componentes devem ser projetados de modo que seu comportamento
satisfaca os seguintes criterios de projeto:

fsmin = 100Hz;
Amplitude de sinal na carga > 4, 5V de pico;
Ganho de tensao VL /VS > 0.85
RS = RL = 1k

2.1

C
alculo de IC , RE , VB e VE

Iniciando com a analise DC, aplica-se KVL na malha coletor-emissor, obtendo:

VCE = VCC IC RE
Como na reta de carga o ponto quiescente e definido pela tensao VCE , para que tenhamos
uma amplitude maior que 5V (adicionou-se 0.5V alem do criterio para obter uma margem
de seguranca), e preciso que VCE seja maior que 5V , para que o sinal possa excursionar sem
atingir o corte ou a saturacao. Tem-se, portanto:
VCC RC IC > 5 IC <

15 5
10
IC <
A
RE
RE

(1)

Por outro lado, ve-se que a componente alternada de tensao na carga e dada por:
Vl = Ic

RE RL
> 5V
RE + RL

Tem-se, portanto, para RL = 1k, a seguinte inequacao para IC :

IC >

5(RE + RL )
5
IC >
+ 10 3A
RE RL
RE

(2)

Tem-se, entao, duas expressoes para Ic . A Figura 2 a seguir ilustra esta situacao. A regiao
hachurada entre as retas e a regiao em que ambas restricoes sao satisfeitas simultaneamente.
4

Deste modo, e preciso estabelecer uma corrente maior que a corrente do ponto de encontro
das retas, denominada ICmin , e a partir dela encontrar os possveis valores de RE . Nota-se
que quanto maior o valor de corrente escolhido, maior o alcance de valores possveis para
RE . Entretanto, deve-se levar em conta que o transistor a ser escolhido devera suportar a
corrente escolhida.

Figura 2: Regiao para os possveis valores de IC e RE .

Igualando as expressoes 1 e 2, podemos encontrar RE referente ao ponto de encontro das

retas:
10
5
1
10 3
RE = 5k
=
+ 10 3
=
RE
RE
RE
5
Para determinar ICmin , basta substituir RE na equacao 1 ou 2, o que leva a:

ICmin = 2mA
Escolhendo IC = 10mA, tem-se REmax = 1000 e REmin = 550.
Escolhendo, entao, RE = 750, estabelecem-se os pontos de operacao: VE = 15 10
0.75 = 7.5V e VB = VE + 0.7 = 8.2V .
5

2.2

C
alculo de R1 , R2 e min

Para determinar o valores dos resistores de polarizacao, iremos relacionar a impedancia

de entrada Zi com o ganho esperado Av , e os resistores de polarizacao com o min , para
polarizacao independente de iB .
Neste circuito, pode-se ver que a impedancia de entrada Zi e dada por:
Zi = (R1 //R2 )//[(re + RE //RL )( + 1)]
Onde re e a resistencia de emissor, dada por re =

VT
IE

25
10

(3)

= 2, 5, supondo que o componente

esteja a uma temperatura de 25 C.

Desenhando o modelo de pequenos sinais, pode-se observar, por divisor de tensao, que o
ganho Av pode ser aproximado por: Av

Zi
.
Rs +Zi

Novamente, adicionando uma margem de

seguranca ao projeto, estabeleceremos Av > 0.9 VV . Portanto, como RS = 1k, temos que:

Zi > 9k

(4)

Observando o circuito de polarizacao, ve-se que a resistencia de Thevenin RBB associada

a` base do transistor e dada pelo paralelo de R1 e R2 . Deste modo, escolhendo os resistores
de modo que RBB seja muito menor que a resistencia ( + 1)RE de emissor vista pela base,
pode-se garantir uma corrente de base suficientemente pequena, e uma corrente de emissor
insensvel `a variacoes de temperatura e de valores de [1]. O Estabelecendo a proporcao de
0.1 entre RBB e ( + 1)RE , e usando o valor previamente calculado para RE , tem-se:

R1 //R2 kRE R1 //R2 75

(5)

Pode-se ainda encontrar uma relacao entre os resistores de polarizacao e VB supondo que
6

a corrente de base seja nula. Para tanto, basta, dado que a corrente de base e mnima, supor
que a corrente que percorre R1 e igual a` que percorre R2 , e entao, encontrar a tensao de
Thevenin VB , dada por VB =

VCC R2
.
R1 +R2

Usando o valor de VB calculado na subsecao anterior,

tem-se:
VB
VCC VB
8.2
6.8
=

=
R2 = 1.2R1
R2
R1
R2
R1

(6)

Atraves das equacoes 3, 4, 5 e 6, pode-se encontrar os valores de R1 , R2 , e . Para determinar

o valor de , basta substituir a equacao 5 na equacao 3, observando que RE //RL +re 430,
obtendo:

Zi = 75//[(430( + 1))] =

75 (430 + 430)
3224 2 + 32250
=
505 + 430
505 + 430

Pela equacao 4, sabe-se que Zi > 9k. Portanto:

3224 2 + 32250
> 9000 32240 2 + 32550 > 4545000 + 3870000
505 + 430
Dividindo pelo coeficiente do termo de maior grau, passando para o lado esquerdo, e transformando a desigualdade numa igualdade, obtem-se a seguinte equacao de segundo grau:

2 140 120 = 0 1 = 140; 2 = 0.5

Portanto, ignorando o valor negativo, tem-se que o beta mnimo e dado por: min = 140.
Substituindo a equacao 6 em 5, obtem-se:
R1 R2
1.2R12
=
= 0.6R1 = 75
R1 + R2
2.2R1
Substituindo o min calculado, chega-se a:

0.6R1 = 75 140 = 10500 R1 =

10500
= 17.5k
0.6

E, finalmente, pela equacao 6:

R2 = 1.2R1 = 21k

2.3

C
alculo de Ci e C2

Para dimensionar corretamente os capacitores, encontra-se a impedancia de Thevenin dos

terminais em que o capacitor e adicionado, e entao, pela relacao entre capacitancia e impedancia, quantifica-se uma capacitancia tal que sua impedancia seja a propria impedancia
de Thevenin. Deste modo, garante-se que a insercao do capacitor nao altera a impedancia
vista naquele ponto. A impedancia de Thevenin dos terminais de Ci e dada por: ZT hi =
Rs + Zi = 1000 + 9000 = 9k. Ja para C2 , tem -se: ZT h2 = RL + ZOut = 1000 + RE =
1000 + 750 = 1.75k. Portanto, as capacitancias mnimas sao dadas por:
Ci >

1
2fmin ZT hi

C2 >

1
2fmin ZT h2

1
= 0.15F
2100 10000

1
= 1F
2100 1750

Simula
c
ao

Uma vez calculados os valores de todos os componentes do circuito, utilizou-se o software

MULTISIM 12.0 para efetuar a simulacao.
A Figura 3 a seguir mostra a forma de onda da tensao na carga.

Figura 3: Forma de onda da tensao na carga.

Observa-se clara distorcao no pico inferior da senoide. Para investigar o por que disto,
ve-se que o pico superior de tensao na carga corresponde ao pico de tensao inferior de VCE ,
e vice-versa. Portanto, se o pico superior da forma de onda de VCE deve estar saturado. A
figura 4 mostra a tensao VCE e a corrente IC , nos canais A e B, respectivamente.

Figura 4: Forma de onda da tensao na carga.

Esta ntido que IC esta distorcida em seu pico inferior, e portanto, atingindo o corte.
Aumentando a resolucao e possvel ver que IC realmente a zero. Portanto, a conclui-se que
a polarizacao nao foi eficaz, pois o ponto de operacao esta levando ao corte.
A Figura 5 mostra a tensao VBE .

Figura 5: Forma de onda da tensao VBE .

Observa-se oscilacao entre 0.7V e 0.2V , o que confirma a operacao em corte.

3.1

Correc
ao de RE

Para sair da regiao de corte, e necessario diminuir a tensao VE , para que a juncao BE nao fique
reversamente polarizada. Isto pode ser feito diminuindo o valor de RE . Heuristicamente,
observou-se um valor mnimo de RE = 500 para que o transistor nao entrasse em corte.
As figuras 6, 7, 8 ilustram as formas de onda da tensao na carga, em VCE e em VBE ,
respectivamente.

Figura 6: Forma de onda da tensao na carga, apos correcao de RE .

10

Observa-se que a o pico de tensao atinge 4.7V , o que satisfaz os requisitos do projeto,
porem, fica abaixo de 5.0V , valor para o qual foi realmente projeto. Isto mostra a importancia
de se garantir uma margem de seguranca.

Figura 7: Forma de onda de VCE e IC , apos correcao de RE .

A ponta de prova de corrente do canal B do osciloscopio na Figura 7 acima esta configurada

em 1V /1mA, portanto, nota-se que IC atingiu um valor mnimo de 1.7mA, suficiente para
que nao entre em corte. Tambem nota-se a forma de onda senoidal de VBE , oscilando entre
3 e 13V . A Figura 8 a seguir mostra a tensao VBE .

Figura 8: Forma de onda de VBE , apos correcao de RE .

Conforme esperado, nota-se que VBE nao atinge mais valores negativos, como anteriormente, e que oscila entre 0.6 e 0.7V , o que caracteriza uma boa polarizacao.
11

A fim de investigar o valor mnimo possvel para RE , seu valor foi diminudo ate obter
novamente a entrada do transistor em corte. Observou-se que a partir de 70, o pico inferior
da tensao na carga ficou distorcido, porem, desta vez, no limiar do valor de RE que indica
incio de corte, a juncao BE nao ficou reversamente polarizada, o que mostra que o corte
se deu devido ao fato de que ao diminuir RE , a tensao VE se aproxima de 0, e portanto, a
tensao VCE se aproxima de VCC , o que desloca o ponto de operacao para a regiao de corte.
Portanto, conclui-se que um valor alto de de RE leva ao corte devido `a polarizacao reversa
da juncao BE, e um valor baixo de RE leva ao corte devido ao aumento de VCE .
Esta simulacao mostrou que mesmo tendo feito todas as contas com acuracia, uma simulacao e sempre necessaria, pois, como no presente caso, pode mostrar que o projeto nao
esta se comportando como desejado.

3.2

Variac
ao de V1 e V2

Para apurar o entendimento de como se da a polarizacao de base atraves dos resistores R1

e R2 , seus valores serao variados de modo a alterar a regiao de operacao.
Inicialmente, o valor de R1 foi alterado para 500. Ao diminuir drasticamente este resistor
que se encontra entre base e emissor, ocorre uma aproximacao entre a tensao de base VB e
VCC , o que, por sua vez, promove uma menor queda na tensao VCE , o que faz a reta de carga
entrar na regiao de saturacao. A Figura 9 a seguir mostra as formas de onda das tensoes e
correntes de interesse para esta analise. Os valores numericos foram omitidos para permitir
uma melhor visualizacao grafica das grandezas sob a mesma abcissa temporal.

12

Figura 9: Formas de onda evidenciando saturacao.

Nota-se, conforme esperado, a presenca de saturacao no pico superior da tensao VL . Neste

momento, a tensao VCE se aproxima de zero, ha deformacao na forma de onda de IC devido
a` perda de linearidade. Como VB possui tensao proxima de VCC e VE esta proximo de
terra, a juncao BE se mantem praticamente constante em 0.7V . Embora nao mostrado na
interessante notar o aumento
figura, a tensao VBB manteve-se em torno de VCC = 15V . E
que ocorre em IB no instante apos a saturacao. De forma especulativa, os autores deste
trabalho acreditam que isto possa ser explicado da seguinte forma: no momento da saturacao,
VCE e aproximadamente zero. Apos a saturacao, VCE tende a crescer, porem, VC esta fixo
em VCC , de modo que a u
nica maneira de isto ocorrer e abaixando VE . Como VBB esta
praticamente constante em VCC , a tensao VBE aumenta, aumentando a corrente de base.
Pode ser observado que durante o aumento de IB , ha ligeiro aumento de VBE . Como a
inclinacao da curva IB x VBE e alta, este pequeno aumento em VBE produz consideravel
aumento em IB .
Por outro lado, ao manter R1 em seu valor previamente estabelecido, e diminuindo R2 ,
ha, como no caso anterior, diminuicao da resistencia equivalente de base, porem, o efeito

13

esperado e outro. Desta vez, a tensao VBB se aproxima de zero, pois R2 esta aterrado. Deste
modo, a polarizacao da juncao BE e afetada, possivelmente ficando reversamente polarizada
no segundo semi-ciclo da fonte alternada. A figura 10 a seguir traz as formas de onda de
tensao e correntes do circuito:

Figura 10: Formas de onda evidenciando corte.

Observa-se, conforme esperado, que no primeiro semi-ciclo, VBE > 0, e portanto, a juncao
BE esta diretamente polarizada, e o amplificador funciona normalmente, embora entregando
baixo ganho a` carga. No segundo semi-ciclo, a juncao BE fica reversamente polarizada, o
que anula IE e IC . Neste momento, VCE possui seu valor maximo, como e de se esperar pela
reta de carga de IC x VCE .
Chega-se, portanto, numa conclusao interessante: para VBB , aumentar R1 e equivalente
a abaixar R2 , e vice versa. Aumentar R1 ou abaixar R2 aproxima VBB a VCC , o que leva a`
saturacao, por aproximar VCE de zero. Aumentar R2 ou abaixar R1 aproxima VBB de zero,
o que leva ao corte, por aproximar VBE de zero.
Por outro lado, elevar ou abaixar os dois resistores ocasiona efeitos diferente, embora,
desde que mantida a mesma proporcao de R1 para R2 , o valor de VBB se mantenha o
mesmo. Elevando bruscamente os dois resistores, obtem-se corte. Abaixando os dois resis14

tores, obtem-se regiao ativa para todo o ciclo, porem, o ganho de tensao fica comprometido,
aumenta-se a corrente drenada da fonte, diminuindo a impedancia de entrada, o que inviabiliza a utilizacao do amplificador como voltage buffer.

3.3

Variac
ao de Ci e C2

Para testar a resposta em frequencia, as capacitancias foram diminudas abaixo do valor

mnimo de projeto, e foi observada diminuicao quase total no ganho de tensao, devido `a
perda de tensao nos capacitores. O mesmo efeito foi encontrado ao manter-se os valores
projetados, porem diminuir-se a frequencia para um valores abaixo de 100Hz, valor para
acima do qual as capacitancias foram projetadas.

Execu
c
ao

Para executar o projeto, foi escolhido o transistor BC547B, pois e um componente que
atende aos requisitos de mnimo, suporta as correntes e tensoes necessarias, e barato e
amplamente comercializado. Utilizou-se um resistor RE de 390, para obter coerencia com a
simulacao, e todos os outros componentes de valores proximos aos teoricos. A fonte alternada
foi ajustada em 5.5V , valor para o qual um ganho de tensao de 90% da aproximadamente
5.0V , requisito, com margem de seguranca, do projeto. A montagem sucedeu-se conforme
esperado, com valores de ganho, tensao, corrente e impedancia bem proximos dos simulados.
A tabela I a seguir re
une todas as medidas:

15

Tabela 1: Valores teoricos, simulados e experimentais.

Simulados Experimentais Teoricos
VCE

8.1V

7.9V

7.5V

VBE

0.71V

0.66V

0.7V

IC

17.6mA

17mA

10mA

IE

17.6mA

17mA

10mA

VSP P

10.6V

11,0V

10.6V

VLP P

9.36V

9.7V

9.54V

VR2 (AC)

3.55V

3.56V

VRs (AC)

0.38V

0.36V

IB B

0.36mA

0.38mA

Zi

9.8k

9.3k

9k

Av

0.883V /V

0.881V /V

0.9V /V

Nota-se, desde ja, pelos valores medidos de VCE e VBE , que o transistor esta operando na
regiao ativa. Alem disso, todas as correntes de coletor e emissor concordam com erro menor
que 3% com os valores simulados. Ha discrepancia em relacao aos valores teoricos devido a` de
alteracao do valor de RE , conforme discutido na secao anterior. Os valores de tensao de pico
a pico permitem calcular o ganho Av , que ficou satisfatoriamente proximo do valor simulado
e teorico. Os valores de tensao RMS no resistor 2, VR2 , de tensao RMS no resistor da fonte,
VRs foram tomados para efetuar o calculo da corrente de malha da fonte CA IBB , que foi
calculada para encontrar a impedancia de entrada. Estes valores nao foram calculados na
parte teorica pois a impedancia de entrada teorica foi calculada de outra maneira. Segue-se
o calculo da impedancia de entrada experimental e simulada:

IBB =

0.38
VRs
= 0.38mA
=
Rs
103

16

A impedancia de entrada medida e entao dada por:

Zi =

VR2
3.56
=
9.3k
IBB
0.38 10 3

Procede-se de maneira analoga para encontrar a impedancia de entrada simulada, cujo valor
consta na tabela I.
Finalmente, variou-se a frequencia ate valores abaixo da frequencia de canto para a qual
os capacitores foram projetados, e observou-se a perda de ganho, devido ao surgimento da
impedancia capacitiva.
A Figura 11 a seguir mostra as tensoes de entrada e sada na tela do osciloscopio:

Figura 11: Tensoes de entrada e sada.

Conclus
ao

Neste projeto do Laboratorio de Eletronica I, um amplificador seguidor de emissor foi projetado, implementado e executado. Tratou-se de uma excelente ocasiao para que os alunos se
familiarizassem com a pratica de projetar um circuito, desde o dimensionamento de seus componentes, baseado na descricao matematica de seu comportamento, passando pela simulacao,
17

ate a execucao efetiva em bancada e tomada das grandezas para posterior analise. A etapa
de simulacao mostrou-se fundamental, pois mesmo apos o sistematico tratamento teorico,
ainda havia valores a serem ajustados. Apos a simulacao, o circuito foi executado com exito,
e seu comportamento e todas as grandezas medidas concordaram satisfatoriamente com os
valores esperados.

Refer
encias
[1] A. Sedra and K. Smith, Microelectronic Circuits: Third Edition, Oxford University
Press, 1991.

18