UNIVERSIDADE TECNOLGICA FEDERAL DO PARAN

CURSO DE ENGENHARIA DE COMPUTAO

ELETRNICA DIGITAL

VITOR VINICIUS GOMES DA SILVA

CONFIGURAO DE PORTAS LGICAS TTL E DISPOSITIVO

SCHMITT-TRIGGER
TRABALHO I

CORNLIO PROCPIO
2016

UNIVERSIDADE TECNOLGICA FEDERAL DO PARAN

CURSO DE ENGENHARIA DE COMPUTAO
ELETRNICA DIGITAL

VITOR VINICIUS GOMES DA SILVA

CONFIGURAO DE PORTAS LGICAS TTL E DISPOSITIVO

SCHMITT-TRIGGER
TRABALHO I

Relatrio Tcnico elaborado

pelo Vitor Vinicius Gomes da
Silva para compor a nota da
disciplina Eletrnica Digital
lecionada pelo Prof. Dr. Silvio
Souza.

CORNLIO PROCPIO
2016

SUMRIO

1.

INTRODUO............................................................................................

2.

CONFIGURAES DE SAIDAS DE PORTAS LGICAS TTL................

CONFIGURAO DE SADA TOTEM-POLE:..............................................
CONFIGURAO DE SADA OPEN-COLLECTOR.....................................
CONFIGURAO DE SADA TRI-STATE.....................................................
DISPOSITIVO SCHMITT-TRIGGER.............................................................

3.

CONCLUSO...........................................................................................

4.

REFERNCIAS........................................................................................

1. INTRODUO
As famlias lgicas so conjunto de circuitos integrados (CIs) que
possuem a mesma tecnologia de fabricao. AS principais famlias so TTL
(da sigla em ingls Transistor Transistor Logic) e CMOS (da sigla em ingls
Complementary metal-oxide semiconductor). Suas principais caractersticas
so a compatibilidade de tenses, nveis lgicos, tempos de propagao
(latncia) e os tipos de entradas e de sadas. Os Circuitos Integrados (Sigla
CI) so componentes eletrnicos que so integrados em nico dispositivo e
implementam funes lgicas elementares ou at mesmo outras funes
mais avanadas. Neste documento sero abordados portas da famlia
TTL(Open-Collector, Tri-State e Totem-Pole) e o Dispositivo Schmitt-Trigger.

2. CONFIGURAES DE SAIDAS DE PORTAS LGICAS TTL

CONFIGURAO DE SADA TOTEM-POLE:
A sada totem-pole, tambm conhecida em ingls por pushpull, um
tipo de circuito eletrnico que usa um par de dispositivos ativos que
alternadamente fornecem ou absorvem corrente da carga conectada. uma
configurao existente nas famlias de circuitos lgicos TTL e CMOS e, em
alguns tipos de amplificadores.
Portas com sadas desta mesma configurao so as mais comuns em
circuitos digitais. Na configurao totem-pole, um ou mais transistores
conduzem corrente, de acordo com o nvel estabelecido na sada podendo
ser 1 ou 0. Nesta configurao no permitido que circuitos integrados TTL
possuam suas respectivas sadas interligadas: o fato que, se uma delas
estiver indo para nvel lgico 0 ao passo que a outra sada for para nvel
lgico 1, cria-se um curto-circuito na sada, ou seja, causaria a queima dos
componentes eletrnicos.
Em resumo, a sada de uma porta pode ser ligada entradas de outras
portas diretamente desde que se obedea o nmero mximo de portas que
podem ser ligadas a uma nica sada. O circuito lgico e a configurao de
sada em totem-pole so representados nas Figuras 1 e 2 a seguir:

Figura 1: Circuito Lgico na Configurao Totem-Pole

Figura 2: Configurao de Sada Totem-Pole

CONFIGURAO DE SADA OPEN-COLLECTOR
O porta de Coletor Aberto, ou OPEN-COLLECTOR um CI que tem a
caracterstica especial de possuir o transistor de sada com o coletor
disponvel em um pino do CI, e desconectado de qualquer ligao interna,
conforme mostra a Figura 3.
A configurao permite, em algumas aplicaes, ligar diversas sadas
uma entrada para excitao em instantes diferentes. Os circuitos integrados
TTL que possuem esta configurao exigem a ligao de um resistor externo
denominado "pull-up" para fornecer a polarizao necessria aos transistores
das sadas como mostra a Figura 4.

Figura 3: Sada na configurao Open Collector

Figura 4: o resistor polariza os transistores das sadas da configurao Coletor

Aberto
A possibilidade de interligar portas diferentes em um mesmo ponto
representa a vantagem desta configurao. J a desvantagem a latncia,
ou seja, a reduo da velocidade de operao do circuito que, com a
presena do resistor, se torna mais lenta (afeta o desempenho do circuito).
Quando a porta tem o coletor aberto, ela tem nvel logico 1(ALTO). O
nvel lgico alto garantido pelo resistor de polarizao que est ligado
alimentao de +5V. A sada da porta possui nvel lgico 0(BAIXO) quando de
forma interna, o circuito lgico liga a sada ao terra. Neste ponto, acontece a
anulao da polarizao e nvel lgico baixo ser replicado s portas
seguintes.
Na configurao de coletor aberto no h a interferncia de curtocircuito se uma ou duas sadas forem para o nvel baixo pois o resistor
quem fornecer a carga necessria para o circuito, diferente da configurao
Totem-pole no qual, a porta fornece a carga.

CONFIGURAO DE SADA TRI-STATE

A configurao Tri-State, ou terceiro estado, pode ser encontrada em
alguns circuitos integrados da famlia TTL. A Figura 5 representa um circuito
comum de uma porta NAND em configurao Tri-State.

O circuito com sada em tri-state possui uma entrada adicional que

controla a sada do dispositivo. O terceiro estado se deve ao fato de existir
3 estados possvel para a sada desta configurao:
1. Estado Lgico 1(ALTO): baixa impedncia para Vcc, ou nvel 1.
2. Estado Lgico 0(BAIXO):baixa impedncia para terra 0 ou nvel 0.
3. Desligado: alta impedncia tanto para terra como para Vcc.

Figura 5: circuito de uma porta lgica NAND em configurao Tri-State

As configuraes Tri-State em geral, so usadas na computao nos
circuitos de computadores, nos barramentos de dados nos quais diversos
circuitos devem compartilhar a mesma linha de transferncia desses dados
aplicar ou aplicar em um mesmo ponto. Os que no esto funcionando devem
estas desabilitados e circuito que est funcionando habilitado para que suas
respectivas sadas no influenciem as demais.
Uma porta deve ser associada a um primeiro circuito e a outra porta a
um segundo, ou seja, um circuito ao enviar um sinal para a porta seguinte, o
outro circuito deve ficar em espera.
Esse atributo desta configurao garantido atravs de uma entrada
de controle denominada enable ou simplesmente EN (habilitar em
portugus) representada na Figura 6. Deste modo, quando EN est em nvel
lgico BAIXO, a porta funcionar normalmente. No entanto, a porta se
comporta como um circuito aberto se EN mudar para nvel ALTO. Assim,
teremos ento temos um estado de alta impedncia na sada.

Figura 6: entrada de controle EN

Resumindo, a configurao de sada Tri-State possui uma entrada
(EN) habilitadora/desabilitadora que diversa s entradas e sadas normais.
Quando desabilitado apresenta uma alta impedncia de sada e habilitado a
porta funciona normalmente.

DISPOSITIVO SCHMITT-TRIGGER
Um dispositivo Schmitt-Trigger um circuito realimentado capaz de
gerar ondas quadradas cuja frequncia de oscilao depende da srie de
circuitos integrados utilizados e possui um atributo que o caracteriza chamado
histerese. Abaixo na Figura 7, a representao grfica do dispositivo:

Figura 7: Representao da Porta Schmitt-Trigger

Em certas situaes, o nvel de tenso numa entrada pode ser muito
irregular e assim apresentar tempos de descida ou subida muito elevados (Ou
seja, a transio entre estados no apresenta linearidade). Nestes casos,
podem ser aplicadas portas lgicas com entradas denominadas SchmittTrigger.
9

De acordo com Wendling(S/D, pg. 1)

Os dispositivos que possuem entradas Schmitt-Trigger so mais
imunes a rudos, desde que este esteja abaixo da tenso de limiar
(negativo ou positivo), a partir deste limiar h a alterao do estado
de sada do dispositivo. Este circuito no responde a qualquer
variao na entrada, mas sim variaes que estejam acima de um
limiar (U2), no caso de mudana do nvel baixo para o alto, abaixo de
um outro limiar (U1), ou mudana do nvel alto para o baixo.[...]

Neste dispositivo, se o sinal em uma determinada entrada 0 Volts,

ele ser interpretado como nvel BAIXO. Se a tenso eltrica deste sinal
comea a subir, o dispositivo continua o interpretando como nvel BAIXO na
medida em que a tenso se manter abaixo de 1,7 V. Ao ultrapassar essa
barreira de 1,7 V, o sinal ser interpretado como nvel lgico ALTO. Caso, a
tenso de entrada comece a regredir, o sinal continua sendo interpretado
como nvel lgico ALTO lgico, at que ele atinja valor menor que 0,9 Volts
(diferente de 1,7 Volts como na tenso de subida), ao qual dever ser
interpretado como nvel lgico BAIXO. A histerese caracterizada pela
existncia destes dois limiares de comutao diversos: um para tenses de
entrada decrescentes de 0,9 Volts e outro para tenses de entrada
crescentes de 1,7 Volts. Esta configurao representada na Figura 8:

Figura 8: sinais de entrada e de sada

10

3. CONCLUSO
O objetivo deste trabalho era abordar o funcionamento e
caractersticas de certas configuraes de circuitos lgicos da famlia TTL. O
avano da microeletrnica nos ltimos tempos permitiu uma elevada reduo
do custo por funo programada em circuito integrado, permitindo o
desenvolvimento de equipamentos eletrnicos cada vez mais avanados. O
estudo do funcionamento dos dispositivos de circuito integrado garante o uso
bem orientado e a implementao correta dos mesmos respeitando cada
caracterstica intrnseca dos componentes.

11

4. REFERNCIAS
COD, Luiza Maria Romeiro. APOSTILA DE LABORATRIO DE
SISTEMAS DIGITAIS. Departamento de Engenharia Eltrica e de
Computao da USP, S/D. Disponvel em:<
http://disciplinas.stoa.usp.br/pluginfile.php/145922/mod_resource/content/1/Ap
ostila%20Sistemas%20Digitais%20I_SEL405_2013.pdf>. Acesso em 28 de
maro de 2016.
FERREIRA, Francisco. Circuitos Integrados. Departamento de
Informtica da Escola Superior de Tecnologia de Viseu Campus Politcnico
Repeses, Portugal. S/D. Disponvel em: <
http://www.estgv.ipv.pt/paginaspessoais/ffrancisco/sd0506/07ci.pdf>. Acesso
em 28 de maro de 2016.
WENDLING, Marcelo. Experincia 4: Aplicao de FF Divisor de
Frequncia. Universidade Estadual Paulista - Campus de Guaratinguet,
So Paulo. S/D. Disponvel em:
<http://www2.feg.unesp.br/Home/PaginasPessoais/ProfMarceloWendling/lab.4---divisor-de-frequencia.pdf >. Acesso em 28 de maro de 2016.

12