ndice

TEMA 15: Transistor JFET

15.1

15.1. INTRODUCCIN

15.1

15.2. ESTRUCTURA DE UN JFET

15.2

15.3. PRINCIPIOS DE FUNCIONAMIENTO

15.4

15.4. TENSIN UMBRAL O TENSIN DE CORTE, VT

15.13

15.5. CURVAS CARACTERSTICAS DE UN JFET

15.14

15.6. MESFET

15.17

15.i

Tema 15
Transistor JFET

15.1.- Introduccin
El transistor JFET (Junction Field Effect Transistor) constituye un tipo de FET
de puerta de unin, esto es, entre la puerta y el canal conductor tenemos una unin pn.
Para su estudio se seguirn los mismos pasos que en el caso del MOSFET:
estudio de su constitucin o estructura, principios de funcionamiento y curvas
caractersticas. Adelantando resultados veremos que un JFET es un dispositivo
equivalente a un MOSFET de deplexin, con algunas particularidades que se
comentarn posteriormente.

15.1

Tema 15: Transistor JFET

15.2.- ESTRUCTURA DE UN JFET

Se va a realizar el estudio de un JFET de canal n. En la Figura 15.1 puede
observarse su estructura tpica, representacin unidimensional (ms didctica) y
smbolo de circuito.
Source, S Gate, G Drain, D
(Fuente) (Puerta) (Drenador)

n+

p
L

(a)

(b)

PUERTA
G

p++
FUENTE
S

DRENADOR
D

Canal
n
p++
VGS

VDS

(c)
Figura 15.1.- Transistor de unin de efecto de campo JFET: (a) Estructura tpica; (b)
Representacin circuital; (c) Representacin simplificada.

15.2

Estructura de un JFET

Segn puede observarse en la Figura 15.1a, se parte de una barra de material

semiconductor tipo n en la que se construyen dos contactos hmicos en sus extremos. A
lo largo de esta barra se hace circular una corriente aplicando una tensin de
alimentacin, VDS , entre sus extremos. Esta corriente est constituida por portadores
mayoritarios del material, en este caso electrones. Alrededor de la barra tipo n se
forman dos regiones fuertemente impurificadas con impurezas aceptadoras, ya sea por
aleacin, difusin o cualquier otro procedimiento empleado para la creacin de uniones
pn. Estas regiones impurificadas se denominan puertas o compuertas, G .
La notacin normalizada es:

Fuente o surtidor: Es el terminal, S , a travs del cual los portadores

mayoritarios entran en la barra.

Drenaje o drenador: Es el terminal, D , a travs del cual los portadores

mayoritarios salen de la barra.

Canal: Porcin de material semiconductor, en nuestro caso tipo n, a travs

del cual los portadores mayoritarios se mueven desde la fuente al drenador
siendo la tensin VGS , aplicada entre los terminales de puerta y fuente, la que
controla la anchura, la conductancia del canal. Esta tensin VGS se aplica
(debemos aplicarla) de forma que polarice inversamente la unin puertacanal, de tal manera que I G 0 .

Por lo tanto, en un JFET de canal n:

VDS > 0

VGS < 0
I S < 0 (saliente)

I D > 0 (entrante)

Adems, puesto que I G 0

ID = IS .

15.3

Tema 15: Transistor JFET

En la Figura 15.1b aparece el smbolo de circuito de un JFET de canal n. La

flecha indica el sentido en el que fluira la corriente de puerta, IG , si la unin de puerta
estuviera directamente polarizada
En un JFET de canal p, las tensiones y corrientes presentan sentidos contrarios.
Es decir,

VDS < 0

VGS > 0
I S > 0 (entrada)

I D < 0 (saliente)

En la Figura 15.2 se indica su smbolo de circuito.

D
G

|IDS|
S

Figura 15.2.- Smbolo de circuito para un JFET de canal p.

Sealar, finalmente, que en un JFET las tensiones VDS y VGS se aplican respecto
al mismo terminal que en este caso es la fuente S .

15.3.- PRINCIPIOS DE FUNCIONAMIENTO

Se va a describir el funcionamiento de un JFET de canal n. Si el JFET es de
canal p, el estudio es igualmente vlido sin ms que cambiar el sentido de las tensiones
y corrientes. En todo este apartado, se har referencia a las Figuras 15.3 15.8.

VGS > 0

En este caso, las uniones de puerta-canal estn polarizadas directamente, por lo

15.4

Principios de funcionamiento

que circular una gran cantidad de corriente a travs de la puerta. Este

funcionamiento no es el que se busca en el JFET, por lo que en los diseos
siempre se tratar de evitar la polarizacin directa de las uniones de puerta.

VGS = 0
Si VDS = 0 , el dispositivo se encuentra en equilibrio termodinmico por lo
que I D = 0 . En este caso, el canal entre las dos uniones de puerta est
totalmente abierto (Figura 15.3).
G1
p+

n
p+

VGS = 0

ID = 0

G2
VDS = 0

Figura 15.3.- JFET en equilibrio, VGS = 0 , VDS = 0 .

Si VDS empieza a tomar valores positivos pequeos, empezar a circular una

corriente I D pequea y proporcional. El canal tipo n acta como una mera
resistencia, la cada de tensin producida por I D a lo largo del canal ser
tambin pequea y prcticamente no influir en la polarizacin de las
uniones de puerta. Es decir, puesto que VGS = 0 , el nico potencial que
existe entre la puerta y el canal es el potencial termodinmico T . Por lo
tanto, en estas condiciones, el canal estar abierto e I D y VDS seguirn la
Ley de Ohm I D =

VDS
. Nos encontramos en la REGIN HMICA o
Rcanal

LINEAL (Figura 15.4 y Figura 15.8).

15.5

Tema 15: Transistor JFET

G1
p+

n
p+

ID > 0
ID ~ 0

G2
VGS = 0
VDS > 0 (~ 0)

Figura 15.4.- JFET en la regin lineal, pequeos valores de VDS .

Si VDS sigue aumentando de manera que sus valores empiezan a ser

notables, I D tambin aumentar pero la cada hmica de tensin a lo largo
del canal empezar modular el canal. Efectivamente, en la zona de drenador
aparece la unin se encuentra polarizada inversamente, con una z.c.e.
creciente, y el canal se empezar a contraer en dicha zona (Figura 15.5).
Como consecuencia de esta contraccin, la resistencia del canal aumenta y
las caractersticas I D VDS suavizan su pendiente. Nos encontramos en la
REGIN GRADUAL (Figura 15.5 y Figura 15.8).
G1
p+

n
p+

ID > 0

G2
VGS = 0
VDS > 0

Figura 15.5.- JFET en la regin gradual, estrechamiento del canal para valores moderados de VDS .

15.6

Principios de funcionamiento

Si seguimos aumentando los valores de VDS , llegar un momento en el que

el canal se contraiga por completo (Figura 15.6), y por lo tanto, la conexin
entre la fuente y el drenador desaparece por completo. Se dice que el canal
se ha estrangulado o pinchado. La tensin VDS a la que tiene lugar este
fenmeno se denomina tensin de drenador de saturacin, VDS , SAT . En esta
situacin,

la

pendiente

de

las

I D VDS

caractersticas

se

hace

aproximadamente cero, Figura 15.8. Nos encontramos en el punto de cambio

de la REGIN GRADUAL a la REGIN DE SATURACIN.

G1
p+

n
p+

ID >> 0

G2
VGS = 0
VDS >> 0

Figura 15.6.- JFET con el canal estrangulado o pinchado (pinch-off), VDS = VDS , SAT .

Para VDS > VDS , SAT , la caracterstica I D VDS se satura, es decir, I D

permanece aproximadamente constante e igual al valor I D, SAT , Figura 15.8.
Por qu esta afirmacin?, no es posible esperar que el estrangulamiento
del canal elimine por completo cualquier flujo de corriente en el canal?,
cmo se explica el hecho de que tensiones VDS > VDS , SAT no tengan
prcticamente efecto en la corriente de drenador, I D ?.
En respuesta a la primera pregunta, supongamos que al alcanzar el
estrangulamiento I D = 0 . En tal caso, el potencial a lo largo del canal sera

15.7

Tema 15: Transistor JFET

el mismo que con VDS = 0 , es decir, sera cero en todos los puntos del canal.
Por lo tanto, la diferencia de potencial entre el canal y las uniones de puerta
es el potencial termodinmico con lo que el canal debera estar totalmente
abierto.

Este

razonamiento

contradice

la

suposicin

inicial

de

estrangulamiento del canal. En otras palabras, al igual que suceda en el caso

del MOSFET, para VDS > VDS , SAT debe fluir una corriente para inducir y
mantener la condicin de estrangulamiento. Esto es, para VDS > VDS , SAT
siguen fluyendo electrones desde la fuente hacia el drenador y, al alcanzar el
estrangulamiento del canal sern acelerados por el campo elctrico de la
zona de carga de espacio. Por lo tanto, para VDS > VDS , SAT el punto de
estrangulamiento se aproxima a la fuente. Nos encontramos en la REGIN
DE SATURACIN (Figura 15.7).

G1
p+

p+
ID >> 0

G2
VGS = 0
VDS >> 0

Figura 15.7.- JFET con postestrangulamiento o saturacin, VDS > VDS , SAT .

En lo que respecta a que I D I D , SAT para VDS > VDS , SAT , hay una explicacin
fsica muy sencilla. Para VDS > VDS , SAT , el estrangulamiento del canal avanza
hacia la fuente una distancia L , Figura 15.7. El potencial por el lado del
drenador es VDS , mientras que, por el lado de la fuente es VDS , SAT . Esto es,
VDS VDS , SAT cae a lo largo de la seccin vaca (estrangulada) del canal:

15.8

Principios de funcionamiento

Si L << L , caso habitual, la regin comprendida entre la fuente y

el punto de estrangulamiento es esencialmente idntica en forma y
con la misma distribucin de voltajes en los extremos (cero y
VDS , SAT ) que los que se tenan al principio del estrangulamiento, con

lo que I D ser la misma, Figura 15.8.

-

Si L es comparable a L , entonces, la misma cada de tensin

VDS , SAT aparecer sobre una seccin del canal ms corta, L L ,

con lo que I D aumentar ligeramente, Figura 15.8. Este efecto es

notable en dispositivos de canal corto.
En la Figura 15.8 se ha representado la caracterstica I D VD de un JFET de
canal n indicando cada una de las regiones de funcionamiento.

IDS
Gradual

Saturacin

L ~ L
L << L

Estrangulamiento
hmica

VDS
VDSsat

Figura 15.8.- Caracterstica I D VD de un JFET de canal n.

VGS < 0

En este caso, desde el principio, las uniones de puerta estn inversamente

polarizadas ( I G = 0 ).

15.9

Tema 15: Transistor JFET

Para VDS = 0 , el canal est contrado uniformemente en todos sus puntos

debido a la VGS aplicada y, adems, I D = 0 .

Para VDS > 0 , se volver a repetir toda la secuencia anterior pero, en este
caso, la condicin de estrangulamiento del canal se dar a tensiones VDS , SAT
inferiores.

Se denomina potencial de estrangulamiento, potencial de contraccin o

potencial de pinch-off a la tensin del punto de estrangulamiento (recordar que todas
las tensiones se estn aplicando respecto del terminal de fuente, que es el que est
colocado al potencial de referencia, a tensin cero):

V{P

tension total del

punto de
estrangulamiento

= T

VGS VDS , SAT )

(144
2443

(15.1)

tension inversa total

aplicada a la union de puerta

La tensin de contraccin, VP , es una caracterstica del dispositivo que se

determina a partir de la geometra del mismo. Por lo tanto, a mayor VGS aplicada, menor
VDS , SAT para que se produzca el estrangulamiento del canal.

Si VGS = 0 , caso inicial considerado, VP = VPO = T + VDS , SAT . Puesto que

T << VDS , SAT VP = VPO VDS , SAT .

Por otro lado, se define, I DSS como la corriente de drenador de saturacin

para una tensin de puerta igual a cero. Es, por lo tanto, la mxima corriente
de drenador que puede circular por un JFET cuando ste opera con las
uniones de puerta inversamente polarizadas (su valor suele aparecer en las
hojas de especificacin de los fabricantes).
I DSS = I D

15.10

VDS = VDS , SAT

VGS = 0

Principios de funcionamiento

Si VDS , SAT es mayor que la tensin de ruptura de la unin, entonces ocurrir

primero la ruptura de la unin. Este fenmeno comenzar en las
proximidades del drenador donde la polarizacin inversa de las uniones de
puerta es mayor.

En la Figura 15.9 pueden observarse diferentes curvas caractersticas, en la

regin lineal, para diferentes valores de tensin VGS aplicada. Puede
apreciarse el aumento de la resistencia del canal (debido a su contraccin
uniforme por la VGS aplicada), a medida que se aumenta VGS . Esto hace que,
en circuitos integrados, el JFET pueda ser utilizado como una resistencia
cuando est operando en la regin lineal.
VGS = 0

I D ( mA )

1
2

0,2

4
0,1

0,05

0,1

VDS (V )

Figura 15.9.- Caractersticas tpicas para valores pequeos de VDS .

En toda la argumentacin anterior, se ha descrito un comportamiento

unidimensional.

15.4.- TENSIN UMBRAL O TENSIN DE CORTE, VT

Se denomina tensin umbral, tensin de corte o tensin de puesta en
conduccin, a la tensin inversa de puerta que elimina todas las cargas libres del canal
con independencia de la tensin VDS aplicada. Es, por lo tanto, una caracterstica del
dispositivo que depende de la geometra del mismo.

15.11

Tema 15: Transistor JFET

Para su clculo, tendremos en cuenta que las uniones de puerta son muy
asimtricas ( N A >> N D ) con lo que la anchura de la zona de carga de espacio de estas
uniones se extiende prcticamente por el lado del canal. Consideraremos, adems, el
caso ms general en el que los dos terminales de puerta estn colocados a la misma
tensin de referencia. Atendiendo a la Figura 15.10 definimos,

d distancia entre las uniones metalrgicas (anchura metalrgica).

l anchura de la zona de carga de espacio por el lado del canal que

coincide prcticamente con la anchura total de la zona de carga de espacio.

w anchura efectiva del canal que ser funcin de la tensin de puerta

aplicada.

Zona p (G)
dentre uniones

l zce

Canal n

Zona p (G)
Figura 15.10.- Anchura del canal de un JFET.

Puesto que slo estamos aplicando VGS , la contraccin del canal ser uniforme
en todos sus puntos. De la Figura 15.10 podemos escribir que,

w = d 2l

w=d 2

w=0

15.12

VGS = VT

2 1
1
+

(T VGS )
q N A ND

d2

N A >> N D

8 1
(T VT )
q ND

Tensin umbral o tensin de corte, VT

VT = T

q ND d 2
8

(15.2)

La ecuacin (15.2) define la tensin umbral cuando los dos terminales de puerta
estn conectados entre s. Lo que est claro es que constituye una caracterstica del
dispositivo que depende de la geometra del mismo, siendo el segundo trmino el
dominante.
Para VGS > VT , el canal hmico desaparece por completo. No existe conexin
fsica entre la fuente y el drenador y, por lo tanto, el JFET no puede conducir I D = 0 .
Relacin entre VP y VT

Analizando las ecuaciones (15.1) y (15.2) puede observarse que ambas

magnitudes son caractersticas del dispositivo y dan cuenta de la tensin a la que se
produce la contraccin del canal: En el caso de VP , esta contraccin tiene lugar en las
proximidades del drenador, mientras que, en el caso de VT la contraccin es uniforme.
Ahora bien, indudablemente debe existir una relacin entre ambas. Tenemos entonces
que,

Contraccin uniforme, cuando slo hay VGS aplicada:

w = d 2 l (T VT ) = 0

Contraccin prxima al drenador, cuando hay VGS y VDS aplicadas:

w = d 2 l (VP ) = 0

De las condiciones anteriores, se desprende que

VP = T VT

(15.3)

Por lo tanto, VP y VT slo se diferencian en el signo y, en lo que se refiere a su

15.13

Tema 15: Transistor JFET

valor en T . Si comparamos las ecuaciones (15.2) y (15.3) resulta que, para el caso
general que estamos considerando,

VP =

q ND d 2
8

Por otra parte,

VP = T (VGS VDS , SAT )

(15.4)

Por lo que comparando las ecuaciones (15.3) y (15.4),

VT = VGS VDS , SAT

(15.5)

ecuacin que tambin haba sido obtenida en el caso del MOSFET.

15.5.- CURVAS CARACTERSTICAS DE UN JFET

En las Figuras 15.11 y 15.12 se han representado las caractersticas de salida y
caractersticas de transferencia de un JFET de canal n.
En las caractersticas de salida pueden observarse las diferentes regiones de
funcionamiento comentadas anteriormente:
-

Regin gradual, que incluye la regin puramente hmica o lineal.

Regin de saturacin.

Regin de ruptura.

Regin de corte, VGS > VT .

En estas curvas, se ha incluido la caracterstica correspondiente a una

15.14

Curvas caractersticas de un JFET

VGS = 0, 2 V (polarizacin directa de la unin de puerta). En tal caso, la corriente de

puerta IG sera muy pequea puesto que VGS << V ( 0,5V para el Si).

ID
VGS >> 0 no es posible

VGS = 0.2 V

VGS = -1 V

Con VDS
muy
grandes la
unin de
drenador
se rompe

VGS = VT

VDS (V)

VGS = 0 V

-VT

VDS > 40

Figura 15.11.- Caractersticas de salida de un JFET de canal n.

ID (mA)
IDSS (mA)

VT (V)

VGS (V)

Figura 15.12.- Caracterstica de transferencia de un JFET de canal n en saturacin.

Como puede observarse, las curvas obtenidas para el JFET son equivalentes a las
del MOSFET de deplexin o empobrecimiento, con la salvedad de que en los JFET no
se puede aumentar la anchura del canal con respecto a la situacin de equilibrio.

15.15

Tema 15: Transistor JFET

Por lo tanto, se puede concluir que, en general, los dos dispositivos JFET y
MOSFET son similares en todo salvo:

El mecanismo responsable de modular la conductividad del canal

JFET

MOSFET

Anchura de la z.c.e.
de una unin pn
inversamente
polarizada.

Tensin VG aplicada.

El tipo de aislamiento entre puerta y canal

JFET

Unin de puerta
inversamente
polarizada.

15.16

MOSFET

Capa de xido de
espesor xo .

MESFET

15.6.- MESFET
Los diodos metal-semiconductor (o diodos Schottky) y los diodos de unin pn
estn estrechamente relacionados en muchos aspectos. En particular, en los diodos
metal-semiconductor tambin se forma una regin de vaciamiento que puede ser
modulada mediante el voltaje aplicado. As, resulta lgico que se puedan construir
transistores de efecto de campo con puertas rectificadores metal-semiconductor,
MESFET (Metal-Semiconductor Field Effect Transistor). Los MESFET se utilizan,
sobre todo, en circuitos desarrollados sobre la base de GaAs debido, fundamentalmente,
a la falta de una tecnologa de contaminacin metal-aislante-semiconductor. Por lo
tanto, los razonamientos y conclusiones vistos para el JFET pueden aplicarse
igualmente a los MESFET. En las Figuras 15.13 y 15.14 pueden observarse la
estructura idealizada y una vista simplificada del MESFET.

G Puerta

Zona de vaciamiento

n
S Fuente

D Drenador
Zona de vaciamiento

G
Figura 15.13.- Estructura idealizada de un MESFET.

15.17

Tema 15: Transistor JFET

Contacto de la
puerta metlica

Contacto de la
fuente
Contacto del
drenador
n+

n+
Canal
Sustrato p

Figura 15.14.- Vista simplificada de un MESFET.

15.18