ARQUITECTURA DE

COMPUTADORAS

MODULO DE
ENTRADA Y
SALIDA

MODULOS DE E/S

Junto con el
procesador y el
conjunto de
mdulos de
memoria, el
tercer elemento
clave de un
computador es
un conjunto de
mdulos de
E/S.

Cada mdulo
se conecta al
bus del sistema
o a un
conmutador
central, y
controla uno o
ms
dispositivos
perifricos.

Un dispositivo
externo
conectado a un
modulo de E/S
frecuentemente
se denomina
dispositivo
perifrico.

Un mdulo de
E/S permite la
comunicacin
entre el
perifrico y el
bus.

FUNCIONES DE UN MODULO E/S

Control y
temporizacin

Comunicacin
con el
procesador

Almacenamiento
temporal de
datos

Comunicacin
con los
dispositivos

Deteccin de
errores.

Evolucin de las funciones E/S (parte I):

Se incorporan
interrupciones.

El procesador
controla
directamente
los
dispositivos
perifricos.

Se aade una
controladora
del dispositivo
de E/S.
La CPU utiliza
E/S
programada.

La controladora
recibe el control
directo del DMA,
Se transfieren
datos hacia/desde
la memoria sin
usar CPU.

Evolucin de las funciones E/S (parte II):

La controladora E/S
posee adicionalmente
su propia memoria
local.
La controladora posee un
procesador separado con un
conjunto de instrucciones
especializadas para E/S.
La CPU central le ordena al
procesador de E/S la
ejecucin de un programa de
E/S en la memoria principal.

La controladora es un
computador
independiente.

FUNCIONES DE UN MODULO E/S

Direccionamiento

Necesario
seleccionar el
dispositivo de E/S
con el que se
realiza la
transferencia

Transferencia de datos
entre el computador y el
perifrico
Tipos de transferencia
Lectura: computador perifrico
Escritura: computador
perifrico
Requerir ciertas conversiones de formato de
los datos
Conversin de niveles elctricos
Conversin del tipo de codificacin
Caracteres (ASCII, EBCDIC)
Enteros (magnitud y signo, C1, C2, ...)
Reales (punto fijo punto flotante, simple
precisin, doble precisin, ...)
Conversin serie-paralelo / paralelo-serie
Conversin digital-analgico / analgicodigital

Sincronizacin y
control de la
transferencia
Necesario un mecanismo de
sincronizacin de la
transferencia
El computador debe conocer
Si el perifrico est
preparado para enviar o
recibir datos
Si el perifrico ha terminado
de realizar una transferencia
y puede iniciar una nueva

No confundir con la sincronizacin

elemental a nivel de transferencias
de palabras a travs del bus

Estructura de conexin de dispositivos de E/S

al computador
Los dispositivos perifricos se conectan al computador a travs de un INTERFAZ
de E/S
Interfaz = Controlador = Adaptador = Tarjeta de E/S

ESTRUCTURASIMPLIFICADA
DE MODULO DE E/S

Estructura de conexin

Funciones de la Interfaz de E/S

Interpretar las
rdenes que recibe
de la CPU y
transmitirlas al
perifrico

Controlar la
transferencia de
datos entre la CPU
y el perifrico
Conversin de
formatos
Adaptar la diferencia
de velocidades entre
CPU y perifrico
(mediante buffers de
almacenamiento)

Informar a la CPU
del estado del
perifrico

Registros interno Interfaz de E/S

Registro de datos de
salida

Cuando la CPU quiere enviar datos al perifrico los

escribe sobre el registro(s) de datos de salida

Registro de
datos de
entrada

Cuando la CPU quiere recibir datos del perifrico los lee

desde el registro(s) de datos de entrada

Registro de
estado

Cuando la CPU quiere conocer el estado del perifrico, lo

hace leyendo el registro de estado:
Dispositivo preparado/no preparado
Reg. datos lleno/vaco
Transferencia finalizada/no finalizada, etc.

Registro de
control

Cuando la CPU quiere transmitir una orden al perifrico

lo hace escribiendo en el registro de control
Leer/escribir N bytes en cilindro C, pista P, sector S
(para discos)
Rebobinar / avanzar / leer N bytes (para cintas)
Imprimir carcter / saltar de lnea / saltar de pgina
(para impresoras), etc.

Funcin del controlador de E/S

En pantalla se
Gestionar
encarga
de
directamente
controlar la
al perifrico
circuitera de video

Controladora de dispositivos de entrada y salida :

En el caso de un dispositivo de entrada (o de e/s en
operacin de entrada) las lneas bsicas que intervienen son
las del bus de datos y dos de control: peticin de dato y dato
aceptado.
La primera solicita al dispositivo
un dato de entrada, y es activada
por el mdulo de E/S.
La segunda la activa el dispositivo
perifrico cuando ha generado el
dato y su valor es estable en el bus
Entrada
de datos.
Con la activacin de esta seal el
mdulo de E/S conoce la validez
del dato en el bus y puede
proceder a su carga en el registro
de datos..

Controladora de dispositivos de entrada y salida :

En el caso de un dispositivo de salida (o de e/s en
operacin de salida) las lneas bsicas que intervienen son
las del bus de datos y dos de control: dato vlido y dato
aceptado.

Salida

La primera indica al dispositivo

la validez del dato presente en el
bus de datos, y es activada por el
mdulo de E/S cuando ha
estabilizado el bus de datos con
el valor del dato a transmitir.
La segunda la activa el
dispositivo perifrico en
respuesta a la lectura y
procesamiento del dato, y como
respuesta a la disponibilidad para
aceptar un nuevo dato.

Estructura del controlador de

dispositivos E/S

CONTROLADOR DE ENTRADA / SALIDA:

El controlador de E/S contiene tres registros

internos:

Estado:

Informacin sobre el
estado del perifrico.

Control:

Registro de comunicacin
de la CPU al controlador.

Datos:

Intercambio de datos entre

CPU <-> perifrico.

Modelo genrico de un mdulo de E/S.

ACCESOS A REGISTROS DEL CONTROLADOR DE E/S:

Hay dos
tcnicas:

Registros
mapeados
en memoria
(memorymapped)

Registros
no
mapeados
en memoria
(isolated,
E/S-aislada)

caractersticas

Ventajas

Desventajas

E/S aislada
o separada

Las direcciones de E/S y memoria

se diferencian mediante una seal de
control.
El acceso a la E/S est contemplado
en la arquitectura.
Existen dos mapas de memoria
separados: uno para memoria y otro
para E/S.
Existen seales e instrucciones
especficas, (inb, outb)

Se aprovecha la
potencia del
juego de
instrucciones.}
El acceso a los
registros es
igual que al de
memoria

Se desperdicia
parte del espacio
de direcciones.
No protege de un
mal uso del
usuario

E/S
asignada en
memoria
(Memory
Mapped
I/O).

La CPU ve los registros de un

dispositivo de E/S como posiciones
de memoria.
Se utilizan las mismas instrucciones
para E/S que para acceso a memoria.

Sencillez.
No gasta
espacio de
memoria fsica

Prdida de
espacio de
memoria.
Hace falta una
lnea de control
adicional e
instrucciones
especificas.

Tcnicas
de acceso

Tipos de direccionamiento:
E/S asignada
en memoria
(Memory
Mapped I/O).

E/S aislada.

E/S comn y separada

Segn el modo de
seleccionar el
perifrico y el
acceso a sus
registros de
control, datos y
estado:

E/S comn o
asignada/mapeada
en memoria

El acceso a estos
mdulos se realiza
de igual modo a
como se accede a
un dato de
memoria principal.

Los perifricos se
integran en el
computador como
si fueran parte de
la memoria
Comunicarse con
un mdulo de E/S
es leer y escribir en
memoria. Ej:
68000.

TECNICAS PARA LAS OPERACIONES DE E/S

TECNICA

CARACTERISCAS

E/S PROGRAMADA

La CPU tiene control directo sobre la E/S

Comprobacin del estado del dispositivo
rdenes de lectura/escritura
Transferencia de datos
La CPU espera a que el mdulo E/S acabe
la operacin
Hace perder tiempo a la CPU

E/S POR INTERRUPCIONES

La CPU no tiene que esperar.

No se repite la comprobacin del sistema.
El mdulo E/S enva una interrupcin cuando
est listo.

E7S POR ACCESO DIRECTO A

MEMORIA

Requiere un mdulo adicional (hardware)

en el bus.
El mdulo del DMA obtiene el control de la
CPU para transferir datos.

E/S PROGRAMADA
El CPU ejecuta un programa
que controla directamente la
operacin de E/S, incluyendo
la comprobacin del estado
del dispositivo, el envo de la
orden de lectura o escritura y
la transferencia del dato.

Cuando el CPU enva la

orden debe esperar hasta que
la operacin de E/S concluya.
Si el CPU es ms rpido, ste
estar ocioso.

El CPU es el responsable de
comprobar peridicamente el
estado del mdulo de E/S
hasta que encuentre que la
operacin ha finalizado.

E/S PROGRAMADA
Ordenes de E/S.
Ordenes de Control, de test,
lectura, escritura.
El dispositivo E/S realiza la accin (no
la CPU) colocando los bits necesarios
en sus registros de status.
No hay interrupciones.

La CPU chequea los bits de status

continuamente.

TIPOS DE E/S PROGRAMADA

INCONDICIONALES
( SINCRONAS)

CONDICIONALES
(ASINCRONAS)

PROCESO DE LA
E/S MEDIANTE INTERRUPCIONES
El CPU debe estar comprobando continuamente el estado del mdulo de E/S.
Se degrada el desempeo del sistema.

El CPU tras enviar una orden de E/S continuar realizando algn trabajo til.

El mdulo de E/S interrumpir al CPU para solicitar su servicio cuando est

preparado para intercambiar datos.

El CPU ejecuta la transferencia de datos y despus continua con el procesamiento

previo.

DESCRIPCION DE LA
E/S MEDIANTE INTERRUPCIONES
Un dispositivo externo puede llamar la atencin de la
CPU.

VENTAJA

DESVENTAJA

El procesador
Atencin
puede realizar
inmediata (ej: trabajo til
teclado,
mientras el
adaptador de dispositivo de
red).
E/S est
ocupado.

El problema con E/S

programada es que el CPU
tiene que esperar un tiempo
considerable a que el mdulo
de E/S en cuestin est
preparado para recibir o
transmitir los datos

GESTION DE NTERRUPCIONES
Lneas de
interrupcin
dedicadas
(Controlador de
interrupciones)

Lneas de
interrupciones
compartidas.

Cada dispositivo tiene asignada

una lnea de interrupcin.

Cada lnea de interrupcin puede ser

empleada por ms de un mdulo de
E/S.
Se necesita un mecanismo de
identificacin del modulo de E/S que
provoc la interrupcin:
Mecanismos hardware.
Mtodo software (Interrogacin de
dispositivos).

2.

E/S dirigida
interrupciones:

por

La CPU es
interrumpida
cuando el
dispositivo E/S
est listo para
intercambiar
datos

La CPU est libre

entre la solicitud
de datos e
interrupcin

No hay necesidad
de esperar

Consume mucha
CPU ya que cada
byte ledo/escrito
pasa por la CPU
desde/hacia la
memoria

E/S dirigida por interrupciones:

1. dispositivo ha

finalizado

Controlador de
2. controlador genera Interrupciones
interrupcin

CPU

3. CPU atiende
interrupcin

bus

Pasos que ocurren cuando un E/S termin su tarea

El contador de programa (PC) se
guarda en un lugar conocido.
Todas las instrucciones previas a
aquella a la que apunta PC ya se
ejecutaron por completo.
No se ha ejecutado ninguna instruccin
posterior a aquella a la que apunta PC.
Se conoce (y se guarda en un lugar
conocido) el estado de ejecucin de la
instruccin a la que apunta PC.

DMA - ACCESO DIRECTO A MEMORIA

La E/S con
interrupciones, aunque
ms eficiente que la E/S
programada, tambin
requiere la intervencin
del CPU para transferir
datos entre la memoria y
el mdulo de E/S.

Para dispositivos de E/S de

alta velocidad se utiliza
DMA.

E1 controlador del
dispositivo transfiere un
bloque de datos desde o
para sus buffers de
almacenamiento a
memoria directamente sin
intervencin del CPU.

Solo se produce una

interrupcin por bloque en
lugar de tener una
interrupcin por cada byte (o
palabra).

DMA - ACCESO DIRECTO A

MEMORIA

Funcionamiento de una transferencia por DMA

Mecanismo del DMA

La CPU enva una orden
al mdulo de DMA:

La CPU continua con otro

trabajo.

Lectura/Escritura
Direccin del dispositivo
Direccin inicial de memoria para datos
Cantidad de datos que hay que transferir

Emitir orden de
lectura al mdulo de
E/S

El mdulo del DMA

realiza la transferencia.

El mdulo del DMA enva

una seal deinterrupcin
cuando ha acabado.

Emitir orden de
lectura al mdulo de
E/S

Siguiente instruccin

CPU DMA
Hacer otra cosa

Interpretar
DMA CPU

CONFIGURACION DEL DMA

DMA - ACCESO DIRECTO A MEMORIA

Modelo genrico de un mdulo de E/S.

DMA A MODO DE RAGAFA

Procedimiento

Ventajas

Desventajas

El DMAC solicita el
control del bus a la
CPU
Cuando la CPU
concede el bus, el
DMAC no lo libera
hasta haber finalizado
la transferencia de todo
el bloque de datos
completo.

La
transferencia se
realiza de
forma rpida.

Durante el tiempo
que dura la
transferencia la
CPU no
puede utilizar el
bus con memoria,
lo que puede
degradar
el rendimiento del
sistema

DMA A MODO ROBO DE CICLO

Procedimiento

Ventajas

Desventajas

El DMAC solicita el control

del bus a la CPU.
Cuando la CPU concede el
bus al DMAC, se realiza
la transferencia de una nica
palabra y despus el
DMAC libera el bus.
El DMAC solicita el
control del bus tantas veces
como sea necesario hasta
finalizar la transferencia
del bloque completo

No se degrada el
rendimiento del
sistema.
.

La transferencia tarda ms tiempo en

llevarse a cabo.
Para la CPU no es una interrupcin.
El procesador no debe guardar el
contexto.
Si bien el trabajo de la CPU es lento,
no ser tanto como si ella realizara la
transferencia.
Por lo tanto, para transferencia de
E/S de mltiples
palabras, es la tcnica ms eficiente.

Mtodo I/O

Complejidad
hardware

Complejidad Velocidad
software

Polling

+++

Interrupciones

++

++

++

DMA

+++

+++

Bibliografa
Organizacin y Arquitectura de Computadores.
William Stallings. Editorial Prentice Hall - 1997
Arquitectura de Ordenadores.
M. Rafiquzzaman. Editorial Anaya - 1990
Estructura y Diseo de Computadores tomo 1
David A. Patterson, John L. Hennessy - Editorial Revert,
S.A.- 2000
Lenguaje Ensamblador y Programacin para PC IBM y
Compatibles
Peter Abel. Editorial Prentice Hall - 1996

Lenguaje Ensamblador para microcomputadoras IBM

J. Terry Godfrey. Editorial Prentice Hall - 1996