BENEMRITA

UNIVERSIDAD AUTNOMA
DE PUEBLA
FACULTAD DE CIENCIAS DE LA ELECTRNICA
MAESTRA EN CIENCIAS DE LAS ELECTRNICA
OPCIN AUTOMATIZACIN
AVANCE DE TESIS III
DISEO Y CONSTRUCCIN DE UN SISTEMA DE

ADQUISICIN PARA EL EXPERIMENTO DE CAMINATAS

PTICAS CUNTICAS CON APLICACIN EN CMPUTO
CUNTICO*
NOMBRE DEL ESTUDIANTE:
ARACELI LUNA LEON**
ASESORES:
DRA. MARIA AURORA DIOZCORA VARGAS TREVIO
DR. VICTOR MANUEL VELAZQUEZ AGUILAR
DR. FERNANDO REYES CORTES

PUEBLA, PUE DICIEMBRE DE 2015

* TRABAJO FINANCIADO POR PROYECTO VIEP, BUAP
** BECARIO CONACYT

Avance de Tesis III presentada el 01 de Diciembre

de 2015 ante los sinodales:
Presidente: Dr. Sergio Vergara Limn
Secretario: Dra. Monserrat Morn Castillo
Vocal: Dr. Carlos L. Pando Lambruschini
Asesor: Dra. Ma. Aurora D. Vargas Trevio, BUAP
Externo: Dr. Vctor Manuel Velzquez, UNAM
Co-Asesor: Dr. Fernando Reyes Corts, BUAP
1

ndice general
1

Introduccin ......................................................................................................... 4
Antecedentes ............................................................................................................. 6
Planteamiento del problema y justificacin .............................................................. 7
Solucin del problema............................................................................................... 7

Objetivos .............................................................................................................. 8
Objetivo general: ....................................................................................................... 8

Resumen de Avance de Tesis I. ......................................................................... 10

3.1

Interfermetro Mach-Zehnder .................................................................... 10

3.2

Red de divisores de haz de dimensin 4x4 ................................................. 10

3.3

Implementacin del dispositivo para un divisor de haz .............................. 11

3.4

Divisor de haz cuntico. .............................................................................. 13

3.5

Para un arreglo de 4 x 4 divisores de haz.................................................... 14

3.6

Computo Cuntico. ..................................................................................... 15

Resumen de Avance de Tesis II. ........................................................................ 16

4.1

Implementacin del Arreglo experimental de red de divisores de 2x2 ...... 16

4.2

Anlisis de los resultados ............................................................................ 20

Implementacin del Experimento de Fotones Enredados y Desigualdad de Bell.

21
5.1

Introduccin. ............................................................................................... 21

5.1

Fundamentos ............................................................................................... 21

5.2

Montaje y desarrollo ................................................................................... 21

5.2.1 Mesa ptica y lser: ................................................................................. 22

5.2.2 Cristal BBO Tipo II (Newlight Photonics Inc.) ...................................... 23
5.2.3 Compensadores. ...................................................................................... 25
5.2.4 Desfasadores............................................................................................ 26
5.2.5 Detectores. ............................................................................................... 27
SPCM-AQ-4C ......................................................................................................... 27
5.2.6 Anlisis de Resultados ............................................................................ 28
6

Desarrollo de la tarjeta de circuito impreso ....................................................... 29

7.1

Introduccin. ............................................................................................... 29

7.2

Estrategia de diseo .................................................................................... 29

7.2.1 Ruido interno ........................................................................................... 29

Interferencia electromagntica por las fuentes de alimentacin ............................. 29
Interferencia entre pistas ......................................................................................... 31
Interferencia entre etapas analgica y digital .......................................................... 31
2

7.2.2 Ruido externo .......................................................................................... 32

7.3

Generacin de PCB multicapa .................................................................... 33

7.3.1 Conceptos bsicos de fabricacin de PCBs............................................. 33

7.3.2 Diseo de Circuito ................................................................................... 35
Tarjeta Hija.............................................................................................................. 38
Canales de entrada................................................................................................... 39
Circuitos discriminadores ....................................................................................... 40
DAC ........................................................................................................................ 41
Otros componentes .................................................................................................. 42
7.3.3 Diseo de la PCB de la tarjeta PCI ......................................................... 42
Capa superior .......................................................................................................... 43
Capa de tierra .......................................................................................................... 44
Capa de alimentacin .............................................................................................. 44
Capa inferior............................................................................................................ 45
Tarjeta ..................................................................................................................... 46
7.4

Interfaz WiFi ............................................................................................... 47

7.4.1 Protocolo 802.11g ................................................................................... 47

7.4.2 Mdulo RN-XV....................................................................................... 48
7.4.3 UART [9] ................................................................................................ 49
7.5

WiFi ............................................................................................................ 52

8.1

TCP/IP ........................................................................................................ 55

8.1.1 TCP Open/ Abrir TCP ............................................................................. 55

8.1.2 TCP Write/ Escribir en TCP.................................................................... 56
8.1.3 TCP Read/ Leer TCP............................................................................... 56
8.1.4 TCP Close/ Cerrar TCP ........................................................................... 57
8.2

Escritura ...................................................................................................... 57

8.3

Envo De Comandos ................................................................................... 59

8.4

Lectura ........................................................................................................ 60

1 Introduccin
La manipulacin de fotones y tomos individuales representa un avance tecnolgico con
muchas promesas de aplicaciones en comunicaciones e informacin. La base de esta tecnologa es
el aprovechamiento de la informacin codificada en las componentes cunticas de estos entes
individuales. As, fenmenos como interferencia cuntica y enredamiento cuntico son conceptos
que no tienen una contraparte clsica, por ello es muy importante comprenderlos y manipularlos
para su mejor aprovechamiento.
En este proyecto se pretende estudiar la interferencia cuntica de un fotn consigo mismo al
cruzar una red de divisores de haz de dimensin 4x4. En principio, cuando un fotn cruza un
interfermetro de Mach-Zehnder, podemos obtener un patrn de interferencia que llamamos
interferencia cuntica. La figura 1 muestra el dispositivo de manera esquemtica.

Figura 1. Interfermetro de Mach-Zehnder

El interfermetro consta de dos divisores de haz (BS), dos espejos y un elemento desfasante
ptico que cambia la diferencia de fase entre la trayectoria superior y la trayectoria inferior. ste
ltimo elemento cambia la probabilidad de que el fotn que ingresa por el primer divisor de haz
salga por el detector 1 o el detector 2. La figura 2 muestra la probabilidad terica de que el fotn
sea detectado en el detector D1 o en el detector D2 en funcin del ngulo de desfazamiento.

Figura 2. Probabilidad terica de que el fotn sea detectado en el detector D1 o en el

detector D2 en funcin del ngulo de desfazamiento.

Este experimento nos muestra que existe una interferencia cuntica del fotn consigo mismo
en su viaje a travs del interfermetro. El proyecto experimental que queremos desarrollar consiste
en realizar un interfermetro generalizado Mach-Zehnder. Esto quiere decir que extenderemos el
nmero de divisores de haz de dos a 16 y eliminaremos los espejos. De esta manera queremos
reconstruir experimentalmente las probabilidades, de que el fotn salga por alguno de los ocho
puertos de salida disponibles. La figura 3 muestra el esquema de una red de nxn divisores de haz.

Figura 3. Esquema de una red de nxn divisores de haz.

Para el caso de una red de 500 x 500 divisores de haz, el clculo de probabilidades nos indica
que la interferencia cuntica de fotn dentro de la red no tiene nada que ver con la distribucin
gaussiana clsica esperada en un experimento con luz clsica. La importancia de estudiar la
interferencia de un fotn consigo-mismo en una red de divisores de haz tiene aplicaciones a la
tecnologa de encriptamiento y cmputo cuntico. La fig 4 muestra las probabilidades de los 500
puertos de salida verticales de la red sin y con un elemento desfasante colocado antes del divisor
de haz colocado en la coordenada 35,80 de la red.

Figura 4. Probabilidades de los 500 puertos de salida verticales de la red sin y con un
elemento desfasante.
Como puede apreciarse en los resultados tericos, las probabilidades muestran una
interferencia que prohbe la salida del fotn por los primeros setenta puertos aproximadamente.
ste es un efecto puramente cuntico. Las posibles trayectorias del fotn dentro de la red suele
denominrseles caminatas aleatorias cunticas.

Antecedentes
En el laboratorio de ptica cuntica de la Facultad de Ciencias de la UNAM se realizan
diversos experimentos educativos y de investigacin, estos experimentos son complejos y toman
varias semanas o hasta meses en tomarse los datos y posteriormente hacer su anlisis. Los
experimentos consisten bsicamente en el estudio de las correlaciones de las propiedades de
fotones, a saber: frecuencia, polarizacin, momento, posicin de deteccin, momento angular
orbital. Para este tipo de experimentos, es fundamental tener una fuente de fotones individuales.
Los estados de fotones individuales nos garantizan que en cada estado slo existe uno y slo un
paquete de energa indivisible. Con este tipo de fotones es posible realizar experimentos de
mecnica cuntica, relacionados con las nuevas tecnologas. Tales tecnologas implican el uso de
fenmenos cunticos, como el de enredamiento cuntico. El enredamiento puede utilizarse, para
el uso del encriptamiento cuntico de informacin; cmputo cuntico; microlitografa cuntica;
entre otras aplicaciones.
Por otra parte, en la Facultad de Ciencias de la Electrnica de la Benemrita Universidad
Autnoma de Puebla, se ha conseguido desarrollar el control y manipulacin de fotones cunticos.

El objetivo de estas investigaciones es acelerar el estudio del comportamiento de fotones cunticos

y mejorar con nuevas tecnologas que ayudan a facilitar la investigacin.
El rea de la robtica y Mecatrnica ha tenido un gran desarrollo en los ltimos aos e
influenciado en el desarrollo de tecnologa, como es el caso de la adquisicin de datos por WiFi.

Planteamiento del problema y justificacin

Histricamente la automatizacin ha mejorado e incrementado considerablemente no solo
la produccin industrial, sino tambin est presente en la realizacin de experimentos cientficos
como parte de la enseanza as como en la investigacin, es conocido que todos los laboratorios
de prestigio internacional estn constantemente tratando de automatizar sus experimentos ya que
esto acelera el aprendizaje y la generacin del conocimiento. Se sabe que Laboratorios como el
Instituto Tecnolgico de Massachusetts, EUA, el Laboratorio Nacional Fermi en EUA, CERN,
Suiza, etc. Han tenido grandes logros debido a que tienen automatizados gran parte de sus
experimentos, por ello es de una importancia estratgica desarrollar tecnologa que permita la
automatizacin de procesos y experimentos cientficos, con esto los estudiantes e investigadores
obtendrn resultados en un menor tiempo y con un mnimo de error humano.
En el caso de la tarjeta de adquisicin de datos, se pretende mejorar: la capacidad de conteo, el
procesamiento de datos y la resolucin. Adems es necesario hacer cambios al software para
incluir el procesamiento de la informacin obtenida por el proceso de conteo y correlaciones de
fotones, que requieren ser procesados para no hacer dichos clculos manualmente. El sistema ser
usado para impartir ctedra y realizar investigaciones relacionadas a la naturaleza del experimento.
Solucin del problema
La idea experimental del proyecto, adems de implementar el experimento ptico, consiste
en la construccin de una tarjeta de nueve canales, para conteos individuales y coincidencias entre
ellos. Las coincidencias seran en el tiempo mnimo que lo permita el oscilador disponible. En
particular este tipo de experimentos es satisfactorio para tiempos de coincidencia entre 5 y 39 ns.
Se requieren nueve puertos de seales pues en el caso de una red de 4 x 4 divisores de haz, tenemos
seis puertos de salida y requerimos un puerto extra correspondiente a la seal de fotn testigo que
se produce simultneamente al fotn seal que entra al divisor de haz. Los nueve puertos de entrada
estarn alimentados por las seales TTL de nueve fotodiodos de avalancha, que detectarn a los
fotones a la salida de la red.

2 Objetivos
Objetivo general:
Disear y construir un sistema de adquisicin para el experimento de caminatas
pticas cunticas.
Objetivos particulares:
1. Estudiar los conceptos bsicos de la teora de interferencia cuntica en base al
interfermetro de Mach-Zehnder.
2. Estudiar los principios bsicos del experimento de caminatas pticas cunticas.
3. Disear e instrumentar una tarjeta de adquisicin de datos con las caractersticas
apropiadas para adquirir las seales producidas en el experimento.
4. Desarrollar el firmware de la tarjeta de adquisicin
5. Desarrollar el software para automatizar la adquisicin y procesamiento de los
datos generados por el experimento.
6. Realizar pruebas experimentales.
7. Escritura de la Tesis.
8. Publicacin de los resultados.

Cronograma de actividades
El cronograma de actividades se muestra en la Tabla 1 y en la Figura 1 se muestra el porcentaje
de avance por objetivo. El porcentaje total de avance es de aproximadamente
Actividad

Tesis I

Tesis II

Estudiar los conceptos bsicos de la teora de interferencia cuntica en base al

interfermetro de Mach-Zehnder.

Estudiar los principios bsicos del experimento de caminatas pticas cunticas.

Disear e instrumentar una tarjeta de adquisicin de datos con las caractersticas
apropiadas para adquirir las seales producidas en el experimento.

X
X

Desarrollar el firmware de la tarjeta de adquisicin.

Desarrollar el software para automatizar la adquisicin y procesamiento de los
datos generados por el experimento.
Realizar pruebas experimentales.
Escritura de la tesis
Publicacin de resultados

Tesis III

X
X
X

X
X

Figura 1. Cronograma de actividades calendarizadas de las actividades a realizar de la tesis

X
X
X

100%
80%
60%
40%
20%
0%
0%

0%

TESIS I
0%

0%

TESIS II

0%

Publicacion de resultados

100%
100%

Escritura de la Tesis

35%

Realizar pruebas
experimentales

0%

Desarrollar el software
para automatizar la
adquisicin y

100%
100%
100%
100%
100%
100%

Desarrollar el firmware de
la tarjeta de adquisin

Disear e instrumentar
una tarjeta de adquisicin
de datos con las

Estudiar los principios

bsicos del experimetno
de caminatas pticas

Estudiar los conceptos

bsicos de la teora de
interferencia cuntica

Grafica de avance

Grfica de Avance
70%
90%

100%
100%
100%

35%
0%
0%
0%

0%
TESIS III
TESIS II
TESIS I

TESIS III

3 Resumen de Avance de Tesis I.

3.1 Interfermetro Mach-Zehnder

Uno de los interfermetros ms ampliamente usados para el procesamiento ptico de
informacin es el Interfermetro de Mach-Zehnder (IMZ), el Interfermetro de MachZehnder (IMZ) es un dispositivo de divisin de amplitud [01], que es una variante del
interfermetro de Michelson. Como se muestra en la figura 2, consiste en dos divisores de
haz y dos espejos totalmente reflectores [01], cuando un haz sale de la fuente de luz, el primer
divisor de haz provoca que la luz viaje por dos direcciones diferentes. Por medio de los
espejos la luz sigue una trayectoria como la mostrada en la figura 2, en el segundo divisor de
haz las dos contribuciones de haz (que siguieron una trayectoria diferente) interfieren. El
principio de funcionamiento de este dispositivo se basa en el desfase por diferencia de
caminos pticos recorridos entre las ramas del interfermetro [02].
Su ventaja principal es que permite interponer elementos en uno de los haces sin que
el otro sea afectado, y de esta manera se altera la diferencia de camino ptico, cambiando el
patrn de interferencia [03].

Figura 2. Interfermetro de Mach-Zehnder

3.2 Red
de
haz de dimensin 4x4

divisores

de

Para el caso de una red de 4 x 4 divisores de haz, tenemos el esquema de red de la

figura 10. Donde a la entrada se muestra un lser que cruza un cristal no lneal (BBO-II), el
cual podemos observar en la figura 11, el lser al cruzar el cristal excita los estados
disponibles del cristal, producindose a la salida de este cristal fotones en pares, donde a (t)
10

se le llama fotn testigo y (s) fotn seal. El fotn seal entra a la red de divisores de haz,
donde a la salida de cada divisor existe una probabilidad de que se pueda encontrar este fotn,
al momento de que el fotn seal salga de la red de divisores de haz, no se cuenta con un
mtodo que nos indique exactamente el nmero de detector en el que caer el fotn seal, sin
embargo, existe un cierto porcentaje de probabilidad de encontrar el fotn seal en cada uno
de los detectores. Finalmente localizaremos en alguno de los ocho detectores el fotn seal
y a su vez tendremos el fotn testigo en el detector D9, por lo cual contaremos con dos seales
elctricas que nos permitirn saber la coincidencia entre fotn testigo detectado en D9, y el
fotn seal que se detecta en alguno de los otros ocho detectores de la red.
D9

t
LASER

D8

s
Cristal
BBO-II

D7
D6
D5

D1
1

D2 D3 D4
2
3 4

Figura 10. Esquema de la red de 4 x 4 divisores de haz a desarrollar.

3.3

Implementacin del dispositivo para un divisor de haz

La figura 15 nos muestra la implementacin fsica del dispositivo para un solo divisor

de haz.

Figura 15. Vista Lateral del experimento para un solo divisor de haz.
11

En la figura 16 se muestra nuevamente el dispositivo con flechas que indican la

trayectoria de los fotones. La flecha roja indica la trayectoria del fotn llamado testigo, este
es atrapado directamente por un colector, la flecha verde indica la trayectoria que seguir el
fotn llamado seal, a diferencia del fotn testigo este entra al cristal divisor, en el cual como
se explic anteriormente por las propiedades del cristal sern excitados sus electrones a un
nivel de energa ms alto emitindose dos fotones pares, uno de ellos llamado fotn
transmitido y su trayectoria se indica con la flecha azul y este ser atrapado por un segundo
colector, finalmente la trayectoria del segundo fotn llamado reflejado se indica con la flecha
amarilla que es atrapado por un tercer colector.

Transmitido
Reflejado

APD

Figura 16. Vista superior del experimento para un solo

divisor de haz
El esquema de la figura 19 nos muestra de forma general el experimento a
implementar, el cual consiste en hacer incidir un lser de luz violeta a travs de un cristal,
posteriormente tendremos dos fotones uno de ellos entrara al arreglo de divisores de 4x4,
estos fotones finalmente sern atrapado por los colectores que sern detectados con
fotodiodos de avalancha (APDs), despus se hace uso de una tarjeta PCI para adquirir las
seales de los APDs, la tarjeta PCI estar montada en una computadora personal y ser capaz
de procesar seales electrnicas para realizar el conteo de fotones.

C
ristal

R
ed de
divisores
C
olectore
APD
Colectores

12

Figura 19. Arreglo Optoelectrnico general

3.4 Divisor
cuntico.

de

haz

Cuando un fotn entra a un divisor de haz, su salida puede escribirse de la siguiente

manera:
| = |1 + |1
(Ec.15)
Donde | es la funcin de estado del fotn que cruza el divisor de haz, que es igual

a la combinacin lineal de los coeficientes y , |1 se refiere al estado del fotn

transmitido y |1 al estado del fotn reflejado. La ecuacin 15. Nos indica que el estado
| va a ser igual una amplitud de probabilidad ( ) de que el fotn sea transmitido ms una
amplitud de probabilidad de que el fotn sea reflejado, si el divisor de haz es 50:50, la
probabilidad de ser transmitido y de ser reflejado es 50%. Vase la figura 21.
50: 50

|1

|1

Figura 21. Combinacin de posibilidad del estado de un fotn pasando a travs de un

divisor de haz.
Si | |2 y | |2 se refiere a la probabilidad del fotn transmitido y del fotn reflejado
respectivamente en la salida del divisor, dado que la probabilidad es la misma en ambas
salidas (50:50) tenemos que:
| |2 = | |2 (Ec. 16)
Del principio de conservacin de la probabilidad:
| |2 + | |2=1

(Ec. 17)

Reemplazando valores de la ecuacin 16 en la ecuacin 17:

| |2 + | |2=1
2| |2 =1
1

= = 2 =

1
2

(Ec. 18)

Sustituyendo en la ecuacin 15, se puede reescribir como (Vase la figura 22):

13

| =

1
2

|1 +

1
2

|1

(Ec. 19)

| 1

|1
2

3.5 Para un arreglo de 4 x 4 divisores de haz

|

| 1

| 1

| 1

| 1

2 2

|1
2

|1

|1
2

| 1

|1
4

|1
4

|1
4

3|1

|1
4

4
|1
4

|1

22

22

|1

22

|1

|1

|1

|1
2

|1
22

|1

|1

22

|1
4

| 1
2 2

|1
22

|1
4

Figura 22. Combinacin de probabilidad del estado de un fotn pasando a travs de un

divisor de haz.
Finalmente para la red de divisores de haz de 4 x 4, las probabilidades en cada salida
muestra en la figura 28.
Comprobamos para el principio de conservacin de la probabilidad:

14

| | + |
4

12

| +| | + |
4

2 2

| + ||2 + | | + |
4

1
2 2

12

| + | | =1
4

3.6 Computo Cuntico.

Con el tiempo las necesidades del mundo han cambiado drsticamente a tal punto de
requerir evolucin en la tecnologa conllevando a aumentar la escala de integracin,
produciendo un mayor nmero de transistores en un espacio, fabricando procesadores ms
pequeos, y cuanto ms pequeo es, mayor velocidad de proceso alcanza el procesador.
Sin embargo, no se puede hacer los elementos de los procesadores infinitamente
pequeos. Ya que entran en lmites no escalables a la fsica clsica, se llega a la escala de
nanmetros, donde los electrones se escapan de los canales por donde deben circular. All los
elementos diminutos, son partculas cunticas y se comportan como ondas, donde la mitad
de ellos pueden atravesar las paredes transportando la seal por canales donde no debera
circular. Por ello, el procesador cuando entra en el mundo cuntico deja de regir sus
elementos, su fsica y su composicin. En consecuencia, la computacin digital tradicional,
no tardara en llegar a su lmite, puesto que ya se han llegado a escalas de cientos de
nanmetros. Surge entonces la necesidad de descubrir nuevas tecnologas y es ah donde
entra la computacin cuntica.

15

4 Resumen de Avance de Tesis II.

4.1 Implementacin del Arreglo experimental de red de divisores de 2x2
En una primera implementacin del experimento se realiz con una red de divisores de
2x2 como se muestra en figura 25, donde el lser violeta cruza el divisor BBO-II para poder
obtener fotones individuales (un testigo y un seal), el fotn testigo realiza su camino ptico
a travs del arreglo de divisores de 2x2. En la figura 27 se muestra el experimento montado
fsicamente.

Como se puede observar en la figura 25. b) la probabilidad cuntica de que el fotn

pueda salir de un lado del arreglo (|3 ) es nula en caso de que la probabilidad de
transmisin y reflexin del divisor de haz sea de 50:50

16

Figura 3. a) Esquema del arreglo optoelectrnico (2x2) b) Combinacin de probabilidad del

estado de un fotn pasando a travs de un arreglo de divisores de haz de 2x2.

La figura 25 nos muestra el alineamiento, al fondo de la imagen se muestra que el lser

a cruzado los agujeros lo que valida la alineacin del lser.

Pi-hole

Figura 4. Alineacin del laser

17

Cristal

Laser
violeta

Red de divisores

Colectores

Figura 5. Montaje del arreglo experimental

En el siguiente paso el objetivo consista en obtener franjas de interferencia a salida

del divisor como se muestra en la figura 29, cabe aclarar que en el arreglo experimental la
probabilidad cuntica del encontrar un fotn en un lado de la cara del cristal es nula y en la
otra cara es

|1
2

en el caso de una probabilidad en el cristal de 50:50, por eso se eligi

realizar el conteo de coincidencias del lado donde obtendremos los mximos de las franjas
de interferencia.

Patrn de interferencia

Figura 6. Patrn de interferencia

Una vez que se alineo el experimento, se obtuvo la grfica del comportamiento de las
franjas de interferencia espacial. Dado que en este experimento las probabilidades en los
divisores de haz no son 50:50 de un lado la interferencia ser destructiva parcial y del otro
lado ser constructiva parcial, dndonos de un lado los mnimos y del otro lado los mximos,
esto quiere decir que en ambos lados tendremos interferencia, en el lado en el lado donde
debera ser nula tendremos la interferencia de los mnimos y en el otro lado tendremos la
interferencia de los mximos.
18

Figura 7. Patrn de interferencia de los mnimos

Figura 8. Patrn de interferencia de los mximos

En las figuras 29 y 30 se muestran el patrn de interferencia de los mnimos y los

mximos con sus grficas de intensidad espacial respectivamente.

Figura 9. Colector con rejilla

Para tener una mejor resolucin espacial se coloc una rejilla en el colector dejando
pasar solamente una franja de luz evitando que pase una franja oscura, as tendremos mejores
resultados al disminucin el espacio, teniendo un mejor conteo de coincidencias de fotones
en ese espacio.

Figura 11.

APDs

Piezoelctrico

19

Finalmente se coloc un piezoelctrico al cual se le aplico un voltaje para que pudiera

empujar el divisor de haz con el fin de ir modificando el camino cuntico del fotn y as
modificar la interferencia para realizar el conteo de coincidencias espacialmente

La figura anterior muestra, el software que se utiliz para realizar el conteo de

coincidencias de fotones, en este experimento se utilizaron solo dos canales, un canal para
detectar el fotn testigo y el otro canal para detectar el fotn seal para el cual ha sido se
alterado su camino ptico hacindolo pasar por el arreglo de divisores de haces.
4.2 Anlisis de los resultados
Al modificar el camino cuntico del fotn desplazando linealmente el divisor de haz
con ayuda del piezoelctrico tambin se modifica el patrn de interferencia y a su vez las
probabilidades cunticas en cada una de las salidas de los divisores de haz se alteran. Al
realizar el conteo de coincidencias durante el desplazamiento lineal se obtiene la ubicacin
espacial del fotn.

20

5 Implementacin del Experimento de Fotones Enredados y

Desigualdad de Bell.
5.1 Introduccin.
En el transcurso del ltimo siglo, la validez de la mecnica cuntica ha sido objeto de
escrutinio y cuestionamiento. El siguiente experimento examinan este tema a partir de los
argumentos de Einstein, Podolsky y Rosen, as como del teorema de Bell, y presentan
resultados experimentales que confirman la validez de la mecnica cuntica como
descripcin correcta de la naturaleza a muy pequea escala.
5.1 Fundamentos
Actualmente, nuestra descripcin de los fenmenos fsicos que ocurren a escala atmica est
dada en trminos de estadstica y probabilidad. Al utilizar este tipo de descripcin se predice
que, a muy pequea escala, cuando realicemos una medicin sobre algn sistema fsico, la
medicin misma alterar al sistema de tal manera que no ser posible obtener un valor
definido de la cantidad observada. La mecnica cuntica, que estudia la fsica de los
fenmenos a pequea escala, predice que si conocemos con gran precisin la posicin, por
ejemplo, de una partcula, no podremos determinar mediante una medicin su velocidad. Este
fenmeno cantico se conoce como el principio de incertidumbre de Heisenberg. En
contraste con la mecnica cuntica, la fsica de sistemas macroscpicos, que es descrita por
la mecnica clsica, nos permite obtener valores bien definidos de una medicin simultnea
de la posicin y la velocidad de un objeto.
En los inicios de la mecnica cuntica se dieron debates acerca de la concepcin estadstica
de los sistemas fsicos. Albert Einstein, por ejemplo, pensaba que la mecnica cuntica era
una teora incompleta, dado que nos impide conocer simultneamente y con precisin ciertas
cantidades fsicas asociadas con la dinmica de las partculas. Este fue el bjeto de discusin
en un artculo que public en colaboracin con Boris Podolsky y Nathan Rosen [1] en 1935.

5.2 Montaje y desarrollo

Los componentes pticos con superficies daadas o sucias pueden ocasionar
perturbaciones en el patrn de interferencia. Es por lo anterior que se manipulo con mucho
cuidado el divisor de haz, los filtros, los detectores y la fibra optica, se conservaron libres de
21

polvo y se tuvo el debido cuidado para no tocarlos directamente con las manos, ademas se
cuido la correcta manipulacion de los elementos de montaje optico ya que una desalineacion
puede causar la lectura de datos incorrectos al realizar la experimentacin.
La colocacin del experimento sobre la mesa de ptica se puede observar en la figura.
Los componentes se colocaron, en lo referente a la geometra del paso del haz, con especial
cuidado.
Desfasadores
Pinhole
Compensadores

Detectores

LASER

Cristal
BBO-II

Rieles
Filtros

Figura 12. Esquema del montaje

5.2.1 Mesa ptica y lser:

El laser es conectado a su fuente de alimentacin (CL-2005) y posteriormente se
monta sobre su soporte, se ajust la altura y la inclinacin del lser con ayuda de los tornillos
de ajuste de forma que su haz se desplace de manera perfectamente horizontal sobre la mesa
ptica.
El sistema lser es un haz de salida circular y equipado con control de
temperatura. cuentan con una alta fiabilidad, alta estabilidad, alta eficiencia, bajo nivel de
ruido y una excelente calidad de rayo lser. Estos lseres estn diseados especficamente
para uso cientfico e industrial. Los lseres violeta tienen aplicacines en la holografa,
biomdica, fluorescencia, citometra de flujo, reemplaza el lser de iones de argn y el laser
de He-Cd. son fciles de usar, plug and play, sin ventilador de refrigeracin, sin ruidos ni
vibraciones durante el funcionamiento del lser.
Para la realizacin de este experimento se utiliz el Lser de bombeo de intensidad
variable, azul violeta CL-2005 sintonizable, de 5 a 100 mW, de 410 nm (Crystal Laser).

22

Figura 13. Lser azul violeta

Figura 14. Sistema Laser y fuente

5.2.2 Cristal BBO Tipo II (Newlight Photonics Inc.)

Como se habra intudo ya, la parte medular de este experimento es la fuente de fotones
individuales. Para crearlos, utilizamos un Cristal BBO Tipo II (Newlight Photonics Inc.) que,
gracias a la conversin paramtrica descendente, produce un par de fotones entrelazados,
aprovechando el fenmeno de Conversin Paramtrica Espontnea Descendente (SPDC).
Para ello se incide sobre el cristal con el lser de bombeo y se obtienen a la salida pares de
fotones de menor energa (se efecta debido a que los tomos constituyentes del cristal se
excitan con la luz incidente), que dependiendo del corte del cristal, forman dos conos
desplazados.
Si los fotones producto tienen la misma polarizacin, se dice que se trata de SPDC tipo I; si
las polarizaciones son ortogonales entre s, entonces se trata de SPDC tipo II.

23

En el caso de SPDC tipo II hay una convencin para llamar a los fotones producto. Al fotn
que tiene la misma polarizacin que el de bombeo se le llama testigo y se dice que esta
polarizado extraordinariamente. Al otro se le llama seal y se dice que esta polarizado
ordinariamente.

Figura 15. Crystal BBO Tipo II

La conversin descendente tipo II es un mtodo que permite producir estados producto de

manera directa en comparacin con otros mtodos [Kiwat et al. (1995)]. Dichos estados se
pueden obtener colectando los fotones que se encuentran en las intersecciones de los dos
conos. Los estados de polarizacin de los fotones de dichas intersecciones se pueden escribir,
salvo una fase global, de la siguiente forma:
| =

1
2

( 2 |1 |2 2 |1 |2 )

donde V denota polarizacin vertical, H horizontal; 1, 2 etiquetan alguna de las intersecciones

y es una fase. Esta ltima est asociada a la birrefringencia del cristal, es decir, a la
diferencia de velocidad entre los fotones ordinarios y extraordinarios. La ecuacin (2.2) se
interpreta de la siguiente forma: si se encuentra un fotn polarizado verticalmente en la
interseccin 1, su pareja, en la interseccin 2 debe estar polarizado horizontalmente; y
viceversa. Los dos casos tienen la misma probabilidad de que ocurran.
La ecuacin (2.2) todava no representa estados producto o entrelazamiento. Para que lo sean
se deben eliminar las exponenciales, es decir, eliminar la diferencia de velocidad entre los
fotones ordinarios y extraordinarios. Experimentalmente, esto se puede lograr colocando otro
cristal birrefringente a la salida del primero.
En la mecnica cuntica, el estado en que se encuentra una partcula puede ser descrito por
la llamada funcin de onda de la partcula, la cual contiene la informacin de cun probable
es encontrarla en cada configuracin experimental posible.

24

5.2.3 Compensadores.
Debido a que uno de los fotones del par generado a la salida del cristal presenta
polarizacin horizontal viaja mas rapido que el vertical dado a que en este foton se presenta
un angulo de desfasamiento como se muestra en la siguiente figura. Para poder eliminar la
fase se colocaron dos cristales BBO tipo II de 1mm de espesor que es la mitad del espesor
del primer cristal por donde incidi el haz de bombeo.

Figura 16. Colocacin de los rieles

El numero de fotones producidos, es cercano a 40, 000/s por lo que resulta complicado
localizarlos. Para ello utilizamos el arreglo espacial utilizado en [12] que consiste de dos
rieles pivoteados por debajo, en el eje del primer cristal, de esta manera, al colocar las
monturas que tienen los colectores encima de los rieles, podrn moverse de forma radial a
punto de produccin de fotones. Esto constituye una ayuda excepcional.

Fotn
Testigo

Compensadores

Laser

Fotn
Seal
Cristal
BBO-II

Figura 17. Compensadores

25

En la configuracin anterior se utilizo un par de rieles acoplados con un pivote colocado

LASER
justo bajo el cristal no-lineale, describiendo una apertura angular entre los rieles, coincidente
con la apertura de los conos de emisin de las parejas de fotones. Al otro extremo de cada
riel se encuentra el sistema de deteccin y acoplamiento a fibras pticas multi-modo .
5.2.4 Desfasadores.
Al incluir un dispositivo capaz de modificar la polarizacin de los fotones seal y
acompaante antes de ser detectados (una lmina de media onda), junto con un analizador o
un polarizador (que permite el paso nicamente de fotones con una cierta polarizacin lineal),
podemos estudiar correlaciones de polarizacin en cada pareja de fotones. En un experimento
tpico se fija la polarizacin del fotn acompaante a 45 y se hace rotar la polarizacin del
fotn seal, obteniendo una tasa de deteccin que muestra una dependencia senoidal en
funcin del ngulo de polarizacin del fotn seal. La aparicin de una curva de interferencia
senoidal con visibilidad ptima es compatible con un estado maximamente enredado.

Figura 18. Desfasadores

Una reduccin de la visibilidad indica alguna imperfeccin experimental que reduce la

calidad del enredamiento cuntico.
Supongamos que configuramos las lminas de media onda de modo tal que el ngulo de
polarizacin del fotn seal es y el ngulo de polarizacin del fotn acompaante es . Si
denotamos por E(,) a un parmetro de correlacin en la pareja de fotones en las nuevas
direcciones de polarizacin, podemos definir la siguiente cantidad:

= (, ) (, ) + ( , ) ( , )

26

a la que llamaremos parmetro de Bell y en donde hemos usado tanto los ngulos y como
sus versiones rotadas: = +90 y = +90. Cada una de las cantidades E(,) est a
su vez dada por
(, ) = (, ) + (, ) (, ) (, )
donde cada trmino P(,) denota la probabilidad de deteccin simultnea del par de fotones
dado su ngulo respectivo de polarizacin y ; el subndice VV, HH, VH o HV representa
las distintas posibles combinaciones de estados de polarizacin original antes de ser
modificados a los valores y . De este modo, para obtener experimentalmente un valor del
parmetro de Bell S, debemos realizamos 16 mediciones de probabilidades de deteccin
conjunta de fotones o tasas de coincidencia. Se puedo probar que la desigualdad de Bell en
la forma CHSH es equivalente a 2 S 2. En este experimento se obtuvo S = -2.32, lo cual
implica una clara violacin a la desigualdad de Bell, en ms de 12 desviaciones estndar.
5.2.5 Detectores.
Los fotones seal y acompaante de una pareja dada son acoplados a fibras pticas
enfocando los haces correspondientes al ncleo de la fibra mediante lentes que tienen un
tratamiento antireflejante que las hace adecuadas para permitir mxima transmisin en la
regin del infrarrojo cercano; con esto se reducen perdidas pticas de las parejas de fotones.
Las fibras pticas se encuentran conectadas a los puertos de entrada de los fotodiodos de
avalancha mediante conectores tipo FC. Las seales electrnicas, producto de la deteccin
de fotones individuales, son monitoreadas para determinar la tasa de coincidencias [6], es
decir, el nmero de eventos de deteccin coincidente de los fotones seal y acompaante en
un cierto intervalo de tiempo. Para ello, se compara el instante de arribo de las seales
electrnicas provenientes de cada detector; si las dos seales se presentan dentro de una
ventana de 30ns, las consideramos como coincidentes.
Para la deteccin de los fotones generados se utilizan fotodiodos de avalancha hechos
de silicio, los cuales son capaces de detectar fotones individuales (en un intervalo espectral
aproximado de 400nm a 900nm) con una eficiencia mxima cercana a 80%. Los detectores,
APDs, convierten la seal de un fotn a una seal elctrica cuadrada con una amplitud de
4.5V y anchura de 20ns. Los detectores que se utilizan en el Laboratorio de ptica Avanzada
de la FC-UNAM son el APD SPCM-AQRH-13-FC y el APD SPCM-AQ-4C, ambos de
PerkinElmer.

SPCM-AQ-4C
27

Es un SPCM de 4 canales, capaz de detectar fotones individuales de un haz de luz con

una longitud de onda de 400-1060 nm. Cada canal es independiente de los otros. Este mdulo
utiliza un fotodiodo de avalancha con una eficiencia de deteccin de 60% en 650nm. La
eficiencia del detector SPCM-AQ4C vara con respecto a la longitud de onda, 45% en 810nm
aproximadamente. Cada fotn detectado es convertido en una seal TTL de 4.5V (50) y
con una anchura de 25ns. El detector tiene un tiempo muerto mnimo de 50ns entre pulsos.

5.2.6 Anlisis
de
Resultados
En
el
transcurso del ltimo
Figura 19. Fotodiodo de avalancha
siglo,
la
validez de la mecnica
cuntica ha
sido objeto de escrutinio
y cuestionamiento. Una de las pruebas ms tenaces a las que esta teora ha sido sometida es
el planteamiento de Einstein, Podolsky y Rosen, quienes afirmaron que los fenmenos de
accin a distancia asociados con el enredamiento cuntico deban ser explicados por variables
ocultas compatibles con la localidad y el realismo las cuales an no se encuentran
determinadas y que formarn parte de una teora ms fundamental que la mecnica cuntica.
El cuestionamiento de estos cientficos llev, eventualmente, al llamado teorema de Bell, el
cual presenta una desigualdad que debe satisfacer cualquier sistema fsico que se rige por los
principios de realismo y de localidad.
En este experimento hemos presentado una descripcin tanto del argumento de EPR como
de las desigualdades de Bell. Hemos presentado resultados experimentales utilizando parejas
de fotones emitidas por el proceso de conversin paramtrica descendente, donde
demostramos claramente la violacin de una desigualdad de Bell.

28

6 Desarrollo de la tarjeta de circuito impreso

7.1 Introduccin.
En este captulo se presenta el diseo de la tarjeta de circuito impreso (PCB, Printed
Circuit Board) del hardware, es decir, de la tarjeta PCI; Para este propsito, se utiliz el
software de diseo Altium Designer v14.3.9
Altium Designer, es un software de diseo de circuitos basada en PCs, fue la primera
herramienta de diseo en hacer uso del sistema operativo Windows; es un software de alta
calidad disponible en un paquete fcil de aprender, usar y comprar [13].
El panorama del diseo electrnico est experimentando grandes cambios. El
incremento en el desarrollo de productos electrnicos requiere la integracin de una amplia
gama de tecnologas y habilidades que van ms all de las tradicionalmente asociadas al
diseo de circuitos.
Desarrollar el diseo electrnico de un producto incorpora dos niveles: crear la
plataforma fsica usando componentes discretos instalados sobre un PCB, y desarrollar el
firmware (la inteligencia incrustada) del producto usando elementos programables.
El diseo de los elementos fsicos y programables de un producto electrnico estn
convergiendo; por lo tanto, el diseo de circuitos no puede continuar aislado del desarrollo
del firmware.
7.2 Estrategia de diseo
En el diseo del PCB se debe considerar un factor muy importante, el ruido, el cual es
una seal no deseada que podra interferir con el correcto funcionamiento del sistema.
Existen dos tipos de ruido: externo e interno. A continuacin se detalla el ruido interno.
7.2.1 Ruido interno
Interferencia electromagntica por las fuentes de alimentacin
La interferencia electromagntica (EMI, Electromagnetic Interference) en las fuentes
de alimentacin, se deben al ruido producido por la fuente de voltaje de corriente directa

29

(DC, Direct Current); este ruido se produce por la rectificacin, es decir, del voltaje de rizo
presente, tal como se muestra en la Figura 20.

Figura 20. Voltaje de riso de una fuente de alimentacin.

Esto transforma a la fuente ideal de DC, en dos fuentes, una con voltaje de DC y otra
con el voltaje de corriente alterna (AC, Alternating Current), tal como se muestra en la Figura
21.

Figura 21. Fuente de voltaje con filtro EMI.

En una fuente de computadora, el voltaje de rizo es menor, debido a que son

conmutadas. Al incrementar la frecuencia de trabajo, la carga y descarga son menos
perceptibles y el voltaje de rizo es menor. En la tarjeta madre (Motherboard) de una
computadora, existen oscilaciones que inducen ruido; Cuando se monta una tarjeta PCI a la
computadora sin proteccin, se conecta la fuente de alimentacin y todas las fuentes de ruido.
Este fenmeno se reduce con los filtros EMI.
Existen varios tipos de Filtros EMI, entre los filtros EMI de Mitsubishi, cuyo circuito
equivalente se muestra en la Figura 22. Este filtro es un arreglo de capacitores e inductores
integrados en el chip que permiten regular la corriente y el voltaje. El rizo se aterriza y es
absorbido por el filtro. Los filtros EMI reducen el ruido proveniente de la red elctrica de
110v.
El filtro EMI LFB30-3A1E223M de Mitsubishi soporta un voltaje mximo de 25V,
una corriente mxima de 1A, tiene una frecuencia de corte de 22MHz y un rango de
temperatura de -25C a 85C [14].

30

Figura 22. Circuito equivalente y especificaciones del filtro EMI.

Este filtro tiene dos condensadores unidos por una bobina. La carga y descarga del
primer condensador, produce un efecto similar al rectificador de media o doble onda con
filtro a condensador. La resistencia entre ambos condensadores hace que se suavice la seal,
llegando as al segundo condensador, una corriente relativamente constante. La carga y
descarga de este ltimo condensador, debido a la componente alterna, suaviza an ms las
fluctuaciones, y a la carga llegar una corriente continua relativamente pura. Se emplean
nicamente cuando la corriente demandada es pequea, as la cada de tensin en la
resistencia entre condensadores, ser despreciable.

Interferencia entre pistas

El diseo de la PCB tiene 4 capas; las pistas para las seales se localizan en la capa
superior (Top Layer) e inferior (Bottom Layer); El plano de alimentacin (Vcc) y tierra
(GND) se localizan en las capas intermedias. Cuando la tarjeta est en funcionamiento, el 90
95% del campo electromagntico fluye en el plano de tierra, sin embargo, el campo restante
interfiere con la siguiente pista, tal como se muestra en la Figura 23; esto produce un
fenmeno denominado ruido por interferencia entre pistas con el plano de tierra, el cual se
presenta a partir una frecuencia de 50MHz.

Figura 23. Interferencia entre pistas.

El voltaje de ruido inducido por este fenmeno es de 150mV; la interferencia

electromagntica se incrementa con el nmero de pistas y entradas digitales, por esta razn,
por cada dispositivo se debe colocar un capacitor de 0.1 conectado de Vcc a GND, y deben
ser distribuidos en toda el rea de la tarjeta para reducir la interferencia electromagntica
entre pistas (suficiente para sistemas digitales CMOS, LVTTL y TTL). Para reducir la
interferencia entre pistas, se aterrizan los componentes electrnicos utilizados y algunos otros
puntos con capacitores de 0.1, tal como se muestra en la Figura 23.

Interferencia entre etapas analgica y digital

31

En tarjetas con etapa analgica y digital, es recomendable separar la tierra de estas

etapas, pues se genera una interferencia entre dichas etapas de aproximadamente 100150mV. Para eliminar esta interferencia se utilizan: filtros EMI, para eliminar el ruido
producido por las fuentes de alimentacin; y capacitores por cada dispositivo, distribuidos en
toda la tarjeta, para reducir la interferencia entre pistas analgicas.
La etapa analgica se blinda mediante la insercin de vas, esto reduce el ruido, debido
a que la va es un poste metlico aterrizado. Cuando la interferencia electromagntica pasa
por el poste, la seal electromagntica se divide en dos, la primera parte se refleja y sale de
la tarjeta; la otra parte traspasa el poste, y se atena exponencialmente conforme encuentra
otra va, tal como se muestra en la Figura 24. As, la interferencia entre la etapa digital y
analgica se reduce, y el voltaje del ruido quedara en el orden de 5mV.

Figura 24. Disminucin de interferencia por vas.

Las tierras entre la parte digital y analgica, se unen en puntos en donde, el ruido tenga
menos posibilidad de atravesar.
7.2.2 Ruido externo
Nuestro entorno est inundado de ruido externo provocado por: las computadoras,
ondas electromagnticas de radio, televisin, telefona, etc.; sin embargo, este ruido no es
significativo para la tarjeta PCI.
En un metal, a temperatura constante, la densidad de corriente J es linealmente
proporcional al campo elctrico E.
=
donde g es la conductividad.
La densidad de corriente J, caracteriza a un punto interno del conductor. Si la corriente
i se distribuye uniformemente a travs del rea A de la seccin transversal de un conductor,
la magnitud de la densidad de corriente de los puntos en esa seccin transversal es:

= , = = ,

la conductividad idealmente tiende a infinito y por lo tanto

= 0.
32

Por esta razn, en una cierta rea alrededor de la tarjeta no existe ningn factor externo
incidiendo, as, se usan componentes superficiales de tal manera que se ubiquen en el rea
carente de ruido externo.
7.3 Generacin de PCB multicapa
7.3.1 Conceptos bsicos de fabricacin de PCBs
Los paquetes de diseo de PCBs estn compuestos por tres herramientas, el editor de
componentes, el editor de esquemas y el postprocesador. Cuando iniciamos el diseo de una
nueva PCB, las medidas estn impuestas por restricciones de diseo, normalmente se trabaja
con medidas inglesas, se emplea la milsima de pulgada, donde una 1 in = 2.45 cm.
La librera de componentes es la parte ms importante del programa de diseo. Un
programa de captura de diagramas con herramientas de diseo de PCB, tiene enlaces que
definen como un smbolo del diagrama se relaciona con un smbolo de PCB. El procesado
del diagrama genera un fichero de netlist para el programa de ruteo. Hay que prestar atencin
entre la relacin de la numeracin de las terminales del smbolo en el diagrama y en el
encapsulado del componente. Altium Designer permite disear encapsulados especiales.
Toda la informacin de la lista de materiales se puede almacenar con cada componente si
creamos un PCB a partir de un diagrama.
De manera general los pasos para hacer un diseo de PCB consisten en:

La primera fase consiste es definir las dimensiones exteriores de la placa y los

agujeros de montaje necesarios; Luego, se lee el netlist creado por el software
de captura de diagrama. Este proceso lee componentes de las libreras y los
coloca uno encima de otros en el origen del dibujo.

La segunda fase importante es la correcta colocacin de los componentes.

Cuando se mueve un componente a una zona libre de la placa, observamos
lneas que lo unen a otros componentes, estas lneas sirven para encontrar la
disposicin ms adecuada con respecto a los dems componentes. Colocar los
condensadores de desacoplo cerca del extremo de los circuitos integrados (IC,
Integrated Circuit) para mantener la longitud de las pistas lo ms cortas posible.
Los componentes de la etapa analgica deben permanecer separados de la
digital.

La tercera fase consiste en colocar las pistas de cobre que unen los
componentes, esta fase puede ser automtica o manual.
33

Por ltimo la cuarta fase es generar los archivos necesarios para la fabricacin;
en el caso de hacer este proceso de manera manual, entonces imprimir mediante
una impresora de alta resolucin el diseo final en un papel especial que sea
transparente a la luz actnica.

Altium Designer v7.0 incluye varias caractersticas de automatizacin para facilitar el

ruteo manual de la placa, utiliza un algoritmo de conectividad que analiza continuamente el
diseo a medida que se rutea, optimizando y ajustando las lneas de conexin a medida que
se coloca cada pista. Esto nos permite rutear las conexiones a lo largo de cualquier camino,
sin tener en cuenta la lnea de conexin actual. Una rejilla elctrica tiene preferencia sobre la
rejilla snap, que se usa para la visualizacin, permitindonos rutear conexiones de
componentes que no se ajusten a la rejilla.
Altium Designer v7.0 incluye varios modos de colocacin de pistas: en 45 grados,
ortogonal, oblicuo o en arco. Asimismo, se puede alternar entre capas mientras se hace el
ruteo.
Altium Designer v7.0 permite definir modos de ruteo; El modo de ruteo Evitar
obstculo monitorea de forma automtica el ruteado e impide la violacin inadvertida de
cualquier regla de diseo al colocar una pista en un objeto que no se encuentre en la misma
conexin. El modo Empujar obstculo permite mover pistas a medida que se rutea. Para
cambiar los modos de ruteado, seleccionar Tools Preferences del men de PCB En la
pestaa Options seleccionar una opcin de la lista desplegable Interactive Routing Mode.
Existen tres tipos de capas usadas en el editor PCB:
1.

Electrical Layers (Capas elctricas). Estas incluyen 32 capas de seales y

16 capas planas internas. Las capas son aadidas o eliminadas desde Layer Stack
Manager.
2.
Mechanical Layers (Capas mecnicas). Hay 16 capas mecnicas de
propsito general para definir los lmites de la tarjeta, ubicar las dimensiones, incluir
los detalles de fabricacin o cualquier detalle mecnico que requiera el diseo. Estas
capas pueden seleccionarse o incluirse dentro de la impresin y los archivos Gerber.
3.
Special Layer (Capas especiales). Se encuentran tanto en la parte superior e
inferior de las capas de serigrafa o silkscreen de soldadura de perforacin, de keep
34

out (usado para establecer los lmites de las conexiones elctricas) de conexin de
error y entre las multicapas.
7.3.2 Diseo de Circuito
En la Figura 25 se muestra el diagrama de los circuitos correspondientes al DAC, el
convertidor digital-analgico ha sido considerados en el diseo, por si se requiera tener dos
versiones para el experimento, solo se utilizar la versin sin discriminador para el
experimento.

DAC

Banco 1

BANCO 1

La figura 26 nos
muestra los 6 primeros
canales
de entrada que se asignan al banco 1 del FPGA y discriminadores
Discriminadores
Figura 25. Diagrama del convertidor digital-analgico

Figura 26. Canales de entrada y discriminadores

Canales de entrada
1-6

35

La figura 27 nos muestra los 3 ltimos canales de entrada que se asignan al banco 4 del FPGA
y discriminadores

Banco 4

Discriminador
es 7-9

Canales
de
entrada 7-9

Figura 27. Canales de entrada y discriminadores

36

La figura 28 nos muestra el circuito correspondiente al FPGA con su circuito de reloj en el

banco 1 y un header en el banco 2 y el circuito de Wifi. La siguiente figura 29 muestra los
capacitores en puntos de baja impedancia

BANCO 2

Wi Fi
BANCO 1

BANCO 3

BANCO 4
Figura 28. FPGA y Wi Fi

Figura 29. Capacitores en puntos de baja impedancia

37

Tarjeta Hija
La tarjeta hija se muestra en la Figura 30, es un diseo de cuatro capas y tiene
componentes en la parte superior e inferior.
La parte superior, Figura 30a, consta de:

(1) Un FPGA Cyclone III con matrcula EP3C10F256C6 de Altera.

(2) Un puerto de programacin compatible con el programador usb-blaster que

se muestra en la Figura 6.2.

(3) Un puerto JTAG.

(4) Un conector para alimentacin externa.

(5) Un botn de reinicio.

(6) 4 Conectores header macho de 50 pines.

La parte inferior, Figura 30b, consta de:

(1) Memoria EEPROM (EPC2).

(2) Convertidor DC-DC de 3.3V a 1.2V.

(3) Oscilador de cristal.

(4) Resistencias y capacitores.

(a) Capa superior.

(b) Capa inferior.

Figura 30. Tarjeta hija

En la Figura 7.12 se muestra la distribucin de pines de la tarjeta hija con el FPGA

cyclone III.

38

Figura 7.31. Distribucin de pines de la tarjeta hija.

Canales de entrada
La salida de los sensores APDs se conectan a la tarjeta PCI, utilizando un cable coaxial
RG316 con conectores LEMO, que se muestran en la Figura 7.13.
El conector lemo hembra, Figura 7.13b, est montado en la tarjeta PCI en los canales
de entrada que se muestran en la Figura 7.12.
39

(a) Conector Macho

(b) Conector Hembra

Figura 7.32. Conectores lemo.

Circuitos discriminadores
Los circuitos discriminadores que se muestran en la Figura 7.14 corresponden al
circuito integrado (IC, integrated circuit) MAX9203, el cual es un comparador de voltaje de
alta velocidad, de baja potencia y con salida lgica TTL con resistores internos activos.
.

(a) Encapsulado SOIC 8 pines.

(b) Distribucin de pines.

Figura 7.33. IC discriminador.

Algunas de las principales caractersticas de este IC son [16]:

Retardo de propagacin de 7ns.

Comparador de bajo consumo de energa (9mW).

Fuentes de alimentacin analgica y digital separadas.

Fuente de alimentacin flexible: +5V a +10V \pm5V.

El rango de voltaje de entrada incluye alimentacin negativa.

Salidas TTL.

Entradas compatibles con TTL.

Empaquetados disponible SOT23 de 8 pines (MAX9203), TSSOP de 14 pines

(MAX9202) y TSSOP de 16 pines (MAX9201).

Las caractersticas anteriores hacen que estos dispositivos sean ideales para
convertidores A/D y circuitos de muestreo rpido, y aplicaciones como discriminadores de
datos. En esta tesis se utiliza este IC, como discriminadores de seales con umbral negativo,
por lo que este IC recibe una seal de referencia del IC DAC7613E.
40

DAC
El IC DAC7613, que se muestra en la Figura 7.15, es un convertidor digital a analgico
de 12bits con un rendimiento garantizado en todo el rango especificado.

(c) Encapsulado SSOP 24 pines.

(d) Distribucin de pines.

Figura 7.34. IC DAC7613E.

El DAC7613E tiene una entrada de 12bits de datos en paralelo, un doble buffer de

entrada y proporciona un modo de re-lectura del registro de entrada interno. Un reinicio
asncrono, borra todos los registros a un cdigo de escala media de 800H o a una escala de
cero 000H. El DAC7613 puede operar con una sola fuente de alimentacin de +5V o de +5V
y-5V.
El bajo consumo de energa y el tamao pequeo, hace al DAC7613E ideal para
sistemas de adquisicin de datos y servo-control de lazo cerrado. Est disponible en un
encapsulado SSOP-24, y ofrece una especificacin garantizada en un rango de temperatura
de -40C a +85C.
Algunas caractersticas de este IC son [17]:

Bajo consumo de energa: 1.8mW.

Operacin Unipolar o Bipolar.

Tiempo de establecimiento: 10\mu s a 0.012%.

Linealidad y monotonicidad: -40C a +85C.

Entrada de datos con doble buffer.

Re-lectura de datos.

Empaquetado SSOP-24.
41

El DAC7613E tiene el propsito de generar un nivel de voltaje analgico, el cual se

genera con una combinacin de 12bits, que se recibe del FPGA. Dicho nivel de voltaje, sirve
como referencia para el circuito discriminador. En esta tesis no se utiliza el DAC7613E,
debido a que los sensores utilizados son APDs, sin embargo estn contemplados cuando sea
necesario utilizar PMTs.
Otros componentes

Los capacitores en los puntos de baja impedancia, que se utilizan, son de

montaje superficial con un valor de 0.1.

7.3.3 Diseo de la PCB de la tarjeta PCI

El diseo del PCB de la tarjeta PCI, consta de cuatro capas de cobre y tres de material
dielctrico. Las pistas para las seales se localizan en la capa superior e inferior; El plano de
alimentacin y tierra se localizan en las capas intermedias, tal como se muestra en la Figura
3.14.

Figura 7.35. Capas de la tarjeta PCI.

La tarjeta es modular y contiene una tarjeta hija, de esta manera, se puede utilizar para
otros fines. Esta tarjeta tambin se puede programar y utilizar conectndolo con una fuente
de alimentacin externa.
Los componentes para la tarjeta son los siguientes: 1 Convertidor digital analgico,
DAC7613E de montaje superficial; 6 circuitos discriminadores, uno por cada canal de
entrada; 6 conectores LEMO, uno para cada canal; 4 conectores Header de 50 pines cada
uno, para conectar la tarjeta hija; un Header para el mdulo Wi fi; un conector Header de 25
pines para uso de propsito general, as como resistencias y capacitores.
La tarjeta hija consta de: un FPGA Cyclone III, 4 conectores header macho de 50 pines
cada uno, un circuito de reinicio, un oscilador de cristal con sus respectivas resistencias y
capacitores.
42

Para insertar cada dispositivo, Altium posee una gran cantidad de libreras, sin embargo
si no son suficientes, el programa permite disearlos; para el diseo de esta tarjeta, se crearon
algunas libreras.
En primer lugar se cre un proyecto, a continuacin se cre un nuevo documento de
librera de circuito electrnico; se nombr el dispositivo y con la barra de dibujo se crea el
dispositivo; se elige la opcin de insertar los pines al dispositivo, es elemental que el
dispositivo lleve el nmero o nombre del pin dentro del dispositivo y encima de dicho pin
porque es la forma en que el programa reconoce los dispositivos.
Una vez que se realiza cada uno de los dispositivos se deben crear las huellas (footprint)
que se plasmarn en la tarjeta electrnica, para lo que es muy importante tomar en cuenta el
tamao de cada dispositivo, las huellas se crean haciendo un nuevo documento de librera
PCB, luego en el men de herramientas se crea un nuevo componente, se eligen: el empaque,
las medidas, el nmero de pines, etc.; una vez que se tiene la huella, se le asigna un nombre
y se da de alta en las libreras, as puede ser utilizado para cualquier dispositivo al que se le
agregue dicha huella.
Ya que se tienen los componentes y las huellas, se acomodan los dispositivos y se hace
el ruteo. En este proyecto el ruteo se realiz manualmente para tener un mayor control del
PCB.
A continuacin se presentan las respectivas capas de la tarjeta.
Capa superior
En la Figura 36 se muestra la capa superior de la tarjeta PCI. En esta capa se muestran
las pistas de conexin entre los canales de entrada, el circuito discriminador y la tarjeta hija;
las pistas entre las pistan entre la tarjeta hija y el DAC; y las pistas entre la tarjeta hija y el
mdulo Wi Fi.

43

Figura 36. Top Layer

Capa de tierra
En la Figura se muestra la capa de GND, la cual tiene separadas la etapa analgica y la
digital. Estas etapas son unidas con un puente (jumper) en algunos puntos especficos (J1, J2
y J3).

Figura 37. Capa de tierra

Capa
de
alimentacin
44

En la Figura 38 se muestra la de alimentacin, el cual tiene distintos voltajes como:

VCM (3.3V), para la parte digital; VCC (-5V), para la parte analgica; AVCC (5V).

Figura 38. Capa de alimentacin

Capa
inferior
En la Figura 39 se muestra la capa inferior. En esta capa se muestran las conexiones
del DAC con los discriminadores.

Figura 39. Capa inferior

45

Tarjeta
A continuacin se muestra una vista superior previa de cmo sera la tarjeta terminada.

Figura 40. Vista 3D de la tarjeta

46

8 Interfaz WiFi
8.1.1 Protocolo 802.11g
El modulo RN-XV funciona mediante el protocolo 802.11g, por lo cual se mencionarn
sus caractersticas.

Trabaja en la banda de 2.4 GHZ (2402 a 2480 GHz).

Su tasa de transferencia mxima es de 54Mbps.

Cuenta con hasta 14 canales, de los cuales algunos no son permitidos en algunos
pases.

El protocolo 802.11g funciona en la banda conocida como ISM de 2.4 Ghz

(Industrial, Scientific and Medical) y como todo dispositivo de radiofrecuencia, est
regulado por la FCC (Federal Communications Commission).
El protocolo 802.11g cuenta con mecanismos de manejo de interferencia, tales como:

Carrier Sense Multiple Access with Collision Avoidance (CSMA/CA)

Retransmisin de paquetes

Seleccin de canales

Potencia de transmisin
Sin embargo, es importante destacar que aunque estos mecanismos en robustecen la

comunicacin, se puede tener un impacto negativo en el ancho de banda del 802.11g, puesto
este se ve reducido como tanta interferencia exista.
A continuacin se muestra una figura en donde se observan los canales en los que opera
el protocolo 802.11g y sus frecuencias.

Figura 2.26 Frecuencias de operacin del protocolo 802.11g y sus canales

47

8.1.2 Mdulo RN-XV

El hardware de la interfaz WiFi consta del mdulo RN-XV y su conexin al FPGA.
El mdulo RN-XV[14] (ver fig. 27) est basado en el mdulo RN-171 de Roving
Networks. Bsicamente es el mdulo RN-171 adaptado a una PCB con el fin de ser
compatible con el socket XBee. Este diseo facilita su uso ya que el RN-171 por si slo es
de montaje superficial y su mtodo de soldadura es delicado, adems de requerir el diseo de
una PCB para su montaje.

Figura 2.27 Modulo RN-XV

Tambin cuenta con una antena integrada a la PCB, LEDs indicadores y una
distribucin de pines.
El objetivo de usar este adaptador y el mdulo RN-XV es el de facilitar el uso del
mdulo y poder llevar a cabo experimentos en una protoboard, evitando as el diseo de una
PCB para llevarlos a cabo.
Los mdulos WiFly, tambin conocidos como RN-171, RN-131, son principalmente
convertidores de serial a WiFi y viceversa. Cuentan con un firmware integrado el cual facilita
su configuracin [7], la cual puede ser mediante un mtodo alambrado (serial) o inalmbrico
mediante Telnet.
En este caso se us el mtodo va Telnet, debido a su simplicidad. Como se mencion
anteriormente, el mdulo RN-XV tiene montado el mdulo RN-171, el cual cuenta con dos
protocolos seriales de configuracin los cuales son el Serial Peripheral Interface (SPI) y el
Universal Asynchronous Receiver Transmitter (UART) [8], sin embargo, la PCB del RNXV fue diseada de tal forma que para ser compatible con el socket XBee, se prescindi del
48

puerto SPI, con lo cual solo tenemos la opcin de usar el protocolo UART como medio de
comunicacin serial entre el mdulo y el FPGA.
Puesto que el mdulo RN-XV cuenta con un firmware integrado, el presente trabajo
hace uso de la versin 4, la cual es recomendada por el fabricante. Dicha versin tambin
incluye el modo de operacin de Punto de Acceso. Las configuraciones por default del Punto
de Acceso [7] creado por el mdulo son observadas en la tabla 2.22 y posteriormente su
descripcin.
Configuracin

Valores por defecto del modo Punto de Acceso

SSID

Wifly-XXX-yyy, donde:
XXX es GSX para el RN131 y EZX para el RN171
yy es el byte menos significativo de la direccin
MAC

Canal

DHCP

Habilitado

Direccin IP

1.2.3.4

Mscara de red

255.255.255.0

Puerta de Enlace

1.2.3.4

Tabla 2.22.Configuraciones del modo de Punto de Acceso del mdulo RN-XV.

SSID: es el nombre del Punto de Acceso que el mdulo transmite.

Canal: es el canal que est siendo utilizado por el mdulo. Se recomienda que los
puntos de acceso cercanos usen diferentes canales para evitar interferencias.

DHCP: (Dynamic Host Control Protocol) est activado y su trabajo es auto asignar /
reasignar IP de los dispositivos que se conectan al punto de acceso.

Direccion IP: Direccin lgica del mdulo.

Mscara de red: el 0 sirve para especificar los bits de la direccin IP de la red que
se pueden utilizar para asignar direcciones IP a los dispositivos que se encuentran en
la red.

Puerta de enlace: es la direccin del router que gestiona la red en este caso a travs
del punto de acceso
8.1.3 UART [9]
El mdulo RN-XV a pesar de que est basado en un mdulo RN-171 y este soporta SPI

y UART, la tarjeta en donde est montado fue diseada de tal forma que solo se puede hacer

49

uso del UART para la comunicacin, ms en especfico un TTL UART, con lo cual se
manejan niveles lgicos de 0 volts a 3.3 volts.
EL Universal Asynchronous Receiver Transmitter o Receptor/Emisor Asncrono
Universal permite establecer una comunicacin serial entre dos dispositivos.Puede ser de 2
lneas o 4 si se hace uso del control de flujo. El cableado es simple y es el siguiente:

Figura 2.28 Comunicacin UART

La principal caracterstica de este medio de transmisin es que no usa una seal de

reloj para sincronizar el flujo de datos, caso contrario del bus SPI visto anteriormente o el
USART. El hecho de no contar un una seal de reloj simplifica la operacin y facilita la
implementacin de hardware. Sin embargo, hay un precio a pagar y este es que sacrifica
velocidad de transmisin. Puesto que no existe una seal de reloj, ambos dispositivos deben
de ser configurados para que funcionen a un flujo de datos predeterminado, de tal forma que
se podra decir que existe una sincronizacin pero independiente, a esta tasa de transferencia
se le llama baudrate o tasa de bits por segundo.
La comunicacin bsica del UART se muestra en la siguiente figura:

Figura 2.29 UART

Como se puede apreciar, la seal est en reposo a un nivel de voltaje 1 y se activa

cuando est en un nivel bajo 0. Cuando la transmisin de informacin est por comenzar,
la seal cambia de 1 a 0 y a este bit se le conoce como bit de inicio.

50

Los bits de informacin son transferidos del menos significativo al ms significativo

usualmente son 8 bits y por ltimo el bit de finalizado. El UART tambin admite usar bits de
paridad, con los cuales se puede detectar y corregir errores durante la transmisin.
Para garantizar una adecuada lectura, una vez fijada la velocidad de transferencia dada
por

() =

En donde el total de bits por segundo es el inverso del tiempo que se toma en transferir
un bit. Como medida para garantizar una adecuada trasferencia, dado que el mtodo es
asncrono, est la metodologa del tiempo de muestreo. Se sugiere que en el receptor, exista
un tiempo que muestreo el cual sea 16 o 64 veces mayor que el de trasferencia, esto significa
que si existe algn desfase entre el envo y recepcin, se garantiza que hay un rango que sirve
como respaldo para que pueda haber una desincronizacin en las seales y aun as la muestra
del bit se tome en el bit correspondiente. En la siguiente figura, se muestra este proceso con
ms detalle:

Figura 2.30. Muestreo de los datos a un periodo de 1/16 del tiempo por bit.

Se puede observar que para este ejemplo, se eligi una velocidad de lectura 16 veces
mayor, en donde existe un contador que al llegar a la mitad de su conteo marca la pauta
para leer el bit. Cabe destacar que a pesar de que se envan paquetes en dnde entindase
por paquete los bits de inicio/fin ms los de datos, aunque exista una desviacin, esta solo
se acarrea hasta que el bit de fin sea recibido, puesto que en cada inicio (recibiendo un bit
de inicio) se re-sincroniza la transferencia y as sucesivamente.

51

8.2 WiFi
El protocolo UART se implement en el FPGA, particularmente en lenguaje AHDL
(Altera Hardware Design Language), en la siguiente figura se observa el diagrama a bloques
del firmware del UART.

Detectores
(APD)

ROBOTS
CARTESIANOS

Figura 41. Estructura a bloques del Firmware de control.

Receptor (RX): Representado por mquinas de estados, en donde se tienen las tareas
de detectar el bit de inicio, encontrar el punto intermedio para el muestreado, tomar
la muestra, esperar a que termine de transmitirse el bit en cuestin y recibir el bit de
paro. Se utiliza un reloj de 100Mhz para el muestreo, con lo que 217 cuentas se
requieren para que transcurra una transicin de un bit.

Transmisor (TX): Representado por mquinas de estados en donde se tienen las

tareas de esperar a que se inicie la transmisin, enviar el bit de inicio 0, esperar a
que se termine de transmitir el bit en cuestin, convertir la seal de paralelo a serial
52

y transmitirla y por ultimo enviar el bit el paro. Cuenta con un reloj que genera una
tasa de transferencia de 460800 baudios.

Command Reference: Determina si la informacin recibida por WiFi es un comando

y decide que accin tomar dependiendo de este.

UART Control: Controla al transmisor, decide cundo y que dato debe ser enviado.
En la siguiente figura se observan las mquinas de estados del firmware

correspondientes a los mdulos de transmisin y recepcin.

Figura 3.12. Mquinas de estados de la transmisin y recepcin del UART.

El mdulo de transmisin cuenta con un reloj configurado a 460800 baudios. Cuenta

con una entrada de habilitacin y entrada de datos y una salida que indica que el mdulo est
ocupado. El mdulo de recepcin toma los datos a 100Mhz, sincronizndose a los baudios
de transmisin mediante retardos. Esto es debido a que para llevar a cabo una lectura
confiable, se leen los datos a la mitad de la transmisin de cada bit. Sus salidas son el byte
recibido y un indicador (dataRdy) quien genera un pulso de que el dato ha sido recibido. Los
mdulos generados se pueden observar en las figuras 3.13 y 3.14.

53

Figura 42. Mdulo UART TX.

Figura 43. Mdulo UART RX.

EL mdulo de UART Control (ver fig. 3.15) es el encargado de enviar los datos hacia
el UART_TX y de esta forma, que sean enviados por WiFi al usuario. Los datos enviados
son la posicin actual y el par aplicado. Tiene una entrada para determinar si el mdulo de
transmisin est ocupado y otra de habilitacin para iniciar una transmisin proveniente del
mdulo Command Reference.

Figura 44. Mdulo UART Control.

El mdulo Command Reference se muestra en la figura 3.16.

54

Figura 45. Mdulo Command Reference.

En el mdulo anterior, existe una tabla de comandos en donde se recibe desde Labview
un data header de 32 bits. Un data header contiene los datos estructurados en un formato
especfico para ser procesados por el firmware. El data header es reconstruido a partir de
cuarto bytes. El byte ms significativo corresponde al comando y los posteriores son los
argumentos de dicho comando en el caso donde aplique.

9 Software WiFi

10.1 TCP/IP
Labview cuenta con funciones para crear aplicaciones que usen TCP o UDP. Puesto
que el TCP es un protocolo ms confiable que el UDP, por razones vistas ya anteriormente,
se har uso de ste. Las funciones involucradas con el TCP sirven para poder abrir, leer,
escribir y cerrar.
10.1.1 TCP Open/ Abrir TCP

Figura 46. TCP Open

55

Esta funcin abre una conexin con otro host, en el caso de WiFi, se requiere que se el
equipo se encuentre conectado al Access Point del mdulo RN-XV. Al usar esta funcin con
el mdulo RN-XV, se deben de llevar a cabo las siguientes configuraciones:
Address: 1.2.3.4
Remote por or service name: 2000
Retorna una direccin de conexin (connection ID o identificador de conexin), la cul
puede ser usada en los VIs para la escritura y lectura de informacin.

10.1.2 TCP Write/ Escribir en TCP

Figura 4.2. TCP Write

Esta funcin sirve para enviar datos por el TCP, como se puede observar, requiere de
un ID de conexin, creado previamente con la funcin TCP Open. Es importante destacar
que la informacin a enviar debe de estar en formato string, si al informacin a enviar es de
otro tipo, esta tiene que ser convertida a string.
Data in: representa la informacin que ser enviada en string.
Timeout ms: indica el tiempo que la funcin debe de esperar al escribir, si el tiempo
transcurre y la informacin no ha sido enviada, regresa un error
10.1.3 TCP Read/ Leer TCP

Figura 4.3 Funcin TCP Read.

56

Esta funcin sirve para leer datos por TCP, requiere un ID de conexin y se debe
especificar cuantos datos se deben leer mediante los parmetros bytes to read y mode. Si el
tamao de los datos a leer varia, se puede indicar en el header de los mensajes de qu tamao
ser la informacin a leer, as como si la informacin a leer es menor que la especificada, el
mensaje es ajustado a la longitud especificada. Tambin con el parmetro mode se puede
indicar que se leer hasta obtener un carcter especial que indica el final o si se leer la
informacin especificada por el usuario. El parmetro timeout ms indica cuanto tiempo de
tolerancia existe para recibir los datos antes de generar un error.
10.1.4 TCP Close/ Cerrar TCP

Figura 4.4. Funcin TCP Close.

Cierra la conexin TCP.

10.2 Escritura
El proceso de escritura en su forma ms simple se muestra a continuacin.

Figura 4.5. Programa en Labview de escritura TCP/IP.

57

En el anterior ejemplo los parmetros no especificados toman los valores por default.
El proceso es simple, una vez que el equipo en uso est conectado al punto de acceso creado
por el mdulo RN-XV, el software de la figura anterior realiza tres tareas:
1) Establecer la conexin: puesto que el mdulo RN-XV opera como servidor,
espera solicitudes mediante su IP (1.2.3.4) y por el puerto 2000.
2) Escribimos el dato mediante la funcin TCP Write.
3) Cerramos la conexin.
Es de suma importancia tomar en cuenta que al escribir datos, al ser de tipo string, los
caracteres escritos no corresponden a valores binarios o hexadecimales como se esperara.
En su lugar, La funcin asume que los valores introducidos son caracteres ASCII y por tanto
toma el cdigo correspondiente a dicho carcter Puesto que el sistema en desarrollo no
pretende que la informacin enviada sea vista por un humano, sino interpretada por el FPGA,
es necesario ya sea trabajar en binario o hexadecimal. Por tanto, si se desea enviar valores
por ejemplo hexadecimales, es necesario especificar en Labview que se escribirn cadenas
de bytes en forma hexadecimal como se muestra en la siguiente figura.

Figura 4.6. Configuracin del formato hexadecimal.

Con lo anterior, el valor escrito en dato, corresponde a nivel binario con los
caracteres introducidos. A continuacin se muestra un ejemplo de este proceso:

Normal Display:
58

Valor escrito: 0F Hexadecimal

Valor enviado por TCP: 30 46 Hexadecimal
Descripcin: los bytes realmente enviados son dos, puesto que el equivalente en ascii
para el 0 es 30 Hex y para la F es el 46 Hex. El normal display permite escribir cualquier
carcter ascii por ejemplo: */h , con esto se puede notar que no corresponden a valores
hexadecimales.

Hex Display:
Valor escrito: 0F
Valor enviado por TCP: 0F

Descripcin: se puede notar que el valor escrito corresponde al enviado a nivel binario.
Como prueba de esto, este display no permite escribir valores fuera del rango de valores
hexadecimales.
El proceso de escritura entre Labview, el mdulo RN-XV y el FPGA es el siguiente:
1) Se ordena enviar un dato desde Labview al mdulo RN-XV va TCP.
2) El mdulo RN-XV se encarga de recibir el dato y convertirlo a una seal serial
UART.
3) El FPGA detecta en su puerto de recepcin del UART que un dato se le est enviando
y lo recibe.
10.3 Envo De Comandos
Puesto que la interfaz de usuario debe permitirle al usuario enviar comandos al FPGA
para indicarle que accin debe realizar, se llev a cabo una prueba de envo de comandos.
Como se mencion en la seccin de UART: Firmware del UART, se gener un mdulo en
el firmware, a manera de prueba, para indicarle al FPGA que se inicie o pare la transmisin
de datos por WiFi. El modulo generado es el de startStop y recibe los comandos que se
muestran a continuacin:

Hex
MSB

Start TX Command - Binary Format

0

Format

LSB
1

0F

59

Hex
MSB

Stop TX Command - Binary Format

1

Format

LSB
0

F0

Figura 4.7. Comandos de inicio y arranque de transmisin WiFi.

En Labview, un ejemplo del envo de estos comandos para leer un paquete de dos bytes
se observa en al siguiente figura.

Figura 4.8. Envo de comandos de inicio y par de transmisin de datos

Ntese que por simplicidad se omitieron las funciones TCP Open y TCP Close, sin
embargo estas son requeridas. La descripcin de la figura anterior se muestra a continuacin:
1) Se escribe el comando 0F Hex para indicarle al FPGA que inicie la transmisin de
datos pro WiFi.
2) Se lee el paquete de dos bytes.
3) Se enva el comando F0 que indica que pare la transmisin de datos al FPGA.
10.4 Lectura
A continuacin se describen las partes:
1) Se abre una conexin.
2) La funcin TCP Read espera a que se reciban los 2 bytes que se indic que se
recibirn. Se usa el tiempo de espera pro default e 25 segundos para recibirlos, en
caso de no recibir los bytes, se genera un mensaje de error.
3) Una vez recibidos los bytes, se cierra la conexin.
4) Se reciben los bytes en formato string y son convertidos a un arreglo de elementos de
8 bits. Posteriormente con la funcin de ndice de arreglo se separa el arreglo en sus
elementos con el fin de obtener cada byte por separado.
Para la lectura, se usa el siguiente programa en Labview.
60

Figura 4.9. Programa en Labview de Lectura.

11 Conclusiones

El objetivo principal de este avance fue que el autor tuviera un primer contacto con
experimentos de ptica cuntica, para poder comprender y analizar los conceptos y una vez
comprendidos poder hacer el uso de estos para realizar la automatizacin del experimento.

Por otra parte, se desarrollo el circuito PCB de la tarjeta para el experimento de caminatas
pticas cunticas, dado el avance que se ha tenido en transmisin de datos mediante Wi Fi, en la
Maestra de Ciencias de la Electrnica Opcin Automatizacin, en el diseo del PCB de la tarjeta
se pudo realizar la adaptacin del circuito para la adquisicin de datos por Wi Fi.
Finalmente, se ha documentado la informacin de una descripcin clara del experimento y
se ha desarrollado la automatizacin de acuerdo a las necesidades en el experimento.

61

12 Referencias

Claudia Sifuentes Gallardo, A. D. (2013). La interferometra y sus aplicaciones cientficase

industriales. DIFU100ciq@ Vol. 6, No.3, 88.
G, G. G. (2010). Microfabricacion de un Interfermetro de Mach-Zehnder sobre cristales de
LiNbO3. Congreso de Microelectrnica Aplicada 2010, 3.
Gutirrez Mesas, J. M. (s.f.). Fases Cunticas Geomtricas.
Ortiz, O. R. (2007). Tendencias actuales de la Fsica en Mxico. Mxico DF: M. Santillana.
Pablo, E. G. (Agosto de 2009). Diseo de una compuerta lgica fotnica XOR que opera a
160 Gb/s utilizando interfermetro tipo Mach-Zehnder. Mxico DF.
Zajac, E. H. (1986). Optica. Wilmington, Delaware, E.U.A.: Addison-Wesley
Iberoamericana, S.A.
Fotones enredados y desigualdades de Bell: explorando la no-localidad. Luis Edgar Vicent,
Alfred B. URen, Erick Barrios, Victor Velzquez, Enrique Lpez-Moreno y Marcela
Grether. enero-marzo 2008 Cinvestav.

62