Você está na página 1de 3

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

INSTITUTO DE INFORMTICA
Disciplina:

Concepo de Circuitos Integrados 1

INF01185

Lista de Exerccios para Prova 1. Prof. Ricardo Reis


1 - Faa os diagramas lgico e eltrico da SUPERPORTA (porta complexa) correspondente funo F,
considerando que seja implementada em CMOS. Compare o numero de transistores se fosse implementado
em NMOS.
Seja F = (A.B)+(C. (D+(E.F)))
OBS: o circuito deve ser implementado usando apenas UMA porta lgica. As entradas podem ser
complementadas.
2 - Faa os diagramas lgico, eltrico da porta CMOS correspondente funo:
S = (A.B)+(C.D.E)
Compare tambm o nmero de transistores com uma implementao usando diversas portas CMOS bsicas.
OBS: o circuito deve ser implementado usando apenas UMA porta lgica. As entradas podem ser
complementadas.
3 - Como fazer para que os tempos de subida e de descida de um sinal de sada de uma porta lgica sejam
semelhantes? Porque?
4 - O consumo esttico de uma porta NMOS devido a que? Quais as componentes de consumo em uma
porta CMOS?
5 - Desenhe o esquema lgico de uma clula de memria RAM esttica. Explique em detalhe como
funcionam os mecanismos de escrita e de leitura.
6- Construa o caminho de Euler da porta lgica CMOS da questo 1. Para que serve a identificao do
caminho de Euler?
7- Desenhe o esquema eltrico de uma clula de memria RAM dinmica (DRAM) com um transistor e
explique como funcionam os processos de leitura e de escrita?
8- Quais so os regimes de operao de um transistor? Descreva as caractersticas de cada um deles.
9- O que efeito Miller?
10- Quais so os tipos de Scaling?
11- Quais so os componentes do consumo em um circuito CMOS usando uma tecnologia recente? Explique.
12 - Suponhamos que o Nvel Lgico 0 na sada de uma porta lgica NAND CMOS aceito entre os
valores GND (0V) e 1 V. Na entrada de uma porta lgica NOR CMOS temos que os valores aceitos como
nvel 0 esto na faixa entre GND (0V) e 1,6 V. Explique claramente o que margem de rudo para o nvel
0 e qual o valor para este caso.
13- O que potncia mdia em um circuito CMOS ? E potncia dinmica ? Qual a origem fsica da potncia
esttica dissipada em uma porta CMOS do tipo esttica complementar ?
14- Fazer o dimensionamento dos transistores da questo 1, considerando um inversor mnimo onde o
transistor PMOS 3 vezes mais grande do que o transistor NMOS.

15- Fazer o dimensionamento usando o mtodo do esforo lgico do diagrama eltrico da questo 2,
considerando um inversor mnimo dessa tecnologia que tem W p=2Wn .
16- Se tem a seguinte funo lgica de uma porta complexa CMOS:
. Crie o
esquema eltrico dessa porta e faa o dimensionamento dos transistores, considerando que o inversor mnimo
para essa tecnologia cumpre o seguinte: Wp=2.5Wn .
17 O que um projeto Full-Custom?
18 Considere a rede P de uma porta complexa CMOS representada pela figura abaixo. Descreva a rede N
correspondente e obtenha a expresso da funo implementada pelo circuito.

19 Defina os termos fan-in e fan-out de uma porta lgica. D exemplos.


20 Prove, usando a tabela verdade, que os seguintes blocos lgicos so equivalentes.

21 Monte o circuito da expresso booleana abaixo


_
_
_ _
S= [( A + B) . (CD + A)] + C(AB + D)
22 Para que serve um Buffer?
23 Por que aplicamos a tcnica de folding nos transistores?
24 Defina para que serve as etapas de DRC, LVS e QRC na ferramenta Virtuoso da Cadence?
25 Diferencie consumo de pico, consumo mdio e consumo de energia.
26- Analise as frases abaixo e marque V para Verdadeiro e F para Falso. Justifique as falsas.
(
) Para uma porta lgica de N entradas, sua tabela verdade dever ter 2 N linhas.
(
) Os atrasos de propagao de uma porta lgica referem ao tempo de subida e ao tempo de descida.
(
) No possvel simplificar a porta lgica XOR CMOS e tambm no h caminho de Euler para esta
porta.
(
) A tenso de gate (Vg) responsvel por controlar se vai ter corrente circulando no dispositivo.
(
) Uma porta CMOS esttica consome muito mais do que uma porta NMOS.
(
) A etapa de DRC responsvel por extrair as capacitncias parasitas de um circuito.
(
) Quando h muitos transistores em srie, o transistor que est mais prximo sada da porta lgica deve
ser menor.
(
) A rede pull-up ligada a VDD e composta por transistores NMOS. Ao contrrio, a rede pull-down
ligada a GND e composta por transistores PMOS.
(
) Os tempos de propagao so medidos em 50% das ondas de entrada e sada do circuito, e a definio
se o atraso TpHL ou TpLH dado pela sada.
(
) Os tempos de subida e descida das portas lgicas so medidos em 10% e 90% considerando as ondas de
entrada.

27 Analise as figuras abaixo e diga se possvel fazer as simplificaes propostas no leiaute. A seguir,
responda por que importante fazer um circuito que ocupe menos rea.

Transistores em srie
Estrutura original

Estrutura simplificada

Transistores em paralelo
Estrutura original

Estrutura simplificada