Simplificacin de

Funciones Booleanas
Circuitos Digitales,
2 de Ingeniero de
Telecomunicacin
ETSIT ULPGC

Temario
1.Representacin con mapas
2.Mtodo de simplificacin con mapas
3.Condiciones de indiferencia
4.Mtodo de tabulacin
5.Traslacin a la tecnologa de arrays de puertas
6.Traslacin a la tecnologa de bibliotecas especficas
7.Diseo libre de riesgos

Cubos booleanos de
orden 1, 2, 3 y 4

Funciones booleanas y
cubos booleanos
Un cubo de orden n representa las
combinaciones de las n variables de una
funcin

Un cubo de orden n con vrtices marcados

representa una funcin

Cada vrtice representa un minterm

Cada vrtice marcado representa un

minterm 1 de la funcin

Funciones booleanas y
cubos booleanos
Cada subcubo de orden m representa 2m
minterms con n m literales idnticos

Implicante primo,
implicante primo esencial
En una funcin booleana, un implicante
primo es un subcubo no contenido
dentro de ningn otro implicante primo
Un implicante primo esencial es aqul
que contiene minterms 1 no contenidos
dentro de ningn otro implicante primo

Representacin de funciones
suma y acarreo con cubos booleanos
ci+1

si+1
Tabla de verdad

Representacin de mapas
Los mapas (de Karnaugh) definen
funciones booleanas
La representacin de mapas es
equivalente a cualquiera de las otras
Los mapas ayudan a identificar de forma
visual los implicantes primos y los
implicantes primos esenciales
Los mapas se emplean para optimizacin
manual de funciones booleanas

Subcubos booleanos de orden 1, 2, 3 y 4 y

mapas de Karnaugh correspondientes

Subcubos booleanos de orden 1, 2, 3 y 4 y

mapas de Karnaugh correspondientes

Subcubos booleanos de orden 1, 2, 3 y 4 y

mapas de Karnaugh correspondientes

Mapa de 2 variables

Organizacin del mapa

Ejemplos de
subcubos de orden 1

Mapa de 2 variables

Mapa de 3 variables

Organizacin del mapa

Ejemplos de
subcubos de orden 1

Mapa de 3 variables

Ejemplos de
subcubos de orden 2

Representacin con mapas de las

funciones de suma y acarreo

si

Tabla de verdad
ci+1

Mapa de 4 variables

Organizacin del mapa

Ejemplos de
subcubos de orden 2

Mapa de 4 variables

Ejemplos de
subcubos de orden 3

Las funciones mayor que y

menor que

Las funciones mayor que y

menor que

Mapas de 5 variables

Organizacin del mapa

Mapas de 5 variables

Ejemplos de subcubos de orden 3 y 4

Mapas de 6 variables

Organizacin del mapa

Mapas de 6 variables

Ejemplos de subcubos de orden 4

Mtodo de simplificacin con mapa

Generar mapa

A partir de la forma cannica, de la tabla

de verdad o de una expresin algebraica

Identificar implicantes primos

Son los subcubos ms grandes que

pueden hacerse

Seleccionar implicantes primos

esenciales

Son aquellos que contienen al menos un

minterm 1 no incluido dentro de otro
subcubo

Mtodo de simplificacin con mapa

Encontrar la cobertura mnima

Elegir el menor nmero de subcubos que

contemplen todos los minterms 1
Deben estar los implicantes primos

esenciales
Pueden haber varias combinaciones

Escribir la forma normalizada

Pueden haber varias expresiones

normalizadas para la misma funcin

Mtodo de simplificacin con mapa

Simplificar la
funcin...

Mtodo de simplificacin con mapa

Seleccin de implicantes primos

Seleccin de implicantes primos

Indiferencias
Las funciones completamente especificadas
tienen un valor definido para cada minterm
Las funciones no completamente
especificadas no tienen un valor para
ciertos minterms

Indiferencias o minterms d

Las indiferencias pueden tomar cualquier

valor durante el proceso de simplificacin

Indiferencias
Obtenga las expresiones de
las funciones para los bits
del complemento a 9 de un
dgito BCD

Indiferencias

Indiferencias

Mtodo tabular
El mtodo del mapa es un procedimiento
de prueba y error
El mtodo tabular realiza una bsqueda
exhaustiva
Comienza con los minterms 1 y busca
qu cubos se pueden formar, y se
identifican los de mayor tamao
Se buscan las listas mnimas de
cobertura

Mtodo tabular
Generacin de implicantes primos:
Se comienza agrupando los minterms 1 por
el nmero de unos
Se comparan los minterms agrupando
aquellos que se diferencien en una variable
Se construyen as subcubos de orden
superior
Se repiten estos pasos hasta que no se
puedan formar ms subcubos

Mtodo tabular
Generacin de coberturas mnimas
Se identifican los implicantes primos
esenciales mediante una tabla
Se completan las listas de cobertura
observando los minterms 1 no cubiertos por
los esenciales

Mtodo tabular

Mtodo tabular

Mtodo tabular

Mtodo tabular

Mtodo tabular

IPs: P1, P2, P3 y P4

IPEs: P1 y P4

Mtodo tabular

Listas de Cobertura (mnima):

(1) P1, P2 y P4
(2) P1, P3 y P4

Expresiones normalizadas de F:
(1) F = w 'z ' + wz + w 'y
(2) F = w 'z ' + wz + yz

Mtodo tabular

Mtodo tabular

Mtodo tabular

Mtodo tabular

IPs: P1, P2, P3, P4, P5 y P6

IPEs: P1 y P2

Mtodo tabular

Listas de Cobertura (mnima):

P3 o P5, P4 o P6, y P5 o P6...

(1) P1, P2 y... ?

Mtodo tabular
(P3 + P5)(P4 + P6)(P5 + P6) =
= (P3P4 + P3P6 + P4 P5+P5P6)(P5 + P6) =
= P3P4P5+ P3P6P5+ P4P5P5+P5P6P5 +
+ P3P4P6+ P3P6P6+ P4P5P6+ P5P6P6 =
= P3P4P5+ P3P6P5+ P4P5+P5P6 +
+ P3P4P6+ P3P6+ P4P5P6+ P5P6 =
= P3P6+ P4P5+P5P6

Mtodo tabular

Listas de Cobertura (mnima):

(1) P1, P2, P3, P6

(2) P1, P2, P4, P5
(3) P1, P2, P5, P6

Expresiones normalizadas de F:
(1) F = w 'y z ' + x 'y 'z + w 'x y + w y z
(2) F = w 'y z ' + x 'y 'z + w x 'z + x y z
(3) F = w 'y z ' + x 'y 'z + x y z + w y z

Forma normalizada de
producto de sumas
El proceso de simplificacin se deriva de
la ley de D'Morgan generalizada
Se cogen los maxterms 0
Donde se ponan las variables afirmadas
se ponen negadas, donde se ponan
negadas se ponen afirmadas
Donde se multiplicaban los literales se
suman, donde se sumaban se multiplican

Forma normalizada de
producto de sumas

Implicados Primos: w '+ z, w +y +z '

Implicados Primos Esenciales: w '+ z, w +y +z '
Listas de Cobertura: (1) w '+ z, w +y +z '
Expresiones normalizadas: (1) F = (w '+ z )(w +y +z ')

Traslacin a la tecnologa de
arrays de puertas
Matrices de puertas
Dispositivos programables
Contienen puertas de tipo NAND o NOR de
un nmero mximo de entradas (m)

La traslacin tecnolgica (o mapeo

tecnolgico) es la construccin de una
funcin empleando nicamente puertas
de este tipo

Traslacin a la tecnologa de
arrays de puertas
Se realiza con tres tareas o pasos:
Mediante decomposicin se sustituyen
puertas de n entradas con otras de m
Se sustituye cada puerta del circuito original
con combinaciones de puertas de tipo NAND
o NOR que realizan la misma funcin
Mediante la optimizacin se eliminan grupos
de inversores innecesarios

Traslacin a la tecnologa de
arrays de puertas

Reglas de
conversin

Regla de
optimizacin

Traslacin de trminos estndares a

esquemas con NAND y NOR

Conversin a puertas NAND

Realizacin con puertas NAND de la funcin ci+1

Definicin con mapa de

la funcin ci+1

Expresiones normalizadas de
la funcin ci+1

Conversin a puertas NAND

Conversin a puertas NAND

Conversin a puertas NAND

Realizacin con puertas NAND de la funcin si

Definicin con mapa de

la funcin si

Expresiones normalizadas de
la funcin si

Conversin a puertas NAND

Implementacin con
puertas AND y OR

Conversin a puertas NAND

Decomposicin de
la puerta OR

Conversin a puertas NAND

Conversin a
red con NANDs

Conversin a puertas NAND

Red con NANDs
optimizada

Retemporizacin del diseo

Retemporizacin del diseo

Retemporizacin del diseo

Mapeo tecnolgico para

bibliotecas predefinidas
Las bibliotecas contienen puertas con
funcionalidad diversa y retardos
diferentes
El mapeo tecnolgico persigue lograr la
misma funcionalidad con puertas de la
biblioteca
Para optimizar el diseo
Se minimiza el retardo en la ruta crtica
Se reduce el coste en las rutas no crticas

Mapeo tecnolgico para

bibliotecas predefinidas

Implementacin con ANDs y ORs.

td = 7,2 ns, Coste = 28 transistores.

Mapeo tecnolgico para bibliotecas predefinidas

Implementacin con NANDs y NORs.

td = 5,2 ns, Coste = 22 transistores.

Mapeo tecnolgico para bibliotecas predefinidas

Alternativa A.
td = 5,2 ns, Coste = 20 transistores.

Mapeo tecnolgico para bibliotecas predefinidas

Alternativa B
td = 3,8 ns, Coste = 20 transistores.

Mapeo tecnolgico para bibliotecas predefinidas

Optimizacin de la alternativa B.
td = 3,8 ns, Coste = 18 transistores.

Diseo libre de riesgos

Los circuitos con riesgos pueden
presentar malfuncionamientos
Los malfuncionamientos podran
mostrarse con cambios en los valores de
las salidas llamados glitches
Los glitches se deben a rutas
convergentes con una fuente comn y
retardos distintos

Diseo libre de riesgos

Diseo libre
de riesgos

Diseo libre de riesgos

Diseo libre
de riesgos

Diseo libre de riesgos

Riesgo esttico al 1

Cuando hay dos minterms 1 que difieren en

una variable y no se cubren con un trmino
comn en una implementacin de suma de
productos

Riesgo esttico al 0

Cuando hay dos maxterms 0 que difieren en

una variable y no se cubren con un trmino
comn en una implementacin de producto
de sumas

Diseo libre de riesgos

El riesgo dinmico se debe a un error
esttico producido durante una
transicin en la salida

Diseo libre
de riesgos