UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRONICA

LABORATORIO DE CIRCUITOS DIGITALES II
LABORATORIO No. 1 : Circuitos Latch y Flip - Flop
Profesor: Ing. Oscar Casimiro Pariasca
I. OBJETIVO:
1. Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados comercialmente.
2. Identificar las diferencias entre un Flip-Flop y un latch de tipo D.
3. Observar el efecto del reloj en los Flip Flop temporizados y la sincrona de las entradas y salidas.
4. Implementar circuitos utilizando estos dispositivos de almacenamiento.
II. MATERIALES y EQUIPO :
- Protoboard, cables de conexin.
- CI. TTL :7400, 7402, 7404, 7408, 7474, 7475, 7476 , otros flip-flops ( 74112)
- Resistencias= 4 x 120 ohm watt; 4 x 1K ohm; leds x 4.
- Fuente de c.c. +5 voltios, VOM.
III. CUESTIONARIO PREVIO .- (No hay)
IV. PARTE EXPERIMENTAL:
1. Latch SR con puertas NOR y NAND Completar la tabla de verdad y el diagrama de seales para los
circuitos mostrados. Utilizar compuertas 74LS02 y 74LS00

R
S

Circuito 1.a.

Circuito 1.b

Tabla 1.a.

Tabla 1.b.

Compare los resultados de la tabla 1.b con los obtenidos en la tabla 1.a

Ing. Oscar Casimiro Pariasca

Sem. 2011- 0

2. Obtenga la tabla de verdad, para este circuito. Simule el pulso de reloj con el interruptor CLK. Anote los
resultados en la siguiente tabla 1.2. Compare las dos tablas: Cul es la diferencia?. Concluya.

- En el siguiente circuito latch SR con

puertas NAND, verificar que responde a
la misma tabla de verdad:

CLK

3. Verificar la tabla de verdad de un Flip Flop tipo D - (Implementado a partir de un S-R).

Tenga cuidado de establecer en el circuito las condiciones iniciales correctas. Observe que se tiene una entrada de reloj
activa por nivel 1
Anote los resultados en la tabla. Tenemos en este caso algn estado de indeterminacin?

4. Latch D y Flip-Flop D
Los conceptos de latch y Flip-Flop a veces son tomados (errneamente) como sinnimos. La principal
diferencia radica en que un latch responde al nivel (ya sea alto o bajo) de una seal de reloj, mientras que un
Flip-Flop solo lo hace nicamente en las transiciones (ascendentes o descendentes).
- Verificar la operacin del flip flop 74LS74 - tipo D. Verificar las entradas de PRESET y CLEAR. Mostrar un
diagrama de tiempos para las seales D, CK y Q.
- Verificar la operacin del latch 74LS75 - tipo D. Mostrar un diagrama de tiempos para las seales D, EN y Q.
4. Flip-Flop JK
- Verificar la operacin del flip flop 74LS76 y del 74LS112.
Cmo es la frecuencia de la seal de salida respecto a la seal de entrada?
V. CUESTIONARIO FINAL:
1. Explique las diferencias entre sistemas lgicos secuenciales sncronos y asncronos?.
2. Indique la diferencia entre los latches y los flip-flops
3. Generacin del flanco de un pulso: En el circuito mostrado utilizamos el retardo de la puerta NOT que limita
la frecuencia de trabajo, para conseguir que el pulso efectivo del reloj CK dure unos poco nanosegundos.
Cmo solucionara si el retardo impuesto por la puerta NOT no fuese suficiente?

Ing. Oscar Casimiro Pariasca

Sem. 2011- 0

4.

Explique el funcionamiento del flip-flop RS sncrono implementado con puertas NAND? Cmo deben ser
los pulsos de reloj? . Muestre con una tabla de verdad.
Qu sucede con las salidas si, mientras el pulso de reloj Ck
est en 1, se producen cambios en las entradas S y/o R?
Explique el caso cuando un biestable es activado con
flancos de pulsos de reloj.
Cul es la ecuacin caracterstica de un biestable R-S
sncrono?

5. Explique el funcionamiento del flip-flop JK con seal de reloj.

Muestre la tabla de verdad . Cul es su ecuacin caracterstica?
6.

Explique para qu se utilizan las entradas de prefijacin asncronas ( Preset Clear ) ( Set Reset ) en los
flip-flops?.

7.

Muestre una tabla resumen con las ecuaciones caractersticas obtenidas a partir de las tablas de verdad para
los biestables SR, JK, D , T

8.

Cmo construira un flip-flop JK utilizando flip-flop T y otras compuertas lgicas?. Explique

9.

Utilize los manuales de especificaciones de TTL y CMOS y haga una lista de dos flip-flops con seal de
reloj disparado por flanco de subida y otros dos flip-flops con seal de reloj disparado por flanco de bajada.
Dibuje el diagrama de terminales de estos circuitos.
10. Muestre los smbolos de los flip-flops de acuerdo a la norma ANSI/IEEE.
11. Analizar los resultados obtenidos en la parte experimental.

VI. CONCLUSIONES Y OBSERVACIONES.

Ing. Oscar Casimiro Pariasca

Sem. 2011- 0