DISPOSITIVOS Y CIRCUITOS

ELECTRONICOS II
Laboratorio N 10
EDICIN GRFICA EN LGICA SECUENCIAL

Curso:

Dispositivos y Circuitos Electrnicos II

Lab. No:

10

Mesa No:

Tema:

Edicin grafica en lgica

secuencial

Fecha:

Seccin

C5-4C
5

14-10-13

Notas:

1
2
3
4

Participantes:
Mendoza Camayo, Yosber
Rosales Espinoza,Jodin

2013-2

Lab. N10 Edicin de grafica en lgica secuencial

EDICIN GRFICA EN LGICA SECUENCIAL

Objetivos
1. Poder desarrollar circuitos digitales usando la herramienta de captura esquemtica del software
de simulacin Max Plus II en Lgica secuencial.
2. Poder simular circuitos digitales usando el software de simulacin Max Plus II
3. Analizar he interpretar los resultados de la simulacin.

Preparacin
Para el desarrollo de esta experiencia el alumno debe tener claro los conceptos dados en la clase
terica, revisar sus apuntes y afianzar sus conocimientos con el texto base y la bibliografa del
curso

Lab. N10 Edicin de grafica en lgica secuencial

Equipos y Materiales
1

PC con software de simulacin

Procedimiento
PRIMERA PARTE:
Analice la mquina de estados sncrona temporizada en la figura 3.
Escriba las ecuaciones de excitacin (lgica de estado siguiente), la tabla de excitacin/transicin
(tabla de estado actual/siguiente), y la tabla de estadas/salidas (utilice los nombre de estado A-D para
Q1Q0=00-11).
Dibuje el diagrama de estados y trace un diagrama de temporizacin para CLK, EN, Q1 y Q0 para los
10 tics de reloj, suponiendo que la mquina comienza en el estado 00 y EN es continuamente 1.

a) Realizaremos la tabla de excitacin de acuerdo con la tabla de verdad del flip flop JK.

N 2:

J
0
0
1

K
0
1
0

Qn
Qn-1
0
1

Qn-1

Tabla N 1: tabla de verdad del FF JK.

tabla de excitacin del FF JK

Tabla

b) Ya que deseamos que nuestra mquina de estados realice solo la cuenta desde 0 a 3 (00, 01,
10, 11) procedemos a realizar la tabla de estados y salidas.
3

Lab. N10 Edicin de grafica en lgica secuencial

Estado actual

Estado siguiente

Entradas del
Flip Flop 2

Entradas del
Flip Flop 1

Q2

Q1

Q2

Q1

J2

K2

J1

K1

Tabla N 3: Tabla de diseo para el contador de 2 bits con flip flop JK.
c) Una vez obtenido las tablas de verdad de cada FF, procedemos a realizar la simplificacin de
las ecuaciones de cada entrada para cada Flip Flop con las tablas de karnaugh.

J2 = Q1

J1 = Q1

K2 = Q1

K1 = Q1

d) Una vez obtenidas las ecuaciones de cada entrada, implementaremos el circuito resultante en
Xilinx.
4

Lab. N10 Edicin de grafica en lgica secuencial

Figura N 2: Implementacin del circuito obtenido.

e) Procedemos a realizar la simulacin y obtenemos el diagrama de temporizacin

Figura N 3: Diagrama de estados de la mquina de estados.

Con el diagrama de tiempos se puede verificar que el circuito realiza la cuenta de 00-01-10-11

Cuando la mquina de estados llega a su cuenta mxima la cual es 1 1, se activar la salida

MAX, por lo cual puede llamarse final de conteo.

Este circuito realiza el mismo conteo de la mquina de estados de la figura N 1, por lo que
ambos son iguales con diferentes puertas, a estos podramos llamarlo contadores de 2 bits o
circuito de desplazamiento.

Lab. N10 Edicin de grafica en lgica secuencial

SEGUNDA PARTE:
El Siguiente diagrama de estados corresponde a un control de luces para un semforo, el cual presenta
un diagrama de estados como el que se muestra:

Este diagrama de estados se representa mediante el siguiente circuito:

Se pide:
a. Obtenga el diagrama de tiempos de circuito
b. Diga si el diagrama de estados corresponde al circuito.
c. Determine la tabla de diseo o transicin de la mquina de estados que dio origen al circuito.
DESARROLLO
a) Simulando el circuito en xilink se obtiene el siguiente diagrama el cual indica que no es el
circuito de la mquina de estado que se pide.

Lab. N10 Edicin de grafica en lgica secuencial

b)

Procedemos a desarrollar el circuito que da origen al diagrama de estados con flip flops tipo
D.

Tabla N 4:
tabla
de verdad
del FF D.
Tabla N 5: tabla de
excitacin del FF D

Una vez determinada la tabla de excitacin de la bscula tipo D, segn el diagrama de estados
desarrollaremos la tabla de diseo

Q2

Q1

Q0

Q2

Q1

Q0

Entrada
del FF 3
D2

Estado actual

Estado siguiente

Entrada
del FF 2
D1

Entrada
del FF 1
D0

Tabla N 6: Tabla de diseo para el diagrama de estados.

- Para reducir las ecuaciones de cada entrada realizaremos mapas de Karnaugh para cada
una.
7

Lab. N10 Edicin de grafica en lgica secuencial

Q1Q0
Q2

00

01

11

10

D0 = Q2 + Q1 * Q0 + Q1 * Q0

D1 = Q1*Q0*Q2

Q1Q0
Q2

00

01

11

10

D2 = Q1*Q0*Q2
-Una vez obtenidas las ecuaciones de cada entrada procedemos a implementar el circuito en
Xilinx.

Con los clculos realizados se dise el contador que est compuesto por flip-flops tipo D
8

Lab. N10 Edicin de grafica en lgica secuencial

Luego obtenemos el diagrama de tiempos en el cual se verifica los cambios de estado 001-010-100
Viendo las seales verificamos que Q0,Q1YQ2 SON

Tabla de verdad
clk

Decimal
0
1
2
3
4
5
6
7

Q2
0
0
0
0
1
1
1
1

Q1
0
0
1
1
0
0
1
1

Q0
0
1
0
1
0
1
0
1

Green
0
1
0
0
0
0
0
0

Yellow
0
0
1
0
0
0
0

Red
0
0
0
0
1
0
0
0

El clock solo detectara los nmeros 001-010-100 y cuando detecta otro nmero lo manda a 001 para seguir la secuencia a
la que se dise la mquina de estado.

Aplicacin de lo aprendido

Lab. N10 Edicin de grafica en lgica secuencial

PASO 1
ESTADOS A TENER:
Semforo P

Semforo S

Semforo P

Semforo S

Para la solucin del problema empecemos sin considerar los pulsadores:

Estados son:
10

01

Donde el tiempo de transicin es de 1 minuto, para ello el tiempo del clock debe ser 1minuto.
El diseo es el siguiente:
Tabla de estados:
Estado Presente
Q1 (N-S) Q0(E-O)
O
1
1
0
0
0
1
1

Estado siguiente
Q1 (N-S) Q0(E-O)
0
1
1
0
0
1
0
1
Tabla N 7.

Tabla de excitacin
D1
D0
0
1
1
0
0
1
0
1

De la tabla anterior extraemos las ecuaciones:

D1= Q1*Q0

D2=Q0+Q2

10

Lab. N10 Edicin de grafica en lgica secuencial

Conclusiones y observaciones

Se concluye que el software ISE PROJECT es una herramienta muy potente para el diseo y
simulacin de circuitos lgicos secuenciales.

La opcin de simulacin funcional nos permite conocer las respuestas del circuito, sin mostrar
el retardo que existe.

Para el anlisis de los circuitos lgicos secuenciales se debe de tener presente que existen
retardos en los dispositivos, para as disear un circuito ms eficiente.

El circuito de la segunda parte cumple la funcin de un contador en anillo.

El segundo circuito no perteneca al diagrama de estados presentado, ya que en la entrada del

primer FF nunca ingresaba un valor diferente de 0.

11