Você está na página 1de 55

Eletrnica Digital II

Exemplo de um CI com encapsulamento DIP.

Diagrama do CI 74XX76.

Esquema interno do protoboard e colocao do CI com ligaes.

Aula Prtica 1
Ensaio 1 Um Flip-Flop JK
a) Objetivo: Testar e observar o funcionamento do flip-flop JK
b) Material Utilizado: CI 74XX76
c) Montar o circuito da Figura 1 e completar a Tabela 1. (74XX76 = VCC pino 5 e GND
pino13)

Figura 1 Um Flip-Flop JK

Ensaio 2 Dois Flip-Flops JK


a) Objetivo: Testar e observar o funcionamento de dois flip-flops JK
b) Material Utilizado: CI 74XX76.
c) Montar o circuito da Figura 2 e completar a Tabela 2 (74XX76 = VCC pino 5 e GND
pino13)

Figura 2 Dois Flip-Flops JK

Ensaio 3 Flip-Flop JK configurado com T


a) Objetivo: Testar e observar o funcionamento de um flip-flop JK configurado como T.
b) Material Utilizado: CI 74XX76.
c) Montar o circuito da Figura 3 e completar a Tabela 3
(74XX76 = VCC pino 5 e GND pino13)

Figura 3 Flip-Flops JK configurado como T.

Ensaio 4 Flip-Flop JK configurado com D


a) Objetivo: Testar e observar o funcionamento de um flip-flop JK configurado como D.
b) Material Utilizado: CI 74XX76.
c) Montar o circuito da Figura 4 e completar a Tabela 4 - (74XX76 = VCC pino 5 e GND
pino13)

Figura 4 Flip-Flops JK configurado como D.

Resultados da Aula Prtica 1


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Um Flip-Flop JK
Entradas

Sadas

Preset

Clear

Clock

L1

L0

0
1
0
1
0
0
1
1
0
0
0
0
1
1
0
0
1
1

1
0
1
0
1
1
1
1
0
0
1
1
0
0
0
0
1
1

0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Tabela 1 - Flip-Flop JK

Ensaio 2 Dois Flip-Flops JK


Entradas

Sadas

Preset

Clear

Clock

Q (11)

Q (10)

Q (15)

Q (14)

L3

L2

L1

L0

0
1
0
1
0
0
1
1

1
0
1
0
1
1
1
1

0
0
1
0
1
1
1
1

0
1
0
1
1
1
1
1

0
1
0
1
0
1
0
1

0
0
0
0
1
1
0
0
1
1

0
0
1
1
0
0
0
0
1
1

1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1

0
1
0
1
0
1
0
1
0
1
Tabela 2 - Flip-Flop JK

Ensaio 3 Flip-Flop JK configurado como T


Entradas

Sadas

JeK

Preset

Clear

Clock

L1

L0

1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0

0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1

1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Tabela 3 - Flip-Flop JK configurado como T

Ensaio 4 Flip-Flop JK configurado como D


Entradas

Sadas

Preset

Clear

Clock

L1

L0

0
0
0

0
1
0

1
0
1

1
0
1

0
1
1
1
1
1
1
1
1
1
0
0
0
0

1
1
1
1
1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1

Tabela 4 - Flip-Flop JK configurado como D

Aula Prtica 2
Ensaio 1 Flip-Flop JK
a) Objetivo: Observar o funcionamento do flip-flop e a necessidade da aplicao de um
pulso completo de Clock para que o dispositivo atue corretamente. b) Material Utilizado:
CI 74XX76.
c) Montar o circuito da Figura 5 e completar a Tabela 5. (74XX76
= VCC pino 5 e GND pino13)

Figura 5 Flip-Flop JK

Ensaio 2 - Flip-Flop D
a) Objetivo: Observar que a transferncia de informao da entrada D para a sada ocorre
na subida do Clock, e que as entradas podem mudar de estado durante a permanncia do
Clock em 1 ou 0, sem alterao da sada.
6

b) Material Utilizado: CI 74XX74


c) Montar o circuito da Figura 6 e completar a Tabela 6.
(74XX74 = VCC pino 14 e GND pino 7)

Figura 6 Flip-Flop D

Ensaio 3 Flop D com Preset e Clear


a) Objetivo: Observar na tabela de funcionamento que um 0 na linha do Preset faz Q ir
para nvel 1, e um 0 na linha Clear faz a sada Q ir para 0, e que as linhas Preset e Clear
tm prioridade sobre as outras linhas de entrada. b) Material Utilizado: CI 74XX74
c)Montar o Circuito da Figura 7 e completar a Tabela 7.
(74XX74 = VCC pino 14 e GND pino 7)

Figura 7 Flip-Flop D com Clear e Preset

Ensaio 4 Flip-Flop D (tempo de Set-up)


a) Objetivo: Observar na tabela de funcionamento que quando a chave C vai de 0 para
1, a sada deveria mudar pois a entrada est com 1. Isto no ocorre devido ao tempo
de setup.
7

b) Material Utilizado: CI 74XX74


c) Montar o Circuito da Figura 8 e e completar a Tabela 8
(74XX74 = VCC pino 14 e GND pino 7)

Figura 8 Flip-Flop D para teste do tempo de set-up

Ensaio 5 Flop D (com atraso na linha de clock)


a) Objetivo: Observar na tabela de funcionamento que o atraso devido a insero das
portas inversoras proporciona um funcionamento correto do flip-flop. b) Material
Utilizado: CI 74XX74 e CI 74XX04
c) Montar o Circuito da Figura 9 e Completar a Tabela 9.
(74XX74 = VCC pino 14 e GND pino 7) e (74XX04 = VCC pino 14 e GND pino 7)

Figura 9 Flip-Flop D com atraso na linha de clock

Resultados da Aula Prtica 2


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Flip-Flop JK
Entradas

Sadas

Clock

L1

L0

0
0
0
1
1
1
0
0
0
1
1
1

0
0
0
0
0
0
1
1
1
1
1
1

0
1
0
0
1
0
0
1
0
0
1
0

Tabela 5 Tabela de funcionamento do Flip-Flop 74XX76

Ensaio 2 - Flip-Flop D
Entradas

Sadas

Clock

L1

L0

0
0
0
1
1
1
1
0
1
0

0
1
0
0
1
0
1
1
1
1
Tabela 6 Tabela de funcionamento do Flip-Flop 74XX74

Ensaio 3 Flip-Flop D com Preset e Clear


Entradas

Sadas

Preset

Clear

Clock

L1

L0

1
1
1
0
0
0
1
1
1
1
0
0

1
1
1
1
1
1
1
0
0
0
0
0

0
1
0
0
1
1
0
0
0
1
1
0

0
0
0
0
0
0
0
0
1
1
1
0

Tabela 7 Tabela de funcionamento do Flip-Flop 74XX74 com Clear e Preset

Ensaio 4 Flip-Flop D (tempo de Set-up)


Entradas

Sadas

D = CLK

Clear

L1

L0

0
0
1

0
1
1

Tabela 8 Tabela de funcionamento do Flip-Flop D (tempo de Set-up)

Ensaio 5

Flop D (com atraso na linha de clock)


Entradas

Sadas

D = CLK

Clear

L1

L0

0
0
1

0
1
1

Tabela 9 Tabela de funcionamento do Flip-Flop D (com atraso em clock)

10

Aula Prtica 3
Ensaio 1 Flip-Flop JK
a) Objetivo: Observar o funcionamento do flip-flop e a necessidade da aplicao de um
pulso completo de Clock para que o dispositivo atue corretamente. b) Material
Utilizado: CI 74XX76
c) Montar o Circuito da Figura 10 e completar a Tabela 10.
(74XX76 = VCC pino 5 e GND pino13)

Figura 10 Flip-Flop JK

Ensaio 2 - Flip-Flop D
a) Objetivo: Observar que a transferncia de informao da entrada D para a sada ocorre
na subida do Clock, e que as entradas podem mudar de estado durante a permanncia do
Clock em 1 ou 0, sem alterao da sada. b) Material Utilizado: CI 74XX74
c)Montar o Circuito da Figura 11 e completar a Tabela 11.
(74XX74 = VCC pino 14 e GND pino 7)

Figura 11 Flip-Flop D

11

Ensaio 3 Flip-Flop D com Preset e Clear


a) Objetivo: Observar na tabela de funcionamento que um 0 na linha do Preset faz Q ir
para nvel 1, e um 0 na linha clear faz a sada Q ir para 0, e que as linhas Preset e Clear
tm prioridade sobre as outras linhas de entrada. b) Material Utilizado: CI 74XX74
c) Montar o circuito da Figura 12 e completar a Tabela 12.
(74XX74 = VCC pino 14 e GND pino 7)

Figura 12 Flip-Flop D com Clear e Preset

Ensaio 4 Flip-Flop T utilizando um JK


a) Objetivo: Observar que um JK pode ser ligado de forma a obter um flip-flop T e que
neste caso, seu funcionamento respeita a tabela do flip-flop T. b) Material Utilizado:
CI 74XX76
c) Montar o circuito da Figura 13 e completar a Tabela 13. (74XX76
= VCC pino 5 e GND pino13)

Figura 13 Flip-Flop JK

12

Resultados da Aula Prtica 3


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Flip-Flop JK
Entradas

Sadas Q

Clock

0
0
1
1
0
0
1
0
0
1
1
1
0
0
1
1
0
0
1
1
1
0

0
0
0
1
1
1
1
0
1
1
0
1
1
1
0
0
0
1
1
1
1
0

0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
0
1

L1

L0

Tabela 10 Tabela de funcionamento do Flip-Flop 74XX76

13

Ensaio 2 - Flip-Flop D
Entradas

Sadas

Clock

0
0
0
1
1
1
1
0
1
0
0
0
1
0
1
0

0
1
0
0
1
0
1
1
1
1
0
1
0
1
0
0

L1

L0

Tabela 11 Tabela de funcionamento do Flip-Flop 74XX74

Ensaio 3 Flip-Flop D com Preset e Clear


Entradas

Sadas

Preset

Clear

Clock

1
1
1
0
0
1
1
1
1
0
0
1
1
1
1
1
1
1

1
1
1
1
1
1
0
0
0
0
0
1
1
1
1
1
1
1

0
1
0
0
1
0
0
0
1
1
0
1
0
1
0
1
0
1

0
0
0
0
0
0
0
1
1
1
0
0
1
0
1
0
1
0

L1

L0

Tabela 12 Tabela de funcionamento do Flip-Flop 74XX74 com Clear e Preset

14

Ensaio 4 Flip-Flop T utilizando um JK


Entradas

Sadas Q

Clock

A
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
0
0
0
1
1
1
0

B
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
0
0
0
1
1
1
0

C
0
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
0
1

L1

L0

Tabela 13 Tabela de funcionamento do Flip-Flop 74XX76 com a configurao do tipo T.

15

Aula Prtica 4
Ensaio 1 Flip-Flop JK
a) Objetivo: Observar o funcionamento do flip-flop JK.
b) Material Utilizado: CI 74XX76
c) Montar o circuito da Figura 14 e completar a Tabela 14 e o Diagrama 1 (74XX76 =
VCC pino 5 e GND pino13)

Figura 14 Flip-Flop JK

Ensaio 2 Flip-Flop D
a) Objetivo: Observar o funcionamento do flip-flop D.
b) Material Utilizado: CI 74XX74
c) Montar o circuito da Figura 15 e completar a Tabela 15 e o Diagrama 2
(74XX74 = VCC pino 14 e GND pino 7)

Figura 15 Flip-Flop D

16

Ensaio 3 Flip-Flop T
a) Objetivo: Observar o funcionamento do flip-flop T.
b) Material Utilizado: CI 74XX76
c) Montar o circuito da Figura 16 e completar a Tabela 16 e o Diagrama 3.
(74XX76 = VCC pino 5 e GND pino13)

Figura 16 Flip-Flop K

Ensaio 4 Flip-Flop JK
a) Objetivo: Observar o funcionamento do flip-flop JK.
b) Material Utilizado: CI 74XX76
c) Montar o circuito da Figura 17 e completar a Tabela 17 e o Diagrama 4 (74XX76 =
VCC pino 5 e GND pino13)

Figura 17 Flip-Flop JK Ensaio 5 Flip-Flop D.

17

Ensaio 5 Flip-Flop D
a) Objetivo: Observar o funcionamento do flip-flop D.
b) Material Utilizado: CI 74XX74
c) Montar o circuito da Figura 18 e completar a Tabela 18 e o Diagrama 5.
(74XX74 = VCC pino 14 e GND pino 7)

Figura 18 Flip-Flop D

Ensaio 6 Flip-Flop T
a) Objetivo: Observar o funcionamento do flip-flop T.
b) Material Utilizado: CI 74XX76
c) Montar o circuito da Figura 19 e completar a Tabela 19 e o Diagrama 6.
(74XX76 = VCC pino 5 e GND pino13)

Figura 19 Flip-Flop JK

18

Resultados da Aula Prtica 4


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Flip-Flop JK
Entradas

Sadas

Preset

Clear

Clock

L1

L0

0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1

0
0
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1

0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Tabela 14 - Flip-Flop JK

J
K
PR
CL
CLK
Q
Diagrama 1 - Flip-Flop JK

19

Ensaio 2 Flip-Flop D
Entradas
D

Preset

A
0
0
0
1
0
1
0
1
0
1
1
1
0
0
1
0
0
1

B
0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1

Clear

Sadas
Clock

C
D
0
0
0
1
0
0
0
1
0
0
0
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
Tabela 15 - Flip-Flop D

L1

L0

D
PR
CL
CLK
Q
Diagrama 2 - Flip-Flop D

20

Ensaio 3 - Flip-Flop T
Entradas
J

Preset

A
0
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
1
1

B
0
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
1
1

C
0
0
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
1

Sadas
Clear

Clock

D
E
0
0
0
1
0
0
0
1
0
0
0
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
Tabela 16 - Flip-Flop T

L1

L0

J
K
PR
CL
CLK
Q
Diagrama 3 - Flip-Flop T

21

Ensaio 4 Flip-Flop JK

Entradas
J

Preset

A
0
0
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1

B
0
0
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1

C
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Sadas
Clear

Clock

D
E
1
0
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
Tabela 17 - Flip-Flop JK

L1

L0

J
K
PR
CL
CLK
Q
Diagrama 4 - Flip-Flop JK

22

Ensaio 5 Flip-Flop D

Entradas
D

Preset

A
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1

B
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0

Clear

Sadas
Clock

C
D
1
0
0
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
0
0
1
1
Tabela 18 - Flip-Flop D

L1

L0

D
PR
CL
CLK
Q
Diagrama 5 - Flip-Flop D

23

Ensaio 6- Flip-Flop T

Entradas
J

Preset

A
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

B
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

C
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

Sadas
Clear

Clock

D
E
1
0
0
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
0
1
1
Tabela 19 - Flip-Flop T

L1

L0

J
K
PR
CL
CLK
Q
Diagrama 6 - Flip-Flop T

24

Aula Prtica 5
Ensaio 1 Contador Assncrono crescente
a) Objetivo: Observar o funcionamento do contador assncrono crescente.
b) Material Utilizado: 2 CI 74XX76
c) Montar o circuito da Figura 20 e completar a Tabela 20. (74XX76 = VCC pino 5 e
GND pino13)

Figura 20 - contador assncrono crescente

Ensaio 2 Contador Assncrono decrescente


a) Objetivo: Observar o funcionamento do contador assncrono decrescente.
b) Material Utilizado: 2 CI 74XX76
c) Montar o circuito da Figura 21 e completar a Tabela 21. (74XX76 = VCC pino 5 e
GND pino13)

Figura 21 - contador assncrono decrescente

25

Ensaio 3

Contador Assncrono crescente controlado

a) Objetivo: Observar o funcionamento do contador assncrono crescente controlado.


b) Material Utilizado: 2 CI 74XX76
c) Montar o circuito da Figura 22 e completar a Tabela 22.
(74XX76 = VCC pino 5 e GND pino13)

Figura 22 - contador assncrono crescente controlado

26

Resultados da Aula Prtica 5


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Contador Assncrono crescente


Clear

Clock

0
1
1
1

Sadas
L3

L2

L1

L0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
Tabela 20 Contador Assncrono crescente

27

Ensaio 2

Contador Assncrono decrescente

Preset

Clock

0
1

Sadas
L3

L2

L1

L0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
Tabela 21 Contador Assncrono Decrescente

28

Ensaio 3

Contador Assncrono crescente controlado

Clear

Controle

Clock

0
1

X
0

1
1
1
1
1
1

1
1
1
1
1
1

1
1
1
1
1

0
0
1
1
1

1
1
1
1
1

1
0
1
1
1

1
1
1
1
1

1
0
1
1
1

Sadas
L3

L2

L1

L0

Tabela 22 Contador Assncrono Crescente Controlado

29

Aula Prtica 6
Ensaio 1 Contador sncrono crescente
a) Objetivo: Observar o funcionamento do contador sncrono crescente.
b) Material Utilizado: 2 CI 74XX76

1 CI 74XX00

1 CI 74XX10

c) Montar o circuito da Figura 23 e completar a Tabela 23.


(74XX76 = VCC pino 5 e GND pino13)
(74XX00 e 74XX10 = VCC pino 14 e GND pino 7)

Figura 23 - contador assncrono crescente controlado

30

Ensaio 2 Contador de dcadas


a) Objetivo: Observar o funcionamento do contador de dcadas.
b) Material Utilizado: 1 CI 74XX90
c) Montar o circuito da Figura 24 e completar a Tabela 24.
(74XX90 = VCC pino 5 e GND pino 10)

Figura 24 - contador de dcadas

Tabela para Reset/Contagem do CI 74XX90

31

Resultados da Aula Prtica 6


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Contador sncrono crescente


Clear

Clock

Sadas
L3

L2

L1

L0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1

Tabela 23 Contador sncrono Crescente

32

Ensaio 2 Contador de dcadas


Entradas Reset/Contagem

Entradas

Sadas

R0(1)

R0(2)

RG(1)

RG(2)

QD

QC

QB

QA

L3

L2

L1

L0

Tabela 24 Contador de Dcadas

33

Aula Prtica 7
Ensaio 1 Contador de dcadas
a) Objetivo: Observar o funcionamento do contador de dcadas.
b) Material Utilizado: 1 CI 74XX90.
c) Montar o circuito da Figura 25 e completar a Tabela 25.
(74XX90 = VCC pino 5 e GND pino 10)

Figura 25 - contador de dcadas

34

Ensaio 2 Contadores em cascata


a) Objetivo: Observar o funcionamento dos contadores em cascata
b) Material Utilizado: 2 CI 74XX90
Montar o circuito da Figura 26 e completar a Tabela 26.
(74XX90 VCC pino 5 e GND pino 10)

Figura 26 contadores em cascata

Tabela para Reset/Contagem do CI 74XX90

35

Resultados da Aula Prtica 7


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Contador de dcadas


Entradas
Reset/Contagem

Entrada

R0(1)
E

R0(2)
F

RG(1)
G

RG(2)
H

A
A

1
0
0

1
X
X

X
0
0

X
X
X

0
0
0
0
0
0

X
X
X
X
X
X

0
0
0
0
0
0

X
X
X
X
X
X

0
0
0
0
0
0

X
X
X
X
X
X

0
0
0
0
0
0

X
X
X
X
X
X

Sadas
QD
L3

QC
L2

QB
L1

QA
L0

Sada
Em
decimal

Tabela 25 Contador de Dcadas

Ensaio 2 Contadores em cascata


Entradas Reset

Entrada

Dezenas
R0(1) R0(2)

Unidades
R0(1) R0(2)

1
0

1
0

Sadas
QD
L7

Dezenas
QC QB QA
L6

L5

L4

QD
L3

Unidades
QC QB
L2

L1

Q
A
L0

Sada em
Decimal

36

37

0
0

0
0

38

Tabela 26 Contador em cascata

Aula Prtica 8
Ensaio 1 registrador de 4 bits
a) Objetivo: Observar o funcionamento de um registrador de 4 bits.
b) Material Utilizado: 2 CI 74XX74
c) Montar o circuito da Figura 27 e completar a Tabela 27. (74XX74 = VCC pino 14 e
GND pino 7)

Figura 27 registrador de 4 bits

Ensaio 2 registrador de 4 bits melhorado


a) Objetivo: Observar o funcionamento de um registrador de 4 bits. Quando F=0 as
sadas sero 0 (clear), G=0 no se pode carregar o registrador, com G=1 carrega-se as
informaes de A,B,C,D, porm com G=0 a informao anterior mantida no
registrador. b) Material Utilizado: 3 CI 74XX00 e 2 CI 74XX74
c) Montar o circuito da Figura 28 e completar a Tabela 28..
(74XX00 = VCC pino 14 e GND pino 7)
(74XX74 = VCC pino 14 e GND pino 7)

39

Figura 28 registrador de 4 bits melhorado

Ensaio 3 registradores de deslocamento a esquerda


a) Objetivo: Observar o funcionamento de um registrador de deslocamento a esquerda.
b) Material Utilizado: 2 CI 74XX74.
c) Montar o circuito da Figura 29 e completar a Tabela 29.
(74XX74 = VCC pino 14 e GND pino 7)

Figura 29 registrador de deslocamento a esquerda

40

Ensaio 4 registradores de deslocamento a direita


a) Objetivo: Observar o funcionamento de um registrador de deslocamento a direita.
b) Material Utilizado: 2 CI 74XX74
c) Montar o circuito da Figura 30 e completar a Tabela 30.
(74XX74 VCC pino 14 e GND pino 7)

Figura 30 registrador de deslocamento a direita

Resultados da Aula Prtica 8


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 registrador de 4 bits


Entradas

Clock

A
0

B
0

C
0

D
0

Sadas
L3

L2

L1

L0

Tabela 27 Registrador de 4 bits

41

Ensaio 2 registrador de 4 bits melhorado


Load
(Carga)
G
0
0
0
0
1
0
1
0

Entradas
A
0
0
1
1
1
0
0
1

B
0
0
0
1
1
0
0
1

C
0
0
1
1
1
0
1
1

D
0
0
0
0
0
0
1
1

Clock

Clear

H
0
0

F
0
1
1
1
1
1
1
1

Sadas
L3

L2

L1

L0

Tabela 28 Registrador de 4 bits melhorado

Ensaio 3 registradores de deslocamento a esquerda


Clear

Entrada

Clock

B
0
1
1
1
1
1
1
1
1

A
X
1
1
1
1
0
0
0
0

C
X

Sadas
L3

L2

L1

L0

Tabela 29 Registrador de deslocamento a esquerda

Ensaio 4 registradores de deslocamento a direita


Clear

Entrada

Clock

B
0
1
1
1
1
1
1
1
1

A
X
1
1
1
1
0
0
0
0

C
X

Sadas
L3

L2

L1

L0

Tabela 30 Registrador de deslocamento a direita

42

Aula Prtica 9
Ensaio 1 Registrador de deslocamento controlado
a) Objetivo: Observar o funcionamento de um registrador de deslocamento controlado.
O B serve como clear para o circuito, D controla o deslocamento quando D=0 no h
deslocamento e assim os dados so mantidos, quando D=1 o registrador no 1 clock
recebe o bit da entrada A, no clock seguinte ocorre o deslocamento para L3 e assim
por diante.
b) Material Utilizado: 3 CI 74XX00

2 CI74XX74

c) Montar o circuito da Figura 31 e completar a Tabela 31.


(74XX00 e 74XX74 = VCC pino 14 e GND pino 7)

Figura 31 Registrador de deslocamento controlado

43

Ensaio 2 Registrador de deslocamento com carga paralela


a) Objetivo: Observar o funcionamento de um registrador de deslocamento com carga
paralela. Quando B=0 e D=0 os dados so mantidos aps o clock, quando B=0 e D=1
o registrador e carregado com os dados da entrada, quando B=1 e D=0 o contedo
do registrador deslocado a cada clock.
b) Material Utilizado: 3 CI 74XX00

2 CI 74XX74

1 CI 74XX02

2 CI 74XX10

c) Montar o Circuito da Figura 32 e completar a Tabela 32.


(74XX00 e 74XX02 e 74XX10 e 74XX74 = VCC pino 14 e GND pino 7)

Figura 32 registrador de deslocamento com carga paralela

44

Resultados da Aula Prtica 9


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Registrador de deslocamento controlado


Clear

Deslocamento

Entrada

Clock

B
0
1
1
1
1
1
1
1
1
1
1
1

D
X
0
1
1
1
1
1
0
0
1
1
1

A
X
1
1
1
1
1
0
0
0
0
0
0

C
X

Sadas
L3

L2

L1

L0

Tabela 31 Registrador de deslocamento controlado

Ensaio 2 Registrador de deslocamento com carga paralela


Clear

Deslocamento

Carga

VCC/GND
0
1
1
1
1
1
1
1
1

B
X
0
0
0
0
1
1
1
1

D
X
0
1
1
1
0
0
0
0

Entrada
A
X
X
X
X
X
1
1
1
1

E
X
X
1
1
0
X
X
X
X

F
X
X
0
1
0
X
X
X
X

G
X
X
1
0
0
X
X
X
X

Clock
H
X
X
0
0
0
X
X
X
X

C
X

Sadas
L3

L2

L1

L0

Tabela 32 Registrador de deslocamento com carga paralela

45

Aula Prtica 10
Ensaio 1 Comparador A>B
a) Objetivo: Observar o funcionamento de um comparador A>B.
b) Material Utilizado: 1 CI 74XX00
c) Montar o Circuito da Figura 33 e completar a Tabela 33.
(74XX00 = VCC pino 14 e GND pino 7)

Figura 33 Comparador A>B

Ensaio 2 Comparador A<B


a) Objetivo: Observar o funcionamento de um comparador A<B.
b) Material Utilizado: 1 CI 74XX00
c) Montar o Circuito da Figura 34 e completar a Tabela 34. (74XX00 = VCC pino 14 e
GND pino 7) d) Completar a Tabela 2

Figura 34 Comparador A<B

Ensaio 3 Comparador AB
a) Objetivo: Observar o funcionamento de um comparador AB.
b) Material Utilizado: 1 CI 74XX00
c) Montar o Circuito da Figura 35 e completar a Tabela 35. (74XX00 = VCC pino 14 e
GND pino 7) d) Completar a Tabela 3

Figura 03 Comparador AB

46

Ensaio 4 Comparador AB
a) Objetivo: Observar o funcionamento de um comparador AB.
b) Material Utilizado: 1 CI 74XX00
c) Montar o Circuito da Figura 36 e completar a Tabela 36. (74XX00 = VCC pino 14 e
GND pino 7) d) Completar a Tabela 4

Figura 36 Comparador AB

Ensaio 5 Comparador AB
a) Objetivo: Observar o funcionamento de um comparador AB.
b) Material Utilizado: 1 CI 74XX00
c) Montar o Circuito da Figura 37 e completar a Tabela 37. (74XX00 = VCC pino 14 e
GND pino 7) d) Completar a Tabela 5

Figura 37 Comparador AB

Ensaio 6 Comparador A=B


a) Objetivo: Observar o funcionamento de um comparador A=B.
b) Material Utilizado: 1 CI 74XX00
c) Montar o Circuito da Figura 38 e completar a Tabela 38. (74XX00 = VCC pino 14 e
GND pino 7) d) Completar a Tabela 6

Figura 38 Comparador A=B

47

Resultados da Aula Prtica 10


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

Ensaio 1 Comparador A>B


Entradas

Saida

0
0
1
1

0
1
0
1

L0

Tabela 33 Comparador A>B

Ensaio 2 Comparador A<B


Entradas

Saida

0
0
1
1

0
1
0
1

L0

Tabela 34 Comparador A<B

Ensaio 3 Comparador AB
Entradas
A
0
0
1
1

Saida
B
0
1
0
1

L0

Tabela 35 Comparador AB

48

Ensaio 4 Comparador AB
Entradas
A
0
0
1
1

Saida
B
0
1
0
1

L0

Tabela 36 Comparador AB

Ensaio 5 Comparador AB
Entradas
A
0
0
1
1

Saida
B
0
1
0
1

L0

Tabela 37 Comparador AB

Ensaio 6 Comparador A=B


Entradas
A
0
0
1
1

Saida
B
0
1
0
1

L0

Tabela 38 Comparador A=B

49

Ensaio 7 Comparador de magnitude


Entradas de
Cascateamento

Entradas de Comparao
A3
A

A2
B

A1
C

A0
D

B3
E

B2
F

B1
G

B0
H

A>B
GND

A<B
GND

A=B
J

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0

Sadas
A>B
L2

A=B
L1

A<B
L0

Tabela 38 Comparador de magnitude

50

Aula Prtica 11
Gerao e Check de Paridade
Pode-se definir paridade como a adio de um bit a uma palavra binria, para se
assegurar a integridade dos dados. H dois tipos de paridade: par e mpar. Para se
gerar uma paridade mpar, um bit adicionado a cada palavra de modo que o nmero
de 1s na palavra seja impar. Por exemplo, se uma palavra representando um
caractere, quando fornecida por um computador ou outro dispositivo, consiste de 7 bits,
um 8 bit acrescentado a palavra para tomar o nmero de 1's no caractere de 8 bits
mpar. A paridade par o complemento da paridade mpar. Se paridade par for usada, o
nmero de 1's em cada caractere tem que ser par. Este processo de somar um bit para
fazer a paridade par ou mpar chamado de gerao de paridade.
Exemplo:
Os caracteres X, Y e Z so recebidos de um computador. Gerar um oitavo bit para
manter:
a) Paridade par
b) Paridade mpar.
onde:
X=0101011
Y=0000000
Z=1111111
Soluo:
a) Paridade par
X=0101011 o bit de paridade 0
Y=0000000 o bit de paridade 0
Z=1111111 o bit de paridade 1
b) Paridade mpar
X=0101011
o bit de paridade 1
Y=0000000
o bit de paridade 1
Z=1111111
o bit de paridade 0
Check de Paridade
Cheque de paridade o processo de se examinar todos n bits de uma palavra, para
determinar se o nmero de 1's nos n bits mpar ou par. e indicar um erro se a
paridade estiver errada.
A Tabela 39 mostra o cheque de paridade mpar para 4 entradas.

51

Tabela 39 - Cheque de paridade mpar para 4 entradas

Na Tabela 39, observa-se que o cheque de paridade 1 se houver um nmero mpar de


entradas 1.
Um circuito que satisfaa a Tabela 39 pode ser implementado por OU exclusivos,
conforme mostra a Figura 39.

Figura 39 - Circuito de cheque de paridade Impar


Existe uma relao geral entre circuitos de paridade e gates OU Exclusivos, que a
seguinte: Se todas sadas de um registrador so ligadas a OU exclusivos, a sada do
circuito OU exclusivo 1 somente se o nmero de 1's da palavra de entrada mpar.
Gerao deParidade
A gerao de paridade envolve o acrscimo um bit extra a uma palavra de n bits,
para se produzir a paridade apropriada na palavra de n + 1 bits. Um circuito para gerar a
paridade apropriada pode ser construdo usando-se OU Exclusivos. Se, por exemplo,
requerido paridade. mpar, a palavra de n bits checada para paridade mpar. Se o
nmero de 1's na palavra de n bits examinada mpar, um 0 deve ser escrito no bit de
paridade, e o nmero impar de 1's na palavra assim preservado. Se, o nmero de 1's
for par, um 1 deve ser escrito na palavra de n bits examinada como bit de paridade, de
modo que a palavra de n + 1 bits tenha paridade mpar.
52

No circuito de cheque de paridade da Figura 39 a gerao do bit de paridade obtida


invertendo-se o bit de cheque.
Ensaio 1 Cheque de paridade mpar
a) Objetivo: Observar o funcionamento de um circuito para verificar a paridade mpar.
b) Material Utilizado: 1 CI 74XX86
c) Montar o circuito da Figura 40 e completar a Tabela 40. (74XX86 = VCC pino 14 e
GND pino 7)

Figura 40 Cheque de paridade mpar

Ensaio 2 Gerao de paridade mpar


a) Objetivo: Observar o funcionamento de um gerador de paridade mpar
b) Material Utilizado: 1 CI 74XX86
c) Montar o circuito da Figura 41 e completar a Tabela 41.
(74XX86 = VCC pino 14 e GND pino 7)

Figura 41 Gerador de paridade mpar

Resultados da Aula Prtica 11


Nomes:________________________________________________________________
________________________________________________________________
________________________________________________________________
Bancada:_________________

Kit: _____________________

53

Ensaio 1 Cheque de paridade mpar


Entradas
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Sada Cheque de
paridade
D
1
0
0
1
0
1
1
0

L0

Tabela 40 Cheque de paridade impar

Ensaio 2 Gerao de paridade mpar


Entradas
A
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0

C
0
0
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0

Sada
Bit de paridade mpar
D
0
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0

L0

Tabela 41 Gerao de paridade impar

Diagrama dos componentes

54

55