Você está na página 1de 10

12/06/2016

MemriasDRAMTiposeTecnologia

MemriasDRAM
TiposeTecnologia
MarcosPortnoi
EngenhariaEltricaUNIFACS
02.05.1999

Introduo
QuatroanosatrsnohaviamuitooquesedizersobrememriaRAM.TodososPC'svinhamcom
RAMtipoFPM(FastPageMode),quefuncionavaaumavelocidadedecercade100nsa80ns.O
desenvolvimentodasplacasmeeCPUsobrepujaramacapacidadedefornecimentodedadosda
RAMFPMemtempohbil.Atualmente,observaseumasriededesignsdiferentesdeRAM.
Devidoalimitaesdecusto,todososcomputadores,excetoaquelestopodelinha,tmutilizado
memria DRAM (Dynamic RAM) como principal. Originalmente, estas eram assncronas e single
bankoubanconico,umavezqueosprocessadoreseramrelativamentelentos.Maisrecentemente
interfacessncronasforamproduzidas,comumasriedevantagens.
AquiobjetivasemostrarosdiversostiposdememriaDRAMesuasprincipaiscaractersticas,alm
deumabrevedescriodofuncionamentodeumaDRAM.

ComooperaaDRAM
UmamemriaDRAMpodeserpensadacomoumarranjodeclulas,comoumatabelaouplanilha.
Estas clulas so feitas de capacitores e contm um ou mais bits de dados, a depender da
configuraodochip.Estatabelaendereadaatravsdedecodificadoresdelinhaecoluna,que
por sua vez recebem seus sinais de geradores de clock, denominados geradores CAS (Column
Address Strobe) e RAS (Row Address Strobe). De modo a minimizar o tamanho do pacote de
dados, os endereos de linha e coluna so multiplexados em buffers. Por exemplo, se h 11
endereos,entohaver11linhase11colunasdebuffers.Transistoresdeacessochamados"sense
amps"ouamplificadoresdesinal(numatraduolivre)soconectadosacadacolunademodoa
possibilitarasoperaesdeleituraerecuperaodochip.Umavezqueasclulassocapacitores
quesedescarregamparacadaoperaodeleitura,osenseampprecisarecuperarourestauraro
dado ali armazenado antes do fim do ciclo de acesso. Abaixo um grfico ilustra uma clula de
memriasendoacessadapelalinhaecoluna.

https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

1/10

12/06/2016

MemriasDRAMTiposeTecnologia

Os capacitores usados nas clulas de dados tendem a "perder" sua carga com o tempo, desta
maneira requerem uma renovao constante e peridica dos dados, sob pena de estes se
perderem.Estecicloderenovaochamaserefreshcycle.Umcontroladordeterminaotempoentre
os ciclos de refresh, e um contador assegura que toda a matriz (todas as linhas) sofrem refresh.
Logicamenteissosignificaquealgunsciclosdamquinasousadosparaaoperaoderefresh,e
istoimpactanaperformance.
Umacessotpicodememriaocorreriadaseguintemaneira.Primeiro,osbitsdalinhadeendereo
socolocadosnospinosdeendereamento.ApsumperododetempoosinalRAScai(avoltagem
diminui),oqueativaossenseampseprovocaotravamentodalinhadeendereonobuffer.Quando
o sinal RAS se estabiliza, a linha selecionada transferida para os senseamps ou transistores.
Logoaps,osbitsdacolunadeendereosopreparados,eentotravadosnobufferquandoosinal
CAScai,aomesmotempoemqueobufferdesada(outputbuffer)ativado.QuandoosinalCAS
seestabiliza,ostransistoresselecionadosalimentamseusdadosparaobufferdesada.

Encapsulamento

MemriaDRAMfeitadecircuitosintegrados,ouchips.Atualmenteamemriavemnoformatode
"mdulos" ou popularmente "pentes", que so pequenas placas de circuito impresso onde esto
soldadososchipsdememria.Estaplacadecircuitoimpresso,porsuavez,conectadanaplaca
meatravsdeslotsespecficos.

SIMM
SIMM a sigla em Ingls para Single InLine Memory Module, ou mdulo de memria de linha
simples.EstemdulopodecontervrioschipsdeDRAM.Ospinosopostosdecontatonapartede
baixodomdulosoconectadosentresi,demodoaformarapenasumcontatoeltrico.Mdulos
https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

2/10

12/06/2016

MemriasDRAMTiposeTecnologia

SIMMexistemem30e72pinos,quesuportamrespectivamente8e32bitsdedados.
DependendodonmerodebitsqueaCPUtransfereporciclodeclock,ouotamanhodobarramento
de dados, um ou outro tipo de SIMM precisa ser usado, em uma quantidade determinada. Por
exemplo,tomeseumaCPUcombarramentodedadosde32bits.SeaplacamesuportaSIMM's
de30pinos,ouseja,cadaSIMMsuporta8bits,entosonecessriosquatromdulosSIMM'sde
modo a perfazer 32 bits. Este tipo de configurao tipicamente de computadores antigos, onde
haviadoisbancosdistintosdeDRAM,cadaumcomquatroslotsparaconexodeSIMM's.ACPU
acessacadabancoumdecadavez.
VejaabaixoumdiagramaexemplodeumaSIMM.

DIMM
Dual InLine Memory Module, ou mdulo de memria em dupla linha. Estes mdulos so muito
parecidoscomosmdulosSIMM,adiferenaresidenofatodequeospinosopostosdecadalado
daplacadecircuitoimpressosoisolados,formandoconexeseltricasindependentes.Mdulos
DIMM so usados em computadores com barramentos de memria de 64 bits ou mais, como os
PentiumouPowerPC.Tm168pinosesuportam64bitsdebarramento.OndeduasSIMM'sde72
pinosprecisamserusadasafimdeperfazerobarramentode64bits,apenasummduloDIMM
suficiente.

https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

3/10

12/06/2016

MemriasDRAMTiposeTecnologia

OperaoAssncrona
Umainterfaceassncronaaquelaonde
um perodo mnimo de tempo
requerido e determinado de modo que
uma operao se complete. A cada
umadasoperaesinternasdeumchip
DRAM assncrono determinado um
tempomnimo,demodoqueseumciclo
declockocorreantesdestetempomnimo,outrociclodeclockprecisaocorrerantesqueaprxima
operaosejapermitidacomear.
ento bvio que todas essas operaes consomem um tempo significativo e provocam
preocupaoquantoaperformance.OfocoprincipaldosfabricantesdeDRAMtemsidoaumentaro
nmerodebitsporacesso,concentrarvriasoperaesdemodoaminimizarotemporequeridoou
aindaeliminaralgumasoperaesparacertostiposdeacesso.
Portas de Entrada/Sada mais largas seria o mais simples e barato mtodo de melhorar a
performance.Entretanto,umaportamaislargasignificariaanecessidadedemaispinosnochip,o
queresultariaemmaiortamanhodoencapsulamento.Ainda,amaiorsegmentaonecessriada
matriz (mais linhas de E/S = mais segmentos) resultaria numa pastilha maior de silcio. Tudo isso
significariamaiorcusto,oquequestionaoobjetivodautilizaodeRAMdinmica.Outroproblema
que mltiplos outputsou sadas requerem corrente eltrica adicional, causando rudo. Isso resulta
num chip mais lento, pois os dados no podem ser lidos at que o sinal se estabilize. Esses
problemas limitaram a largura da porta de E/S em 4 bits por bastante tempo, obrigando os
desenhistasdeDRAMabuscaroutrassoluesafimdeotimizaraperformance.

PageModeAccess
Implementandomodosespeciaisdeacesso,desenhistaspuderameliminaroperaesinternaspara
algunstiposdeacesso.AprimeiraimplementaosignificativafoichamadadePageModeAccess,
ouacessoemmodopgina.
Porestemtodo,osinalRASmantidoativo,demodoquetodauma"pgina"dedadostambm
mantida nos transistores ou sense amps. Novas colunas de endereos podem ser ento
repetidamentesinalizadassomentepelosinalCAS.Istoresultaemleiturasmuitomaisrpidas,pois
otempodepreparaoemanutenodaslinhasdeendereamentoeliminado.
Enquanto algumas aplicaes beneficiamse enormemente deste tipo de acesso, outras no vm
qualquervantagem.OPageModeoriginalfoimelhoradoesubstitudomuitorapidamente,demodo
quememriasDRAMdestetiposopraticamenteinexistentesatualmente.
Abaixoumdiagramailustraumacessopelomodopgina.

https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

4/10

12/06/2016

MemriasDRAMTiposeTecnologia

Aqui toda a linha 3 selecionada, formando a "pgina" 3, e nela as colunas 2 e 4 podem ser
individualmenteselecionadas,logicamenteumaapsaoutra.Comogeralmenteblocosdememria
soacessadosemseqncia,aseleodetodaumapginaaceleraoprocesso.

FastPageMode(FPM)
FastPageModeouMododeAcessodePginaRpidofoiumamelhoraemrelaoaomodode
pginaanterior,ondeotempodepreparaodacolunadeendereofoieliminadoduranteociclode
pgina. Isto foi obtido atravs da ativao dos buffers de coluna logo na queda de sinal RAS (ao
invsdeCAS).JqueosinalRASpermanecebaixodurantetodoociclodepgina,istoagecomo
uma"trava"transparentequandoCASestalto,epermitequeapreparaodoendereoacontea
tologoacolunadeendereosejavlida,aoinvsdeesperarqueosinalCAScaia.
OFPMrapidamentetornouseomtodomaisusadodeacessoparaDRAM's,eaindausadoem
vrios sistemas. O benefcio do FPM consumo reduzido de fora, principalmente porque as
correntesdesinalerecuperaonosonecessriasduranteosacessosdepgina.Apesardeque
oFPMfoiumaimportanteinovao,aindahalgumasdesvantagens.Amaissignificativaqueos
buffersdesadasodesligadosquandoosinalCASsobe.Otempomnimodecicloantesqueos
buffers de sada sejam desligados de 5ns, o que essencialmente adiciona pelo menos 5ns ao
tempodociclo.
MemriasFPMsousadashojesomenteemsistemasantigos,comoos486.

HyperPageModeouEDO
OltimograndeavanoparaasmemriasDRAMassncronasveionaformadoHyperpageModeou
EDO(Extended Data Out, ou sada de dados extendida). Esta inovao foi simplesmente o no
https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

5/10

12/06/2016

MemriasDRAMTiposeTecnologia

maisdesligamentodosbuffersdesadasubidadosinalCAS.Emessncia,issoeliminouotempo
deprecargadascolunasenquantoosdadossotravadoseretiradosparaobufferdesada,assim
permitindoqueotempomnimoparaqueCASestejabaixofossereduzido.Asubidadosinalpode
virentomaiscedo.
Emadiomelhoradecercade40%emtempodeacesso,EDOusaamesmaquantidadede
silcio e o mesmo tamanho de encapsulamento. De fato, os pentes de memria EDO so
visualmente idnticos aos FPM. As memrias EDO trabalham bem com velocidades de bus de
83MHzsemperdadeperformance,eseoschipsforemrpidososuficiente(55nsoumaisrpidos),
EDO pode ser usada at em placasme com bus de 100MHz. Para clocks de at 83MHz, a
diferena de velocidade entre EDO's e SDRAM's pequena, mas em 100MHz que a EDO
completamentederrotadaemperformancepelasSDRAM's,devidonecessidadedemaisciclosde
mquina.

AmemriaEDOhojeconsiderada
tambm ultrapassada, e produzida
limitadamente.EmpoucotempodeveserdefinitivamentesuplantadapelasmemriasSDRAM.

BurstEDO(BEDO)
BEDO,apesardeserumbomprojeto,jnasceumorto.Aadiodeummodoburst ou "rajada",
juntoaumaarquiteturadebancoduplo(dualbank)teriamproporcionadoostemposdeacessoa
66MHzesperadosparaumaSDRAM.Modoburstumavanosobreomodopgina,ondedepois
da entrada do primeiro endereo, os prximos trs endereos so gerados internamente,
consequentementeeliminandootemponecessrioparaaentradadeumanovacolunadeendereo.
A Intel, entretanto, decidiu que EDO no era mais vivel, e que as memrias SDRAM eram sua
arquiteturapreferida.Assim,noimplementaramosuporteaBEDOemseuschipsets.Comefeito,
vrios fabricantes de memria investiram somas considerveis de tempo e capital no
desenvolvimentodasSDRAMnestadcada,eelesnoficarammuitosatisfeitoscomaarquitetura
BEDO,queprometiatemposdeacessomuitobaixosquerivalizariamcomaSDRAM,possivelmente
atmaisbaixosparaclocksabaixode100MHz.
Essencialmente a BEDO perdeu suporte por motivos tcnicos (uma vez que era uma outra
arquitetura,incompatvelcomSDRAM)epoltico/econmicos.

https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

6/10

12/06/2016

MemriasDRAMTiposeTecnologia

OperaoSncrona
Assim que se tornou claro que os
barramentos teriam de rodar acima
de 66MHz, desenhistas de DRAM
precisaramencontrarumamaneiradesobrepujarosproblemasdelatnciaqueaindaexistiam.Em
implementandoumainterfacesncrona,elesforamcapazesdefazloeaindaganharmaisalgumas
vantagens.
Comumainterfaceassncrona,aCPUprecisaesperaratqueaDRAMcompletesuasoperaes
internas, o que leva tipicamente 60ns. Atravs do controle sncrono, a DRAM trabalha regida pelo
clockdosistema.ADRAMobtmendereo,dadosesinaisdecontrole,eaCPUliberadapara
lidarcomoutrasfunes.Apsumnmeroespecficodeciclos,osdadossodisponibilizadosea
CPUpodellosdaslinhasdesada.Ocicloserepetesempresobcomandodoclockdosistema.
Outravantagemdainterfacesncronaqueoclockdosistemaanicainformaodetempoque
precisa ser fornecida DRAM. Isto elimina a necessidade de mltiplos clocks ou pulsos a serem
propagados.Asentradasdedadossotambmsimplificadas,poisossinaisdecontrole,endereos
e dados podem todos ser obtidos sem necessidade de monitoramento pela CPU de tempos de
preparaoemanuteno.Osmesmosbenefciossoaplicadossadadedados.

JEDECSDRAM
TodasasDRAM'squetmumainterfacesncronasoconhecidasgenericamenteporSDRAM's(ou
Synchronous Dynamic ReadOnly Memory), a exemplo de CDRAM (Cache DRAM), RDRAM
(Rambus DRAM), ESDRAM (Enhanced SDRAM) e outras. O tipo de SDRAM mais comumente
assimchamadoaJEDECSDRAM.(JointElectronicsDeviceEngineeringCouncil).
As JEDEC SDRAM's no apenas tm interface sncrona controlada pelo clock do sistema, como
tambmincluemarquiteturadeduplobancoemodoburst(1bit,2bit,4bit,8bitepginainteira).
Um 'registrador de modo' que pode ser setado na inicializao e carregado durante a operao
controlaomodoburst,otipodeburst(seqencialouintercalado),otamanhoealatnciaCAS(1,2
ou3).
AlatnciaCASumdosdiversostemposrelacionadosaperformanceparaSDRAM.Estamedida
otemponecessrioparadarentradanalinhadeendereoeativarobanco.Quandoumcicloburst
deleiturainiciado,osendereossopreparadoseoRASeCS(chipselect)somantidosbaixos
noprximociclodeclock(subidadeCLKouclockdosistema),destemodoativandoossenseamps
dobanco.UmperododetempoigualatRCD(RAStoCASdelay,oudemoraentreRASeCAS)
precisaaindapassardepoisqueCASeCSsomantidosbaixos(noprximociclodemquina).
DepoisdoperododetempoparatCAC(columnaccesstime, ou tempo de acesso a coluna) ter
passadooprimeirobitdedadosestnalinhadesadaepodeserrecuperado(noprximociclode
mquina).AregrabsicaquealatnciaCASvezesavelocidadedoclock(tCLK)precisaserigual
oumaiorquetCAC(ouCLxtCLK>=tCAC).Issosignificaqueotempodeacessoacolunaofator
limitanteparaalatnciaCAS.
https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

7/10

12/06/2016

MemriasDRAMTiposeTecnologia

SDRAM's foram introduzidas como a resposta a todos os problemas de performance, entretanto


tornouse rapidamente aparente que havia um benefcio reduzido de performance e muitos
problemas de compatibilidade. Os primeiros mdulos SDRAM continham somente duas linhas de
clock, mas isso foi imediatamente reconhecido como insuficiente. Resultouse em dois designs
diferentes (2clock e 4clock), e cada placame admitia um padro somente. Apesar de que os
temposdeacessodeveriamserteoricamentede5111sob66MHz,muitasdasSDRAM'soriginais
operavamsomentea6222quandoempares,principalmenteporqueoschipsetsdapocatinham
dificuldadescomavelocidadeeacoordenaodeacessosentreosmdulos.Chipsetsposteriores
avanaramnessesentido,eochipSPD(serialpresencedetect)foiincludonopadroSDRAMde
modoqueoschipsetspudessemlerostemposdeacessodiretamentedosmdulosdememria.
SDRAM'ssooficialmentecaracterizadasemMHz,aoinvsdenanossegundos,demodoqueh
um denominador comum entre a velocidade do bus e a do chip. Esta velocidade determinada
dividindose1segundo(1bilhodenanossegundos)pelavelocidadedesadadochip.Porexemplo,
umaSDRAMde67MHztemvelocidadede15ns.Estavelocidadenomedidaexatamentecomo
umaDRAMassncrona,oquedariaumafalsaimpressodegrandediferenadevelocidade.
OsprimeirosmdulosSDRAMusaramchipsde83MHz(12ns)ou100MHz(10ns),entretantoessas
velocidadescorrespondiamsomenteaobusde66MHz.EstasSDRAM'ssochamadasdePC66,
paradiferencilasdaespecificaoPC100daIntel.

SDRAMPC100
Quando a Intel decidiu oficialmente implementar um bus de sistema de 100MHz, eles
compreenderamqueamaioriadosmdulosdememriadisponveisnaquelapocanooperariam
apropriadamente acima de 83MHz. Criouse assim a especificao PC100, de modo que os
fabricantespudessemproduzirmdulosquefuncionassemdevidamentenochipsetaserlanado,o
i440BX. A especificao PC100 definida pela Intel abrange largura de traado dos circuitos
impressos e dos chips, tamanho do traado e espaamento, nmero de camadas de circuito
impresso,especificaesparaaprogramaodeEEPROM,etc.Otempodeacessotpicodeuma
SDRAMPC100de4111.
SDRAM's PC100 em barramentos de 100MHz ou mais provm uma melhora de desempenho na
ordemde10%a15%emsistemasSocket7(opadrodosPentiumePentiumMMX).OsPentiumII
novmumamelhoratosignificativa,poisocacheL2operaa1/2davelocidadedaCPU.

SDRAMDDRouSDRAMII
UmalimitaodasSDRAM'sJEDECqueolimitetericoparaodesignde125MHz,apesarde
queavanostecnolgicospodempermitirat133MHz.bvioqueavelocidadedobusdememria
precisa crescer alm disso, de modo que a largura de banda de memria fique em sintonia com
futurasCPU's.Hvrios"padres"competindonohorizonteesopromissores,entretantoamaioria
deles requer pinagens especficas, menores tamanhos de bus, ou outros requerimentos. A curto
prazo, a SDRAM DDR (DoubleDataRateou Razo Dupla de Dados) parece bastante razovel.
Essencialmente,estedesignpermiteaocorrnciadeativaodeoperaesdesadanochipde
memriatantonasubidaquantonadescidadesinaldeclock.Atualmente,snasubidadosinalde
clockqueumeventopodeocorrer,porconseguinteaSDRAMDDRpodeefetivamentedobrara
velocidadedeoperaoparaatpelomenos200MHz.

ESDRAMouEnhancedSDRAM
https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

8/10

12/06/2016

MemriasDRAMTiposeTecnologia

DemodoasuperaralgunsproblemascomalatnciainerenteamdulosDRAM,vriosfabricantes
incluram uma pequena quantidade de memria SRAM (Static RAM) diretamente no chip,
efetivamente criando uma cache interna ao chip DRAM. Um destes designs que esto ganhando
atenonomercadoaESDRAMdaRamtronInternationalCorporation.
AESDRAMessencialmenteumaSDRAMcomumapequenacacheembutida,permitindomenores
temposdelatnciaeoperaesburstdeat200MHz.Assimcomoacacheexternadosistema,esta
cacheembutidanomdulotemcomoobjetivoarmazenarosdadosmaisfreqentementeusados,de
modoaminimizaroacessoDRAM,quemaislenta.Umadasvantagensdestechipinternode
SRAM que um barramento mais largo pode ser usado entre a SRAM e a DRAM, efetivamente
aumentandoalarguradebandaemelhorandoavelocidade,mesmoquehajauma"perda"(dadono
encontrado)nacache.

ProtocolbasedDRAM
TodasasSDRAMjdiscutidastmlinhasseparadasdecontrole,endereoedadosquelimitama
velocidade pela qual podem operar com a tecnologia corrente. A fim de superar essa limitao,
muitos designs implementam todos esses sinais no mesmo barramento. Isso feito atravs de
protocolosdecomunicao,dondevemonomeProtocolBasedDRAM's.Osdoisprotocolosmais
importantessoSyncLinkDRAM(ouSLDRAM)eDirectRambusDRAM(DRDRAM),daRambus,
Inc.
DRDRAMouRambus
DesenvolvidopelaRambus,Inc.,aDRDRAMouRDRAMextremamenterpidaeusaum"canal"de
transmissodedados,quepelomenos10vezesmaisrpidoqueoDRAMpadro.Estecanal
menoremlargura,entretanto(16bitsversus64bits),oquetornaaRDRAMcercadeduasvezes
maisrpidaqueaSDRAMcomum.ARDRAMoperatipicamentea800MHz.
Aaltavelocidadetambmcausaproblemas,comoanecessidadedefiaomaiscurtadentrodo
chipemaiorblindagemdemodoaprevenirinterfernciaeletromagntica.Emadio,aRDRAM
tecnologia proprietria da Rambus e Intel (que comprou os direitos da tecnologia), portanto
fabricantesdevempagarroyaltiesaessasduasempresas,eaindaassimnoterocontrolesobrea
tecnologia.
SLDRAMouSyncLinkDRAM
AtecnologiacompetidoradaRDRAM,suportadaporumconsrciodefabricantes,eumpadro
aberto, o que significa que seu uso no obriga o pagamento de royalties. A SLDRAM tambm
baseada em protocolo, que usa pacotes para transmitir endereos, dados e sinais de controle. A
SLDRAMpodeoperarembarramentomaisvelozqueopadroSDRAM,atcercade200MHz.Ea
sadadedadospodeoperarnodobrodavelocidadedoclockdosistema,chegandoa400MHzou
at800MHznumfuturoprximo.
OmtododetrabalhodaSLDRAMnorequeroredesenhodoschipsdememria,edevidoasua
operaoemfreqnciasmaisbaixasqueaRDRAM,hmenosproblemasderudoeinterferncias
nossinais.ASLDRAMtambmprevautilizaode16bancosdememria.
ApesardequeaIntelpretendesuportarapenasopadroRDRAMemchipsetsfuturos,fabricantes
rivaisdechipsetsedememria,almdopoderdepressodousuriofinal,podemforaraIntela
incluirsuporteaSLDRAMtambm.

https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

9/10

12/06/2016

MemriasDRAMTiposeTecnologia

LinhadeTempoeasMemrias
Oquadroabaixoilustraasdiversastecnologiasdememriaealinhadetempo,parademonstrar
quandoemergirameseutempodeusonomercado.

Bibliografia
"TheUltimateMemoryGuide",http://www.kingston.com/king/mg0.htm#top
Copyright1999KingstonTechnologyCompany
"RAMGuide",http://www.tomshardware.com/guides/ram/index.html
Copyright19961999ThomasPabst<tom@tomshardware.com>
"Whatis.com",http://www.whatis.com
Copyright19961999whatis.com,Inc.

https://www.eecis.udel.edu/~portnoi/academic/academicfiles/dram.html

10/10