Tecnologa TTL

Definicin:

TTL es la sigla en ingls de transistor-transistor lgica, es decir, "lgica transistor a

transistor, esta fue la primera familia de xito comercial, se utiliz entre 1965 y 1985. Los
circuitos TTL utilizan transistores bipolares y algunas resistencias de polarizacin. La
tensin nominal de alimentacin de los circuitos TTL son 5 V DC. La familia TTL tiene una
lista extensa de funciones digitales y es comnmente la familia lgica ms popular.

Estn fabricadas a partir de BJT npn y resistencias, son las ms antiguas en uso y aun a
si siguen siendo populares en sistemas digitales que utilizan circuitos integrados a escala
pequea, media y gran escala de integracin, a pesar de ser sustituidos por las familias
lgicas CMOS y BICMOS en la mayor parte de las aplicaciones, TTL sigue construyendo
un estndar de referencia de la electrnica digital.

Lgica TTL

Utiliza transistores

Ventajas e inconvenientes de la tecnologa TTL

Ventajas

El menor producto retardo por disipacin de potencia

Buena flexibilidad lgica

Baja impedancia de salida

Buena inmunidad al ruido

Numerosas funciones

Inconvenientes
Generacin de ruido

Caractersticas:

La familia TTL se identifica por su numeracin en dos series, la serie 74 y la 54, siendo
la primera de uso comercial y la segunda de uso militar.

El voltaje de alimentacin es de + 5 Voltios, con: Vmn = 4.75 Voltios y Vmx = 5.25

Voltios. Por encima del voltaje mximo el circuito integrado se puede daar y por
debajo del voltaje mnimo el circuito integrado no funcionara adecuadamente.

Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,0V y
0,8V para el estado L (bajo) y los 2,2V y Vcc para el estado H (alto).

La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta
caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el
cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc. y ltimamente
los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 400
MHz.

Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de

circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves
prdidas).

Su compuerta bsica es la NAND

Los CI de la serie 74 estndar ofrecen una combinacin de velocidad y disipacin de,

decodificadores, memorias y circuitos aritmticos.

La familia 74 cuenta con varias series de potencia adecuada a muchas aplicaciones.

Los CI de esta serie incluyen una amplia variedad de compuertas, flip-flops y
multivibradores monoestables as como registros de corrimiento, contadores
dispositivos lgicos TTL (74, 74LS, 74S, etc.).

Estas series utilizan una fuente de alimentacin (Vcc) con voltaje nominal de 5V.
Funcionan de manera adecuada en temperaturas ambientales que van de 0 a 70C.

Su realizacin (fabricacin) se logra con transistores bipolares multiemisores,

como se puede observar en el grfico siguiente:

Cmo funciona un circuito integrado TTL?

Si E1 o E2 estn a un nivel de voltaje de 0 voltios, entonces el transistor conduce, y

0 Voltios
Si E1 y E2 estn a un nivel de voltaje de 5 voltios, entonces el transistor no conduce, y Z

= 5 Voltios
La serie de circuitos integrados TTL es la base de la tecnologa digital. Siendo la

Z=

compuerta NAND el circuito base de la serie 74 XX. Es importante tomar en cuenta que
para su funcionamiento, la carga de entrada.

Con la seal de entrada en nivel bajo (LOW = 0), la entrada de la compuerta

entrega corriente a la fuente de seal de aproximadamente 10 mA (miliamperio)

Con la seal de entrada en nivel alto (HIGH = 1), la entrada de la compuerta pide a
la fuente de la seal de entrada una corriente de aproximadamente de uA

(microamperios)
La entrada no conectada acta como una seal de nivel alto (HIGH)

La carga mayor ocurre cuando la seal de entrada es de nivel bajo (LOW). En este
momento el transistor de salida tiene que aguantar mayor corriente. Generalmente los
transistores de esta serie aguantan hasta 100 mA (miliamperios). Entonces solo se
pueden conectar 10 entradas en paralelo (FAN IN = 10)

Caractersticas comunes de dispositivos TTL

Fan-out:

En el caso de TTL que una compuerta podr accionar en su salida otras compuertas de la
misma serie, la capacidad de salida ser de 10 para la serie comn y de alta potencia, y

de 20 para la serie de baja potencia.

Cuando hay conexin entre TTL y otras familias lgicas, ser necesario ir a la literatura
del fabricante para determinar la necesidad de la corriente de entrada y la disponibilidad

de la corriente de salida y asegurarse de que no hay sobrecarga para la salida de la

compuerta.

Margen de ruido

0 y 1, son los mrgenes de ruido para el nivel bajo y alto respectivamente, este margen
se establece para prevenir respuestas falsas que podran ser causados por el ruido
introducido en el sistema.

Disipacin de potencia

La disipacin de potencia en un circuito TTL es esencialmente constante dentro de su

rango de frecuencias de operacin, a diferencia de la Lgica CMOS.

Por lo tanto, en la lgica TTL la Disipacin de Potencia Dinmica es igual a la Disipacin

de Potencia Esttica.

Retrasos de propagacin

La compuerta NAND TTL estndar tiene retrasos de propagacin caractersticos de:

TPLH = 11 ns

TPHL = 7 ns

Con un promedio es de tpd (prom) = 9 ns

Factor de carga de Salida.

Es una medida del nmero de entradas que una compuerta puede controlar sin exceder
las especificaciones de la misma.

El flujo de corriente en una de entrada o salida se considera positivo si fluye hacia adentro
y se considera negativa si fluye hacia afuera de la terminal.

Cuando conectamos una salida con una o ms entradas, la suma algebraica de las
corrientes debe dar cero.

Entradas no conectadas (flotantes)

Cualquier entrada en un circuito TTL que se deja desconectada acta como un 1 lgico
aplicado a esa entrada, debido a que en cualquier caso la unin o diodo base-emisor de
la entrada no ser polarizado en sentido directo.

Transistores de corriente

Este efecto global se puede resumir como sigue: Siempre que una salida TTL tipo ttem
pasa de BAJO a ALTO, se consume una espiga de corriente de la amplitud de la fuente de

alimentacin VCC.
En un circuito o sistema digital puede haber muchas salidas TTL cambiando de estado al
mismo tiempo, cada una consumiendo una espiga angosta de corriente de la fuente de
poder.

Rangos de
alimentacin y temperatura:

Voltaje nominal de 5V.

La serie 74 de 4.75 a 5.25 V

La serie 54 de 4.5 hasta 5.5 V.

La serie 74 temperaturas de 0C hasta 70 C

La serie 54 temperaturas de -55C a 125 C.

La serie 54 tiene un costo mayor dada su mayor tolerancia.

voltaje de

Niveles de voltaje

Los siguientes son las definiciones de niveles de voltaje que define el fabricante como
mnimos y mximos para los niveles altos y bajos de una compuerta

VOH: Voltaje de salida mnimo que una compuerta entrega cuando su salida est en el
nivel alto.

VOL: Voltaje de salida mximo que una compuerta entrega cuando su salida est en el
nivel bajo.

VIH: Voltaje mnimo que puede ser aplicado en la entrada de una compuerta y ser
reconocida como nivel alto.

VIL: Voltaje mximo que puede ser aplicado en la entrada de una compuerta y ser
reconocida como nivel bajo.

Familias

Los circuitos de tecnologa TTL se prefijan normalmente con el nmero 74 (54 en las
series militares e industriales). A continuacin un cdigo de una o varias cifras que
representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito.

Con respecto a las familias cabe distinguir:

TTL: serie estndar.

TTL-L (low power): serie de bajo consumo.

TTL-S (schottky): serie rpida (usa diodos Schottky).

TTL-AS (advanced schottky): versin mejorada de la serie anterior.

TTL-LS (low power schottky): combinacin de las tecnologas L y S (es la familia

ms extendida).

TTL-ALS (advanced low power schottky): versin mejorada de la serie LSS.

TTL-F (FAST: fairchild advanced schottky).

TTL-AF (advanced FAST): versin mejorada de la serie F.

TTL-HCT (high speed C-MOS): Serie HC dotada de niveles lgicos compatibles

con TTL.

TTL estndar

El circuito funciona con una alimentacin nica de + 5V, 5 % y es compatible con

todos los circuitos de otras subfamilias TTL, as como tambin con la familia lgica DTL.
Tiene un retraso tpico de 10 ns, temperatura de trabajo de 0C a 70C, fan-out de 10,
margen de ruido en estado 0 y en 1 de 400 mV, una potencia de disipacin de 10 mW or
puerta y una frecuencia mxima para los flip-flop de 35 MHz. Corresponde a la serie SN
54174 de Texas, conocida y utilizada mundialmente.

TTL de baja potencia " LPTTL, serie 54174 L)

Tiene un retraso de propagacin tpico de 33 ns, una potencia de consumo por

puerta de 1 mW y una frecuencia mxima de 3 MHz de funcionamiento para los flip-flop.
Su empleo se especializa en aplicaciones de bajo consumo y mnima disipacin.

TTL de alta velocidad (HTTL, Serie SN 54 H174 H)

Los parmetros tpicos de esta subfamilia son: retraso en la propagacin por puerta de 6
ns, consumo de 22 mW por puerta y frecuencia operativa mxima de flip-flop de 50 MHz.

TTL Schottky" (STTL, Serie SN 54 S/74/S)

El circuito TTI, Schottky ha sido uno de los ms recientes desarrollos y constituye el ms

rpido de las subfamilias TTL, aproximndose su velocidad a la familia lgica ECL. Se
caracterizan por su rapidez, ya que no almacenan cargas y porque son muy sencillos de
fabricar.

El circuito es similar al TTL de alta velocidad, pero la base de cada transistor est
conectada al colector a travs de un diodo de Schottky. El diodo acta como desviador de]
exceso de corriente de base cuando el transistor se activa, y guarda una carga
almacenada, evitando la saturacin de los transistores.

La ausencia de-una carga almacenada reduce el tiempo del cambio del transistor y
aumenta la velocidad del circuito. La subfamilia Schottky tiene una propagacin tpica de
3 ns, un consumo de 19 mW y una frecuencia mxima de flip-flop de 125 MHz.

TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS)

El circuito TTL Schottky de baja

potencia es el Uis reciente de la
familia TTL y con l se ha intentado
llegar a un compromiso entre la
velocidad y la potencia consumida.

Tiene una propagacin tpica de 10

ns (igual que la TTL estndar) y un
consumo por puerta de slo 2 mW,
con una frecuencia mxima de flipflop de 35 MHz.

Caractersticas
Serie 74L y 74H

Proporciona TTL de baja potencia y alta velocidad

La serie 74L es una versin de baja potencia que consume aproximadamente 1mW pero
a costa de un retraso de propagacin mucho mayor.

La serie 74H versin de alta velocidad que tiene un retraso de propagacin reducido, un
mayor consumo de potencia.

Serie 74S TTL Schottky

La serie 74S disminuye el retraso de tiempo por almacenamiento, se logra conectando

entre la base y el colector del transmisor un diodo de barrera Schottky.

Emplea resistencias de bajo valor

TTL Schottky de bajo consumo de potencia, Series 74LS (LS-TTL)

La serie 74LS es una versin de la serie 74S con un menor consumo de potencia y
velocidad.

Utiliza el transistor Schottky

Resistencias ms grandes

Requerimiento de potencia del circuito reducida TTL avanzada Schottky, Series 74AS
(AS-TTL)

Proporciona una mejora en la velocidad sobre las 74S

Con un requerimiento de consumo de potencia mucho menor.

Incluye bajos requerimientos de corrientes de entrada

TTL avanzada Schottky de bajo consume de potencia, Series 74ALS

Esta serie ofrece mejoras tanto en velocidad como en disipacin de potencia

Tiene el menor producto velocidad-potencia de todas las series TTL

Alto costo ha ocasionado que no remplace la 74LS

TTL 74F, FAST

Utiliza una nueva tcnica de fabricacin de circuito integrado, para reducir las
capacitancias inter-dispositivos a fin de lograr demoras reducidas en la propagacin.

Versiones de la familia TTL

Debido al balance entre velocidad y potencia, la familia TTL existe en cinco series
distintas, la serie ms popular es la LS por el balance entre rapidez y consumo.

Estructura y funcionamiento.

La familia TTL estndar es una familia saturan-te, porque la mayor parte de los
transistores trabajan en corte y saturacin, En la figura 1 se muestra una puerta inversora
TTL estndar a +5V, dividida en tres partes:

Etapa de entrada: El transistor Q1 tiene por objeto producir la conmutacin rpida de

Q2.

Etapa Excitadora: La etapa extendida asocia al transistor Q2, tiene por objeto generar
las dos seales complementarias necesarias para excitar el circuito de salida.

Etapa de salida TTL: La etapa de salida contiene los transistores Q3 y Q4 en

conexin tipo ttem (ttem pole). Esta etapa de salida requiere para ser excitada dos
corrientes IB3 e IB4 producidas por la etapa excitadora mencionada anteriormente, las
cuales tienen las caractersticas de estar una activa y la otra en inversa. La R4 tiene
como funcin limitar la corriente de salida en caso de cortocircuito en la salida y en las
transiciones.
TOTEM - POLE

Tecnologa

La tecnologa TTL se caracteriza por tener tres etapas, siendo la primera la que le
nombra:

Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la matriz

de diodos de DTL.

Separador de fase: es un transistor conectado en emisor comn que produce en su

colector y emisor seales en contrafase.

Driver: est formada por varios transistores, separados en dos grupos. El primero va
conectado al emisor del separador de fase y drenan la corriente para producir el nivel
bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y
produce el nivel alto.

Esta configuracin general vara ligeramente entre dispositivos de cada familia,

principalmente la etapa de salida, que depende de si son bferes o no y si son de colector
abierto, tres estados (ThreeState), etc.

Compuertas lgicas en tecnologa TTL

Las compuertas lgicas son bloques de construccin bsica de los sistemas digitales;
operan con nmeros binarios, por lo que se les denomina puertas lgicas binarias. En los
circuitos digitales todos los voltajes, a excepcin de las fuentes de alimentacin, se
agrupan en dos posibles categoras: voltajes altos y voltajes bajos.

Todos los sistemas digitales se construyen utilizando bsicamente tres compuertas

lgicas bsicas, estas son las AND, OR y NOT; o la combinacin de estas.

NAND TTL

La puerta NAND, compuerta NAND o NOT AND es una puerta lgica que produce una
salida falsa solamente si todas sus entradas son verdaderas; por tanto, su salida es
complemento a la de la puerta AND, -se comporta de acuerdo a la tabla de verdad
mostrada a la derecha.

Cuando todas sus entradas estn en 1 (uno) o en ALTA, su salida est en 0 o en BAJA,
mientras que cuando una sola de sus entradas o ambas estn en 0 o en BAJA, su
SALIDA va a estar en 1 o en ALTA.

Smbolos

Hay tres smbolos para las puertas NAND: el MIL/ANSI, el IEC, as como el obsoleto
smbolo DIN que a veces se encuentra en los esquemas viejos. Para obtener ms
informacin, vea Smbolos de puertas lgicas.

Smbolo ANSI o "Militar"

Smbolo IEC

Smbolo DIN

Tablas de verdad

Inversor TTL

La funcin lgica de un inversor o de cualquier tipo de puerta es siempre la misma,

independientemente del tipo de tecnologa de circuitos que se utilice.

NOR TTL

La puerta NOR o compuerta NOR es una puerta lgica digital que implementa la
disyuncin lgica negada -se comporta de acuerdo a la tabla de verdad mostrada a la
derecha. Cuando todas sus entradas estn en 0 (cero) o en BAJA, su salida est en 1 o
en ALTA, mientras que cuando una sola de sus entradas o ambas estn en 1 o en ALTA,
su SALIDA va a estar en 0 o en BAJA. NOR es el resultado de la negacin de que el
operador OR.

Smbolos

Hay tres smbolos para las puertas NOR: el smbolo Americano (ANSI o "militar") y el
smbolo IEC ("europeo" o "rectangular"), as como el obsoleto smbolo DIN. Para
obtener ms informacin, vea Puerta lgica.

Smbolo ANSI o "Militar"

Tablas de verdad

Otras compuertas TTL

Smbolo IEC

Smbolo DIN

Consideraciones prcticas para trabajar con circuitos TTL

Las seales de entrada nunca deben de ser mayores a la tensin de alimentacin ni

inferiores al nivel de tierra.

Si alguna entrada debe estar siempre en un nivel alto, conectarla a Vcc (tensin de
alimentacin)

Si alguna entrada debe estar siempre en un nivel bajo, conectarla a tierra

Si hay entradas no utilizadas, en compuertas NAND, OR, AND, conectarlas a una entrada
que si se est utilizando

Es mejor que las salidas no utilizadas de las compuertas estn a nivel alto pues as
consumen menos corriente

Evitar los cables largos dentro de los circuitos

Utilizar por lo menos un capacitor / condensador de desacople (0.01 uF a 0.1 uF) por
cada 5 o 10 paquetes de compuertas, uno por cada 2 a 5 contadores y registros y uno por
cada flip flop. Estos capacitores de desacople eliminan los picos de voltaje de la fuente de
alimentacin que aparecen cuando hay un cambio de estado en una salida TTL / LS. (de
Alto a bajo y viceversa) Estos capacitores / condensadores deben tener terminales lo ms
cortos posible y conectarse entre Vcc y tierra, lo ms cerca posible al circuito integrado.

Aplicaciones

Adems de los circuitos LSI y MSI descritos aqu, las tecnologas LS y S tambin
se han empleado en:

Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.

Memorias RAM.

Memorias PROM.

Programmable array logic, o PAL, consistente en una PROM que interconecta las
entradas y cierto nmero de puertas lgicas.

Tecnologa CMOS

Definicin

El semiconductor complementario de xido metlico o complementary metaloxide-semiconductor (CMOS) es una de las familias lgicas empleadas en la
fabricacin de circuitos integrados.

Su principal caracterstica consiste en la utilizacin conjunta de transistores de tipo

pMOS y tipo nMOS configurados de forma tal que, en estado de reposo, el
consumo de energa es nicamente el debido a las corrientes parsitas, colocado
en la placa base.

Caractersticas

Los chips CMOS consumen menos potencia que aquellos que usan otro tipo de transistor.
Tienen especial atractivo para emplearlo en componentes que funcionen con bateras,
como los ordenadores porttiles. Los ordenadores de sobremesa tambin contienen
dispositivos de memoria CMOS de bajo consumo de potencia para almacenar la fecha,
hora y configuraciones (BIOS).

Otra de las caractersticas importantes de los circuitos CMOS es que son regenerativos:
una seal degradada que acometa una puerta lgica CMOS se ver restaurada a su valor
lgico inicial 0 1, siempre y cuando an est dentro de los mrgenes de ruido que el
circuito pueda tolerar.

Existen una cantidad muy grade de compuertas lgicas CMOS, que son una alternativa
muy importante ante la otra tecnologa: TTL (Lgica Transistor Transistor).

Es la tecnologa ms usada para la fabricacin de circuitos integrados. Usa pares de

transistores PMOS y NMOS de los cuales, en un instante dado, solo uno est encendido.

Los dispositivos CMOS consumen poca potencia y pueden fabricarse en gran escala
dentro de los circuitos integrados (chips).

Los circuitos CMOS (incluyendo procesadores digitales) se pueden combinar con MEMS
(Micro-Electro-Mechanical Systems) en un solo chip.

CMOS es la tecnologa usada para fabricacin de microprocesadores, memorias y ASICs

(Application Specific Integrated Circuits).

Caractersticas comunes a todos los dispositivos CMOS

Muy bajo consumo con seal esttica.

Amplio rango de tensiones de alimentacin.

Alta inmunidad al ruido.

Alta capacidad de carga.

Gran densidad de integracin.

Voltaje de alimentacin

Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que
la regulacin del voltaje no es un aspecto crtico. Las series 74HC y 74RCT funcionan
con un menor margen de 2 a 6 V.

Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de

alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V proporcione
VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS
funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar
medidas especiales

Niveles de voltaje

Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de voltaje de la
salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado
alto. Esto es el resultado directo de la alta 8 resistencias de entrada de los dispositivos
CMOS, que extrae muy poca corriente de la salida a la que est conectada.

Los requerimientos de voltaje en la entrada para dos estados lgicos se expresa como
un porcentaje del voltaje de alimentacin

De esta forma, cuando un CMOS funciona con V DD = 5 V, acepta voltaje de entrada

menor que VIL (mx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que V IH
(mn.) = 3.5 V como ALTO.

VOL (MAX) 0V
VOH (MIN) VDD
VIL (MAX) 30% VDD
VIH (MIN) 70% VDD

Inmunidad al ruido

Se denomina ruido a cualquier perturbacin involuntaria que puede originar un cambio

no deseado en la salida del circuito. El ruido puede generarse externamente por la
presencia de escobillas en motores o interruptores, por acoplo por conexiones o lneas
de tensin cercanas o por picos de la corriente de alimentacin.

Los circuitos lgicos deben tener cierta inmunidad al ruido la cual es definida como la
capacidad para tolerar fluctuaciones en la tensin no deseadas en sus entradas sin
que cambie el estado de salida. Los fabricantes establecen un margen de seguridad
para no sobrepasar los valores crticos de tensin conocido como MARGEN DE
RUIDO.
De esta forma, cuando un CMOS funciona con V DD = 5 V, acepta voltaje de entrada
menor que VIL (mx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que V IH
(mn) = 3.5 V como ALTO.
Los mrgenes de ruido son los mismos en ambos estados y dependen de V DD. En VDD
= 5 V, los mrgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que
las TTL

Velocidad de respuesta en dispositivos CMOS

La desventaja ms grande que tienen los dispositivos CMOS de la serie CD4000 es su

velocidad de respuesta. Esto impide la construccin de circuitos tales como
microprocesadores que necesiten trabajar a frecuencias de operacin elevadas
(mayores a los 10 MHz) a fin de realizar operaciones matemticas y lgicas a alta
velocidad, con una reduccin sustancial en el tiempo de procesamiento.

Generalmente, los mecanismos que degradan la velocidad de respuesta en

dispositivos digitales pueden ser divididos en dos partes:

Los debidos a limitaciones internas y

Los que dependen de factores externos.

Por lo tanto, la velocidad de respuesta en CMOS tiene dos componentes:

Tiempos de subida y bajada. Responden al tiempo de carga y descarga de la

capacidad de carga conectada a la salida de un dispositivo.

Tiempo de retardo de propagacin. Est relacionado con el tiempo que tardan los
transistores de salida en pasar del corte a conduccin y viceversa.

Velocidad de conmutacin

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga
relativamente grandes, su velocidad de conmutacin es ms rpida debido a su baja
resistencia de salida en cada estado.

Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a travs
de una resistencia relativamente grande (100 k). En el circuito CMOS, la resistencia de
salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1
k o menor. Esto permite una carga ms rpida de la capacitancia de carga.

Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se

emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de
propagacin es de 50 ns para VDD =5

V y 25ns para VDD = 10 V. Como podemos ver, mientras V DD sea mayor podemos
operar en frecuencias ms elevadas. Por supuesto, mientras ms grande sea VDD se
producir una mayor disipacin de potencia. Una compuerta NAND de las series 74HC
o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un V DD = 5V.
Esta velocidad es comparable con la de la serie 74LS.

Disipacin de potencia
La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce
en la potencia media que la puerta va a consumir.

Uno de los principales motivos del empleo de la lgica CMOS es su muy bajo
consumo de potencia. Cuando un circuito lgico CMOS se encuentra en esttico (sin
cambiar) o en reposo, su disipacin de potencia es extremadamente baja, aumentando
conforme aumenta la velocidad de conmutacin.

PD aumenta con la frecuencia

En la siguiente grfica, Figura 6, podemos observar como la disipacin de potencia en

funcin de la frecuencia de una compuerta TTL es constante dentro del rango de
operacin. En cambio, en la compuerta CMOS depende de la frecuencia.

La disipacin de potencia de un CI CMOS ser muy baja mientras est en una

condicin dc.
Desafortunadamente, PD siempre crecer en proporcin a la frecuencia en la cual los
circuitos cambian de estado.

Susceptibilidad a la carga estticas

Las familias lgicas MOS son especialmente susceptibles a daos por carga
electrosttica. Esto es consecuencia directa de la alta impedancia de entrada de estos
CI.

Una pequea carga electrosttica que circule por estas altas impedancias puede dar
origen a voltajes peligrosos. Los CMOS estn protegidos contra dao por carga
esttica mediante la inclusin en sus entradas de diodos zner de proteccin.

Diseados para conducir y limitar la magnitud del voltaje de entrada a niveles muy
inferiores a los necesarios para provocar dao. Si bien los zner por lo general
cumplen con su finalidad, algunas veces no comienzan a conducir con la rapidez
necesaria para evitar que el CI sufra daos. Por consiguiente, sigue siendo buena idea
observar las precauciones de manejo presentadas antes para todos los CI.

Factor de carga

El factor de carga de CMOS depende del mximo retardo permisible en la

propagacin. Comnmente este factor de carga es de 50 para bajas frecuencias (<1
MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.

Entradas CMOS

Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a
la electricidad esttica y al ruido

Tienen que estar conectadas a un nivel fijo de voltaje alto o bajo (0 V o V DD) o bien a
otra entrada. Esta regla se aplica an a las entradas de otras compuertas lgicas que
no se utilizan en el mismo encapsulado.

Caractersticas de Salida

Las entradas de las compuertas CMOS nunca deben dejarse flotantes. La estructura
de entrada de un elemento TTL contiene una resistencia que proporciona un camino a
Vss.

La estructura de los dispositivos CMOS no contiene la resistencia y tiene una

impedancia de entrada extremadamente alta. Por la anterior, un ruido pequeo hace
que la entrada sea baja alta. En el caso de un ruido entre el nivel lgico 0 y 1, los dos
transistores de entrada pueden estar en conduccin y puede circular una corriente
excesiva. En ocasiones la corriente afecta la fuente de tensin y crea una oscilacin de
alta frecuencia en la salida del dispositivo. Segn especificacin del fabricante es
necesario conectar la entrada de estos dispositivos a Vss, tierra u otra fuente.

Establecen la diferencia de salida entre las familias TTL y CMOS.

Caractersticas de las series CMOS

Series 4000/14000

La serie 4000A es la lnea ms usada de CI CMOS. Algunas caractersticas ms

importantes de esta familia lgica son:

La disipacin de potencia de estado esttico de los circuitos lgicos CMOS es muy

baja.

Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y VDD para 1 lgico. VDD
puede estar entre 3 V a 15 V

Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje.

Serie 74C

Es compatible terminal por terminal y funcin por funcin, con los dispositivos TTL que
tienen el mismo nmero

Esto hace posible remplazar algunos circuitos TTL por un diseo equivalente CMOS.
Por ejemplo, 74C74 puede remplazar al CI TTL 7474

Serie 74HC (CMOS de alta velocidad)

Esta es una versin mejor de la serie 74C.

La principal mejora radica en un aumento de diez veces en la velocidad de

conmutacin.

Otra mejora es una mayor capacidad de corriente en las salidas.

Tambin de alta velocidad, y tambin es compatible en lo que respecta a los voltajes

con los dispositivos TTL.

Serie 74HCT
Esta serie tambin es una serie CMOS de alta velocidad, y est diseada para ser
compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir, las
entradas pueden provenir de salidas TTL

74AC/ACT CMOS Avanzado

Esta serie, la ms nueva de los CMOS

Funcionalmente equivalente con las diversas series de TTL pero no es compatible con
terminales con el TTL.

La razn es que las ubicaciones de las terminales en los microcircuitos 74AC o 74ACT
se han seleccionado para mejorar la inmunidad al ruido, con lo cual las entradas a
dispositivos son menos sensibles a los cambios de seal que las que ocurren en las
terminales de otros CI

Tipos de CMOS
CMOS analgicos
Los transistores MOS tambin se emplean en circuitos analgicos, debido a dos
caractersticas importantes, a saber.

Alta impedancia de entrada

La puerta de un transistor MOS viene a ser un pequeo condensador, por lo que no existe
corriente de polarizacin. Un transistor, para que pueda funcionar, necesita tensin de
polarizacin.
Baja resistencia de canal

Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie
del transistor. Es decir, que si se le piden corrientes reducidas, la cada de tensin en el
transistor llega a ser muy reducida.

Estas caractersticas posibilitan la fabricacin de amplificadores operacionales "Rail-toRail", en los que el margen de la tensin de salida abarca desde la alimentacin negativa
a la positiva. Tambin es til en el diseo de reguladores de tensin lineales y fuentes
conmutadas.

CMOS y bipolar

Se emplean circuitos mixtos bipolares y CMOS tanto en circuitos analgicos como

digitales, en un intento de aprovechar lo mejor de ambas tecnologas. En el mbito
analgico destaca la tecnologa BiCMOS, que permite mantener la velocidad y precisin
de los circuitos bipolares, pero con la alta impedancia de entrada y mrgenes de tensin
CMOS.

En cuanto a las familias digitales, la idea es cortar las lneas de corriente entre
alimentacin y masa de un circuito bipolar, colocando transistores MOS. Esto debido a
que un transistor bipolar se controla por corriente, mientras que uno MOS, por tensin.

La relevancia de estos inconvenientes es muy baja en el diseo micro electrnico actual.

Ventajas e inconvenientes
Ventajas

La familia lgica tiene una serie de ventajas que la hacen superior a otras en la
fabricacin de circuitos integrados digitales:

El bajo consumo de potencia esttica, gracias a la alta impedancia de entrada de los

transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS slo
experimentar corrientes parsitas. Esto es debido a que en ninguno de los dos
estados lgicos existe un camino directo entre la fuente de alimentacin y el terminal
de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor
CMOS bsico se encuentra en la regin de corte en estado estacionario.
Gracias a su carcter regenerativo, los circuitos CMOS son robustos frente a ruido o
degradacin de seal debido a la impedancia del metal de interconexin.

Los circuitos CMOS son sencillos de disear.

La tecnologa de fabricacin est muy desarrollada, y es posible conseguir densidades

de integracin muy altas a un precio mucho menor que otras tecnologas.

Inconvenientes
Algunos de los inconvenientes son los siguientes:

Debido al carcter capacitivo de los transistores MOSFET, y al hecho de que estos son
empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS
es comparativamente menor que la de otras familias lgicas.

Son vulnerables a latch-up: Consiste en la existencia de un tiristor parsito en la

estructura CMOS que entra en conduccin cuando la salida supera la alimentacin.
Esto se produce con relativa facilidad debido a la componente inductiva de la red de
alimentacin de los circuitos integrados.

El latch-up produce un camino de baja resistencia a la corriente de alimentacin que

acarrea la destruccin del dispositivo. Siguiendo las tcnicas de diseo adecuadas
este riesgo es prcticamente nulo. Generalmente es suficiente con espaciar contactos
de sustrato y pozos de difusin con suficiente regularidad, para asegurarse de que est
slidamente conectado a masa o alimentacin.

Segn se va reduciendo el tamao de los transistores, las corrientes parsitas

empiezan a ser comparables a las corrientes dinmicas (debidas a la conmutacin de
los dispositivos).

Problemas

Hay tres problemas principales relacionados con la tecnologa CMOS, aunque no son
exclusivos de ella.

Sensibilidad a las cargas estticas

Histricamente, este problema se ha resuelto mediante protecciones en las entradas

del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentacin, que,
adems de proteger el dispositivo, reducen los transitorios o zener conectados a masa.
Este ltimo mtodo permite quitar la alimentacin de un slo dispositivo.

Latch-up

Artculo principal: Latch-up

Consiste en la existencia de un tiristor parsito en la estructura CMOS que se dispara

cuando la salida supera la alimentacin. Esto se produce con relativa facilidad cuando
existen transitorios por usar lneas largas mal adaptadas, excesiva impedancia en la
alimentacin o alimentacin mal desacoplada. El Latch-Up produce un camino de baja
resistencia a la corriente de alimentacin, de modo que, si no se ha previsto, acarrea la
destruccin del dispositivo. Las ltimas tecnologas se anuncian como inmunes al

latch-up.

Resistencia a la radiacin

El comportamiento de la estructura MOS es sumamente sensible a la existencia de

cargas atrapadas en el xido. Una partcula alfa o beta que atraviese un chip CMOS
puede dejar cargas a su paso, cambiando la tensin umbral de los transistores y
deteriorando o inutilizando el dispositivo. Por ello existen circuitos "endurecidos"
(Hardened), fabricados habitualmente en silicio sobre aislante (SOI).

Transistores en tecnologa CMOS

Para un sustrato tipo p

Para evitar la aparicin de diodos en directa:

El sustrato p debe estar conectado a la tensin ms negativa

El pozo n debe estar conectado a la tensin ms positiva

Las difusiones p+/n+ de los sustratos disminuyen la resistencia de contacto

Los transistores son simtricos

Principio de Funcionamiento

En un circuito CMOS, la funcin lgica a sintetizar se implementa por duplicado mediante

dos circuitos: uno basado exclusivamente en transistores pMOS, y otro basado
exclusivamente en transistores nMOS. El circuito pMOS es empleado para propagar el
valor binario 1, y el circuito nMOS para propagar el valor binario 0. Vase la figura.
Representa una puerta lgica NOT o inversor. Tambin llamada Logitech.

Cuando la entrada es 1, el transistor nMOS est en estado de conduccin. Al estar su

fuente conectada a tierra (0), el valor 0 se propaga al drenador y por tanto a la salida de la
puerta lgica. El transistor pMOS, por el contrario, est en estado de no conduccin

Cuando la entrada es 0, el transistor pMOS est en estado de conduccin. Al estar su

fuente conectada a la alimentacin (1), el valor 1 se propaga al drenador y por tanto a la
salida de la puerta lgica. El transistor nMOS, por el contrario, est en estado de no
conduccin.
Otra de las caractersticas importantes de los circuitos CMOS es que son regenerativos:
una seal degradada que acometa una puerta lgica CMOS se ver restaurada a su valor
lgico inicial 0 o 1, siempre y cuando an est dentro de los mrgenes de ruido.

Proceso de fabricacin

Se parte de una oblea de silicio y sobre ella se crean las estructuras de los transistores e
interconexiones

La oblea de silicio

El material base para el proceso de fabricacin

viene en forma de una oblea monocristalina
ligeramente dopada. Estas obleas tienen un
dimetro entre 10 y 30 cm. y un espeso de,
como mucho, un mm. Se obtienen cortando un
lingote monocristalino en rodajas muy finas.

El proceso de fabricacin CMOS requiere que se construyan transistores tanto de canal n

(NMOS) como de canal p (PMOS) sobre un mismo material de silicio

Pasos para la Fabricacin de un dispositivo CMOS

Oxidacin

Litografa

Apertura de ventanas en el xido

Eliminacin de la fotorresistencia

Difusin / Implantacin inica de impurezas donadoras (P, As...)

Oxido de puerta (fino, zona activa)

Oxido de campo (grueso, pasivacin)

Eliminacin del xido

El polisilicio y el fotoresist sirven de mscara para la implantacin

Se fabrican las fuentes/drenadores de los transistores de canal N y los contactos al

sustrato (pozo) de los transistores de canal P

Deposicin de metal, etching del metal.

La capa de metal 1 puede hacer contacto con el silicio (fuentes, drenadores, sustratos) y
con el polisilicio (puertas)

Los contactos se hacen mediante ventanas cuadradas de tamao fijo que se conectan en
paralelo
Corte de la oblea

Encapsulado
Soldadura del chip al soporte del encapsulado

Soldadura de los hilos de conexin entre los PADs del chip y los pines del encapsulado

Cierre del encapsulado

Proceso fotolitogrfico

Mediante este proceso se crean las diferentes estructuras que componen el IC

De forma simplificada consiste en:

Se cubre la oblea con un material orgnico sensible a la luz

Se exponen a la luz aquellas zonas deseadas mediante una mscara

Las zonas expuestas se eliminan fcilmente mediante un cido

Las estructuras restantes sirven para delimitar reas donde queremos eliminar xido,
metalizar, crear difusiones, etc...

Lgica CMOS

La lgica CMOS ha emprendido un crecimiento constante en el rea de la MSI,

principalmente a expensas de la TTL, con la que compite directamente. El proceso de
fabricacin de CMOS es ms simple que el TTL y tiene una mayor densidad de
integracin, lo que permite que se tengan ms circuitos en un rea determinada de
sustrato y reduce el costo por funcin.

La gran ventaja de los CMOS es que utilizan solamente una fraccin de la potencia que
se necesita para la serie TTL de baja potencia (74L00), adaptndose de una forma ideal a
aplicaciones que utilizan la potencia de una batera o con soporte en una batera. El
inconveniente de la familia CMOS es que es ms lenta que la familia TTL, aunque la
nueva serie CMOS de alta velocidad HCMOS (SERIES HC y HCT), que vio la luz en
1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y
disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS.

Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar

funciones lgicas. Los circuitos CMOS combinan transistores PMOS y NMOS, cuyos
smbolos ms comunes son los que se muestran en la siguiente Figura.

Compuertas lgicas CMOS

Inversores CMOS.

Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados

para formar funciones lgicas. Los circuitos CMOS combinan transistores PMOS y
NMOS

Compuerta NAND CMOS

La compuerta NAND es aquella en la que la nica manera de hacer que la salida vaya
a un nivel lgico bajo es cuando todas sus entradas estn en el nivel lgico alto.

Tabla de verdad

Compuerta NOR CMOS

Una compuerta NOR CMOS se forma

agregando un P-MOSFET en serie y un NMOSFET en paralelo al inversor bsico

Tabla de verdad

Compuertas AND y OR

Las compuertas AND y OR CMOS se pueden formar combinando compuertas NAND y

NOR con inversores

Compuerta OR
Tabla de verdad de compuerta AND

Precauciones para el uso de dispositivos CMOS

El problema de descargas electroestticas (comnmente denominado ESD) fue muy serio
en los primeros dispositivos CMOS. Por esto, los fabricantes tuvieron que tomar medidas
a fin de que no se daaran los circuitos integrados.

Sabemos que una persona se puede convertir en un acumulador cargado de un alto

potencial electroesttico al caminar, por ejemplo, sobre una alfombra en un da de muy

baja humedad ambiente, pudiendo generarse tensiones tan altas como 12.000 V. Lo
mismo sucede con varios tipos de materiales, en especial con los plsticos: rozar los
terminales de un chip CMOS puede generar tensiones de, por ejemplo, hasta 500 V.
Mientras la tensin mnima de dao en un chip CMOS es de 250mV, en uno de tecnologa
TTL dicho valor asciende a 1.000 V.

Hoy, los chips suelen venir protegidos con diodos internos que limitan las posibles
corrientes que se puedan generar al aplicar una carga esttica de gran valor de tensin.

Aqu se puede notar cmo la entrada de este dispositivo por ejemplo, puede ser un
inversor tiene los diodos denominados D1, D2 y D3, y la resistencia R1 generalmente,
de 200 para limitar la tensin y la corriente elctrica que pudieran generarse en caso de
que se le aplique accidentalmente una alta tensin de entrada (por ejemplo, varios cientos
de volt a travs de una descarga ESD).

El diodo cercano a la entrada (D3) es una primera barrera, mientras que los otros diodos
protegen directamente a la compuerta, limitando la tensin a no ms de 0,6 V por encima
de la VDD o 0,6 V por debajo de la de tierra VSS. Los diodos D4 y D5 son intrnsecos del
chip, provienen del proceso de fabricacin; el resto se debe agregar al diseo del circuito.

Los diodos restantes a la derecha son para proteger la salida ante una aplicacin
accidental de ESD en el pin correspondiente. Por ltimo, D6 protege contra una tensin
inversa en la fuente.

Si bien las tensiones de alimentacin de un circuito integrado digital CMOS de la serie

4000 pueden variar desde los 3 V hasta los 18 V, los manuales recomiendan no
superarlos 15 V. Esto es para asegurarse que no vaya a producirse la destruccin del
chip.

Si se est trabajando a una tensin de alimentacin elevada (por ejemplo, 18 V) existe la

posibilidad de que en ambientes ruidosos elctricamente, se sume a ella una seal de
tensin extra (el caso de ruidos elctricos inducidos por acoplamiento inductivo) que
puede generar el efecto denominado tiristor o latch-up encendido. Este mecanismo
ocasiona que, por ejemplo, la entrada afectada haga un cortocircuito con la tierra (terminal
VSS), dandola en forma permanente

Las dos formas de evitar este tipo de problemas son:

Trabajar con tensiones de alimentacin que no superen los 15 V.

Asegurarse que las entradas nunca excedan al valor de la tensin de alimentacin.

Una manera prctica de evitar incrementos de tensin en la fuente de alimentacin es la

de proteger externamente a los chips con el siguiente circuito basado en un diodo zener:

VDD es la tensin que se debe conectar a los circuitos integrados.

VCC es la tensin que, generalmente, proviene de un regulador de tensin (por ejemplo,
el integrado LM7805T).

Reglas para el uso de CMOS

Los dispositivos CMOS suelen embalarse dentro de sobres, vainas de material

antiesttico o insertando sus terminales en espuma conductora.

Para retirarlos, tengamos la precaucin de no tocar los pines con los dedos.

Cuando los retiramos, deben colocarse sobre una superficie metlica con los terminales
haciendo contacto sobre ella. Nunca ubicamos un circuito integrado sobre material de
poliestireno o plstico.

Todas las herramientas e instrumental de prueba estn conectados a una tierra comn.

Es recomendable que el operador tenga una pulsera antiesttica conectada en su

mueca y haciendo contacto a una tierra elctrica a travs de una resistencia de alto
valor, a fin de protegerse ante un posible shock elctrico en caso de que la tierra no est
perfectamente aislada de la tensin de

Alimentacin domiciliaria (debido a fugas, conexin errnea, etc.).

No insertamos dispositivos CMOS en un circuito impreso que tenga conectada la tensin

de alimentacin.

En caso de querer retirar un chip CMOS de un impreso, nos aseguramos que la tensin
de alimentacin sea nula.

Consideremos que algunas fuentes de alimentacin tienen capacitores de filtrado de muy

alto valor, por lo que despus de retirar la tensin de alimentacin pueden tardar varios
segundos en descargarse.

Todas las entradas de dispositivos CMOS (salvo especificacin contraria por el fabricante)
deben conectarse a algn nivel de tensin adecuado VDD o VSS. Dejar terminales flotantes
puede hacer que adquieran carga electrosttica o que tomen por ruido inducido valores
de tensin que hagan que el circuito funcione indebidamente.

Los circuitos impresos con componentes CMOS que debamos guardar van a tener las
entradas y salidas conectadas con resistencias de alto valor a algn terminal de
alimentacin (VDD p VSS).

Aplicaciones

Microprocesadores

Memorias

Procesadores digitales de seales

Otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo.

Compatibilidad entre familias lgicas TTL y CMOS

Si queremos conectar las distintas familias lgicas entre s, tenemos que tener en cuenta
su compatibilidad tanto de corriente como de tensin.

Compatibilidad de corriente
Para conectar la salida de un circuito con la entrada de otro, el circuito de la salida
debe suministrar suficiente corriente en su salida, tanta como necesite la entrada del
otro circuito, por tanto, se tiene que cumplir que:

10 H mx. ---- 1IH mx. Nivel alto.

10 L min ---- 1 IL min nivel bajo.

Compatibilidad de tensin

Si queremos conectar la salida de un circuito con la entrada de otro circuito, se tiene

que verificar que:

10 H mx. --- 1 IH mx. Nivel alto.

10 L min ---- 1 IL min nivel bajo.

Dado que la primera condicin se cumple casi siempre, lo que tenemos es que
verificamos que se cumple la ltima (de nivel alto).

Manejo de CMOS por TTL

Existe un problema cuando comparan los voltajes de salida TTL con el voltaje de entrada
de CMOS , se observa que el voltaje de salida mnimo de cualquier serie TTL es
demasiado bajo cuando se compara con el voltaje de entrada mnimo de la serie 4000 de
la familia CMOS , la solucin ms comn a este problema interfaz es donde salida del
TTL se conecta a 5 V con un resistor activo en alto , esto ocasionara que la salida del
TTL se eleve a 5V en el estado alto , con lo cual dar una entrada CMOS adecuada.

Manejo de TTL por CMOS

Manejo en el estado alto y bajo del TTL por CMOS. En la salida CMOS pueden
proporcionar suficiente voltaje para satisfacer el requerimiento de entrada TTL en el
estado alto y bajo, como el voltaje de entrada es relativamente suficiente no es necesario
hacer ninguna consideracin especial.

Diferencias entre las familias CMOS y TTL

Las diferencias ms importantes entre ambas familias son:

En la fabricacin de los circuitos integrados se usan transistores bipolares par el TTL y

transistores MOSFET para la tecnologa CMOS

Los CMOS requieren de mucho menos espacio (rea en el CI) debido a lo

compacto de los transistores MOSFET. Adems debido a su alta densidad de
integracin, los CMOS estn superando a los CI bipolares en el rea de integracin a
gran escala, en LSI - memorias grandes, CI de calculadora, microprocesadores-, as
como VLSI.

Los circuitos integrados CMOS es de menor consumo de potencia que los TTL.

Los CMOS son ms lentos en cuanto a velocidad de operacin que los TTL.

Los CMOS tienen una mayor inmunidad al ruido que los TTL.

Los CMOS presentan un mayor intervalo de voltaje y un factor de carga ms elevado

que los TTL

En resumen podemos decir que:

TTL: diseada para una alta velocidad.

CMOS: diseada para un bajo consumo.