Escolar Documentos
Profissional Documentos
Cultura Documentos
Digital
IGua de Estud'iO
SENA
7Av
1"5 ED:l:CIQN
E'SPEC~AL IEiN'A
TIL~A~'IlAIIM
A Westf.irJl' Compan)"
EII'e'ct'rnica Dlglita,)
Glua de Estudio
~
-
lEl~,A~
lR'AIN, INC.
A Westoott' Gompany
IDeractms de Au~or
T 'Odas D,erechos Reservados
TEl~A~TRAIN~ INC.
A W9stcoff Campan!
309 N,ol1h Mark.et 5treet Cltattanoo9la, TN 3740.5 USA
1~800-.251~S016
T'el: 423-266~0113 . Fai<; 42:3...267-2555
I
CONTENIDO
RECONOCIMIENTOS
USODE ESTAGUIADE ESTUDIO
SECUENCIADE APRENDIZAJE
LECCION 1: Introduccin a la Electrnica Digital
2: Introduccin a los Sistemas Numricos
3: Transistores Bipolares en Conmutacin
4: Compuertas Lgicas Bsicas
5: Circuitos Integrados TTL
6: Circuitos Integrados CMOsy ECL
7:
8:
9:
10:
ii
iii
iv
1-1
2-1
3-1
4-1
5-1
6-1
7-1
8-1
9-1
10-1
11-1
12-1
13-1
14-1
GLOSARIO
G-1
RECONOCIMIENTOS
El agradecimiento es para mucha geflle qua ha contribuido al desarrollo da este curso de video.
Primero entre ellos est Roy Brixen, Instructor de Electrnica en el College of San Mateo, cuya
experiencia en el tema le di forma al contenido del curso. DavId Hata, Instructor en el Portland
Corn!Uunity College y Dale Ulmer, Instructor en el Waukesha County Technicallnstitute,
Waukesha, Wlsconsin, proveyeron experiencia adicional en el tema y soporte.
Un nmero oe oiseadores de instruccin estuvieron involucrados en la preparacin y
produccin de las lecciones de video y materiales de soporte para el curso. Eric Brenner, Fred
Glass, Doris Greenwood y Brad Rose merecen crdito por sus contribuciones. Un
agradecimiento especial es para Hilton Obenzinger que escribi y produjo una gran parte de las
lecciones tereas de video y tambin tuvo un rol mayor en la produccin de los materiales
impresc;>sde soporte.
El desarrollo de este curso, no hubiera sido possible sin los esfuerzos de nuestro excelente
equipo de producci6n. Por lo que me gustara reconocer las contribuciones de George
Mangan, Supervisor de Produccin de Video y Dave Edmonds, Ingenerio de Video. Y tambin
me gustara agradecer a los artistas grficos que contribuyeron con su trabajo a estas lecciones
de '{ideo y Gua de Estudio: Greg McKenzie, MarI<.Me\dah\ y Mike Mosher. Tambin me
gustara agradecer a Jeanne Schreiber, Supervisor de Produccin de Artes Grficas, por su
fino trabajo en el diseo grfico y produccin de las lecciones de video y esta Gua de Estudio.
Asimismo me gustara agradecer a Mark Williams qua dirigi el Departamento de desarrollo da
Cursos durante el desarrollo de esta serie de Teora da Video.
Tambin me gustara agradecer a las siguientes compaas y organizaciones por su amable
cooperacin permitindonos utilizar sus medos y productos en nuestras lecciones de video:
fairchild Semiconductor, Heath oompanv, Intel Cot}oratiOfl, leonard's Player Pianos,
Motofola, National Aeronautical and Space Admnistration (NASA), Natonal Semiconductor,
Aehabilitation Research and Development Center of the Veteran's Admnistration, Signetcs
Corporation, Viasyn: The Compupro People, y Zermtel Cotporation.
James Petromllli,
Director de la
Divisin ElectrnIca del
College 01 San Mateo, San Mateo, California
ii
Uf
SECUENCIA DE APRENDIZAJE
Iv
Introduccin
ala
Electrnica Digital
OBJETIVOS DE LA LECCION
5. Diferenciar tas funciones bsicas de los circuitOs lgicos de cornouertas 'J ilip-I\op.
6. 'dentificar el valor decimal, el !;lit menos signifioativo (L$B) y el bit ms 5ignificativo
(MSB) de un nmero !;linario de cuatro-bits.
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
ANALOGICO
YD/G/TAL
SEALES
ANALOGICAS
YOIG/TALES
12
ollIL
+
o k-"'l~"';-""'"
" " n
,-
L_
\.... V
+
'_
r-
1-3
\.
VENTAJAS
DE LAS TECNICAS
DIGITALES
ALMACENAMIENTO
DE INFORMACION
DIGITAL
CRCUITOS
DIGITALES
1-4
LOGICA POSITIVA
y NEGATIVA
EL SISTEMA
NUMERICO
BINARIO
El SISTEMA NUMER1CO BINARIO se utiliza para representar la informadn digital porque slo utiliza dos
dfgitos. Estos dos dfgitos binarios, o BITS, son O y t. Su
posicin en el nmero binario indica su valor dentro del
nmero. La posicin ms a la derecha es la posicin
unitaria. Cada posicin sucesiva a la izquierda es uoa
potencia creciente de 2. Por ejemplo, el binario 1101
equivale a 1 por 8, ms 1 por 4, ms O por 2, ms 1 por 1,
el decimal 13.
VALOR DE LA
POSlelON
8s 45 2s 1$
1 1 O 1
8 4 O 1
lEN DECIMAl)
DlGITO
BINARIO
EQUIVALENrE
DECIMAL
(1
Binario 1 1 O 1
8) + (1 x 4) + (O x 2) ... (1
Decimal 13
El Sistema Numrico Binario
1-5
x t) =
TERMINOS CLA VE
Observe estos t6rmlnos Importantes a medida que son presentados en la leccin te video. SI
despuf; de ver la leccin de vidf:)o, usteq necesita ms ayuda para entender los Trminos
Clave, consulte el Glosario al tnt de esta GJla C1eEs1udio.
ANALOGICO
lOGICA POSITIVA
DIGITAL
LOOICA NEGATIVA
FUP-FLOP
NUMERO BINARIO
COMPU~RTA
NIVEL LOGICO HIGH
MSB
LSB
1-6
CONCEPTOS CLAVE
Mientras usted observe la leccin de video, tanga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que sern presentados.
,.
4?
A LA ELECTRONICA DIGITAL
1-7
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente prueba para verificar su
comprensin del material presentado. Usted puede acudir al Resumen y al Glosario si necesita
ayuda.
Parte L
Marque la letra de la opcin que usted considera que es la mejor respuesta a cada
pregunta. Luego compare sus elecciones con la Clave de Respuestas para esta
Jeccin.
1. Cul de los siguientes dispositivos es analgico en su naturaleza?
A.
B.
C.
D.
una caeutadora
una mquina de escribir
una brjuia de bolsillo
un semforo
A. no cambia
B. cambia suavemente
C. cambia en forma rpida y abrupta
D. cambia alternatlvamente de alto a bajo
4. Cuntos niveles de voltaje distintos posee una seal digital?
A. dos
B. diez
C. dieciseis
D. un nmero infinito
1 8
D. resstores
7. Los flip-flops se utilizan para:
A.
B.
C.
D.
A. 3
B. 8
C.9
D. 10
E.2,OOI
10. El bit menos significativo del binario 0101 es:
A.
B.
C.
D.
el
el
el
el
O ms a la izquierda.
primer 1 a la izquierda.
segundo O desde la izquierda.
1 ms a la derecha.
19
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1 10
3. Enumere por lo menos tres ventajas de utilizar tcnicas digitales sobre tcnicas
analgicas.
1 -11
Introduccin
a los
Sistemas Numricos
REG!ONALSANTANDaR
Clil....
lJSTR!ALOIltON
BIBUOTECA
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Contar secuencialmente de O a 15 utilizando el sistema numrico binario.
2. Convertir nmeros decimales a nmeros binarios y convertir nmeros binarios a
nmeros decimales.
3. Convertir nmeros decimales a nmeros en decimal codificado en binario (BCD) y
convertir nmeros BCD a nmeros decimales.
4. Convertir nmeros decimales a nmeros hexadecimales y convertir nmeros hexadecimales a nmeros decimales.
5. Convertir nmeros binarios a nmeros hexadecimales y convertir nmeros hexadecImales a nmeros binarios.
,6. Identificar las caractersticas y los usos ms comunes para los cdigos BCD 8421,
Exceso 3 y Gray.
2-1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
BINARIO Y
DECIMAL
CONVERS/ON
BINARIO
A DECIMAL
Binario #
111 1
1 1 10
1100
11011001
Extensin de los
Valores de Posicin
Equivalente
Decimal
=
=
=
=
8+4+2+1
15
8+4+2+0
=
=
14
8+4+0+0
128 + 64 + O+ 16 +
8+0+0+1
2-2
12
217
CONVERSION
DECIMAL A
BINARIO
18910 = 1 O1 1 1 1 012
189-128=61
61 - 32 = 29
29-16=13
13 - 8 =5
5-4
1 -1
=1
=O
2-3
DECIMAL
CODIFICADO
EN BINARIO (BCD)
Millares
Centenas
0100
0001
Decenas
1001
Unidades
0010
BCD
EXCESO 3
Otros cdigos se adaptaron desde el BCD para aplicaciones especficas. El EXCESO 3 (EX 3 XS 3) es un
cdigo no ponderado desarrollado para simplificar la
forma en que los circuitos digitales puedan desarrollar
cmputos matemticos con nmeros BCD. Cada valor
en cdigo de Exceso 3 es, simplemente, el valor en BCD
estndar ms 3. Por ejemplo, para escribir el decimal 5
en Exceso 3, utilizaremos el valor BCD para 5 ms 3, u
8 -1000.
Los equivalentes en Exceso 3 para los decimales 7 (1010), 8 (1011), y 9 (1100) se consideraran
valores ilegales en BCD estndar, pero son aceptables en
Exceso 3.
2-4
CODIGOGRAY
El CODIGO GRAY es otro cdigo no ponderado. Desarrollado para medicin eficiente y exacta, est estructurado de modo que slo un bit cambia desde un valor de
cdigo al siguiente. Desde luego, este cdigo no se
adapta a los valores de posicin del binario 8421 y, se
debe utilizar una tabla memorizar las equivalencias del
Cdigo Gray. (Vea la tabla de sistemas numricos y
cdigos al final de este resumen).
SISTEMA
NUMERICO
HEXADECIMAL
2-5
CONVERSION
HEXADECIMAL
A DECIMAL
Para convertir nmeros hexadecimales a sus equivalentes decimales, puede utilizarse un procedimiento similar
al de la conversin binario a decimal estudiado antes.
Cada valor de posicin se multiplica por el valor indicado
por el dgito hexadecimal y luego se suma a los otros
valores de posicin vlidos. Por ejemplo, para convertir a
A3CH a su decimal equivalente, comenzamos multiplicando el valor de A por 256 (el valor de la posicin).
Seguimos el mismo procedimiento para las posiciones
sucesivas, como se muestra:
A3CH=
(10 x 256) + (3 x 16) + (12 x 1) =
2560+48+12=
262010
Conversin Hexadecimal a Decimal
CONVERSION
DECIMAL
A HEXADECIMAL
Para convertir nmeros decimales a su equivalente hexadecimal, determine cuntas veces puede restarse al valor
de posicin ms alto del nmero. Contine del mismo
modo para todos los valores de posicin hasta obtener un
resto de cero.
2-6
Por ejemplo, para convertir el decimal 5421 a hexadecimal, determinamos que el valor de posicin ms alto es
4096. Slo 1 por 4096 puede entrar en este nmero, de
modo que el dgito hexadecimal en esta posicin ser 1.
Restando 5421 - 4096 obtenemos un resto de 1325.
Para la siguiente posicin, 256, encontramos que 5 por
256, 1280, entra en 1325. Entonces 5 ser el siguiente
dgito en la siguiente posicin. Restando 1325 - 1280
obtenemos un resto de 45. Continuamos de este modo.
como se ve a continuacin, hasta que llegamos a un resto
de cero.
Decimal 5421
1 x 4096
5421 - 4096
= 4096
= 1325
5 x 256= 1280
1325-1280 = 45
= 32
= 13
13 (6 D) x 1 = 13
2 x 16
45-32
13-13=0
542110 = 152CH
2-7
111100101010=
1111
F
00101010=
2
F2AH
Conversin Binario a Hexadecimal
Para convertir nmeros hexadecimales a nmeros binarios, se realiza el mismo procedimiento a la inversa. Por
ejemplo, AB5H puede convertirse a binario encontrando
los trminos equivalentes de 4-bits para cada nmero
hexadecimal, comenzando con el menos significativo:
5 = 0101, B = 1011, A=1010. Entonces, el equivalente
binario para AB5H se escribir como 10101011010".
AB5H=
A
1010
1011
0101
101010110101
Conversin Hexadecimal a Binario
2-8
BCD
EXCESO 3
GRAY
HEX
0000
0000
0011
0000
0001
0001
0100
0001
0010
0010
0101
0011
0011
0011
0110
0010
0100
0100
0111
0110
0101
0101
1000
0111
0110
0110
1001
0101
0111
0111
1010
0100
1000
1000
1011
1100
1001
1001
1100
1101
10
1010
00010000
1101
1111
11
1011
0001 0001
1110
1110
12
1100
0001 0010
1111
1010
13
1101
0001 0011
00010000
1011
14
1110
0001 0100
0001 0001
1001
15
1111
0001 0101
00010010
1000
2-9
TERMINOS CLAVE
NIBBLE
DECIMAL CODIFICADO A BINARIO (BCD)
VALOR ILEGAL
EXCESO 3
CODIGOGRAY
NUMERO HEXADECIMAL
2-10
CONCEPTOS CLAVE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que son presentados.
3. Cules son las razones para el desarrollo de los cdigos BCD, Exceso 3, Gray?
5. Por qu los nmeros hexadecimales deben seguirse por una H el subndice 16?
2 -11
PRUEBA
Cuando usted haya completado esta leccin. resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede referirse al Resumen y al Glosario si necesita ayuda.
Parte 1.
Marque la letra de la opcin que usted considera que es la mejor respuesta a cada
pregunta. luego compare sus elecciones con la Clave de Respuestas para esta
leccin.
1. El nmero justo despus del binario 0111 es:
A. 1111
B. 0100
C. 1000
D. 0110
2. Cul de los nmeros decimales que estn abajo es equivalente al binario
110001007
A. 196
B.
124
C. 198
0.200
3. Qu nmero binario de los que estn abajo es equivalente al decimal 250?
A.
B.
C.
D.
00110100
10101111
11110010
11111010
4. Qu nmero decimal de los que estn abajo es igual al BCD 0110 1001?
A. 105
B.69
C.96
D. 150
2-12
A.
B.
C.
D.
00111010
10100011
0101 1000
10000101
A. 2044
B. 1636
C. 4636
D.4732
7. Qu nmero hexadecimal de los que estn abajo es igual al decimal 5848?
A. 16D8H
B. 5848H
C. 3160H
D. 22DBH
8. Qu nmero hexadecimal de los que estn abajo es igual al binario
100100100?
A. 224H
B. 444H
C. 244H
D. 124H
9. El cdigo Gray es utilizado principalmente para:
2 13
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en los espacios
provistos.
1. Convierta los siguientes nmeros decimales a sus equivalentes binarios.
A. 34 =
B. 127=
__
C.
__
53=
0.222=
E. 47=
F.
98=
__
B. 100101=
C. 1011101
0.1001=
_
_
E. 1100111 =
F. 11110111 =
_
__
2 -14
A.96=
__
B.
__
18=
C.42=
__
0.52=
__
E.38=
__
F. 67=
__
B.00ll0lll=
C. 0101 1000 =
D. 0110 0110 =
E.l000l00l=
F. 00010011 =
A.262,0=
__
B.4112,0=
C. 11011011100110102 =
D. 101111000012 =
E. 10010110 BCD =
2 15
Transistores
Bipolares en
Conmutacin
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Identificar los principios de operacin de un transistor bipolar en conmutacin en los
estados de corte y saturacin.
2. Identificar las magnitudes relativas en corte y saturacin de los valores de voltaje
base-emisor, corriente de base, corriente de colector y voltaje colector-emisor.
3, Identificar las cuatro especificaciones ms importantes para transistores en
conmutacin.
4, Especificar todos los elementos necesarios en un circuito de salida a LEO con un
transistor NPN.
3 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
TRANSISTORES EN
CONMUTACION
Carga
de alta
corriente
-- -
Circuito
lgico
32
OPERACION
BASICA
En un transistor en conmutacin, los extremos de operacin de SA TURACION y CORTE determinan si el dispositivo est conectado o desconectado. La entrada es la
juntura base-emisor, la salida es la juntura colectoremisor. Cuando se polariza directamente a la juntura
base-emisor con 0.7 Voltios, circula una gran corriente de
base y, circula una corriente de colector proporcionalmente ms grande - el transistor est saturado, o est
en el estado "on". Cuando el voltaje base-emisor es
menor de 0.7 Voltios, el transistor ya no est polarizado
en directa. La corriente de base deja de circular y, por lo
tanto, la corriente de colector deja de circular - el
transistor de conmutacin est en el corte, o en el estado
ofr.
Input
= Entrada
Output
= Salida
VOLTAJE
COL ECTOREMISOR
En saturacin, la salida (el colector-emisor) es un cortocircuito virtual, permitiendo slo una pequea cada de
voltaje a travs de ella, usualmente de 0.2 Volt. En el
corte, la salida del transistor es un circuito abierto con alta
resistencia, lo que usualmente resulta en una gran cada
de tensin a travs del colector-emisor. Esta cada de
tensin generalmente se aproxima al voltaje de la fuente
de alimentacin.
33
BETA
RESISTORDE
BASE
RESISTORDE
COLECTOR
34
V RC = V CC - (V CARGA + V CE )
CIRCUITOS DE
CONMUTACION
CON
TRANSISTORES
NPNYPNP
,..--"MM
Re
'---C.-,g-'d-'-' Vee
Alta
Corrienl.
'---C.-,ga-d-.-' Vee
Re
ov
AII.
Corriont.
V'N
-SVL..J
j_
35
ESPECIFICACIONES
DEL TRANSISTOR
DE CONMUTACION
MAXIMO
VOLTAJE DE
RUPTURA
El rgimen de MAXIMO VOLTAJE DE RUPTURA (Maximum Breakdown Voltage, en ingls) especifica el voltaje
ms alto que puede aplicarse entre dos terminales del
transistor antes de provocar la falla del dispositivo. Los
regmenes de mximo voltaje se dan para las Junturas
colector-emisor, colector-base y base-emisor. El rgimen
de mximo voltaje colector-emisor es particularmente
importante para la condicin de corte del transistor, ya
que en el corte prcticamente se aplica la tensin de
alimentacin mxima a la salida del transistor entre el
colector y el emisor.
CORRIENTE
MAXIMADE
COLECTOR
3-6
apropiado
cuatro
tensin de
de conmu-
Rating
couecror-
Elllitler
Symbol
Vollage
CEO
Value
Unit
40
Vdc
VCI)
60
Vdc
VEn
6.0
Vdc
le
200
mAde
PI)
310
InW
Col lector
eurrenL
e<c
T A - 25e
T
60'C
1'.T
.1
SL~
210
mW
2.61
II1W/oC
-55 lu 135
oc
TIEMPO DE
CONMUTACION
lout
(%)
100
90
--~---------~--+---
tr
.
...
I,I.
1 .. -,,
~l l'
H ,
O,.
r",H'
:in,r.t, rll"'"
r.1I r,nt'
I\'(.C
,,"
,1.1 L'
h1m",I
'I'~ !
(1
'e
l.
10 nlo\!Ic"
*".~I,\
\ 'tt-;."III
'Ill
J !I ~"",
o. ~ \,1,'
o n!A. ....~\
Ag No
I
2~ltt!)'J
2:.11u-n~
~" \"
.
a.
'1
,,
lymboI
M,.
!MI'
,
,
3'
n.
.':S
"
""
38
M.
""so
..
'
O>
BETA
Las hojas de especificacin para un transistor de conmutacin tambin documentarn la constante de ganancia
de corriente BETA. Ntese que BETA tambin puede ser
denominado h(FE). Con un beta grande, la corriente de
base puede ser muy pequea y an producir una gran
corriente de saturacin en la salida. Las buenas prcticas
requieren la utilizacin de un dispositivo con un beta
grande, por lo menos de 100.
DISEO DE
UN CIRCUITO
CON
TRANSISTOR DE
CONMUTACION
1500
..---...
Vee
H--o+
V1N 10 K
+5V
OV
-
e
B
Re
5V
2N3904
RB
E
3- 9
Ji&. RBll'ONALSAN'J'ANDIlR
7A~CEN..
'JSIlIW.OutON
'1' ,
BIIlUQJ"ECA
TERMINOS CLA VE
Observe estos trminos importantes a medida que son presentados en la leccin de video. Si
despus de mirar la leccin de video, usted necesita ms ayuda para entender los Trminos
Clave, consulte el Glosario al final de esta Gura de Estudio.
TIEMPO DE CONMUTACION
SATURACION
TIEMPO DE DEMORA
CORTE
TIEMPO DE SUBIDA
RESISTOR DE BASE
TIEMPO DE ALMACENAMIENTO
RE81STOR DE COLECTOR
TIEMPO DE CAlDA
TIEMPO DE ENCENDIDO
TIEMPO DE APAGADO
DERATING
BETA
3 -10
CONCEPTOS CLAVE
Mientras observe la leccin de video, tenga esta preguntas en mente. Le ayudarn a concentrar
su atencin en los Conceptos Clave que son presentados.
4. Cmo determina usted los valores hmicos del resistor de base y del resistor de
colector en un circuito de manejo con transistor de conmutacin?
3 11
PRUEBA
Como usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su comprensin del material. Usted puede referirse al Resumen y al Glosario si necesita ayuda.
Parte 1. Marque la letra de la opcin que usted considera es la mejor respuesta a cada
pregunta Luego compare sus elecciones con la Clave de Respuestas de esta leccin.
1. Un transistor bipolar en conmutacin acta como un interruptor abierto cuando:
A. su juntura base-colector no est polarizada en directa.
B. su V(CE} es muy bajo.
C. su juntura base-emisor no est polarizada en directa.
2. Si el V(CE} de un transistor bipolar de conmutacin es de alrededor de 0.2 voltios,
el dispositivo est seguramente:
A.
B.
C.
D.
saturado.
cortado.
abierto.
sobre la mxima V(CE} de ruptura.
4. Un transistor de conmutacin NPN con una V(CE} de 0.17 voltios y una V(BE} de
0.7 voltios est:
A.
B.
C.
D.
defectuoso.
al corte.
saturado.
prcticamente saturado.
3 12
5.
El circuito de salida de un driver de un LEO tpico posee las siguientes especificaciones cuando el transistor bipolar est saturado: V(LEO) es 1.6 voltios, v(ee) es
15 voltios, I(e) es 20 mA. El resistor de colector necesario en este circuito tiene un
valor cercano a:
A. 390ohms.
B. 470ohms.
e. sso onms.
D. 660ohms.
9.
3 -13
10. El transistor de conmutacin que maneja un LEO a 10mA posee un beta de 150.
El voltaje de manejo de base es de O a 7 voltios. Su resistor de base debe ser
cercano a:
A.
B.
C.
D.
15K
33K
47K
65K
ohms.
ohms.
ohms.
ohms.
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Cules son las magnitudes relativas del voltaje base-emisor, corriente de base,
corriente de colector y voltaje colector-emisor en corte yen saturacin?
2. Examine el diagrama del circuito que se muestra abajo y luego complete las
magnitudes esperadas. (Asuma que V(IN) es igual a 5 voltios).
~
C
vlN
'5V
ov
Re
2N3904
Re
{3=100
-=
VLEOo1.6V
'LEO' 20mA
RC:
VRB:
3-14
Las siguientes tres preguntas estn basadas en un circuito de manejo para un LEO,
cuyo rgimen es de 1.6 voltios, que llegar al brillo deseado cuando est conduciendo
una corriente de 13mA. Hay una fuente de colector de 6 voltios disponible, el pulso
de entrada vara de O a +6 voltios y, el transistor a utilizarse es un 2N5334 NPN con
los siguientes regmenes:
V(CEO): 60.0 V CO
I(C):
3.0 A CD
V(CB):
60.0 V CD
1(8):
0.5 A CD
V(BE):
8.0 V CD
h(FE): 30 min
5. Calcule el valor del resistor de base. (Asuma que el voltaje de fuente de 6 voltios
se utiliza como el voltaje de manejo de base.)
3-15
Compuertas
Lgicas
Bsicas
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Seleccionar definiciones para las cinco funciones lgicas bsicas: ANO, OR,
INVERSOR, NANO Y NOR.
2. Identificar las tablas de verdad de cada una de las cinco funciones lgicas bsicas.
3. Identificar los smbolos lgicos para las cinco funciones lgicas bsicas.
4. Identificar las expresiones lgicas de lgebra booleana para las cinco funciones
lgicas bsicas.
5. Seleccionar la funcin lgica negativa de cualquier compuerta de lgica positiva
dada.
6. Identificar los smbolos lgicos para las funciones lgicas negativas.
4-1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
COMPUERTAS
LOGICAS
4-2
LA FUNCION
LOGICAAND
Salida
Entrada
B
L
H
L
H
L
L
H
H
L
L
L
H
f =A B
O
f =AB
La salida de una compuerta ANO ser high slo cuando
todas las entradas son high. Esto se ilustra en la tabla de
verdad para la FUNCION LOGICA ANO que se muestra
en la figura. Cuando ambas entradas A y B estn en low,
la salida fes low. Cuando A es low y B es high y cuando
A es high y B es low, la salida f es an low. S610cuando
ambas entradas A y B estn en high, la salida es hlgh.
La figura
4-3
FUNC/ON
LOG/CA OR
:-_,l )--f
Entrada
A
L
L
H
H
Salida
B
L
f
L
H
H
H
f =A+B
Para la FUNCION LOGICA OR,la salida estar en high si
cualquiera o todas las entradas son high. Esta funcin
lgica tambin se conoce como funcin OR Inclusiva,
porque la combinacin de entradas que producen una
salida high incluyen el caso en el que las dos entradas
estn en high. Ms adelante en el curso, usted aprender acerca de la funcin lgica OR Exclusiva de dos
entradas. en la cual la salida es high cuando cualquiera.
~
llQ~,
las entradas estn en high.
El sfmbolo lgico en la figura representa a la funcin
lgica OR y la tabla de verdad resume todas sus combinaciones de entrada. Note que el smbolo Booleano es
un signo ms; significa OR y no suma.
Nota: La funcin lgica OR es tambin conocida como
"funcin lgica O".
4-4
LA FUNCION
LOGICA
INVERSOR
--I[>)(~)-f
Entrada
A
Salida
f
H
L
L
H
f =A
4-5
LA FUNC/ON
LOG/CA NANO
:_
)IO-
...1
Entrada
Salida
B
L
H
L
H
L
L
H
H
H
H
H
L
f =AB
Se derivan dos funciones lgicas adicionales de la combinacin de las fundones lgicas recin estudiadas. Una
de ellas, la FUNCION lOGICA NANO (derivada combinando NOT con ANO) es, en esencia, el complemento de
la funcin ANO y puede implementarse invirtiendo la
salida de una compuerta ANO. De hecho, el smbolo
lgico para la nmcn lgica NANO es el smbolo ANO
con un smbolo de inversin agregado a su salida. Asimismo, la expresin Booleana para la funcin NANO, es
el complemento de la expresin para ANO y se lee como
"no AB". Para la funcin lgica NANO, cuando todas las
entradas estn en high, la salida va a low. Cualquier otra
combinaeln de entradas produce una salida high.
Nota: La funcin lgica NANO es tambin conocida como
"funcin lgica No V".
4-6
LA FUNC/ON
LOG/CA NOR
: _ _,} ):1100Entrada
Salida
A
L
L
H
H
L
H
L
H
f
H
L
L
L
f =A+B
4-7
DUALIDAD DE
LAS COMPUERTAS
Entrada
Salida
B
L
H
L
H
L
L
H
H
Entrada
L
L
L
H
Salida
O
O
1
1
O
1
O
1
O
O
Entrada
B
1
O
O
48
1
Salida
f
1
1
1
O
49
Entrada
Entrada
Salida
O
O
1
1
O
1
O
1
O
O
O
1
1
1
O
O
1
O
1
O
1
1
1
O
ANO Positiva
____,}
A
O
O
1
1
OR Negativa
).,___
Entrada
Salida
Entrada
Salida
O
1
O
1
O
1
1
1
OR Positiva
Salida
1
1
O
O
1
O
1
O
1
O
O
O
ANO Negativa
4 -10
Salida
Entrada
O
O
1
1
O
1
O
1
1
1
1
O
Entrada
--
Salida
1
1
O
O
1
O
1
O
O
O
O
1
NAND Positiva
NOR Negativa
Entrada
Entrada
Salida
O
O
1
1
O
1
O
1
1
O
O
O
NOR Positiva
A
1
1
O
O
Salida
1
O
1
O
O
1
1
1
NAND Negativa
4 -11
TERMINOS CLAVE
Observe estos trminos importantes a medida que se presentan en la leccin de video. Si
despus de ver la leccin de video, usted necesita ms ayuda para entender los Trminos
clave, consulte el Glosario al final de esta Gua de Estudio.
ACTIVO EN LOW
TABLA DE VERDAD
COMPLEMENTO
ALGEBRA BOOLEANA
ACTIVO EN HIGH
FUNCION lOGICA
NAND
SIMBOLO LOGICO
FUNCION lOGICA
NOR
FUNCION LOGICA OR
DUALIDAD DE COMPUERTA
4-12
CONCEPTOS CLA VE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que son presentados.
5. Cmo puede utilizarse una compuerta lgica simple para producir dos funciones
lgicas diferentes?
4 -13
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede acudir al Resumen y al Glosarlo si necesita ayuda.
Parte 1.
A. un Inversor.
B. una compuerta ANO.
C. una compuerta NOR.
O. una compuerta ORo
2. Un circuito lgico que produce un high en su salida cuando cualquiera o todas sus
entradas estn en high es:
A.
B.
C.
O.
ANO Negativa
OR Negativa
OR Positiva
una compuerta NOR
4- 14
su
su
su
su
salida
salida
salida
salida
7. La compuerta lgica que produce una salida low slo cuando todas las entradas
estn en high es:
A.
B.
C.
O.
8.
una
una
una
una
compuerta
compuerta
compuerta
compuerta
NOA.
OA.
ANO.
NANO.
La compuerta lgica que produce una salida high slo cuando todas las entradas
estn en low es:
A.
B.
C.
O.
9.
una
una
una
una
compuerta NOR.
comuerta OA.
compuerta ANO.
compuera NANO.
4 15
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Complete cada una de las siguientes oraciones con una de las cuatro combina-
una
una
una
una
una
una
una
Entrada
A
B
a.
O
O
1
O
1
O
1
b.
Entrada
A
Salida
4-16
Salida
f
O
1
1
Entrada
C.
d.
e.
Salda
B
O
1
O
1
A
O
O
1
1
Entrada
A
O
O
1
1
1
1
1
O
Salida
B
O
1
O
1
Entrada
A
B
O
O
1
O
1
O
1
1
4 -17
O
O
O
1
Salda
f
1
O
O
O
a.
b.
I )t--
c.
d.
e.
1.
g.
---1)
)>0--.0
I }JO--
} )~
--I[>~4-18
4. Utilizando los smbolos del lgebra Booleana, escriba la expresin lgica para
cada funcin lgica bsica.
a. NOR
b. ANO
c. OR
d. INVERSOR
e. NANO
5. Se dice que las compuertas lgicas tienen una naturaleza dual. Qu significa
esta afirmacin?
4 19
Circuitos
Integrados
TTL
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Diferenciar entre las varias familias y subfamllias de los circuitos integrados TIL
2. Seleccionar definiciones para los conceptos de compromiso velocidad/potencia,
demora de propagacin, margen de ruido y divergencia de salida o tan-out.
3. Identificar los requerimientos de fuente de alimentacin y desacople para circuitos
integrados TIL.
4. Identificar los valores de voltaje de alimentacin para los dispositivos lgicos TIL.
5. Identificar los valores de voltaje de salida high y low, as como los de entrada high y
low, para los dispositivos lgicos TIL.
6. Identificar el nivel lgico y el voltaje de una entrada TIL flotante.
7. Identificar los valores de corriente para salida high y low, asf como para entrada high
y low, para dispositivos TIL.
8. Identificar los principios de operacin y ventajas de los circuitos de salida TIL totem
pole y colector abierto.
9. Identificar los principios de operacin de los circuitos lgicos ANO-cableada y
OR-cableada.
10. Seleccionar los sfmbolos lgicos y tablas de verdad para dispositivos lgicos con
salidas de tres estados, e identificar sus principiOS de operacin.
5 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
Prcticamente, todo equipo digital moderno est construido con circuitos integrados (IC's). Las compuertas
bsicas que se discutieron en la ltima leccin, asf como
los circuitos ms complejos de toma de decisin y memoria que se presentarn en lecciones posteriores, estn
disponibles en encapsulados de circuito integrado. Los
circuitos integrados digitales se producen en varias
familias y subfamilias para aplicaciones especializadas.
Un tipo comn de circuito integrado digital opera con
transistores bipolares internos conmutando entre corte y
saturacin para crear los niveles lgicos high y low. Este
tipo se conoce como lgica transistor-transistor, o lTL.
Como los dispositivos lTL son de ana demanda de
corriente, sern eventualmente reemplazados por otros
circuitos integrados que utilizan menos corriente, como
los dispositivos CM OS y ECL, que sern cubiertos en la
siguiente leccin.
FAMILIAS TTL
5-2
SUBFAMILIAS TTL
EL COMPROMISO
VELOCIDAD/
POTENCIA
El compromiso velocidad/potencia ("speed-power tradeoff") es una comparacin entre la velocidad de conmutacin versus consumo de potencia. Por ejemplo, la familia
antigua 74LOO (la L es por baja potencia), que se utiliza
desde mediados de los aos 70, tiene una velocidad
relativa-mente baja de conmutacin junto con un bajo
consumo de potencia. Por otro lado, la sublamilia 74HOO
(H por alta velocidad) conmuta rpidamente, pero
requiere una cantidad relativamente grande de potencia.
Bsicamente, para los dispositivos antiguos, cuanto ms
rpido conmuta una compuerta, ms potencia consume.
Este es el compromiso velocidad/potencia. Note, tambin,
que un dispositivo que utiliza relativamente alta potencia
irradia ms calor que un dispositivo de baja potencia. Ya
que una superficie pequea tan solo puede disipar una
cantidad determinada de calor, el tamao del encapsulado, as como los valores de los componentes intemos,
se hacen importantes, limitando la velocidad de
conmutacin de los circuitos integrados TIlo
SUBFAMILIAS
TTL ANTIGUAS
5-3
tcc,
DlvISlC>"
GATES
54/7400, LSOO,SOO
QUId Two-lnpul
T'Y'k:AL '~"'GAY1OH
OEtA't
TY'E
"00
74LSOO
T'Y'tCAL luH'l't
OROERINQ
tru
e....
Cl51'1s
l.emA
'~mA
COOE
COUWrRCtAL
PACKAd[8
"ce. _IY
PJa1liC DlP
CeramlC DIP
RAHOU
',,_,-eUo l'O"'C
"".
N7"OON
N7.&\.SOON
Hl'!OOH
Nl400f'
""'1.SOOf'
"'4$CJOf'
W'UTAfIIY MoHOES
Yce _IY 1''111,.'".
-M"'C .....
.
...... SO<soo,
S5400W
Ftalp.c-k
FUNCTION
CUAfIIENT
fT....
",.
74500
NAND G.le
'Zi"'C
&"1.SOOf'
S~LSOOw
$0.4SOC1W
TABLE
INPUT$
l
l
H
H
OUl'PUT
....
MICH_loOf"""
l_lOW_~"o4ot
ptN$
OUC."''''ON
.""",t.
.......
",9
y
.......
!W7'
'.,
,Out
_.u
,54.0
.s..,
10l\oI
100SUI
.gil
1(M1_" .fIoII~lln'_IO"''''''''.~''''H_
O''''''''''l
PIN CONFIGURATION
LOGIC SYMBOL
I~
j~'
J~.r"
,,~
54
LOQIC SYMIIOL
(IEEE/lEC)
""
....s
GAlES
54/7400, lSOO,500
OC ElECTR'CAl
CHARACTERISTICS ~
MI.
1Jc.c:.
lOWte,;'e-I
OUlpul '1o!lage
CQfJl',
'"".
MAX
Corn'l
IApul elamo
V.
VCCaM1N,I.I
'0ita00
IJtpt.14 C-.llreAt
va:.
., lTIPJrT"Um
"
K.lGH ......
If\PIJl euuen,
&'oWlev.'
1"
'I'pul Cuffa",
"oc. "A~
"ex. AA""
",.O.4V
Sllo(lclrc(t1t
'"
'a:
vee>
(tOlan
~ ror.or:
01.4>'"
..
, .. .""
'cc~ 1110H
'
'."~
.~''''''''''''I.c;o""
" "(I~'.0.5\1"'''' ..... ,.;.,' ...
..
Oulpu~
lOW
, ~ ..._",
'1'1"{
1",,,
_IIIMl
fES'
10101_
'(A(._
- L!J
" ....
.0
V
V
....
SO
-20
-20
- '00
-'0
..
0&
24
'O
"'.,."'..
"'.
m'
>O
l6
mi.
..
-100
...
- 20
-.00
-'00
AC WAYEFORM
FO" IHVER11HQ OUTPUTS
_
.,.,._
"'",
COHOfTlOMS
..,,.
Cl.15,pF,
M'.
PtQPf.Qu1on o.'.)
-o.
WAvEfORM
.'!\I
__
0.5'
....
22
n.'<
"cc. . cc .....,
-~
-!15
-20
-.&
O'
OS
O'
20
-~
I MI'
I Com'l
UNI'
O'
.,.
""oc'~"
3'
H
.0
MA)C
__
"'-$" .......
0,3S
- '5
, 'OS.IlI.,.'~_""Vovt.
O'
V, .. O.!V
'cc~
.....
s
I f-..c..-__
0.2
02.
Chllpul~
S",,,,ply;;unsnl
3'
0.25
V.~2.1V
Vec MAX
Oulf)ut (u"enl)
2,7
0,0
V ... 24V
2 .
l'
0,2
V,ao 7 (IV
InPYI \OOIIa;.
I~
H
21
VI: ~$V
".,.X
T,o'
'4l.S
1~ .tmA
""'l$OO
MI.
2.0
M"
VccaMIN,
V,.;.MIN
3'
M"
HIGHleve!
Vo-; OtIlplJl 'IO".ge
V.,
.'"'r",'...
.. ..
f[ll COHOfTlOHSl
PARAhlETt.R
'~*I'''''O
W.~"lotm ,
_ ..
..".l$
....
A~. 400U
.,
22
5-5
Mo
IS
15
C~.'lttF."~-2IlOn
M'.
UNI!
M..
"
'0
ni
1.0GICOIVtSlON
JANUM'II062
GATES
54/7400. LSOO.500
..
$UP9I'1
,,,put '1'01110.
I~
10l)ul Curtlnl
vo",
T.
01*"""0 11
...... '~.pt,I'lufe ,~.
RECOMMENDED
OPERATINO
7.
"
"La
70
-0,& lo
5-&
- OS10
.. 7.0
-0,5 lo
-o..Slo
-0510
-30 to
:lO 10
-JO lo
.. 30 lo
-0.5 to
+vee
.. O~ 11)
, ve,
..".
SUP!)!) VOII~.
V,.
1"
LOW .....
r,
.. te
""l,
OI>enu,no
..
-00
.. 0,510
-OS 1O
"
.. 0,&lo
vee
.Vce
Veo
'Yoc:
_.La
475
....
.,.'.'
.. ....
N ....
.0
UHIT
.0.'
.o,a
V
V
,0,8
.oa
.o.a
-12
.IO
-11
<nA
-400
_400
-1000
20
20
"
"
5-.
4.75
20
-55
12$'
-56
101
Coml
5.0
, 08
...
mA
'C
.."
....
Mu
2.0
COon-'
5.25
5.25
M'
10
ICom+I
N_
M"
5,&
SI
1 .. "
CNtput !;\In"",
'55
010'0
50
OutOUI CUt,... 1
'O,4<lS., '"
e rvw."
-lOto
2.0
'"
N ...
.-.
Mil
IComi
V"
HtGH"ev.'
-0,510
.5'
CONDITlONS
MI.
Vce
....
.,
-01510
.. 7.0
-6510.125
'''-'''''''T(''
7.0
In HIGH
UNIT
70
..s
'o
~tlo.
V ..
u.
"La
'0
'AIlUIOIII
vee
.,"
.,"
-56
70
...
"'A
,....
'C
10
'C
tl'l~ontJ
1,
.....
000' ....'_
L'"
..
... ...,
""-..
'OIW'' '
'UUI.
.;
-e-
-r
v",.
OV''''IIJo.!j
III tMo:I ....
e.
t........ ~
,,~~, ___
o .0-00.. oro
",,<'"''''
(Ioo.II1"",C""'''11;
'1 ........
01l0I.
~"."'-
&.C"""'......
_'''loJ, ..........
~(~
:;.lfll
"" ..
"
""_'_I<f-.&
._.._
,~.oo1~..............
II ........_
)ooSoI.,
.. -_--
56
1-
"""'0)
'.
'
_,_
1'\1 11)+t..ou;.tl.~1I
".!I.'
.. loo '''''
.....
.~,
'"
.".......
..
""'-'1 -
1-_..
e,
.....
- ,.tn,.....,
~~
IIIlo..
".-r
'"
'-
...
...
<
-cc
:}
.,
""
''''
,o.
'l'w _ '~"''''.'
,_... ...
'~O'l'
.,".,
'11. ,,,O"'U
.. ...
....., "'"
.....
...
....
f ..... '
'101"
'.lfl"
'n.
, ,,,
....
, ,...
It"~
5-7
P=IX E
P = I X 5V
P=8 mAx5V
P=40mW
La disipacin de potencia para las otras subfamilias TIL
puede determinarse de modo similar, Sin embargo, en
las subfamilias TTL ms antiguas, recuerde que cuanto
ms rpido conmuta una compuerta, ms potencia consume.
NUEVAS
SUBFAMILIAS TTL
5-8
Dispositivos
74
74S
74LS
74F
74AS
74ALS
Velocidad
10.0 ns
3.0 ns
10.0 ns
2.5 ns
4.0 ns
1.5 ns
Compromiso Velocidad/Potencia
59
Potencia
10mW
20mW
2 mW
4mW
1 mW
20mW
FUENTE DE
ALIMENTACION
5-10
DEMORA DE
PROPAGACION
17 ns
30 ns
5 -11
VOLTAJE DE
ENTRADA Y SALIDA
CARACTERISTICAS
DE SALIDA
5 12
CARA CTERISTICA S
DE ENTRADA
+5V
L
.4V
L
.8V
5 -13
LA ENTRADA TTL
FLOTANTE
5-14
CARACTERISTICAS
DE CORRIENTE DE
ENTRADA Y SALIDA
CA RA CTERISTICA S
DE TOMA y
ENTREGA
DE CORRIENTE
5 -15
1.6 mA / Entrada
H
H-,--_
16 mA Tomados en
total
5-16
FANOUT
=8mA
.4mA
= 20 entradas
Cuando la salida de la compuerta est en high, acta
como entrega de corriente. (Recuerde que siempre que
una terminal de una entrada o salida de una compuerta
posee corriente saliendo de l, se dice que la entrada o
salida est entregando corriente.) Una salida estndar
TIL, as como una salida low power Schottky, entregarn
400 microamperios cuando estn en high. En ambos
casos, este valor de corriente se denomina corriente de
salida high, I(OH), y se indica en el manual con un signo
menos.
5 -17
CIRCUITOS
DE SALIDA
5 -18
A Pin Vcc
I
I
Dentro de la compuerta
ANDI
I
II
I
:
I
Pln de salida de la
compuerta
------------ -------------~
Pin de tierra
5-19
RpUII Up
Vcc - VOL
I - N I
Ol
Ol
APio
--L_
v;
Vcc=5.0V
VR= 4.8V
Pin de salida
Pin de tierra
Circuito de Salida de Colector Abierto
5- 20
AND CABLEADA
l
H
l
H
l
o LEO
l l
l OFF
H l l
H H l
H H H
H H H
l OFF
l OFF
H
l
H
l OFF
H ON
oH; apagado
--
on
= encendido
521
SALIDA DE
TRES ESTADOS
:;-;=::::,r-:;:
~~)"'_f
HABILlT ACION
5- 22
HHH
JO
Bus de datos [
J1
J!o
------------01
---------------------102
---------------------03
Control de Acceso al Bus
Si, por ejemplo, se coloca un low en la lnea de habilitacin de la compuerta NOR 1, la salida de sta compuerta
colocar un low en el bus de datos. Con la salida de las
otras compuertas NOR an en el tercer estado, s610 la
compuerta NOR 1 posee acceso a la lnea del bus de
datos de 0(0).
Este concepto, denominado control de acceso, explica
cmo un microprocesador que controla a varias docenas
de chips conectados a l, permte que slo un chip sea
habilitado fuera del tercer estado en cualquier momento
dado.
5-23
TERMINOS CLAVE
Observe estos Importantes trminos a medida que se presentan en la leccin de video. Si,
despus de ver la leccin de video, usted necesita ms ayuda para entender los Trminos
Clave, consulte el Glosarlo al final de esta Gua de Estudio.
TTL
DEMORA DE PROPAGACION
CORRIENTE TOMADA
CORRIENTE ENTREGADA
V(IL}
FAN OUT
V(OH)
CARGA UNITARIA-
V(IH)
UL
I(OH)
TIEMPO DE DEMORA DE
PROPAGACION DE LOW A
HIGH - t(PLH)
I(Ol)
TIEMPO DE DEMORA DE
PROPAGACION DE HIGH A
lOW-t(PHL)
AND CABLEADA
ABIERTO
I(IH)
5-24
CONCEPTOS CLAVE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que se presentan.
1. Cul es la relacin del compromiso velocidad versus potencia con las familias y
subfamilias de circuitos integrados TIL?
2. Cul es el significado de demora de propagacin?
3. Cul es la relacin de margen de ruido con los voltajes high y low de entrada y
salida?
4. Cules son las ventajas y desventajas de utilizar salidas de colector abierto con
respecto a salidas totem pole?
5. Cmo opera una salida de tres estados y cules son sus ventajas?
5-25
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede referirse al Resumen y al Glosario si necesita ayuda.
Parte 1.
B.
C.
D.
E.
F.
B. velocidad de operacin.
C. tiempo perdido por los circuitos defectuosos.
D. tiempo necesario para responder al ruido.
4. Los dispositivos lgicos TTL requieren fuentes de alimentacin que operan:
A. de 1.5 a 18 V.
B. alrededor de -5.2 V.
C. en casi exactamente 5 V.
D. a12V18V.
5-26
5. Los niveles lgicos binarios asociados a los dispositivos TTL son tpicamente:
A. alrededor de 0.1 y 5 V.
B. alrededor de 0.4 V Y 3.6 V.
C. alrededor de -0.5 V Y +5 V.
D. O V Y +V(CC).
6. El margen de ruido de un circuito digital es una medida de su inmunidad a:
A.
B.
C.
O.
7. Una compuerta NANO TTL 7400 de dos entradas con sus salidas en high:
A.
B.
C.
D.
entregar 16 miliamperios.
tomar 16 miliamperios.
entregar 400 microamperlos.
tomar 400 microamperios.
el
el
el
el
nmero
nmero
nmero
flujo de
de terminales
de terminales
de cargas de
aire necesario
10. Cuando la entrada de control activa en low de una compuerta NANO de tres
estados est en el nivel lgico activo, la salida de la compuerta:
A.
B.
C.
O.
527
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
B. Demora de Propagacin
C. Inmunidad al Ruido
D. Fan Ou1
5 -28
A. V (CC) =
B. V (OL)
C. V (OH)
D. I (Ol)
E. I (OH)
=
=
F. I (Il)
G. I (IH)
3. Cul es el nivel lgico y el vo~aje de entrada creados por una entrada TTL
flotante?
5. Dibuje y denomine el smbolo lgico para una compuerta NANO de dos entradas
con capacidad de salida de tres estados. Luego indique los estados lgicos de
salida disponibles del dispositivo.
5-29
Circuitos
Integrados
CMOSy ECL
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Diferenciar entre las diversas familias y subfamilias de los circuitos integrados CMOS
y ECL.
2. Identificar el encapsulado y los requerimientos de fuente de alimentacin y desacople
para los circuitos integrados CMOS y ECL.
3. Identificar los valores de voltaje de fuente para los dispositivos lgicos CMOS y los
valores de voltaje de emisor y colector para los dispositivos lgicos ECL.
4. Identificar los valores de voltaje high y low, as como los de entrada high y low para
los dispositivos CMOS y ECL.
5. Identificar los valores de corriente de salida high y low as como los de entrada high y
low para los dispositivos CMOS y ECL.
6. Identificar las precauciones apropiadas de manipuleo necesarias para proteger a los
circuitos integrados CMOS de la electricidad esttica.
7. Definir el trmino "latch-up" e identificar las precauciones para evitar esta condicin.
6 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
DISPOSITIVOS
CMOS
6-2
PRECAUCIONES
DEL MANIPULEO
DECMOS
Deben observarse precauciones especiales de manipuleo cuando se trabaja con dispositivos CMOS sensibles
a la esttica, debido a su construccin:
Siempre almacene los circuitos integrados CMOS en
plstico antiesttico, en tiras conductivas, en espuma
conductiva o en bolsas antiestticas.
Cuando los circuitos integrados CMOS no estn en un
circuito o almacenados en su espuma antesttica o
bolsa antiestticas, colquelos con sus terminales
hacia abajo en una hoja de aluminio o en una tira
conductiva.
Utilice un soldador aprobado para dispositivos CMOS.
(Este soldador tendr una punta puesta a tierra.) Verifique en la etiqueta la compatibilidad con CMOS antes
de especliicar o elegir un soldador.
Manipule los circuitos CMOS por sus extremos, o con
herramientas de insercin/extraccin aprobadas.
Manipule los circuitos impresos que contienen dlspositlvos CMOS por los extremos y lejos de cualquier
contacto de borde.
Slo trabaje con dispositivos CMOS en una mesa de
trabajo a prueba de esttica. Esta mesa de trabajo
debe tener un recubrimiento superficial antiesttico,
clips de tierra para el cuerpo y, soldador y herramientas de insercin/extraccin aprobadas para CMOS.
En mesas de trabajo que no estn equipadas de ese
modo, siga todas las dems reglas.
Para todas las entradas debe proveerse una conexin
slida a una seal de entrada, V(DD) o tierra. (No
deben dejarse entradas flotantes.)
6-3
SUBFAMILIAs CMOs
ANTIGUAS
CARA CTERISTICA S
DE OPERACION
DEL CMOS 4000B
denominan V(DD) para une fuente de alfmentacin positiva y V(SS) para una fuente de alimentacin negativa.
La seria CMOS 4QOOB tiene un rango de voltaje de
operacin, V(DD), de 3 a 15 V.
VOLTAJES DE
ENTRADA Y SALIDA
64
INTERCONEXION
ENTRE
DISPOSITIVOS
CMOS YTTL
CONSUMO DE
POTENCIA y
VELOCIDAD DEL
CMOS4000B
6-5
SUBFAMILIAS
CMOS MODERNAS
CARACTERISTICAS
DE OPERACION DE
LAS SUBFAMILIAS
CMOS74HC
6-6
CARACTERISTICAS
DE OPERACION DE
LA SUBFAMILIA
74HCT
Dispositivo
ICC
Diss.
40118
.001 uA
5nW
74HCOO
20 .lA 100 .IW
74LSOO
3mA
15mW
74HCT
20 .lA 100 .IW
74LS
3mA
15mW
Velocidad
50
15
15
15
15
ns
ns
ns
ns
ns
6-7
~Nat1onal
U Semiconductor
CD4OO1BM/CD4OO1BCQuad 2-1nput NOR Buffered
B Series Gate
CD4011BM/CD4011BC Quad 2-lnput NA.ND Buffered
B Series Gate
genere' description
features
to .tltl(tMl 9
bu'''''' ~, ~
"'ji
If'lClUu .,.
d'OC!., 10 "00
pmttcted
.nd
~tt
vss
MaJl~
1p.t."
,,"v,. r.,.
DIIIII.:"""u.....
,"" .........
r.._
C04011KICD'OI'1M
o.,.It"',L ......
, ...
.....,u "*...
........
~
National Semiconductor
b" .~
CMOf
o
ID
~
O
,
()
::E
ID
---
...-
....
Oih9rMMy~
o $V Voo '0.$"
Yoo"-
OSYOCI'O."VOC
S1
.....,,~~
operating
HoCe litIO 21
10........
) "oc te ""'OC
O"' ....
"'IfVOO~
~*" ....'~
COIO , ......
......
~Ct.O''''C
...f'C,. K'C
aM
C040011C, 0D0I0\ 'le
-66CW,!dC
conditions
COtOl!
lOO'C:
~
O
()
I.i
ID
de electrical charactenslics
C040018M,C0401la\1 lNot.21
o
,
::E
i
Q
()
o....~~."
'01)
Vo,
lO!'" L..
,,"
tvo.,....
0",._"
VfIl*
VilO
,.v
"'DI)
,W
vnn
VIJU
SV
v.~1I bv
10100 10Y
'"
lu ... lt~
"- ....,.1-.....
1.....
VOII,.qol
,.""
...
e.." ...,
""
Lu.. l .....
1011
Uwh ... ,
...
\lou
'!IV
voo"
$'"
t"
'OI"II'A
'.Ob
"0 5'"
IDV VO
".
_.,
'_M.....
-~.
'00
...". '"
~_
~
~
t...,.. ____".t..... ... loO....,
''''
Me ..___
R..np
........
"._
VOO
'''''''' c..",,"
... ct ........
__
a.....-at_
.,.
c sv
'''''
OO.
I'I(I~
ees
o
o
oO,
ro
,"
"
,. ,
,.
1495
"V
... fIQ
......
"
., :!t
.'. ..
O,.
"', .......
10'S
~,'..d
6-9
O 'O
'
.IO
......
..
,
...
CIO!!
U
"9\
,,
)O
'0
t.....
l*IfS
.'
"
"v
y
v
y
v
v
v
"
lO
m'
,.
."
,.
OH
J'
"
>O
"O
" B,
,.
o
lO
."
7 JS
O'
owc
.0\
10
110
O"
O,
bfVOM
tf!.&l
.006
.. O
'b.
'"
...
... ,.,. ..
....,,. ." ...
'0 ..v
VOD sv, Vo
VOO 'O. VO e sv
vOO
Vo tl !IV
VOO
",.
lO
"'oo'",OV "'0'0....
\/'00,5.., YO' c w
"OO. '1;\1 Yo
'00 n", Vu ,.v
vou v Vo 1!....
vD. 'v vo O"
vD.
.,,. e
.,. e
.>0
...
....oo ..sv
\IDn
YO"
COHOtTtOH$
""III.aM( 11"
mA
.,A
m'
r~ ...
,~c..
M'
M'
.'
-0......
O'~_t'CS-
o
de e*t,icel
cherecle,istcs
C04001BC.
<040118CINote
'00
Yo'
"00-
10'"
VOO"
15'11
YO"
v"
v,"
'0<
,"".
ul
t~
o..~lW'C""I'''~
voo.&V}
'1100' SV
vD. rv
yotey
iOY
'O"
""
HI" l''''
..
tN,~U'ClIlIll"
'w ......
TA'" '5C.
Inp4JI
......
'THl mM
JO
'6'"
~.,
Vo 4.8\'
VOO. IOV, VO"1I (IV
'lOO" ,&'1, VD" 1!I.5V
"DO"!>"',
cherecterislcs
Dt ''f' l_
"ono"V
..__,.I-I.... u....
Voo w
.
,.
"'".
"_,,,
I"IIWI e.,ll.nct
D'"'','''I+I'''
C'lIote""
o.""rc
rv,
v
v
0;$
14 tI.
lO
".,.
."
o.
.u
OJO
".
100
as
...
110
Voo
se
",.,,, ,""".,""
1<"V (j~!.
610
....,.,
..
se
..
>O
lOO
10
lOO
'00
ea
"
s
CII
3:
.....
O
CII
!'l
~
ID
3:
(
......
mA
~A
.,A
50
,.'"
van
.........
~tllC.nllt
VOOIOV
"00 ."
""OOIOV
C'N
OO!i
mA
mA
,A
"
CONDlfloNs
"_'l_'_
"' '
.A
.A
(1O,"
.. "'" '.
l.
"OD 10ft'
"DO" I\>Y
I~
..,.
,"
10
-l '6
.JO
.lO
VIN" 16'1
.,.
...
'
"
lO
1,'1, .. 20
'.
JO
M,
..
..." ...",
"
...
" ...
."
"
VO"O~'"
10'1, VA .. 0.6:0.-
ve-
,,
10
Voo~V
'AJ4o\M"~1II
l.flHL
lO
'10"05\1
VoojOY. "0'0'1
Yoo-15Y 'lo ." ...
"00" ""
se electrlcel
..u.~ ... .
Voo'!IoY
"OD'15V,
.0'.
<9, ,
,
'"
,
"'I~ ,"
s
,.
"
,.
,.
,.
lO.
".
.,.
M"
.... ...
oo~
"00'5V"0"$'"
'IDO"
"...
' .. o
O ...
O"""
..
IvA
!IO"
"'OO' 'Oy
VDDISV
Yoo'
"
"00-5V
UNtTS
,.,.
M'"
"00" 5V
....
"". .....,
,,.c
.. e
COfiIMTtOHS
'.AAMtfUI
21
~IT$
.,
.,
.,
.,
~
M
~
M
"
",
ID
ec electricel
TA"
charaetestics
C040118C.
C0401'8M
,,,"c. "put Ir.l~ 20m el" 5Opr."L" 20010:..T.,p,,:;.1rlml)tlll\ll'
PAIlAMETER
P'OP91'0n
IPHl
0.1.",
"~bDn
IP\,.H
rfl"'IT"'"
'THL.'U,,"
Od.v_
AWH.
CI'O
- .":,I
-_ ....
'1 _,
"UUt
'.oullll"
y~
ChoI_ ......
..
"
~
....
l
.. ....1.
;
f .. 1
I J
I,
..'v,
:1
!
J..
~.
, '-r""
..
" "
"1 '.~l"".'Ulm
I
'''''''1111
--.ot, ,.,..",.
ti
85
z;o
...
40
.00
no
vee-
1SV
lO
lO
veo-
SoV
;o
700
no
vec-
10\1
so
'00
"oo.
1&\1
n.
n.
4.
80
1.5
o'
.'
"
T......m.
..
......u
t.'WI
t~
'~"
~
:
'IO~'
..
j
" "
"""UUM
....-.....,
..
.... a. t
~,,'Il
...I
'7'...
""'" ,~
...,__r,_...
e_.
.......
s ~
i
" "
~''''_'W4M
..............
.......
f-tOURl: L ~
t.......
.:.t
,,au ...
..
VOO"'lOV
v ..
'''O--
'}
...
VOO SV
11...
(11tH ..
no
35
'...'re
Yt ,)..
no
so
100
10
Att. C;.tI
,,fI':1..:. -
:'f
MAl(
1:10
characterlstlcs
'... L
UNir.
TY'
VOO 6V
VOO 10V
vOO. lSV
AIt., II'IPIoII
'.,a(
"M"!_'
Lf'lfeol
Il'Ipuf~It.nt.
,..,r,
lOW' Io<H""
CIN
CONOITIONS
HIQh 10 Low Lnel
T~
typicol performance
CotlhcI"'nllIO.JVC.
1.,..,...,........
QIrwI ....
..
..
_" Ih ..
IIJ ..
.. ...
i!
..
Ho' .....
-~
.- ~.~~
i
T
i"
, ,
k..
(11tH"
I
'.'"'C
e "
.,r(
"'._"
'--
"liD
.fiII!I'h'"
"
1;(l1'lltl1o'1
FlQUiJll1
6 -11
..
"
rN .111"",",UII
'IOU.. lt
..
'f!
typica' ~rform.nce
tl",!!'~
t
I.ti
-~--f-
~... ..
,.
~! . ,. --
,.
H ,.
H
"!
'H 'w
(conll
,~.cou
~
~,
cha,acterlstlcs
cOtt\tI
'.,n'l:
~I
uH
"
"
,.
"1111"'"
..n
I-
r;
'.
,. ,...".
'.'"
...
.,...
1"
..,
~
" ...
",.... c:,cn.""(,
FIGU'"
! "
'
,
Voo
"'.,
e-
u .. nU19
.... ",,.,,,
"
.... q:
"'_L
".. w
tt.",.UU,.""
"a. .,,,
j
i
:~.
i
J
11'_
"
"
'et''"'
11 .. l' '"
"
,.
"
"
_
z;
n"
..
lOA'I.",\(II~CI ,.,.
'IOU'"
!
;
~"
:;::
;
I
!~
41 ,J.!"
~~
,,...
,.
noukl "
10
i
i
..".1....
i'
"
"
t, 1"'(N~U..C't "'"
r '"
,
"
,.
1",
flOU"I'
1"
..!' ~i
t.ou .._.
b
I
._-
1-
..
'"
11
, ,,
"U-"OIlIWI
""111 ".
"'QuAIt ,.
6-12
rJNatlOnal
Semiconductor
CD4002M/CD4002C
Dual
applic8tions
"ti".,~
oc ~
10 WN Uvpctt)
Low I)Ower
Hlql\ !\O/te ,tmnul'lI'V
A"hlmOlNe
O.t.
..,..-m
foaturos
1."'1Nb
tnAI\I"1MutlOn
Medle.1 e&kvono
I_m
InckOIfIllwn'fOb
lY"..-n
R.mou tneterll'lg
WId.,
WflIP1V VOIIlI'"
rv
' .....
10 ISV
to",~llIn
,!",,-
'j
12::J,
11"
~~.
F'~3~.-Jr''3
~~3
,. ..
1..
I
~
'j,
.......-,
"
6-13
i.
mJ
IL....o
,
"
1"
L.,
I
'-"
....
1.'
l'
"
Vss
~ O.JV
te V,s 15,5V
5SI>C IU .12S"C
..40"C lo 16SoC
~65C ID .1fiO~C
CC>40XXC
SIQ,..glllllm)ct(ltur~
R.t\9
P.ckq
OIUlp&HOtI
Leld T.rnpen'Uf'
(Sold~I!f\Il. 10Hf;{)I\(hl
0I)el.,1I'I9 VOO A,nqe
electrical
500mW
JOO"C
VU'
3V 10 VS!! - 15V
cha.racteristics
1,.1Mn$
ti:$l
tOfif'OrTiOHS
vOt,.TS
(:H"AAerUIIStICS
""
0,,,... ...,10..,, ..
C.." ..., {l.'
_Me
v.
MIN
0."'11011\"''''"_
,.
".
1'01
O~'wl\f(lll.
t......" ..... No,!
,.
1,
l't-or>l.C.dIV'(I
':""'''"1In)
fltAl(
'.)0
,.
,.
O\lQo.IO,,,,,o,..,,,"
",(,,-..,,1 ...,.1
"C"..,,'.. lIo"l
".~
'1M
-...
j.
(1,001
MAX
.,
Ion
01
1.
.... O"
'.H
J
05
_0,112
_1)G.t
MIN
,.
a
so
0,01
.0'
l'
" ""
. 5
"
'.:I!I
.ro
.0.35
_0,3$
11'1', doo ... ", .hlNtd '101 bol ",nf.kltd tO ellt,,,,, wlth t .... vew.. O"
botI;."'"
..
1"
0'
."
..."
"
"0"
...
-3.111
1.'
OJ'
O>
, .. lo
,.,
O.
-c
.,
.0,)
.0lS
_1
(1,(1&
o."
co,.onION~
v..
IV(llUI
"q""
..'
h .I.,"',
....
C.O<4W"1',,
...~,
"'"
......
0'"
ltlnt_1 \d ",",yCIIu"l)fo'm."u
,
.,,
M'"
".
...
.,'"..
..
,y,
",
H'
"
"
JS
..
..
6-14
....
.."" ,..''''..
.,
'"ro
'",
U"H$
,.
"
,."
"
es
"
.lS
>S
V
V
"
.0.101
-I).;t
C.040117(;
....""
"<
"I"'Uf
TUI
\:H_.tI.tlIOl'SI,r;S
",,'
.N
,.
"'' '1 U
>
.0.35
.'1,,1\
MIN MAl(
,
10
0O,.
,'
'"
0"
I:~~
,.
....
.... e
"".
2 ..~
0"
0,40
O.
....... ....
." ".
'"
,
"
," ..
0,01
.n,"c
MAl< MI'
MI'
.,
4.$&15
Il.II9 ID
......
.... Oe
O,()o)
O.UOJi o).
M' ,
,
jl>.Ol
NO'.
TVf'
000110.1
,".
'l.' '101>:: rO
!.~ "
-:I~
Iv ....1
MI.
01
\0 '"
:->l.~
>10
'.211'(
'211'e
I?'
to
0..... <"""0..,,,",
(;0t00'2C
CP,002M
0'
o,
...,,."'
",
"
'"
DISPOSITIVOS
ECL
6-15
6-16
CARA CTERISTICA S
DEECL
Las conexiones de fuente de alimentacin para un dispositivo ECL se denominan V(CC) y V(EE). Algunos
pines (terminales) del circuito integrado se utilizan para la
funcin OR, mientras que otros pines estn reservados
para la funcin NOR. La mayora de los dispositivos ECL
tienen dos tenminales V(CC) que estn a tierra. El terminal V(EE) se conecta a -5.2 V.
Como los transistores internos estn polarizados en la
regin activa (lineal), el circuito lgico siempre requiere
corriente. Las corrientes de alimentacin estn en el
rango de 20 a 100 mlarnpenos por encapsulado. Los
contadores, chips de memoria y dispositivos lgicos complejos consumen de 50 a 100 mlllamperios, mientras que
las compuertas estn en el rango 20 a 50 miliamperios.
La alta demanda de corriente del ECL significa una gran
utilizacin de potencia y disipacin de calor, aunque la
demanda de corriente es relativamente constante con la
salida del dispositivo en high o low y conmutando o no
conmutando.
Los niveles de voltaje de entrada low para ECL, V(IL), son
de -1.475 V a -1.85 V, mientras que el voltaje de entrada
high, V(IH), es de -0.8 V a -1.1 V. El voltaje de salida low,
V(OL), es igual a -1.75 V Y el voltaje de salida high,
V(OH), es igual a -0.9 V.
6 -17
INTERCONEXION
ECL-ECL
INTERCONEXION
ECL-TTL
-2.0 V
Interconexin ECL-TTL
6 -18
-2.0 V
Interconexin TTL-ECL
DISIPACION DE
POTENCIA
FAN OUT
6-19
AND CABLEADA
H
H
H
A
5100
6 -20
GX family
10101
g818
T~
c,_;x
",11...'-10 monuhthi\.
Intl.Kr' ..It'd \.lr,'ullt.
18 dc~igucd fur tU~II1J'IC('d
and dlJo;ll.l1 ",mmunh':IJllon
')' ..ICm .....
\V,th 2
1\, 111,: 1'1'.. p.I~.l.tlnn dc l a) .. mJ tlnl~ 1" mW .~uw,'r (jlfl~Jr.tuun
pcr g"'I\:. chuI
, ...nlll.,. 1.lIt r .. ,In ~~,."L'II~nl
........u I",w-..:I 1'1IItJIJo.I _II!U'_" i;. .c,,,nln,Il.x-.I rur high .-.,,,,-...d
L., ~l' '-\"''' ni .1\, .. I~n.
I"Pllh
,'1 ECL.
~('lf(..III'r\""("!-~Ir:o;
,l.
n"~
"Ik
j~Xltlnlnl
('.tI
h ,.Jlto r ami"""
Inl'lU 1'1111 ..!e'w" t' .. llootUr'", (~I ktlJ ,11l"'N umu.cd nl'lIl~ 1 he- 1..'" c.pe:l\.
Tbc r.X (311111y .. IU I"cl'>fkmll.. tothe Ft:LtUOOU ..vrrv ...
QUADRUPlE
OR/NOR
GATE
VCCI
e, l
e, s
e,
eL
o,
o.
"
<l? 'S
O, 9
v CC2
UV
oonel)
-s.a v
v"
'l,f,II
-----
t.sn,,-
dll .....
LnW'lI,.h
PACKAGF OU1'LINI:.
Signetics
Illu"lh.
!"('r.HI1H,
Ccn(.'tlJL Sccuon
jt'lleud dual m-Hnc
16~le8~dll.llln
1'0(>
(~flV
6 - 21
IOi{.
u tu ..-,\
'.,nlh
GXn 1I)I()IP
C.XfllIlIUIO
-S.2
V~E
','<1
I )'fl.
VOl!
nom,
VOL
nom.
f'...v
'~11.
V
lit'
1.tI
",
-~"'I
mV
-172u
m"
"~I
",W
GX family
10101
gate
;lilJU_liI
ClRCUIT DIAGRAM
rd
rengc
'..:!'l\p",'r:llU"U
one gato)
,.-----1--..--..--..--<:>16
Rl
R9
R6
t.
oth-lIr
goles
O.
02
t.
otl'l,r
gat~s
RZ
R1
RS
Re
RI!)
e
Hll't"
S
LOUlt' I'UNCfION
'1,
ti I - (:
l}=,
(:1'" G
(~I-+
(t
\~t)
G.3-1' (i
,~. (:2 -
l'
:o
G,
O,
G,
o,
a.
, l,
o,
a,
G,
a.
'/1
(;1 '" (.
l~,
' "4 . (:
'1M
(;4 .. l.
v I 'o'
IIIjln1 \ 11I."Il~t
1',
In
t '{III'III ~'II,1"'"
SI"t"I~'
ruux ,
TI
6 22
"
U In "El-:
111.1'\,
-,:;,
T,.,.:
-jo,
m ,~.
t ...
111/\
12-"
",
12.t
'l'
CIIARACTERISTICS
(~.,.)
GX family
10101
stuld..ttdrempcrarure range
g81e
Vre
,"
~"oun(): V~~,
-5.2
"'t
Tc~t '.lllle
11
' ..mh
Vlllnwl.
-U.~I
\'
"1111
- L J45
-1.
V,L'
- l. '''0
- 1. 04i'{
V lt.uun
-1.~7()
11l~
-I
U~,
-1
..:;.
il.J'.
IIIGII
mil ..
"OH
('011 11 'o'Uh3:':
LOW
V(lL
"
-4,lNI
-1000
-OlIO
m..t
>'0
mu,
-1 ""70
I\p.
-hlO
-1,kSO
-1 .,2(l
-1. 1<>5
-l.hVl
-102t1
-4 ..
OUtput Ihrt.'shrlld
voll ;lgc LOY.'
IllJlIlI (-UrfC'rll
IIIGII
VOHT
VOLT
LOW
$uN,. ... \ ur-rcnt
n\llt.
ru.re ,
'I"~
-e
l , 'JO
pin 12 In,I x.
ru 1thcr'
mpura
Input lurtenl
-~lH mV
:'ttV
-120 nlV
-1 '10 V
- V
-1 ('2\ V
.- .-'"
.......
I ''l
I ..I '.,_
\
..... 1"',
~'r"
..,...
' ...
1- .....
1........
'"
,_
'n..
dVOL
20S
mtn,
moa".
-1.
,. .......
l .........
"'
20
2"
02\
I\lr
dVEE
6-23
....
' ...,'011
,.,'\11
"11', .. "
,hu.
no! .nro... JI
.. 1I I ' , \'nll
,
J
\ u '" ,.
,1 ".".,
~A
I
I
\'l",'"
,,.,-"
mA
'1._'
pA
I
I ,.
J
{lO!' V
Mil
I'I'I,I)C,
l)f'\.
';E
-~20 mV
.....
\11 ......
\11 , .....
Ihr..."huld
v ...11iJ;""t' IIJ(;II
..".
C(lUwllun ..
7;
2'
t)p.
tU,I._
nutro'
"
Sy.nhul
()u1f'U' Ynlt.,~
...
H+;
2'
~A
"".-.. .,
..~.,
I ~... "
1M
If"
~I
10101
GX family
Syrnhol
mln,
yp.
m:u ..
Candil ir,".,
,Iel
11)1\(.'~
f)l~ '\U'pUf
l\'OI~ ')IIIPUI
Fall
IpttrOR
trdrNon
r.n
2.0
2,Q
1.11
2,<1
2.
l)
n~,
..~
1)(UI].'1g.J1H>n
th:13~ 111))1. ..
ort ,.Ulput
f'\OR
lpdfOR
""1,'1"
'pdfNOR
',.
RJ~t Ilmto
FI.I'I
11m..
'1
ItH'II! ~.tl~\
(:-t','
,.
1'..111;
ti
o-re
'',
".
1.0
1
l,U
l.1I
2.9
2.\1
n.
1.1
l.n
.1.3
II~
1.1
2.11
;}"J
""
11)
1"11 12
.)lheJ
See \\')\'l:fUrnH;
un pagc
ll'
J)F
1 n.tOl'I'llur.
mcasurcmcnt
nuxns
"-SWH..:Jnng limes
tCIt'
Clr;UII
'0
pul$I:
gtn.rotor
OO'
>-A-...J
C~~I'l.1
"A"
-3.2"
V"
l'\ult:1"
1, l"pUI
2. 'npUI
Ircqucncy.
..Irl'
Is SO s~.
... Thc unmarcbcd wlre srub hCl~'eQn L'(l3ltlal Luhfc and ptns Ulldct H~~l nW!'I1he: less Ih.tn
(l mm long rtlr proper ICRls.
6-24
GX fomily
slan<l;rd
CHARACTERISTICS
10101
gale
tC,:lnlpcI'CIu re range
(cnnlllllJd)
t, '2,0",
V,"
+\IY
.01.
SO!.
G INPUT
20%
VIL
+o,IV
0,.0,.0,.0,
so%
OUTPUT
laR)
10%
',"10ft..
--
Q,.o);o,.Q,
OUlPUI
rHORI
t_
625
TERMINOS CLAVE
Observe estos trminos importantes a medida que se presentan en la leccin de video. Si
despus de ver la leccin de video. usted necesita ms ayuda para entender los Trminos
Clave. consulte el Glosario al final de esta Gua de Estudio.
CMOS
RESISTOR DE PULL-DOWN
LATCH-UP
CONVERTIDOR
ECL
6-26
DE NIVEL
CONCEPTOS CLAVE
Cuando vea la leccin de video, tenga las siguientes preguntas en mente. Estas le ayudarn a
concentrar su atencn en los Conceptos Clave que se presentan.
1. Cules son los requerimientos especiales de manipuleo de los dispositivos de
CMOS y por qu son requeridos?
2. Por qu los dispositivos lgicos CMOS requieren una relativamente baja corriente
de alimentacin comparados a los dispositivos TTL?
4. Cules son las ventajas y desventajas de las familias de los dispositivos ECL?
6- 27
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede acudir al Resumen y al Glosario si necesita ayuda.
Parte 1.
A. TIL
B. CMOS.
C. ECL.
D. TILoCMOS.
2. Los niveles lgicos binarios asociados con los dispositivos CMOS son:
A.
B.
C.
D.
3. Los niveles lgicos binarios asociados con los dispositivos ECL son:
A.
B.
C.
D.
A. defectuoso.
B. muy caliente.
C. un dispositivo ECL.
D. un dispositivo EMOS.
628
5. Los dispositvos que se utilizan con una fuente de alimentacin que entrega un
potencial positivo de ms de 5 V son probablemente:
A. TIL.
B. CMOS.
C. ECL.
D. TILo CMOS.
6. Los dispositivos lgicos que se utilizan con una fuente de alimentacin que
entrega +5 V son probablemente:
A. TILoCMOS.
B. CMOS.
C. TILoECL.
D. ECL.
7. Las fuentes de alimentacin utilizadas con dispositivos lgicos CMOS operan a:
A.
B.
C.
D.
8. Las fuentes de alimentacin utilizadas con los dispositivos lgicos ECL operan:
A.
B.
C.
D.
9. Todas las precauciones que se toman para manipular a los dispositivos CMOS
los protegen contra:
A.
B.
C.
D.
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Describa las diferencias de velocidad-potencia, voltaje de operacin y voltaje de
entrada/salida entre las familias CMOS y ECL de los dispositivos lgicos.
2. Por qu los circuitos lgicos CMOS utilizan mucho menos potencia que los
dispositivos TIL o ECL?
3. Por qu los circuitos lgicos ECL consumen una relativamente gran cantidad de
potencia?
6 -30
6 - 31
Anlisis de los
Circuitos Lgicos
Combinacionales
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Predecir los niveles lgicos de salida de un circuito combinacional con un juego
definido de seales de entrada.
2. Identificar la ecuacin lgica para un diagrama de circuito lgico combinacional con
hasta 5 entradas.
3. Identificar una tabla de verdad derivada de un diagrama de un circuito de una compuerta lgica simple con hasta cinco entradas o de un circuito lgico combinacional.
4. Seleccionar un diagrama de circuito lgico combinacional para una ecuacin lgica
dada.
5. Seleccionar la ecuacin lgica Indicada por una tabla de verdad.
6. Simplificar ecuaciones lgicas complejas y probar las igualdades de los circuitos
lgicos utilizando las reglas del lgebra Booleana.
7 1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
PREDICCION DE
NIVELES LOGICOS
Un CIRCUITO LOGICO COMBINACIONAL est compuesto por dos o ms compuertas lgicas. Posee
mltiples entradas y puede tener una o ms salidas.
El diagrama lgico muestra un circuito lgico combinacional con cuatro entradas. Hemos designado el nivel
lgico de cada una de estas entradas, por lo que el paso
siguiente es predecir los niveles lgicos esperados en
cada NODO CIRCUITAL, o punto de conexin.
7-2
~~-------------G
H
N------------------~~
Niveles Lgicos Predecidos
7-3
TABLAS DE
VERDAD DE NIVELES
MULTIPLES
Dado un juego determinado de entradas podemos determinar las salidas esperadas de un circuito lgico combinacional. Pero para comprobar al circuito para cada
combinacin posible de seales de entrada, necesitamos
crear una tabla de verdad completa que Indicar cada
combinacin posible de seales de entrada y el nivel
lgico resultante en cada nodo definido en el circuito.
Una tabla de verdad as se denomina TABLA DE
VERDAD DE NIVELES MULTIPLES.
Para construir una tabla de verdad de niveles mltiples,
primero necesitamos determinar el nmero total de
posibles combinaciones de entrada para cuatro entradas
utilizando esta frmula:
Nmero de Combinaciones
de Entrada
=2
7-4
(K+L)
N+[M(K+L)]
----L__,
)O-==:~-::--.-:-G
M.(K+L)
e
Nodo
Nodo
M -------L___.,I
N------------------L_~
Expresiones Lgicas para Todos los Nodos
75
Nodo A
K
Nodo B
NodoC
Nodo D
N+(M.(K+L)]
KLMN
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
1
1
1
1
1
1
1
1
O
O
O
O
O
O
O
O
NODO
B
C
O
1
O
1
O
1
O
1
1
O
O
1
O
1
O
1
1
1
1
1
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
1
1
1
1
O
O
O
O
O
7-6
COMPUERTAS
LOGICASDE
ENTRADAS
MULTIPLES
H---1~_
r=:
H~r-""
H--I
H--I
""\
Podemos preparar una tabla de verdad para esta oompuerta determinando primero las 16 combinaciones de
entrada de la compuerta de 4 entradas utilizando la
frmula que discutimos antes:
1111.
De acuerdo a la definicin de una compuerta NANO de
entradas mltiples, si TODAS las entradas estn en high,
entonces las salida est en low. En esta compuerta, si
cualquiera de las entradas est en low, o si todas las
entradas estn en low, la salida es hlgh. Slo cuando
TODAS las entradas estn en high, la salida va a low.
7-7
Entrada
Salida
ABCO
0000
0001
0010
0011
0100
0101
O 11 O
0111
1000
1001
1010
1011
1100
1101
1110
11 1 1
1
1
1
1
1
1
1
1
1
1
1
1
1
O
DIBUJOS DE
DIAGRAMAS
LOGICOSA
PARTIR DE LAS
EXPRESIONES
LOGICAS
7-8
g )
7-9
)t:(A+B+C)
En el lgebra Booleana la funcin OR se denomina tambin funcin SUMA. Estos dos trminos OR se combinan
utilizando una compuerta ANO. La funcin ANO tambin
se denomina funcin PRODUCTO. Las salidas de las
compuertas OR (las sumas) se combinan mediante una
compuerta ANO para crear un producto, resultando en
una expresin lgica denominada PRODUCTO DE
SUMAS.
Ese circuito producto de sumas contiene una compuerta
OR de tres entradas y una compuerta OR de dos entradas que alimentan a una compuerta AND de dos entradas. como se ve en el diagrama en bloques que se
muestra abajo.
A
B
A+B+C
f. (A+B) (A+B+C)
Diagrama Lgico Completo del Producto de Sumas
7 -10
f = (ABO)+(ABC)+(ABCO)
Hay un total de cuatro entradas - A, B, C y D - por lo
que el diagrama lgico requiere cuatro lneas verticales
de seales de entrada.
Esta expresin consiste de tres trminos AND combinados en OA. Con la funcin OR denominada suma y la
AND denominada producto, podemos describir esta
expresin como tres productos sumados entre sl - o una
SUMA DE PRODUCTOS - lo que puede verse an al
diagrama en bloques.
(ABO)
Posee una barra sobre todas las entradas indicando que
la expresin entera est invertida, produciendo en efecto,
una compuerta NAND.
(ABe)
7 -11
(ABCO)
La barra sobre la expresin completa indica que se trata
de una compuerta NAND de 4 entradas, con una entrada
- la A - invertida. Un inversor colocado en la entrada A
crear la entrada No A.
Podemos ahora esquematizar las tres funciones de
producto, combinar las tres salidas AND en una compuerta OR, y conectar todas las entradas de las
compuertas a las lneas de entrada apropiadas, para
producir el diagrama de circuito lgico que se ve aqu.
ASCO
lASO
.,..;.._
Vs
S
.~
\ASC-
--
C
O
../ ASCO
f (ASO}+(ASC)+(ASCO)
712
DESARROLLO DE
UNA EXPRESION
LOGICA A PARTIR
DE UNA TABLA DE
VERDAD
Entrada
Salida
ASCO
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
111 1
O
O
O
1
1
O
O
O
O
O
O
1
1
O
O
7 13
ABCO
Estas cuatro variables de entrada se combinan en un
trmino ANO - un producto.
Las salidas en high tambin se producen cuando las
entradas son:
ABC06ABCOABCOABCO
Como estos son trminos ANO que se combinan en OR,
esto produce la expresin lgica de suma de productos
que se ve aqu:
f=(ABCO)+(ABCO)+(ABCO)+(ABCO)
Puede producirse un diagrama lgico a partir de esta
expresin, que ser como ste.
7 -14
ASCO
-ASCO
--
Vi>ASCO
r-,
...
-
-- ASCO
1>
i>-
"
..1
ASCO
1>
Diagrama Lgico a Partir de la Expresin Lgica
7 -15
f.{ABCO)+{ABCO)+{ABCO)+{ABCO)
Ley Booleana
Expresin lgica
DISTRIBUCION
f: BC(AD+AD+Ai5+AD)
ASOCIACION
f = BC[CAi5+AD)+(Ai5+AD)]
DISTRIBUCION
f. BC[ACD+D)+ACD+o)]
COMPLEMENTOS
INTERSECCION
f:BC[A+A]
COMPLEMENTOS
f:BC[1J
INTERSECCION
1:BC
f=
Be
ABCO
........
'"
7 16
Teoremas Bsicos
Teoremas Algebraicos
Leyes de Interseccin
T-1 X O
Leyes de Conmutacin
=O
T-11 X V = V X
T-2 X1 = X
T-12 X + V = V + X
Leyes de Unin
T-3
T-4
Leyes de Asociacin
=1
X +O=X
X+ 1
T-13 X V Z
T-14
Leyes de Tautologa
X + V + Z = (X + Y) + Z
Leyes de Distribucin
T-5
X X = X
T-15 X V + XZ
T-6
V + V =V
T-16 (X + V) (X + Z)
Leyes de Complementos
T-7
X X
T-8 X + X
= (XV) Z
=O
T-17 X (X + V)
=1
T-18 X
T-10 (X) = X
=X
(X + V) = XV
T-19 XV + V = X + V
=X
T-20 XV + V = X + V
Teoremas de DeMorgan
7-17
T-21 X V
=X +V
T-22 X + V
=X V
+ Z)
= X + yz
Teoremas de Asborcin
Leyes de Negacin
T-9 (X)
= X (V
TERMINQS CLAVE
Observe estos trminos Importantes a medida que s presentan eh la leccin de video. SI
Clespus de mirar la lecci6n de v{Q'eo. ustM (l6C8Sila ms ayuda Para entender los Trminos
Clave, C()nsulle el Glosario al final de esta Gua de Estudl<;.
PRODUCIO
f'.lODO CIRCUITAL
P~ODUCl'O
SUMA oE PRODUCTOS
DE SUMAS
MULT1PlES
LEYES BOOLEANAS (TEOREMAS)
COMPUERTA LOGICA OE ENTRADAS
SUMA
7 -18
CONCEPTOS CLAVE
Cuando usted observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que se presentan.
1. Por qu es importante poder predecir los niveles lgicos de un circuito combinacional?
2. Cules son las tcnicas que se utilizan para hacer predicciones de niveles lgicos?
3. Cmo determina usted el nmero de combinaciones de entrada a ser representadas en una tabla de verdad de niveles mltiples para un circuito lgico?
4. Cmo escribe usted la expresin lgica para un circuito lgico combinacional
cuando usted cuenta slo con su diagrama de circuito?
5. Cmo construira usted un circuito cuando slo se da su expresin lgica?
7-19
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material descrito. Usted puede referirse al Resumen y al Glosario si necesita
ayuda.
Parte l.
1.
o
f
= 1 Y la entrada B = O,
Binario 1
Binario O
Alta impedancia
No puede determinarse
Binaro 1
Binario 1
Alta impedancia
No puede determinarse
7 -20
Binario 1
Binario
Atta impedancia
No puede determinarse
4. Ecuacin 1:
Ecuacin 2:
Ecuacin 3:
Ecuacin 4:
D=A+B
-D=AB
D=AB-D=A+B
Ecuacin
Ecuacin
Ecuacin
Ecuacin
1
2
3
4
721
5. Ecuacin
1: E=B+C
Ecuacin 2: E=B+C
--
Ecuacin 3: E=BC
--
Ecuacin 4: E=BC
Ecuacin
Ecuacin
Ecuacin
Ecuacin
1
2
3
4
6. Ecuacin 1: F=(A+B)+(B+C)
Ecuacin 2:
Ecuacin 3:
Ecuacin 4:
Ecuacin
Ecuacin
Ecuacin
Ecuacin
1
2
3
4
7 -22
7.
Entrada
Salida
Entrada
Salida
ABe
ABe
000
001
010
011
100
101
110
111
000
001
010
011
100
101
110
111
o
1
1
1
1
o
o
Tabla 1
o
1
1
1
o
1
1
Tabla 2
Entrada
Salida
Entrada
Salida
ABe
ABe
000
001
010
011
100
101
110
111
000
001
010
011
100
101
110
111
o
o
o
1
o
o
o
o
o
1
Tabla 4
Tabla 3
A. Tabla 1
B. Tabla 2
C. Tabla 3
D. Tabla 4
723
8.
Entrada
Salida
ABC
000
001
010
011
100
101
110
111
---
--
O
1
1
O
O
1
1
--
Ecuacin
Ecuacin
Ecuacin
Ecuacin
1
2
3
4
7- 24
= (A+AB)C
Ecuacin 1: A + AC +
- -e
Ecuacin 2: A + AB +
Ecuacin 3: A
Ecuacin 4: A +
A.
B.
C.
O.
Ecuacin
Ecuacin
Ecuacin
Ecuacin
1
2
3
4
10. Si una compuerta NANO posee 32 niveles lgicos de salida diferentes, cuntas
entradas tiene la compuerta?
A.
B.
C.
O.
2 entradas
3 entradas
4 entradas
5 entradas
725
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Utilizando las reglas de lgebra Booleana, pruebe la igualdad de cada una de las
siguientes ecuaciones:
a.
(A + O) (A 1) = A
b.
(B}(A +
c.
B) : AB
7- 26
Utilizando las leyes de lgebra Booleana, simplifique cada una de las siguientes
ecuaciones:
- --
d.
AB +ABC
9.
-ABC .+ A(AC
- + BC)-
f.
AB +ABC +ABC
- --
--
7- 27
g.
(XYZ)+(XVZ)
7 - 28
3. Prepare una tabla de verdad completa para este circuito lgico combinacional.
7 - 29
Entrada
Salida
O
O
O
O
1
1
O
1
O
O
O
1
1
O
O
1
730
O
1
O
O
1
O
O
1
731
Flip-Flops
Bsicos
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Dar una descripcin de un flip-flop (basculador),
8 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
OPERACION BASICA
DEL FLIP-FLOP
8-2
FLIP-FLOP RS
8-3
FLIP-FLOP RS DE
COMPUERTAS NOR
Puede construirse un circuito de llip-flop AS con compuertas NOR o con compuertas NANO. Examinemos
primero a un flip-flop RS implementado con dos compuertas NOR. Con las entradas R y S indicadas como activas
en hlgh, la salida de cualquier compuerta NOR ser hlgh
slo cuando todas las entradas estn en low. Las salidas
de las compuertas Q y No Q se realimentan y son acopiadas en forma cruzada a las entradas de las otras compuertas. La salida de la compuerta NOR #2 sirve como
salida Q y como una de las entradas a la compuerta NOR
#1, mientras que la salida de la compuerta NOR #1 sirve
como la salida No Q y como una de las entradas a la
compuerta NOR #2.
84
Entrada
Salida
L
L
H
H
L
H
H
L
ILEGAL
8-5
Periodos de Tiempo
1
S
R
a
QC==~=L~ __L_~~
Diagrama de Forma de Onda para un Flip-Flop RS de
Compuertas NOR
8-6
FLIP-FLOP RS
DE COMPUERTAS
NAND
-R
1 J.
-a
Salida
Entrada
L
L
H
H
L
H
L
H
a-
ILEGAL
H
L
L
H
8-7
El diagrama de forma de onda de voltaje para este fUpflap RS de compuertas NANO muestra que el dispositivo
va a set en el perodo de tiempo 1. Durante el perodo de
tiempo 2 el flip-flop almacena la salida previa - Q permanece en high mientras que No Q permanece en low.
Durante el perodo de tiempo 3 el flip-flop va a reset con
Q en low y No Q en hlgh.
Perodos de Tiempo
1
234
u-
S
R
Q
8-8
FLIP-FLOP
TIPOD
Flip-Flop TIpo D
SEALES DE
CLOCK
8-9
High
Flanco de
subida
Flanco de
calda
Low
Pulso de Clock
Flanco de Flanco de
subida
carea
8-10
OPERACJON
DEL FLIP-FLOP
TIPOD
t ----1
-a
Diagrama de Forma de Onda del Voltaje de un
Ffp-Flop Trpo D para una Entrada de Clock Activa
en el Flanco de Subida.
8 11
Salida
Entrada
L
L
Activa
No
Activa
No
activa
activa
8 -12
REGISTROS
01 01
r-<>
SW-1
02 02
03 Q3 1--
SW-3
vce
04 04 1--
SW-4
....
":'
Clock
Registros
8-13
1--
SW-2
FLIP-FLOP JK
El FLlP-FLOP JK posee un desempeo meiorado comparado oon los flip-flops AS o D. Utilizando lo que se
llama el concepto MAESTAO-ESCLAVO. el flip-flop JK
permite s610 un cambio en la salida deI1\ip-lIop por pulso
de clocl<.
El fllp-flOP JK y el tipo o poseen una entrada de oloc'K y
cada uno tiene un par de salidas complementarias denominadas Q y No Q. Una diferencia entre ellos es que
el flip-flop tipo O posee slo una entrada de datos denominada O mientras que el JK tiene dos. denominadas J y
K. Sin embargo, la diferencia ms importante entre los
flip-flops JK y O s610 se hace aparente cuando el dato
camela a una velOcidad mayor que la seal de ctock. La
configuraci6n maestro-esclavo del fIIp-flop JK aisla a la
salida de las entradas, asegurndonos que hay un solo
cambio de datos para un pulso de clock dado.
Mientras que el flip-flop JK es considerado como un
dispositivo nico, el diseo maestro-esclavo realmente
utiliza dos flip-lIops, uno como dispositivo de entrada y el
otro como dispositivo de salida. En el diagrama que
sigue, las entradas J y K son las entradas S y A al flip-flop
maestro mientras que las salidas Q y No Q del maestro
sirven como entradas S y R del ilip-tlop esclavo. Las
entradas de clock hacia el maestro y el sscalvo son
activas en el nivel high, estando ambas unidas a la misma
fuente de clock. Sin embargo, hay un inveTso'r precediendo a la entrada de clock del fIIp-flop esclavo.
, 8 -14
Esclavo
Maestro
01-----45
O I---ll--t R
Flip-Flop JK Maestro-Esclavo
8-15
FLIP-FLOP JK
74L576
Salida
So
Ro
ti
X
X
X
X
X
X
,
,
,
,
8 -16
a-
8 -17
TERMINOS CLAVE
Observe estos importantes trminos a medida que se presentan en la leccin de video. Si
despus de ver la leccin de video usted necesita ms ayuda para comprender los Trminos
Clave, consulte el Glosario al final de esta Gura de Estudio.
FLlP-FLOP
ENTRADAt
FLlP-FLOP RS
PULSO DE CLOCK
ENTRADASET
FLANCO DE SUBIDA
ENTRADA RESET
FLANCO DE CAlDA
SALIDA O
REGISTRO
SALIDA NOO
FLlP-FLOP JK MAESTRO-ESCLAVO
CONDICION SET
ENTRADAJ
CONDICION RESET
ENTRADA K
ESTADO DE MEMORIA
ESTADO ILEGAL
ENTRADA SINCRONICA
FLlP-FLOP TIPO D
ENTRADA ASINCRONICA
ENTRADA D
MODO CONMUTACION
8 -18
CONCEPTOS CLA VE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que se presentan.
1. Cmo almacena un flp-flop la informacin binaria?
2. Cul es la importancia de los pulsos de clock en la operacin del flip-flop?
3. Cules son las diferencias entre los tres fllp-flops estudiados?
4. Qu son estados ilegales de la operacin de un flip-flop y cmo se crean?
5. Cul es la ventaja del diseo maestro-esclavo del flp-flop JK?
FLIP-FLOPS BASICOS
8 -19
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede referirse al Resumen o al Glosario si necesita ayuda.
Parte 1.
entrada D.
entrada t.
salida Q.
salida No Q.
A. S
B. D
C. t
D. K
4. El trmino que describe el estado de un flip-flop cuando est almacenando un
binario es:
A.
set.
B. reset,
C. normal.
D. complementario.
8-20
B. reset.
C. en su estado de memoria.
O. en una condicin ilegal.
7. Para un flipflop RS con compuertas NANO, si la entrada set es hlgh y la entrada
reset es low, el lp-op est:
A.
B.
C.
D.
set,
rese!.
en su estado de memoria.
en una condicin ilegal.
set,
reset.
en su estado de memoria.
en una condicin ilegal.
8 - 21
b. Flip-Flop Tipo D:
c. Flip-flop JK Maestro-Esclavo:
8- 22
2. Complete la tabla de verdad para cada uno de los tipos de flip-flops que se
nombran a continuacin:
a. Fllp-Flap RS implementado con compuerta NANO:
Entrada
Salida
Estado
1
1
Entrada
Salida
o
o
-a
Estado
1
1
c. Flip-Flop Tipo O:
Entrada
Salida
o
o
1
1
o
1
'Activo en hlgh
8 23
Estado
d. Flip-Flop JK Maestro-Esclavo:
Entrada
SO-
Salida
RO -
O
O
-Q
Estado
O
1
O
1
1
1
Actlva en low
Entrada
Estado
Salida
Q(t)
O
O
1
1
O
1
O
1
X
X
X
X
o- 1)
R_fl~_rtn~~n~
S__
_,....
__
~n~
__
.....
-Q----------------------------------
Q--------------------------------
824
D__
Q--------------------Q--------------------
8 - 25
Contadores
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted deber ser capaz de ...
1. Identificar el diagrama lgico de un contador binario bsico e identificar las diferencias entre contadores binarios naturales (ripple), contadores mdulo N y contadores
sincrnicos.
2. Identificar el diagrama esquemtico de un contador ripple de 4-bits y determinar su
salida, basndose en las entradas de clock o control.
3. Determinar la forma de onda de salida para un contador ripple de 4-bits cuando se
dan su formas de onda de entrada.
4. Identificar las caractersticas de operacin de un contador binario utilizado como
divisor de frecuencia y calcular la frecuencia en una salida dada a partir de la frecuencia de entrada de clock.
5. Identificar el diagrama esquemtico y las caractersticas de operacin de un contador
mdulo N y determinar la realimentacin necesaria para contar hasta una salida
numrica especifica.
6. Identificar las cualidades y ventajas de un contador sincrnico 74193.
7. Definir los siguientes trminos utilizados con contadores: astncrnco, sincrnico,
reset, preset, mdulo y realimentacin.
91
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
OPERACION DEL
CONTADOR BINARIO
He aqu un contador binario construido con cuatro flipflops JK maestro-esclavo. Cada lp-tlop est cableado
para el modo conmutacin con la entrada No Set Directo
conectada a high (asumido en el diagrama). Se designa
a la salida Q(O) como el bit menos significativo, mientras
que la salida Q(3) es el bit ms significativo.
1
J
Q
J a r-< ~t
ro ~t
K
K
RO
2
J
RO
't
V.ce
--o ~t
RO
Cp
-"AA
a r-
-<: ~t
RO
_r_
~
SW-1
-=-
9-2
Entrada
00
O,
O2
03
Un circuito como este, que necesita 16 pulsos para producir una salida desde el binario 0000 hasta el 1111 y
nuevamente al 0000. se denomina contador MODULO
16. El mdulo - o nmero de salidas nicas antes de
que el contador repita su secuencia - puede obtenerse
encontrando el punto en el cual el patrn de salida
comienza a repetirse y luego. simplemente contando el
nmero de patrones diferentes que aparecen en la salida.
DIVISORES DE
FRECUENCIA
94
CONTADOR
BINARIO 7493
o
J
a 1-
r-< t
K
J
r< t
CPo
a fL(
K
RO
RO
y
J
t
a 1L(
K
RO
't
J
t
K
Rl5
'f
_MR1
CP,
L{_J
CONTADOR
MODULO N
9-5
DETERMINACION
DEL MODULO
El circuito del contador 7493 que se examin anteriormente, es un contador mdulo 16, que produce la secuencia binaria natural creada por cuatro flip-flops. Sin
embargo, esta secuencia puede Interrumpirse mediante
una realimentacin creada por modificaciones de hardware (circuitera).
En el 7493 cableado como un contador mdulo 16, una
de las entradas MR est a tierra. Eso coloca un high en
las cuatro entradas activas en low de Reset Directo y
deshabilita al circuito de reset completo, produciendo el
patrn de cuenta binario desde 0000 a 1111 y
nuevamente a 0000.
Para cambiar este circuito a un contador mdulo 12, debe
modificarse el patrn de cuenta para que el contador se
reactive despus de la salida binaria 1011, que es producida por el pulso de entrada de clock nmero 12. La
cuenta 1100 debe hacer que el contador se reactive. Note
que 0(3) y 0(2) estn ambos en high. Si 0(3) Y 0(2) se
realimentan a MR1 y MR2, se modifica el cableado de
reset del 7493 para interrumpir la secuencia natural de
cuenta binaria.
Mientras la salida del contador es un nmero menor al
binario 1100, una o ambas entradas MR estarn en low,
deshabilitando la funcin reset. Sin embargo, cuando
aparece la salida 1100, MR1 Y MR2, estarn hlgh al
mismo tiempo, haciendo que se coloque un low en las
entradas de No R.eset Directo de los cuatro flip-flops.
Esto hace que las salidas se reactiven inmediatamente a
0000.
La demora de propagacin para este dispositivo es de 40
nanosegundos como mximo. Esto significa que 40
nanosegundos despus de que el 1100 aparece en las
salidas (ms rpido de lo que usted puede ver), las salidas se reactivan a 0000. Este cambio - denominado
GLlTCH DE RESET - se hace evidente en el diagrama
de forma de onda.
9-6
7 8 8 10 tI 1213
CP JlJUUlJ1J1Il
OO__ru-uu
01~
O2 --,
03----.r-L
Diagrama de Forma de Onda para un Contador Mdulo
12 con Glitch de Reset
CONTADORES
SINCRONICOS
9-7
CPo
03
O2
DO
03 O2
01 00
PRECARGA
9-8
CUENTA
ASCENDENTE Y
DESCENDENTE
OTRAS
CUALIDADES
DEL 74193
9-9
TERMINOS CLAVE
Observe estos importantes trminos a medida que se presentan en la leccin de video. Si
despus de mirar la leccin de video usted necesita ms ayuda para comprender a los
Trminos Clave, consulte al Glosario al final de esta Gua de Estudio.
CONTADOR BINARIO
GLlTCH DE RESET
CLOCK RIPPLE
CLOCK SINCRONICO
CONTADOR RIPPLE
CONTADOR SINCRONICO
MODULO
PRECARGA
DIVISOR DE FRECUENCIA
CARGA EN PARALELO
RESET MAESTRO
CONTADOR MODULO N
REALlMENTACION
9-10
CONCEPTOS CLAVE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que son presentados.
1. Cmo opera el clock ripple en un contador binario bsico?
2. Por qu un contador binario puede funcionar como divisor de frecuencia?
3. Cmo puede la realimentacin cambiar el mdulo de un contador?
4. Cul es la funcin de precarga en un contador sincrnico?
5. Cmo puede cablearse un contador sincrnico 74193 para contar en forma
ascendente o descendente?
CONTADORES
9 11
PRUEBA
Cuando usted haya completado esta leccin resuelva la siguiente Prueba para verificar la
comprensin del material. Usted puede referirse al Resumen y al Glosario si necesita ayuda.
Parte 1.
ambas
una de
una de
ambas
entradas de
las entradas
las entradas
entradas de
B.6
C. 8
D. Ninguna respuesta es correcta.
3. Si se aplica una seal de 80 KHz a la entrada de un contador binario de 4-bits, la
salida del contador, en la salida OD ser:
A. 5 KHz.
B. 20 KHz.
C. 45 KHz.
D. 320 KHz.
4. Si un 7493 est cableado como un contador divisor por 6. la salida debe tomarse
desde la salida:
A. OA.
B.OB.
C. OC.
D.OD.
9-12
A.8
B. 16
C. 100
D.256
6.
11
15
10
12
13
14
vcc
= Pin 16
GND= Pln 8
El 74193
El 74193
El 74193
El 74193
913
8.
Input
3 ..
&
1 8
1234&018
101'
Jl..fU1Jlru1JU1
Inpul
Jl1UlJlJlJ1.11f
QAJL.rlJL.JL.JlJ
QA...J"lJL.rI_f
QB~
QB~
Qc--_J
QC
Qo___r--L
Olagrama de Tlmlng 2
Olagrema dG llmlng1
Inpul
Inpul
""l
..
.,
ti
JUUlJUU1111lJ
e..rt.rt.ru.r
QB~
Oc.-____.J
QO,
...J
QC_
QO_r-_
Olagrama de TImlng 4
Diagrama de TImlng 3
Refirindose a los diagramas de forma de onda, qu diagrama de timing representa a las formas de ondas de salida producidas por un contador mdulo 10?
A. #1
B. #2
C. #3
D. #4
9. Refirindose a los diagramas de forma de onda para la pregunta 8, qu diagrama de timing representa a las formas de ondas de salida producidas por un
contador mdulo 7?
A. #1
B. #2
C. #3
D. #4
9-14
10. Refirindose a los diagramas de forma de onda para la pregunta 8, qu diagrama de timing representa a las formas de ondas de salida producidas por un
contador mdulo 16 ascendente?
A. #1
B. #2
C. #3
D. #4
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en los espacios
provistos.
1.
OA
J O 1CP - t
K O
J O 1-
J O 1L-
oc
OB
t
K
-O
L.-
t
K
-O
J O 1L.-
OE
00
t
K
J O 1L.-
t
K
Para el circuito del contador que se muesta arriba, determine cada uno de los
siguientes datos. (Asuma que todas las entradas J y K estn conectadas a high.)
a. el tipo de contador:
9-15
c. la secuencia de cuenta:
2.
}-
ro-
a aA J a las
CP - t
t
K a
K es
e
e
J
f-;
a
t
K a
e
ac
9 -16
b. la secuencia de cuenta:
oc
OB
OA
9-17
3.
os
OA
O ..-
CP - t
K O
C
Reset
J O r--
- t
J
r-
J O
K O
K O
e
y
CP
Reset
Circuito A
as
OA
ey
K O
Circullo B
b. entradas:
C.
salidas:
d. tipo de contador:
9 -18
4.
OA
os
O .....
J OH
J
--< ~t
-O
O ro
-O
C
MR1
M
oc
00
J O 1--
K O
}-
00
OC
OS
9-19
OA
CP
OA~-------------------------------------B._-------------------------------------
OC
00 ~-------------------------------------
9 20
b. contador descendente:
c. contador asincrnico:
d. contador sincrnico:
e. entrada de reset:
f.
entrada de precarga:
g. contador BCD:
1.
contador mdulo N:
j.
realimentacin:
9 - 21
Registros de
Desplazamiento
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Identificar las cuatro funciones bsicas de los registros de desplazamiento.
2. Identificar las entradas de datos y de control y las salidas de un registro de
desplazamiento
3. Identificar el diagrama esquemtico de un registro de desplazamiento y describir sus
principios bsicos de operacin.
4. Diferenciar la funcin y la operacin de los registros de desplazamiento
SIPOYPISO.
PIPO, SISO,
10 1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
REGISTRO DE
ENTRADA PARALELO
SALIDA PARALELO
(PIPO)
o
O
OE
Registro de Entrada Paralelo, Salida Paralelo
102
REGISTRO DE
ENTRADA SERIE,
SALIDA PARALELO
(SIPO)
103
Entrada Serie
OE
Registro Entrada Serie, Salida Paralelo (SIPO)
En el circuito que se muestra, cada bit del dato se desplaza a travs de todos los flip-flops con los restantes
datos siguindolo a continuacin. Asuma que S(3) est
en high, 0(3) est en low, 0(2) es high. 0(3) .aplica un
lowa S(2), mientras que R(2) es high. 0(2) aplica un
high a S(I), mientras que R(1) es low. Con otro pulso de
clock, 0(3) va a high, 0(2} va a low, y 0(1) va a high.
Con otro pulso de clock, 0(1) se desplaza a 0(0), 0(2} a
0(1),0(3) a 0(2), y un nuevo valor de dato se desplaza
desde la entrada S(3) hacia 0(3).
Despus de que, de este modo, se han cargado cuatro
bits de datos, y OE va a low, fa salida en paralelo del
registro indicar el dato que fue desplazado a travs de
los flip-flops. Entonces, este dispositivo puede ser denominado, apropiadamente, un registro de desplazamiento.
104
REGISTRO DE
ENTRADA
PARALELO,
SALIDA SERIE
(PISO)
PE
03
CP
02
01
00
SOUT
105
ESCALADO
ji[
-~CP
03
O2
01
DO
--IR/L
Q3
Q2
Ql
00
REGISTRO DE
DESPLAZAMIENTO
RECIRCULANTE
Pi:
03
O2
01
DO
CP 03
O2
01
00
.-----1 SIN
107
CONTADOR EN
ANILLO
LJ Q-J
Q-J
Qf-J Qf-J
K Q-K
O-K
Ol--K Of...:: RO
SO ""'~RO
re RO
eJp
Presat
Contador en Anillo
Si se aplica un lowa preset, 0(0) ser high, mientras que
Q(l) a Q(3) estarn en low. Aplicando el clock a los flipflops del registro, 0(0) ir a low, Q(l) ir a high, Q(2) y
0(3) permanecern en low. El high se desplazar en el
siguiente pulso de clock, Q(O) y Q(l) irn a low, mientras
que 0(2) ir a high y 0(3) ir a low. En el siguiente pulso
de clock, Q(O), 0(1) y Q(2) irn a low, mientras que 0(3)
ser high. Un pulso ms de clock y el high secuenciar
nuevamente a Q(O} mientras que Q(l} a Q(3)
permanecern en low.
10 - 8
CP
QO
Ql
Q2
Q3
r--,
CONTADOR
JOHNSON
10 - 9
J Qt-- J Q""_J Q~
K Qt--K
Q""_K Q~
r< RO
RO I>~ RO
J Q..J
K Q'r< RO
Reset
Contador Johnson
11
CP
o_j
1
2
3
Diagrama de Forma de Onda de un Contador Johnson
10 -10
10 -11
TERMINOS CLA VE
Observe estos importantes trminos a medida que se presentan en la leccin de video. Si
despus de mirar la leccin de video, usted necesita ms ayuda para comprender los Trminos
Clave, consulte el Glosario al final de esta Gura de Estudio.
REGISTRO DE DESPLAZAMIENTO
ESCALADO
BUS DE DATOS
HIGH RECIRCULANTES
REGISTRO BIDIRECCIONAL
CLOCK DE DESPLAZAMIENTO
CONTADOR DE DESPLAZAMIENTO
CONTADOR EN ANILLO
SECUENCIADOR
DESPLAZAMIENTO
A LA IZQUIERDA
CONTADOR JOHNSON
DESPLAZAMIENTO
A LA DERECHA
..
'1
10 -12
CONCEPTOS CLAVE
Mientras observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a concentrar su atencin en los Conceptos clave que se presentan.
1. Qu es un registro de desplazamiento?
2. Cules son las funciones bsicas de los registros de desplazamiento?
3. Cules son las diferencias entre los registros SIPO y PISO?
4. Cmo puede utilizarse un registro de desplazamiento para dividir nmeros binarios
por 2 y para multiplicar por 2?
5. Cules son las similitudes y diferencias entre los contadores en anillo y los
contadores Johnson?
10
REGISTROS DE DESPLAZAMIENTO
10 -13
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede referirse al resumen y al Glosario si necesita ayuda.
Parte 1.
1.
1
J Q
4>
...-c ~t
K
-~J Q
2
Q f-<~ J a ...
_ ro<: ~t _
1Q
K a 1- 1- K Q 1-"""" R
R
R
Y
Y
Y
r< ~t
1- K
....... ~ J
rO ~t
A. 1
B.2
C. 3
D. 4
2. En el diagrama del registro para la pregunta 1, qu pln es la entrada de reset?
A.l
B.2
C. 3
D. 4
3. Refirindose al diagrama del registro para la pregunta 1, asuma que el nmero
binario a ser cargado es 0101, cargndose primero al bit menos significativo que
as un 1. Qu valor se encuentra en el registro de desplazamiento despus de un
raset y tres pulsos de clock, leyendo desde 0(1) hacia 0(4)?
A. 0100
B. 0101
C. 0010
D. 1010
10 -14
4.
Salida serie
Entrada Serie
4>
-<J
a-
a 1-- J a
r-C ~t _
r< ~t _
1K a ..... K a
a
~t _ r< ~t
K Q ..... 1- K a
J
r-C
~t
K
R
a 1-- J a
r< ~t _
fa f- K a 1R
CP
Reset
101000
111000
011100
111111
se
se
se
se
A.7
B.8
C. 6
0.5
7. Para obtener una divisin de frecuencia de 8 en un contador en anillo, cuntos
flip-flops se requieren?
A.4
B. 8
C. 16
D. 3
10 15
A. 01000
B. 00001
C. 11000
D. 00000
9. Utilizando un registro de desplazamiento PISO para convertir 101101 a formato
serie, cuntos pulsos de desplazamiento se requieren?
A.5
B.6
C. 7
D. 8
10. Para multiplicar por 4 un nmero almacenado en un registro de desplazamiento,
el nmero debe desplazarse:
A.
B.
C.
D.
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Describa cuatro aplicaciones de los registros de desplazamiento en los sistemas
electrnicos.
10-16
3. Dibuje las formas de onda de salida para OCA), O(B), O(e) y 0(0), para la seal
de entrada-serie del registro de desplazamiento que usted dibuj para la pregunta
nmero 2. Asuma que las salidas de los fIIp-flops JK cambian en el flanco negativo de la sel'lal de clock.
1""
CP
Entrada Serie
1""
i.-
I I
A-------------------08--------------------
Oc--------------
00--------------------
10-17
"desplazamiento a la
10 -18
Circuitos
de Clock
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Identificar el propsito de las seales de clock en la electrnica digital.
2. Identificar las diferencias entre los circuitos de clock monoestables, biestables
astables.
11 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
11 - 2
MULTIVIBRADOR
MONOESTABLE
MONOESTABLE
IMPLEMENTADO
POR UNA
COMPUERTA
NANO
+VCC
11 - 3
11 - 4
MULTIVIBRADOR
MONOESTABLE
DOBLE
REDISPARABLE
74123
Vcc
CEXT
A
R/C
a
RO
RO
RO
Salida
Entrada
X
X
X
X
L
L
L
H
H
H
H
H
H
H
.n.
.n.
.n.
v
v
v
116
.....
.....
:~~
v
VV
-'
"~
..
~I
"
'.
Cn, - (XTI"N,,1.
1""
'.INO Cf'ACrTAHCE
fO(I
tOlt
~000J
I~fi
En el grfico de funcionamiento, el eje horizontal denominado Capacidad Externa de Timing", o C(EXT). provee
el rango de capacitancia mientras que el eje vertical
representa el ancho de pulso de salida t(W). Cada curva
no lineal est identificada por valores de un resistor
comn. Dado el ancho del pulso de salida deseado.
puede utilizarse al grfico para encontrar los valores
apropiados de capacidad y resistencia.
Por ejemplo, para encontrar el valor del capacitor apropiado que ser utilizado con un resistorde 10K ohms
para obtener un pulso monoestable de 1000 nanosegundos, hallamos la indicacin de 1000 nanosegundos en el
eje vertical del grfiCo, luego seguimos la lnea hasta que
intercepta con la curva de 1OK ohms. Siguiendo la Irnea
hacia abajo al eje horizontal del grfico. se determina el
valor apropiado de capacidad. que es, 300 picoFaradios.
11 -7
tw
EL TIMER555
CABLEADO COMO
MONOESTABLE
= .28(RC) (1 + .7 )
R
Con un timer 555, puede construirse un circuito monoestable con anchos de pulsos ms largos y mayor estabilidad. En el circuito ilustrado, note que se han agregado
un resistor y un capacitor externo para el timing. Nuevamente, se utilizan para determinar el ancho del pulso de
salida del circuito. La entrada de reset, como est directamente conectada a V(CC), est inactiva. Cuando se
aplica un disparo de flanco de cada a la entrada de
disparo en el pin 2, el pin 3 de salida producir un pulso
de salida nico.
8
4
2
VCC
>
:>R
>
Salida
7
Descarga
Reset
Disparo
Umbral 6
5 Control
r",F
1.01
Common
1..L
fe
11 - 8
tw = 1.1 Re
EL DISPOSITIVO
DISPARADOR
SCHMITT
119
Voltios
VOUT
Vt+
1.7V
Vt.9V
Tiempo
Grfico de Operacin del Inversor Schmitt
11 -10
CLOCKDE
OSCILACION LIBRE
IMPLEMENTADO
CON COMPUERTAS
NAND
11 11
EL TIMER555
CABLEADO COMO
UNCLOCKDE
OSCILACION LIBRE
~R A
Vcc
Rese!
'>
Salida
Descarga
Control
,,>R B
'>
Tierra
Disparo
Umbral
_L
1-
...C
11 12
Cuando el timer 555 se conecta como un clock de oscilacin libre, hay un nmero de frmulas - algunas de ellas
especfflcas para el dispositivo - que se utilizan para
calcular sus diversos factores de funcionamiento.
El TIEMPO EN HIGH, t(H), la cantidad de tiempo que la
seal de salida permanece en el nivel lgico high, se
determina mediante la siguiente frmula, con la resistencia en K ohms, capacidad en microFaradios y tiempo en
microsegundos:
f=f
D.C.
11 13
tH
=1x 100
TERMINOS CLA VE
Observe estos importantes trminos a medida que se presentan en la leccin de video. Si
despus de mirar la leccin de video, usted necesita ms ayuda para comprender los Trminos
clave, consulte el Glosario al final de esta Gua de Estudio.
SEAL DE CLOCK
MUL TIVIBRADOR
RED1SPARABLE
MONOESTABLE
DISPARO
TIEMPO EN HIGH -
t(H)
TIEMPO EN LOW -
t(L)
BIESTABLE
FRECUENCIA DE OPERACION -
CICLO DE ACTIVIDAD -
11 14
D.C.
CONCEPTOS CLAVE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que se presentan.
1. Cul es la diferencia ms significativa entre una seal de clock monoestable y
astable?
11
CIRCUITOS DE CLOCK
11 15
PRUEBA
Cuando usted haya completado esta leccin, utilice la Prueba para verificar su comprensin del
material. Usted puede referirse al Resumen o al Glosario si necesita ayuda.
Parte 1. Marque la letra de la altemativa que usted considera es la mejor respuesta a cada
pregunta. Luego compare sus elecciones con la Clave de Respuestas para esta
leccin.
1. Un circuito de clock que genera un pulso de duracin especfico en respuesta a
una seal de entrada de disparo es un:
A.
B.
C.
D.
multivibrador monoestable.
multivibrador biestable.
disparador Schmitt.
clock de oscilacin libre.
disparador Schmltt.
circuito de clock de oscilacin libre.
circuito multivibrador monoestable.
circuito multivibrador biestable.
3. Si R(A) se lleva si doble en un circuito astable 555, mientras que todos los otros
valores permanecen constantes, qu respuesta describe al cambio en el
desempeo del circuito?
A.
B.
C.
D.
t(H} disminuira.
t(L} permanecer igual.
D.C. disminuir.
La frecuencia de operacin disminuir.
11 16
4.
+VCC
.><>...... D_TOUT
~
SW-1
1
Refirindose al circuito que se muestra en la figura, cuando el interruptor SW-1
est cerrado, el
va a low.
A. puntoA
B. punto B
C. punto C
D. punto O
5. Refirindose al circuito que se muestra en la pregunta 4, si se coloca un capacitor
ms grande en el circuito, el pulso de salida:
A. permanecer igual.
B. aumentar su duracin.
C. disminuir su duracin.
D. no puede determinarse.
6. En un 74123, si R = 30K ohms y C = 50 pF, el pulso de salida del circuito monoestable ser de aproximadamente:
A.
B.
C.
D.
800 nanosegundos.
1000 nanosegundos.
750 microsegundos.
0.5 microsegundos.
11 -17
8.
SALIDAS
ENTRADAS
Ro
X
X
X
l
l
L
L
H
H
H
.r=t,
H
H
JI...
-_-_-
.r'i,
"Lf'
H
H
I
e,
14
15
A,
.2
9
10
"
8,
Ro.
A,
8.
Ro,
=
=
=
=
11 -18
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Defina cada uno de estos tres importantes parmetros que describen una seal de
clock:
a. amplitud:
b. frecuencia:
c. ciclo de actividad:
2. Compare las caractersticas de operacin de los circuitos de multivibrador monoestable, astable y biestable.
11 -19
11 - 20
Aplicaciones de los
Circuitos Lgicos
Combinacionales
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Identificar la funcin de los decodificadores y por lo menos dos de sus aplicaciones.
2. Identificar el diagrama esquemtico y los principios de operacin bsicos de un
circuito simple de decodificador.
3. Identificar el diagrama esquemtico y los principios bsicos de operacin de un
display o pantalla visual (visualizador) de siete segmentos.
4. Identificar la funcin de los codificadores y por lo menos dos de sus aplicaciones.
5. Identificar el diagrama esquemtico
circuito codificador simple.
12 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
Los circuitos lgicos combinacionales consisten de compuertas lgicas con entradas mltiples, as como de una o
ms salidas, que se utilizan para realizar una variedad de
funciones de toma de decisiones. Estos circuitos estn
ampliamente disponibles como circuitos integrados. En
esta leccin examinaremos tres circuitos lgicos combinacionales comnmente utlizados: decodificadores,
codificadores y multiplexores.
DECODIFICADORES
o
1
2
3
12- 2
BA
O 1 2 3
LL
LH
HL
HH
H
L
L
L
L
H
L
L
L
L
H
L
L
L
L
H
123
DECODIFICADOR
BCD A 7
SEGMENTOS
9
f
8
4
Decodificador BCD
a 7 Segmentos
' 7Jb
e[J~~cODP
I
Display de 7 Segmentos
La habilidad de producir salidas nicas para cada combinacin de entrada puede observarse en el decodificador
BCD a 7 segmentos conectado a un DISPLAY DE 7
SEGMENTOS. Un display de 7 segmentos es un
dispositivo que puede representar a los nu merales
decimales O a 9, iluminando siete LEOs. Las barras
difusoras de luz encima de los LEOs ayudan a crear la
forma del dgito. Estas siete barras denominadas "a" a
"g" se Iluminan en diferentes combinaciones para formar
estos numerales decimales; por ejemplo, para iluminar un
cero deben encenderse los segmentos LEO "a" a "f",
mientras que el "g" debe permanecer apagado. (Note
tambin el punto decimal, denominado DP, del ingls
Decimal Point).
El decodificador BCD a 7 segmentos posee cuatro entradas de datos en paralelo y, detecta y traduce una entrada
decimal codificada en binario en determinadas salidas
que encienden al display de 7 segmentos. Cada una de
las 7 salidas est conectada a un LEO especfico.
Algunos decodificadores BCD a siete segmentos manejan
displays que tambin son capaces de iluminar las letras
"A" a "Fu,
12- 4
DISPLAYS DE 7
SEGMENTOS DE
ANODOCOMUN
y CATODO COMUN
125
CODIFICADORES
1
2
3
4-
5
6
7
8
12-6
Tecla 9
Tecla 8
Tecla 7
7
6
Tecla 6
Tecla 5
Tecla 4
Tecla 3
Tecla 2
7
6
53
1
Tecla 1
127
MULTIPLEXORES
TIEMPO
COMPARTIDO
A---I- .........
A
10--....
B--r~
B
SELECCION
Circuito Multiplexor de Dos Entradas
12- 8
o
1
O
1
O
1
O
1
:------_.y
5-------~
6
7
1
12 - 9
GENERADOR DE
FUNCION
UNIVERSAL
o
O
O
1
So
Compuerta
Multiplexor
ANO
5150
AS
O
1
O
1
O
O
00 O
O 1 O
1 O O
1 1 1
O
O
1
1
O
1
::O-y
12 -10
12 -11
TERMINOS CLAVE
Observe estos lrnportantestrrninos a medida que se presentan en la leccin de video. Si
despus de observar la leccin de video, usted necesita ms ayuda para comprender los
Trminos Clave, consulte el Glosarlo al final de esta Gua de Estudio.
DECODIFICADOR
MULTIPLEXOR
DISPLAY DE 7 SEGMENTOS
DISPLAY DE 7 SEGMENTOS DE
ANODOCOMUN
ENTRADA DE SELECCION
DISPLAY DE 7 SEGMENTOS DE
CATODO COMUN
GENERADOR DE FUNCION
UNIVERSAL
CODIFICADOR
PROGRAMABILlDAD
12 12
CONCEPTOS CLA VE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
concentrar su atencin en los Conceptos Clave que se presentan.
1. Por qu es la compuerta AND el elemento funcional bsico de un decodificador?
5. Qu significa programabilidad?
12 13
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede referirse al Resumen y al Glosario si necesita ayuda.
Parte l.
A. decodificador.
B. multiplexor.
C. codificador.
D. demultiplexor.
2. El elemento bsico de un circuito decodificador es:
A.
B.
C.
D.
un flip-flop.
una compuerta ANO.
una compuerta NOR.
una compuerta OA.
A. 2
B.3
C. 4
D. 5
4. El circuito lgico combinacional que acepta una o ms entradas y genera un
cdigo de salida binario de mltiples bits es un:
A.
B.
C.
D.
demultiplexor.
decodificador.
codificador.
multiplexor.
12 -14
6. Un circuito electrnico que se utiliza para seleccionar y llevar a una salida nica
cualquier nmero de seales de entrada es un:
A decodificador.
B. multiplexor.
C. codificador.
D. generador de funcin.
Salida
Seleccin
Habilitacin
---d
A.
B.
C.
D.
low
high
igual a D1
igual a D2
12 15
MSB.)
+5V
Ij>
>
~1KO
74151
O
1
2
3
4
5
6
7ABC
-==
-
I I I
--
--
A.f=ABC+ABC+ABC+ABC
-- - - --B. f: ABC +ABC+ ABC +ABC
C. f
D. f
A. ecuacin A
B. ecuacin B
C. ecuacin C
D. ecuacin O
12 16
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Cul es la funcin de un circuito decodificador?
I
3. Qu funcin realiza un codificador
12 17
+5 V
Multiplexor
8:1
o
1
2
3
4
5
6
...-
7ABC
Clock
BCD
Conta dor Binario 7493
BIN
MR1 MR2
_L
f 01--------------
12 -18
f(A,B,C):
-ABC- +ABC
--
+5V
o
1
2
3
4
5
6
7A B
12 -19
Compuertas
OR Y NOR
Exclusivas
OBJETIVOS DE LA LECCION
Despus de completar esta leccin, usted debe ser capaz de ...
1. Definir la funcin lgica OR Exclusiva e identificar su tabla de verdad.
2. Identificar el smbolo lgico y la expresin para la funcin OR Exclusiva.
3. Definir la funcin lgica NOR Exclusiva e identificar su tabla de verdad.
4. Identificar el smbolo lgico y la expresin lgica para la funcin NOR Exclusiva
5. Realizar la operacin de suma binaria.
6. Identificar los diagramas esquemticos y principios de operacin del circuito medio
sumador y sumador completo.
7. Definir los conceptos de paridad Impar y par.
8. Identificar los diagramas esquemticos y principios de operacin de los circuitos de
generador de paridad y comprobador de paridad.
9. Identificar el diagrama esquemtico y los principios de operacin de un comparador
de magnitud.
13 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
Entrada
LA FUNCION
OR EXCLUSIVA
f:A<)B
L
L
H
H
L
H
L
H
Salida
f
L
H
H
L
13 - 2
f=
AB+AB
133
s.IaA CEN".,
RliOlOl'lAJ.SANI'ANDSR
'.!SI1UALOIRON
,,..
",
BmuoTECA
LA FUNCION
NOR EXCLUSIVA
Salida
Entrada
= A@B
L
L
H
H
L
L
L
H
f:
A8+AB
13 - 4
SUMA BINARIA
Las funciones lgicas XOR y XNOR son a menudo utilizadas para llevar a cabo operaciones matemticas basadas en los principios de la SUMA BINARIA. Antes de
examinar los circuitos XOR y XNOR, repasemos los
principios bsicos de la suma binaria:
La suma comienza con la columna a la derecha, que
es la posicin del dgito menos significativo.
El valor binario total de los numerales en cualquier
columna se denomina la SUMA.
Como en la suma decimal, cuando la suma de los
valores binarios en cualquier columna excede al
mximo valor binario asignado a esa columna, es
necesario TRANSPORTAR este remanente a la
siguiente columna a la izquierda.
13 - 5
11 11 10
+ 1 O 1 1
1 100
EL SUMADOR
BINARIO
Suma
Trans porte
136
Salida
Entrada
O
O
1
1
O
1
O
1
Suma Transporte
O
1
1
O
O
O
O
1
Co
13 -7
B
Ci
S
Co
ei
A
B
13-8
Sumador en Cascada
13 - 9
LOS CIRCUITOS
GENERADOR y
COMPROBADOR
DE PARIDAD
O
1
O
1
O
1
O
,,,
O
Par
,
,
O
O
Paridad
Bil. d. Dalo.
O O O
O O 1
O
O
O 1 1
1 O O
1 O
1 1 O
1 1
Dispar
Tablas de Paridad
13 -10
BIl. do Paridad
1
O
O
1
O
1
1
O
Paridad
Bit de
Paridad
Par
A
B
C---__'L_...
Bit de
Paridad
--------fl_
Circuito Comprobador de Paridad
13 -11
.......
EL COMPARADOR
DE IGUALDAD
13 12
A---f
t--->
t---:
B-----t
t---<
13 -13
TERMINOS CLAVE
Observe estos importantes trminos a medida que se presentan en la lsccn de video. Si,
despus de ver la leccin de video, usted necesita ms ayuda para entender los Trminos
Clave, consulte el Glosario al final de esta Gura de Estudio.
SUMADOR COMPLETO
GENERADOR DE PARIDAD
SUMADOR BINARIO
COMPROBADOR DE PARIDAD
SUMA BINARIA
BIT DE PARIDAD
SUMA
PARIDAD IMPAR
TRANSPORTE (CARRY)
PARIDAD PAR
MEDIO SUMADOR
COMPARADOR
ENTRADA DE TRANSPORTE
COMPARADOR DE MAGNITUD
13 -14
CONCEPTOS CLAVE
Cuando observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a concentrar su atencin en los Conceptos Clave que se presentan.
1. En qu difiere la funcin OR Exclusiva de la funcin OR Inclusiva?
5. Qu es paridad y, cmo funcionan las compuertas XOR para generar y verificar bits
de paridad?
13
13 -15
PRUEBA
Cuando usted haya completado esta leccin, resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede referirse al Resumen y al Glosarlo si necesita ayuda.
Parte 1. Marque la letra de la opcin que usted considera es la mejor respuesta a cada
pregunta. Luego compare sus elecciones con la Clave de Respuestas para esta
leccin.
1. La diferencia en funcionamiento entre una compuerta OR y una compuerta XOR
tiene principalmente que ver con:
A.
B.
C.
D.
exclusividad.
polaridad,
niveles lgicos.
paridad.
la
la
la
la
salida
salida
salida
salida
es high.
es low.
conmuta estados.
es ilegal.
la
la
la
la
salida
salida
salida
salida
es high.
es low.
conmuta estados.
es Ilegal.
A. 11000
B. 1001
C. 0100
D. 11011
1316
compuerta
compuerta
compuerta
compuerta
OA.
ANO.
XNOA.
ANO y una compuerta OA.
6. SI las tres entradas de un circuito sumador completo son 1 binario, la salida es:
A. binario
B. binario
C. binario
O. binario
11 ms bit de transporte.
110.
10 ms bit de transporte.
11.
B. 1100.
C. 1101.
O. par.
9. Un generador de paridad impar est usualmente construido por:
A.
B.
C.
O.
compuertas
compuertas
compuertas
continuando
13 -17
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
2. Para una compuerta OR Exclusiva de dos entradas, con las entradas denominadas A y B y la salida denominada f:
a. Dibuje el smbolo lgico:
13-18
3. Para una compuerta NOR Exclusiva de dos entradas, con las entradas denominadas A y B Y la salida denominada f:
a. Dibuje el smbolo lgico:
13 -19
13 - 20
a.
c.
1010
+1010
1010
+ 111
b.
d.
1101
+ 1001
1011
+1000
1321
Prueba de
Circuitos
Digitales
OBJETIVOS DE LA LECCION
Despus de haber completado esta leccin, usted debe ser capaz de ...
1. Determinar las caractersticas de operacin de los componentes digitales principales
de un circuito digital tpico, utilizando la documentacin del circuito y las hojas de
datos de los componentes.
2. Identificar los principios de operacin de cada subcircuto en un circuito digital tpico.
3. Determinar las pruebas apropiadas para verificar la operacin correcta de cada uno
de los subcircuitos en un circuito digital tpico.
14 -1
RESUMEN DE LA LECCION
El siguiente es un resumen del material cubierto en esta leccin.
INTRODUCCION
VISTA GENERAL
DEL CIRCUITO
14-2
14 - 3
DOCUMENTACION
DEL CIRCUITO
Un dispositivo digital como un timbre de puerta programable, usualmente est acompaado por la documentacin
provista por el fabricante. Esta documentacin incluye
una DESCRIPCION DEL CIRCUITO narrativa, un diagrama en bloques como el que hemos recin examinado, un
ESQUEMA DEL CIRCUITO detallado y diagramas y grficos relacionados. Tpicamente, un tcnico leer la descripcin del circuito, seguir al diagrama en bloques para
una vista general, luego utilizar al esquema para detalles
extensivos, con el soporte de la documentacin y hojas de
datos relevantes que lo acompaan.
El esquema provee muchos detalles para apoyar a la
localizacin de averas, con todos los componentes del
circuito claramente identificados por nmero. Adems, seprovee tambin una VISTA DE RAYOS X DE LA
PLAQUETA DE CIRCUITO IMPRESO de doble faz completa, para ayudar a localizar la ubicacin exacta de los
componentes.
Muchas partes del esquema han sido numeradas por el
fabricante del timbre, con denominaciones especiales que
no son las mismas que los provistos por el fabricante del
dispositivo original. Un tcnico necesita referirse a la
liSTA DE PARTES de la documentacin para determinar
el nmero estndar necesario para consultar hojas de
datos o realizar reemplazos. Como usted puede ver en el
esquema, por ejemplo, el transistor Q7 est denominado
con el nmero de parte del fabricante 417-235. La lista de
partes identifica a este componente como un transistor 2N
2141.
El esquema tambin indica posiciones numeradas y con
crculos para puntos de prueba determinados por el fabricante. Un DIAGRAMA DE PUNTOS DE PRUEBA, similar
a la vista del circuito impreso de rayos X, identifica la
ubicacin para cada punto de prueba en la plaqueta del
circuito real.
144
ANA LISIS DE
SUBCIRCUITOS
14 - 5
CIRCUITOS DE
LATCH
146
GENERADOR
DENOTA
14 -7
CIRCUITO
INVERSOR/BUFFER
CIRCUITO
CONTADOR
14 -8
CIRCUITO
DECODIFICADOR
rsseteaoo.
Para comprobar al deoodificador, un pulser lgico aplica
pulsos sucesivos al pin 14 del contador, del mismo modo
que cuando se comprob previamente al contador, Luego
se uttza la punta lgica en todas las salidas del decodificador para ver si se obtiene un cero que se desplaza para
cada uno de los valores de salida del contador binario.
149
RED DE
RESISTORES
CIRCUITO
GENERADOR
DETONO
INVERSOR BUFFER
14-10
GENERADOR
SUBARMONICO
y CIRCUITO DE
DECAIMIENTO
CIRCUITO DE
AUDIO Y
PARLANTE
14 -11
REFERENCIAS
(S'U.) r----,
r-I.-_-*:_
'ION'
nOOI!
lA',,,
,el", . e
II.(SII
"'!
tUolrI!A'O~
01 01
8Ufltll
Q}
.I:
""""(11
PP".,
)I!
Q9\l11l
'4("
00011
lAl"
t01ol1
J"I) t.f
Block Olagram
14 -12
..
r,.r:.~l
: r-------~_
~S"1
.._ _.-.t __
l! jli
~~!
f' 'i'
f l
_.J~i]
~. , fh; ile~~
t:
!H
1_
r .
% ~
~~ ~ f
11
~ ~
p"
.._ :
.1_.
=- .,
..__
.i
;JI
:
:i
j ,
s ,
:
:1 1!!
g
i ,--;=ri~
:11,I
..!
: Z
:i ,1
.: i!
'"s
.. i
i
,
1
:
!
,
'-
ii
..
!;
.'
"
1,,-------_ .....
_._-----,
,..
I 1.
i:~:--=1;
,,
.,
....:.......J
AlL RESISTOR
1,000,0001
ARr
ARE
1/2
IN OHMS
\VAn
mi:
IODO; M
All
CAPACITOR
VAlUlS
s s rHAN 1 ARE IN ~f
IMICROfARAOSL
VAlurs
01 OR GREATER ARE
tPICOFARAOSl
UNlESS
OTHERIVlsr
MARKEO.
OTHERWISE
NOTEO
IN pf
THE fOllOWING
SYM80lS
INOICAlE
A OC VOllACE
',IEASUREMENT
TAKEN WI tH A HIGH'IMPEOANCE
INPUT
VOLTMETER
fROAl IHE POINI
IIIIOICAHO
10 IHE COM
TERMINAL
SCREW
VOllACrs
MAY VARY iZO".
o
ct
O
O
0*
VOllACE
PRES[IIII
ARE INACIIVE
Al AlllIMES
WHEN
rAKEN
VOLI.o.CES
IYHEN CIRCUIIS
BETWEEN VALur s SHOWN.
VOLTAG[S
l. 1.4.0R
WHEN CIRCUI15
8-8lAl
COUN1S
INOICATES
CIRCUII
INOICAT[5
A CIRCUll
INOICAHS
A I[SI
Sch.m.tlc
CIRCUIIS
I\\'HEN
IVI lH OECAY
CONTROL
ARE ACTlVf-fLUCIUAHS
ARE ACTIVE-SHlfTlNC
Al
fROM lHE 8EAl GENERAIOR.
VOllACES
WHEN CIRCUIIS
Al ONE or EVCRY 16 81AI5
~ \l
6.
UNlESS
IK
1,
RlSIS10RS
VAlUES
ARE ACTIVE-SHIfTlNG
80ARO
BOARD
GROU'ID.
WIRE
POINI
DI.gr.m Note.
14 -13
COIIIIIECIIOII
14 14
KEY
OTY
OESCAIPTJON
No
PART
CIRCUI1
N.
Compolltlll
NOTE.
HEAl'ti
ARE STAMPEO
No
CID
OC
OA
el
I
I I
I
CI
CI
19
I
CI
Z01'
IN4149 rhc>dr
IN709A I.hOO@:
o I It"OU~h o lD
'N4OC1 diodo'
57-65
Dn
mil
CID
011
ZO'10
ffl o, M
OA
5625
56 56
5658
PAAl' NUMBrA,
WO" OtClOlS.
or..
'E
tOf ICIfnh,,,.hon
O'
'"
~
cA
iW
P.'I~
lvM
ftufnbf't
~,
I
I
f(),.
,n'f9'~tt!d
Il'If Mn .. , m."
P."
nuftC)tf."'"
41
p.n
nllm~
ontv
10 ,"'-
, ...pe l'IO"'btc
C7
1N11411
C2
ti
MPSA?O
Olhfor
th."
el
040C 1 tun1,nOf
11 17 "11'1
01.07
o>. OJo 0_. 05.
06.0a
09,010
C'
C'
C_
CS
T8A820L IC
SN1411N le
SN1493AN IC
SN1415A IC
414' 610
ICb
4-43-1'
44J..640
44J..623
IC2,Ie4
CID
01' dlttt'l'rftl
v .. n,,'lo(
InU',w"O,
4172JS
417801
~_
~~ ,'i$'-'
ICI
ICJ
Perte
Llet
14 - 15
t\\\
t\:t
Transl.tor Voltag
14 -16
NOTES
Vol,~~
VOl,,..,.
3
4.
r----,
L__J
u.ct".
"t.I.
"';JI
l Colfj;le,tO'
,nOUf "ohm~tl',
!J
V -1"'-
r----, VQU.
L__J
CIS
*,
1
GHwt'tOlI
Dc.cun
1,
1. _, 01 8 bt;ln
14 -17
\hIt
110mwun,,.r
,rv".
a.~ ..
(111
OI'ICI
T... , ront.
T.t Pollnu
Vo ......
''''''bY
05
01
02
03
04
5.0
2.5-4,0
o
e
5,0
. 0
0.7
07
o
o
8
a.tk doof
tFI
F,o(ll OOCMC:1fc:ullacs'.lltd.
CltCuil
1.."
2.3
S
8
9
11
1.
1C3
07
08
09
1 11
-.
5.0
5.0
o
o
o
o
1317
.0
'.0
lB
19
50
20
21
22
23
2'
3.5
0.3
0.3
5.0
5.0
. 5
2.5
. 5
2.5
'.1
l.
o
o
Ql0
3.5
,
1
ICI
4,0
5.0
13.0
16.0
o.
bO
5.0
o (Bl
6.0
0(81
s.o
o.n
5.0
OjFI
8
9
50
.,0
o.
5.0
14.0
10
s.o
6.'
11
5.0
0('1
5.0
5.0
12
,.
SO
13
50
50
0(81
Tflt Poin"
Volt.
Sao""by
le.
1,14
3.5
35
5.0
50
8
11
12
0.. 0-
ICS
0-- .. .0 -
7
12
13
04.0
l.
$h'"
Volteo. Tabl
14 -18
I Mil"
2.3
~.o.
o
5.0
23.0
15.0
5.0
~.O
~O
0-4.0
5.0
""...
G'
SU,.y
3.1
0.. .0-
04.0
0 ....0-
VOl ....
TMt Po."U
2'
Voltalll
Acti'V.
.......
o
o
8
E
K'h'tlttd.
PoI!'!t.,
le2
06
o
o
f81
e
,1
5.0
VOl" ..
ActO ..
o
o
2.0
20
20
,O
l. o
l. o
0.6
0.6
05
0.5
o
7.0
7.0
7.0
7.0
14,0
111,0
50
JANUARV 1Q82
I.OGIC DIV5N
54/7416,17
INVERTER/8UFFER/ORIVERS
'16 Hex lnverter Buffer/Driver
'17 Hex Buffer/Driver
TVPICAL
TYPE
COMMERCIAL
'11
INPUT
OUTPUT
..
L
fi
H
L
L
H
INPUT
PIN CONFIGURATION
PI~$hQ OIP
N7416N
Cerarmc
N7416F
OIP
OUTPUT
.
.
RANGES
...125C
N7At7N
N7417F
PINS
DESCRIPTION
L
H
Inpul
lul
Oulpul
10ut
N01E"
"~H
11""
loto'! 11111'5"r>dtl"l'OOcJ
tI)
I)f
LOGIC SYMBOL
1~1
J-1)--L'
t~.!..,
,,~,
,~
!l~l'
~II\"'u
'11
1-1)--L~
ff~11l
'"
.~..
'"
MllITARY
RANGES
TABLE
'18
'16
2SmA
COOE
PCKAGES
.OUtQt'
llmll
Gns (11)\,,)
20"5 U"...d
ORDERING
L ~
SUPPLV CURRENT
tTolal)
t~ns(1 ""u
1417
'" .. ,.IGI'i
TYPICAL
10n$ ItI>_H)
'41~
FUNCTlON
PROPAGATION
DELAY
(Open Collector)
(Open Collector)
1~"
"~IO
1,}~"
'11
'l'
_!
"
1>
:..L_!
1>
Q ..2.
_!
Q o..!_!
O -!.
...1
~_)
O -!.
....!
Q o..!....!
O -!.
..!!
Q ~.....!!
..J.!
::..u....!.!
f-!!'
O p
~OGIC OIVI$ION
JANUAnV
INVERTER/BUFFER/DRIVERS
54/7416,17
ABSOLUTE MAXIMUM RATINGS iOver op.eratlnQ tree e.r temperarcre r.nQe vnleS$ cu'erwree
6'1
14
uNIr
1.0
-0.$ 10
SS
-O ~'0
+5S
-30lo
-3010
+S
+5
YOllago
V"N
Input
',"
Input current
v CIJ'
T.
VOlltlO
RECOMMENDED
-0.5
15
-05jo
mA
+1$
'C
01010
. 125
OPERATING CONOITIONS
vcc
Supp',/ vollige
VII'
HIGH,le'lel
Mln
WT'
Nom
Mil
'.5
$.0
5.5
oJ
Com'j
415
5.0
5.25
LOW.leot81 inpul
,,.
IhP~1clamp Curren,
Ve.
HIQH.lovel
\'OUIIOO
Mil
-o.s
Com'l
+OB
-12
mA
15
01,llPUl YOIIIIoe
.,Ir lemPfJt~IIJre
"'.
30
M"
Com',
Op(ijt8lt!nO uee
UNIT
Ma,
2,0
npt.11 ...olllJge
V"
r.
jo '"
.. $10
PARAMETER
'oe
nOlad)
10
PARAMETER
Suoply
vcc
1982
m'
'0
Mil
- SS
... 125
Com'l
70
'C
'C
vcc
INPU}" PUL-SEOEFINITION$
OUTPUTS
,..}~'.""
'*
vec
we
9W~,
H((U,f
PULSE
V..,
10"-
10%-1
R,
1,
PULSe:
GENEII .. tOIt
1_
I
"'011'
'IH
-,
OU'
--
Ice
R,
Cll.'iIo~~
tllI.H!1,j
I1Hlj'tl--
~~~
P-Osn''''l
PUI.SI"
-e-
(t1"",r($)"S
<:, ' t
~,.),o(.! .....
~,
~,"I'I
.. 11
'ti,
V .. ,; ... \ \"'''''''
," .....t,'
1)" , ......
, ..."....'...'
''';t.
'u
'.I'!'I,he~
R,p It...
"V
IMM/
$OO"l
""1
1"<
lI..lS.H~S
lO;
!I,I"'I
:'11'10115
':'111$
6M.
~5i/S
10'
~"~
2 ~'"
) $",
'f"l~
!o./u
",,! ..
W'lelll!
.~" ...
1.'"",,,,,,,,,,, '.......!.,,~l'
.,..,
'*
'Y.., .. I ~....'fU
"'m'plltIlOl
! ' ....
l)~e("'hil1'.t ......
HeJ) '\)'
IIr
Il!"
.MiI',Vj
, ..,w\'
OV
v.
It
___!!!:;
..~ -
~llHI."')
1420
,...... ,
'r!,. ...
1,,,,1..
lOGtC DIVIS!O~
INVERTER/BUFFER/DRIVERS
oc
ELECTRICAL
54/7416,17
CHARACTERtSTICS
'011
Voo
V,.
'"l1ul
1,
'0\ = 40mA
cunenr
vee=
input curlel'll
Vcc=
MAX. V.~,_O.V
Vrc-=.MAX
OUll)ulS HIGH
le, ..
OUlp-UIS lOW
'ec"
OUIPUI$ HIGt1
'ecl
Ootpul$ lOW
UNIT
250
,A
Q.'
0.7
Com'.
0.7
-15
10
mA
V 5 5V
I(;t:~
noted)
M"
NOlrs
, '0<'
lat-= JOmA
V'1o.... MAX
cmerwtse
M ..
'Ol- l&mA
MIN,
MA)i,
lOW.evtl
Typ2
VI,h .- 1SV
'vcc
HIGHtovalmput
Ir.t
Min
c,,,,,,,~vollagc
In,
rSf1ge unless
S4J7416, 5AI1417
TE-ST CONOIT10NS1
PARAMETEA
'lO;
tempe1atore
16
'17
40
,A
- '.6
mA
30
'B
mA
51
29
'1
roA
mA
21
30
mA
AC WAVEFORMS
(Qf'I!"('otI~
t1''"
t_".
'16
"7
"1 ...
AC CHARACTERISTICS
PARAMETER
,,,II_"'~.\~'.,~
"... ~..,....',,",.. '1,'.",,,oM
T ~~5'C Vce=- 5 OV
5./7.16
TEST CONOITtONS
M'n
1111."
1",\,
P~opagatlon IJeraf
wavecrm
WavelOfm
54.1141'
"
1, 16
2. '17
23
1421
CL-=-1SpF.
Min
RL=-ll0il
UN"
M..
10
30
n.
i,:OG}C OIVISION
54/7493. LS93
COUNTERS
TYPE
SUPPLY CURRENT
TYPICAl
TV'PICAl
'MA)!
(TOI.I)
7493
4OMt-Iz
28mA
74LS93
421-1111
9mA
ORDERING CODE
PACKAGES
COMMERCIAl
Vce.$V
Plasl1C OIP
N7.493N
Cftftlmlc
N1.o19:JF
OIP
RANGES
MILJTARY RANGES
Vcc $V 1;'0%; lA a - S.SC lo 11.SC
N1 .. t.S93N
S5493F
N74L$93F
S5493W
FlilIPCk.
S54LS9JF
S54LS93W
ttcps,
DESCRIP"fIOH
5"""
lvl
S4t74lS
2vl
61.Sul
MR
sectton
eJS,
InplIt
~,
Inpul
2ul
4LSul
Outputt.
101.11
IOLSul
15 nct InletnaU.,
connccted
re lile
succeodmg
stage$, tne dtl'ce m.y be Ofl'
eraled in variO\l!l covnhng
mOdel. In a
4-bl! flppl& eOvf'lleY "lO out pul ~ musl be
econecrec
Ol(tClnatly 10 Input ePI 'tne no
pul count pulses 118 appHed 10 .nput (!1Jo
Simultaneou$
ctlviSlons 01 2_ Al. a ano 16
e.e per'orme.<1 ~1 tne O,:),01, O; in~ O, out.
pUU.$ $hown In the FiJnCIfOn TADle As a
3-blt npple counle< 1"0 Inpul ccuru p..,Jses
OOl
""'.
w,......
:'1.1.'"
lit b'l! ..
'6<t'I"'IL
lLSul
04""" '11
covnter
PIN CONFIGURATION
LOGIC SYMBOL
,.
M',
CP,
..
C',
Ne
Yac
& 1",
L __.
D,
D,
a,
-!J::.
\'(C~I"'" So
"
"
GI'oIo. "/I lO
~. ,
.. 1)1'1
Ne
oc
,. -,
elll
OIV. (O
"
'I'I!
lOGlC OIVlSlON
JANUAI?'t' 1981
COUNTERS
54/7493. LS93
lOGIC OIAGRAM
fUNCTION
TABlE
OUTPUTS
COUN'T
o. o, o, o,
L
H
L
L
H
H
H
L
H
,
S
_ "1"
HIII!!oetI
vce ~ P,n-5
O-NO .....
lO.
L
H
10
ji
L
H
"
L
H
L
H
13
"'S
MOOE SElECTION
RESEl
"R,
"R,
H
H
L
L
L
H
L
ABSOlUTE
Noa
n-..~1I1
OUTPUTS
'NPUTS
o. o, o,
L
L
L
eOuol
O,
COUf'll
COU"I
.... I")G''
1. e
~t)'''QI!I
~O'I"..vI'.e.
V,.
',.
L
H
H
L
L
H
l
l
L
H
H
t~
11
H
H
H
H
H
H
H
H
H
H
'111'11'fil,
.... OOn',tia
,Ove' opetaUng
Irec.a, tomperalule
voHage
Input "olrage
SO
S4lS
7.0
... 5.S
-30 10
Inout current
.5
V"",
vollige
r,
-0.510
tangG un'e
70
-0.5 to
app,letJ!o
PAAAMETE~
Supply
ti
L
L
MAXIMUM RATINGS
V",
0n C:<)IIMf.I.'"
L
L
L
L
L
L
7
8
l
l
l
L
tVcc
-5510
-05
.f.
ctberwree neree 1
7'
70
7,0
co
+5
.,
.. 30
-30 10
-0.510
.1
- 0.510
+Vcc
,Vce
-+-125
-30 10
-0.510
.Vce;
UNIT
7.0
-O,~to
...7.0
-0..510
+55
te
74lS
V
mA
1/
'C
O lo 70
Nore
VI""~ "<'\""0 lO
"a~v
QI!
CPo""c P,
RECOMMENOEO
OPERATING CONOITIONS
5.4/7.
PAAAMETEA
1/,,(
V}!'
HlHleve'
V"
lOW,le'..-el
',.
Inpul
1(,..
HIGH!eve
1(.'1
T.
I
I
S1Jppl~ YoJI3ge
clamp
"111
':'.om',
InPUI voltage
Inpul
YQllaOfl
Nom
'.5
4,75
5.0
~.5
5.0
5.~5
,.0
I
I
c,",,,e'lI
S4114LS
M ..
UNIT
"In
Nom
'.5
4.1.5
5.0
5.5
5-0
5.25
V
V
2.0
M"
Com'l
'0,8
+0,7
+08
+0.8
v
v
-12
mI.
- oI()(l
Mil
,.
-18
-800
.A
mA
Com'j
16
mI.
1..0W<le ....
el OUIOU~ curren!
....
MI"
Mil
Com'
-5$
..12$
- 55
+-125
'C
10
70
'C
1423
.OO>C OIVISION
54/7493. LS93
COUNTERS
e HARACTERISTICS
OC ElECTRICAL
10ve1
recommended
Opra\UlO hCQau
ternueraune
5417493
TEST CONOJTIONS'
PARAMETER
V')II
I OVl/!evp.1
VIII
I-V,..
InOlll
r"----.
flulpul
vull-ige
V -,=55\1
V" 2 v
'.
~~'"tlt\1
V~\ ;. MAX
V~:.... MAX
OuIPIJ1
$tlo.lc!rCUIl
cunen!J
3.'
.~_1"""
I!....
AC CHARACTERISTlCS
0,2~
O'
COm',
0.2
O,,
0,35
05
0.25
04
-,
-\;5
'O
40
,A
-O,,
mA
-3.2
-2.'1
mA
- ~.2
-1.6
mA
- '00
- '00
m'
MR 'f\puts
-:16
CP",.npul
ePI Innct
Mil
- 20
-55
Com'l
- '8
-55
1-
~!9paQH'O" Clel....,
CP npul 10 0\ Ollllhl'
Wf;lvelolr'1\
PrOD3Q3"OI' delev
,npul te 0: Outpu,
C'P,
\VS'le1olm
~!..Qa9a!on deJay
ePI .novll0
OJ OuIPI)'
W(t'eIOfm
11'1'"
1"'+;1
1""
~
'1' "
t .... ,
1",>,
~-
,,,,,,
Irequency
IrOQuency
PIOpa9allQn d~lay
46
'5
m'
Cn'"
28
53
15
m'
"'0
~p,,!lC,.b'1I1~jI"
'(l"'"
"1)"
"",,U ... II
el.
VoJa'letorm 2
504174lS
t5pF. RI.._ 2k~1
el.
- 'o--~
Min
M'n
Ma,
'o
J2
1.
,.
'8
..., ~,."
,"
,"'
,,,.'
"
~ .. ,
~"'"
1424
..,'"
''''('''''11',"'"
!ti' '.
"
,.. -k'
MHl
n,
n.
32
n,
35
'-'5
135
ONtT
'6
21
S'
6'
ns
70
70
11$
4Q
ns
htH!
1-..
mA
28
\"'tlVOIOIIt! 1
-c=
111,.,____
~P:I Input re 0,3 ('Io'Pvl
~~~~
- 20
-20
Mil
TeST eONDITlONS
W3vOlOll'I'"
ePI
-",A
'IV'"h
P,opagallon
delav
ePI; ,nplll 1(1 al) (O'Oul
1",#>.
mA
.'
coun!
eonl
02
20
W~velo(1'tI
.npul
mpol
0.1
.0
54/74
~,
m'
mA
40
tnuulllo
r,~2~-C_V('( eSOIl
PARA.MElEA
f .. u
O,
,1'1."(1,.,,
,.poo"
MA IOpulS
V(;.('C.-:.MAX
"'lo'
3.4
02
CPo. c=,
V,::: (14V
UNir
M,I
21
MA ,npull
VJ;,~ MAX
"' .. Iih'''~
"f
3.'
Mox
MA ,n"ut~
"
3'
f----
'" - --
2.
Typl
V=27V
'o,
l.'
M'n
2~
V.:o70\
V..:(; =-MA)(
1-
'evet ,,'p,)1
M"
Com',
S4(14LS93
M,.
'4lS
\',1I55v'
dlGH
Typ2
f---
=- MAJ(
'Ol2- 4mA
clamp \tollaQ~
"
lo"
M/\X
Min
3m o. "'.h o;.(.f
lOGC 0","510"
COUNTERS
54/7493.LS93
AC SETUP AEQUIAEMENTS
T.=25'C,lIcc'sov
64174
PAAAMETER
fJ50 pUIS.
1"
,~Q,
TEST CONOIlIONS
S4/7'LS
MI.
Mo
w~lh
Wattelo,m
50
15
PUIS. wl(ll"
WavelOfm
50
JO
50
15
,",
M~ pulsewtdth
,-
W ..... ,Qfm 2
Reccw.ry 1Jm., MR to ~
W~...elo"n 2
UNIT
.1
.1
Ma>
MI.
n'
AC WAI/EFOAMS
o _....;.'~H::.'
V".. l'Y
'O' "'U
'.
;;
.I\d
CIoII"
'.
II.'...
H$ Y.,.~ "'"
" ..
'1Of'I1 .... _",."
.. , .. _ .."
.. ' ......
Y.
100~lSHlS
Ipl""1OO
'''''''''
"' .......
..,. .. "
,... rlOl*
OUTPUfS
,1
vce
<C,
~~
"lOAfI\lr
1,
"'LII
0,"{ 1'0I' I
.u,
ViH
-,....
.,
t .. _,~
"
"e
'.a,J
-e
.,..
'O~
lOS"'....
IVI.I.
-e-
Y.'
, ,,,
"' ...
... ..
", "" .............
"l:C'""""
...
o.oo.~...
1"1'" ,..
Jo.....
'''I.~
lOUl
Gil
........cc'UC1f
>~""lS
~~f ..S
1425
r,;- ...."
I..-" ...
If""llrJ--l
rltO"""
"""I'''J_
f-
..m%
..
..,.
-e-
'"
L('.I.
.,..
..
.,
"1.11."
le,
"T
"
vcut
Vfoi
..
vv.
&"-'M
m%.\
_
....
--.. --
~"'~/'l.S
I.tV .....
..
~t'W
"1.'__ "
lO.
JO_
""~.
,.'"
....
_.
-.
"OH
'M
...
"""
..... ....
' ... ....
UM
54/74154. LS154
DECOOER/DEMULTIPLEXERS
10116 Decoder/Demultlplexer
16lIne demultiplexing
capablllly
MUlually exclusive
outpulS
2lnput enable gale tor
,trobing or expanslon
'he
T'PICA~
PROPAGATION
onA'
SUPP~Y CUAAENT
(T01.1)
1.'64
21n5
3Aml\
74LS15'
1505
9rn"
OROERING CODe
OESCRIPTION
ISoIeeeeee- acceJ)l$ 'OUI ~l,.e
t1IGH bll\'rv
TYPICAt
TVPE
aodtf:'!.
PACKAOES
01'1 the
nulputs
0' 11
CON .. EAClAlIlAHOES
.cc.Y cs",:r._O-Cto +1OC
PI... He OtP
N1.IS4N
CetamtC
N1"S4F"
OIP
MIL'lA"V""HO($
N1AlSl$4N
N1"LS1$4F
ss.c15AF
S54I5-4W
F~lp,c.k
.
.
es-e
S54lSIS4F
SS4~SI$<lW
pifIo,
dal,
NO"
WI"__
&41"4LS
PINS
OESCRIPTION
W1~
AII
InputS
1ul
lLSul
AII
OuPUlS
'Oul
,OlSul
!t",. .,"'
t.CUI
K.,
!o
'l.,...\9OIJ $O .,.
.o,..a ~ ... ~
-0"'''''1
PIN CONFIGURATION
LOGIC SYMBOL
.,cc-....,
a"o .._.'"11
Signetics
'l'TL
Spec:ification
Sheets
lOGIC OIVISIQN
DECODER/DEIVIUl TlPlEXERS
54/74154,l.S154
LOGIC DIAGRAM
FUNCTION
TABLE
OUTPUTS
'NPUTS
E. E,
H
L
H
L
l
L
l
L
l
L
L
L
L
H
H
l
l
l
l
L
-_
_-111
, ..
"t .......
L
L
L
L
l
L
l
L
l
l
l
l
H.
"GH
A) AJ A, AO O , 2 3 5 7
X
X
X
L
l
L
l
L
L
l
L
H
H
H
H
H
H
H
H
X
X
H
L
HHHHHHHHHH
HMHHHHHHHH
HHHHHHHHHH
LHHHHHHHHH
HlHHHhHHHHH
HHlHHHHHHHH
HHHLHHHHHHH
HHHHLHHHHHH
l
H
H
l
l
H
H
l
H HHHHHLHHHHH
L
l
l
l
H
H
H
H
L
L
L
L
H
H
H
t<
L
l
H
X
X
X
L
H
L
l
H
L
H
l
H
l
H
H L
H H
l
10111213
,. 15
H
H
ti
H
H
H
H
H
H
H
H
H
H
H
ti
H
H
H
H
H
H
H
H
H
H
H
H
H
ti
H
H
H
H
H
H
H
H
H
H
H H H H ti
H H H H H
ti H H ti ti
HHHHHHLHHHH
HHHHHHHLHtiH
HHHHHHHHLH
HHt1HHHHHHl
HHHHHHHHHH
HHHHHHHHHH
HHHHHHHHHH
HHHHHHHHHHH
HHHHHHHHHH
HHHHHHHHHH
H
.... H
H H
l H
H l
H H
H
H H
H ti
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
l
H
H
H H
H'"
H H
H'"
H H
H H
H H
l H
H L
.(111"(1. ~.'"
PAR.METEA
Vec
Suppl)' ...011.0'
V ..
nOvl ",ou.eo
',.
'npU1 Cu"I,,1
vI)UT
VOIt.
T.
O""fIU"G
RECOMMENDED
temperalu,e
HIGH
Y,
..
'
_.
1,0
UNIT
V
-o.s 10
-0.510
.70
-0.610
+5,6
-0510
.10
...30
10
1
-JO 10
-30
-0510
- o.s lO
-O~lo
v""
+Voc
..,.,
""
'.vt" I"~,"oI16ge
5AfI4
Nom
I,~
1t
letn~.'ur.
....
'.5
50
55
415
50
52:>
lO
.1
"','
Com',
.,
.5
10
-OSIO
Ve<.
.Vcc
m...
V
'C
OtO 70
CONDITIONS
Comt
'""
l.
14lS
70
-- $S lO + 12S
,,,~
PAAAMETER
V~
7'
7,0
+5
OPERATING
SvDot~ votlllJe
54lS
-30 lO
".e-al'
\\c
54
70
+&&
'Iof.
M"
rcom',
M.,
I Con'"
-55
O
14 - 27
MIT'LS
"'n
'.5
"5
Hom
M
50
....
UN'T
5,5
525
lO
.08
.08
.,.0.7
.. 0.8
12
-'8
-900
-400
mA
.A
'8
16
mil
mA
.5.5
- 125
'C
70
'C
12:>
10
DECODER/DEMUl TlPlEXERS
OC ElECTRICAL
CHARACrERISTICS
(O'vt-,
PARAMOER
V ...
v;::~
V.
Vce-
'1oll"g&
-:-
'ti...
$hor
lu
SpplV
CIICUlt
".,;.;
01.110111
....o.,,,.:...
'ce ....
01 ,.~"
,~"
j.
!!,.....,
~~
fA
3.
Com',
2.'
3.'
rypt
25
2.1
3.'
V
V
M,I
02
O.
J4
025
O'
Com',
02
O,
035
05
025
04
Y.55v
-.
V
5
00
24V
-~
V,. 2 7\1
-o.
-16
Mil
- 20
- 55
'8
- 51
Mil
34
Coml
J.O
"'"
20
,-
<:<1mI
V
mA
'0
V l0V
V,"
UNll
Ma,
-000
I~
..
- 'OC!
- '5
9
9
:t
.'
"
m'
",,'
mA
mA
,.
mA
.."
t ..
"
........
""'"
'''C
...
'.n." '/1'''''''.
AC CHARACTERISTlCS
l.
;!S'e
,.
-.'1,
II\I
,.h
~y
P/opagat.ol\ aota)'
1......1.
Aadrfl5i
1"\11
10 OUlput
10 OUU>Uf
"
..
.~
"I~
I..._'
"
.,.. 0\
e" =- ISpf.
TEST CONOITIONS
MI.
I"L'1
IV
V",,-!iOV
541"
PARAMETER
Enaot,
MI.
...
'''' ,
'."l
AC WAVEFORMS
_
.._.
2'
Mled)
o ~~ ....., v(.(
"c.C
.,~ '''''11'11' .. lIoo,loJ (!lo
"~H
.. "'"
_J 11\,/0 ..
JI
._
Mil
OC~I~
$4J14lS1S4
"LS
vC(:~ MAX
uotoU
.""",
Typ'
, O.
\/00= MAX
r-_1IP'
~ ..l:~
MI.
Vr;c=-MAX. V,,,,,04V
..o'({o
'OoI4mA
Veo MAX
CUfflJI1')
~".V"03~oC~..-.o
...'''''''
r ........ _~
.....;t.-.or
---
vcr=- ... x
cu"O",
c.urten'
10\. M...X
'l/re=- VIN.
H'IOut (uUtH'I1
LO......le ..ol,npul
1.; .. ,,,,, ..
,,= MAX
urde"
S417.IS.
't/ce:; MIN,
V,..-= MIN
'ti JL -=- MAX
vollaOa
lO'/~lft\'el aOlpul
o"
OPf"'3t,"O
10
,'"
lecO~.l'I(Jt<I
-EST CONOIlIONS'
HtCH,le",el
54/74154,lS154
wevercnu
waveterrn l
14 - 28
un.l$
Al..:4000
Mu
c~.ISpf'.
MI"
RI.. 2kH
UNll
M"
36
3J
36
30
30
21
21
33
'"
"S
DECODER/DEMUL
TlPLEXERS
54/74154. LS154
OUTPUTS
'cc
\,
t'\II'~~
OfHC ,GR
'CC
~,
0.,
VUI
le, .
L-,..--
-e-
-e-
-e-
.,. t
~r,"'fI!o...
.\_" lo.'ll'"''''''''''
,,~Otf(J ~
'ICS 10 '....
"
h,"',~."Of!""'''",,e
" Otlld.,
"lO.
tt",~
'f. 11ft"
,1ooIQ
u.
01_
v........._
..... ~ .u
.~.
IIJloor
a'l'uu.
.".."
t"~",,,8'
10 , ...
14001.
0"'.'1,,,,,
pi"'.'
t.,.
.....
ll'"lt'lll
tn""",_J
t~tf\.lit'rI
"""'11'
'.
~~
...
~W
""'1'"
''''
~.I.SI"\.ti
JO.
, ..,SI,d
lO"
14- 29
"'"
11. ...
",.".
1-
..
1Mll'''I t-
"'Otl'l'Il
~~% 4f
1'\11.5'
, .....
."'("""c. ,..
e:
o"c,;
'.
11..,
""'-"-
"
~
-m~
HtCAtl'llt
...
9..~.,,
.
.... ",.
'M~,
'..... ,
..
, "',
.. ,,,...
,... ,...
1"'"
""~ ,
#",,",W"'IIl
...."
""'"
Itll'I'
Ifln
TERMINOS CLA VE
Observe estos importantes trminos a medida que se presentan en la leccin de video. Si,
despus de ver la leccin de video, usted necesita ms ayuda para comprender los Trminos
Clave, consulte el Glosario al final de esta Gura de Estudio.
TABLA DE VOLTAJES DE LA
PLAQUETA DE CIRCUITO
DIAGRAMA EN BLOQUES
DESCRIPCION DEL CIRCUITO
CIRCUITO DE LATCH
VISTA DE RAYOS X DE LA PLAQUETA
DEL CIRCUITO
GENERADOR DE NOTA
LISTA DE PARTES
BUFFER
PUNTOS DE PRUEBA
GENERADOR DE TONO
GENERADOR SUBARMONICO
14-30
CONCEPTOS CLAVE
A medida que observe la leccin de video, tenga estas preguntas en mente. Le ayudarn a
conoentrar su atencin en los Conoeptos Clave que se presentan.
1. Cmo utilizar el tcnico la documentacin provista por el fabricante para
determinar si el timbre de puerta programable est operando correctamente?
2. Cmo asla IC1 B el circuito de enclavamiento del generador de nota?
3. Qu prueba puede aplicarse para determinar si los circuitos generador de nota y
generador de tono estn produciendo picos negativos o positivos?
4. Cmo afectan los picos negativos producidos por el generador de nota a la operacin de los subcircuitos contador, decodificador, generador subarmnico y manejo de
decaimiento?
5. Cmo producen 16 tonos musicales diferentes los subcircutos contador, decodificador y red de resistores cuando se conectan a la porcin de audio del timbre de puerta
programable?
14 - 31
PRUEBA
Cuando usted haya completado esta leccin resuelva la siguiente Prueba para verificar su
comprensin del material. Usted puede referirse al Resumen o al Glosario si necesita ayuda.
Parte 1.
A. high.
B.low.
C. abierto.
D. tercer estado.
2, Refirindose al diagrama esquemtico, el tiempo que a C3 le lleva cargarse, se
cambia ms fcilmente variando:
A. IC1 E
B. IC1B
C. Q1
D. R9
3. Refirase al diagrama esquemtico y a la hoja de datos del 7493. Asuma que los
pines 2,3,8 Y 9 estn en low y que los plnes 11 y 12 estn en high. Cuando
ocurre un pulso de clock en el pin 14, qu dato binario estar presente en los
pines 11, 8, 9 Y 12 respectivamente?
A. 1000
B. 1010
C. 0111
D. 0101
1432
Un muttmetro.
Un osciloscopio.
Un pulser lgico.
Una punta lgica.
1433
A. pin 2
B. pin 3
C. pin 5
D. pin 14
Parte 11. Complete los siguientes ejercicios escribiendo sus respuestas en el espacio provisto.
1. Refirindose a la hoja de datos para el contador binario ripple de 4 bits 7493, en
las Referencias de la Leccin 14:
a. Defina la funcin de MR1 y MR2.
14-34
e. Indique cules dos conexiones deben realizarse para asegurar una operacin
apropiada del 7493 como un contador normal mdulo 16.
f.
b. Defina la funcin de
a a 15.
1435
14 - 36
14-37
GLOSARIO
ACTIVE HIGH. La condicin en la cual se considera
ACTIVO EN HIGH:
ACTIVO EN LOW:
ANALOGICO:
MULTlVIBRADOR
ASTABLE:
ASYNCHRONOUS
BASE RESISTOR.
RESISTOR DE BASE:
GENERADOR
DE NOTA:
REGISTRO BIDIRECCIONAL:
BIOIRECTIONAL REGISTER.
G -1
SUMADOR BINARIO:
SUMA BINARIA:
DECIMAL CODIFICADO EN
BINARIO (BCD):
CONTADOR BINARIO:
NUMERO BINARIO:
TRANSISTOR BIPOLAR DE
CONMUTACION:
MUL TIVIBRADOR
BIESTABLE:
BIT:
DIAGRAMA
EN BLOQUE:
ALGEBRA BOOLEANA:
LEYES BOOLEANAS
(TEOREMAS):
BUFFER (SEPARADOR):
ENTRADA DE TRANSPORTE:
TABLA DE VOLTAJES DE LA
PLAQUETA DE CIRCUITO:
VISTA DE RAYOS X DE LA
PLAQUET A DEL CIRCUITO:
NODO CIRCUITAL:
CMOS:
PULSO DE CLOCK
DESCENDENTE:
PULSO DE CLOCK
ASCENDENTE:
G -3
RESISTOR DE COLECTOR:
DISPLA y DE 7 SEGMENTOS
DE ANODO COMUN:
COMMON-ANODE
CIRCUITO LOGICO
COMBINACIONAL:
COMBINATIONAL
COMPARADOR:
COMPLEMENTO:
CORTE:
ENTRADA D:
FLlpFLOP
TIPO D:
BUS DE DATOS:
DECODIFICADOR:
DECODER.
TIEMPO DE DEMORA:
DIGITAL:
ECL:
CODIFICADOR:
PARIDAD PAR:
EXCESO 3:
FUNCION LOGICA OR
EXCLUSIVA (XOR):
FLANCO DE CAlDA:
TIEMPO DE CAlDA:
G -5
FAN-OUT:
REALIMENTACION
DE CUENTA):
FAN-OUT.
(CONTROL
FLlP-FLOP:
CLOCK DE OSCILACION
LIBRE:
FLlP-FLOP.
DIVISOR DE FRECUENCIA:
FRECUENCIA DE
OPERACION - f:
SUMADOR COMPLETO:
COMPUERTA:
DUALIDAD DE COMPUERTA:
CODIGO GRAY:
FULL ADDER.
GATE DUALlTY.
G-6
MEDIO SUMADOR:
ESTADO ILEGAL:
VALOR ILEGAL:
CORRIENTE DE ENTRADA
HIGH - I(IH):
CORRIENTE DE ENTRADA
LOW -I(IL):
ENTRADAJ:
JK.
G7
FUP-FLOP JK MAESTROESCLAVO:
JK MASTER-SLA VE FLlP-FLOP.
Un tipo de flip-flop
(basculador) diseado con dos flip-flops RS. Un flip-flop
RS es el maestro (la entrada) mientras que el otro flip-flop
RS es el esclavo (la salida). El flip-flop JK maestroesclavo est diseaddo de modo que slo puede haber un
cambio en las salidas
y No
por pulso de clock. J y K
son las entradas de datos.
CONTADOR JOHNSON:
JOHNSON COUNTER.
ENTRADA K:
JK.
CIRCUITO DE LATCHING:
= enclavamiento.)
LATCH-UP:
DE NIVEL:
LEVEL TRANSLATOR.
ECUACION LOGICA
(EXPRESION):
Representacin
algebraica booleana de la operacin de un circuito o
compuerta digital.
SIMBOLO LOGICO:
LSB:
G-8
COMPARADOR DE
MAGNITUD:
MAGNITUDE COMPARA TOR. Circuito lgico combinacional que indica si un nmero binario de varios bits es
menor que, igual a o mayor que otro nmero binario dado.
RESET MAESTRO:
VOLTAJE MAXIMO DE
RUPTURA:
CORRIENTE DE COLECTOR
MAXIMA:
ESTADO DE MEMORIA:
MEMORYSTATE.
El estado del flip-flop en el cual se
retiene el estado de salida previo.
CONTADOR MODULO N:
MODULO:
MSB:
TABLA DE VERDAD DE
NIVELES MUL TIPLES:
G-9
COMPUERTA LOGICA DE
ENTRADAS MUL TIPLES:
MULTIPLEXOR:
LOGICA NEGATIVA:
NIBBLE:
MARGEN DE RUIDO:
SALIDA NO Q:
PARIDAD IMPAR:
ONE-SHOT:
ONE-SHOT.
CIRCUITO DE SALIDA DE
COLECTOR ABIERTO:
G -10
HABllITACION
DE SALIDA:
HABILlTACION
PARALELO:
REGISTRO DE ENTRADA
PARALELO, SALIDA
PARALELO (PIPO):
REGISTRO DE ENTRADA
PARALELO, SALIDA SERIE
(PISO):
G -11
CARGA PARALELO
PL:
BIT DE PARIDAD:
COMPROBADOR
GENERADOR
DE PAR1DAD:
DE PARIDAD:
LISTA DE PARTES:
LOGICA POSITIVA:
PRECARGA:
PRESETTABILlTY.
La capacidad de un contador binario
para hacer que la secuencia de cuenta comience en un
nmero diferente del binario 0000.
PRODUCTO:
PRODUCTO DE SUMAS:
PRODUCT-OF-SUMS.
Circuito lgico combinacional en
el cual las salidas de compuertas OA se combinan en una
compuerta ANO.
PROGRAMABILlDAD:
PROGRAMMABIL/TY.
La capacidad determinada por el
usuario de un circuito integrado individual para realizar
ms de un tipo de funcin lgica.
DEMORA DE PROPAGACION:
G 12
TIEMPO DE DEMORA DE
PROPAGACION HIGH A
LOW-t(PHL):
TIEMPO DE DEMORA DE
PROPAGACION LOW A
HIGH - t(PLH):
RESISTOR DE PULL-DOWN:
SALIDA Q:
Q OUTPUT.
HIGH RECIRCULANTE:
REGISTRO:
CONDICION RESET:
GLlTCH DE RESET:
ENTRADA DE RESET:
REDISPARABLE:
G -13
CONTADOR EN ANILLO:
RIPPLE:
CONTADOR RIPPLE:
TIEMPO DE SUBIDA:
FLANCO DE SUBIDA:
FLlP-FLOP RS:
SATURACION:
ESCALADO:
DISPOSITIVO DISPARADOR
SCHMITT:
ENTRADA DE SELECCION:
SECUENCIADOR:
G -14
REGISTRO DE ENTRADA
SERIE, SALIDA SERIE
(SISO):
CONDICION SET:
ENTRADA SET:
DISPLAY DE 7 SEGMENTOS:
CLOCKDE
DESPLAZAMIENTO:
CONTADOR DE DESPLAZAMIENTO:
DESPLAZAMIENTO
IZQUIERDA:
SHIFT LEFT. La capacidad de un registro de desplazamiento de desplazar datos a la siguiente posicin de bit
menos significativa.
A LA
REGISTRO DE DESPLAZAMIENTO:
DESPLAZAMIENTO
DERECHA:
SHIFT RIGHT. La capacidad de un registro de desplazamiento de desplazar datos a la siguiente posicin de bit
ms significativo.
A LA
CORRIENTE TOMADA:
G -15
SOURCE CURRENT.
CORRIENTE ENTREGADA:
TIEMPO DE ALMACENA
MIENTO:
GENERADOR SUBARMONICO:
SUMA:
SUMA:
SUMA DE PRODUCTOS:
SUM-OF-PRODUCTS.
TIEMPO DE CONMUTACION:
CONTADOR SINCRONICO:
SYNCHRONOUS COUNTER.
ENTRADA SINCRONICA:
ENTRADA t:
t INPUT.
DIAGRAMA DE PUNTOS DE
PRUEBA:
G 16
PUNTOS DE PRUEBA:
TIEMPO APAGADO:
TIEMPO DE ENCENDIDO:
MODO CONMUTACION:
GENERADOR DE TONO:
TIEMPO TOTAL - T:
G -17
DISPARO:
TABLA DE VERDAD:
TRISTATE OUTPUT.
CARGA UNITARIA:
DIAGRAMA DE FORMA DE
ONDA:
AND CABLEADA:
GENERADOR
UNIVERSAL:
m?">l.~'--VoZ.J.1- '.
\.:.':'}Pf
,J
.:t;~:
, :"1\')iln:~
DE FUNCION
WA VEFORM DIAGRAM.
WIRED-AND.
de un multiplexor que se programa para realizar cualquiera de diversas funciones lgicas diferentes con el uso
de las entradas de seleccin y las entradas de datos del
multiplexor.
G 18
......,
TIL-A-TIAIN
A Wecsk,ollCDmpany
P.O. B~x 4752 3.09 North IMEI;rk~t Str~ml. 'ChwtaiiiOI);JI~. Teil'illileSJS.ae 374J05
, -HOO-llij,HID18 1.1 4,23~2,65~0113 F,a,4232GJ-205S,