Você está na página 1de 4

UNIVERSIDAD NACIONAL DE LA PLATA

FACULTAD DE INFORMTICA

ARQUITECTURA DE COMPUTADORAS

Ao 2014

Carrera/ Plan:
Licenciatura en Informtica Plan 2003-07/Plan 2012
Licenciatura en Sistemas Plan 2003-07/Plan 2012
Analista Programador Universitario Plan 2007
Ao: 1
Rgimen de Cursada Semestral
Carcter: Obligatoria
Correlativas: Organizacin de Computadoras
Profesor: Horacio Villagarca Wanza, Nstor Castro,
Jorge Runco, Enrique Orellana, Diego Montezanti
Hs. semanales : 6 hs.

FUNDAMENTACIN
La asignatura profundiza los conocimientos de tecnologa informtica en Arquitectura de Procesadores.
Esos conocimientos coadyuvarn a que como profesional pueda evaluar y verificar la utilizacin, eficiencia y
confiabilidad de equipamiento informtico (hardware) y tambin le sern necesarios para la configuracin y
dimensionamiento de sistemas de procesamiento de informacin.

OBJETIVOS GENERALES
Profundizar los conceptos vistos en Organizacin de Computadoras, de modo de lograr que el alumno
comprenda los mecanismos internos de operacin de una computadora. En particular analizar el manejo de
memoria y perifricos va interrupciones. Introducir los conceptos de mquinas no Von Neumann y
procesadores de alta prestacin.

CONTENIDOS MINIMOS

Lenguaje ensamblador.
Jerarquas de memoria.
Interrupciones.
Vinculacin de los mdulos de un procesador va memoria y va interrupciones.
Acceso a memoria por DMA.
Mquinas algortmicas.
Nociones de procesadores de alta prestacin y mquinas no Von Neumann.

PROGRAMA ANALTICO
Unidad 1 : Arquitectura y Organizacin de Computadoras
Concepto de Arquitectura. Relacin con Organizacin de Computadoras. Repaso del modelo de von
Neumann. Descripcin del funcionamiento de un sistema basado en un microprocesador. Buses, teora de

Calle 120 y 50 - C.P. 1900 - La Plata


www.info.unlp.edu.ar

Pg. 1 de 4

TEL-FAX: (54) 221-4277270

UNIVERSIDAD NACIONAL DE LA PLATA


FACULTAD DE INFORMTICA

operacin, buses sincrnicos y asincrnicos. Ejemplos. Repaso de ejecucin de instrucciones. Ejecucin


solapada (pipeline). Su aplicacin en procesadores contemporneos. Anlisis de prestaciones.
Arquitecturas reconfigurables: conceptos.

Unidad 2 : Subsistema Unidad Central de Procesos


Repaso de mquinas que ejecutan instrucciones. Ejemplificacin en procesadores tpicos. Anlisis del
conjunto de instrucciones de procesadores de uso comercial. Concepto de mquinas CISC y RISC.
Lineamientos bsicos en el diseo de un procesador RISC. Anlisis de prestaciones. Ejemplos.
Interrupciones: tratamiento general. Interrupciones por software y por hardware, vectores, descripcin y
tratamiento particular de cada una. Relacin entre las interrupciones y el manejo de operaciones de E/S.

Unidad 3 : Subsistema E/S


Concepto de E/S y su relacin con la CPU, tipos de puertas. Concepto de puerta de Entrada y Salida
paralelo. Concepto de puerta de Entrada y Salida serie. Tipos de transmisin serie. Descripcin del formato
de transmisin serie asincrnica y sincrnica. Descripcin funcional de una puerta de E/S serie asincrnica,
acceso a registros internos para control y determinacin del estado de operacin de la puerta. Mapeado del
subsistema E/S y la memoria. Administracin de las puertas por encuesta (polling) o por interrupcin.
Tratamiento de la CPU de las operaciones de E/S, por interrupcin o por software. Transferencias de E/S por
hardware, DMA, implementacin.

Unidad 4 : Subsistema Memoria


Repaso de la organizacin jerrquica de la memoria, memoria principal y memoria secundaria. Memoria
cach, concepto y descripcin, anlisis de prestaciones, mtodos de implementacin tpicos, mltiples
niveles. Ejemplos. Conceptos de memoria virtual.

Unidad 5 : Paralelismo y mejora de prestaciones


Concepto de procesamiento paralelo. Paralelismo a nivel instruccin. Procesadores superescalares.
Ejemplos. Clasificacin de arquitecturas paralelo: taxonoma de Flynn. Ejemplos de aplicacin. Arquitecturas
Multiprocesador. Memoria compartida o distribuida. Anlisis de prestaciones.

METODOLOGA DE ENSEANZA
El curso tiene clases tericas y prcticas experimentales. Las clases tericas son dictadas por los
Profesores de la asignatura y no son obligatorias. Los alumnos deben realizar ejercitacin prctica, dirigida y
no dirigida, tendiente a reforzar lo aprendido en las clases tericas. Las actividades prcticas son
obligatorias, coordinadas por los Jefes de Trabajos Prcticos y desarrolladas por los Auxiliares de la
asignatura. Comprenden el anlisis, diseo e implementacin de algoritmos en lenguaje de ensamblado de 2
procesadores con diferentes conjunto de instrucciones. Los alumnos se estructuran en grupos y se planifican
actividades de modo que el aprendizaje de los mismos est coordinado con los temas desarrollados en las
clases tericas.

EVALUACIN
Se prev la evaluacin mediante 2 parciales de Trabajos Prcticos y en forma opcional con restricciones la
evaluacin de conocimientos de teora.

Calle 120 y 50 - C.P. 1900 - La Plata


www.info.unlp.edu.ar

Pg. 2 de 4

TEL-FAX: (54) 221-4277270

UNIVERSIDAD NACIONAL DE LA PLATA


FACULTAD DE INFORMTICA

Aprobacin de Parciales
Cada Parcial se considerar Aprobado cuando obtenga una Nota igual o superior al 50 % del puntaje
mximo. Parcial Aprobado NO puede volver a rendirse.
En caso de Desaprobar el mismo parcial en las dos oportunidades consecutivas previstas, el alumno que
cumpla con los requisitos de asistencia hasta el final del semestre podr rendir una segunda fecha de
recuperacin de cada uno de los parciales.

Aprobacin de la Asignatura
La aprobacin de la materia se podr lograr con examen final con rgimen de promocin.

Con Examen Final

Los alumnos que hayan aprobado los 2 parciales prcticos obtendrn la Aprobacin de los Trabajos
Prcticos y la habilitacin para rendir el Examen Final de la asignatura.
Para rendir los exmenes finales los alumnos debern inscribirse en las fechas determinadas segn el
calendario acadmico. El alumno que, habindose inscripto para rendir Examen Final, no se presente a la
mesa correspondiente, se asentar como AUSENTE, sin recaer sobre l penalidad de ninguna especie.

Rgimen de Promocin

Aquellos alumnos que deseen optar por el rgimen de promocin deben cumplimentar las siguientes
condiciones:
1. Aprobar los dos Parciales prcticos con Nota igual o superior al 70% del puntaje mximo en la primera
fecha de parcial..
2. Aprobar una Evaluacin corta de Teora que se tomar en fecha estipulada en el cronograma (entre el 1
y el 2 parcial de trabajos prcticos).
3. Cumplidas las 2 primeras condiciones podrn rendir una Evaluacin Terica para promocin (en fecha
anterior a la segunda recuperacin de parciales). Si el alumno obtiene en sta Evaluacin Terica para
promocin una nota 6 (seis) o superior deber inscribirse y presentarse en la siguiente mesa de
exmenes finales donde se realizar un coloquio en el que se definir y registrar oficialmente la nota
del examen.
En el examen final se interroga sobre todas las unidades del Programa y se espera la contestacin de todas
ellas. Se proponen 5 puntos que solicitan descripciones de determinados tpicos tericos. Los enunciados
tpicos contienen las palabras cmo, analice, describa compare. Las respuestas deben ser adecuadas
al enunciado. El tiempo para el examen tiene un mximo de 3 hs reloj.

BIBLIOGRAFA

Organizacin y Arquitectura de Computadoras Diseo para optimizar prestaciones,


William Stallings. Editorial Prentice Hall (2003).
Diseo y evaluacin de arquitecturas de computadoras, Mara Beltrn Pardo y Antonio
Guzmn Sacristn. Editorial Prentice Hall (2010).
Organizacin de Computadoras, Andrew Tanenbaum. Editorial Prentice Hall (2000).
Arquitectura de computadores - Un enfoque cuantitativo, John Hennessy & David
Patterson. Editorial Mc Graw Hill (1999).

Calle 120 y 50 - C.P. 1900 - La Plata


www.info.unlp.edu.ar

Pg. 3 de 4

TEL-FAX: (54) 221-4277270

UNIVERSIDAD NACIONAL DE LA PLATA


FACULTAD DE INFORMTICA

CRONOGRAMA DE CLASES Y EVALUACIONES


Clase
1

Contenidos/Actividades
Repaso Arquitectura Von Neumann

Evaluaciones previstas

Subrutinas y Pasaje de argumentos prctica 1

Interrupciones - prctica 2

Entrada Salida - prctica 3

Segmentacin de instrucciones prctica 4

Parcial 1 sobre practicas 1 a 3


30 SEPTIEMBRE 2014

Posibles soluciones a atascos


5

Punto flotante y pasaje de argumentos prctica 5


RISC

Recuperacin 1 de Parcial 1 14
OCTUBRE 2014
Evaluacin Terica Corta
11 OCTUBRE 2014

E-S mapeada en memoria prctica 6


Parcial 2 sobre practicas 4 a 6
11 NOVIEMBRE 2014

Memoria cache

Buses del sistema

Procesadores superescalares

10

Procesamiento paralelo
Evaluacin Terica Promocin
26 NOVIEMBRE 2014

Recuperacin 1 de Parcial 2 21
NOVIEMBRE 2014
Recuperacin 2 de Parcial 1y2
05 DICIEMBRE 2014

Contacto de la ctedra (mail, pgina, plataforma virtual de gestin de cursos):


http//:weblidi.info.unlp.edu.ar/catedras/arquitecturaP2003/index.html
Firmas del/los profesores responsables:
_______________

_________________

_______________

_______________

Calle 120 y 50 - C.P. 1900 - La Plata


www.info.unlp.edu.ar

Pg. 4 de 4

TEL-FAX: (54) 221-4277270