1

Implementacin de un sumador completo en VHDL

Kevin David Meln Cern
K_kevindavid@hotmail.com
Universidad Santiago de Cali, Colombia

ResumenEn el presente documento se definirn los conceptos

de seales y componentes en VHDL, adems se implementar un
sumador completo en Quartus Lite Edition y ModelSim..

Algoritmo 2 Ejemplo del uso de componentes en VHDL

Index TermsSeales, componentes, sumador completo

I. I NTRODUCCIN
En el presente trabajo se definirn los conceptos de seales
y componentes en VHDL, tambin se ilustrar por medio
de algoritmos en Quartus su uso y sintaxis. Adems se
implementar un sumador completo en VHDL con Quartus y
se simular en ModelSim y como parte del bonus, se disear
un sumador completo de 4 bits en VHDL.

IV. I MPLEMENTACIN DE UN SUMADOR COMPLETO EN

VHDL
Un sumador completo o FullAdder (FA) es un circuito
electrnico que permite sumar simultneamente 3 bits, dejando
como resultado un bit de suma y un bit de acarreo.
Algoritmo 3 Sumador completo en VHDL

II. D EFINICIN , USO Y SINTAXIS DE SEALES EN VHDL

Los puertos declarados dentro de una entidad son seales,
stas pueden ser de una sola lnea que puede tener un solo
valor binario en un tiempo dado o puede tener mltiples lneas
que transmite informacin como una combinacin de valores
binarios.
Las seales se pueden dividir en seales internas o externas.
Las seales internas estn completamente empotradas en el
sistema y hacen parte de su arquitectura interna, estas seales
se manejan dentro de la arquitectura y se usa la palabra
reservada SIGNAL para declararlas en VHDL.
Las seales externas se declaran en los puertos de entidad,
la declaracin debe incluir su nombre, tipo y modo. El modo
se refiere a la operacin del puerto, si va a ser una entrada
(IN), una salida (OUT) o bidireccional (INOUT).

Para ver el esquemtico del sumador completo, Quartus

cuenta con una herramienta que permite mostrar el esquemtico del proyecto hecho en VHDL, se selecciona en el men del
programa TOOLS, luego NETLIST VIEWERS y finalmente
la opcin RTL VIEWERS y mostrar en otra ventana el
esquemtico del proyecto.
Figura 1. Esquemtico sumador completo

Algoritmo 1 Ejemplo del uso de seales internas y externas

en VHDL

III. D EFINICIN , USO Y SINTAXIS DE COMPONENTES EN

VHDL
La descripcin estructural permite tener mltiples niveles
de jerarqua y un componente puede ser especificado, ya sea
como una descripcin funcional o estructural. Este componente puede ser un sistema individual especificado por medio de
su entidad y arquitectura, o tambin puede ser insertado en la
arquitectura con la palabra reservada COMPONENT.

V. I MPLEMENTACIN DE UN SUMADOR COMPLETO DE 4

BITS EN VHDL
Para un sumador completo de 4 bits se hizo uso de seales
externas e internas, con la finalidad de llevar los acarreos entre
cuatro sumadores completos.

Algoritmo 4 Sumador completo de 4 bits

VIII. B IBLIOGRAFA
Pardo, F. and Boluda, J. (1999). VHDL Lenguaje para
sntesis y modelado de circuitos. Madrid: RA-MA.
Tocci, R. (2007). Sistemas digitales. 10th ed. Monterrey:
Pearson.
PANEL DE C ALIFICACIN
Criterios del contenido
Calidad de
Bonus
contenido
Criterios de redaccin
Secciones
Total Hojas
Faltantes
Errores
Tarde (das)
ortogrficos

Figura 2. Esquemtico sumador completo de 4 bits

VI. S IMULACIN DE UN SUMADOR COMPLETO EN

M ODEL S IM
Para la simulacin del sumador completo programado en
VHDL con Quartus, se simula su funcionamiento en ModelSim. Se ingresan valores a las entradas del sumador completo
y el resultado de la suma y el acarreo se pueden observar en
un diagrama de tiempos.
Figura 3. Diagrama de tiempos del sumador completo en ModelSim

VII. C ONCLUSIONES

El proyecto del sumador completo realizado en Quartus

Lite Edition compil exitosamente, adems se simul en
ModelSim demostrando su correcto funcionamiento.
El algoritmo 4 del sumador de 4 bits se puede reducir
y mejorar usando vectores y componentes, permitiendo
disear de una manera ms efectiva sumadores completos
de n bits.
Se hizo uso de las algunas de las herramientas de Quartus,
en este caso el uso de RTL VIEWERS para visualizar el
esquemtico del sumador completo.

Norma Tcnica

Ttulos

Presentacin
Flotantes
Referencias
Bibliogrficas

Referencias
Internas
Norma
Bibliografa

Relleno

Plagio