Você está na página 1de 25

1

NDICE
ndice.................................................................................................................................3
ndice de Figuras...............................................................................................................4
1.

Tema...........................................................................................................................5

2.

Planteamiento del Problema.......................................................................................6

3.

Objetivos....................................................................................................................6
3.1.

Objetivo General.................................................................................................6

3.2.

Objetivos Especficos.........................................................................................6

4.

Estado del arte...........................................................................................................6

5.

Marco Terico............................................................................................................7
5.1.

FPGA..................................................................................................................7

5.1.1.
5.2.

Lenguaje de Descripcin de Hardware (HDL)...............................................8


Vhdl.....................................................................................................................8

5.2.1.

Caractersticas de Vhdl....................................................................................9

5.3.

Descripcin de Integrated Synthesis Enviroment (ISE)....................................10

5.4.

PS2....................................................................................................................10

5.4.1.

6.

Conexionado Elctrico..................................................................................11

5.4.1.1.

Transmisin del teclado.............................................................................11

5.4.1.2.

Transmisin del dispositivo.......................................................................12

Diagramas................................................................................................................13
6.1.

Diagrama de Casos de Uso...............................................................................13

6.2.

Diagrama de Bloques........................................................................................13

6.3.

Diagrama de flujo.............................................................................................14

6.4.

Diagrama Elctrico...........................................................................................15

7.

Lista De Componentes.............................................................................................16

8.

Explicacin Del Cdigo Fuente...............................................................................16

9.

Mapa De Variables...................................................................................................17
9.1.

debounce.vhd....................................................................................................17

9.2.

teclado.vhd........................................................................................................17

9.3.

ps2_keyboard.vhd.............................................................................................18

9.4.

display...............................................................................................................18

9.5.

ps2_guardar.......................................................................................................18

9.6.

top_ps2..............................................................................................................19
4

10.

Descripcin De Prerrequisitos Y Configuracin..................................................19

10.1.

Prerrequisitos.................................................................................................19

11.

Conclusiones.........................................................................................................19

12.

Recomendaciones.................................................................................................19

13.

Cronograma..........................................................................................................20

Bibliografa......................................................................................................................21
14.

Anexos..................................................................................................................22

14.1.

Manual de Usuario........................................................................................22

NDICE

DE

F IGURAS

Figura 1. Caractersticas FPGA.........................................................................................6


Figura 2. Esquema bsico de un FPGA (Alulema, 2016).................................................7
Figura 3. Caractersticas de HDL......................................................................................7
Figura 4. Descripcin de Lenguaje VHDL........................................................................7
Figura 5. Modelo VHDL de Hardware..............................................................................8
Figura 6. Caractersticas de VHDL...................................................................................8
Figura 7. Descripcin de Integrated Synthesis Enviroment (ISE) (Anomino, 2016)........9
Figura 8. Descripcin de PS2 (Chu, 2009)........................................................................9
Figura 9. Teclado en cdigo ASCII (Anonimo, Galia, 2016)..........................................10
Figura 10. Pines del Teclado PS2 (Anonimo, Wikipedia, 2016).....................................10
Figura 11. Descripcin de Transmisin del teclado.........................................................11
Figura 12. Diagrama de temporizacin de un puerto PS2. (Chu, 2009)..........................11
Figura 13. Transmisin del dispositivo............................................................................11
Figura 14. Comunicacin hacia el teclado......................................................................12
Figura 15. Casos de Uso..................................................................................................12
Figura 16. Diagrama Bloques..........................................................................................12
Figura 17. Diagrama de Flujo..........................................................................................13
Figura 18. Diagrama Elctrico........................................................................................14
Figura 19. Cronograma....................................................................................................19

1. T EMA

Aplicacin en VHDL que permite el ingreso de informacin de un teclado de


computadora PS2 y que la informacin se despliegue en un grupo 5 displays.

2. P LANTEAMIENTO

DEL

P ROBLEMA

La conexin PS2 de un teclado es serial y adems bidireccional, y controlada por


microcontroladores situados en la placa madre de un CPU. Al ser esta tarjeta madre un
complejo conjunto electrnico que permite el funcionamiento de todo un computador no
permite una compresin del trabajo y de la comunicacin existente entre dicha tarjeta y
el teclado.
El uso de la tarjeta FPGA con su respectivo mdulo de comunicacin PS2 justifica su
uso educativo al permitir entender esta tarea (decodificacin y comunicacin) mediante
un lenguaje de programacin HDL, el cual es un lenguaje de alto nivel, muy similar a
otros tipos de lenguajes de programacin como C, JAVA, etc.
La idea es realizar una aplicacin que permita internamente realizar la codificacin y
comunicacin entre teclado tarjeta y la informacin recibida desde el teclado enviarla
hacia el exterior para ser visualizada utilizando una transformacin entre el cdigo
ASCII que presenta el teclado y un lenguaje comprensible para el usuario.

3. O BJETIVOS
3.1. O BJETIVO G ENERAL
Desarrollar una aplicacin general en lenguaje VHDL que permita visualizar la
informacin ingresada a travs de un teclado de computador en un grupo de 5
displays.
3.2. O BJETIVOS E SPECFICOS

Determinar un diagrama esquemtico que permita visualizar de manera


general el circuito a obtener dentro de la tarjeta FPGA.
Definir todas las variables a utilizar (entrada, salida, auxiliares) con el fin de
realizar una codificacin adecuada que cumpla con los requisitos solicitados.
Establecer las conexiones y puertos adecuados entre la tarjeta FPGA y los
displays para poder visualizar la informacin ingresada por medio del
teclado.

4. E STADO

DEL ARTE

En los ltimos aos el uso de tarjetas FPGA con su mdulo PS2 ha permitido realizar
varias aplicaciones dentro de los sistemas electrnicos digitales donde la comprensin
del manejo de seales y el correcto diseo de controladores para los dispositivos PS2
permitieron el desarrollo de estas aplicaciones, la conexin serial y bidireccional de la
tarjeta y los dispositivos permiti la interaccin de los usuarios con los sistemas adems
de la integracin del hardware con el software, esto derivo en el desarrollo de
aplicaciones avanzadas, una aplicacin interesante la podemos encontrar en el artculo
(Amir Shademani, 2013) donde de acuerdo a la tecla presionada del teclado se activa un
sonido, para el proyecto sus creadores desarrollaron tres tipos de controladores donde el
primero permite la visualizacin de la tecla que es presionada en un monitor donde el
controlador se encarga de generar seales sincronizadas adems de enviar el dato de un
pixel y donde se va a desplegar cada color, el tamao de estos datos es de un bit para
rojo, azul o verde, el segundo controlador es aquel que permite la conexin del teclado
con la tarjera FPGA, y el ultimo controlador es aquel que se encarga de emitir el sonido
mediante una seal PWM, las aplicaciones ms destacadas dentro de los artculos
encontrados son aquellas que muestran colores de acuerdo a la tecla presionada o
tambin muestra que tecla fue presionada mediante un monitor, ciertas aplicaciones ms
avanzadas fueron encontradas donde se muestra un sistema de seguridad de datos
mediante una encriptacin de los mismos, el articulo (M. Sanchez-Elez, 2015) nos
muestra como el uso de juegos de video en el desarrollo de las habilidades de
estudiantes de ingeniera genera un alto inters adems de permitir el uso de los
conocimientos previos y afianzar los mismos, se utiliz el juego clsico Arkanoid que
genera un desafo mayor que un juego simple de tenis de mesa, aqu tambin se vieron
inmiscuidos los controladores para PS2 y VGA para el despliegue de graficas en un
monitor, la mayora de estudiantes se sintieron a gusto con este curso y mostraron su
agrado por este tipo de aprendizaje practico.

5. M ARCO T ERICO
5.1. FPGA

FPGA

Dispositivos
semiconductores que
contienen componentes
lgicos programables .

Componentes lgicos
programables pueden ser
programados para duplicar
la funcionalidad de puertas
lgicas

FPGA, tambin incluyen


elementos de memoria, los
cuales pueden ser simples
flip-flops o bloques de
memoria ms complejos

Se utilizan en aplicaciones
similares a los ASICs sin
embargo son ms lentas,
tienen un mayor consumo
de potencia y no pueden
abarcar sistemas tan
complejos como ellos.

Figura 1. Caractersticas FPGA

Figura 2. Esquema bsico de un FPGA (Alulema, 2016)

5.1.1. L ENGUAJE

DE

D ESCRIPCIN

DE

H ARDWARE (HDL)

Se basa en la creacin
y uso de descripcin
de texturas basadas
en circuitos o
sistemas lgicos
digitales

En el diseo con HDL,


el diseador elige el
lenguaje a utilizar y
en qu nivel de
abstraccin de diseo
trabajar.

La descripcin del
circuito puede ser
creada en los
diferentes niveles de
abstraccin

Figura 3. Caractersticas de HDL

5.2. V HDL
8

Lenguaje VHDL
Permite la descripcin de la estructura del diseo, lo que representa la
manera en que est dividida en sub-diseos, y cmo esos sub-diseos son
interconectados.
Permite que las funciones sean especificadas mediante el uso de
estructuras de lenguajes de programacin que son familiares a los
desarrolladores.
Es posible realizar la simulacin del diseo antes de ser fabricado, por lo
que los diseadores son capaces de comparar las alternativas y probar que
sean correctos sin el retraso y el costo del desarrollo de prototipos.
Figura 4. Descripcin de Lenguaje VHDL

VHDL divide las entidades (componentes, circuitos o sistemas) en una parte


visible o externa (nombre de la entidad y conexiones) y una parte oculta o
interna (algoritmo de la entidad e implementacin).

Figura 5. Modelo VHDL de Hardware

5.2.1. C ARACTERSTICAS

DE

V HDL

Esta es la forma que ms se parece a los lenguajes de software


ya que la descripcin es secuencial.
Funcional Procesos ejecutados en paralelo entre s, y en paralelo con
asignaciones concurrentes de seales y con las instancias a otros
componentes.
Flujo de
datos

Describe asignaciones concurrentes (en paralelo) de seales

Se describe el circuito con instancias de componentes.


Estructural Estas instancias forman un diseo de jerarqua superior, al
conectar los puertos de estas instancias con las seales internas
del circuito, o con puertos del circuito de jerarqua superior.
Mixta

Combinacin de todas o algunas de las anteriores.


Figura 6. Caractersticas de VHDL

Integrated
Integrated Synthesis
Synthesis Enviroment
Enviroment (ISE)
(ISE)

5.3. D ESCRIPCIN

DE

I NTEGRATED S YNTHESIS E NVIROMENT (ISE)

Xilinx ISE incluye todas las etapas necesarias como:


La entrada de diseo, bien a travs de captura esquemtica, lenguajes de
descripcin hardware como VHDL o Verilog-HDL o representacin
grfica de diagramas de estado.
Herramientas de Verificacin para la obtencin de una simulacin del
sistema, tanto a nivel funcional como estimacin de retardos.
El entorno de ISE permite combinar las diferentes tcnicas de diseo
para facilitar la labor de descripcin del diseo. Adems, se permite la
inclusin de restricciones para optimizar el proceso de implementacin
y adaptarlo a las necesidades del diseo.

Figura 7. Descripcin de Integrated Synthesis Enviroment (ISE) (Anomino, 2016)

10

5.4. PS2

PS2 KEYBOARD

El puerto PS2 contiene dos cables para fines de comunicacin. Un cable es para los
datos, que se transmite en un flujo en serie. El otro cable es para la informacin del
reloj, que especifica cuando los datos son vlidos y puede ser recuperada.
La comunicacin del puerto PS2 es bidireccional y el anfitrin puede enviar un
comando para el teclado o el ratn para ajustar ciertos parmetros. Para nuestros
propsitos, la comunicacin bidireccional apenas se requiere para el teclado PS2, y
por lo tanto nuestra discusin se limita a una sola direccin, desde el teclado a la
placa de prototipos
El teclado PS/2 tiene un mapa de teclas a las que asigna un cdigo, de uno o dos
bytes, para cada una de ellas y que son los cdigos que nos va a transmitir para
indicarnos que se est pulsando una tecla determinada. A estos cdigos les vamos a
llamar cdigos de rastreo de teclado.
Figura 8. Descripcin de PS2 (Chu, 2009)

Figura 9. Teclado en cdigo ASCII (Anonimo, Galia, 2016)

5.4.1. C ONEXIONADO E LCTRICO

11

El teclado PS/2 se conecta mediante cuatro hilos. Dos de ellos son para
alimentacin Vcc a 5V y GND, y otros dos para las seales Data y Clock
El pinout de
machos, los

los conectores Mini-DIN PS/2 tanto hembra, los del PC, como
del Teclado, es tal como se muestra en la imagen

Figura 10. Pines del Teclado PS2 (Anonimo, Wikipedia, 2016)

5.4.1.1. T RANSMISIN

DEL TECLADO

El teclado PS/2 se comunica mediante un Protocolo Serie Sncrono. Utiliza, por lo


tanto, una seal de Clock que ndica cuando estn disponibles los correspondientes bits
en la seal de Data. El teclado comienza una transmisin realizando el siguiente
protocolo:
Comprobar que la lnea
de datos y el reloj est
a 1

Coloca en la lnea de
datos el bit start (0),
de esta manera se
indica que se va a
comenzar.

A continuacin coloca
los bits de datos, de
paridad y de fin,
indicando con el flanco
de bajada del reloj
cuando se deben leer.

Para enviar una nueva


trama, despus del bit
de fin de la trama
anterior, se inicia el
protocolo de nuevo.
Figura 11. Descripcin de Transmisin del teclado.

12

A los 5-25us el teclado


pone la lnea del reloj a
0

Figura 12. Diagrama de temporizacin de un puerto PS2. (Chu, 2009)

5.4.1.2. T RANSMISIN

DEL DISPOSITIVO

Cuando el teclado recibe un dato proveniente de un dispositivo, ya sea computadora o


FPGA, debe realizar el siguiente protocolo:
Colocar la lnea
del reloj a 0
durante 100us

Colocar la lnea
de datos a 0

Liberar el reloj

Esperar a que el
teclado coloque el
reloj a 0

Colocar en el dato
el bit star (0)

Esperar a que el
teclado coloque el
reloj a 1

Esperar a que el
teclado coloque el
reloj a 0

Colocar bit de
dato

Se repiten los
pasos 6 a 8 hasta
terminar con el
los bits de datos,
paridad y stop

Liberar la lnea de
datos

Esperar a que el
teclado coloque a
0 el bit de ack
(reconocimiento)

Esperar a que el
teclado coloque el
reloj a 0

Esperar a que el
teclado libere la
lnea de datos y
de reloj.
Figura 13. Transmisin del dispositivo

Figura 14. Comunicacin hacia el teclado

6. D IAGRAMAS
13

6.1. D IAGRAMA

DE

C ASOS

DE

U SO

Figura 15. Casos de Uso

6.2. D IAGRAMA

DE

B LOQUES

Figura 16. Diagrama Bloques

6.3. D IAGRAMA

DE FLUJO

14

Figura 17. Diagrama de Flujo

15

6.4. D IAGRAMA E LCTRICO

16

Figura 18. Diagrama Elctrico

17

7. L ISTA D E C OMPONENTES
Los componentes utilizados en este trabajo de investigacin, se detallan a continuacin:
Tabla 1. Componentes Necesarios

Herramienta para generar paper e informe

Microsoft Word

Herramienta para generar diagramas

Microsoft Visio

Herramienta para generar Cronogramas

Microsoft Project

Herramienta para elaborar diagramas electrnicos


Herramienta para programar en VHDL

Proteus 8 Professional
Ise Design Suite

Software para elaborar videos mientras se trabaja en


pantalla.

Camtasia Studio

Permite realizar presentaciones de trabajo para la


exposicin del mismo.

Prezi

Herramienta para grabar el programa de VHDL en la


tarjeta FPGA.

Xilins PlanAhead 14.1

8. E XPLICACIN D EL C DIGO F UENTE


Mdulo ps2_keyboard
Este mdulo es un top secundario, es la unin de deboune, deboune1 y teclado.
Describiremos rpidamente cada uno de estos mdulos que se encuentran en el mdulo
ps2_keyboard.
Mdulos deboune y deboune1
Los mdulos deboune y deboune1 son los encargados de no permitir que exista un
rebote al momento de enviar los datos esto se lo hace mediante un reset, mediante la
utilizacin de flip-flops que en este caso funcionan como contadores, se realiza una
operacin lgica para poner al contador en cero y poder volver a iniciar el conteo, para
que no exista ese efecto de rebote que se crea al momento de pulsar una tecla.
Modulo del teclado
En este Mdulo se realiza la lectura de lo que enva el teclado sabemos que el teclado
nos enva datos en cdigo ascii, entonces se enlaza con el modulo anterior ya que tiene
un reloj, para sincronizar el circuito antirebote interno que se cre. Para ello sabemos
18

que el el teclado cuenta con 10 bits de los cuales se tiene uno de paridad, otro para
empezar y otro para finalizar y los bits de datos, Verificamos el estado de estos. Y
verificamos que la transmisin haya terminado.
Estos dos mdulos se enlazan en el top ps2_keyboard.
Mdulo display
En este mdulo lo que se realiza es transformar de cdigo ascii a cdigo legible y
entendible para ser ledo y entendido para un display de 7 segmentos, esto se lo realiza
mediante vectores y solo realizamos una decodificacin del cdigo ascii, en la cual
sabemos vamos formando en cada Display la letra o el nmero que queramos formar,
tomando, tambin podramos mostrar smbolos pero estos no son tan legibles. Se debe
tomar en cuenta de que existen letras Maysculas y minsculas, y para ello se utiliza
una condicin para cuando se aplaste el botn de caps Lock me coja maysculas y
minsculas.
Mdulo Guardar
En este mdulo se guarda todo lo que va entrando a los 5 display para luego ser
enviadas a las salidas de los mismos.
Mdulo Principal top_ps2
Es en donde se encuentran unidos todos los mdulos antes mencionados.

9. M APA D E V ARIABLES
9.1. DEBOUNCE . VHD
debounce
Tipo
STD_LOGIC

In/Out
In

Nombre
clk

Descripcin
Seal de reloj

Asignacin
Clk

STD_LOGIC

In

Button

Button

STD_LOGIC

Out

Result

Seal de entrada
para ver rebote
Seal de salida con
el rebote

Result

9.2. TECLADO . VHD


ps2_keyboard
Tipo
STD_LOGIC

In/Out
In

Nombre
clk

Descripcin
Seal de reloj

Asignacin
Clk

STD_LOGIC

In

Ps2_clk_int

Ps2_clk_int

STD_LOGIC

In

Ps2_data_int

STD_LOGIC

Out

Ps2_code_ne

Seal de reloj del


teclado
Seal de datos del
teclado
Salida de cuando se
genera un nuevo
pulso

19

Ps2_data_int
Ps2_code_ne

STD_LOGIC

Out

Ps2_code_new

STD_LOGIC_VECTOR

out

Ps2_code

Salida de cuando se
genera un nuevo
pulso
Cdigo de salida
(ascii)

Ps2_code_new
Ps2_code

9.3. PS 2_ KEYBOARD . VHD


ps2_keyboard
Tipo
STD_LOGIC

In/Out
In

Nombre
clk

Descripcin
Seal de reloj

Asignacin
Clk

STD_LOGIC

In

Ps2_clk

Ps2_clk

STD_LOGIC

In

Ps2_data

STD_LOGIC

Out

Ps2_code_ne

STD_LOGIC

Out

Ps2_code_new

STD_LOGIC_VECTOR

out

Ps2_code

Seal de reloj del


teclado
Seal de datos del
teclado
Salida de cuando se
genera un nuevo
pulso
Salida de cuando se
genera un nuevo
pulso
Cdigo de salida
(ascii)

Ps2_data
Ps2_code_ne
Ps2_code_new
Ps2_code

9.4. DISPLAY
Display
Tipo
STD_LOGIC

In/Out
In

Nombre
clk

Descripcin
Seal de reloj

Asignacin
Clk

STD_LOGIC

In

Ps2_code_new

Ps2_code_new

STD_LOGIC_VECTOR

In

Ps2_code

STD_LOGIC_VECTOR

Out

Ascii_code

Seal de pulso de
rebote
Seal de datos del
teclado en ascii
Salida de ascii al
variable requerida

Ps2_code
Ascii_code

9.5. PS 2_ GUARDAR
Display
Tipo
STD_LOGIC

In/Out
In

Nombre
clk

Descripcin
Seal de reloj

Asignacin
Clk

STD_LOGIC

In

Ps2_code_new

Ps2_code_new

STD_LOGIC_VECTOR

In

ascii_code

STD_LOGIC_VECTOR

Out

salida

Seal de pulso,
nuevo clk
Seal de datos desde
mdulo display
Salida para los 5
displays

9.6. TOP _ PS 2
Top_ps2

20

ascii_code
salida

Tipo
STD_LOGIC

In/Out
In

Nombre
clk

Descripcin
Seal de reloj

Asignacin
Clk

STD_LOGIC

In

Ps2_clk

Ps2_clk

STD_LOGIC

In

Ps2_data

STD_LOGIC

out

Ps2_code_ne

STD_LOGIC_VECTOR

out

Ascii_code

Seal de reloj del


teclado
Seal de datos del
teclado
Seal de salida de
cuando se pulsa una
tecla
Seal de datos hacia
displays

10.

Ps2_data
Ps2_code_ne

Ascii_code

D ESCRIPCIN D E P RERREQUISITOS Y C ONFIGURACIN

Se utiliz una computadora con el sistema operativo Windows 7, la seleccin del mismo
se debe a la estabilidad y a la compatibilidad de los programas con dicho sistema.
Donde se requiere la instalacin del programa Ise Design Suite, que es un software
totalmente compatible con la familia Spartan de FPGAs
10.1.

11.

Procesador de 32 bits (x86) o 64 bits (x64) a 1 gigahercio (GHz) o ms.


Memoria RAM de 1 gigabyte (GB) (32 bits) o memoria RAM de 2 GB (64
bits).
Espacio disponible en disco rgido de 16 GB (32 bits) o 20 GB (64 bits).

C ONCLUSIONES

12.

P RERREQUISITOS

Se logr desarrollar una aplicacin que cumple con los requerimientos


asignados haciendo uso del mdulo PS2 para lograr la comunicacin entre la
tarjeta FPGA y el teclado, permitiendo as mostrar mediante displays las
teclas presionadas por el usuario.
Se dividi la programacin de lenguaje VHDL en procesos permitiendo la
reutilizacin de los mismos as como tambin un ahorro de recursos.
El uso de hardware externo no represent un retraso en el tiempo de
transferencia de datos desde el teclado hasta la visualizacin de los
caracteres en los displays por lo que se mantuvo el tiempo definido por el
estndar PS2.

R ECOMENDACIONES

21

Se recomienda utilizar cables adecuados para realizar las conexiones del


caso, estos son los cables con borneras de conexin, estos ayudan a cablear
de mejor manera entre los puertos de la tarjeta y el protoboard en el que se
encuentran los displays.
Se recomienda realizar el programa de una forma ordenada para evitar
errores y confusiones al momento de desarrollar la aplicacin adems de
colocar nombres adecuados a cada una de las variables a utilizar.
Se recomienda utilizar el hardware adecuado referido a la polarizacin de los
displays y respetar la disposicin de pines de la tarjeta FPGA haciendo uso
de la hoja tcnica de la misma, para evitar posibles fallos en la visualizacin.

22

13. C RONOGRAMA

Figura 19. Cronograma

23

B IBLIOGRAFA
Alulema, D. (5 de Julio de 2016). Capitulo 3. ASICs. Quito, Pichincha, Ecuador .
Amir Shademani, H. S. (2013). Design of Embedded Systems. Obtenido
http://fileadmin.cs.lth.se/cs/Education/EDA385/HT10/student_doc/Piano/report_
final.pdf
Anomino. (5 de Julio de 2016). Xilinx. Obtenido de xilinx Web:
http://www.xilinx.com/products/design-tools/ise-design-suite.html
Anonimo. (5 de Julio de 2016). Galia. Obtenido de galia.fc Web site:
http://galia.fc.uaslp.mx/~cantocar/ARQUI_COM_II/LIBRO%20IBMPC/ap05.htm
Anonimo. (5 de Julio de 2016). Wikipedia. Obtenido de Wikipedia.org Web site:
https://es.wikipedia.org/wiki/PS/2
Bejarano, A. A. (02 de 12 de 2010). Wikipedia. Recuperado el 08 de 08 de 2015, de
http://en.qi-hardware.com/wiki/Teclado
Black, L. (14 de 10 de 2012). Scribd. Recuperado el 08 de 08 de 2015, de
http://es.scribd.com/doc/108939426/Control-de-un-teclado-medianteVHDL#scribd
Chu, P. P. (2009). FPGA Prototyping by VHDL Examples. New Jersey: WILE
INTERSCIENCE.
Fpga Libre. (22 de 04 de 2015). Recuperado el 08 de 08 de 2015, de
http://fpgalibre.sourceforge.net/
M. Sanchez-Elez, S. R. (2015). Video-Game on a FPGA. Obtenido de
http://worldcomp-proceedings.com/proc/p2015/FEC6121.pdf
Oocities. (s.f.). Recuperado el 08 de 08 de 2015, de
http://www.oocities.org/videoreal/pdf/4disenodelaFPGA.pdf
RedRaven, D. (27 de 12 de 2008). PicMana. Recuperado el 08 de 08 de 2015, de
http://picmania.garcia-cuervo.net/proyectos_teclado_ps2.htm

24

14.

A NEXOS

14.1.

M ANUAL

DE

U SUARIO

25