Você está na página 1de 10

Universidade de Braslia

Departamento de Engenharia Eltrica


Laboratrio de Eletrnica 2 1/2016
Experimento 7 Amplificador Operacional CMOS sem Buffer
Aluno: Lucas Silva Lopes
Matrcula: 11/0129482
Objetivo:
Projetar um amplificador de 2 estgios em LTSpice, determinar o ganho de
tenso total, a impedncia de sada, a resposta em frequncia, a mxima excurso de
sada, e o slew-rate.
Projeto:

Figura 1 Amplificador de dois estgios projetado no LTSpice.


Utilizou-se o amplificador diferencial com carga espelho de corrente e
polarizao com poo de corrente simulado no experimento 5, bem como o
amplificador inversor push-pull simulado no experimento 4. A polarizao inicial
utilizada no experimento 5 para o amplificador diferencial havia sido: VG3 = 3V; VG2
= 5V; VG1 = 5V; onde VGX o potencial no gate do transistor MX (X = 1,2,3) da Figura
1. A polarizao utilizada no experimento 4 para o amplificador inversor push-pull
havia VG6 = VG7 = 6V, onde VGX o potencial no gate do transistor MX (X = 6,7) da
Figura 1.
Como exigncia do projeto, requerido ajustar as polarizaes para
maximizar o ganho de tenso de ambos os estgios. Para tanto, necessrio

polarizar os circuitos na regio mais ngreme de suas caractersticas de


transferncia. A Figura 2 mostra a caracterstica de transferncia do amplificador
push-pull. Dela pode ser visto que a sada do amplificador diferencial deve ter um
offset em torno de 4.6V para polarizar o inversor push-pull em condio de ganho
mximo. Fez-se testes variando-se VG3 e variando-se VG2 e VG1 ao mesmo tempo com
o objetivo de ajustar a tenso de offset na sada do amplificador diferencial para
4.6V. Tais testes mostraram-se sem sucesso. A Figura 3 mostra a caracterstica de
transferncia do amplificador diferencial. Verificou-se que alterar VG3 tornava a
curva mais ngreme ou menos ngreme, e que alterar VG2 e VG1 ao mesmo tempo no
tinha efeito sob a curva, desde que estas tenses fossem elevadas o suficiente para
garantir os transistores M2 e M1 na saturao, mas no fossem elevadas o suficiente
para de levar estes transistores ao trodo (de fato, desejado que todos os
transistores do circuito operem na regio de saturao). O que se verificou ser capaz
de alterar a tenso de offset na sada do primeiro estgio foi escolher valores
diferentes para VG2 e VG1. Quando no h diferena entre essas duas tenses, o valor
mdio da tenso de modo diferencial zero, o que corresponde uma tenso de
offset na sada de aproximadamente 8V como pode ser observado na Figura 3.
Quando as tenses VG2 e VG1 so diferentes, isto permite selecionar outro ponto de
operao na curva da Figura 3. Escolhendo-se VG1 = 4.85V e VG2 = 5V, a tenso de
offset na sada do primeiro estgio de aproximadamente 4.6V, como se queria.

(A)

(B)
Figura 2 (A) Caracterstica de transferncia do amplificador inversor push-pull.
(B) Simulao correspondente.

(A)

(B)
Figura 3 (A) Caracterstica de transferncia do amplificador diferencial quando VG3
= 3V, VG2 = 5V e VG1 = 5V. (B) Simulao correspondente.
Medies:
Para a medio do ganho de tenso total utilizou-se uma entrada AC
diferencial de 1mV. Como pode ser visto na Figura 4, a sada para esta entrada foi de
aproximadamente 700mVpp, ou 350mVp, e portanto o ganho foi aproximadamente
350 ou 50.88dB.
Para a medio da impedncia de sada utilizou-se uma fonte de corrente de
1A na sada do circuito em paralelo com uma resistncia elevada (representando a
resistncia interna da fonte de corrente), e retirou-se a entrada AC. Fez-se uma
simulao em que variou-se a frequncia desta corrente de 1Hz a 1GHz. Como a
corrente de 1A, a tenso medida na sada do circuito numericamente igual
impedncia de sada (igual tenso dividida pela corrente). A simulao mostrada
na Figura 5. Obteve-se uma impedncia de sada de aproximadamente 800 para
uma frequncia de 1kHz.
A Figura 6 mostra o diagrama de Bode para o circuito da Figura 1. Foi medida
uma frequncia de -3dB de 10kHz e uma frequncia de ganho unitrio de 2MHz.
Para a obteno da mxima excurso de sada, aumentou-se a amplitude da
entrada da Figura 4 at imediatamente antes de ocorrer distoro perceptvel no
sinal de sada. O valor encontrado foi de aproximadamente 8Vpp. A Figura 7 mostra
uma sada com um valor de tenso de pico um pouco maior do que 8Vpp. J
possvel observar distoro considervel nos vales da onda senoidal.
Para a medio do slew rate, colocou-se na entrada uma onda quadrada,
selecionou-se um ponto de mudana abrupta de tenso na entrada e verificou-se o

comportamento da sada. Calculou-se a mxima taxa de variao observada, a qual


foi aproximadamente 0.160V/s, como pode ser observado pela Figura 8.

(A)

(B)
Figura 4 (A) Resposta simulada uma entrada diferencial senoidal de amplitude
1mV. (B) Simulao correspondente.

(A)

(B)
Figura 5- (A) Impedncia de sada em funo da frequncia. Para obter o valor da
impedncia de sada basta fazer 10X/20, onde X o valor da linha slida lido no eixo
vertical. (B) Simulao correspondente.

(A)

(B)
Figura 6 (A) Diagrama de Bode do circuito projetado. (B) Simulao
correspondente.

(A)

(B)
Figura 7 (A) Amplitude de sada a partir da qual j foi considerado que houve
distoro do sinal. (B) Simulao Correspondente.

(A)

(B)
Figura 8 (A) Resposta do amplificador em um ponto de mudana abrupta na
tenso de entrada (1mV para 0V). (B) Simulao correspondente.

Concluses
Foi orojetado um amplificador de 2 estgios no LTSpice. Foram
determinados o ganho de tenso total, a impedncia de sada, a resposta em
frequncia, a mxima excurso de sada, e o slew-rate. A tabela a seguir resume os
resultados.
Tabela 1 Resumo dos resultados obtidos neste Experimento
Ganho total
50.88dB
Impedncia de sada
800
Frequncia de -3dB
10kHz
Frequncia de ganho unitrio
2MHz
Mxima excurso do sinal de sada
8Vpp
Slew rate
0.160V/s