Escolar Documentos
Profissional Documentos
Cultura Documentos
Arhitektura i organizacija
digitalnog raunala
Nastavnik: Prof.dr.sc. Sven Gotovac
Asistent: Goran Kraljevi, dipl.ing.ra.
Ak.god. 2011/2012
VII/1
Ak.god. 2011/2012
VII/2
Ak.god. 2011/2012
VII/3
Procesor Intel 8088 isti podatak prenosi u dva memorijska ciklusa preko
8-bitovne podatkovne sabirnice (to je napravljeno iz ekonomskih razloga s
ciljem smanjenja noica integriranog sklopa, a time i smanjenja cijene
sklopa).
Ak.god. 2011/2012
VII/4
Ak.god. 2011/2012
VII/5
Nakon vremena potrebnog da memorija odgovori na zahtjev, koje ovisi o brzini kojom
memorija moe postaviti sadraj traene lokacije na podatkovnu sabirnicu (vrijeme
odziva), postavlja se sadraj adresirane lokacije na podatkovnu sabirnicu te memorija
dojavljuje procesoru da je podatak spreman - aktiviranjem signala ZAVRENO.
Kod razliitih procesora ovaj signal ima razliit naziv (Done, Acknowledge,
Ak.god. 2011/2012
VII/6
Na adresnu sabirnicu se
postavlja adresa lokacije u
koju se upisuje podatak
(iz MAR spremnika)
Na podatkovnu sabirnicu se
upisuje podatak (iz MAD
spremnika)
Memorijski sustav
dojavljuje zavretak upisa
podatka u memoriju
postavljanjem upravljakog
signala ZAVRENO.
Ak.god. 2011/2012
VII/7
Latentnost - tl (latency)
vrijeme potrebno da se pristupi prvoj rijei bloka
Ak.god. 2011/2012
VII/8
Sljedea je RAM. Dananji raunarski sustavi koriste dvije ili vie razina
RAM-a, prva razina je brzi RAM manjeg kapaciteta ali vee cijene, a druga
sporiji RAM veeg kapaciteta.
Ak.god. 2011/2012
VII/9
Ak.god. 2011/2012
VII/10
RAM memorija
Ak.god. 2011/2012
VII/11
PROM (Programable ROM) sklopovi koji imaju iste karakteristike kao i ROM,
ali ih korisnik moe sam programirati.
rendgenskom zraenju
FLASHROM
Ak.god. 2011/2012
VII/12
Ak.god. 2011/2012
VII/13
SRAM i DRAM
SRAM trai puno vie elemenata i stalni izvor napajanja, ali je u odnosu
na DRAM puno bra, ali i fiziki vea.
Ak.god. 2011/2012
VII/14
elija SRAM-a je
realizirana sa est
tranzistora spojenih u
bistabil
Ak.god. 2011/2012
VII/15
Umjesto da se informacija
pohranjuje u bistabil
mogue je kao memorijski
element koristiti
kondenzator.
Ak.god. 2011/2012
VII/16
Organizacija DRAM-a
Ak.god. 2011/2012
VII/17
Memorijski modul
A - A
0
RAS
CAS
R/W
A - A
CAS
CAS
1MB
DRAM
R/W
R/W
READY
READY
D
D
D - D
RAS
1MB
DRAM
A - A
A - A
RAS
RAS
CAS
1MB
DRAM
R/W
READY
D
D
D
D
READY
Ak.god. 2011/2012
VII/18
Ak.god. 2011/2012
VII/19
Ak.god. 2011/2012
VII/20
10
Ak.god. 2011/2012
VII/21
Idealno bi bilo kad bi program i podaci u cjelosti bili pohranjeni u glavnoj memoriji.
Ovo nije mogue zato to glavna memorija obino nije dovoljno velika da pohrani sve
potrebne programe i podatke. Takoer, glavna memorija gubi svoj sadraj nestankom
napajanja.
Ak.god. 2011/2012
VII/22
11
Adresa koju upotrebljava programer ili koju generira program ili proces
(dretva, nit) kao najmanja programska jedinica naziva se logika adresa.
Logika adresa je adresa koju generira procesor.
Logiki adresni prostor je skup logikih adresa.
Ak.god. 2011/2012
VII/23
Virtualna memorija
Ak.god. 2011/2012
VII/24
12
stranica 0
stranica 1
stranica 2
stranica 3
tablica
stranica
stranica n
virtualna
memorija
Ak.god. 2011/2012
fizika
memorija
sekundarna
memorija
(disk)
VII/25
Lokalitet
Ak.god. 2011/2012
VII/26
13
Ak.god. 2011/2012
VII/27
Ak.god. 2011/2012
VII/28
14
Funkcije preslikavanja
Strategiju zamjene
koju liniju iz brze memorije zamijeniti ako adresirana linija nije u
brzoj memoriji (cache miss)
Ak.god. 2011/2012
VII/29
Funkcije preslikavanja
(Block-Set-Associative)
Ak.god. 2011/2012
VII/30
15
Asocijativno preslikavanje
Kod asocijativnog
preslikavanja svaka linija
iz glavne memorije
moe se smjestiti bilo
gdje u brzoj memoriji.
Nakon to se unese u
brzu memoriju linija je
jedinstveno identificirana
brojem linije ili znakom
(tag) koji se upisuje u
posebni dio brze
memorije direktorij
blokova (tag memory).
Ak.god. 2011/2012
VII/31
Ak.god. 2011/2012
VII/32
16
Brza memorija ima 256 linija (koliko ima redova glavne memorije) te se u
brzu memoriju prebacuje samo po jedna linija iz svakog pojedinog reda iz
glavne memorije.
Ak.god. 2011/2012
VII/33
(Block-Set-Associative Caches)
Direktorij linija
kod direktno
preslikane
memorije se
proiruje
dodatnim
stupcima
Ukoliko se proiri na
dva stupca naziva se
dvostruka (s etiri
stupca
etverostruka...)
brza memorija s
linijama asocijativno
preslikanim po
skupinama (Two-
Ak.god. 2011/2012
VII/34
17
(Block-Set-Associative Caches)
Ak.god. 2011/2012
VII/35
Nedostaci:
Poto brzoj internoj memoriji pristupa vie razliitih jedinica procesora
oteana je realizacija njihovog paralelnog rada. Naime, dok npr. jedinica za
obradu cjelobrojnih brojeva dohvata operande, jedinica za preddohvat mora
ekati. Na taj nain se usporuje cjelokupni rad sustava.
Takoer, npr. u sluaju promaaja podataka moe se iz brze memorije izbaciti
jedna linija naredbi kako bi se napravilo mjesto za novu liniju podataka. Na
taj nain je memorija nejednoliko dodijeljena naredbama i podacima.
Ak.god. 2011/2012
VII/36
18
Primjeri:
Intel 486 ima jedinstvenu internu etverostruku brzu memoriju s linijama
asocijativno preslikanim po skupinama kapaciteta 8 k okteta.
Intel Pentium ima podijeljenu internu dvostruku brzu memoriju s linijama
asocijativno preslikanim po skupinama kapaciteta 8 k okteta za naredbe i 8 k
okteta za podatke.
Ak.god. 2011/2012
VII/37
Ak.god. 2011/2012
VII/38
19
Ak.god. 2011/2012
VII/39
Nedostatak:
Nedostatak paralelnog spoja eksterne brze memorije i glavne memorije je u
tome to se svaki pristup vanjskoj memoriji (L2 brzoj memoriji i glavnoj
memoriji) odvija preko iste sabirnice. Ovo je neprikladno u vieprocesorskim
sustavima ili u sustavima s inteligentnim sklopom za upravljanje sabirnicom
kada ovo rjeenje umanjuje iskoristivost procesorske sabirnice.
Ak.god. 2011/2012
VII/40
20
Nedostatak:
Nedostatak ovakvog rjeenja je unoenje dodatnog kanjenja koje je posljedica
ispitivanja da li je potrebna informacija u L2 brzoj memoriji.
Meutim, u vieprocesorskim sustavima, gdje svaki procesor ima vlastitu L1 i
L2 brzu memoriju, oslobaanje sistemske sabirnice od nepotrebnih operacija
znaajno pridonosi poveanju sveukupnih performansi sustava.
Ak.god. 2011/2012
VII/41
Ak.god. 2011/2012
VII/42
21
Ak.god. 2011/2012
VII/43
Ak.god. 2011/2012
VII/44
22
Little Endian
Big Endian
3) Usporedite statiku i dinamiku RAM memoriju (SRAM i DRAM) s
obzirom na: realizaciju elije i princip rada, brzinu rada, primjenu
(gdje se koristi?)
4) Objasnite razliku izmeu fizikog i logikog adresnog prostora.
Objasnite pojam virtualne memorije.
5) Objasnite pojam lokaliteta (prostornog i vremenskog) kod memorijskih
sustava.
Ak.god. 2011/2012
VII/45
Ak.god. 2011/2012
VII/46
23