Você está na página 1de 23

SVEUILITE U MOSTARU

FAKULTET STROJARSTVA I RAUNARSTVA

Arhitektura i organizacija
digitalnog raunala
Nastavnik: Prof.dr.sc. Sven Gotovac
Asistent: Goran Kraljevi, dipl.ing.ra.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/1

Projektiranje memorijskog sustava

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/2

Organizacija i veliina glavne memorije

Glavna memorija moe se promatrati kao niz spremnika jednake


veliine s bita, koji se nazivaju memorijska rije (memory word).
s - je najmanja rije kojoj se moe pristupati u memoriji.

Veliina rijei procesora w, moe se razlikovati od veliine


memorijske rijei s.
Openito, procesor koji ima m bitovnu adresnu rije moe pristupiti
2m memorijskih rijei, odnosno moe imati kapacitet 2ms bita.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/3

Organizacija i veliina glavne memorije

Procesor Intel 8086 moe u jednom memorijskom ciklusu prenijeti cijelu


16-bitovnu rije preko podatkovne sabirnice.

Procesor Intel 8088 isti podatak prenosi u dva memorijska ciklusa preko
8-bitovne podatkovne sabirnice (to je napravljeno iz ekonomskih razloga s
ciljem smanjenja noica integriranog sklopa, a time i smanjenja cijene
sklopa).

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/4

Organizacija memorijske rijei veliki i mali kraj

Kod organizacije malog kraja (Little Endian) oktet najmanjeg


znaenja se pohranjuje na najniu adresu cijelog podatka
Kod organizacije velikog kraja (Big Endian) oktet najveeg znaenja
se pohranjuje na najniu adresu

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/5

Operacije s memorijom itanje (read)

Procesor (ili U/I


jedinica) postavlja
adresu lokacije (iji
sadraj se oitava) na
adresnu sabirnicu
(sadraj spremnika
MAR), dojavljuje
memoriji o kojoj se
operaciji radi (Read)
te moe postaviti i
neki sinkronizacijski
signal npr. ZAHTJEV.

Nakon vremena potrebnog da memorija odgovori na zahtjev, koje ovisi o brzini kojom
memorija moe postaviti sadraj traene lokacije na podatkovnu sabirnicu (vrijeme
odziva), postavlja se sadraj adresirane lokacije na podatkovnu sabirnicu te memorija
dojavljuje procesoru da je podatak spreman - aktiviranjem signala ZAVRENO.
Kod razliitih procesora ovaj signal ima razliit naziv (Done, Acknowledge,

Ready, Accept, Wait )

Procesor prebacuje podatak s podatkovne sabirnice u meuspremnik MAD. Ovime


zavrava operacija itanja.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/6

Operacije s memorijom pisanje (write)

Na adresnu sabirnicu se
postavlja adresa lokacije u
koju se upisuje podatak
(iz MAR spremnika)

Na podatkovnu sabirnicu se
upisuje podatak (iz MAD
spremnika)

Upravljaki signal (signali):


Pii (Write) i po potrebi
sinkronizacijski signal (npr.
ZAHTJEV)

Memorijski sustav
dojavljuje zavretak upisa
podatka u memoriju
postavljanjem upravljakog
signala ZAVRENO.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/7

Parametri memorijskog sustava

Vrijeme pristupa - ta (access time)


vremenski interval od poetka memorijske operacije (itanja ili pisanja) do
postavljanja signala od strane memorijskog sustava da je operacija uspjeno
okonana

Vrijeme memorijskog ciklusa - tc (cycle time)


vremenski interval od poetka prve do poetka sljedee memorijske operacije

Kod nekih memorijskih sustava ne pristupa se pojedinanim rijeima nego


blokovima od k rijei (block size). Kod takvih memorijskih sustava definira se:

Latentnost - tl (latency)
vrijeme potrebno da se pristupi prvoj rijei bloka

Brzina prijenosa - (bandwith)


brzina kojom se prenose rijei bloka nakon to se pristupilo prvoj rijei bloka

Vrijeme dohvata cijelog bloka - tbl = tl + k/

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/8

Hijerarhijska organizacija memorije

Spremnici ope namjene su prva memorijska razina.

Sljedea je RAM. Dananji raunarski sustavi koriste dvije ili vie razina
RAM-a, prva razina je brzi RAM manjeg kapaciteta ali vee cijene, a druga
sporiji RAM veeg kapaciteta.

Trea memorijska razina je magnetski disk, a slijedi ga magnetska traka kao


sekvencijalni medij za pohranu podataka koji se obino danas koristi za
sigurnosnu pohranu podataka (backup)

Prema konvencijama brza memorija se naziva primarna memorija,


diskovi se nazivaju sekundarna, a magnetske trake tercijarna memorija.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/9

RAM i ROM memorija


RAM Random Access Memory

RAM je upisno ispisna memorija, privremena memorija, nepostojana memorija


(iskljuivanjem napajanja nestaje i sadraj memorije engl. Volatile)

RADNA MEMORIJA omoguava izvravanje programa ili trenutnu pohranu rezultata


njihovog rada. Da bi se program mogao izvriti on se u radnu memoriju "prepisuje" iz
trajne memorije (npr. tvrdi disk) kako se mijenjaju zadae, tako e se mijenjati i
uitani programi u radnoj memoriji

ROM Read Only Memory

ROM je preprogramirana poluvodika memorija iz koje se moe samo itati (Read


Only Memory)
ROM mali dio memorije koji je nepromjenjivog sadraja i kojeg koristi mikroprocesor
prilikom ukljuivanja raunala da bi ispravno podesio poetne parametre
Dio operacijskog sustava upisan je u neizbrisivoj memoriji (ROMu), a ostatak u RAMu.
Ovakvo rjeenje osigurava veu fleksibilnost raunarskog sustava na nain da se
osnovni operacijski sustav nalazi u ROMu, a u RAMu sve to je podlono promjenama
sustava (pogonski programi za tipkovnicu, mia, disketnu jedinicu, magnetski disk,
optiki disk, ...)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/10

RAM memorija

SDRAM, DDR I, DDR II, ...

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/11

Vrste ROM memorija

PROM (Programable ROM) sklopovi koji imaju iste karakteristike kao i ROM,
ali ih korisnik moe sam programirati.

Koristei poseban ureaj za programiranje (PROM programator) korisnik


proizvoljno pregara (burn, blow) pojedine spojeve kako bi ostvario eljeno
funkcionalno djelovanje sklopa.
Jednom programirani PROM nije mogue vie preprogramirati.

Vrste PROM-ova kod kojih se upisane veze mogu izbrisati:

EPROM (Erasable PROM) brisanje pomou izlaganja ultraljubiastom ili

E2PROM (Electrically Erasable PROM) brisanje elektrinim putem

rendgenskom zraenju

FLASHROM

Memorije koje se mogu reprogramirati za to posebno napisanim programom.


Danas se vrlo esto koriste kako bi se omoguilo da se u ureaje ugradi
poboljana verzija programske potpore npr. za BIOS, modeme i sl.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/12

Statiki i dinamiki RAM

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/13

SRAM i DRAM

SRAM (Static Random Access Memory)

SRAM trai puno vie elemenata i stalni izvor napajanja, ali je u odnosu
na DRAM puno bra, ali i fiziki vea.

SRAM se koristi kao brza privremena radna memorija (cache)


relativno malih kapaciteta.

DRAM (Dynamic Random Access Memory)

DRAM zahtijeva sklopove za osvjeavanje jer radi po naelu ouvanja


naboja, sporiji je, ali se zato u puno manjem volumenu moe smjestiti
puno vie memorijskih elemenata.

DRAM se koristi kao glavna radna memorija raunala.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/14

Statiki RAM SRAM

elija SRAM-a je
realizirana sa est
tranzistora spojenih u
bistabil

dva tranzistora tvore


aktivni teret,
dva tranzistora su u
spoju bistabila,
dva tranzistora slue kao
sklopke koje spajaju
ulaz/izlaz memorijske
elije na zajedniku
liniju.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/15

Dinamiki RAM DRAM

Umjesto da se informacija
pohranjuje u bistabil
mogue je kao memorijski
element koristiti
kondenzator.

Ovom realizacijom jedan


tranzistor i kondenzator
zamjenjuju est tranzistora.

Zbog potrebe osvjeavanja


sadraja memorijskih elija
(jer se kondenzator prazni
pa je potrebno osvjeiti
njegovo stanje) ovakva
memorija se naziva
dinamiki RAM ili DRAM.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/16

Organizacija DRAM-a

Na slici je prikazana realizacija 1M x 1bit DRAM-a.

Ovaj sklop ima 10 adresnih linija s kojih se sadraj jednom pohranjuje u


meuspremnik retka i koristi za odabir retka, a drugi put u meuspremnik
stupca i koristi za odabir stupca.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/17

Memorijski modul

A - A
0

RAS
CAS
R/W
A - A

CAS

CAS

1MB
DRAM

R/W

R/W

READY

READY

D
D

D - D

RAS

1MB
DRAM

A - A

A - A

RAS

RAS
CAS

1MB
DRAM

R/W
READY

D
D

D
D

READY

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/18

Hijerarhijska struktura memorije

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/19

Hijerarhijska struktura memorije

Mi je "podreena" memoriji Mi-1


Procesor komunicira s prvim lanom hijerarhije (M1)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/20

10

Hijerarhijska struktura memorije

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/21

Hijerarhijska struktura memorije

Hijerarhijski koncept memorije podrazumijeva:


razinu brze memorije (cache) kojoj procesor pristupa u jednom taktu,
razinu sporije memorije koja je znatno veeg kapaciteta.

Procesor pristupa informacijama, naredbama i podacima, koje su samo u brzoj


memoriji. Ukoliko informacija nije u brzoj memoriji, potrebno ju je prebaciti iz sporije
u brzu memoriju.

Da bi se program mogao izvoditi na raunalu mora biti u glavnoj memoriji.

Idealno bi bilo kad bi program i podaci u cjelosti bili pohranjeni u glavnoj memoriji.
Ovo nije mogue zato to glavna memorija obino nije dovoljno velika da pohrani sve
potrebne programe i podatke. Takoer, glavna memorija gubi svoj sadraj nestankom
napajanja.

Raunarski sustavi osim glavne (primarne) memorije imaju i sekundarnu


memoriju.

Osnovna zadaa sekundarne memorije je da stalno pohranjuje velike koliine


podataka. Tako je uobiajeno da se programi i podaci skladite u sekundarnoj
memoriji (magnetski diskovi, optiki diskovi ...), a upisuju u radnu memoriju kada ih
je potrebno obraivati.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/22

11

Fiziki i logiki adresni prostor

Skup stvarnih, fizikih memorijskih lokacija glavne memorije oblikuje fiziku


memoriju. Fizika memorija memorija prikljuena na sabirnicu procesora
(odnosno raunala).
Skup adresa koje su jednoznano dodijeljene tim memorijskim (fizikim)
lokacijama predstavlja fiziki adresni prostor.

Adresa koju upotrebljava programer ili koju generira program ili proces
(dretva, nit) kao najmanja programska jedinica naziva se logika adresa.
Logika adresa je adresa koju generira procesor.
Logiki adresni prostor je skup logikih adresa.

Adresni prostor koji koristi program prije punjenja u memoriju naziva se


logiki adresni prostor koji za vrijeme izvoenja (nakon punjenja u
memoriju) prelazi u fiziki adresni prostor.

Funkciju preslikavanja iz logikog u fiziki adresni prostor realizira zasebno sklopovlje


nazvano sklop za upravljanje memorijom (memory management unit)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/23

Virtualna memorija

Memorijski sustav obavlja translaciju programskog adresnog prostora


(virtualnih adresa) u stvarne, fizike adrese.

Virtualna memorija je razdvajanje logikog adresnog prostora koji


vidi korisnik od fizikog adresnog prostora u kojem se program izvodi.
Ovo razdvajanje omoguava programeru da raspolae s neogranienim
logikim prostorom iako se program stvarno izvodi u relativno malom
fizikom adresnom prostoru.

Dijeljenje logikog i fizikog adresnog prostora na blokove !


Blokovi = STRANICE (ako su vrste duljine)
Blokovi = SEGMENTI (ako su promjenjive duljine)
Kod stranienja (paging), blokovi ne mogu poinjati na proizvoljnim
adresnim lokacijama u primarnoj memoriji, dok je kod segmentacije to
dozvoljeno.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/24

12

Virtualna memorija adresno preslikavanje

stranica 0
stranica 1
stranica 2
stranica 3

tablica
stranica
stranica n

virtualna
memorija

Ak.god. 2011/2012

fizika
memorija

sekundarna
memorija
(disk)

Arhitektura i organizacija digitalnog raunala

VII/25

Lokalitet

Princip lokaliteta (principle of locality) injenica da program u


nekom vremenskom intervalu pristupa relativno uskom memorijskom
podruju.

Ovo nije teoretska postavka ve injenica koju su uoili inenjeri i


programeri tijekom promatranja izvoenja stvarnih programa.

Prostorni lokalitet (spatial) podrazumijeva da ukoliko se u jednom


trenutku pristupilo jednoj memorijskoj lokaciji da je velika vjerojatnost
da se u sljedeim trenucima pristupa njoj susjednim lokacijama.

Vremenski lokalitet (temporal) je posljedica injenice da ukoliko se


pristupi jednoj memorijskoj lokaciji da je velika vjerojatnost ponovnog
pristupa istoj lokaciji unutar kratkog vremenskog intervala.

Uz pojam lokaliteta vezuje se radni skup memorijskih lokacija


(working set of memory locations) koji se odnosi na skup memorijskih
lokacija kojima se pristupa u odreenom vremenskom intervalu. Kod veine
programa radni skup memorijskih lokacija se relativno sporo mijenja s
vremenom.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/26

13

Brza memorija (cache)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/27

Brza memorija (cache)

Rad brze memorije transparentan je programeru.


Program generira efektivnu adresu te definira operaciju (itanje ili pisanje).
Memorijski sustav mora realizirati ovu operaciju neovisno da li je
informacija u primarnoj ili samo u sekundarnoj memoriji.
Izmeu procesora i primarne memorije prenose se rijei dok se izmeu
primarne i sekundarne memorije prenose linije (blokovi) rijei.

Funkcije preslikavanja (Mapping function) izmeu razliitih memorijskih razina

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/28

14

Funkcije preslikavanja

Funkcije preslikavanja su odgovorne za funkcioniranje vie-razinske


memorije.

Zbog brzine rada ove funkcije su sklopovski realizirane i odreuju


sljedee:

Strategiju unosa linije


gdje u brzu memoriju pohraniti liniju iz glavne memorije

Strategiju zamjene
koju liniju iz brze memorije zamijeniti ako adresirana linija nije u
brzoj memoriji (cache miss)

Strategiju itanja i pisanja


kako izvoditi operacije itanja i pisanja ukoliko je linija u brzoj
memoriji (cache hit) ili nije u njoj (cache miss)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/29

Funkcije preslikavanja

Tri razliite funkcije preslikavanja:


Potpuno asocijativno preslikavanje (Associative)
Direktno (izravno) preslikavanje (Direct)
Asocijativno preslikavanje po skupinama blokova

(Block-Set-Associative)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/30

15

Asocijativno preslikavanje

Kod asocijativnog
preslikavanja svaka linija
iz glavne memorije
moe se smjestiti bilo
gdje u brzoj memoriji.

Nakon to se unese u
brzu memoriju linija je
jedinstveno identificirana
brojem linije ili znakom
(tag) koji se upisuje u
posebni dio brze
memorije direktorij
blokova (tag memory).

Uz direktorij linija uvode


se i bitovi valjanosti
(valid bit) koji
oznaavaju da li je dana
linija vaea ili ne.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/31

Direktno mapirana brza memorija (Direct-Mapped Cache)

Za razliku od asocijativne memorije gdje se memorijska linija mogla upisati na


proizvoljno mjesto u brzoj memoriji, kod direktno mapirane brze memorije linija se
moe nalaziti samo na odreenom mjestu u brzoj memoriji

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/32

16

Direktno mapirana brza memorija (Direct-Mapped Cache)

Glavna memorija je podijeljena na 8191 linija s 8 okteta.

Blokovi su postavljeni u 256 redova s 32 linija.

Brza memorija ima 256 linija (koliko ima redova glavne memorije) te se u
brzu memoriju prebacuje samo po jedna linija iz svakog pojedinog reda iz
glavne memorije.

U direktorij linija upisuje se broj stupca u kojem je linija pohranjena u


glavnoj memoriji a koji je upisan u brzoj memoriji.
Tako bitovi 3 10 memorijske adrese (8 bita) odreuje koji se red adresira,
bitovi 11 15 stupac u kojem je memorijska linija (5 bita), a bitovi 0 2 (3
bita) oktet unutar linije.

Ovakva organizacija brze memorije je relativno jednostavna i praktino


je dosta efikasna ukoliko se program izvodi skoro sekvencijalno i dosta
lokalno.
Ako su uestali skokovi izvan granica kapaciteta brze memorije (256 x 8
= 2 kokteta) moe doi do uestalih promaaja to rezultira znatnim
smanjenjem performansi sustava.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/33

Memorijske linije asocijativno preslikane po skupinama

(Block-Set-Associative Caches)

Asocijativno preslikavanje unutar skupina linija je kombinacija dviju prethodno


opisanih metoda.

Direktorij linija
kod direktno
preslikane
memorije se
proiruje
dodatnim
stupcima
Ukoliko se proiri na
dva stupca naziva se
dvostruka (s etiri
stupca
etverostruka...)
brza memorija s
linijama asocijativno
preslikanim po
skupinama (Two-

Way Block-SetAssociative Caches,


Four-Way ...)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/34

17

Memorijske linije asocijativno preslikane po skupinama

(Block-Set-Associative Caches)

Glavna memorija je podijeljena na retke i stupce po linijama (kao i kod


direktnog preslikavanja).

Direktorij linija, kao i brza memorija su proireni na dva stupca. U svaki od


redaka brze memorije moe se upisati do dvije linije iz odgovarajueg retka
glavne memorije. Brojevi upisanih linija upisuju se u pripadajui redak i
stupac direktorija linija.

Memorijska adresa je podijeljena na isti nain kao i kod direktno preslikane


memorije:
prva tri bita odreuju rije unutar linije,
sljedeih osam bita odreuje redak u kojem se linija nalazi,
preostalih pet bita odreuju stupac linije u glavnoj memoriji.

Kod pretraivanja direktorija brze memorije osam bitova (3 10) direktno


selektiraju redak direktorija dok se mogua dva polja asocijativno pretrauju
usporeujui se s pet bita najveeg znaenja memorijske adrese.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/35

Jedinstvena brza interna memorija za naredbe i podatke

Veina suvremenih procesora ima jedinstvenu internu brzu memoriju za


naredbe i podatke.

Jedinica za preddohvat naredbi preko interne brze memorije pristupa


naredbama, a jedinica za obradu cjelobrojnih ili brojeva s pominim
zarezom pristupa operandima i pohranjuje rezultate u internu brzu
memoriju.

U sluaju kada se bilo linija naredbi ili linija podataka ne nalaze u


internoj brzoj memoriji potrebno ga je unijeti iz glavne memorije.

Nedostaci:
Poto brzoj internoj memoriji pristupa vie razliitih jedinica procesora
oteana je realizacija njihovog paralelnog rada. Naime, dok npr. jedinica za
obradu cjelobrojnih brojeva dohvata operande, jedinica za preddohvat mora
ekati. Na taj nain se usporuje cjelokupni rad sustava.
Takoer, npr. u sluaju promaaja podataka moe se iz brze memorije izbaciti
jedna linija naredbi kako bi se napravilo mjesto za novu liniju podataka. Na
taj nain je memorija nejednoliko dodijeljena naredbama i podacima.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/36

18

Posebna brza interna memorija za naredbe, a posebna za podatke

Nedostaci jedinstvene interne brze memorije mogu se rijeiti uporabom


posebne interne brze memorije u koju su upisane naredbe (program), a
posebne za podatke.

Ovakvom arhitekturom jedinica za preddohvat naredbi i jedinica za


obradu istovremeno mogu pristupati informacijama.

Primjeri:
Intel 486 ima jedinstvenu internu etverostruku brzu memoriju s linijama
asocijativno preslikanim po skupinama kapaciteta 8 k okteta.
Intel Pentium ima podijeljenu internu dvostruku brzu memoriju s linijama
asocijativno preslikanim po skupinama kapaciteta 8 k okteta za naredbe i 8 k
okteta za podatke.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/37

Vanjska brza memorija (External, Level Two Cache L2)

Interna brza memorija (L1) ima znaajan uinak na


karakteristike sustava, ali zbog relativno malog
kapaciteta uestali pristupi glavnoj memoriji ponovo
su ograniavajui faktor u radu sustava.

Da bi poboljali karakteristike sustava projektanti


ubacuju jo jednu razinu brze memorije (L2) koja je
smjetena izmeu procesora (njegove interne brze
memorije) i glavne memorije.

Ova memorija je statika (SRAM), i moe raditi maksimalnom frekvencijom


kojom procesor pristupa vanjskim sklopovima. Obino eksterna brza
memorija radi bez umetnutih stanja ekanja (zero wait state).

To je sporije nego pristup internoj brzoj memoriji, ali je znatno bre


nego pristup glavnoj memoriji.

Eksterna brza memorija ima funkciju provjere da li je informacija kojoj se


pristupa upisana u njoj, kao i nain prijenosa bloka informacija iz glavne
memorije i u glavnu memoriju.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/38

19

Paralelni i serijski spoj eksterne brze memorije

Paralelni spoj eksterne brze memorije (Look-Aside Cache)

Serijski spoj eksterne brze memorije (Look-Through Cache)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/39

Paralelni spoj eksterne brze memorije (Look-Aside Cache)

Brza memorija smjetena je paralelno procesorskoj vanjskoj sabirnici i


prati aktivnosti procesora.
Kada procesor pristupa vanjskoj memoriji (promaaj u brzoj unutarnjoj
memoriji) vanjska brza memorija provjerava da li je traena informacija
pohranjena u njoj ili ne.
Ako jeste prebacuje se linija iz eksterne u internu brzu memoriju.
U sluaju promaaja linija se prebacuje iz glavne memorije to rezultira
usporenjem rada sustava. Paralelno kako se prebacuju informacije u internu
brzu memoriju iste se upisuju u eksternu brzu memoriju i aurira se njen
direktorij.

Na prvi pogled izgleda da je L2 brza memorija nepotrebna jer se identini


sadraj nalazi i u L1 brzoj memoriji. Meutim, treba naglasiti da je:
L2 brza memorija znatno veeg kapaciteta od L1 memorije

Nedostatak:
Nedostatak paralelnog spoja eksterne brze memorije i glavne memorije je u
tome to se svaki pristup vanjskoj memoriji (L2 brzoj memoriji i glavnoj
memoriji) odvija preko iste sabirnice. Ovo je neprikladno u vieprocesorskim
sustavima ili u sustavima s inteligentnim sklopom za upravljanje sabirnicom
kada ovo rjeenje umanjuje iskoristivost procesorske sabirnice.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/40

20

Serijski spoj eksterne brze memorije (Look-Through Cache)

Za razliku od paralelnog spoja u serijskom spoju je eksterna brza


memorija smjetena izmeu procesora i radne memorije.

Ukoliko je traena informacija (koja nije pohranjena u internoj brzoj


memoriji) upisana u eksternoj brzoj memoriji linija se maksimalnom
brzinom prebacuje u internu brzu memoriju.
U ovom sluaju nema nikakvih aktivnosti na sabirnici glavne memorije i
ona je dostupna ostalim procesorima ili ureajima.

U sluaju promaaja (informacija nije pohranjena u eksternoj brzoj


memoriji, ali je u glavnoj memoriji) linija se prvo preko sistemske
sabirnice iz glavne memorije prebacuje u L2 brzu memoriju i istovremeno
kroz nju prosljeuje internoj brzoj memoriji.

Nedostatak:
Nedostatak ovakvog rjeenja je unoenje dodatnog kanjenja koje je posljedica
ispitivanja da li je potrebna informacija u L2 brzoj memoriji.
Meutim, u vieprocesorskim sustavima, gdje svaki procesor ima vlastitu L1 i
L2 brzu memoriju, oslobaanje sistemske sabirnice od nepotrebnih operacija
znaajno pridonosi poveanju sveukupnih performansi sustava.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/41

Strategije zamjene linija

S vremenom se brza memorija popuni te je kod promaaja potrebno


isprazniti odreenu liniju kako bi se oslobodilo mjesto potrebnim
podacima.

Potrebno je odrediti algoritam ili strategiju koja e se linija odabrati za


zamjenu, odnosno za izbacivanje iz brze memorije.
Algoritmi zamjene:

Sluajan odabir linije

FIFO (First In First Out) algoritam

LRU (Last Recently Used) algoritam


Za zamjenu se odabire linija koja se u prolosti najkasnije koristila
Sklopovski ovo se rjeava na nain da se svakoj liniji brze memorije dodijeli
jedno brojilo koje se inkrementira npr. svaku ms, a postavi se u nulu prilikom
pristupa liniji. Ona linija ije brojilo ima najveu vrijednost se odabire za
zamjenu.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/42

21

Pentium hijerarhijske razine memorije

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/43

Pitanja i zadaci za ponavljanje

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/44

22

Pitanja i zadaci za ponavljanje

1) Objasnite hijerarhijski koncept memorije. Navedite hijerarhijske razine


memorijskog sustava.
2) Prikaite u binarnom obliku na koji nain je u memoriji pohranjen 32bitni podatak AB7A029F h, ako je veliina memorijske rijei
(memorijske lokacije) 8 bita (1B), a organizacija rijei u memoriji je:

Little Endian

Big Endian
3) Usporedite statiku i dinamiku RAM memoriju (SRAM i DRAM) s
obzirom na: realizaciju elije i princip rada, brzinu rada, primjenu
(gdje se koristi?)
4) Objasnite razliku izmeu fizikog i logikog adresnog prostora.
Objasnite pojam virtualne memorije.
5) Objasnite pojam lokaliteta (prostornog i vremenskog) kod memorijskih
sustava.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/45

Pitanja i zadaci za ponavljanje

6) Memorijski sustav ima 32 MB glavne memorije i 64 KB brze memorije.


Linije su duljine 16 okteta. Prikaite polja u memoriji i objasnite princip
rada ukoliko je brza memorija asocijativna.
7) Memorijski sustav ima 32 MB glavne memorije i 64 KB brze memorije.
Linije su duljine 16 okteta. Prikaite polja u memoriji i objasnite princip
rada ukoliko je brza memorija direktno mapirana (direct-mapped cache).
8) Navedite glavna svojstva i razlike interne (L1) i vanjske (L2) brze
memorije (cache).
9) Kratko objasnite LRU algoritam zamjene blokova u brzoj memoriji.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

VII/46

23

Você também pode gostar