ELECTRONICA DIGITAL

Fase 5: Recopilacin y consolidacin

Integrantes:
Gustavo Daz Mendoza
Nelson Gonzlez
Paola Caballero Pedraza
John Edwar Crdenas Pava

Grupo: 243004_2
Presentado a:
Ing. Diana Gissela Victoria

Universidad Nacional Abierta y a Distancia

Colombia
2014

INTRODUCCIN

En este documento se describe la implementacin y funcionamiento del semforo basado en la

investigacin y aportes significativos de cada uno de los integrantes de nuestro grupo colaborativo,
donde hemos logrado definir en el desarrollo de esta fase de nuestro proyecto el diseo del circuito
lgico en el cual podremos evidenciar la simulacin, explicacin de su funcionamiento y los
componentes que utilizaremos con sus respectivas especificaciones.

OBJETIVOS

Identificar las ecuaciones lgicas y los mtodos de simplificacin en el diseo de circuito

lgicos para la solucin de problemas prcticos.

Analizar circuitos lgicos secuenciales mediante la aplicacin de tcnicas digitales y

herramientas de diseo del curso.

Utilizar las diferentes aplicaciones de los sistemas secuenciales sncronos y asncronos y el

uso en la solucin de problemas planteados.

Interpretar las tcnicas de anlisis y diseo de un circuito digital utilizando circuitos

integrados fijos y el lenguaje VHDL.

JUSTIFICACIN

Este proyecto se desarrolla con el fin de lograr identificar las ecuaciones lgicas y los mtodos de
simplificacin en el diseo de un circuito lgico para la solucin de problemas prcticos, analizar
circuitos secuenciales permitiendo la bsqueda de soluciones aplicando las tcnicas digitales y
herramientas de diseo del curso, utilizar las diferentes aplicaciones de los sistemas secuenciales
sncronos y asncronos en la solucin de problemas planteados e interpretar las tcnicas de anlisis
y diseo de un circuito digital utilizando circuitos integrados fijos y el lenguaje VHDL.

Identificacin E Investigacin De Elementos Del Diseo

Elementos necesarios para el circuito generador de la seal de reloj:

(1) IC LM555

Caractersticas Generales:

Elevada estabilidad trmica: variacin del orden de 0.005 por 100C.

El 555 se alimenta entre +Vcc y masa.-- El margen de tensiones se sita entre 4.5 y 18V, lo
compatible con tecnologa digital TTL, CMOS. -- Corriente de salida de hasta 200 mA tanto
entregada como absorbida, lo que en muchos casos hace necesario el uso de circuitos exteriores
para excitar a la carga. --Impedancia de salida baja. Zout = 10 ohms.--Es un componente de rpida
respuesta que puede trabajar a frecuencias mayores de 500 kHz. Con tiempo de subida y bajada del
orden de 100 ns, independientemente de la tensin de salida. Para que el circuito oscile es necesario
Que se cumplan ciertos rangos para los valores de las resistencias y el condensador, los cuales se
relacionan a continuacin. R1 > 1 k R2 < 6.6 M C> 500 pf.

Especificaciones:

(2) Resistencia: 220, 1.3 K

(1) Capacitor electroltico: 40F

(1) Potenciometro: 100K

(1) LED

Para el diseo del circuito secuencial:

(3) FlipFlop JK: CMOS 4027B

Especificaciones:

(4) Compuertas AND: CMOS 4081B

Especificaciones:

(1) Compuerta OR: CMOS 4071B

Especificaciones:

Otros Elementos:

(1) Protoboard

Cableado

(1) Fuente de poder de 9V

(3) LED: Rojo, amarillo y verde

(3) Resistencias: 220.

Descripcin del problema:

Construir el circuito lgico para un semforo que responda a la siguiente secuencia: Verde,
Amarillo, Rojo y Rojo/Amarillo.

El semforo tiene cuatro estados, los cuales se pueden representar con 2 flip-flops, sin embargo
para asignar el tiempo de duracin de cada estado se emplearan 3 flip-flops, de los cuales se
pueden obtener 8 estados, cuyos tiempos se pueden distribuir de la siguiente forma:

Verde (3 ciclos)

Amarillo (1 ciclo)

Rojo (3 ciclos)

Rojo-Amarillo (1 ciclo)

Donde cada ciclo representa una transicin en la seal de reloj. Observe que la duracin de la
secuencia de los cuatro estados es de 8 ciclos.

El primer paso para realizar el diseo consiste en asignar los estados lgicos, como se puede notar
en la tabla 1. Esta asignacin de estados se puede hacer de forma libre y no necesariamente debe

corresponder a una secuencia binaria, sin embargo, en este caso por comodidad sean establecido
de esta forma para implementar el circuito con base en un contador sincrnico de tres bits.

Tabla 1.

En la figura 1 se observa un contador sincrnico de tres bits construido con flip-flops JK, a partir
del cual se realizar el diseo. El objetivo de hacer uso del contador es emplear sus salidas (Q2,
Q1 y Q0) para generar los estados de las variables V, A y R (Verde, Amarillo y Rojo) del semforo.

Figura 1.

El siguiente paso consiste en deducir la lgica combinacional adicional para generar los estados de
las variables V, A y R. Para ello se deben construir los mapas de Karnaugh y obtener las
ecuaciones lgicas. En la figura 2 se muestra el diseo con mapa de Karnaugh.

Figura 2.

Explicacin del Generador de seal clk:

Nuestro semforo cuenta con una etapa astable que funciona como un emisor de pulsos (o tren de
pulsos), si se desease modificar el tiempo de emisin de nuestro astable solo debemos adaptar el
valor de capacidad de dicha etapa.
Por otra parte calibraremos su ciclo de trabajo lo ms cercano al 50% posible.
Mediante la siguiente formula obtendremos nuestro Duty Cicle:

D=

+ 2

Como nuestro ciclo de trabajo no puede ser del 50%, debido a que para lograr dicho valor Ra
tendra que tender a 0 (cortocircuito) adaptaremos nuestra etapa con un ciclo de trabajo de
aproximadamente 40%
Para ello utilizaremos una Ra = 28 K y una Rb = 57 K
Cabe recordar que si se despreciara la Ra se podra daar nuestro circuito integrado, ocasionando
que se quemen los transistores que posee internamente. A continuacin, asignaremos la frecuencia
de operacin de nuestro astable.
Como queremos que el tiempo de cambio de un estado a otro sea de aproximadamente 1,5 segundo
a la salida de nuestra etapa, debemos duplicar el periodo (3 segundos)
Mediante la siguiente formula obtendremos la frecuencia a utilizar en dicha etapa:

f=

1,44
( + 2)

Reemplazando los valores de Ra = 28,8 K y Rb = 57,6 K y utilizando una frecuencia de 1/2Hz,

despejaremos el valor de capacidad de nuestro astable. Valor obtenido como C = 10 uF
El valor de "C" haba sido prefijado en 10 uF y fueron los resistores, los que se adaptaron, debido
a que es ms sencillo conseguir los mismos en el mercado que los valores de capacidad.

Circuito Lgico y secuencia de conteo:

Un contador es bsicamente una cadena de Flip-Flops conectados de tal modo que una salida de
un F-F maneja la entrada del siguiente F-F produciendo cambios de estado en una secuencia
determinada cada vez que se aplica un pulso a la entrada del circuito, sus tipos de conexiones
determinan las caractersticas del contador.

Para nuestro proyecto hemos usado un contador sincrnico de 3 bits, construido a base de flip-flops
JK, los cuales tienen conectadas sus entradas de reloj en paralelo y sus salidas QA, va conectada a
las entradas J y K del siguiente flip-flop (FF2) y as sucesivamente por lo que estara en modo de
mantenimiento hasta que la salida del FF1 les d un 1 lgico lo que los colocara en modo de
conmutacin a FF2, al estar las entradas del reloj en paralelo, la transicin del primer pulso del
nivel ALTO a BAJO, FF1 se activa mientras que FF2 se coloca en modo de conmutacin y FF3
sigue en mantenimiento generando la cuenta 001. En el segundo pulso FF1 se desactiva y FF2
conmuta generando la salida 010, si en el tercer pulso estuviera la salida FF2 conectada

directamente a las entradas J y K del FF3 se generara la cuenta mxima 111, por que el FF2 se
encuentra en estado de mantenimiento en este caso activado por el pulso anterior, teniendo en modo
de conmutacin a FF3 el cual, junto con FF1 se activara en el pulso 3. Para evitar este
inconveniente se conecta la salida del FF1 y del FF2 a las entradas de una puerta AND y las salidas
de la puerta AND a las entradas J y K de FF3, colocndolo en modo de conmutacin solamente
cuando FF1 y FF2 estn activados, es decir, en el pulso 3. Generando en el pulso 4 de reloj que se
desactiven FF1 y FF2 y se active FF3 generando la cuenta 100 y en los siguientes pulsos se
generarn.

Secuencia del contador:

Diagrama de tiempos del contador:

Simulacin Del Circuito

El simulador que se utilizo es el Livewire, en la figura 3 podemos observar un screenshot de la
simulacin:

Figura 3.

Enlace del funcionamiento del circuito:

https://www.youtube.com/watch?v=44ESBuVCyco&feature=youtu.be

CONCLUSIONES

La respuesta natural de un condensador permite que al conectarlo con elementos circuitales

como resistencias y otros como amplificadores operacionales, se pueda generar pulsos con
intervalos de tiempo calculados, los cuales son tiles en circuitos donde se necesitan generar
seales de diferentes formas.

El circuito integrado 555 es un dispositivo ampliamente utilizado para la generacin de

seales de impulsos, el cual, en las aplicaciones digitales donde se necesitan
temporizadores, se convierten en una herramienta indispensable.

Dentro de la electrnica digital, los Flip Flops son elementos bsicos de memoria, esto
significa que permiten almacenar informacin en forma de 1s y 0s la cual puede ser
utilizada ms adelante.

Se busc que el alumno llegara a adquirir habilidades que hoy por hoy son para su bienestar
fundamental, al desarrollar este trabajo hemos entendido la mayora de los conceptos y
estudios referentes a los temas que investigamos y aplicamos a lo largo del semestre.

REFERENCIAS BIBLIOGRAFICAS

Electrnica Digital I, Universidad Nacional de Colombia, recuperado (2014)

http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/070401.htm

Jos Emanuel (07/01/2010), Tutorial para la utilizacin de mapas Karnaugh, recuperados

de Youtube (2014)

https://www.youtube.com/watch?v=DwdyHY3-nGs

Gonzlez

Juan, Octubre del 2002, Circuitos y sistemas Digitales, Departamento de

Electrnica y Comunicaciones Universidad Pontifica de Salamanca en Madrid, recuperado (2014)

http://www.iearobotics.com/personal/juan/docencia/apuntes-ssdd-0.3.7.pdf