Kedi U3 Ea Sava

Evidencia de
Aprendizaje
DISEO DE CIRCUITOS SECUENCIALES
25 DE SEPTIEMBRE DE 2016
SANTIAGO VILLAVICENCIO ACEVEDO

AL11502235
al11502235@unadmexico.mx
UNIVERSIDAD ABIERTA Y A DISTANCIA DE MXICO

ELECTRNICA DIGITAL | UNIDAD 3
CIRCUITOS SECUENCIALES
ING. TELEMTICA
Electrnica Digital
Unidad 3: Circuitos Secuenciales
Evidencia de Aprendizaje: Diseo de Circuitos Secuenciales
Introduccin
El diseo de circuitos secuenciales, al igual que en los circuitos combinaciones, se trata de implementar a
partir de un requerimiento dado, un circuito electrnico que cumpla con ese requerimiento. Conocer y
aplicar el diseo de circuitos secuencias es importante ya que a travs de ello se desarrollar las habilidades
necesarias para que, en combinacin con el diseo de circuitos secuenciales, sea posible implementar
circuitos de un mayor grado de complejidad, ya que los circuitos secuenciales por si solos no sirven de
mucho y requieren ser alimentados por medio de circuitos combinacionales que proporcionen las
caractersticas de entrada adecuada para obtener la salida que se espera.
Marco Terico
Para el diseo de circuitos secuenciales es importante conocer cmo se comportan los Flip-Flop no en un
instante aislado del tiempo, sino a lo largo de una sucesin de estados. Para ello es que se deben conocer
las tablas de verdad de los Flip-Flop:
R
0
1
0
1
TABLAS DE VERDAD DE LOS FLIP-FLOP

J
K
Q(t+1)
D
0
0
Qt
0
0
1
0
1
1
0
1
1
1
Qt
Q(t+1)
Qt
0
1
N/A
Q(t+1)
0
1
T
0
1
Q(t+1)
Qt
Qt
Dado que al momento de disear nos interesa conocer que entradas requiere tener un FF para pasar del
estado actual al siguiente, se hace necesario la conversin de estas tablas de verdad en tablas de excitacin
que nos permitan conocer el estado requerido en las entradas de los FF para lograr el estado esperado. Se
tomar entonces el estado actual como y al estado siguiente como +1 :
0
0
1
1
+
0
1
0
1
TABLAS DE EXCITACIN DE LOS FLIP-FLOP

S
R
J
K
0
X
0
X
1
0
1
X
0
1
X
1
X
0
X
0
D
0
1
0
1
T
0
1
1
0
Las X en las tablas de excitacin significan que para obtener ese cambio de estado el valor en esa entrada
puede ser 0 o 1 y aun as obtener la transicin.
Una vez que se conoce lo anterior, es posible comenzar a disear circuitos secuenciales mediante la
utilizacin de FF, para ello es necesario contar con un requerimiento que usualmente se entrega en forma
descriptiva o bien mediante un diagrama que indica la secuencia que deben seguir los estados del circuito.
Del diagrama de estados, debemos asignar valores binarios al cada uno de los estados, para de esta forma
poder trabajar con componentes lgicos como FF y Compuertas. Con nuestro diagrama de estados
codificado en binario, podemos generar nuestra tabla de estados donde indiquemos de forma tabular la
interaccin entre las entradas y los estados del circuito dos momentos consecutivos de tiempo.
AL11502235
Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016
S
0
0
1
1
Electrnica Digital
La cantidad de Flip-Flops se puede obtener directamente de la catidad de salidas que se necesiten, sin
embargo mediante la siguiente ecuacin se puede detemrinar de manera exacta la cantidad de Flip-Flops
necesarios para la implementacin del circuito:
= 2
Donde es la cantidad de estados requeridos por el diagrama de estados, y la cantidad de Flip-Fliops
necesaria, por lo tanto basta con despejar esta ltima para obtener la cantidad de Flip-Flops a usar.
Una vez que se conoce el nmero de FF, se debe elegir el tipo de stos a utilizar para implementar el
circuito, esto depender del tipo de aplicacin o de que tipo permita una implementacin con la lgica
combinacional ms sencilla.
Se deben obtener las ecuaciones de salida del circuito, esto se hace completando la tabla de estados con
los valores requeridos para cada FF dependiendo del cambio de estado de la salida correspondiente. Por
ejemplo, si hemos codificado con 4 bits cada estado, tendremos 4 salidas y 4 FF, por lo tanto, es necesario
establecer los valores que tendr cada FF en sus entradas para pasar del estado de un bit al estado
siguiente de ese mismo bit, obteniendo as tablas de excitacin de los FF especficas para cada cambio de
estado.
Cuando se obtengan las ecuaciones ya estamos en condiciones de dibujar el circuito usando los FF y
convirtiendo las ecuaciones a sus equivalentes esquemticos para realizar el diagrama del mismo.
Se simula el circuito para verificar su funcionamiento en un simulador informtico.
Por ltimo, se construye el circuito con componentes fsicos respetando el diagrama obtenido.
AL11502235
Cada entrada de FF formar una tabla de verdad con el estado actual de las salidas y las entradas si las
hubiese, de las que deberemos obtener las ecuaciones del circuito que representaran la lgica
combinacional necesaria para cada entrada del FF.
Electrnica Digital
Ejercicios 1
Disea un circuito secuencial con flip-flops tipo J-K y con flip-flops tipo D, con salidas A, B y C que siga la
siguiente secuencia, simlalo e implemntalo fsicamente (puedes usar los Circuitos integrados 74HC73 y
74HC74, como reloj un 555 configurado con frecuencia de 10hz).
101
111
011
000
001
010
110
100
Determinamos el estado prximo del circuito observando la secuencia en el diagrama y lo plasmamos en

la tabla de estados.
ESTADO
ACTUAL
A B
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
C
1
1
0
0
0
0
1
1
ESTADO
PROXIMO
A
B C
1
1 1
0
0 0
0
1 0
1
0 0
1
1 0
0
0 1
0
1 1
1
1 1
Se determina el nmero de Flip-Flops necesarios para = 8

8 = 2
log 8
=
=3
log 2
Se requieren 3 Flip-Flops para este circuito, vamos a utilizar primero los de tipo JK, para ello, partimos de
la tabla de excitacin del FF para obtener la tabla de excitacin del circuito:
AL11502235
Comenzamos por realizar la tabla de estados del circuito, asignamos las salidas A, B, y C al circuito en cada
estado en el mismo orden que aparecen.
Electrnica Digital
ESTADO
ACTUAL
A
1
1
0
0
1
1
0
0
B
0
1
0
1
0
1
0
1
ESTADO
PROXIMO
C
1
1
0
0
0
0
1
1
A
1
0
0
1
1
0
0
1
B
1
0
1
0
1
0
1
1
C
1
0
0
0
0
1
1
1
SALIDAS
A
J
X
X
0
1
X
X
0
1
B
K
0
1
X
X
0
1
X
X
J
1
X
1
X
1
X
1
X
C
K
X
1
X
1
X
1
X
0
J
X
X
0
0
0
1
X
X
K
0
1
X
X
X
X
0
0
Haciendo uso de mapas de Karnaugh obtenemos las ecuaciones para cada entrada:
10
BC
A
00
01
11
00
01
11
10
BC
A
10
BC
A
00
01
11
00
01
11
10
= +
00
01
11
X
=
AL11502235
BC
A
10
BC
A
00
01
11
10
BC
A
Electrnica Digital
Con los resultados obtenidos se dibuja el circuito secuencial:
ESTADO
ACTUAL
A
1
1
0
0
1
1
0
0
B
0
1
0
1
0
1
0
1
ESTADO
PROXIMO
C
1
1
0
0
0
0
1
1
A
1
0
0
1
1
0
0
1
B
1
0
1
0
1
0
1
1
C
1
0
0
0
0
1
1
1
SALIDAS
A
B
C
D
D D
1
1
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
1
1
Con mapas de Karnaugh obtenemos las ecuaciones correspondientes:
BC
A
00
01
11
10
BC
A
00
01
11
= + =
AL11502235
10
BC
A
00
01
11
10
= +
= + +
Dado que el ejercicio pide estudiar esta implementacin tambin con FF tipo D, partimos de la misma
base, pero cambiamos la tabla de excitacin para trabajar con FF de tipo D.
Electrnica Digital
Con las ecuaciones obtenidas podemos dibujar el esquema del circuito:
Con este cambio agregamos una entrada que bsicamente cumplir con la funcin de regresar el circuito
al estado inicial 111 para que despus al partir de ah, pueda hacer la transicin a 111 y esta pueda
apreciarse. Este cambio no afecta el funcionamiento normal del ciclo, ser un botn que cuando se
presione pasar de cualquier estado actual al estado inicial 111 en el siguiente pulso de reloj.
AL11502235
Sin embargo, ambos circuitos tienen un problema, y es que es necesario poner manualmente el estado
inicial 101 en los circuitos para poder observar la transicin de este estado al 111, ya que, de
implementarse de la forma vista, no podramos volver al estado inicial, incluso al cortar la energa de los
circuitos lo ms probable es que inicien en estado 000 y por lo tanto nunca sea posible ver la transicin
del estado inicial al siguiente. Tendramos que poner en por tanto los valores manualmente en los
circuitos, cosa que la simulacin es relativamente sencillo, en los JK, pero incluso en la simulacin es casi
imposible en los D, por lo tanto, he implementado una solucin que me permita ver la transicin del estado
inicial 101 al 111, cuando yo quiera, y esto lo logro modificando el diagrama de la siguiente forma:
Electrnica Digital
Por lo tanto, dado que hicimos un cambio en la estructura del diagrama, tendremos que realizar de nuevo
la tabla de estados y excitacin del circuito, quedando de la siguiente forma:
ESTADO
ACTUAL
ESTADO
PRXIMO
SALIDAS
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
1
0
1
1
1
1
1
1
1
1
0
0
1
1
X
X
X
X
1
1
1
1
X
X
X
X
X
X
X
X
0
0
1
1
X
X
X
X
0
0
0
0
1
1
X
X
1
1
X
X
0
0
X
X
0
0
X
X
X
X
1
0
X
X
1
1
X
X
1
1
X
X
1
1
0
X
0
X
0
X
1
X
1
X
1
X
1
X
1
X
X
0
X
0
X
0
X
1
X
0
X
0
X
0
X
0
BC
yA
00
01
11
10
BC
yA
00
01
11
10
00
00
01
01
11
11
10
10
= +
AL11502235
ENT
Electrnica Digital
BC
yA
00
01
11
10
BC
yA
00
01
11
10
00
00
01
01
11
11
10
10
= + +
10
BC
yA
00
01
11
00
01
11
10
00
00
01
01
11
11
10
10
= +
Con las ecuaciones obtenidas podemos entonces desarrollar un circuito que nos permita ver el ciclo, as
como regresar al estado inicial desde cualquier estado intermedio.
Partiremos entonces de este diseo para implementar el circuito fsico. Comenzamos desarrollando
nuevamente el diseo del circuito haciendo uso de un entorno real, para ello usaremos la herramienta
Proteus8 para poder disear con los circuitos reales que usaremos.
AL11502235
BC
yA
74HC04
U6:A
74HC08
U5:A
74HC32
U4:A
SW-SPDT
SW2
TR
CV
8
3
14
U4:C
8
LED-RED
D2
U4:B
270
R5
DIODE
D1
CLK
R4
13
10
74HC32
D4
270
D3
R3
270
74HC32
R2
D5
270
10
5
K
CLK
74HC73
12
100uF
C1
SW3
10k
POT2
U2:B
Q
SW-SPDT
SW1
74HC73
555
U2:A
TH
DC
U1
10k
10k
R7
5V
V1
10k
R1
R
2
VCC
POT1
GND
1
1k
100%
AL11502235
Q
13
12
74HC08
U5:D
74HC08
U5:B
11
10
13
12
74HC08
U5:C
74HC32
U4:D
11
14
CLK
74HC73
U3:A
68%
R6
13
12
Electrnica Digital
Electrnica Digital
Una vez verificado que el circuito simulado funciona adecuadamente usando componentes reales, se
procede al armado del circuito en fsico en un protoboard.
Se puede observar el funcionamiento del circuito en el siguiente link: https://youtu.be/XnJKSD3hqhw
AL11502235
Para el reloj usaremos el mismo circuito de 555 usado en actividades anteriores, interconectamos ambos
circuitos por un lado la energa y por otro el pulso de reloj.
10
Electrnica Digital
Ejercicio 2
Disea un circuito secuencial con flip-flops J-K, simlalo e implemntalo fsicamente. Debe de realizar la
siguiente secuencia:
111
000
101
010
011
100
001
En este caso tenemos un problema muy similar al anterior, de igual forma vemos que tenemos 8 estados,
en este caso todos ellos se encuentran dentro del ciclo por lo que la implementacin ser mucho ms
sencilla, del ejercicio anterior podemos reciclar la cantidad de FF, ya que al ser la misma cantidad de
estados el nmero de FF a usar ser el mismo. Comenzamos por la tabla de estados (Nombraremos a las
salidas igual que en el ejercicio anterior A, B y C respectivamente) y llenamos las columnas de salida de
acuerdo a la tabla de excitacin del FF Tipo JK:
ESTADO
ACTUAL
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
ESTADO
PROXIMO
C
0
1
0
1
0
1
0
1
A
1
1
0
0
0
0
1
1
B
1
1
0
0
1
1
0
0
C
1
0
0
1
0
1
0
1
A
J
1
1
0
0
X
X
X
X
K
X
X
X
X
1
1
0
0
SALIDAS
B
J
K
1 X
1 X
X 1
X 1
1 X
1 X
X 1
X 1
C
J
1
X
0
X
0
X
0
X
K
X
1
X
0
X
0
X
0
Procedemos a obtener las ecuaciones booleanas por medio de mapas de Karnaugh:
AL11502235
110
11
Electrnica Digital
BC
A
00
01
11
10
BC
A
00
01
11
10
BC
A
00
01
11
10
BC
A
00
01
11
10
= 1
= 1
BC
A
10
BC
A
00
01
11
00
01
11
10
Con las ecuaciones obtenidas implementamos el diagrama conceptual del circuito que requerimos realizar
para que dicho ciclo se cumpla:
A partir de este diseo esquemtico, y comprobando su funcionamiento terico, procedemos a pasar ese
diseo a Proteus8 para realizar su implementacin y esquema electrnico con componentes reales:
AL11502235
12
Electrnica Digital
POT1
69%
R6
10k
1k
R1
10k
4
5V
DC
5
SW1
39%
V1
VCC
U1
POT2
R5
10k
270
D1
SW-SPDT
CV
DIODE
TR
D2
TH
SW-SPDT
GND
SW3
SW2
LED-RED
555
C1
100uF
R3
R4
270
270
270
U2:B
U3:A
74HC73
74HC73
74HC73
CLK
K
13
10
CLK
K
14
12
CLK
K
12
13
R2
U2:A
14
U4:A
1
3
2
74HC08
La implementacin fsica del circuito quedara de la siguiente manera:
AL11502235
13
Electrnica Digital
El funcionamiento del circuito puede verse en el siguiente video:

https://youtu.be/gMyExU0BA60
AL11502235
14
Electrnica Digital
Conclusiones
Durante el desarrollo de estos ejercicios fui capaz de comprender la importancia del adecuado proceso en
el diseo de circuitos secuenciales desde un diagrama de estados. Es importante poner especial atencin
en la secuencia que se lleva de un estado a otro, ya que el mnimo error en esta parte puede provocar que
el circuito simplemente no funcione.
Respecto al ejercicio del problema 1, me pareci bastante interesante el hecho de que hubiera un estado
inicial que solo se d tericamente una sola vez, sin embargo, los flip-flops, iniciaban por defecto en la
posicin 000, haciendo que nunca se tocara el estado inicial. La indicacin del profesor al plantearle esa
duda fue clara: tienes que poner manualmente esa salida en los flip-flops antes de iniciar el reloj. En el
caso de los JK es relativamente sencillo en el simulador usando los pines R y S dependiendo del estado que
quisiera ponerle al FF, en el D se complicaba un poco ms ya que se provocaban cortocircuitos al intentar
poner un valor en un FF de forma manual. Sumado a eso el integrado 74HC73 no cuenta con pin S y el R
siempre va a voltaje para funcionar tuve que idear otra forma de poder llegar al estado inicial sin mayor
complicacin, lo que me llev a sumarle complejidad al circuito con la adicin de una variable que me
permitiera llegar al estado inicial en cualquier momento para que fuera evidente el cambio de estado en
ese punto, sin duda fue una de las actividades ms enriquecedoras que he realizado.
Bibliografa
"Henry Arau" . (30 de Enero de 2014). Diseo de Circuitos Secuenciales Sincronos 3. Obtenido de YouTube:
https://youtu.be/eVxhQ6I3GC8
"Henry Arau". (30 de Enero de 2014). Diseo de Circuitos Secuenciales Sincronos 1. Obtenido de YouTube:
https://youtu.be/9uSswKm8zEk
"Henry Arau". (30 de Enero de 2014). Diseo de Circuitos Secuenciales Sincronos 2 . Obtenido de YouTube:
https://youtu.be/Uc6FRESbvAU
Departamento de Electronica y Comunicaciones Universidad Pontifia de Salamanca en Madrid. (21 de
Mayo de 2010). Curso Completo de Electrnica Digital. Obtenido de Edudevices.com.ar:
http://www.edudevices.com.ar/download/articulos/digitales/Cur_dig_14.pdf
ElectroTodos. (7 de Diciembre de 2015). Generador de pulsos Astable y Monoestable | 555 | Ideal para
aprender . Obtenido de YouTube: Generador de pulsos Astable y Monoestable | 555 | Ideal para
aprender
Floyd, T. L. (2006). Fundamentos de Sistemas Digitales (Novena ed.). Madrid: Prentice Hall.
AL11502235
"dilero3007". (13 de Noviembre de 2012). diseo de un circuito secuencial. Obtenido de YouTube:

https://youtu.be/Ip_8l1G8Fcw
15

Kedi U3 Ea Sava

Enviado por

Dados do documento

Descrição original:

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Kedi U3 Ea Sava

Enviado por

Direitos autorais:

Formatos disponíveis

Evidencia de

SANTIAGO VILLAVICENCIO ACEVEDO

UNIVERSIDAD ABIERTA Y A DISTANCIA DE MXICO

TABLAS DE VERDAD DE LOS FLIP-FLOP

TABLAS DE EXCITACIN DE LOS FLIP-FLOP

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

Determinamos el estado prximo del circuito observando la secuencia en el diagrama y lo plasmamos en

Se determina el nmero de Flip-Flops necesarios para = 8

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

Con los resultados obtenidos se dibuja el circuito secuencial:

Con mapas de Karnaugh obtenemos las ecuaciones correspondientes:

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

Unidad 3: Circuitos Secuenciales

Evidencia de Aprendizaje: Diseo de Circuitos Secuenciales

Se puede observar el funcionamiento del circuito en el siguiente link: https://youtu.be/XnJKSD3hqhw

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

Procedemos a obtener las ecuaciones booleanas por medio de mapas de Karnaugh:

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

La implementacin fsica del circuito quedara de la siguiente manera:

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

El funcionamiento del circuito puede verse en el siguiente video:

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

Evidencia de Aprendizaje: Diseo de Circuitos Secuenciales

SANTIAGO VILLAVICENCIO ACEVEDO

Electrnica Digital | Unidad 3 | Evidencia de Aprendizaje | 25/09/2016

"dilero3007". (13 de Noviembre de 2012). diseo de un circuito secuencial. Obtenido de YouTube:

Você também pode gostar