Escolar Documentos
Profissional Documentos
Cultura Documentos
INDUSTRIALES Y DE TELECOMUNICACIN
UNIVERSIDAD DE CANTABRIA
INGENIERO DE TELECOMUNICACIN
INGENIERA DE TELECOMUNICACIN
CALIFICACIN DEL PROYECTO FIN DE CARRERA
Realizado por: Rodrigo Miranda Gonzlez
Director del PFC: Jos ngel Garca Garca
Ttulo: Amplificador Clase E de Banda Ancha en Tecnologa GaN
HEMT
Title: Broadband Class E Amplifier over GaN HEMT Technology
Presentado a examen el da:
para acceder al Ttulo de
INGENIERO DE TELECOMUNICACIN
Composicin del Tribunal:
Presidente (Apellidos, Nombre): Tazn Puente, Antonio
Secretario (Apellidos, Nombre): Garca Garca, Jos ngel
Vocal (Apellidos, Nombre): Mediavilla Sanchez, Angel
Fdo.: El Presidente
Fdo.: El Secretario
Fdo.: El Vocal
V B del Subdirector
Agradecimientos
En primer lugar agradecer a toda mi familia, y con mencin especial a mis padres,
todo el apoyo recibido durante estos aos de estudio ya que sin ellos este camino
nunca hubiese sido posible.
Agradecer tambin a todos los compaeros, que de una manera u otra han
contribuido a la realizacin de este bonito propsito, resaltando aquellos que se
hicieron, aparte de compaeros, amigos durante esta etapa de mi vida.
A Nieves, gracias por tu ayuda y ser siempre tan amable, al igual que Sandra por
realizar el trabajo pedido, ya que sin su colaboracin este proyecto no hubiera sido
posible.
ndice
1. Introduccion...6
1.1.
1.2.
Objetivos8
1.3.
Estructura de la memoria..9
1.4.
Referencias...9
Transmisor cartesiano.11
2.2.
Transmisor polar...12
2.3.
Transmisor outphasing...13
2.4.
Amplificadores de potencia14
2.5.
2.4.2.1.
2.4.2.2.
Referencias..21
3.1.2.2.
3.1.2.3.
Referencias.49
4.2.
4.3.
4.4.
4.5.
4.6.
Simulacion Load-Pull...57
4.7.
4.8.
Red de polarizacin..67
5.2.
Medidas realizadas69
Conclusiones.78
6.2.
1- INTRODUCCIN
importante
es
la
eficiencia
en
una
estacin
base
que
(alrededor del 25% del total), se debe a la mala eficiencia del amplificador de
potencia.
El transmisor polar y el transmisor outphasing consiguen encontrar un
buen compromiso entre la linealidad y eficiencia, cumpliendo los criterios de
amplificacin y tasas de transmisin de informacin requeridas en transmisin
inalmbrica.
1.2- Objetivos
En la evolucin hacia esquemas de transmisin inalmbrica de alta
eficiencia, como las anteriormente mencionadas,
destaca el uso de
1.4. Referencias.
[1]
2. TIPOS DE
TRANSMISORES Y
AMPLIFICADORES DE
POTENCIA.
10
xI(t)
xi[n]
DAC
Transmisor
Banda Base
b[n]
x(t)
Oscilador de
portadora RF
90
Unidad
DSP
Amplificador
de Potencia
de RF lineal
DAC
xq[n]
xQ(t)
Modulacin
I/Q
(2.1)
11
Amplificador Clase S
+ VDD
xi[n]
xAM(t)
xAM[n]
DAC
b[n]
Transmisor
Banda
Base
Modulador
Digital
Clase-S
Filtro de
Reconstruccin
Conversor
Cartesiano
a Polar
Reloj
Muestreador
Unidad
DSP
DAC
xq[n]
xPM[n]
xPM(t)
VDD(t)
yAM(t)
Modulador
PM
Oscilador de
portadora RF
xPM(t)
yPM(t)
Amplificador de
Potencia de RF en
Modo Conmutado
(2.2)
12
2.3-
Pin DC
Pin RF
Pout RF
RF AP
Eficiencia de drenador ( D ).
Eficiencia completa ( ).
14
PoutRF
PinDC
(2.3)
PoutRF - PinRF
1
D 1 -
PinDC
G
(2.4)
PoutRF
D
PinRF PinDC D
1
G
(2.5)
Linealidad
La linealidad de un amplificador da una idea de la capacidad del
dispositivo para reproducir correctamente en la salida la amplitud y la fase de la
seal de entrada.
Es decir, el dispositivo es lineal a la frecuencia de trabajo si la amplitud de
la seal de salida vara linealmente con la amplitud de la seal de entrada, y
adems, la diferencia entre la fase de la seal de salida y la de la seal de
entrada permanece constante.
Cuando el dispositivo es no lineal, la seal de salida aparece
distorsionada: la amplitud de salida se comprime y la fase deja de ser
constante.
La linealidad es funcin de la porcin de tiempo que el amplificador
permanece en la regin de funcionamiento de saturacin, mostrada en la
Figura 2.5:
15
16
entrada.
Debido
esto
el
amplificador
clase
tambin
tiene
un
19
corte la mayor parte del periodo de dicha seal y amplifica slo durante cortos
intervalos, se puede decir que casi funciona como un conmutador.
Se aumenta la eficiencia respecto a los anteriores, a costa de reducir la
linealidad. Puede llegarse tericamente a eficiencias del 100%, a medida que el
ngulo de conduccin se aproxima a cero. Pero esto conlleva que la ganancia
vaya disminuyendo, de manera que la potencia de excitacin necesaria va
aumentando.
La respuesta de un clase C es esencialmente no lineal, incluso para la
frecuencia fundamental.
2.5- Referencias.
[1]
Beatriz Bedia Expsito, Optimizacin del Compromiso LinealidadEficiencia en Transmisores Polares, Proyecto fin de Carrera, Universidad
de Cantabria, Julio 2008.
[2]
[3]
21
3. AMPLIFICADOR DE
POTENCIA CLASE E.
22
23
Figura 3.2: Circuito de alta eficiencia clase E asumiendo corriente sinusoidal en la carga
25
v s
Ids 1 - a senw s t'
t
(3.2)
Ids
1 - a senw s t' dt'
Cs 0
(3.3)
v s 0 0
T
v s s
2
En este caso:
26
(3.4)
(3.5)
Ts
v s
2 0
t
(3.6)
Ids
w s t a cosw s t cos
w s Cs
(3.7)
Ya se pueden determinar a y :
a 1
2
1.862
4
(3.8)
2
tg -1 -32.48
(3.9)
v s t w s C s
0
0 ws t
ws t 2
0 ws t
0
i s t
Ids 1 a senw s t
(3.10)
ws t 2
(3.11)
Vds
2
Ids
1
1
v s t dt
Ts 0
w s Cs
Ids w s C s Vds
(3.12)
(3.13)
(3.14)
Ids
Imax
Imax
1
2
C s Vds 2 1 a 56.5 C s Vds
2 C s Vds
2
(3.15)
v s t
e jnw s t
(3.16)
n-
Donde:
Ts
2
Kn
1
v s t e - jnw s t dt
Ts 0
(3.17)
Para n=1:
Ts
Ids
K1
w s C s Ts
w s t a cosw
t cos e - jw s t dt
(3.18)
directamente los
resultados.
v s1 a 0 Ids senw s t 0
29
(3.19)
(3.20)
2 K1
Ids
1
2 4 3
w s Cs
16 4
2
K 1 tg -1
2
2
2
8-
(3.21)
(3.22)
a0
0.28015
e j0
e j49.0524
a
w s Cs
(3.23)
Figura 3.4: Red de carga externa vista por el dispositivo conmutador a frecuencias de RF
30
1
R
j ws C
(3.24)
1
0.28015 j49.0524
R
e
j ws C
w s Cs
(3.25)
1
1
2 f s R 5.447
2 f s R
1
4
2
2
4
16
4
C Cs
1
Cs
3
QL
Q
L
16 4
(3.26)
5.447
1.153
1
(3.27)
Q L Q L 1.153
ws L
R
(3.28)
C C s
Q L 2.08
QL
(3.29)
31
32
Figura 3.6: Red de carga externa del circuito clase E vista a la salida del dispositivo
conmutador a la frecuencia de operacin
R
1 j w s C R
(3.30)
K0
e j0
w s Cs
(3.31)
donde:
K 0 w s Cs
a0
a
0.28015
0 0 49.0524
(3.32)
(3.33)
33
K0
w Cs
2
s
w s Cs R
sen 0 cos 0
1
K 0 cos 0
w s Cs R
1
1
w s R K 0 cos 0
(3.34)
(3.35)
34
(3.36)
0.281
R
w s Cs
(3.37)
O lo que es lo mismo:
w s Cs
e j0
K0
(3.38)
35
A la frecuencia de trabajo:
Ynet1 Y1
G j w s C j Y1 tg1 l1
Y1 w s C tg1 l1 j G tg1 l1
(3.39)
Parte real:
(3.40)
Parte imaginaria:
w s C s sen 0 Y1 w s C tg 1 l1 G tg 1 l1
2
K 0 Y1 w s C Y1 tg 1 l1 Y1 w s C tg 1 l1 G 2 tg 1 l1 0
(3.41)
(3.42)
tg1 l1 1
(3.43)
1 l1 tg 1 tg1 l1
(3.44)
0 2 l 2 90
2 l 2 tg 1 tg 2 l 2
(3.45)
37
gran
Por lo tanto los nicos parmetros de diseo son las longitudes de las
lneas, y se espera que la impedancia presentada al segundo armnico sea
grande.
Figura 3.10: Circuito clase E con lneas de transmisin, presentando una impedancia
de circuito abierto al segundo armnico en la puerta de salida
K0
e j0
w s Cs
(3.46)
Figura 3.11: Circuito clase E con lneas de transmisin, presentando una impedancia de
circuito abierto al segundo y tercer armnico en la puerta de salida
40
v s t w s C s
0
0 ws t
(3.47)
ws t 2
e jnw s t
n-
41
(3.48)
donde:
Ts
2
1
v s t e - jnw s t dt
Ts 0
(3.49)
Ids
w s t a cosw s t cos e - jnw s t dw s t
2 w s Cs 0
(3.50)
Kn
sustituyendo:
Kn
(3.51)
donde:
an
2 Kn
(3.52)
Ids
K n
2
(3.53)
quedando:
Ids
w s Cs
Kn
Ids
w s Cs
1
2
n
si n impar, n 1
2n j
2
2 n 1 - n
si n par, n 0
(3.54)
Los casos especiales (n=1) y (n=0) son tratados por separado como
anteriormente. Los resultados son:
K1
Ids
w s Cs
2
j
1
4
8
(3.55)
K 0 Vds
Ids
w s Cs
(3.56)
42
44
partir de las curvas I-V del transistor, y ser la principal responsable del
funcionamiento no ideal del circuito.
En esta seccin se analizarn los efectos de esta resistencia de estado
ON (Rs). El modelo de puerta de salida del transistor aqu utilizado es una
modificacin del propuesto por Sokal y Redl
Se asume, como se hizo anteriormente, que la corriente en la red de
carga es sinusoidal. Durante el estado ON del interruptor, la ley de Ohm
determina la tensin del mismo:
v s t R s Ids 1 a r senw s t r
Ts
t Ts
2
(3.57)
(3.58)
T
v s s R s Ids 1 a r sen r
2
(3.59)
T
dv s s
2 0
dt
(3.60)
(3.61)
integrando:
t
I
v s t ds 1 a r senw s t' r dt' R s Ids 1 a r sen r
Cs 0
(3.62)
v s 0 R s Ids 1 ar senr
(3.63)
donde:
Para
satisfacer
la
condicin
de
frontera
en
t=0,
determinada
45
v s t
Ids
w s t a r cosw s t r cos r R s Ids 1 a r sen r
w s Cs
(3.64)
a r cos r
(3.65)
w s Cs R s
2
(3.66)
ar 1 w s Cs R s
2
1
r tg
w s Cs Rs
2
1
(3.67)
(3.68)
cuando
w s C s R s
(3.69)
T
v s s
2
(3.70)
(3.71)
v s t s s
(3.72)
Ts
R I 1 a senw t
t Ts
r
s
r
s ds
2
Ts
Vds
1
v s t dt
Ts 0
(3.73)
2 R s w s C s R 2s
Ids
w s Cs
(3.74)
(3.75)
donde Pin0 y Pout0 son las potencias de entrada y salida para el circuito clase E
ideal (Pin0=Pout0), y Pinr y Poutr son las potencias de entrada y salida para el
circuito clase E analizado en esta seccin.
La potencia de entrada (DC) viene determinada por VdsIds.
La potencia de salida (RF) es proporcional a a r2, el cuadrado del mdulo
de la corriente que circula a travs de la red de carga a la frecuencia de trabajo.
Poutr
a2
r2
Pout0
a0
(3.76)
Pinr
Vg1 Ig1
(3.77)
1 w s Cs Rs
2
d
2
2
1
1 w s C s R s
4
(3.78)
47
Figura 3.15: Eficiencia de drenador en funcin del producto wsCsRs para el circuito clase E
48
Infraestructura celular
3.2- Referencias
[1]
N. A. Sokal,
Tuned Single-Ended Switching Power Amplifiers, IEEE Journal of SolidState Circuits, Vol. SC-10, N 3, Junio 1975
[2]
[3]
[4]
49
4. SIMULACIN Y
DISEO DEL
AMPLIFICADOR
CLASE E SOBRE GAN
HEMT
50
Swp Max
360GHz
2.
0
6
0.
0.8
1.0
S22_OFF
S(2,2)
0
3.
CGH35030_3n8
.0
0.
4
5.0
0.2
10.0
5.0
4.0
3.0
2.0
1.0
0.8
0.4
0.6
0.75 GHz
r 0.633655 Ohm
x -58.7555 Ohm
2
-0.
4
.0
-5.
0
0.95 GHz
r 0.522243 Ohm
x -45.8963 Ohm
-10.0
0.2
10.0
-3
.0
.0
-2
Swp Min
0.5GHz
-1.0
-0.8
-0
.6
.4
-0
Figura 4.1 Evolucin del parmetro S22 para el CGH35030F con VDS=28 V y VGS= -3.8 V
Una estimacin inicial se consigue de la medida del S22 para Vgs y Vds
iguales a cero.
A partir del parmetro S22 obtenemos la impedancia de salida, mediante
la cual podremos calcular la Ron, tomando la parte real de esta
impedancia.
S 22 Zout
Ron Re al ( Zout ) 0.5
Si V1(t)= Vgs(t) tendr que ser una seal pulsada entre 0 y 1 voltio.
Si V1= Vgs= 0V entonces Ids= 0 independiente de VdsAbierto
Si V1= Vgs= 1V entonces Ids= (1/Ron)*VdsCorto( conduccin)
Vds
I ds
(4.1)
53
Poutr
Pinr
1 w s C s R ON
2
d
2
1
1 w s C s R ON 2
4
(4.2)
RDC
Vds
I ds
1 w s C s R ON
2
18.705 ; d
95.594 (4.3)
2
2
1
1 w s C s R ON
4
RDC
Vds
I ds
1 w s C s R ON
2
14.611 ; d
94.418 (4.4)
2
2
1
1 w s C s R ON
4
54
Z net1
a0
0.28015
e j0
e j49.0524
a
w s Cs
(4.5)
0.1836
0.2116
j
Zopt 10.789 j12.434
Cout
Cout
Zopt 50
out
0.66297 fase 150.85
Zopt 50
Zopt
0.1836
0.2116
j
Zopt 8.4277 j 9.7129
Cout
Cout
Zopt 50
out
0.72079 fase 157.41
Zopt 50
Zopt
La Zopt seria valida si Ron= 0 y Roff=, con lo que se espera que el valor
de la impedancia optima difiera un poco del calculado.
55
DCVS
ID=V1
V=28 V
D=0.5
DT=D/0.75
SUBCKT
ID=S2
NET="Switch"
1
V_PLS
ID=V2
AMP=1 V
TW=DT ns
TR=0 ns
TF=0 ns
TD=0 ns
WINDOW=DEFAULT
Offset=0 V
DCVal=0 V
I_METER
ID=AMP1
IND
ID=L1
L=1e9 nH
HBTUNER
ID=TU2
Mag1=MagE750M
Ang1=PhaseE750M Deg
Mag2=1
Ang2=0 Deg
Mag3=1
Ang3=0 Deg
Fo=0.75 GHz
Zo=50 Ohm
CAP
ID=C3
C=1e9 pF
3
I_METER
ID=AMP2
V_METER
ID=VM2
V_METER
ID=VM1
CAP
ID=C1
C=Cout pF
Mag ( f ) 0.66297
Phase( f ) 150.85
Mag (2 f ) 1 Mag (3 f )
Phase(2 f ) 0 Mag (3 f )
En el caso de 950Mhz el circuito es el mismo que el anterior pero
modificando los valores de frecuencia donde corresponde:
56
PORT
P=1
Z=50 Ohm
DCVS
ID=V1
V=28 V
D=0.5
DT=D/0.95
SUBCKT
ID=S2
NET="Switch"
1
V_PLS
ID=V2
AMP=1 V
TW=DT ns
TR=0 ns
TF=0 ns
TD=0 ns
WINDOW=DEFAULT
Offset=0 V
DCVal=0 V
I_METER
ID=AMP1
IND
ID=L1
L=1e9 nH
HBTUNER
ID=TU2
Mag1=MagE950M
Ang1=PhaseE950M Deg
Mag2=1
Ang2=0 Deg
Mag3=1
Ang3=0 Deg
Fo=0.95 GHz
Zo=50 Ohm
CAP
ID=C3
C=1e9 pF
3
I_METER
ID=AMP2
PORT
P=1
Z=50 Ohm
V_METER
ID=VM2
V_METER
ID=VM1
CAP
ID=C1
C=Cout pF
Mag ( f ) 0.72079
Phase( f ) 157.41
Mag (2 f ) 1 Mag (3 f )
Phase(2 f ) 0 Mag (3 f )
58
59
PORT
P=1
Z=50 Ohm
SUBCKT
ID=S1
NET="5nH_M"
PORT
P=2
Z=50 Ohm
CHIPCAP
ID=C3
C=0.7 pF
Q=2103.9
FQ=0.5 GHz
FR=7.14 GHz
ALPH=-1
CHIPCAP
ID=C1
C=8.2 pF
Q=442.5
FQ=0.5 GHz
FR=2.23 GHz
ALPH=-1
60
p18: Pcomp_PORT_1_1_M_DB = 30
p16: Pcomp_PORT_1_1_M_DB = 40
Swp Max
4e+009
p18
p13
0.
p7
p15: Pcomp_PORT_1_1_M_DB = 45
p14: Pcomp_PORT_1_1_M_DB = 50
p13: DCRF_PORT_1 = 10
2.
p5
p8
p17: Pcomp_PORT_1_1_M_DB = 35
p12
p6
p10 p11
1.0
0.8
LP_Data_750MHz
p12: DCRF_PORT_1 = 20
p9
p11: DCRF_PORT_1 = 30
0.
3.
p15
p10: DCRF_PORT_1 = 40
p9: DCRF_PORT_1 = 50
p3
4.
p8: DCRF_PORT_1 = 60
5.
p14
p7: DCRF_PORT_1 = 70
p6: DCRF_PORT_1 = 80
0.
p5: DCRF_PORT_1 = 90
p4
10.0
10.0
5.0
4.0
3.0
2.0
1.0
0.8
0.6
0.4
0.2
7.5e+008
r 0.172285
x 0.140556
Pcomp_PORT_1_1_M_DB
Pcomp_PORT_1_1_M_DB Max
-10.
DCRF_PORT_1
p16
2
DCRF_PORT_1 Max
S(1,1)
Zopt_E_750MHz
.0
-4
.0
S(1,1)
1_2_cerca3_37psec_L2n5H_C0p9F_Cp_3p9F_Cs_47pF
-3
.0
S(1,1)
Res_C_sim
Swp Min
0
-1.0
-0.8
-0
.6
-2
.0
p17
.4
-0
Converged Points
-5
.
-0
p18: Pcomp_PORT_1_1_M_DB = 30
1.0
p17: Pcomp_PORT_1_1_M_DB = 35
p16: Pcomp_PORT_1_1_M_DB = 40
p12
Swp Max
3.03e+011
p18
p13
p14: Pcomp_PORT_1_1_M_DB = 50
p12: DCRF_PORT_1 = 20
p9
p11: DCRF_PORT_1 = 30
0.
p15
p15: Pcomp_PORT_1_1_M_DB = 45
p13: DCRF_PORT_1 = 10
p5
2.
p8
p10 p11
0.
p7
p6
0.8
LP_Data_750MHz
3.
p10: DCRF_PORT_1 = 40
p9: DCRF_PORT_1 = 50
p3
4.
p8: DCRF_PORT_1 = 60
5.
p14
p7: DCRF_PORT_1 = 70
p6: DCRF_PORT_1 = 80
0.
p5: DCRF_PORT_1 = 90
p4
10.0
10.0
5.0
4.0
3.0
2.0
0.8
0.6
0.4
1.0
Pcomp_PORT_1_1_M_DB Max
p16
2
DCRF_PORT_1
DCRF_PORT_1 Max
.0
-4
.0
Converged Points
S(1,1)
Zopt_E_750MHz
S(1,1)
1_2_cerca3_37psec_L2n5H_C0p9F_Cp_3p9F_Cs_47pF
S(1,1)
Res_C_sim
.0
Swp Min
0
-1.0
-0.8
-0
.6
-2
.0
-3
p17
.4
-0
-5
-0
Pcomp_PORT_1_1_M_DB
7.5e+008
r 0.366915
x 0.162618
-10.
0.2
Figura 4.9: Simulacin load-pull incluyendo red de terminacin en drenador a 750 MHz
p18: Pcomp_PORT_1_1_M_DB = 30
LP_Data_950MHz
9.5e+008
r 0.104116
x 0.402871
p17: Pcomp_PORT_1_1_M_DB = 35
0.8
1.0
p12
Swp Max
4e+009
2.
p14: Pcomp_PORT_1_1_M_DB = 50
p5
p8
p11
0.
p9
p3
0
3.
p13: DCRF_PORT_1 = 10
p7
4.
p12: DCRF_PORT_1 = 20
5.
p14
p11: DCRF_PORT_1 = 30
0.
p6
10.0
p4
p10
p16: Pcomp_PORT_1_1_M_DB = 40
p15: Pcomp_PORT_1_1_M_DB = 45
0.
p18
p10: DCRF_PORT_1 = 40
10.0
5.0
4.0
3.0
2.0
1.0
0.8
0.6
0.4
0.2
p9: DCRF_PORT_1 = 50
p8: DCRF_PORT_1 = 60
p7: DCRF_PORT_1 = 70
p15
p6: DCRF_PORT_1 = 80
-10.
p5: DCRF_PORT_1 = 90
p13
p16
.2
.0
-4
.0
.0
Swp Min
0
-1.0
-0.8
-0
.6
-2
.0
-3
p17
.4
-0
-5
-0
p18: Pcomp_PORT_1_1_M_DB = 30
LP_Data_950MHz
p17: Pcomp_PORT_1_1_M_DB = 35
0.8
1.0
p12
Swp Max
3.03e+011
2.
p14: Pcomp_PORT_1_1_M_DB = 50
p5
p8
p11
0.
p9
p3
3.
p13: DCRF_PORT_1 = 10
p7
p14
4.
9.5e+008
r 0.308154
x 0.426279
0.
p6
p12: DCRF_PORT_1 = 20
5.
10.0
p11: DCRF_PORT_1 = 30
p10: DCRF_PORT_1 = 40
10.0
5.0
4.0
3.0
2.0
1.0
0.8
0.6
0.4
p9: DCRF_PORT_1 = 50
0.2
p4
p10
p16: Pcomp_PORT_1_1_M_DB = 40
p15: Pcomp_PORT_1_1_M_DB = 45
6
0.
p18
p8: DCRF_PORT_1 = 60
p7: DCRF_PORT_1 = 70
p15
p6: DCRF_PORT_1 = 80
-10.
p5: DCRF_PORT_1 = 90
p13
p16
.2
.0
-4
.0
.0
Swp Min
0
-1.0
-0.8
-0
.6
-2
.0
-3
4
p17
.
-0
-5
-0
Figura 4.11: simulacin load-pull incluyendo red de terminacin en drenador a 950 MHz
62
PORT
P=1
Z=50 Ohm
CHIPCAP
ID=C1
C=4.3 pF
Q=669
FQ=0.5 GHz
FR=3.03 GHz
ALPH=-1
SUBCKT
ID=S1
NET="12P5nH_M"
CHIPCAP
ID=C2
C=6.8 pF
Q=499
FQ=0.5 GHz
FR=2.44 GHz
ALPH=-1
PORT
P=2
Z=50 Ohm
63
DCVS
ID=V1
V=28 V
D=0.5
DT=D/0.75
DT=D/_FREQH1
SUBCKT
ID=S2
NET="Switch"
1
V_PLS
ID=V2
AMP=1 V
TW=DT ns
TR=0 ns
TF=0 ns
TD=0 ns
WINDOW=DEFAULT
Offset=0 V
DCVal=0 V
I_METER
ID=AMP1
IND
ID=L1
L=1e9 nH
SUBCKT
ID=S1
NET="LC_sim"
CAP
ID=C3
C=1e9 pF
3
I_METER
ID=AMP2
V_METER
ID=VM2
V_METER
ID=VM1
CAP
ID=C1
C=Cout pF
64
PORT
P=1
Z=50 Ohm
65
5. MEDIDAS Y
COMPROBACIN DEL
FUNCIONAMIENTO
DEL AMPLIFICADOR
66
67
misin del segundo condensador es por si la bobina deja pasar algo de seal
que l se encargue de eliminarla por completo.
La resistencia en la via de polarizacin de puerta se introduce
fundamentalmente por temas de estabilidad. En bajas frecuencias, el
condensador de desacoplo de DC es un abierto y la bobina de choke un corto.
Al introducir la resistencia, seguida de un banco de condensadores (ofrecen un
buen cortocircuito en distintas bandas), el transistor vera desde su terminal de
puerta una resistencia prxima a 50 Ohmios en esas bandas, una condicin en
la que generalmente es ms estable. La resistencia podra incluso ser de
menor valor.
(a)
CAP
ID=C1
C=1e-6 uF
PORT
P=1
puerta
Z=50 Ohm
PORT
P=2
drenador
Z=50 Ohm
(b)
CAP
ID=C7
C=1e-6 uF
10F
10F
-
CAP
ID=C2
CAP
ID=C8
C=1e-6 uF
1F
C=1e-6 uF
1F
CAP
ID=C3
C=1e-6 uF
CAP
ID=C9
C=1e-6 uF
100nF
100nF
CAP
ID=C4
C=1e-6 uF
CAP
ID=C10
C=1e-6 uF
10nF
10nF
CAP
ID=C5
C=1e-6 uF
CAP
ID=C11
C=1e-6 uF
1nF
1nF
RES
ID=R1
R=1 Ohm
50
CAP
ID=C6
C=1e-6 uF
CAP
ID=C12
C=1e-6 uF
47pF
47pF
IND
ID=L1
L=1 nH
IND
ID=L3
L=1 nH
120nH
CAP
PORT
P=3
Z=50 Ohm
RFin
ID=C13
C=1e-6 uF
120nH
CAP
ID=C14
C=1e-6 uF
47pF
47pF
PORT
P=4
Z=50 Ohm
RFout
Figura 5.1 (a) Red de polarizacin de entrada. (b) Red de polarizacin de la salida.
68
69
Gain (dB)
15
10
700
800
900
Frequency (MHz)
1000
70
PoutRF
PinDC
(V.1)
PoutRF - PinRF
1
D 1 -
PinDC
G
(V.2)
PoutRF
D
PinRF PinDC D
1
G
(V.3)
PAE
80
60
40
20
0
700
800
900
1000
Frecuency (MHz)
Figura 5.4: Valor de la PAE frente a frecuencia para un valor de Vdd
71
Efficiency
80
60
40
20
0
700
800
900
1000
Frecuency (MHz)
Figura 5.5 valor de la eficiencia frente a la frecuencia para un valor de Vdd
De las dos graficas anteriores podemos concluir que tanto la PAE como la
Eficiencia no sufre mucha variacin con la frecuencia y se mantiene en unos
valores bastante buenos( entre el 75% y el 85%)
50
Vout [V]
40
30
f= 750 MHz
f= 850 MHz
f= 950 MHz
20
10
10
15
20
25
30
35
40
VDD [V]
Figura 5.6: Vout frente a Vdd con Vgs = -3.8 V a distintas frecuencias
72
PAE [%]
70
60
50
40
30
20
10
0
10
15
20
25
30
35
VDD [V]
Figura 5.7: PAE frente a Vdd con Vgs= -3.8 V a distintas frecuencias
Eficiencia [%]
80
70
60
50
40
30
20
10
0
10
15
20
25
30
35
VDD [V]
Figura 5.8: Eficiencia frente a Vdd con Vgs= -3.8 V a distintas frencuencias
73
Ganancia [dB]
20
Vgs= -3 V
Vgs= -3.4 V
Vgs= -3.8 V
15
10
-5
-10
-30
-20
-10
10
20
PinRF [dBm]
Figura 5.9: Ganancia frente a Pin a 750MHz para distintos valores de Vgs
74
30
Como se puede observar en esta grfica, a tensin por debajo de pinchoff se produce expansin de ganancia seguido de compresin, en cambio a
tensiones cercanas a pinch-off la ganacia se mantiene ms o menos constante
con compresin a potencias altas. Al elevar Vgs, estaramos evolucionando
hacia una clase de amplificacin J ( punto de operacin clase AB), siempre que
se opere por debajo de saturacin.
750 MHz
850 MHz
950 MHz
90
80
PAE [%]
70
60
50
40
30
20
10
0
-20
-15
-10
-5
10
15
20
25
PinRF [dBm]
Figura 5.10: PAE frente a potencia de entrada para Vgs= -3.8 a distintas frecuencias
75
30
750 MHz
850 MHz
950 MHz
90
Eficiencia [%]
80
70
60
50
40
30
20
10
0
-20
-15
-10
-5
10
15
20
25
30
PinRF [dBm]
Figura 5.11: Eficiencia frente a potencia de entrada para Vgs= -3.8 a distintas frecuencias
76
6. Conclusiones y lneas
futuras
77
6.1- Conclusiones
Llegados a este punto del diseo, montaje y caracterizacin del
amplificador clase E, se realizar un breve balance de los resultados obtenidos
y las conclusiones que de ellos podemos extraer.
Los datos correspondientes a nuestro proyecto son los medidos a unas
condiciones normales de Vdd=28 V , donde obtenemos una eficiencia y una
PAE superiores al 80%, con una potencia de entrada de 26dBm, para un rango
de frecuencias entre 750MHz y 950MHz
Tambin podemos observar, de las medidas realizadas que podemos
conseguir una ganancia mas o menos constante a lo largo del mismo.
Finalmente se puede concluir que los objetivos fijados inicialmente para el
proyecto fin de carrera se han cumplido de manera satisfactoria, consiguiendo
buenas prestaciones, cercaos al estado de la tcnica.
78