Escolar Documentos
Profissional Documentos
Cultura Documentos
23-I-2014
La operacin que se realiza es la suma de dos nmeros de 8 bits cada uno, para
lo cual hacen falta dos sumadores de 4 bits, en cascada.
A 10111001
B 10011110
A + B 101010111 343 en binario natural.
7. Resolver las salidas si las entradas son las siguientes: (0.25 puntos).
Nombre y apellidos:
ELECTRNICA DIGITAL
23-I-2014
EJERCICIO1: (1 punto)
Nombre y apellidos:
SOLUCIN
Nombre y apellidos:
EJERCICIO2: (2 puntos)
Disear un contador que realice la secuencia de cuenta binaria irregular que se muestra
en el diagrama de estados siguiente. Utilizar FF tipo JK.
SOLUCIN
Nombre y apellidos:
Nombre y apellidos:
EJERCICIO3: (2 puntos)
Se tienen dos depsitos de agua de los que se quiere conocer en cada momento el nivel
de agua del que est ms vaco, y la diferencia de nivel respecto al mayor (en valor
absoluto).
Para conocer el nivel, cada depsito tiene 7 sensores distribuidos a lo alto del depsito.
Cada sensor dar un '1' lgico si est cubierto de agua, y un '0' lgico si est al aire.
La salida se dar mediante dos displays de 7 segmentos, uno para indicar el nivel del
ms vaco, y otro para indicar la diferencia.
Como se tienen 7 sensores para conocer el nivel, el rango de valores va desde 0 a 7. Se
supone que ningn sensor va a fallar, por lo tanto, si un sensor indica un '1' lgico, todos
los sensores que estn debajo de l darn un '1' lgico (pues el agua los cubrir
tambin).
Nombre y apellidos:
Nombre y apellidos:
ELECTRNICA DIGITAL
23-I-2014
LABORATORIO:
1. Analizar el siguiente cdigo en VHDL. Con qu circuito integrado se corresponde?
Por qu? Cules son las entradas? Cules son las salidas? Cules son los
terminales de control? (3.5 puntos).
LIBRARY ieee ;
USE ieee.std_logic_1164.all ;
entity circuit is
port (e: in bit_vector (3 downto 0);
s: in bit_vector (1 downto 0);
d: out bit_vector (3 downto 0));
end circuit;
architecture rtl of circuit is
signal t : bit_vector(3 downto 0);
begin
t(3)<=s(1) and
t(2)<=s(1) and
t(1)<=not s(1)
t(0)<=not s(1)
d<=e and t;
end rtl;
s(0);
not s(0);
and s(0);
and not s(0);
SOLUCIN
Entradas al CI: e (4 bits)
s (2 bits)
Salidas al CI:
d (4 bits)
Nombre y apellidos:
2. Ante las entradas propuestas en la figura, es correcto el funcionamiento? En caso de
no serlo, qu acciones realizaras para detectar el error? (3.5 puntos).
Para las entradas de salida habra primeramente que conectar las cascading inputs.
Conectndolas en su modo por defecto (A<B y A>B a GND y A=B a Vcc) nos
encontramos con:
A 0100
Con lo que el LED que debiera estar encendido es el A>B.
B 0011
Al estar mal, se deberan comprobar de nuevo todas las conexiones, con, por ejemplo,
multmetro en mano. Habra que mirar primero qu es lo que pasa con las conexiones
de A2 y B2, despus A1 y B1 y por ltimo A0 y B0.
3. Analizar el funcionamiento del CI 74F366 qu operacin se implementa? Cules son
las entradas? Cules son las salidas? A qu nivel son activas? Qu quiere decir Z?
(3 puntos).
Nombre y apellidos: