4

PROGRAMA DE INGENIERIA ELECTRONICA
CEAD JAG
INSTRUMENTACION Y MEDICIONES
UNIDAD 2 INSTRUMENTACIN Y MEDICIONES DIGITALES
CAPTULO 1 DIGITALIZACIN DE SEALES

LECCIN 1 TRANSFORMACIN DE UNA SEAL ANALOGICA A
DIGITAL Y VICEVERSA
SISTEMAS MUESTREADOS
En el contexto de la instrumentacin digital, muestrear una seal implica
reemplazar la magnitud continua por una secuencia de nmeros que
representan los valores de dicha seal en determinados instantes. Un sistema
muestreado es aquel que, partiendo de una seal o magnitud analgica o
continua es capaz de generar una secuencia de valores discretos, separados a
intervalos de tiempo.
El muestreo es la caracterstica fundamental de los sistemas de control digital,
dada la naturaleza discreta de los dispositivos que realizan el proceso de
control. Generalmente la seal continua es convertida en una secuencia de
nmeros que son procesados por el computador digital.
El computador da una nueva secuencia de nmeros, los que son convertidos a
una seal continua y aplicada al proceso. Este segundo proceso se denomina
reconstruccin de la seal. Dada la importancia del muestreo es necesario
conocer a fondo este proceso. La Figura 73 y 74 muestra la forma en que se
realiza el muestreo.
FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

FIGURA 73. UNA SEAL DE FUNCIN Y(t) ENTRA A UN MULTIPLICADOR MUESTREADOR
REPRESENTACIN ESQUEMTICA DEL PROCESO DE MUESTREO DE UNA SEAL ANLOGA

CEAD JAG
Existe un primer elemento llamado muestreador que congela un instante el

valor de la seal a muestrear, pero la salida del muestreador sigue siendo
analgica. Para convertir esta seal a un valor numrico esta el conversor
analgico digital.

FIGURA 74. SEALES GENERADAS A PARTIR DEL PROCESO DE MUESTREO DE UNA SEAL
ANLOGA.
En el ejemplo se ha dibujado ex-profeso el muestreo con tiempos diferentes

pero lo ms comn es muestrear con un perodo constante Tm llamado perodo
de muestreo. Si bien se han dibujado separados, el muestreador y el conversor
normalmente estn juntos en un mismo elemento.
Lo que conviene reiterar es que el proceso no sufre alteracin alguna y si ste
era continuo lo seguir siendo. Para mayor claridad, se muestra en la Figura 75
cmo sera la generacin de una seal de control discreta y en la Figura 76 se
observan las diferentes seales.
A los fines del anlisis es til tener una descripcin del muestreo. Esta accin
significa simplemente reemplazar una seal por su valor en un nmero finito de
puntos. Sea k el conjunto de nmeros enteros. El muestreo es una operacin
lineal. El perodo de muestreo es normalmente constante o sea t = kTm. En
estas condiciones se llama muestreo peridico y Tm es llamado perodo de
muestreo.
A f s 1Tm Hz se le denomina frecuencia de muestreo.
Son usados tambin otros esquemas de muestreo mas sofisticados. Por
ejemplo, muestrear diferentes lazos con diferentes perodos de muestreo. Este
caso se denomina muestreo mltiple y puede ser tratado como superposicin
de
varios
muestreos
peridicos.

CEAD JAG

FIGURA 75. DIAGRAMA DE BLOQUES DE UN CONTROLADOR DIGITAL.

FIGURA 76. MUESTREO DE UNA SEAL CONTINUA.
El caso del muestreo peridico ha sido estudiado profundamente. Mucha teora

est dedicada a este tema pero el muestreo mltiple est cobrando importancia
da a da con el uso de sistemas multiprocesadores. Con el software moderno
es posible disear un sistema como si fuesen varios procesos trabajando
asincrnicamente. La seal continua y(t) se convierte en una secuencia
mediante el muestreador y el CAD que normalmente es el elemento ms lento
de la cadena.
Ya dentro del computador se genera la secuencia de control u. Este proceso
consume un determinado tiempo Tc. Mediante el CDA la secuencia se
convierte en analgica y por ltimo el bloqueador o Retenedor interpola los

CEAD JAG
valores de la seal entre dos perodos de muestreo. El bloqueador ms usual

es aquel que mantiene el valor de la seal hasta la siguiente muestra llamado
retenedor de orden cero.
TEOREMA DEL MUESTREO
Si el muestreo es suficientemente pequeo no se pierde casi informacin pero
sta prdida puede ser importante si el perodo de muestreo es muy grande.
Es, entonces, esencial saber cuando una seal continua es biunvocamente
definida por su muestreo. El siguiente teorema da las condiciones para el
muestreo.
Una seal continua con espectro en frecuencia nulo fuera del intervalo [-0, 0]
es reconstruible totalmente si se la muestrea con una frecuencia s>2. La
reconstruccin se obtiene mediante el siguiente clculo:
(1)
La frecuencia s/2 recibe el nombre de Frecuencia de Nyquist.
RECONSTRUCCIN DE SENALES
Si se quiere saber cmo
brinda la secuencia de
reconstruccin. En este
coincida exactamente con
es la seal continua a partir de la informacin que

muestras es necesario un proceso llamado de
proceso es posible que la seal reconstruida no
la original. Esto se ve en la figura 77.
La pregunta es cun parecida ser la seal reconstruida a la original. Todo

depender del reconstructor que se utilice.
RECONSTRUCCIN IDEAL
Para el caso de seales con ancho de banda limitado, se puede reconstruir a
partir de la ecuacin (1). La desventaja es que esta operacin no es causal y se
deben conocer los valores anteriores y posteriores al instante tratado. Esto no
es conveniente para el control digital, pero si puede ser til en comunicaciones
donde se puede aceptar un retardo. Otra desventaja es su complicado clculo y
que
solo
es
aplicable
al
muestreo
peridico.

CEAD JAG

FIGURA 77. PROCESO DE RECONSTRUCCIN DE UNA SEAL ANLOGA.
RECONSTRUCCIN DE LA SEAL TRIANGULAR CON UNA FRECUENCIA DE SEAL MUESTREADORA DE
100K CON AMPLITUD 5VPP
Esta reconstruccin es no causal y en la grfica 78 se muestra el resultado del

proceso; la lnea suave es la seal continua (color violeta) y la ondulada es su
reconstruccin (color verde). Se muestran adems los aportes de cada
elemento de la sumatoria. La reconstruccin no es perfecta ya que no se
consideraron infinitos trminos de la sumatoria.

FIGURA 78. RECONSTRUCCIN IDEAL DE UNA SEAL
BLOQUEADORES.
La reconstruccin anterior no es til para aplicaciones en Instrumentacin y
demasiado costosa desde el punto de vista de clculo. Es por esto que se
eligen mtodos ms simples. El ms usual es el bloqueador de orden cero o
retenedor que consiste en mantener la seal en el mismo valor de la ltima
muestra.

CEAD JAG

FIGURA 79. RECONSTRUCCIN DE UNA SEAL CON RETENEDOR DE ORDEN CERO
Dada su simplicidad este bloqueador ZOH es el ms usado en control digital y

los CDA estndares son diseados con este principio. Obviamente sta
reconstruccin introduce un error como se puede ver en la figura 79. Otro
bloqueador causal es el que se construye considerando las dos ltimas
muestras y extrapolando linealmente el comportamiento futuro que es el
retenedor de Primer Orden o FOH.
APARICIN DE FRECUENCIAS ESPURIAS

Lo que dice el teorema del muestreo es que si la frecuencia de muestreo es
inferior a la mxima frecuencia del sistema continuo la reconstruccin ya no es
posible debido a la superposicin de los lbulos. Un ejemplo es lo que sucede
al muestrear la seal de la figura 80.

FIGURA 80. APARICIN DE FRECUENCIAS ESPURIAS
Una posible solucin es incrementar la frecuencia de muestreo pero esto trae

dos
problemas:

CEAD JAG
1) si se observan los elementos de la transformada en Z, estos varan con el

perodo de muestreo y en particular las races de los polinomios tendern todas
a 1, esto llevar a errores numricos indeseados.
2) en el caso de que se elija una frecuencia suficientemente alta respecto de
las frecuencias propias de la planta, puede ser que no sea lo suficientemente
alta con respecto a alguna perturbacin y el muestreo de esta perturbacin
introduzca componentes de baja frecuencia.
Estas seales que aparecen reciben el nombre es frecuencias alias y la nica
forma
de
evitarlas
es
filtrar
la
seal
antes
del
muestreo.

CEAD JAG
LECCIN 2 CIRCUITOS DE MUESTREO Y RETENCIN

Los circuitos de muestreo y retencin (Sample and Hold, S&H) se usan
ampliamente en el procesado de seales analgicas y en sistemas de
conversin de datos para almacenar de forma precisa, una tensin analgica
durante un tiempo que puede variar entre menos de 1seg y varios minutos.
Aunque conceptualmente son simples, sus aplicaciones estn llenas de
sutilezas y en general las aplicaciones que necesitan solamente una velocidad
moderada y asimismo una moderada exactitud, generan pocos problemas,
pero las aplicaciones de alta velocidad y exactitud necesitan un cuidadoso
diseo. Por ejemplo tomar una muestra de 10V en menos de 1seg con una
exactitud del 0,01% es relativamente complicado. Lgicamente, si se desea
adquirir seales con una variacin lenta en el tiempo no es necesario
muestrear y por ello no se requiere emplear un circuito S&H.
FUENTE: HTTP://WWW2.ATE.UNIOVI.ES/13996/
FIGURA 81. CIRCUITOS DE MUETREO Y RETENCIN
La figura 81 muestra un circuito de muestreo y retencin bsico. Cuando el

interruptor se cierra el condensador se carga a la tensin de entrada. Cuando
el interruptor se abre el condensador retiene esta carga con lo que congela la
tensin durante un perodo especificado exteriormente. De este modo no hace
falta que la conversin sea muy rpida; basta que lo sea la adquisicin de la
muestra. La salida del CAD corresponde entonces al valor de la entrada en el
instante de muestreo. El tiempo de conversin vendr limitado solamente por
el
criterio
de
Nyquist.

CEAD JAG
FIGURA 82. PARMETROS CARACTERSTICOS
En la prctica se tienen errores tanto en la conmutacin del interruptor como en

los intervalos muestreo y de retencin. La figura 82 muestra los parmetros
tpicos de un circuito S/H.
Durante el intervalo de muestreo el S&H se comporta como un amplificador y
por lo tanto las caractersticas estticas y dinmicas que tiene son similares a
las de cualquier amplificador, es decir:
Error de cero (sample offset). Es el valor de la tensin de salida cuando la
entrada es cero.
Error de ganancia (gain accuracy, gain error). Es la diferencia entre la tensin
de entrada y la de salida.
Derivas de la ganancia con la temperatura.
Tiempo de establecimiento (settling time)
Ancho de banda.
Mxima velocidad de variacin de la salida (slew rate)

CEAD JAG
FIGURA 83. MUESTREO - RETENCIN
En esta fase se abre el interruptor, aunque no de forma instantnea, ni siempre

con el mismo retardo. Por lo tanto, aunque una vez transcurrido el tiempo de
adquisicin decidamos retener la muestra, el valor retenido realmente ser otro.
Tiempo de apertura (Aperture time). Es el tiempo necesario para que el
interruptor pase del estado de muestreo al de retencin. Se mide desde el nivel
50% de la seal de control de muestreo a retencin, hasta el instante en que la
salida deja de seguir a la entrada. Este tiempo se debe por una parte al retardo
entre la orden y el inicio del cambio de RON y, por otra, a la evolucin gradual
del interruptor desde conduccin a corte. La existencia de una constate de
tiempo hace que la tensin en bornes de CH est retrasada un tiempo
respeto a la tensin aplicada en la entrada del S&H.
Incertidumbre en el tiempo de apertura (Aperture jitter, tap). Es el margen
de variacin del tiempo de apertura. Si la seal de control para pasar a
retencin la adelantamos en previsin de la existencia del tiempo de apertura,
el nico error de tiempo que queda es esta incertidumbre, que determina pues,
el lmite ltimo de la mxima frecuencia de muestreo. Este parmetro es
consecuencia de ruido de la red de conmutacin el cual modula la fase del
comando hola manifestndose en la variacin de la seal analgica de entrada
que
es
retenida.

CEAD JAG
FIGURA 84. APERTURE JITTER
Suponiendo una seal de entrada senoidal vi(t) = VP sent, el error debido a la

incertidumbre en el tiempo de apertura es V=(dvi/dt)tap. Si se quiere que el
error mximo sea menor que LSB la frecuencia mxima de la seal de
entrada ser: fmax <1/[2n+1 tap].
Error de transferencia de carga (Charge transfer). Es la carga transferida a
travs de capacidades parsitas al condensador de retencin cuando se
conmuta al estado de retencin. Provoca un error de tensin V=Q/CH.
FIGURA 85. INTERVALO DE RETENCIN
Pendiente (Droop Rate). Es el decremento (o incremento, dependiendo de la

polaridad de las corrientes) de la tensin de salida, debido al condensador de
almacenamiento, a las corrientes de fuga en el interruptor y a las corrientes de

CEAD JAG
polarizacin del amplificador de salida. Esta deriva es tanto menor cuanto

mayor sea el condensador de retencin.
FIGURA 86. RAZN DE ATENUACIN DE PASO
Razn de atenuacin del paso (Feedthrough Attenuation Ratio). Es el

porcentaje del cambio de una seal senoidal de entrada que se mide en la
salida del S&H en el modo de retencin. Es debido al acoplamiento capacitivo a
travs del interruptor y depende de la amplitud y de la frecuencia de la entrada.
Tiene importancia cuando un S&H sigue a un multiplexor analgico.
En esta fase el condensador CH se carga a la tensin de entrada, con un
transitorio para el establecimiento final, que depende de la amplitud y forma
concreta de la seal de entrada. Las especificaciones suelen darse para un
cambio en escaln de amplitud igual al fondo de escala.
Tiempo de adquisicin (Acquisition time). Es el tiempo durante el que el S&H
debe permanecer en el estado de muestreo, necesario para que la salida
alcance su valor final, dentro de una cierta banda de error, e incluye el retardo
en la conmutacin, el intervalo de subida (slewing interval) y el tiempo de
establecimiento en la adquisicin (settling time). El tiempo de adquisicin
aumenta al hacerlo la capacidad del condensador de almacenamiento y, junto
con el tiempo de conversin del CAD, determina el tiempo empleado en cada
canal
adquirido.

CEAD JAG
FIGURA 87. RAZN DE ATENUACIN DE PASO
FIGURA 88. ARQUITECTURAS DE S&H
Describiendo la figura 88 tenemos:

CEAD JAG
1: Similar al descrito inicialmente, S/H en bucle abierto y formado por dos

seguidores de tensin. Para tener una buena exactitud los amplificadores A1 y
A2 deben tener slew rates altos, tiempos de establecimiento rpidos, bajas
tensiones de offset y derivas ya que estos errores son acumulativos.
2: La realimentacin completa de la salida a la entrada minimiza los errores en
el modo de muestreo. El circuito tiene mayor exactitud pero una peor dinmica.
3: Tiene unas caractersticas similares al circuito 2. El interruptor queda
conectado a la masa virtual de A1 y CH es un condensador integrador. La
eleccin del condensador est sujeta a un compromiso entre exactitud y
velocidad: si CH es grande, aumenta su exactitud (influyen menos las
corrientes de fugas y la inyeccin de carga), pero para que se cargue
rpidamente al valor final interesa que CH sea pequea.
EJEMPLOS
1)
FIGURA 89. EJEMPLO RETENEDOR DE ORDEN CERO SMP04 CON SUS CARACTERISTICAS
2)

CEAD JAG
FIGURA 90. EJEMPLO RETENEDOR DE ORDEN CERO CON SUS CARACTERISTICAS
La aplicacin tpica de los circuitos S/H es funcionando conjuntamente con un

CAD. En algunos casos el S/H est integrado en el CAD. El tiempo mnimo
requerido en el proceso de conversin es la suma del tiempo de apertura (t ap) y
el de adquisicin (tad) del S/H ms el tiempo de conversin del CAD (t conv).
Teniendo en cuenta el teorema de Nyquist la mxima frecuencia de la seal de
entrada viene dada por: fin < 1/2(tad + tap +tconv)
FIGURA 91. APLICACIN DEL RETENEDOR DE ORDEN CERO

CEAD JAG
LECCIN 3 EL CONVERSOR ANALOGO DIGITAL (CAD)

Un convertidor analgico-digital (CAD) es un dispositivo que proporciona una
salida la cual representa digitalmente la tensin o corriente de entrada.
Bsicamente la idea es comparar la entrada analgica con una seal (tensin o
corriente) de referencia.
FIGURA 92. CONVERSORES A/D
Un convertidor analgico-digital (CAD) es un dispositivo que proporciona una

salida la cual representa digitalmente la tensin o corriente de entrada.
Bsicamente la idea es comparar la entrada analgica con una seal (tensin o
corriente) de referencia.
Si la entrada del convertidor se mueve dentro de su escala completa de valores
analgicos y se toma la diferencia entre la entrada y la salida, se obtiene una
funcin de error en forma de diente de sierra, denominada error de
cuantificacin y es el error irreducible que resulta del proceso de
cuantificacin.
Solo se puede reducir incrementando el nmero de estados de salida
(resolucin) del convertidor. Este error se denomina tambin incertidumbre
de
cuantificacin
o
ruido
de
cuantificacin.

CEAD JAG
FIGURA 93. LA FUNCIN DE TRANSFERENCIA IDEAL
FIGURA 94. ERROR DE CUANTIFICACIN
ESPECIFICACIONES

CEAD JAG
DC:
Error
Error
Error
Error
Error
de offset
de ganancia
de no linealidad diferencial (DNL)
de no linealidad integral (INL)
total
AC:
SNR
ENOB
THD
SINAD
SFDR
Error de offset. Es el valor analgico de la diferencia entre la funcin de

transferencia real y la ideal, en ausencia de otros errores (salvo el de
cuantificacin). Su presencia implica que la primera transicin no se produce
exactamente en LSB, de modo que la curva de transferencia est
desplazada horizontalmente.
Error de ganancia. Es la diferencia entre los puntos de mitad de escaln de la
curva de transferencia real y la ideal correspondiente a la salida digital de todo
1, en ausencia de otros errores (salvo el de cuantificacin).
Error de no linealidad integral (INL). Es la mxima diferencia entre la funcin
de transferencia real y la ideal cuando los errores de cero y de ganancia son
nulos. Es un error que no se puede corregir. Se denomina integral porque es
el error que se tiene en una determinada palabra de salida con independencia
de las dems.
Error de no linealidad diferencial (DNL). Es la diferencia entre el ancho de un

escaln real y el de uno ideal, que es 1 LSB. Si el DNL excede 1 LSB el
convertidor se puede hacer no montono (la salida se hace ms pequea para
un incremento en la entrada) y el convertidor puede perder cdigos.

CEAD JAG
FIGURA 95. ERROR DE OFFSET Y DE GANANCIA
FIGURA 96. ERROR DE NO LINEALIDAD INTEGRAL(INL)

CEAD JAG
FIGURA 97. ERROR DE NO LINEALIDAD DIFERENCIAL (DNL)
La exactitud (accuracy) viene especificada mediante el error total, que es el

valor mximo de la suma de todos los errores, incluido el de cuantificacin, y
puede expresarse como error absoluto o como error relativo.
FIGURA 98. ERROR TOTAL

CEAD JAG
Relacin seal-ruido (SNR). Es la relacin entre el valor eficaz de la seal de

entrada VIN (tpicamente una seal senoidal) y el valor eficaz del ruido de
cuantificacin, Vn. En decibelios se tiene SNR = 6,02xn + 1,76. Por ejemplo
para un CAD de 12 bits la SNR terica es aproximadamente 74 dB.
Cada bit extra adicional supone una mejora de aproximadamente 6 dB en la
SNR. Ahora bien, si se desea aumentar la relacin SNR a base de un mayor
nmero de bits, hay que tener en cuenta que esto implica un mayor tiempo de
conversin y, por lo tanto, un menor ancho de banda aceptable para la seal de
entrada.
FIGURA 99. RELACIN SEAL A RUIDO
El ruido que se tiene en un CAD es mayor que el ruido de cuantificacin, por lo

que la relacin seal ruido ser menor que la calculada en la transparencia
anterior y por tanto la resolucin efectiva, denominada nmero efectivo de bits
(ENOB), ser menor que n. Para una determinada entrada ENOB incluye tanto
el ruido de cuantificacin como la distorsin debida a la no-linealidad de su
caracterstica esttica. Este parmetro especifica el comportamiento dinmico
de un CAD y disminuye con la frecuencia de la seal de entrada.

CEAD JAG
FIGURA 100. NUMERO EFECTIVO DE BITS (ENOB)
THD (Distorsin armnica total)

Se define como la suma de la potencia de todos los armnicos de frecuencia
superior a la frecuencia fundamental y la potencia del fundamental. El nmero
de armnicos que se considera para los clculos de THD depende de la
aplicacin.
SINAD (Relacin seal-ruido + Distorsin)
Es la relacin de la seal de entrada a la suma de la distorsin armnica y el
ruido. Es el inverso de THD+N. Las especificaciones SINAD y THD+N son una
buena indicacin de la respuesta dinmica del convertidor dado que incluyen
tanto el ruido como la distorsin.
Es la diferencia entre el valor mximo de la seal y el valor mximo de la
distorsin. Este parmetro es interesante cuando el CAD opera en entornos
ruidosos
y
se
desea
digitalizar
seales
de
pequeo
nivel.

CEAD JAG
FIGURA 101. DISTORSIN ARMNICA TOTAL (THD)
FIGURA 102. MARGEN DINMICO LIBRE DE SEALES ESPURIAS
La eleccin de la arquitectura ms adecuada para cada aplicacin estar

condicionada en muchos casos por cinco parmetros: resolucin, velocidad,
costo,
alimentacin
y
tamao

CEAD JAG
TABLA 8. TIPOS DE CAD
En general los CAD de mayores resoluciones son ms lentos, mientras que los
CAD ms rpidos consumen ms. Los CAD sigma-delta son los que tienen
resoluciones ms altas y el consumo ms bajo, salvo los CAD de doble rampa
cuyo
consumo
es
an
menor.

CEAD JAG
LECCIN 4 EL CONVERSOR DIGITAL ANALOGO (CDA)

La conversin digital-analgica es un procedimiento a travs del cual un cdigo
de entrada es transformado en una seal de tensin o de corriente unipolar o
bipolar de salida mediante una correspondencia entre 2n combinaciones
binarias posibles de entrada y 2n tensiones (o corrientes) discretas de salida,
obtenidas a partir de una referencia de tensin o de corriente.
FIGURA 103. EL COVERSOR DIGITAL A ANALOGO
FIGURA 104. LA FUNCIN DE TRANSFERENCIA IDEAL
La figura 104 muestra la caracterstica de transferencia ideal de un CDA

unipolar. Es importante notar que tanto la entrada como la salida estn
cuantificadas, es decir, un CDA de n bits (con una referencia fija) solo puede
tener
2n
posibles
salidas
analgicas.

CEAD JAG
TABLA 9. TAMAO DE 1 LSB
La tabla 9 muestra el valor de un LSB para diferentes resoluciones y mrgenes

de tensin analgica. Vemos que se tienen valores de LSB inferiores a 1 mV.
Esto conlleva un cuidado especial en el diseo de la etapa de
acondicionamiento previa, de forma que los diferentes errores (offset, derivas,
ruido,) no superen el valor del LSB. Tenga en cuenta por ejemplo que el
ruido Johnson de una resistencia de 2,2 k a 25C, para un ancho de banda de
10 kHz es de 600 nV.
Los convertidores ms simples son los unipolares, cuya salida analgico es de
una sola polaridad. Sin embargo, los ms empleados son los convertidores
bipolares, los cuales permiten realizar una representacin digital de cantidades
que puedan tomar valores positivos o negativos. Hay dos tipos de
convertidores bipolares:
Bipolar con offset. Slo cambia el bit de mayor peso (MSB), que ahora es 1
para las cantidades positivas y 0 para las negativas. Es un cdigo muy fcil de
realizar y por ello es uno de los favoritos en CDA que acepten entradas
bipolares, a pesar de que alrededor del valor cero tiene muchas transiciones de
bits.
Bipolar con signo. Las cantidades positivas van precedidas de un 0 y las
negativas de un 1. La cantidad cero puede representarse indistintamente con
un 1 o con un 0 a la izquierda. Las transiciones de bits alrededor de cero son
pocas, de modo que es un cdigo interesante para representar cantidades
prximas a cero. Sin embargo se utiliza poco porque dificulta las operaciones
aritmticas. Se utiliza en los CDA de los voltmetros digitales.

CEAD JAG
FIGURA 105. CONVERTIDORES UNIPOLARES Y BIPOLARES
Las especificaciones DC o de continua tienen inters en aplicaciones de

medida y control, operando con seales lentas y donde la temporizacin exacta
de la conversin no es generalmente importante. Las principales
especificaciones en continua son los errores de offset, ganancia y de no
linealidad.
Error de offset. Es la diferencia entre la curva de transferencia real y la ideal,

en ausencia de otros errores (salvo el de cuantificacin) cuando la entrada
digital es cero. Afecta por igual a todos los cdigos de entrada. Se puede
corregir mediante calibracin.
Error de ganancia. Es la diferencia entre los puntos de la curva real y la ideal

para la entrada digital de fondo de escala, cuando el error de offset se ha
anulado.
Se
puede
corregir
mediante
calibracin.

CEAD JAG
FIGURA 106. ESPECIFICACIONES DC
No linealidad integral (INL). Desviacin mxima respecto a la lnea que une

los extremos (cero y fondo de escala) de la curva caracterstica del CDA,
cuando los errores de cero y de ganancia son nulos. Se expresa como
porcentaje del fondo de escala, o como fraccin de LSB. Es un error que no se
puede corregir.
No linealidad diferencial (DNL). Idealmente la diferencia en la salida
correspondiente a dos cdigos adyacentes es 1 LSB. La no linealidad
diferencial es una medida de la desviacin con respecto a dicha situacin ideal.
Puede expresarse como una fraccin de LSB o en forma porcentual respecto a
FS. Si es mayor de 1 LSB la funcin de transferencia puede llegar a ser no
monotnica es decir puede llegar a ocurrir que la pendiente cambie de signo.
Hoy en da una parte importante de los CDA comerciales garantizan la
monotoneidad de la caracterstica de transferencia en un amplio margen de
temperaturas de trabajo.
Las especificaciones AC son importantes cuando los convertidores son usados
en sistemas de muestreo y reconstruccin de seales. Las especificaciones AC
ms importantes son:
Tiempo de establecimiento (Settling time, ts). Es el tiempo desde que se
produce un cambio en el cdigo de entrada hasta que la seal de salida del
CDA se mantiene dentro de LSB (u otra tolerancia especificada) del valor
final. Este tiempo est compuesto por un primer proceso de duracin td
durante el cual la conmutacin en tiempos desiguales de los interruptores del
circuito produce un efecto indeseable en la salida denominado glitch, un
cambio de tensin con pendiente determinada por la rapidez de cambio del

CEAD JAG
circuito (slew rate) y un proceso oscilatorio amortiguado alrededor del valor final
de la tensin o corriente de salida.
Slew rate. Es el cociente entre la tensin o corriente de plena escala y el

tiempo de establecimiento requerido para alcanzar el valor de plena escala
partiendo del valor de cero. Se expresa en V/s.
Frecuencia de conversin (Conversin rate). Es la frecuencia mxima a la

que se puede cambiar el cdigo de entrada obteniendo la salida
correspondiente. Generalmente suele ser menor que el inverso del tiempo de
establecimiento y se expresa en Hz o en muestras por segundo (S/s).
FIGURA 107. ESPECIFICACIONES AC

CEAD JAG
FIGURA 108. CONVERTIDOR R 2R
Uno de los circuitos ms empleados en los DACs es la red de resistencias en

escalera R-2R de la figura 95. La corriente de salida, IOUT es la suma de las que
fluyen a travs de cada resistencia de valor 2R controlada por los distintos bits.
Cuando el extremo inferior de cada rama est a 0 voltios, al ir de izquierda a
derecha la corriente se va dividiendo por 2 a cada nodo. Con esta disposicin
de interruptores dobles la carga que ve la fuente de tensin de referencia es R,
con independencia de la palabra de entrada. Algunos modelos tienen
disponible en un terminal la corriente de salida complementaria, es decir, la
correspondiente a la palabra digital complementaria de la aplicada a la entrada.
Si una de estas dos corrientes no se utiliza, hay que derivarla a masa.
La precisin obtenida en la fabricacin de condensadores MOS con una
relacin de valores determinada, permite fabricar actualmente CDA basados en
redes de condensadores en vez de resistencias.
En los modelos con salida en corriente y resolucin elevada, si se desea
obtener una salida en tensin mediante un AO externo, hay que tener cuidado
en la eleccin de AO, de forma que los errores de este sean lo menor posible.
Criterios de Seleccin:
Resolucin: 8, 10, 12, 14, 16, 18 bits
Tipo de salida: V, I
Tiempo de establecimiento: s
Tensin de referencia: Externa/Interna
Interfaz bus de datos: Serie (I2C, SPI), Paralelo
Nmero de canales: 1, 2, 3, 4, 8

CEAD JAG
EJEMPLOS DE CDA:
El MAX 5520
FIGURA 109. MAX 5520
FIGURA 110. SALIDA UNIPOLAR

CEAD JAG
FIGURA 111. SALIDA BIPOLAR
FIGURA 112. ALIMENTACIN
APLICACIONES

CEAD JAG
FIGURA 113. APLICACIONES

CEAD JAG
LECCIN 5 SISTEMAS DE ADQUISICIN DE DATOS

Un Sistema de Adquisicin de Datos no es mas que un equipo electrnico cuya
funcin es el control o simplemente el registro de una o varias variables de un
proceso cualquiera.
El objetivo bsico de los "Sistemas de Adquisicin de Datos"(S.A.D) es la
integracin de los diferentes recursos que lo integran: Transductores de
diferentes tipos y naturaleza, multiplexores, amplificadores, sample and hold,
conversores A/D y D/A, microcontroladores para chequear variables (PH,
humedad relativa, temperatura, iluminacin, concentracin, etc.) para una
posterior utilizacin de la misma ya sea con fines de control o medicin.
A continuacin se muestra la grafica de un SAD
FUENTE: http://www.monografias.com/trabajos17/sistemas-adquisicion-dato/sistemasadquisicion-dato.shtml
FIGURA 114. DIAGRAMA GENERAL DE UN SAD

CEAD JAG
SISTEMA DE ADQUISICIN DE DATOS (SIN S/H)

La figura 115 muestra un diagrama de bloques de un sistema de adquisicin
de datos multiplexado con AGP y CAD. Supongamos que se da tanto la
conmutacin de canal en el multiplexor como la ganancia del AGP se
establecen simultneamente. Posteriormente se le da al CAD la orden de
conversin. La mxima frecuencia de muestreo est limitada por el tiempo de
conmutacin del multiplexor (tmux), el tiempo de establecimiento del AGP
(tagp) y el tiempo de conversin de CAD (tconv), como se muestra en la figura
115. Para evitar errores de codificacin la seal de entrada debe mantenerse
constante durante el tiempo de conversin. Suponiendo una seal de entrada
sinusoidal podemos calcular, igual que hicimos en la transparencia 17, la
frecuencia mxima de la seal de entrada. Por ejemplo suponiendo un CAD de
12 bits con tcov= 20 s, la mxima frecuencia est limitada a 4 Hz. Esto puede
ser adecuado si la seal es continua, pero no para seales dinmicas.
FIGURA 115. SISTEMA DE ADQUISICIN DE DATOS (SIN S/H)
SISTEMA DE ADQUISICIN DE DATOS (CON S/H)

Aadiendo la funcin S/H al circuito anterior permite procesar seales
dinmicas sin incrementar la complejidad del sistema ya que el S/H puede
estar
integrado
en
el
CAD.

CEAD JAG
En el esquema de la figura la temporizacin se realiza de forma que el

multiplexor y el AGP se activan una vez realizada la adquisicin por parte del
S/H.
FIGURA 116. SISTEMA DE ADQUISICIN DE DATOS (CON S/H)
APLICACIN
La figura 117 muestra el empleo de un S&H para minimizar el efecto de los
picos de tensin (gliches) que se producen en las transiciones del cdigo de
entrada de un CDA. El valor de estos picos depende de dicho cdigo de
entrada. Para minimizar estos picos, justamente antes de retener un nuevo
dato en el CDA el S&H es puesto en el estado de retencin de forma que los
gliches son aislados de la salida. Las transiciones de conmutacin producidas
en la salida del S&H no dependen del cdigo y son fcilmente filtrables. Esta
tcnica se puede emplear a bajas frecuencias para mejorar las caractersticas
de
distorsin
de
los
CADs.

CEAD JAG
FIGURA 117. APLICACIN DE UN SISTEMA DE ADQUISICIN DE DATOS
TARJETAS DE ADQUISICION DE DATOS DAQ
Las tarjetas DAQ son tarjetas insertables que permiten la entrada y salida de
datos del computador a otros aparatos, donde se conectan sensores, y
actuadores, para interactuar con el mundo real. Los datos que entran y salen
pueden ser seales digitales o anlogas, o simplemente conteos de
ocurrencias digitales, tanto de entrada, como de salida. Figura 118
Las tarjetas se comportan como si fueran un puerto ms en el computador, y
poseen todo un protocolo y sistema de manejo, por lo que entender cada
tarjeta, como su funcionamiento, al igual que cualquier instrumento, requiere de
tiempo y cuidado.
Existen tarjetas de alto desempeo, y de bajo. Las de alto son programables, y
facilitan altas ratas de manejo de informacin, pues son en cierta forma
inteligentes y suficientes, tal como un sistema Stand Alone, y por tanto no
comprometen mucho la velocidad y rendimiento del computador.

CEAD JAG
FUENTE: WWW.NI.COM/LABVIEW
FIGURA 118. LAS TARJETAS DE ADQUSICIN DE DATOS DAQ
Las tarjetas de bajo desempeo requieren de un control directo del

computador, y se ven limitadas por la velocidad de ste. El windows en cierta
forma es un sistema operativo que no trabaja en tiempo real, para operaciones
donde la rata de muestreo es muy alta, como en aplicaciones de audio, radar,
vibraciones y video, aunque para aplicaciones de lentitud considerable es
bueno, como en controles de hornos. En aplicaciones lentas Windows y tarjetas
simples bastan porque los tiempos perdidos por el sistema de interrupciones de
Windows (sea por mover el mouse o cualquier otra cosa) no afectan
comparativamente.
Para aplicaciones de alta velocidad y tiempo real, se requiere de hardware
especial, o sea tarjetas inteligentes, que se programen, y transfieran los datos a
memoria, ya sea por rutinas de DMA (acceso directo a memoria), o por rutinas
de interrupciones al procesador.
Las tarjetas como cualquier otro perifrico, requiere de sus parmetros de
programacin, y hasta protocolos de comunicacin, por lo que se requiere de
un software Driver que maneje lo bajo de programacin, y deje en la superficie,
la posibilidad de programar aplicaciones con los beneficios de dichas tarjetas,
de una forma sencilla.
COMUNICACIN A TRAVS DEL PUERTO SERIAL.

Se trasmite la informacin por un puerto que puede ser el COM1 o el COM2, de
forma serial, sea a travs de un solo cable, y cada bit pasa uno tras otro a alta
velocidad. Para la comunicacin entre computadores se establece un protocolo
comn para que la informacin sea entendida por ambos. Se debe definir el
tamao de los BUFFER para almacenar datos mientras se realiza la
comunicacin. Tambin se debe definir si hay Handshaking, el cual consiste en

CEAD JAG
que el que recibe cuando valla a tener lleno el bfer de informacin mande una
instruccin (Si es por software es un comando <ctrl-S>, si es por hardware por
una lnea) para detener la transmisin, y otra para reanudar la transmisin de
informacin.
COMUNICACIN A TRAVS DE UN PUERTO DE GPIB.
EL GPIB (General Purpose Interface Bus ANSI/IEEE 488.1 y 488.2), es un
puerto diseado por la Hewlett Packard, para establecer comunicacin con
instrumentos de medicin. Muchos de los instrumentos como son Balanzas,
Osciloscopios, multmetros y equipos de tipo Stand Alone (que no requieren
de un computador para funcionar, son independientes) cuentan con este tipo
de puerto.
COMUNICACIONES
DDE.
DINMICAS ENTRE PROGRAMAS
DE WINDOWS
Si se tiene una base de datos abierta, es posible accesar datos de esta, y

usarlos y viceversa, lo que sirve para una actualizacin dinmica.

CEAD JAG
40

4

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

4

Enviado por

Direitos autorais:

Formatos disponíveis

PROGRAMA DE INGENIERIA ELECTRONICA

CAPTULO 1 DIGITALIZACIN DE SEALES

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

PROGRAMA DE INGENIERIA ELECTRONICA

Existe un primer elemento llamado muestreador que congela un instante el

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

En el ejemplo se ha dibujado ex-profeso el muestreo con tiempos diferentes

PROGRAMA DE INGENIERIA ELECTRONICA

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

El caso del muestreo peridico ha sido estudiado profundamente. Mucha teora

PROGRAMA DE INGENIERIA ELECTRONICA

valores de la seal entre dos perodos de muestreo. El bloqueador ms usual

es la seal continua a partir de la informacin que

La pregunta es cun parecida ser la seal reconstruida a la original. Todo

PROGRAMA DE INGENIERIA ELECTRONICA

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

Esta reconstruccin es no causal y en la grfica 78 se muestra el resultado del

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

PROGRAMA DE INGENIERIA ELECTRONICA

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

Dada su simplicidad este bloqueador ZOH es el ms usado en control digital y

APARICIN DE FRECUENCIAS ESPURIAS

FUENTE: GRAFICA CONSTRUIDA EN SIMULINK DE MATLAB

Una posible solucin es incrementar la frecuencia de muestreo pero esto trae

PROGRAMA DE INGENIERIA ELECTRONICA

1) si se observan los elementos de la transformada en Z, estos varan con el

PROGRAMA DE INGENIERIA ELECTRONICA

LECCIN 2 CIRCUITOS DE MUESTREO Y RETENCIN

La figura 81 muestra un circuito de muestreo y retencin bsico. Cuando el

PROGRAMA DE INGENIERIA ELECTRONICA

En la prctica se tienen errores tanto en la conmutacin del interruptor como en

PROGRAMA DE INGENIERIA ELECTRONICA

En esta fase se abre el interruptor, aunque no de forma instantnea, ni siempre

PROGRAMA DE INGENIERIA ELECTRONICA

Suponiendo una seal de entrada senoidal vi(t) = VP sent, el error debido a la

Pendiente (Droop Rate). Es el decremento (o incremento, dependiendo de la

PROGRAMA DE INGENIERIA ELECTRONICA

polarizacin del amplificador de salida. Esta deriva es tanto menor cuanto

Razn de atenuacin del paso (Feedthrough Attenuation Ratio). Es el

PROGRAMA DE INGENIERIA ELECTRONICA

Describiendo la figura 88 tenemos:

PROGRAMA DE INGENIERIA ELECTRONICA

1: Similar al descrito inicialmente, S/H en bucle abierto y formado por dos

PROGRAMA DE INGENIERIA ELECTRONICA

La aplicacin tpica de los circuitos S/H es funcionando conjuntamente con un

PROGRAMA DE INGENIERIA ELECTRONICA

LECCIN 3 EL CONVERSOR ANALOGO DIGITAL (CAD)

Un convertidor analgico-digital (CAD) es un dispositivo que proporciona una

PROGRAMA DE INGENIERIA ELECTRONICA

PROGRAMA DE INGENIERIA ELECTRONICA

Error de offset. Es el valor analgico de la diferencia entre la funcin de

Error de no linealidad diferencial (DNL). Es la diferencia entre el ancho de un

PROGRAMA DE INGENIERIA ELECTRONICA

PROGRAMA DE INGENIERIA ELECTRONICA

La exactitud (accuracy) viene especificada mediante el error total, que es el

PROGRAMA DE INGENIERIA ELECTRONICA

Relacin seal-ruido (SNR). Es la relacin entre el valor eficaz de la seal de

El ruido que se tiene en un CAD es mayor que el ruido de cuantificacin, por lo

PROGRAMA DE INGENIERIA ELECTRONICA

THD (Distorsin armnica total)

PROGRAMA DE INGENIERIA ELECTRONICA

La eleccin de la arquitectura ms adecuada para cada aplicacin estar