ELECTRNICA DIGITAL

CIRCUITOS
COMBINACIONALES
ALUMNOS:

Blanco Carlos, Martn

Cordova Carranza, Carlo
PROFESOR:

Lazarte Rivera, Jos

SECCIN:

C14 4A

FECHA DE REALIZACIN: 01 de Marzo

FECHA DE ENTREGA: 15 de Marzo

2012 I

1. OBJETIVOS:

Disear sistemas basndonos en la lgica combinacional.

Implementar eficazmente aplicaciones de circuitos digitales
usando lgica combinacional.

2. MATERIALES Y EQUIPOS UTILIZADOS:

Mdulo Entrenador DET2220

Conectores Chicos, 2mm
Conectores Medianos, 2mm
Conectores Grandes, 2mm

3. INTRODUCCIN TERICA:

Circuitos Combinacionales
Se denomina sistema combinacional o lgica combinacional a todo
sistema digital en el que sus salidas son funcin exclusiva del valor de
sus entradas en un momento dado, sin que intervengan en ningn caso
estados anteriores de las entradas o de las salidas. Por lo tanto carecen
de memoria y de realimentacin.
En electrnica digital la lgica combinacional est formada por
ecuaciones simples a partir de las operaciones bsicas del algebra de
Boole.
Todos los circuitos combinacionales pueden representarse empleando el
lgebra de Boole y lo que se conoce como Lgica binaria, generando de
forma matemtica el funcionamiento del sistema combinacional, as
cada seal de entrada es una variable de la ecuacin.
De esta forma, un sistema combinacional compuesto exclusivamente
por una puerta AND tendra dos entradas A y B. Su funcin
combinacional seria: F = A . B, para una puerta OR seria: F = A + B.

Esto permite emplear diferentes mtodos de simplificacin para reducir

el nmero de elementos combinacionales que forman el sistema.

4. PROCEDIMIENTO:

Se implementaron los circuitos solicitados en el Entrenador DET2220.

Actividad 1: Comparador

A partir del circuito AND/OR se realiza, mediante una ligera modificacin

un comparador que indica si dos variables tienen o no el mismo valor.

Esquema a realizar:

a) Realizar el montaje de la figura 3.12.1 y aplicar sucesivamente todas

las combinaciones de valores 1 y 0 en las entradas, comprobando el
valor de salida para cada combinacin de ellas y verificando que se
comporta como comparador.
A
0
0
1
1

B
0
1
0
1

C
1
0
0
1

Resultados obtenidos:

Comentario:
Se verifica de la tabla de verdad adjunta, que cuando la seal en A es
igual a la seal de comparacin de B, la seal de salida va ser de nivel
alto.
Actividad 2: Detector de igualdad

Construir un detector de igualdad que compara dos nmeros de cuatro

bits.

Esquema a realizar:

a) Realizar el montaje de la figura 3.14.1. y comprobar que cuando las

parejas A-A, B-B, C-C, D-D son iguales se presenta el nivel alto en la
salida.

Resultados
obtenidos:

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

X
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

Comentario:
En la tabla adjunta se pudo comprobar que para cualquier combinacin
de valores que presenten todas las entradas en esta condicin, la salida
siempre ser de nivel bajo.
Actividad 3: Generador de paridad

Estudiar un circuito que permite mejorar la fiabilidad en la transmisin

de seales digitales de 4 bits.

Esquema a realizar:

a) Realizar el montaje de la figura 3.15.1 y obtener la tabla de verdad

del generador de paridad.

Resultados
obtenidos:

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

E
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
0

b) Montar el circuito de la figura 3.15.2. En este montaje, la salida F,

indicar un nivel H si la paridad no es correcta. Comprobar su correcto
funcionamiento.
E
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
0

E
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
0

F
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

Resultados obtenidos:

Comentario:
Se puede apreciar que todas las salidas son de nivel bajo, lo que quiere
decir que la paridad en este circuito es correcta.

c) Alterar los datos del mensaje (entradas A, B, C, D del circuito de la

figura 3.15.1) y comprobar como el circuito de la figura 3.15.2 nos avisa
dl error.

Comentario:
Se deduce que sea cual sea la salida del circuito de la figura 3.15.1; la
salida del circuito de la figura 3.15.2 siempre va ser de nivel bajo e
indicar que la paridad se cumple.

Actividad 4: Multiplexor de 2 lneas a 1 lnea y de 4 lneas a

1 lnea

Estudiar el circuito de 2 lneas a 1 lnea.

Esquema a realizar:

a) Realizar el montaje de la figura 3.16.1. Poner un nivel H en la entrada

A y un nivel L en la entrada B. Comprobar que al poner a nivel H o nivel
L en la entrada S, en la salida tendremos el nivel de la entrada A B.
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

S
0
1
0
1
0
1
0
1

Z
0
0
0
1
1
0
0
1

Resultados obtenidos:

Comentario:
De la tabla adjunta se comprob que para A = 1 y B = 0; cuando:
S = 0, la salida es del mismo nivel que la entrada B.
S = 1, la salida es del mismo nivel que la entrada A.

b) Conectar una seal de clock de baja frecuencia en la entrada A.

Conectar la entrada B a un nivel L y la salida a un indicador de estado.
Poner a nivel L la entrada S y se ver que el indicador parpadea al ritmo
de la seal de entrada A. Poner a nivel H la entrada S y el indicador
permanecer encendido.

Comentario:
De la tabla anterior se observa que el indicador parpadea al ritmo de la
entrada A, cuando el nivel de la entrada B y S son bajas.
Pero tambin se observa que el indicador permanece encendido cuando
el nivel de las entradas B y S son altos.

c) Repetir los pasos anteriores con el circuito de la figura 3.16.2.

Tngase en cuenta que las entradas de datos se designan como C1, C2,
C3 y C4. Y las entradas A y B se encargan de seleccionar que dato sale
por Z.

Actividad 5: Codificador de teclado

El codificador de teclado es un circuito cuya funcin es la de convertir

las seales de los nmeros en las salidas binarias del cdigo BCD.

Esquema a realizar:

a) Montar el circuito de la figura 3.38.1. Para simular cada uno de los

nmeros de entrada utilizar el programador. Como falta un nmero, se
simular conectando esta entrada directamente con un cable a masa o
a 5v. Conectar las salidas ABCD al display de 7 segmentos.

b) Obtener la tabla de verdad de ste circuito.

Resultados obtenidos:

5. CUESTIONARIO:

Prctica: 3.15
Actividad: Generador de paridad
3.15.5 Cuestionario:

Para que sirve el circuito propuesto en esta prctica?

Sirve para que la salida de este tipo de circuito siempre sea de nivel
bajo o en otras palabras nunca active nada, ya que siempre existir una
paridad en la entrada de su ltima compuerta.

Prctica: 3.16
Actividad: Multiplexor de 2 lneas a 1 lnea y de 4 lneas a 1 lnea
3.16.5 Cuestionario:

Qu sucede si en las dos entradas A y B se aplican seales

de clock de frecuencia diferente y con la entrada S pasa de
nivel L a H y viceversa?

Se observa que el indicador pareciera que se encuentra

permanentemente encendido, pero eso ocurre debido a la entrada A o
sino a la entrada B, que hacen que la salida sea de nivel alto.

Qu utilidades se le puede dar a ste circuito?

Estos circuitos se utilizan en los centros de servicios de telefona as

como tambin puede utilizarse como contestador automtico.

Prctica: 3.38
Actividad: Codificador de teclado
3.38.5 Cuestionario:

Qu ocurre si manteniendo pulsado un nmero, se pulsa

otro? Y si se pulsan dos a la vez?

Qu nmero aparece en el display si no se pulsa ninguno?

Se puede considerar esta situacin como una anomala
del circuito?

Puedes proponer alguna mejora? Cul?

6. APLICACIN DE LO APRENDIDO:

7. CONCLUSIONES:

Se dise sistemas basndonos en la lgica combinacional.

Se implement eficazmente aplicaciones de circuitos digitales
usando lgica combinacional.

8. BIBLIOGRAFA:

http://es.wikipedia.org/wiki/Multiplexor
http://www.mitecnologico.com/Main/ModemMultiplexorSwit
chHub