Escolar Documentos
Profissional Documentos
Cultura Documentos
UNIDAD
DIDCTICA
ESQUEMA DE
FUNCIONAMIENTO DE
UN COMPUTADOR
OBJETIVOS DE LA UNIDAD
1. Introduccin
2. Elementos internos del procesador
3. Secuenciacin del funcionamiento interno de un computador
4. Gestin de las instrucciones de control
4.1. Gestin de las instrucciones de salto
4.2. Gestin de las instrucciones de llamada y retorno de subrutina
5. Las interrupciones
6. Conclusiones
CONCEPTOS BSICOS A RETENER
ACTIVIDADES DE AUTOCOMPROBACIN
EJERCICIOS VOLUNTARIOS
REFERENCIAS BIBLIOGRFICAS
www.udima.es
143
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
OBJETIVOS DE LA UNIDAD
Una vez estudiados los conceptos bsicos de la informtica, la forma en que se
almacena la informacin, de qu elementos se compone un computador, cmo funcionan y para qu sirven, es el momento de analizar el computador en el nivel de micromquina (vase figura 1).
En esta Unidad didctica se analizan los elementos internos que forman el procesador y cmo se combinan para llevar a cabo la ejecucin de una instruccin y, en definitiva, de un programa en el nivel de micromquina. Finalmente, se introduce el concepto
de interrupcin y su modo de gestin.
Figura 1. Niveles de abstraccin para la descripcin de un computador
Usuario/aplicaciones
Software
Nivel de mquina operativa
(sistema operativo)
Nivel de mquina convencional
(lenguaje mquina/ensamblador)
Nivel de micromquina
(microprogramacin)
Hardware
Tecnologa
144
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
www.udima.es
145
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
1. INTRODUCCIN
En la Unidad didctica 1 se analiz la arquitectura Von Neumann (figura 2) como
paradigma de la arquitectura de la mayora de los computadores modernos. La denominacin de arquitecturas Von Neumann se atribuye a que Von Neumann escribi estas
ideas en una memoria en la que solo apareca su nombre, y omiti as a sus colaboradores Eckert y Mauchly. Es por esto que algunos autores, entre ellos John L. Hennessy y
David A. Patterson, evitan utilizar el trmino arquitectura Von Neumann.
Figura 2. Arquitectura Von Neumann, Eckert y Mauchly
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
contadores, etc., estudiados en las dos Unidades didcticas anteriores (3 y 4). Se incidir especialmente en el anlisis de los elementos internos de un procesador bsico (el
del computador CODE-2) y en la temporizacin que el procesador (CPU) realiza para
ejecutar las instrucciones mquina. Finalmente, se estudia el concepto de interrupcin,
analizando las causas que lo producen y cmo se atienden las peticiones de interrupcin.
www.udima.es
147
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
3. S
ECUENCIACIN DEL FUNCIONAMIENTO INTERNO DE UN
COMPUTADOR
Se parte de un programa escrito en lenguaje mquina, bien escrito directamente en
dicho lenguaje, o bien traducido desde un lenguaje de alto nivel. Para ejecutar cualquier
1 Con frecuencia, al contador de programa tambin se le denomina puntero de instrucciones (IP, Instruc-
tion Pointer).
www.udima.es
149
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
programa, lo primero que se debe realizar es cargarlo en memoria. El cargador del sistema operativo se encarga de transferir un programa desde su lugar de residencia (disco,
por lo general) a la memoria principal.
Se debe recordar que un programa informtico no es ms que un conjunto de instrucciones para un computador. En este epgrafe se describe cmo, una vez que el programa
est cargado en memoria, este se ejecuta secuencialmente, instruccin a instruccin.
Si el programa est cargado a partir de una posicin X de memoria, se indica al
computador que transfiera el control a la posicin X de memoria. Esta operacin la inicia
el sistema operativo enviando al procesador una instruccin de salto, aunque en los primeros computadores dicha accin se realizaba manualmente con interruptores del panel
de control. A partir de ese momento, la unidad de control repite sucesivamente las dos
siguientes fases para la ejecucin de las instrucciones (figura 4):
Fase de captacin de la instruccin. Lleva de la memoria (M) al IR de la unidad de control (IR) la instruccin que est en la posicin PC. Incrementa PC.
Fase de ejecucin de la instruccin. La unidad de control (CU) interpreta
el cdigo de operacin de la instruccin y, segn sea este y las seales de
estado, enva seales de control a las unidades y circuitos que deben intervenir para ejecutar la instruccin, efectuando las operaciones (microoperaciones) que esta implica. Volver a la fase (a).
Figura 4. Esquema del ciclo de ejecucin de un programa
150
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
Figura 5. M
icrooperaciones de la fase de captacin de instruccin
Por otra parte, la fase de ejecucin es especfica de cada instruccin mquina (viene
determinada por el cdigo de operacin de la instruccin) e implica la realizacin de
un conjunto predeterminado de operaciones elementales. Adicionalmente, durante esta
fase se puede producir algn acceso suplementario a memoria (para captar o almacenar
algn dato o resultado).
El tipo de operaciones elementales indicadas anteriormente corresponde a las acciones ms elementales que puede realizar el computador, y reciben el nombre de microoperaciones. Se puede concluir que una instruccin mquina implica la realizacin de un
conjunto determinado de microoperaciones en un orden preestablecido.
Figura 6. M
icrooperaciones correspondientes a las instrucciones de carga (LD r1, [rD+H'00]) y suma
(ADDS r1, r2, r3)
www.udima.es
151
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
EJEMPLO 1
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin LD
r1, [rD+H'00] (Cdigo mquina en hexadecimal: H'0100). Los elementos de la CPU
y memoria involucrados durante la ejecucin muestran sus valores en la siguiente
figura.
152
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
Esquema de funcionamiento de un computador
F. Rojas y A. Prieto
.../...
Elemento de la CPU
Fase
Captacin de
instruccin
Ejecucin de
instruccin
Microoperacin
PC
IR
AR
DR
r1
011A
AR PC
011A
011A
DR M(AR)
011A
011A
0100
IR DR
011A
0100
011A
0100
PC PC + 1
011B
0100
011A
0100
AR rD
011B
0100
23A0
0100
DR M(AR)
011B
0100
23A0
4C23
r1 DR
011B
0100
23A0
4C23
4C23
EJEMPLO 2
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin ADDS
r1, r2, r3 (cdigo mquina en hexadecimal: H'6123). Los elementos de la CPU y memoria
involucrados durante la ejecucin muestran sus valores en la siguiente figura.
www.udima.es
153
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
.../...
Elementos de la CPU
Fase
Captacin de
instruccin
Ejecucin de
instruccin
Microoperacin
PC
IR
AR
DR
r1
r2
r3
RT
2003
0123
0005
0006
AR PC
2003
2003
0123
0005
0006
DR M(AR)
2003
2003
6123
0123
0005
0006
IR DR
2003
6123
2003
6123
0123
0005
0006
PC PC + 1
2004
6123
2003
6123
0123
0005
0006
RT r3
2004
6123
2003
6123
0123
0005
0006
0006
r1 r2 + RT
2004
6123
2003
6123
000B
0005
0006
0006
Las microoperaciones correspondientes a la fase de ejecucin del resto de instrucciones mquina se pueden obtener fcilmente de manera anloga a como se han detallado
las instrucciones de carga (instruccin de transferencia de datos) y suma (instruccin
aritmtico-lgica). No obstante, la gestin de las instrucciones de control se detalla en
el siguiente epgrafe.
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
155
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
EJEMPLO 3
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin BR
(Cdigo mquina en hexadecimal: H'C000), que corresponde a un salto incondicional. Los
elementos de la CPU y memoria involucrados durante la ejecucin muestran sus valores
en la siguiente figura.
.../...
156
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
Esquema de funcionamiento de un computador
F. Rojas y A. Prieto
.../...
En la siguiente tabla se muestra, de manera anloga a los ejemplos 1 y 2, la evolucin de
los elementos de la CPU involucrados en las diferentes microoperaciones.
Elementos de la CPU
Fase
Captacin de
instruccin
Ejecucin de
instruccin
PC
IR
AR
DR
rD
011A
3ABC
AR PC
011A
011A
3ABC
DR M(AR)
011A
011A
C000
3ABC
IR DR
011A
C000
011A
C000
3ABC
PC PC + 1
011B
C000
011A
C000
3ABC
PC rD
3ABC
C000
011A
C000
3ABC
Microoperacin
4.2. G
ESTIN DE LAS INSTRUCCIONES DE LLAMADA Y RETORNO
DE SUBRUTINA
Una llamada a una subrutina o procedimiento consiste en una ruptura de la secuencia normal de ejecucin de las instrucciones de un programa, de forma que tras la ejecucin de la instruccin de llamada, se ejecuta otro programa, que es la propia subrutina
o procedimiento en cuestin. La diferencia con un salto convencional reside en que, una
vez ejecutada la subrutina, se retorna (por medio de una instruccin de retorno) al programa desde el que se hizo la llamada, que contina ejecutndose a partir de la posicin
desde la que se salt. Adems, es posible que dentro de una subrutina se llame a otra(s)
subrutina(s) y as sucesivamente, lo que se conoce como anidamiento de subrutinas.
Obsrvese en la figura 8 que el retorno de la subrutina devuelve el control a la instruccin inmediatamente posterior a la llamada a la subrutina. Por otra parte, justo antes
de proceder a la fase de ejecucin de la llamada a la subrutina, el valor del contador de
programa (PC) es precisamente el de la posicin de memoria que ocupa la siguiente instruccin en memoria. Por tanto, antes de realizar el cambio del valor del contador de programa para que apunte al inicio de la subrutina, es necesario guardar de alguna forma el
valor previo del contador de programa, de forma que sea posible restituir su valor cuando,
eventualmente, se ejecute la instruccin de retorno de subrutina.
Una vez que se produce el retorno de subrutina, dicha direccin de retorno no volver a ser usada, por lo que se puede eliminar. El tipo de datos que mejor se adapta al
www.udima.es
157
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
De igual forma, durante la fase de ejecucin del retorno de subrutina, la accin que
se realiza es cambiar el valor del contador de programa con el valor del tope de la pila,
eliminndolo de esta (PC=POP()).
Figura 9. E
volucin de la pila y del contador de programa durante las llamadas y retornos de subrutina
de la figura 8
Existen dos alternativas para implementar la pila que gestione las llamadas y retornos de subrutina en un computador:
Pila hardware. La pila se implementa mediante circuitos especficos, formando parte del propio procesador. Es muy rpida, pero su capacidad es
limitada.
www.udima.es
159
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
160
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
Esquema de funcionamiento de un computador
F. Rojas y A. Prieto
EJEMPLO 4
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin CALLR
(cdigo mquina en hexadecimal: H'D000), que corresponde a una llamada a subrutina
incondicional. Los elementos de la CPU y memoria involucrados durante la ejecucin
muestran sus valores en la siguiente figura.
Nuevamente, basta con realizar una tabla en la que en cada fila colocamos la microoperacin correspondiente y en cada columna los elementos de la CPU o memoria afectados.
Elementos de la CPU y memoria
Fase
Captacin de
instruccin
Ejecucin de
instruccin
PC
IR
AR
DR
rD
03A6
1005
DE00
FFFF
FFFF
AR PC
03A6
03A6
1005
DE00
FFFF
FFFF
DR M (AR)
03A6
03A6 D000
1005 DE00
FFFF
FFFF
Microoperacin
IR DR
1005
DE00
FFFF
FFFF
PC PC + 1
1005
DE00
FFFF
FFFF
SP SP 1
1005 DDFF
FFFF
FFFF
AR SP
1005 DDFF
FFFF
FFFF
DR PC
1005 DDFF
FFFF
FFFF
M (AR) DR
1005 DDFF
03A7
FFFF
1005
1005 DDFF
03A7
FFFF
PC rD
www.udima.es
161
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
5. LAS INTERRUPCIONES
Una interrupcin consiste en una suspensin temporal de la ejecucin de un programa antes de que este finalice, comenzando la ejecucin de una subrutina especial de
atencin a la interrupcin, denominada subrutina de servicio de interrupcin (ISR,
Interrupt Service Routine).
Las causas que pueden generar una interrupcin son muy diversas, pero en su mayora surgen de la necesidad que tienen los dispositivos perifricos de entrada/salida de
enviar informacin al procesador del computador. Tambin es frecuente que se produzca
una interrupcin si el sistema operativo gestiona los procesos en ejecucin mediante
tiempo compartido, asignando pequeos intervalos de tiempo para el uso del procesador, de forma que todos avanzan concurrentemente.
El mecanismo de gestin de interrupciones ms habitual implica que cada dispositivo que pretenda comunicarse con el procesador mediante interrupciones debe
tener asignada una lnea nica para notificar a este que le requiere para una operacin.
Esta lnea se denomina lnea de peticin de interrupcin (IRQ, Interrupt ReQuest
line).
El procesamiento de una peticin de interrupcin se puede resumir en la ejecucin
de las siguientes etapas:
1. Se produce una peticin de interrupcin a travs de una lnea IRQ.
2. Se finaliza la ejecucin de la instruccin mquina actual.
3. Se almacena el valor de los registros de procesador y de todos los elementos relacionados con la ejecucin del proceso actual (a este conjunto de
informacin se le denomina bloque de control del proceso, PCB). De esta
forma, cuando el proceso interrumpido recobre el control del procesador,
los elementos a los que tiene acceso se restablecern a sus valores antes
de la ejecucin de la interrupcin.
4. El procesador ejecuta la rutina de servicio de interrupcin (ISR), saltando
a la zona de memoria en la que se encuentran las instrucciones mquina
que la forman.
5. Una vez finalizada la rutina de servicio de interrupcin, el procesador restaura el bloque de control del proceso interrumpido y se reanuda la ejecucin de este.
162
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
Como se puede observar, una interrupcin no es ms que un caso particular de llamada a subrutina en la que el origen de la llamada est fuera del propio programa. No
obstante, existe un tipo particular de interrupciones (interrupciones software), en las que
la llamada a la interrupcin est codificada en el propio programa.
La figura 11 ilustra el proceso de peticin, atencin y tratamiento de la interrupcin descrito.
Figura 11. Proceso de peticin, atencin y tratamiento de una interrupcin
6. CONCLUSIONES
Esta Unidad didctica ha mostrado el funcionamiento del elemento central de un
computador: el procesador. Para ilustrar de una manera sencilla su funcionamiento, se
ha empleado como ejemplo paradigmtico el procesador del computador didctico elemental (CODE-2).
Una vez estudiados los elementos internos que forman el procesador (epgrafe 2),
se ha ilustrado cmo se interconectan entre s y cmo se temporiza la ejecucin de una
www.udima.es
163
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
instruccin mquina secuencial (epgrafe 3). En el siguiente epgrafe (4) se han ampliado
las nociones de temporizacin de la ejecucin de las instrucciones mquina para comprender cmo se gestionan las instrucciones de control, tanto de salto como de llamada
y retorno de subrutina.
Finalmente, en el epgrafe 5 se ha introducido el concepto de interrupcin en la ejecucin de un proceso, analizando las causas que la producen y cmo se puede gestionar
por parte del procesador.
164
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
ACTIVIDADES DE AUTOCOMPROBACIN
A partir del contenido de la presente Unidad didctica, se propone la realizacin
de las siguientes actividades de autocomprobacin por parte del lector, como ejercicio
general de repaso y asimilacin de la informacin bsica proporcionada por el texto.
www.udima.es
165
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
Enunciado 1
Se dispone de un computador con una memoria de 128 megabytes de capacidad y
que direcciona palabras de memoria de 32 bits. Calcular el tamao mnimo del bus de
datos y del bus de direcciones.
Enunciado 2
Calcular el tamao mnimo del bus de direcciones de una memoria de 4 gigabytes,
con longitud de palabra de 64 bits y direccionable por medias palabras (32 bits).
Enunciado 3
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin
"NAND r3, r7, rA" (cdigo mquina en hexadecimal: H'837A). Los elementos de la
CPU y memoria involucrados durante la ejecucin muestran sus valores en la siguiente figura.
Enunciado 4
Suponer el siguiente estado (memoria, PC, IR y registros) de una mquina Von Neumann similar a CODE-2 que se encuentra al inicio de la fase de ejecucin, habiendo finalizado la fase de captacin. Si el contenido de IR = H'C200 corresponde a la instruccin
"BS" (salto si el biestable S de signo = 1), en qu direccin de memoria se encuentra
la siguiente instruccin que se ejecutar?
166
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
Enunciado 5
Suponer el siguiente estado (memoria, PC, IR y registros) de una mquina Von Neumann similar a CODE-2 que se encuentra al inicio de la fase de ejecucin, habiendo finalizado la fase de captacin. Si el contenido de IR=H'C300 corresponde a la instruccin
"BC" (salto si el biestable C de acarreo = 1), en qu direccin de memoria se encuentra la siguiente instruccin que se ejecutar?
www.udima.es
167
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
Solucin 1
El esquema de las conexiones entre el procesador y la memoria principal es el
siguiente:
El tamao del bus de datos es el necesario para transferir una palabra de memoria
en cada ciclo:
AnchoBusDatos = LongitudPalabra = 32 bits
Por otra parte, el ancho mnimo del bus de direcciones debe ser el que permita direccionar todas las posiciones de memoria. Como la memoria se direcciona por palabras, el
nmero de direcciones coincide con el nmero de palabras.
N. direcciones = N. palabras =
TamM.P.
LongitudPalabra
128 megabytes
4
bytes
palabra
168
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
Esquema de funcionamiento de un computador
F. Rojas y A. Prieto
Solucin 2
En este caso, como la memoria se direcciona por medias palabras, el nmero de
direcciones ser el doble del nmero de palabras (cada palabra se direcciona al principio y a la mitad de esta):
TamM.P.
N. direcciones = 2 N. palabras = 2
=2
4 gigabytes
8 bytes
LongitudPalabra
Luego:
AnchoBusDirecciones log2 (N.Direcciones) = log2 (230) = 30 bits
Solucin 3
La instruccin NAND, como el resto de las instrucciones del repertorio, se ejecuta
en dos fases: captacin y ejecucin. En la siguiente tabla se detallan las microoperaciones para la ejecucin de dicha instruccin:
Elementos de la CPU
Fase
Captacin de
instruccin
Ejecucin de
instruccin
www.udima.es
PC
IR
AR
DR
r3
r7
rA
RT
40B0
0012
0306
8FA2
AR PC
40B0
40B0
0012
0306
8FA2
DR M(AR)
40B0
40B0
837A
0012
0306
8FA2
IR DR
40B0
837A
40B0 837A
0012
0306
8FA2
PC PC + 1
40B1
837A 40B0
837A
0012
0306
8FA2
RT rA
40B1
837A
40B0
837A
0012
0306
8FA2 8FA2
r3 r7 NAND RT
40B1
837A
8FA2 8FA2
Microoperacin
169
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
Solucin 4
Solucin 5
Al igual que en el ejercicio anterior, al encontrarse al inicio de la fase de ejecucin y
ya ejecutada la fase de captacin, el contador de programa (PC) ya apunta a la siguiente
instruccin en orden secuencial.
170
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
F. Rojas y A. Prieto
E
JERCICIOS VOLUNTARIOS
Tras el estudio de esta Unidad didctica, el lector puede hacer, por su cuenta, una
serie de ejercicios voluntarios, como los siguientes:
1. Analizar las especificaciones tcnicas de un procesador de ltima generacin,
a travs de la pgina web del fabricante (AMD, Intel, IBM, etc.). Investigar
el significado de los acrnimos y de las tecnologas utilizadas.
2. Obtener las caractersticas de los procesadores sobre los que funcionan las
tres consolas de videojuegos ms vendidas en la actualidad. Realizar un
anlisis comparativo.
3. Encontrar y justificar el uso de procesadores en cinco dispositivos diferentes
a un computador personal. Determinar las ventajas que aporta el procesador
en dichos dispositivos e identificar el resto de componentes de la mquina
Von Neumann.
4. Investigar algunos procesadores que hayan implementado una pila hardware
para llamadas y retornos de subrutinas. Analizar su funcionamiento.
5. Analizar la funcionalidad de la interrupcin del DOS (Disk Operating System)
para procesadores de la familia 80 86. Qu tipo de situaciones cubre?
REFERENCIAS BIBLIOGRFICAS
Bsica
Bell, C. G. y Newell, A. (1971). Computer structures: readings and examples. Nueva York: McGraw- Hill.
www.udima.es
171
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".
Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES
Hennessy, J. L. y Patterson, D. A. (2003). Computer architecture. A quantitative approach (3. ed.). San
Francisco, California: Morgan Kaufmann.
Prieto, A.; Lloris, A. y Torres, J. C. (2006). Introduccin a la informtica (4. ed.). McGraw-Hill.
Prieto, A. y Prieto, B. (2005). Conceptos de informtica (serie Shaum). McGraw-Hill.
Tanenbaum, A. S. (2000). Organizacin de computadoras: un enfoque estructurado (4. ed.). Madrid: Pearson
Educacin.
En la red
http://spike.scu.edu.au/~barry/interrupts.html (Interrupciones del DOS)
http://www.amd.com
http://www.ibm.com
http://www.intel.com
http://www.xataka.com/ (ltimas novedades en electrnica)
Avanzada
Hamacher, C.; Vranesic, Z. y Zaky, S. (2003). Organizacin de computadores. McGraw-Hill.
Ortega, J.; Anguita, M. y Prieto, A. (2005). Arquitectura de computadores. Madrid: Thomson.
172
www.udima.es
"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".