Você está na página 1de 30

Sumario

UNIDAD
DIDCTICA

ESQUEMA DE
FUNCIONAMIENTO DE
UN COMPUTADOR

OBJETIVOS DE LA UNIDAD
1. Introduccin
2. Elementos internos del procesador
3. Secuenciacin del funcionamiento interno de un computador
4. Gestin de las instrucciones de control
4.1. Gestin de las instrucciones de salto
4.2. Gestin de las instrucciones de llamada y retorno de subrutina
5. Las interrupciones
6. Conclusiones
CONCEPTOS BSICOS A RETENER
ACTIVIDADES DE AUTOCOMPROBACIN
EJERCICIOS VOLUNTARIOS
REFERENCIAS BIBLIOGRFICAS

www.udima.es

143

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

OBJETIVOS DE LA UNIDAD
Una vez estudiados los conceptos bsicos de la informtica, la forma en que se
almacena la informacin, de qu elementos se compone un computador, cmo funcionan y para qu sirven, es el momento de analizar el computador en el nivel de micromquina (vase figura 1).
En esta Unidad didctica se analizan los elementos internos que forman el procesador y cmo se combinan para llevar a cabo la ejecucin de una instruccin y, en definitiva, de un programa en el nivel de micromquina. Finalmente, se introduce el concepto
de interrupcin y su modo de gestin.
Figura 1. Niveles de abstraccin para la descripcin de un computador

Usuario/aplicaciones

Nivel de mquina simblica


Arquitectura

Software
Nivel de mquina operativa
(sistema operativo)
Nivel de mquina convencional
(lenguaje mquina/ensamblador)
Nivel de micromquina
(microprogramacin)
Hardware

Tecnologa

Nivel de lgica digital

Nivel de circuitos electrnicos

Fuente: Bell, Newell y Tanembaum.

144

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

Las principales competencias que se deben adquirir y desarrollar tras la lectura y el


estudio de esta Unidad didctica son las siguientes:
Conocer la arquitectura bsica de Von Neumann.
Conocer cmo se manejan a nivel de ensamblador las llamadas a subrutinas.
Conocer el concepto bsico y funcionamiento de interrupcin y operacin
de entrada/salida.
Comprender los bloques bsicos de construccin de las arquitecturas de
computadores y su papel en las mismas.
De manera tangencial, tambin incumbe la iniciacin de la adquisicin de las siguientes competencias:
Comprender los principios de almacenamiento en memoria.
Conocer los distintos tipos de memoria y la jerarqua de memoria.
Identificar y conocer el funcionamiento de los tipos de buses.

www.udima.es

145

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

1. INTRODUCCIN
En la Unidad didctica 1 se analiz la arquitectura Von Neumann (figura 2) como
paradigma de la arquitectura de la mayora de los computadores modernos. La denominacin de arquitecturas Von Neumann se atribuye a que Von Neumann escribi estas
ideas en una memoria en la que solo apareca su nombre, y omiti as a sus colaboradores Eckert y Mauchly. Es por esto que algunos autores, entre ellos John L. Hennessy y
David A. Patterson, evitan utilizar el trmino arquitectura Von Neumann.
Figura 2. Arquitectura Von Neumann, Eckert y Mauchly

En esta Unidad didctica se describir cmo construir y coordinar los elementos


de una mquina Von Neumann a partir de los elementos disponibles en el nivel inferior
(nivel de lgica digital) tales como unidades de memoria, ALU, biestables, registros,
146

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

contadores, etc., estudiados en las dos Unidades didcticas anteriores (3 y 4). Se incidir especialmente en el anlisis de los elementos internos de un procesador bsico (el
del computador CODE-2) y en la temporizacin que el procesador (CPU) realiza para
ejecutar las instrucciones mquina. Finalmente, se estudia el concepto de interrupcin,
analizando las causas que lo producen y cmo se atienden las peticiones de interrupcin.

2. ELEMENTOS INTERNOS DEL PROCESADOR


La figura 3 muestra el esquema general de interconexin de las diferentes unidades funcionales que forman un computador bsico con conexin a travs de un nico
bus (estructura unibus). Este esquema corresponde al diseo del COmputador Didctico
Elemental, versin 2: CODE-2. Dicho computador supone la segunda versin de la idea
original, al inicio de la dcada de los ochenta, de los profesores Alberto Prieto y Antonio Lloris (Universidad de Granada), que proyectaron la realizacin de un pequeo computador que sirviese de modelo o ejemplo para explicar las materias relacionadas con
la arquitectura de computadores. El objetivo bsico de este proyecto es que el alumno
pudiese comprender el funcionamiento de un computador a travs de un sencillo modelo
que redujera al mximo la complejidad de los computadores actuales.
Figura 3. Interconexin de las unidades funcionales de un computador

www.udima.es

147

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

En cualquier caso, la totalidad de los conceptos que se describen a un nivel bsico


son de aplicacin en la mayora de los computadores actuales. A continuacin, se describirn concisamente cada uno de los elementos que forman parte del procesador.
El procesador dispone de un conjunto de registros, denominados registros de uso
general (r0 a rD, en la figura 3), que suelen estar integrados en un banco de registros (RF,
Register File). Dichos registros se utilizan como almacn temporal de los datos con los
que va a operar la ALU o de resultados intermedios, as como para almacenar direcciones
de memoria. La longitud de estos registros suele ser la de una palabra, aunque es normal
que existan registros de distinta longitud. Por ejemplo, en un computador de 32 bits, es
habitual que se puedan utilizar registros de media palabra (16 bits), de palabra (32 bits)
y de doble palabra (64 bits). A veces los lenguajes mquina incluyen instrucciones para
operar entre un registro especial, denominado acumulador (A), y otro registro o una posicin de memoria, depositndose el resultado en el acumulador. En el computador CODE-2
no se incluye acumulador; si bien existe un registro, denominado registro temporal (RT),
para almacenar en l uno de los operandos de la ALU. En definitiva, del esquema de la
figura se deduce que la ALU opera con el contenido de uno de los registros de RF y el
contenido de RT, guardando el resultado en uno de los registros del banco de registros.
Directamente conectados a la ALU existen unos biestables indicadores (en ingls,
flip-flops; FF, en la figura), cuyo valor (0 o 1) depende de la ltima operacin realizada
en la ALU. En CODE-2 existen los siguientes biestables de condicin:
C. Indicador de acarreo (ubica el acarreo del bit de mayor peso ms significativo de una operacin de la ALU).
S. Indicador de signo (se pone a 1 si el ltimo resultado de la ALU es
negativo).
Z. I ndicador de 0 (se pone a 1 si el ltimo resultado de la ALU es 0).
V. Indicador de desbordamiento (se pone a 1 si hay desbordamiento).
Los computadores convencionales incluyen al menos estos biestables (normalmente
tambin indicadores de paridad, de error, etc.). Normalmente, se agrupan todos los biestables junto al acumulador, si lo hubiese, bajo un registro especial denominado palabra
de estado (status word).
La memoria principal y los perifricos se conectan con el procesador por medio de
dos buses; uno de direcciones y otro de datos; adems de con ciertas seales de control
(lectura y escritura, R/W, e indicador de entrada/salida o memoria, IO/M que se agrupan
con el nombre de bus de control).
148

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

Para un buen funcionamiento del conjunto, el procesador dispone de un registro


de direccin (AR, Address Register), donde se ubica la direccin del dato/instruccin
que hay que leer o escribir de la memoria, o de un puerto de entrada o de salida, respectivamente, y un registro de datos (DR, Data Register), en el que se almacenar el dato
que hay que escribir en la memoria o en un puerto de salida, o la informacin leda de la
memoria o de un puerto de entrada, segn la instruccin que se est ejecutando.
La otra parte del procesador, la unidad de control, est constituida por los circuitos que generan las distintas seales de control, y el reloj del procesador, que,
como se indic en la Unidad didctica 1, es un generador de pulsos, con los que se
sincronizan todas las microoperaciones que implican la ejecucin de las distintas instrucciones mquina. Tambin en la unidad de control se localiza el registro de instruccin (IR, Instruction Register), que memoriza temporalmente la instruccin del
programa que la unidad de control est ejecutando. De esta forma, la unidad de control va captando o leyendo las instrucciones secuencialmente de la memoria principal,
para poder interpretarlas y generar las seales de control. La captacin de instruccin
implica leer la instruccin de memoria y almacenarla en el registro de instruccin. Para
poder captar la instruccin, el procesador debe tener constancia del punto del programa que est en ejecucin. Este es el objetivo del contador del programa 1
(PC, Program Counter), que se trata de un registro-contador que contiene la direccin
de memoria donde se encuentra la instruccin siguiente que hay que ejecutar.
Para finalizar de describir los elementos mostrados en la figura 3, se detalla el funcionamiento del puntero de pila (SP, Stack Pointer). Se trata, al igual que el contador
de programa, de un contador binario ascendente con la opcin de carga en paralelo. Su
cometido est relacionado con una estructura pila que se mantiene en la memoria principal relacionada con las llamadas y retornos de subrutinas, cuyo funcionamiento se detalla en el epgrafe 4.2 de la presente Unidad didctica.

3. S
 ECUENCIACIN DEL FUNCIONAMIENTO INTERNO DE UN
COMPUTADOR
Se parte de un programa escrito en lenguaje mquina, bien escrito directamente en
dicho lenguaje, o bien traducido desde un lenguaje de alto nivel. Para ejecutar cualquier

1 Con frecuencia, al contador de programa tambin se le denomina puntero de instrucciones (IP, Instruc-

tion Pointer).

www.udima.es

149

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

programa, lo primero que se debe realizar es cargarlo en memoria. El cargador del sistema operativo se encarga de transferir un programa desde su lugar de residencia (disco,
por lo general) a la memoria principal.
Se debe recordar que un programa informtico no es ms que un conjunto de instrucciones para un computador. En este epgrafe se describe cmo, una vez que el programa
est cargado en memoria, este se ejecuta secuencialmente, instruccin a instruccin.
Si el programa est cargado a partir de una posicin X de memoria, se indica al
computador que transfiera el control a la posicin X de memoria. Esta operacin la inicia
el sistema operativo enviando al procesador una instruccin de salto, aunque en los primeros computadores dicha accin se realizaba manualmente con interruptores del panel
de control. A partir de ese momento, la unidad de control repite sucesivamente las dos
siguientes fases para la ejecucin de las instrucciones (figura 4):
Fase de captacin de la instruccin. Lleva de la memoria (M) al IR de la unidad de control (IR) la instruccin que est en la posicin PC. Incrementa PC.
Fase de ejecucin de la instruccin. La unidad de control (CU) interpreta
el cdigo de operacin de la instruccin y, segn sea este y las seales de
estado, enva seales de control a las unidades y circuitos que deben intervenir para ejecutar la instruccin, efectuando las operaciones (microoperaciones) que esta implica. Volver a la fase (a).
Figura 4. Esquema del ciclo de ejecucin de un programa

150

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Durante la fase de captacin, por


tanto, se accede a memoria para trasladar
al procesador la instruccin mquina que
se va a ejecutar (figura 5). Para acceder a
la posicin concreta de memoria donde
se encuentra la siguiente instruccin
mquina que se va a ejecutar, se emplea
el PC. Esta fase de captacin es comn
para todas las instrucciones mquina e
implica un acceso a memoria.

Esquema de funcionamiento de un computador

Figura 5. M
 icrooperaciones de la fase de captacin de instruccin

Por otra parte, la fase de ejecucin es especfica de cada instruccin mquina (viene
determinada por el cdigo de operacin de la instruccin) e implica la realizacin de
un conjunto predeterminado de operaciones elementales. Adicionalmente, durante esta
fase se puede producir algn acceso suplementario a memoria (para captar o almacenar
algn dato o resultado).
El tipo de operaciones elementales indicadas anteriormente corresponde a las acciones ms elementales que puede realizar el computador, y reciben el nombre de microoperaciones. Se puede concluir que una instruccin mquina implica la realizacin de un
conjunto determinado de microoperaciones en un orden preestablecido.
Figura 6. M
 icrooperaciones correspondientes a las instrucciones de carga (LD r1, [rD+H'00]) y suma
(ADDS r1, r2, r3)

www.udima.es

151

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

La figura 6 muestra las microoperaciones especficas de la fase de ejecucin para


dos de las instrucciones mquina de CODE-2: la instruccin de carga (LD) y la instruccin de suma (ADDS).
La instruccin de carga debe almacenar en el registro que se especifique en la instruccin el contenido de memoria encontrado en la direccin resultante de sumar al registro
de direccin rD un valor inmediato especificado en la propia instruccin. En el ejemplo de la figura 6, la instruccin de carga corresponde a LD r1, M[rD+H'00]. Es
decir, se pretende almacenar en el registro r1 el contenido de memoria de la direccin
resultante de la suma de rD y H'00, es decir, rD.

EJEMPLO 1
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin LD
r1, [rD+H'00] (Cdigo mquina en hexadecimal: H'0100). Los elementos de la CPU
y memoria involucrados durante la ejecucin muestran sus valores en la siguiente
figura.

Para ilustrar la ejecucin de la instruccin a travs de las distintas microoperaciones que


la componen se emplea la siguiente tabla:
.../...

152

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
Esquema de funcionamiento de un computador

F. Rojas y A. Prieto

.../...
Elemento de la CPU
Fase

Captacin de
instruccin

Ejecucin de
instruccin

Microoperacin

PC

IR

AR

DR

r1

011A

AR PC

011A

011A

DR M(AR)

011A

011A

0100

IR DR

011A

0100

011A

0100

PC PC + 1

011B

0100

011A

0100

AR rD

011B

0100

23A0

0100

DR M(AR)

011B

0100

23A0

4C23

r1 DR

011B

0100

23A0

4C23

4C23

EJEMPLO 2
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin ADDS
r1, r2, r3 (cdigo mquina en hexadecimal: H'6123). Los elementos de la CPU y memoria
involucrados durante la ejecucin muestran sus valores en la siguiente figura.

Se ilustra a continuacin el proceso para la ejecucin de la instruccin de suma a travs de las


distintas microoperaciones. Obsrvense las similitudes y diferencias con el ejemplo anterior.
.../...

www.udima.es

153

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

.../...
Elementos de la CPU
Fase

Captacin de
instruccin

Ejecucin de
instruccin

Microoperacin

PC

IR

AR

DR

r1

r2

r3

RT

2003

0123

0005

0006

AR PC

2003

2003

0123

0005

0006

DR M(AR)

2003

2003

6123

0123

0005

0006

IR DR

2003

6123

2003

6123

0123

0005

0006

PC PC + 1

2004

6123

2003

6123

0123

0005

0006

RT r3

2004

6123

2003

6123

0123

0005

0006

0006

r1 r2 + RT

2004

6123

2003

6123

000B

0005

0006

0006

Las microoperaciones correspondientes a la fase de ejecucin del resto de instrucciones mquina se pueden obtener fcilmente de manera anloga a como se han detallado
las instrucciones de carga (instruccin de transferencia de datos) y suma (instruccin
aritmtico-lgica). No obstante, la gestin de las instrucciones de control se detalla en
el siguiente epgrafe.

4. GESTIN DE LAS INSTRUCCIONES DE CONTROL


Hasta ahora, en las instrucciones analizadas, el procesador ejecuta las instrucciones
del programa en el orden secuencial en que se encuentran en memoria. Con las instrucciones de control se puede alterar el orden de ejecucin de un programa, saltando a la
ejecucin de una instruccin ubicada en una direccin de memoria arbitraria, ds (direccin de salto).
Se deben distinguir dos tipos de instrucciones de control de flujo, segn se prevea
un retorno al punto en el que se realiza el salto o no:
Saltos. Son instrucciones que, relativas al cumplimiento de una determinada condicin o de forma incondicional, cambian de forma irreversible la
posicin de memoria por la cual se est ejecutando el programa.
154

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

Llamadas a subrutinas. Son instrucciones que cambian la posicin de


memoria por la que se est ejecutando el programa (programa llamador)
para pasar a ejecutar las instrucciones que se encuentran en otra zona de
memoria (en la que se encuentra la subrutina). No obstante, previamente a
dicho cambio de zona, se almacena la direccin actual para, eventualmente
cuando se ordene el retorno, volver a ejecutar el programa llamador en el
punto en que se produjo la llamada.

4.1. GESTIN DE LAS INSTRUCCIONES DE SALTO


Las instrucciones de salto, por tanto, pueden alterar el orden de ejecucin de un programa, saltando a una instruccin ubicada en una direccin de memoria arbitraria, ds,
especificada de alguna manera (directa o indirecta) en la instruccin de salto. Una vez
ejecutada la instruccin de salto, el programa ejecuta la instruccin contenida en la posicin ds y las que se encuentren sucesivamente a partir de ella (hasta el fin del programa
o hasta otra alteracin del flujo de control provocada por otra instruccin de este tipo).
En ningn momento se almacena la direccin de memoria a la que apuntaba el contador
de programa (PC) en el instante en que se ejecut el salto.
En el computador que se est analizando (CODE-2) los saltos se gestionan de la
siguiente forma: si la condicin de salto se cumple (relativa a alguno de los biestables
indicadores) o si simplemente se trata de un salto incondicional, la direccin de salto se
proporciona a travs del registro rD. Por tanto, en caso de producirse el salto, el contador de programa (PC) simplemente tomar el valor de rD.
La implementacin de la fase de ejecucin de este tipo de instrucciones por el procesador se limita simplemente a cambiar el contenido del contador de programa por la
direccin de salto (vase figura 7).
En consecuencia, la instruccin de salto constar de cinco microoperaciones (las
cuatro comunes de la fase de captacin ms la especfica de la fase de ejecucin). En
caso de ejecutarse el salto, en la siguiente captacin de instruccin, al leer de memoria
la instruccin cuya direccin est en PC, lo que se capta es la instruccin que est en la
direccin ds, en otras palabras, se produce automticamente el salto.
En las instrucciones de salto condicional, el salto se produce solo si se cumple alguna
o algunas condiciones, establecidas por el valor de alguno de los biestables indicadores
o algn registro. En caso de que no se cumpla la condicin, la microoperacin de la fase
de ejecucin no se ejecuta.
www.udima.es

155

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

Figura 7. Microoperaciones correspondientes a la instruccin de salto

EJEMPLO 3
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin BR
(Cdigo mquina en hexadecimal: H'C000), que corresponde a un salto incondicional. Los
elementos de la CPU y memoria involucrados durante la ejecucin muestran sus valores
en la siguiente figura.

.../...

156

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
Esquema de funcionamiento de un computador

F. Rojas y A. Prieto

.../...
En la siguiente tabla se muestra, de manera anloga a los ejemplos 1 y 2, la evolucin de
los elementos de la CPU involucrados en las diferentes microoperaciones.
Elementos de la CPU
Fase

Captacin de
instruccin

Ejecucin de
instruccin

PC

IR

AR

DR

rD

011A

3ABC

AR PC

011A

011A

3ABC

DR M(AR)

011A

011A

C000

3ABC

IR DR

011A

C000

011A

C000

3ABC

PC PC + 1

011B

C000

011A

C000

3ABC

PC rD

3ABC

C000

011A

C000

3ABC

Microoperacin

4.2. G
 ESTIN DE LAS INSTRUCCIONES DE LLAMADA Y RETORNO
DE SUBRUTINA
Una llamada a una subrutina o procedimiento consiste en una ruptura de la secuencia normal de ejecucin de las instrucciones de un programa, de forma que tras la ejecucin de la instruccin de llamada, se ejecuta otro programa, que es la propia subrutina
o procedimiento en cuestin. La diferencia con un salto convencional reside en que, una
vez ejecutada la subrutina, se retorna (por medio de una instruccin de retorno) al programa desde el que se hizo la llamada, que contina ejecutndose a partir de la posicin
desde la que se salt. Adems, es posible que dentro de una subrutina se llame a otra(s)
subrutina(s) y as sucesivamente, lo que se conoce como anidamiento de subrutinas.
Obsrvese en la figura 8 que el retorno de la subrutina devuelve el control a la instruccin inmediatamente posterior a la llamada a la subrutina. Por otra parte, justo antes
de proceder a la fase de ejecucin de la llamada a la subrutina, el valor del contador de
programa (PC) es precisamente el de la posicin de memoria que ocupa la siguiente instruccin en memoria. Por tanto, antes de realizar el cambio del valor del contador de programa para que apunte al inicio de la subrutina, es necesario guardar de alguna forma el
valor previo del contador de programa, de forma que sea posible restituir su valor cuando,
eventualmente, se ejecute la instruccin de retorno de subrutina.
Una vez que se produce el retorno de subrutina, dicha direccin de retorno no volver a ser usada, por lo que se puede eliminar. El tipo de datos que mejor se adapta al
www.udima.es

157

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

proceso de llamadas y retornos de subrutinas y que permite el anidamiento de estas es la


pila. El tipo de datos pila consiste en una lista ordinal en la que el modo de acceso a sus
elementos es de tipo LIFO (Last In First Out, ltimo en entrar, primero en salir) que
permite almacenar y recuperar datos. Para el manejo de los datos se cuenta nicamente
con dos operaciones bsicas: poner en la pila (push), que inserta un objeto en el tope
de la pila, y su operacin inversa, quitar de la pila (pop), que retira el elemento que
est en el tope de la pila. Ntese que tan solo es posible en ambas operaciones acceder
al tope de la pila (Top Of Stack, TOS) en cada momento.
Figura 8. Llamadas (CALL) y retornos de subrutinas (RET). Las flechas indican el flujo del programa

La figura 9 ilustra cmo se ira modificando la pila y el contador de programa en el


ejemplo de la figura 8. El puntero de pila (SP, Stack Pointer) contiene en cada momento
la direccin que ocupa el tope de la pila de direcciones de retorno de subrutina.
Como se puede apreciar en la figura 9, las acciones que hay que realizar durante la
fase de ejecucin de la llamada a subrutina son:
Guardar en el tope de la pila la direccin actual del contador de programa
[PUSH(PC)].
Cambiar el valor del contador de programa por la direccin de salto
(PC = dSalto).
158

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

De igual forma, durante la fase de ejecucin del retorno de subrutina, la accin que
se realiza es cambiar el valor del contador de programa con el valor del tope de la pila,
eliminndolo de esta (PC=POP()).
Figura 9. E
 volucin de la pila y del contador de programa durante las llamadas y retornos de subrutina
de la figura 8

Existen dos alternativas para implementar la pila que gestione las llamadas y retornos de subrutina en un computador:
Pila hardware. La pila se implementa mediante circuitos especficos, formando parte del propio procesador. Es muy rpida, pero su capacidad es
limitada.
www.udima.es

159

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

Pila software. La pila se implementa en la propia memoria principal, en


una zona reservada para este fin. Es ms lenta que la pila hardware, pero su
capacidad es mucho mayor y es reconfigurable.
En el procesador de CODE-2, que se est tratando como ejemplo, las direcciones de
inicio de las subrutinas se proporcionan a travs del registro rD. El tipo de pila es software (implementada en memoria), por lo que es necesario inicializar el valor del puntero
de pila a la zona reservada de memoria para pila. La pila crece hacia direcciones inferiores de memoria. El valor del puntero de pila se obtiene cuando se precisa del registro
de propsito general rE.
En la figura 10 se especifican las microoperaciones necesarias para implementar
en el procesador de CODE-2, las instrucciones de llamada y retorno de subrutina. De
forma anloga, cualquier procesador que implemente la gestin de subrutinas mediante
pila software actuar de manera similar.
Figura 10. Microoperaciones correspondientes a las instrucciones de llamada y retorno de subrutina

160

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
Esquema de funcionamiento de un computador

F. Rojas y A. Prieto

EJEMPLO 4
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin CALLR
(cdigo mquina en hexadecimal: H'D000), que corresponde a una llamada a subrutina
incondicional. Los elementos de la CPU y memoria involucrados durante la ejecucin
muestran sus valores en la siguiente figura.

Nuevamente, basta con realizar una tabla en la que en cada fila colocamos la microoperacin correspondiente y en cada columna los elementos de la CPU o memoria afectados.
Elementos de la CPU y memoria
Fase

Captacin de
instruccin

Ejecucin de
instruccin

PC

IR

AR

DR

rD

03A6

1005

DE00

FFFF

FFFF

AR PC

03A6

03A6

1005

DE00

FFFF

FFFF

DR M (AR)

03A6

03A6 D000

1005 DE00

FFFF

FFFF

Microoperacin

IR DR

03A6 D000 03A6 D000

1005

DE00

FFFF

FFFF

PC PC + 1

03A7 D000 03A6 D000

1005

DE00

FFFF

FFFF

SP SP 1

03A7 D000 03A6 D000

1005 DDFF

FFFF

FFFF

AR SP

03A7 D000 DDFF D000

1005 DDFF

FFFF

FFFF

DR PC

03A7 D000 DDFF 03A7

1005 DDFF

FFFF

FFFF

M (AR) DR

03A7 D000 DDFF 03A7

1005 DDFF

03A7

FFFF

1005

1005 DDFF

03A7

FFFF

PC rD

www.udima.es

rE/SP M(DDFF) M(DE00)

D000 DDFF 03A7

161

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

5. LAS INTERRUPCIONES
Una interrupcin consiste en una suspensin temporal de la ejecucin de un programa antes de que este finalice, comenzando la ejecucin de una subrutina especial de
atencin a la interrupcin, denominada subrutina de servicio de interrupcin (ISR,
Interrupt Service Routine).
Las causas que pueden generar una interrupcin son muy diversas, pero en su mayora surgen de la necesidad que tienen los dispositivos perifricos de entrada/salida de
enviar informacin al procesador del computador. Tambin es frecuente que se produzca
una interrupcin si el sistema operativo gestiona los procesos en ejecucin mediante
tiempo compartido, asignando pequeos intervalos de tiempo para el uso del procesador, de forma que todos avanzan concurrentemente.
El mecanismo de gestin de interrupciones ms habitual implica que cada dispositivo que pretenda comunicarse con el procesador mediante interrupciones debe
tener asignada una lnea nica para notificar a este que le requiere para una operacin.
Esta lnea se denomina lnea de peticin de interrupcin (IRQ, Interrupt ReQuest
line).
El procesamiento de una peticin de interrupcin se puede resumir en la ejecucin
de las siguientes etapas:
1. Se produce una peticin de interrupcin a travs de una lnea IRQ.
2. Se finaliza la ejecucin de la instruccin mquina actual.
3. Se almacena el valor de los registros de procesador y de todos los elementos relacionados con la ejecucin del proceso actual (a este conjunto de
informacin se le denomina bloque de control del proceso, PCB). De esta
forma, cuando el proceso interrumpido recobre el control del procesador,
los elementos a los que tiene acceso se restablecern a sus valores antes
de la ejecucin de la interrupcin.
4. El procesador ejecuta la rutina de servicio de interrupcin (ISR), saltando
a la zona de memoria en la que se encuentran las instrucciones mquina
que la forman.
5. Una vez finalizada la rutina de servicio de interrupcin, el procesador restaura el bloque de control del proceso interrumpido y se reanuda la ejecucin de este.
162

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

Como se puede observar, una interrupcin no es ms que un caso particular de llamada a subrutina en la que el origen de la llamada est fuera del propio programa. No
obstante, existe un tipo particular de interrupciones (interrupciones software), en las que
la llamada a la interrupcin est codificada en el propio programa.
La figura 11 ilustra el proceso de peticin, atencin y tratamiento de la interrupcin descrito.
Figura 11. Proceso de peticin, atencin y tratamiento de una interrupcin

6. CONCLUSIONES
Esta Unidad didctica ha mostrado el funcionamiento del elemento central de un
computador: el procesador. Para ilustrar de una manera sencilla su funcionamiento, se
ha empleado como ejemplo paradigmtico el procesador del computador didctico elemental (CODE-2).
Una vez estudiados los elementos internos que forman el procesador (epgrafe 2),
se ha ilustrado cmo se interconectan entre s y cmo se temporiza la ejecucin de una
www.udima.es

163

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

instruccin mquina secuencial (epgrafe 3). En el siguiente epgrafe (4) se han ampliado
las nociones de temporizacin de la ejecucin de las instrucciones mquina para comprender cmo se gestionan las instrucciones de control, tanto de salto como de llamada
y retorno de subrutina.
Finalmente, en el epgrafe 5 se ha introducido el concepto de interrupcin en la ejecucin de un proceso, analizando las causas que la producen y cmo se puede gestionar
por parte del procesador.

164

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

CONCEPTOS BSICOS A RETENER


El nivel de micromquina analiza el funcionamiento del computador partiendo de los elementos que facilita la lgica digital: elementos de memoria, registros, biestables, unidad aritmtico-lgica, etc.
En una arquitectura Von Neumann, el procesador es el elemento de la
mquina que interpreta las instrucciones y controla el estado del resto de
elementos del computador. La memoria principal se utiliza para almacenar
tanto datos como instrucciones.
El procesador bsico estudiado comprende los siguientes elementos funcionales: banco de registros, unidad aritmtico-lgica, biestables indicadores, contador de programa, registro de instruccin, puntero de pila, reloj y
lgica de control.
La unidad de control del procesador genera las seales correspondientes
para la ejecucin de un programa, que consiste en repetir sucesivamente
las dos siguientes fases para la ejecucin de las instrucciones: fase de captacin de la instruccin y fase de ejecucin de la instruccin.
La gestin de las instrucciones de llamada y retorno de subrutina se
realiza a travs de una estructura de pila mediante la cual se almacenan y
recuperan las direcciones de retorno de los programas.
Una interrupcin consiste en una suspensin temporal de la ejecucin de
un programa antes de que este finalice, comenzando la ejecucin de una
subrutina especial de atencin a la interrupcin (subrutina de servicio de
interrupcin, ISR).

ACTIVIDADES DE AUTOCOMPROBACIN
A partir del contenido de la presente Unidad didctica, se propone la realizacin
de las siguientes actividades de autocomprobacin por parte del lector, como ejercicio
general de repaso y asimilacin de la informacin bsica proporcionada por el texto.
www.udima.es

165

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

Enunciado 1
Se dispone de un computador con una memoria de 128 megabytes de capacidad y
que direcciona palabras de memoria de 32 bits. Calcular el tamao mnimo del bus de
datos y del bus de direcciones.

Enunciado 2
Calcular el tamao mnimo del bus de direcciones de una memoria de 4 gigabytes,
con longitud de palabra de 64 bits y direccionable por medias palabras (32 bits).

Enunciado 3
Analizar cmo se ejecutan las microoperaciones correspondientes a la instruccin
"NAND r3, r7, rA" (cdigo mquina en hexadecimal: H'837A). Los elementos de la
CPU y memoria involucrados durante la ejecucin muestran sus valores en la siguiente figura.

Enunciado 4
Suponer el siguiente estado (memoria, PC, IR y registros) de una mquina Von Neumann similar a CODE-2 que se encuentra al inicio de la fase de ejecucin, habiendo finalizado la fase de captacin. Si el contenido de IR = H'C200 corresponde a la instruccin
"BS" (salto si el biestable S de signo = 1), en qu direccin de memoria se encuentra
la siguiente instruccin que se ejecutar?
166

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

Enunciado 5
Suponer el siguiente estado (memoria, PC, IR y registros) de una mquina Von Neumann similar a CODE-2 que se encuentra al inicio de la fase de ejecucin, habiendo finalizado la fase de captacin. Si el contenido de IR=H'C300 corresponde a la instruccin
"BC" (salto si el biestable C de acarreo = 1), en qu direccin de memoria se encuentra la siguiente instruccin que se ejecutar?

www.udima.es

167

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

Solucin 1
El esquema de las conexiones entre el procesador y la memoria principal es el
siguiente:

El tamao del bus de datos es el necesario para transferir una palabra de memoria
en cada ciclo:
AnchoBusDatos = LongitudPalabra = 32 bits
Por otra parte, el ancho mnimo del bus de direcciones debe ser el que permita direccionar todas las posiciones de memoria. Como la memoria se direcciona por palabras, el
nmero de direcciones coincide con el nmero de palabras.
N. direcciones = N. palabras =

TamM.P.
LongitudPalabra

128 megabytes
4

bytes

palabra

= 32 Mpalabras = 32 MDirecciones = 225 direcciones


AnchoBusDirecciones log2 (N.Direcciones) = log2 (225) = 25 bits

168

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
Esquema de funcionamiento de un computador

F. Rojas y A. Prieto

Solucin 2
En este caso, como la memoria se direcciona por medias palabras, el nmero de
direcciones ser el doble del nmero de palabras (cada palabra se direcciona al principio y a la mitad de esta):
TamM.P.

N. direcciones = 2 N. palabras = 2

=2

4 gigabytes
8 bytes

LongitudPalabra

= 1 GDirecciones = 230 direcciones

Luego:
AnchoBusDirecciones log2 (N.Direcciones) = log2 (230) = 30 bits

Solucin 3
La instruccin NAND, como el resto de las instrucciones del repertorio, se ejecuta
en dos fases: captacin y ejecucin. En la siguiente tabla se detallan las microoperaciones para la ejecucin de dicha instruccin:
Elementos de la CPU
Fase

Captacin de
instruccin

Ejecucin de
instruccin

www.udima.es

PC

IR

AR

DR

r3

r7

rA

RT

40B0

0012

0306

8FA2

AR PC

40B0

40B0

0012

0306

8FA2

DR M(AR)

40B0

40B0

837A

0012

0306

8FA2

IR DR

40B0

837A

40B0 837A

0012

0306

8FA2

PC PC + 1

40B1

837A 40B0

837A

0012

0306

8FA2

RT rA

40B1

837A

40B0

837A

0012

0306

8FA2 8FA2

r3 r7 NAND RT

40B1

837A

40B0 837A FCFD 0306

8FA2 8FA2

Microoperacin

169

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

Solucin 4

Al encontrarse al inicio de la fase de ejecucin y ya ejecutada la fase de captacin,


el contador de programa (PC) ya apunta a la siguiente instruccin en orden secuencial.
Como la instruccin que se va a ejecutar corresponde a un salto condicional (si
S = 1), en la fase de ejecucin se evala la condicin y, al no cumplirse, simplemente se
procede a ejecutar la siguiente instruccin en memoria. Luego la direccin de la siguiente
instruccin que se va a ejecutar ser H'20AB, y su contenido A200.

Solucin 5
Al igual que en el ejercicio anterior, al encontrarse al inicio de la fase de ejecucin y
ya ejecutada la fase de captacin, el contador de programa (PC) ya apunta a la siguiente
instruccin en orden secuencial.

170

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
F. Rojas y A. Prieto

Esquema de funcionamiento de un computador

Como la instruccin que se va a ejecutar corresponde a un salto condicional (si C = 1),


en la fase de ejecucin se evala la condicin y esta vez s se cumple, puesto que el
biestable de acarreo C = 1. La direccin de salto se obtiene del registro rD, por lo que la
direccin de la siguiente instruccin que se va a ejecutar ser H'0306.

E
JERCICIOS VOLUNTARIOS

Tras el estudio de esta Unidad didctica, el lector puede hacer, por su cuenta, una
serie de ejercicios voluntarios, como los siguientes:
1. Analizar las especificaciones tcnicas de un procesador de ltima generacin,
a travs de la pgina web del fabricante (AMD, Intel, IBM, etc.). Investigar
el significado de los acrnimos y de las tecnologas utilizadas.
2. Obtener las caractersticas de los procesadores sobre los que funcionan las
tres consolas de videojuegos ms vendidas en la actualidad. Realizar un
anlisis comparativo.
3. Encontrar y justificar el uso de procesadores en cinco dispositivos diferentes
a un computador personal. Determinar las ventajas que aporta el procesador
en dichos dispositivos e identificar el resto de componentes de la mquina
Von Neumann.
4. Investigar algunos procesadores que hayan implementado una pila hardware
para llamadas y retornos de subrutinas. Analizar su funcionamiento.
5. Analizar la funcionalidad de la interrupcin del DOS (Disk Operating System)
para procesadores de la familia 80 86. Qu tipo de situaciones cubre?

REFERENCIAS BIBLIOGRFICAS
Bsica
Bell, C. G. y Newell, A. (1971). Computer structures: readings and examples. Nueva York: McGraw- Hill.

www.udima.es

171

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Sumario
TECNOLOGA Y ESTRUCTURA DE COMPUTADORES

Hennessy, J. L. y Patterson, D. A. (2003). Computer architecture. A quantitative approach (3. ed.). San
Francisco, California: Morgan Kaufmann.
Prieto, A.; Lloris, A. y Torres, J. C. (2006). Introduccin a la informtica (4. ed.). McGraw-Hill.
Prieto, A. y Prieto, B. (2005). Conceptos de informtica (serie Shaum). McGraw-Hill.
Tanenbaum, A. S. (2000). Organizacin de computadoras: un enfoque estructurado (4. ed.). Madrid: Pearson
Educacin.
En la red
http://spike.scu.edu.au/~barry/interrupts.html (Interrupciones del DOS)
http://www.amd.com
http://www.ibm.com
http://www.intel.com
http://www.xataka.com/ (ltimas novedades en electrnica)
Avanzada
Hamacher, C.; Vranesic, Z. y Zaky, S. (2003). Organizacin de computadores. McGraw-Hill.
Ortega, J.; Anguita, M. y Prieto, A. (2005). Arquitectura de computadores. Madrid: Thomson.

172

www.udima.es

"Todos los derechos reservados. Cualquier forma de reproduccin, distribucin, comunicacin pblica o transformacin de esta Unidad slo puede ser realizada con la autorizacin de la Universidad a
Distancia de Madrid, UDIMA, salvo excepcin prevista por la ley. Dirjase a CEDRO (Centro Espaol de Derechos Reprogrficos, www.cedro.org) si necesita fotocopiar o escanear algn fragmento de
esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Você também pode gostar