Escolar Documentos
Profissional Documentos
Cultura Documentos
*E/S programada
*E/S manejada por Interrupcin
velocidad.
La tercera generacin est signada por el tipo de buses seriales, que tienen como objetivo
reducir el nmero de conexiones de cada dispositivo que se conecta a la computadora. El
trmite es directamente entre el dispositivo conectado y el bus de datos que recibe las
rdenes.
SISTEMAS DE ENTRADA/SALIDA
Un computador no puede estar formado slo por la CPU y la memoria. Para darle alguna
utilidad debe comunicarse con el mundo exterior (perifricos) a travs del subsistema de
entrada/salida.
La misin principal del subsistema de E/S es adaptar los dispositivos externos antes de
conectarlos al bus del sistema.
Por qu no se conectan directamente al bus del sistema?
E/S programada
E/S mediante interrupciones
E/S Programada
Los datos se intercambian entre el CPU y el mdulo de E/S. El CPU ejecuta un programa
que controla directamente la operacin de E/S, incluyendo la comprobacin del estado del
dispositivo, el envo de la orden de lectura o escritura y la transferencia del dato. Cuando el
CPU enva la orden debe esperar hasta que la operacin de E/S concluya. Si el CPU es ms
rpido, ste estar ocioso. El CPU es el responsable de comprobar peridicamente el estado
del mdulo de E/S hasta que encuentre que la operacin ha finalizado.
Normalmente habr muchos dispositivos de E/S conectados al sistema a travs de los
mdulos de E/S. Cada dispositivo tiene asociado un identificador o direccin. Cuando el
CPU enva una orden de E/S, la orden contiene la direccin del dispositivo deseado.
Esta tcnica tiene la ventaja de utilizar un hardware mnimo aunque malgasta tiempo de
proceso ya que ha de interrogar continuamente al perifrico
una solicitud de E/S por vez. El sistema de operacin conoce exactamente que dispositivo
est interrumpiendo. Esta alternativa excluye procesamiento simultneo de E/S.
E/S Asncrona: retorna al programa usuario sin esperar que la operacin de E/S finalice. Se
necesita una llamada al sistema que le permita al usuario esperar por la finalizacin de E/S.
Tambin es necesario llevar un control de las distintas solicitudes de E/S. Para ello el
sistema de operacin utiliza una tabla que contiene una entrada por cada dispositivo de E/S
La ventaja de este tipo de E/S es el incremento de la eficiencia del sistema. Mientras se
lleva a cabo E/S, el CPU puede ser usado para procesar o para planificar otras E/S. Como la
E/S puede ser bastante lenta comparada con la velocidad del CPU, el sistema hace un mejor
uso de las facilidades.
Inicio de la Operacin de E/S
Para iniciar una operacin de E/S, el CPU actualiza los registros necesarios en el mdulo de
E/S.
El mdulo de E/S examina el contenido de estos registros pare determinar el tipo de accin
a ser llevada a cabo. Por ejemplo, si encuentra un requerimiento de lectura, el mdulo de
E/S empezar a transferir data desde el dispositivo a los buffers locales. Una vez terminada
la transferencia, el mdulo informa al CPU que la operacin ha terminado por medio de una
interrupcin.
Procesamiento de la Interrupcin
Cuando un dispositivo de E/S termina una operacin de E/S, se produce la siguiente
secuencia de eventos:
1. El dispositivo enva una seal de interrupcin al procesador
2. El procesador termina la ejecucin de la instruccin en curso antes de responder a la
interrupcin.
3. El procesador comprueba si hay alguna interrupcin. Si hay alguna, enva una seal
de reconocimiento al dispositivo que la origin
4. El procesador debe prepararse para transferir el control a la rutina de interrupcin.
Debe guardar la informacin necesaria para continuar con el proceso en curso en el
punto en que se interrumpi. Guarda en la pila del sistema el contenido de los
registros, etc.
5. El procesador carga en el PC la direccin de inicio del programa de gestin o
servicio de interrupcin solicitada.
6. Una vez modificado el PC, el procesador contina con el ciclo de instruccin
siguiente. Es decir, se transfiere el control a la rutina servidora de la interrupcin.
7. Cuando finaliza el servicio de la interrupcin, se restauran los valores de los
registros.
Cuando el CPU recibe una interrupcin que indica que se ha finalizado una operacin de
E/S, el sistema de operacin debe saber a cul proceso pertenece. Para esto se mantiene una
tabla de estado de dispositivos. Cada entrada en la tabla contiene el tipo de dispositivo, su
direccin y su estado. Si es dispositivo se encuentra ocupado, entonces el tipo de solicitud
junto con otros parmetros son almacenados en la tabla
Las operaciones TYPEAHEAD son un esquema usado por algunos dispositivos que
permiten a los usuarios "adelantar" la entrada de datos antes de ser requeridas. Cuando
sucede la interrupcin de final de E/S no hay proceso que la requiri, por lo tanto se
necesita un buffer para almacenar los caracteres adelantados hasta que algn programa los
requiera. En general, se requiere un buffer para cada terminal de entrada.
Hay cuatro tcnicas utilizadas comnmente para implementar la E/S por interrupciones:
Mltiples lneas de interrupcin
Consulta software
Conexin en cadena
Arbitraje de bus
Todos los mdulos de E/S comparten una lnea comn para solicitar interrupciones
La lnea de reconocimiento de interrupcin se conecta encadenando los mdulos uno tras
otro
Cuando el procesador recibe una interrupcin, activa la seal de reconocimiento, la cual
se propaga a travs de la secuencia de mdulos de E/S hasta que alcanza al que solicit la
interrupcin
El mdulo correspondiente responde colocando una palabra que lo identifica en las lneas
de datos (vector)
El procesador utiliza el vector de interrupcin como puntero a la rutina de servicio (as se
evita ejecutar una rutina de servicio general)
La prioridad viene determinada por el orden en que se conectan los mdulos en la cadena