Você está na página 1de 13

EE610 Eletrônica Digital I

Prof. Fabiano Fruett

Email: fabiano@dsif.fee.unicamp.br

2_b_2

Chaves em circuitos lógicos

2. Semestre de 2007

Portas de Transmissão

1

Chaves analógicas

Chaves de circuitos e sistemas envolvendo sinais analógicos que são controlados por sinais digitais. Também são chamadas de:

• portas analógicas

• portas de transmissão

• portas lineares

• circuitos de seleção de tempo

Configurações de chave :

• Chave série

• Chave paralela

• Chave mista

Se as chaves fossem ideais, não haveria base para escolher um tipo ou outro de chave. Entretanto as chaves não são ideais.

Portas de Transmissão

3

Aplicações dos circuitos de chaveamento

• Multiplexação

• Amostrador e segurador (Sample and Hold)

• Controle de parâmetros em circuitos:

– Amplificadores

– Integradores

– Filtros

Chaves analógicas com dispositivos semicondutores

• Diodos,

• transistores bipolares,

• transistores de efeito de campo (JFET ou MOSFET)

podem ser usados para implementar chaves analógicas.

Portas de Transmissão

5

Circuitos Lógicos com transistores de passagem

Funções lógicas também podem ser implementadas através da combinação em série e paralelo de chaves que são controladas por variáveis lógicas de entrada.

Lógica por chaves

Pass-Transistor Logic (PTL)

• Funções Boolenas implementadas através de uma rede de chaves.

• Geralmente são implementadas com transistores MOS (transistores de passagem).

• Transistores de passagem simplificam o projeto e ocupam menor área.

Portas de Transmissão

7

Portas Conceituais empregando lógica por transistor de passagem

Considere chaves ideais transmitindo e sendo acionadas por sinais digitais

Considere chaves ideais transmitindo e sendo acionadas por sinais digitais Fonte: Sedra Portas de Transmissão 8
Considere chaves ideais transmitindo e sendo acionadas por sinais digitais Fonte: Sedra Portas de Transmissão 8

Fonte: Sedra

Duas implementações possíveis para uma chave controlada por tensão

NMOS
NMOS
possíveis para uma chave controlada por tensão NMOS Complementar Porta de Transmissão CMOS Portas de

Complementar Porta de Transmissão CMOS

Portas de Transmissão

9

No projeto de circuitos PTL deve-se assegurar que todos os nós do circuito tenham a todo instante um caminho de baixa resistência para o VDD ou terra

nós do circuito tenham a todo instante um caminho de baixa resistên cia para o VDD
nós do circuito tenham a todo instante um caminho de baixa resistên cia para o VDD

Operação do transistor NMOS como chave

transmissão do nível alto

do transistor NMOS como chave transmissão do nível alto Portas de Transmissão 11 Operação do transistor

Portas de Transmissão

11

Operação do transistor NMOS como chave

transmissão do nível baixo

de Transmissão 11 Operação do transistor NMOS como chave transmissão do nível baixo Portas de Transmissão

Limitação da chave digital NMOS

– Conduz bem a lógica 0;

– Introduz uma queda de potencial na lógica 1.

V “1 pobre” DD V DD – V t V DD
V
“1 pobre”
DD
V DD – V t
V DD

Portas de Transmissão

13

Técnicas para restaurar o nível de tensão de saída da chave NMOS

• Restauração de nível através de realimentação.

• Redução de V t através de implantação iônica durante o processo de fabricação.

Portas de Transmissão

14

Restaurador de nível

Restaurador de nível Portas de Transmissão Exercício: 2) Considere o transistor NMOS como chave, fabricado em

Portas de Transmissão

Exercício: 2) Considere o transistor NMOS como chave, fabricado em uma tecnologia com µ n C ox =50 µA/V 2 , µ C ox =20 µA/V 2 , |Vt0|=1 V, γ=0.5 V 1/2 , 2ΦF=0.6 V e V DD =5 V. Considere que o transistor tenha área mínima para essa tecnologia, ou seja, 4 µm/2 µm, e assuma que a capacitância total entre o nó de saída e o terra seja C=50 fF.

p

15

(a) Para o caso em que v I esteja em nível alto, obtenha V OH .

(b)

Se a saída alimenta um inversor CMOS com (W/L) =2.5(W/L) n =10 µm/ 2 µm, obtenha a corrente estática do inversor e sua dissipação de potência quando sua entrada for o valor encontrado am (a). Também obtenha a tensão de saída do inversor.

p

(c) Obtenha t PLH

(d)

Para o caso em que v I subitamente chaveia de V DD para 0, obtenha

t PHL .

(e) Obtenha t P .

Sugestão: Para o cálculo dos itens c, d e e, considere a excursão limitada do sinal de saída v 0 . Compare os resultados obtidos com o exemplo 13.4 do Sedra.

Portas de Transmissão

16

Chaves complementares controladas por tensão

Gate

Source Drain nMOS Transistor Gate Source Drain pMOS Transistor
Source
Drain
nMOS Transistor
Gate
Source
Drain
pMOS Transistor

Portas de Transmissão

Lógica 1 no gate,

Fonte e Dreno conectados

Lógica 0 no gate,

Fonte e Dreno conectados

17

Porta de transmissão CMOS

gate, Fonte e Dreno conectados 17 Porta de transmissão CMOS Aplicação analógica Portas de Transmissão Fig.

Aplicação analógica

Portas de Transmissão

Fig. 5.64.

18

Circuitos equivalentes para visualização da operação da porta de transmissão na posição fechada

da operação da porta de transmissão na posição fechada Portas de Transmissão Fig. 5.65 19 Portas
da operação da porta de transmissão na posição fechada Portas de Transmissão Fig. 5.65 19 Portas

Portas de Transmissão

Fig. 5.65

19

Portas de transmissão em circuitos PTL

Aplicação digital

Portas de Transmissão Fig. 5.65 19 Portas de transmissão em circuitos PTL Aplicação digital Portas de
Portas de Transmissão Fig. 5.65 19 Portas de transmissão em circuitos PTL Aplicação digital Portas de

Portas de Transmissão

20

Porta de transmissão CMOS em circuitos digitais

NMOS é bom em passar os 0's mas limitado em passar os 1's

PMOS é bom em passar os 1's mas limitado em passar os 0's

Chaves eficientes usam esses dois transistores em paralelo:

In

Control

usam esses dois transistores em paralelo: In Control Control S w i t c h e

Control

Switches

Out

In

Control

In Control Control S w i t c h e s Out In Control Control Out

Control

Out

Transistors

In

Control

Control Out T r a n s i s t o r s In Control Control

Control

Out

Transmission or

"Butterfly" Gate

Portas de Transmissão

21

Porta de transmissão como Chave

Bom em passar 0 ou 1

Baixa potência consumida

Excelentes para implementar circuitos PTL

Simplificam o projeto de circuitos lógicos

Maior área ocupada

Maior capacitância

Portas de Transmissão

22

Exemplos de circuitos Lógicos PTL

Multiplexador dois-para-um

Exemplos de circuitos Lógicos PTL Multiplexador dois-para-um Portas de Transmissão 23 Exemplos de circuitos Lógicos PTL

Portas de Transmissão

23

Exemplos de circuitos Lógicos PTL

Função ou-exclusivo

dois-para-um Portas de Transmissão 23 Exemplos de circuitos Lógicos PTL Função ou-exclusivo Portas de Transmissão 24

Portas de Transmissão

24

Porta AND complementar com PTL

Porta AND complementar com PTL Portas de Transmissão 25 Exercício 3) Desenhe um multiplexador PTL com

Portas de Transmissão

25

Exercício 3) Desenhe um multiplexador PTL com decodificador automático de dois bits de entrada (C1 e C2). Nomeie as entradas de X1, X2, X3, X4 e a saída de Y.

Exercício 4) Desenhe um circuito com lógica de transistor de passagem complementar (CPL) XNOR e XOR de três entradas A, B e C.

Portas de Transmissão

26