1325031-1329666- 1325262

Con formato: Fuente: Negrita

Anlisis en pequea seal Transistor BJT

Alex Pinchao, Diego Palacios, Felipe Obregn, 5 de diciembre de 2016

Definicin de estilo: Ttulo 1

Abstract

Definicin de estilo: References: Sangra: Izquierda: 0

cm, Sangra francesa: 0,63 cm, Sin vietas ni
numeracin

The transistor is a device whose internal resistance can vary

depending on the input signal. This variation of resistance
causes it to be able to regulate the current flowing through the
circuit to which it is connected. In this practice, a multi-stage
amplifier will be assembled to analyze the behavior of the
low-signal BJT transistor using the multimeter, oscilloscope
and function generator.

Definicin de estilo: Reference Head: Versalitas

Index Terms

Figura 1. Amplificador multietapa

Signal, amplifier, transistor
I. INTRODUCCION
Cuando se habla del avance tecnolgico en el mundo, lo
primero que se debe venir a la mente es el transistor, ya que
fue el que permiti reducir significativamente el tamao de
muchos de los componentes que componen toda la tecnologa.
En este informe se hace el anlisis en pequea seal del
transistor BJT.
El anlisis a pequea seal consiste en usar un modelo del BJT
basado en una red de dos puertos, el cual es reemplazado en la
configuracin amplificadora, para as determinar la ganancia,
resistencia de entrada y salida del sistema. En este documento
primero se hace el anlisis del transistor en D,C para hallar el
punto de operacin, luego se muestra el modelo del BJT a
pequea seal, para determinar la ganancia completa del
amplificador de dos etapas.

3.1 El anlisis en D.C. para la determinacin del punto

de operacin de cada transistor.

Para Vin= 8mV

Datos
Datos
Datos
Tericos Experimentales
Simulados
VCE [V]
4.23
5.64
5
IC [mA]
1.01
1.14
1.0468
Tabla 1. Puntos de operacin para cada transistor Q1 y Q2.
(para ambos es el mismo).

3.2 El anlisis de pequea seal en A.C. y el clculo de

los parmetros Zi, Zo (sin carga), Av (sin carga) y Ai
correspondientes a cada etapa.

Clculos previos

Datos
tericos.
ETAPA 1 Y 2
Zi
3.169 [k ohm]
Zo
4.591 [k ohm]
Av
-182.59
Ai
120.27
Tabla 2.Parametros de ambas etapas. (son los mismos).

Para el amplificador multietapa basado en transistores

BJT, mostrado en la figura 1, realice los puntos que se
solicitan a continuacin realizar:

3.3 El clculo de condensadores de acople y desacople

(donde existan) de tal modo que las capacitancias
puedan considerarse cortocircuitos a partir de 100Hz.

II. PROCEDIMIENTO

Con formato: Fuente: 11 pto

Tabla 3. Condensadores de acople.

Ingeniera electrnica-lab. De circuitos electrnicos.

Con formato: Espaol (Espaa)

1325031-1329666- 1325262

Con formato: Fuente: Negrita

3.4 El anlisis de la conexin en cascada de las etapas de

amplificacin y la determinacin de los parmetros Zi,
Zo, Av y Ai del amplificador completo.
Vin (pp)=67.2mV
Vout(pp)=16.8 V
Datos
tericos.
3.169 k ohm
4.591 K ohm
130

Zi
Zo
Av
Ai
Tabla 4.Parametros del amplificador completo.

3.5 La simulacin del amplificador, tomando corrientes

y voltajes de D.C., y mostrando la forma y magnitud de
la seal en todos los terminales de cada transistor; hacer
la simulacin con tres valores apreciablemente diferentes
para la resistencia de carga RL (100, 1k 10k). Para
cada resultado de la simulacin justifique y analice la
razn de dicho resultado.

Figura 4. Simulacin para 10k ohm.

5.1 Modifique el diseo anterior del amplificador de dos

etapas, para que el punto de operacin de los transistores
est en la mitad de la recta de carga. (No olvide simular
el diseo).
R3
3.8K ohm
R7
3.8K ohm
Tabla 5. Variacin del circuito para el punto de operacin.
procedimiento
Con formato: Espaol (Colombia)

II.III. ANALISIS DE RESULTADOS

Para el circuito montado en el laboratorio tenemos que la seal
de entrada es muy pequea, ms pequea que la dada por el
generador de ondas del laboratorio, por lo tanto, se hizo
necesario utilizar un divisor de tensin para obtener dicha
seal de entrada
Figura 2. Simulacin para 100 ohm.

Para el divisor de tensin se utilizaron resistencias de 100

Ohm y otra de 1M ohm. Con este divisor de tensin se obtuvo
6,7m V.

Las grficas obtenidas permiten obtener los parmetros del

transistor al comparar la onda de entrada y la onda de salida,
comparando las amplitudes de ambas ondas se obtiene la
ganancia del transistor.

Figura 3. Simulacin para 1k ohm.

Ingeniera electrnica-lab. De circuitos electrnicos.

Con formato: Espaol (Colombia)

1325031-1329666- 1325262

Con formato: Fuente: Negrita

Para continuar con el anlisis se prueba el circuito con las dos

etapas acopladas obtenindose como resultado que el circuito
presenta un mal funcionamiento cuando la seal de entrada no
es significativamente pequea, como se haba explicado
anteriormente hubo la necesidad del divisor de tensin.
Obtenindose el siguiente resultado:

Figura 5. Seal de salida de la primera etapa

Figura 7. Seal de salida del circuito total.

Como podemos observar en la figura 7 tenemos una seal de
entrada de 67.2mV, donde la seal amplificada tiene un valor
de 16.8 volts con lo que podemos hallar la ganancia que es igual
a 250.

III.IV. CONCLUSIONES
-Gracias al anlisis en pequea seal es posible determinar
parmetros del transistor como la ganancia, la impedancia de
entrada y la impedancia de salida gracias a que se mantiene en
su zona lineal teniendo una distorsin despreciable en la
salida.

Figrura 6. Seal de salida de la segunda etapa

-Es necesario ser cuidadoso al manipular el circuito pues

debido a que se manejan seales muy pequeas cualquier
ruido o variacin pueden afectar negativamente la obtencin
de los parmetros.

de salida en la segunda etapa es de 5.64 V lo que nos una

ganancia de aproximadamente 700, con lo cual podemos decir
que es un buen circuito de amplificacin.

Ingeniera electrnica-lab. De circuitos electrnicos.

REFERENCIAS

Con formato: Espaol (Colombia)

1325031-1329666- 1325262

Figura 6. Seal de salida de la segunda estapa

Como podemos observar en la figura 5 la seal de entrada es

de 7.2 mV el valor de la seal de salida amplificada es de 1.21
V lo que nos da una ganancia de alrededor de 160. Para la
figura 6 al estar haciendo diversas pruebas esta vez utilizamos
una seal de entrada de 8mV, donde nuestra seal amplificada

Anexos.

Anexo 3. corriente Etapa 1 Y Etapa 2 con un 1K.

Anexo 1. Formas de onda vistas en la entrada y salida de cada

una de las etapas, considerando el amplificador sin carga.

Anexo 4. Corriente etapa 1 y etapa 2 con 10k.

Anexo 2. Mxima excursin de seal para el amplificador

completo.

Anexo 5. Corriente etapa 1 y etapa 2 con 100.

Ingeniera electrnica-lab. De circuitos electrnicos.

Con formato: Fuente: Negrita

1325031-1329666- 1325262

Anexo 6. Circuito de simulacin.

Ingeniera electrnica-lab. De circuitos electrnicos.

Con formato: Fuente: Negrita