Pontificia Universidad Catlica de Valparaso

Escuela de Ingeniera Elctrica

EIE 451 Circuitos Electrnicos Digitales

www.cursos.ucv.cl/eie45100/

CONVERSORES A/D

Juan Vignolo Barchiesi

Los conversores A/D reciben una

tensin anloga en la entrada y
entregan en la salida una palabra
digital correspondiente a la tensin
recibida.

Smbolo de un conversor A/D

Consideraciones generales para seleccionar un conversor A/D

Rango del voltaje anlogo de entrada.
Ejemplos:
0 a 5 V (unipolar)
10 V (bipolar)
0 a 100 mV (rango pequeo)
ajustable (generalmente depende del voltaje de referencia)
programable (en las tarjetas o mdulos de adquisicin de datos)
Nota: si se usa un rango pequeo, se puede degradar la S/N (relacin seal ruido).

Nmero de bits en la palabra de salida. (N)

En combinacin con el rango de entrada, determina la resolucin del conversor, que
corresponde a la magnitud del menor incremento del voltaje de
Rango
entrada que produce un cambio en la palabra de salida. La
1 lsb = N
[V]
2 1
resolucin es equivalente a 1 lsb (least significant bit).
Ejemplo: Rango = 5V , N = 12

1 lsb = 10 / 4095 = 2.44 mV

El nmero de bits N determina la relacin seal-ruido del

conversor de acuerdo a la relacin vista anteriormente

S
2 + 6 b [dB]
N

En esa frmula N representa el ruido de cuantizacin, y b el nmero de bits.

En la prctica la S/N es algo menor a la pronosticada en base a b debido a las
imperfecciones del dispositivo, especialmente para b alto. Por ejemplo, para b = 24
la S/N = 146 dB, equivalente a 20106 [-], algo muy difcil de lograr en un circuito
integrado anlogo-digital.
Por esa razn, para algunos conversores se especifica tambin un "nmero efectivo
de bits", o ENOB (Effective Number Of Bits), el cual se calcula a partir de la S/N, o
SNR (Signal to Noise Ratio):
ENOB = (SNR - 2) / 6

Tiempo de conversin (nseg a mseg): desde que se da la orden de iniciar la

conversin hasta que se completa. Depende significativamente del mtodo de
conversin usado. Limita la tasa de muestreo.
Cdigo de salida: binario, BCD (Binary Coded Decimal),
siete segmentos (visor LED o LCD).
Tipo de salida: paralela o serial. La implementacin de la
segunda es ms compleja, pero permite reducir el nmero
de terminales.
Errores: offset, ganancia, linealidad, linealidad diferencial, monotonicidad, (los
mismos que afectan a los conversores D/A).
Estabilidad con la temperatura, la tensin de alimentacin y el tiempo.
Modo de conversin
Controlada (requiere pulso de inicio).
Continua (ejemplo: voltmetro digital).
Voltaje de referencia: interno o externo. Define la exactitud de la conversin, ya que
en muchos conversores integrados la palabra digital de salida es proporcional a la
entrada e inversamente proporcional al voltaje de referencia. Cuando el voltaje de
referencia es interno existe el riesgo de realimentacin trmica.

1.a.- Conversor A/D tipo contador de pendiente simple

Cuando el Reset est aplicado, V1 = 0, Vi > V1, A2 = 1 y el contador recibe los

pulsos del oscilador que se repiten con una frecuencia f, pero no los cuenta. D = 0.
Al quitar el Reset, V1 aumenta en forma proporcional con el tiempo, alcanzando a Vi
en el instante T. En ese momento A2 baja a cero y la cuenta D se detiene.

1 Vref
Vi = V1 =
T
C R
Vi R C
T =
Vref
f RC
D = f T D =
Vi
Vref
Se observa que D es proporcional a Vi , pero depende de 4 parmetros ms.
Este tipo de conversor A/D es muy antiguo, ya que se poda fabricar con transistores
de germanio. (El C se cargaba con una fuente de corriente basada en un transistor).
Problemas
1. La salida es sensible a las variaciones de f, R, C y Vref .
2. Conversin lenta. El elemento crtico es el comparador.
Ejercicio 1: calcular la mxima frecuencia de muestreo suponiendo que el tiempo
de respuesta del comparador es 1 seg, y que la resolucin es 10 bit.
3. T no es fijo, sino dependiente de Vi . Por lo tanto, no se puede usar aliasing para
eliminar ruido de frecuencia fija y conocida. Ej: frec. muestreo = frec. lnea 50 Hz

1.b.- Conversor A/D tipo contador de rampa discreta

Utiliza un conversor D/A para comparar D con Vi , eliminando la dependencia

respecto de f.
La dependencia respecto de R y de C se reemplaza por aquella respecto del
conversor D/A.
El tiempo de conversin sigue dependiendo de Vi , mantenindose el problema de la
incertidumbre del tiempo de conversin.

1.c.- Conversor A/D tipo contador de balance continuo

El contador es del tipo Up / Down.

El sentido del conteo es controlado por el comparador.
D oscila constantemente alrededor del valor ideal.
Si se extrae la salida del conversor D/A, se comporta como un S/H libre de droop.

2.- Conversor A/D tipo contador de doble pendiente

Durante un cierto tiempo fijo T se mantiene el interruptor

en la posicin A. Vo disminuye linealmente, con una
pendiente proporcional a la tensin de entrada. Al terminar el
intervalo T, Vo ha alcanzado el valor dado por la expresin
A continuacin, el interruptor cambia
a la posicin B, y el contador
comienza a contar. Cuando el
voltaje vuelve a cero, se detiene la
cuenta. La variacin de voltaje en
este intervalo es:

1 Vr
Vo =
tx
C R

1 Vi
Vo(T ) =
T
C R

Vi T
Vi T = Vr tx tx =
Vr

Igualando ambas variaciones de voltaje, se tiene que

Ejemplo para
2 tensiones de
entrada distintas

La palabra de salida del conversor Po se obtiene contando los ciclos de un reloj de

frecuencia F durante el intervalo tx:

tx
Po =
= tx F
1/ F

Vi T
reemp. tx : Po =
F
Vr

FT
Po = Vi

Vr

Se aprecia que Po es independiente de R y C, pero no de F, T y Vr.

Eliminacin de la dependencia con respecto a T y a F
T se puede obtener contando N ciclos del mismo reloj de frecuencia F.

T=

N
F

pero

FT
Po = Vi

Vr

reemp. T :

Po =

Vi
N
Vr

Ventajas con respecto al conversor de pendiente simple

La salida del conversor es independiente de R, de C, y de la frecuencia del reloj. El
nico elemento crtico es Vr, la tensin de referencia.
La salida del integrador siempre se compara con voltaje cero, por lo que se elimina
el error de modo comn del comparador.
El tiempo de conversin es constante, independiente de Vi.
Efecto del ruido de la entrada sobre la palabra de salida
Como la entrada es integrada, se atena el efecto del ruido que sta pueda contener.
Adems, el tiempo durante el cual se integra la seal es fijo (no depende del voltaje de
entrada). Si la seal est contaminada con ruido de 50 Hz, y el perodo de integracin
T es un mltiplo de 20 mseg, la salida del integrador no ser afectada por el ruido.

El efecto de las armnicas de 50 Hz tambin se cancela. La capacidad del conversor

de rechazar este tipo de seales se denomina rechazo de modo normal, y es tanto
mayor mientras ms preciso sea T. Para obtener un buen rechazo de modo normal,
( > 60 dB ), es necesario que T sea muy exacto, lo que se logra fcilmente con un
reloj a cristal.
Aplicaciones: seales lentas, o contaminadas con ruido de lnea (multmetros).
[Un S/H delante del conversor anula su capacidad de rechazar ruido de modo normal]

Diagrama en bloques de la seccin anloga

Cada ciclo de medicin consta de 3 fases:

1. Auto-Cero (A-Z): se conecta la entrada a tierra y se almacena el offset de los
amplificadores operacionales en CAZ. Se carga CREF con la tensin de referencia.
2. Integracin de la seal (INT): se integra la entrada y se determina su polaridad.
3. Integracin de la referencia (DE+ o DE-): se integra la referencia almacenada en
CREF aplicndola con polaridad opuesta a la de la entrada.

Circuito bsico de un voltmetro o

DPM de 3 dgitos con visor LED

Circuito bsico de un voltmetro o

DPM de 3 dgitos con visor LCD

3.- Conversor A/D tipo aproximacin sucesiva

El proceso de conversin es similar al
de un pesaje usando una balanza, con
un conjunto de pesos de referencia
escalados en factores de 2.
Por ejemplo, se pueden usar pesos de
referencia de kg, kg, etc. para
determinar un peso desconocido de
hasta 1 kg.

Diagrama en
bloques del
conversor

Despus de aplicado el comando de conversin, el msb del conversor D/A ( rango)

se compara con la entrada.
- Si la entrada es mayor que el msb, el bit permanece encendido ("1" en el registro
de salida), y se prueba el siguiente bit ( rango).
- Si la entrada es menor que la salida del conversor D/A, el bit vuelve a cero, y se
prueba el siguiente bit.
El proceso contina, hasta probar el ltimo bit (lsb).

 Los conversores de aproximacin sucesiva requieren que la entrada se mantenga

constante durante la conversin, por lo que generalmente van precedidos de un
circuito Sample/Hold.
El tiempo de conversin es fijo, e independiente del voltaje de entrada.
El nmero de iteraciones requeridas para completar una conversin es mucho
menor que en los conversores tipo contador.
ADC0804 (T.I.) 8 bit 100 seg

KUSB-3100 Data Acquisition USB Module (Keithley)

Utiliza un conversor A/D de aproximacin sucesiva de 12 bit y 20 seg, con S/H

previo y multiplexor de 8 canales.
Otros modelos de mayor costo tienen 16 canales anlogos desbalanceados u
8 diferenciales, mayor tasa de muestreo y mejor resolucin.
A pesar de que Windows no es un sistema operativo de tiempo real, se pueden
adquirir muestras con temporizacin precisa en forma continua usando el reloj del
mdulo y un buffer circular para transferir los datos entre el mdulo y el programa.
Ejemplo de utilizacin:

Unidad Electrnica LABSEI-105 para Plataforma Dinamomtrica

http://labs.eie.ucv.cl/labsei/Trabajos/trabajos.htm#Plataf_Fuerza

Especificaciones: 4 canales, 1000 m/s / canal, ventanas de 15 seg.

Adquisicin en tiempo real: 10 buffers de 0.2 seg. (4 x 1000 x 0.2 = 800 muestras cada uno)
Actualizacin graf. cada 0.2 seg.

Margen de latencia: 2 seg.

4.- Conversor A/D tipo paralelo (flash)

Conversor A/D tipo paralelo de 3 bits.

Contienen comparadores que reciben la tensin anloga a convertir, y un divisor de

tensin que proporciona un voltaje de umbral ligeramente diferente para cada uno. La
salida de los comparadores pasa por un circuito combinacional que la codifica en el
menor nmero de lneas posible.
Se requiere una gran cantidad de comparadores (255 para un conversor de 8 bits), lo
que complica su fabricacin. Sin embargo, por el hecho de no realizar ningn proceso
de conteo, o de decisin de tipo repetitivo, es el que permite la mayor velocidad. Una
de sus aplicaciones ms comunes es en la digitalizacin de seales de video.

HI3026 (Intersil)
The HI3026 is an 8-bit, high-speed, flash
analog-to-digital converter optimized for
high speed, low power, and ease of use.
With a 120 MSPS encode rate capability
and full-power analog bandwidth of
150MHz, this component is ideal for
applications requiring the highest possible
dynamic performance.
Applications
RGB Graphics Processing
Digital Oscilloscopes
Digital Communications

5.- Conversor A/D tipo Delta-Sigma

Anteriormente se haba encontrado que el valor RMS del ruido de cuantizacin era:

rRMS =

A
2b 3

siendo A la amplitud de una sinusoide que ocupaba completamente el rango del

conversor A/D, y b el nmero de bits del conversor.
Para disminuir el ruido de cuantizacin, se debe aumentar el nmero de bits del
conversor A/D; cada bit extra disminuye el valor RMS del ruido en un factor de 2
(6 dB), y la potencia del ruido en un factor de 4 (22) (6 dB).
Sin embargo, al aumentar el nmero de bits la electrnica anloga se torna ms
crtica, como ocurre con el conversor D/A de los conversores de aproximacin
sucesiva y con el arreglo de comparadores de los conversores tipo paralelo.

Los conversores de doble pendiente tienen menos restricciones en ese sentido,

pero el tiempo de conversin aumenta exponencialmente con el nmero de bits.
Sin embargo, existe una alternativa: se puede aumentar el nmero de bits
incrementando la tasa de muestreo. Se haba determinado que si se muestreaba a
una frecuencia mayor que la necesaria (oversampling) y se aplicaba un filtro
pasabajos digital abrupto, se simplificaba el filtro anlogo antialias. Pero dicho proceso
tambin reduce el ruido de cuantizacin, tal como se muestra en la siguiente figura.
(a) PSD (Power Spectral Density) de ruido de
cuantizacin con la frecuencia de muestreo normal.
(b) se duplica la frecuencia de muestreo Fs. La
potencia de ruido se mantiene (porque el N de bits no
cambia), pero se distribuye en una banda 2 veces
mayor, por lo que la PSD baja a la mitad. El FPB digital
elimina la banda superior, bajando la potencia de ruido
a la mitad y el valor RMS del ruido 2 veces (3 dB).

En el dominio del tiempo el FPB suaviza la seal, generando el mismo efecto de

interpolacin que tendra aumentar el nmero de bits.
Si se cuadruplica Fs, el valor RMS del ruido baja a la mitad (6 dB), lo que es
equivalente a aumentar el nmero de bits del conversor en 1.

La relacin seal-ruido (S/N) (para una sinusoide que aprovecha el rango del
conversor al mximo) queda entonces dada por:

S / N 2 + 6 b + 10 log( R)

donde R es la razn de sobremuestreo.

En la tabla siguiente se muestran algunos valores:

R (sobremuestreo)
Mejora de S/N [dB]
Aumento de N de bits

4
6
1

16 64
12 18
2 3

256
24
4

4109
96
16

Por ejemplo, si se desea obtener una resolucin de 8 bit a partir de un conversor de

4 bit, se debe aumentar Fs 256 veces.
El sobremuestreo simplifica la parte anloga del conversor (la cual se torna
progresivamente ms crtica cuando aumenta el nmero de bits), transfiriendo la
complejidad hacia la parte digital.

Ejercicio 3: una de las aplicaciones de cierta exigencia para un conversor A/D es el

muestreo de seales de audio con calidad de CD (calidad media en el caso de los
archivos MP3). Se requiere una resolucin de 16 bit y una tasa de muestreo de
44100 [m/s].
a) Calcular tasa de muestreo necesaria para aumentar la resolucin de 8 a 16 bit.
b) Calcular tasa de muestreo necesaria para aumentar la resolucin de 1 a 16 bit.

Un conversor A/D de 1 bit es un simple comparador de nivel, un circuito que puede

ser fcilmente integrado y que puede operar a velocidades bastante altas (decenas
de MHz). Sin embargo, para lograr la tasa de muestreo de CD usando sobremuestreo
sera necesario muestrear a 44 THz !
Pero se puede reducir el factor de sobremuestreo si se cambia
la forma del espectro del ruido de cuantizacin (noise shaping)
concentrndolo en frecuencias altas, para que el FPB elimine
una fraccin mayor de la potencia de ruido.
Dicho efecto se logra con el "conversor A/D Delta-Sigma" o "-":

La diferencia () entre la seal anloga X y la secuencia de pulsos Y es integrada

(). La salida del integrador (Z) es contrastada con 0 V por un comparador de nivel, el
cual genera la secuencia digital de alta frecuencia Y , la que es filtrada y decimada
mediante un FPB digital FIR para generar la salida del conversor de 16 bit.
El efecto de noise shaping se produce porque el ruido de cuantizacin ingresa en el
sistema a la salida del comparador (Y), restndose con una versin filtrada de s
mismo mediante el integrador (), lo que equivale a un filtro pasa altos. Ese mismo
integrador acta como un filtro pasabajos para la seal X.
El efecto se puede magnificar
aumentando el nmero de
integradores, tal como se
observa en la figura, que
muestra la etapa de entrada de
un conversor - de 2 orden.
En la tabla se muestra la ganancia en bits para
algunos rdenes (O) y valores de R.

R = 4 R = 16 R = 64
O=0

1.0

2.0

3.0

La ltima combinacin, O = 3 y R = 64 es comn en

conversores A/D usados para digitalizar audio con
calidad de CD.

O=1

2.2

5.1

8.1

O=2

2.9

7.9

12.9

Fs = 44.1 kHz 64 = 2.82 MHz

O=3

3.5

10.5

17.5

Este tipo de conversores no es apropiado para aplicaciones generales de adquisicin

de datos: el filtro digital a la salida introduce retardo, e impide compartir el conversor
entre varias entradas con un multiplexor. Sin embargo, presenta ventajas importantes
en digitalizacin de audio frente a un conversor de aproximacin sucesiva:
Se simplifica el filtro antialias (puede ser una red RC).
No requiere Sample and Hold.
La complejidad se traslada a la parte digital, simplificando la integracin.

Ejemplo
AD7722
de
Analog Devices