DIAGRAMA DE ESTADO Y

TABLA DE ESTADO
OBJETIVO
reforzar los conocimientos adquiridos por el estudiante en el diseo de
circuitos digitales secuenciales sincrnicos partiendo de su diagrama de
estados.

MATERIAL
Esta prctica se realizar en equipos de 3 alumnos por equipo. Cada
equipo de trabajo requiere el siguiente material:

1 CI SN 7404
1 CI SN 7408
1 CI SN 7432
1 CI SN 7476
1 CI 7483
1 CI 74193
1 CI 74165
2 CI 74112
1 Microswitch de 8P8T
3 LEDs
4 Resistores de 220

MARCO TERICO
El diseo de un circuito secuencial sincrnico comienza a partir de un
conjunto de especificaciones y culmina en un diagrama lgico de un
circuito o una lista de funciones de Boole a partir de las cuales se puede
obtener el diagrama lgico.
El primer paso en el diseo consiste en describir en palabras el
comportamiento deseado del circuito. Frecuentemente el paso siguiente
consiste en construir el diagrama de estados a partir de la descripcin
en palabras del funcionamiento deseado, para poder, a partir del
diagrama de estados elaborado, obtener el diagrama lgico del circuito
digital.

PROCEDIMIENTO
A continuacin se muestra el diagrama de estados de cierto sistema
digital, el cual
se mantiene en el estado T0 hasta que una seal de entrada externa qm
le indique
a la unidad de control (circuito secuencial) que debe comenzar una
operacin.
Cuando el sistema digital termina de realizar la operacin, la seal Pz =
1 le indica
a la unidad de control que la operacin est terminada, regresando al
estado
inicial T0.

Las actividades que debe realizar el sistema digital en cada uno de los
estados
son las siguientes:
T0 : nada, la ocurrencia de este estado indica que la operacin est
completa
T1 : A #0, P#3
T2 : P P-1
T3: A A+B

A es un registro de 4 bits y B es un nmero de 4 bits generado por

uno de los teclados.

1. Utilice flip-flops JK convertidos en tipo D para implementar la unidad

de control (el circuito secuencial), por el mtodo de 1 flip-flop/estado.

2. Utilice el pulsador para la seal qm, y el generador con el divisor para

obtener la seal de los pulsos de reloj del sistema con una frecuencia de
1Hz.

IMPLEMENTACION EN PROTOBOARD

ACTIVIDADES COMPLEMENATARIAS

Investigue sobre mquinas de estado finito: mquinas de Mealy y

mquinas de Moore.

MAQUINA DE ESTADOS FINITOS

Se denomina mquina de estados a un modelo de comportamiento de
un sistema con entradas y salidas, en donde las salidas dependen no
slo de las seales de entradas actuales sino tambin de las anteriores.
Las mquinas de estados se definen como un conjunto de estados que
sirve de intermediario en esta relacin de entradas y salidas, haciendo
que el historial de seales de entrada determine, para cada instante, un
estado para la mquina, de forma tal que la salida depende nicamente
del estado y las entradas actuales.
Una mquina de estados se denomina mquina de estados
finitos (FSM por finite state machine) si el conjunto de estados de la
mquina es finito, este es el nico tipo de mquinas de estados que
podemos modelar en un computador en la actualidad; debido a esto se
suelen utilizar los trminos mquina de estados y mquina de estados
finitos de forma intercambiable. Sin embargo un ejemplo de
una mquina de estados infinitos sera un computador cuntico esto es
debido a que los Qubit que utilizara este tipo de computadores toma
valores continuos, en contraposicin los bits toman valores discretos (0
1). Otro buen ejemplo de una mquina de estados infinitos es
una Mquina universal de Turing la cual se puede definir tericamente
con una "cinta" o memoria infinita.
La representacin de una mquina de estados se realiza mediante
un Diagrama de estados, sin embargo tambin es posible utilizar
un Diagrama de flujo.

Las mquinas de Mealy y Moore son circuitos sncronos. Un circuito

sncrono es un circuito digital en el cual sus partes estn sincronizadas
por una seal de reloj. En un circuito sncrono ideal, cada cambio en los
diferentes niveles lgicos es simultneo. Estas transiciones se realizan
despus de un cambio de nivel de una seal llamada reloj. Idealmente la
entrada a cada elemento de almacenamiento alcanza su valor final
antes de que la siguiente seal de reloj ocurra, por lo tanto el
comportamiento de un circuito se puede predecir exactamente. Se
requiere se cierto retardo para cada operacin lgica, por lo que existe
una mxima rapidez en el que cada sistema sncrono puede responder.
El anlisis de un diagrama de tiempos puede darnos esta rapidez.
Una mquina de Mealy es una mquina de estados finita, donde las
salidas estn determinadas por el estado actual y la entrada. Esto
significa que en el diagrama de estados se incluye una seal de salida
para cada arista de transicin. Por ejemplo, en la trayectoria de un
estado 1 a un estado 2, si la entrada es cero la salida puede ser uno, y
se debe poner sobre la arista la etiqueta 0/1.

En contraste, la salida de una mquina de estado finito Moore

(mquina de Moore), depende solo del estado actual y no depende de
la entrada actual. Por lo tanto, los estados de una mquina de Moore son
la unin de los estados de la mquina de Mealy y el producto cartesiano
de estos estados y alfabeto de entrada (posibles entradas).

Definicin formal:
Una mquna de Moore se define como una tupla (secuencia finita) de
5{S, , , T, G} que consiste de: Un conjunto finito de estados ( S )
Un conjunto finito llamado alfabeto de entrada ( ) Un conjunto finito
llamado alfabeto de salida ( ) Una funcin de transicin (T : S
S) que dirige a cada estado y a una entrada al siguiente estado. Una
funcin de salida (G : S ) que dirige a cada estado al alfabeto de
salida. El nmero de estados en una mquina de Moore es mayor o igual
al nmero de estados a su correspondiente mquina de Mealy.
Una mquina de Mealy es una tupla de 6 (S, S0, , , T, G), que
consiste de: Un conjunto finito de estados ( S ) Un estado inicial S0 el
cual es un elemento de (S) Un conjunto finito llamado alfabeto de
entrada ( ) Un conjunto finito llamado alfabeto de salida ( ) Una
funcin de transicin (T : S S) Una funcin de salida (G : S
)

Qu operacin realiza este sistema digital?

El estado t0 nos indica que las operaciones en el circuito an terminado,
tambin es necesario colocarle un estado inicial por medio de sus
entradas asncronas.
El estado t1 es el siguiente estado al t0 este se activa presionando el
pulsador qm (pasa del estado 1 al estado 0)
El estado t2 es el que hace posible la activacin del registro, una que se
realiza las operacin es el mismo, este cambia al estado siguiente (t3)
El estado t3 activa el contador para realizar algn determinado conteo
descendente (segn programacin del contador), una ves realizado todo
la secuencia de estados secuenciales este regresa al estado t0
Si B = 2, esto es, si usted coloca el #2 en el teclado cuya salida es el
nmero B
a. cul ser el nmero contenido en el registro A al final del estado T3
siendo P =2?
Sera el 0100
b. cul ser el nmero contenido en el registro A al final del estado T3
siendo P =1?
Sera el 0010
c. cul ser el contenido del registro A una vez terminada la operacin?
Sera el 0110 cuando p =1
d. Este sistema digital corresponde a un modelo de Moore o de Mealy?
Corresponde a un modelo de Mealy