Você está na página 1de 198

CENTRO DE AUTOMATIZACION

INDUSTRIAL
SIMPLES CIRCUITOS DE
MEMORIA Y CIRCUITOS
LOGICOS
MANUAL

CONVENIO SENA - FE STO

Neumtica / Electrnica

SIMPLES CIRCUITOS DE MEMORIA


Y CIRCUITOS LOGICOS

Manual

Un manual de

FESTD
[Q)~[Q)ffi\(Q;U~~

Primera edicin
Copyright
Reservados
Impreso en
Autores: N.

by FESTO OIOACTlC 0-7300 Esslingen 1979


todos los derechos de traduccin y reproduccin
Alemania Federal
Bissinger, H. Meixner

ISBN 3-8127-0867-1

Introduccin

El material didctico reunido en este


manual est dividido de la misma manera
que el Seminario FESTO Tcnica de
mandos. No obstante, el presente
manual no ha sido concebido nicamente como una base de trabajo para
dicho seminario; tambin ha de ayudar al
tcnico en su trabajo prctico a resolver
problemas de mandos automticos.
Muchos de los ejercicios al final de los
captulos han tenido su origen en aplicaciones y problemas prcticos. Detalladamente, con ayuda de ejemplos se tratan
los circuitos lgicos. Se di particular
importancia a la derivacin de las reglas
de clculo, a la simplificacin de circuitos
con ayuda del diagrama de KarnaughVeitch, y a una forma unitaria de escribir
las ecuaciones lgicas y las variables. La
relacin existente entre el lgebra lgica
y la teora de conjuntos hace del texto un
material comprensible incluso para aquellos que no son ingenieros electrnicos.
Adems, los simples circuitos de memoria y los sistemas de control de movimientos se tratan en conjunto con los correspondientes diagramas.
En vista del hecho de que, despus de
resolver un problema empleando elementos lgicos binarios, muchos ejercicios se convierten luego a circuitos elctricos o neumticos, entre el ingeniero
electrotcnico que desea resolver sus
problemas de mandos nicamente de
forma elctrica o electrnica y el ingeniero mecnico que, a su vez, desea
resolverlos nicamente de forma neumtica, la comprensin es ms sencilla. El
diseo de circuitos con ayuda de elementos lgicos bsicos binarios tiene adems
la ventaja de que estos circuitos pueden
ser verificados rpidamente empleando
mdulos de ejercicio apropiados.
Los autores

Indice

Pgina

Introduccin
Divisin de una cadena de mando
Seales
1.2
1.3
Tipos de mandos
1.3.1 Sistemas de mandos combinatorios
1.3.2 Sistemas de mandos secuenciales
1.
1.1

2.
2.1
2.2
2.3
2.4
2.5
2.6

Operaciones bsicas de los elementos lgicos binarios


Operacin lgica y (ANO)
Operacin lgica O (OR)
Operacin lgica NO (NO)
Sumario de las operaciones lgicas bsicas y de los smbolos lgicos
Ejercicios de la parte 2 (operaciones bsicas)
Soluciones de los ejercicios de la parte 2

14
14
18
20
23
24
24

3.
3.1
3.2
3.3
3.4

Reglas de clculo del lgebra lgica


Reglas para la operacin lgica NO (NOR)
Reglas para la operacin lgica y (ANO)
Reglas para la operacin lgica O (OR)
Representacin de las reglas de la operacin lgica y (ANO) empleando elementos
lgicos binarios
Representacin de las reglas de la operacin lgica O (OR) empleando elementos
lgicos binarios
Circuitos y (ANO) y O (OR) con un mayor o menor nmero de entradas de los necesarios
Otras reglas para las operaciones lgicas y (ANO) y O (OR)
Principio de dualidad
Ley de absorcin
Sumario de las reglas
Ejercicios de la parte 3
Soluciones de los ejercicios de la parte 3

27
27
28
30

3.5
o
:::
o
<{
o
o

o
f-

(f)

LL

.o

9
9
10
13
13
13

3.6
3.7
3.8
3.9
3.10
3.11
3.12

31
32
33
35
38
39
39
40
42

4.
4.1
4.2
4.3
4.4
4.5

Posibilidades de representar las ecuaciones de lgebra lgica


Ecuacin
Tabla de valores (tabla de la verdad)
Diagrama de Venn
Diagrama de Karnaugh-Veitch (diagrama KV)
Lectura de la ecuacin lgica, de la tabla de valores o del diagrama de
Karnaugh-Veitch (diagrama KV)

44
44
44
45
48
54

5.
5.1
5.2
5.3

57
57
58
58

5.4
5.5
5.6
5.7

Simplificacin de las ecuaciones lgicas


Simplificacin de ecuaciones lgicas empleando reglas de clculo
Comparacin entre las formas standard de las operaciones lgicas O (OR) e y (ANO)
Simplificacin de ecuaciones lgicas y de circuitos empleando el diagrama de
Karnaugh-Veitch (diagrama KV)
Reglas para la formacin de bloques
Ejemplos de simplificacin de ecuaciones
Ejercicios de la parte 5
Soluciones de los ejercicios de la parte 5

61
63
64
69

6.
6.1
6.2
6.2.1
6.2.2
6.2.3
6.2.4

Circuitos combinatorios con dos entradas y una salida


Lista de las combinaciones posibles para dos variables
Circuitos lgicos especialmente importantes
Circuito NANO (funcin Sheffer)
Circuito NOR (funcin Peirce)
Circuito NO (NOn con elementos NANO
Circuito NO (NOn con elementos NOR

74
74
76
76
77
77
77

Pgina
6.2.5
6.2.6
6.2.7
6.2.8
6.2.9
6.2.10
6.2.11
6.2.12

Circuito
Circuito
Circuito
Circuito
Circuito
Circuito
Circuito
Circuito

7.
7.1
7.1.1
7.1.2
7.1.3
7.1.4
7.2

Ejercicios
Ejercicios de sistemas de mandos lgicos
Sistema de mando de puerta giratoria
Dispositivo de punzonado
Estacin de clasificacin
Comprobador de anchos de cinta
Soluciones de los ejercicios de la parte 7

8.
8.1
8.2
8.3
8.4
8.4.1
8.4.2
8.5
8.6

Codificacin de datos, sistemas numricos


Sistemas numricos
Sistema binario
Codificacin de datos
Ejercicios de la parte 8
Codificacin
Decodificacin
Soluciones de los ejercicios de la parte 8
Lmites del lgebra lgica - Transicin a los sistemas de mando secuencial

91
91
94
95
98
98
98
98
101

9.
9.1
9.1.1
9.2
9.3

Elementos temporizadores
Simples circuitos retardadores con elementos estranguladores y memorizadores
Retardo de excitacin y de desexcitacin
El multivibrador monoestable como un circuito retardador
Circuitos retardadores formados por contadores y circuitos lgicos

102
102
102
104
106

10.
10.1

Circuitos de memoria y de conteo


Memorias biestables, dominantes en la activacin, dominantes en el borrado y
dominantes para la seal que entra primero
RS-flip-flop
RS-flip-flop con entrada de reloj
Master-Slave flip-flop
JK-Master-Slave flip-flop
Smbolos grficos de otros multivibradores biestables
Ejercicios de la parte 10
Soluciones de los ejercicios de la parte 10

107
107

Diseo de sistemas de mando en funcin del recorrido


Diagrama desplazamiento-fase, diagrama de mando para sistemas de control
de movimientos
Determinacin de ecuaciones lgicas de sistemas de control de movimientos
con memorias auxiliares
Simplificacin de ecuaciones lgicas de sistemas de control de movimientos
y diseo de circuitos
Determinacin de las memorias auxiliares necesarias
Minimizacin de conexiones de seales en sistemas de control de movimientos
Investigacin de una diferente configuracin de la memoria auxiliar
Mtodo simplificado de minimizacin para sistemas de control de movimientos
Sistemas de control de movimientos con cadenas de secuencia

121
121

10.2
10.3
10.4
10.5
10.6
10.7
10.8
11.
11.1
11.2
11.3
11.3.1
11.3.2
11.3.3
11.3.4
11.4

y (AND) con elementos NAND


y (AND) con elementos NOR

O (OR) con elementos NAND


O (OR) con elementos NOR
de equivalencia
de no equivalencia
de implicacin (inclusin, subjuncin)
de inhibicin (NOT-IF-THEN, exclusin)

78
78
78
79
79
79
80
81
82
82
82
82
83
83
84

110
113
113
114
116
117
118

123
126
127
127
131
133
140

:::

<{

o
1(fJ

ui
LL
>,

.o

Pgina
11.5
11.5.1
11.5.2
11.5.3
11.6
11.7

Ejercicios de sistemas de control de movimientos


Dispositivo de cierre
Arenado de piezas fundidas
Dispositivo de remachar
Soluciones de los ejercicios de la parte 11
Sumario

147
147
148
149
150
165

12.

Lista de smbolos grficos importantes


Indice alfabtico
Definiciones de la tcnica de mandos
Bibliografa

167
190
192
194

o
:::
o

o
o

o
f(fJ

W
LL
;>,

.o

1. Introduccin
Hay diversos caminos y posibilidades para disear el sistema de mando y establecer
cuito para un problema especfico. De principio, existen dos mtodos:
- Desarrollo

del esquema

- Desarrollo

del circuito

de circuito,

partiendo

el esquema de cir-

del equipo a emplear

en primer lugar, seguido

de la conversin

en el equipo.

Un mtodo apropiado se hace evidente en dependencia del tipo de sistema de mando. El desarrollar el
circuito en primer lugar tiene la ventaja de que la solucin encontrada puede ser simplificada sistemticamente.
Ante todo, es importante que el mtodo de desarrollo pueda ser reconstruido,
personas que trabajen con estos circuitos conozcan el esquema empleado
ciona ventajas en las condiciones de construccin
y de mantenimiento.

es decir, que tambin otras


en el diseo. Esto propor-

Las operaciones y reglas lgicas necesarias al efecto han sido derivadas del lgebra de 8001e, formulada
por George 800le (1815-1864). Esta lgebra est relacionada con la teora de conjuntos, la lgica de las
proposiciones y el lgebra lgica o lgebra de conmutacin.
Esta ltima est hecha a medida, especialmente, para calcular y disear circuitos lgicos binarios.
Las bases necesarias para comprender estas relaciones estn reunidas en el presente
proporcionar una vista de conjunto del campo de la tcnica de mandos, con particular
diseo de circuitos de aplicacin general.

manual. Han de
nfasis sobre el

1.1 Divisin de una cadena de mando


o
:::
o

o
o
1o:

t1:

En una cadena de mando se determina siempre un sentido de flujo de seales. Este sentido de flujo puede
representarse tambin empleando un esquema de flujo de seales (DIN 19226).
Figura 1/1 Divisin de una cadena de mando

>..o

I
I

Entrada de seal

Elemento de
~~----~
sealizacin

I
I

I
I

Procesamiento
seal

Elemento de
~--~--~
procesado

de

Salida de seal

Elemento de
Elemento de
I--~----~
posicionado
accionamiento

El esquema de flujo de seales muestra el camino de una seal desde la entrada, a travs del procesamiento, hasta la salida. Al proyectar el circuito, la divisin arriba mostrada conduce a una separacin
gruesa entre la seccin de procesamiento
de seal y otra de posicionado y accionamiento.
En los elementos de posicionado y accionamiento,
hay que prestar especial atencin a los requisitos que imponen
la tecnologa energtica y de aparatos. En la prctica, esta separacin puede ser reconocida fcilmente.
En la mayora de los casos, en las instalaciones vastas, el sistema de mando se encuentra separado especialmente de la seccin de accionamiento,
mandada.

Los componentes

de las secciones

Componentes

de mando y accionamiento

pueden

dividirse

en grupos.

para la entrada de seal:

Interruptores finales de accionamiento


mediante leva o rodillo, sealizadores sin contacto
como interruptores
de aproximacin,
barreras fotoelctricas,
barreras neumticas, detectores reflex, pulsadores manuales, interruptores
manuales, interruptores de pie, entre otros
Programadores
con portadores de programa como cintas perforadas, tarjetas perforadas,
memorias electrnicas,
mecanismos
programadores;
sealizadores como detectores
de
temperatura, de presin y de humedad, entre otros.
Componentes

para procesamiento

Vlvulas neumticas
Componentes

y mdulos

de seales:

electrnicos,

contacto

res, rels, entre otros.

para conversin de seales:

Amplificadores o intensificado res, vlvulas electromagnticas


neumticas
tactores de accionamiento
hidrulico y neumtico, entre otros.
Componentes

e hidrulicas, con-

para salida de seales y ejecucin de rdenes:

Vlvulas hidrulicas y neumticas, contactores


de potencia y, como elementos de trabajo,
motores elctricos, cilindros neumticos e hidrulicos, motores neumticos e hidrulicos.
Elementos indicadores neumticos, elctricos y electrnicos.

::::

<{

o
o

1.2 Seales

o
fC/)

Una seal es la representacin de informaciones en forma de un valor o de una curva de valores de una
magnitud fsica (DIN 19226). Diferenciamos aqu entre seales anlogas, digitales y binarias. La figura 1/2
muestra un ejemplo de una seal anloga.
Seal anloga:
Varios datos estn asignados,
sin U.

punto por punto, a un margen continuo

de valores de la ten-

Esta tensin puede tener cualquier valor dentro de determinados lmites. A cada uno de los valores de tensin est asignada una informacin. Por consiguiente, esta tensin en continuo cambio es la magnitud
caracterstica de la seal anloga.
Figura 1/2 Seal anloga

1
u

De la misma manera, una corriente elctrica o una presin de gas puede ser portadora de esta informacin, si la corriente o la presin vara, al igual que esta tensin, en funcin dei tiempo y si se pueden obtener
las mismas informaciones
anlogas. La figura 1/3 muestra un ejemplo de una seal digital.

10

W
LL
:>,

s:

Seal digital:

Los valores de la tensin U considerados en la figura 1/2 estn subdivididos en un nmero


finito de diversos mrgenes de valores; a cada margen est asignada una determinada informacin.
Una seal digital puede producirse de una anloga. Por ejemplo, uno se puede imaginar un circuito elctrico o electrnico, que en la entrada tenga varios umbrales de sensibilidad y que suministre sendas seales de salida correspondientes a dichos umbrales, despus de alcanzar un umbral. El resultado sera una
curva de seales como muestra la figura 1/3. Segn el escalonamiento y el nmero de los umbrales de
respuesta, se obtiene una seal digital con escalones ms o menos grandes.
Figura 1/3 Seal digital

1
U

:::

<{

o
o

o
f-

o:

En la transmisin yen el procesamiento de seales, estas seales digitales a menudo tienen ventajas frente
a las anlogas; las interferencias superpuestas pueden ser reconocidas y eliminadas ms fcilmente. No
obstante, la representacin de valores intermedios est limitada por el escalonamiento.
Otro paso ms hacia una mejora del procesamiento y la transmisin de seales se logra con seales binarias. La figura 1/4 muestra un ejemplo de una seal binaria.

W
u,

>-

.o

Seal binaria:

La seal binaria es una seal digital con slo dos valores para las caractersticas de seal
CONECTADO-DESCONECTADO, SI-NO, 1-0. Estos valores no deben solaparse.
Figura 1/4 Seal binaria

t
U

..
No obstante, para transmitir una informacin como la que contiene una seal anloga, se necesita una
sucesin especfica de impulsos. Por ejemplo, la misma informacin, asignada a un valor momentneo de
una seal anloga, puede ser representada mediante una secuencia de seales 0-1. A continuacin, trabajaremos nicamente con seales binarias.
Naturalmente, al convertir el circuito en la prctica, es necesario asignar a los correspondientes
mrgenes de valores magnitudes o mrgenes de magnitudes simples (no ambiguos.). En la figura 1/5,
los mrgenes en que se reconocen las seales como O y 1 tienen una determinada magnitud. Ante
todo, entre los dos mrgenes de valores debe haber un intervalo de seguridad, apropiado y no usable.

11

Figura 1/5

1
Corriente
Tensin
Presin

El valor de seal puede fluctuar dentro del margen superior de valores, pero todava se reconoce como 1.
Lo mismo es valedero para el margen inferior de valores. De esta manera se obtiene una determinada
seguridad contra interferencias.
El agrandamiento
de estos mrgenes y, con esto, el aumento de la seguridad contra interferencias est
sujeto a lmites tecnolgicos. Es obvio que, en los sistemas de mando neumticos o elctricos, la presin
o la tensin de servicio no puede ser elevada a discrecin. Las hojas de datos especifican el margen 1, el
margen O y el margen de seguridad de todos los elementos lgicos (esto vale tanto para la neumtica
como para la electrnica).
Adems de O y 1, los dos valores de la seal pueden tener otras designaciones:

:::

<t:

o
o
1(fJ

LL

.o

Figura 1/6

Seal presente

H L
L O

H L
L O

~I

Seal no presente

..

En el presente manual se emplean las designaciones 1 y o. En los manuales de datos de la electrnica,


especialmente en la bibliografa tcnica norteamericana, se emplean las designaciones H (high) Y L (Iow).
En la lgica positiva, L (Iow)* significa el valor O y H (high)** el valor 1.

*) low (ingls) ~ bajo


**) high (ingls) ~ alto

12

1.3 Tipos de mandos


1.3.1 Sistemas de mandos combinatorios

Con el lgebra lgica o de conmutacin se puede describir una gran parte de los mandos que trabajan con
seales binarias. Esto incluye todos los sistemas de mando, en los que determinadas combinaciones de
valores de seales de entrada producen determinadas combinaciones de las seales de salida. La
secuencia en que las seales de entrada aparecen en estos mandos no tiene importancia. Slo es importante la presencia de una combinacin determinada de seales de entrada, para que sea disparada una
determinada orden de mando. Por esta razn, este tipo de mandos se denomina mando combinatorio.
Ejemplo de un sistema de mando combinatorio:
La mesa de alimentacin de una fresadora debe ponerse en movimiento nicamente cuando
a)
b)
e)
d)

la fresa est en marcha,


se suministra lquido refrigerante,
la rejilla protectora est cerrada y
el motor de avance est conectado.

1.3.2 Sistemas de mando secuenciales

u
:::
u

o
1en
w

LL

>-

.c

Otros problemas de mando no pueden ser resueltos utilizando nicamente la lgica combinatoria. En el
caso de un sistema de mando de un ascensor para varios pisos, no basta satisfacer determinadas condiciones (puertas del ascensor cerradas, ascensor no sobrecargado, botn de arranque accionado), al
objeto de poner en movimiento el ascensor. El mando de ste debe memorizar las rdenes de marcha a
los diversos pisos, ordenar estas instrucciones en un orden adecuado y luego procesarlas en el orden
(secuencia) correcto.
Por esta razn, los sistemas de mando no contienen nicamente elementos para efectuar funciones lgicas combinatorias, sino tambin elementos en que estn definidas y memorizadas, por breve tiempo o
durante un perodo arbitrario, instrucciones que han sido ejecutadas o todava deben serlo.
De acuerdo con ello, las seales de salida de sistemas de mando secuencial de este tipo no dependen
slo de las seales de entrada instantneas, sino tambin de seales memorizadas, es decir, del estado
de la memoria. Este estado de los elementos de memoria se modifica, a su vez, mediante determinadas
seales de entrada y las combinaciones de stas.

13

2. Operaciones bsicas de los elementos lgicos binarios


Las posibilidades
ciones bsicas:

de procesamiento

de las seales binarias pueden describirse

empleando

las tres opera-

y (ANO)
O (OR)
NO (NOT, negacin)
En los siguientes sumarios se indican otras designaciones,
bsicas.

tambin corrientes,

de las operaciones

lgicas

Estas operaciones lgicas bsicas pueden emplearse para resolver problemas de mando combinatorio.
Por esta razn, los problemas de mando primeramente se resuelven de una manera universal empleando
estas operaciones lgicas bsicas y slo despus de ello se convierten en un equipo tecnolgico apropiado.
Hay que hacer notar nuevamente que las seales observadas son seales de dos valores (binarias). Qu
magnitud fsica se asigna al margen superior o al inferior de valores, depende del equipo tecnolgico
empleado y no influye en la teora.

2.1 Operacin lgica y (ANO)


Se conoce

tambin

como: conjuncin
enlace ANO*
producto de 800le

Funcionamiento:
La seal de salida es 1 nicamente

U
fU

<J::

si todas las seales de entrada

eran 1.

o
o

o
f(/)

W
LL

segn OIN 40700:

Smbolos

.o

Figura 2/1
para 2 en t ra d as

ab--f&L
~

para n entradas

Los smbolos
Smbolo

rectangulares

lgico:

son valederos

b~
y
n_:_j_J -

desde de 1976.

A,

Segn la norma OIN 66000 hay que emplear el smbolo A. Este smbolo se utilizar a continuacin. El
smbolo de la operacin lgica y (UNO) tambin puede ser omitido, si no pueden resultar malentendidos.
Tabla de valores:

*) and (ingls) ~

14

Valores de las
seales de entrada

Valores de la
seal de salida

O
O

O
O

La tabla de valores se califica frecuentemente


de tabla de la verdad. En ella se anotan los valores de las
seales de entrada - de las variables de entrada - y los valores de las seales de salida - las variables de
salida -. El ejemplo anterior muestra que para las variables de entrada a y b se han anotado los correspondientes valores O 1. Se dispone de 4 posibilidades de combinar. En la tabla de valores, la columna de
variables de salida y especifica para qu valores de a y b la variable de salida y es 1.
Y (AND) dice as: Si las variables de entrada son a = 1 Y b

Es este ejemplo, la operacin


variable de salida y = 1.
Ecuacin:

a (\ b

(lase: y

= 1,se obtendr la

a y b)

y=ab
La forma de escribir en la ecuacin ulterior yen la tabla de valores llama la atencin. Se eligi intencionalmente, al objeto de diferenciar entre las designaciones de las salidas y entradas en los smbolos de los elementos lgicos y los valores que pueden asumir estas entradas y salidas. Por definicin, estos valores
varan nicamente entre Oy 1.A estas variables damos las mismas designaciones que a las entradas y salidas, pero las escribimos en itlica.
Lo mismo vale para los circuitos de contacto. Tambin en este caso hay que diferenciar entre las designaciones de interruptores y las variables representadas por stos. Las designaciones de interruptores no
pueden utilizarse para clculos; ello es nicamente posible con variables asignadas a los contactos. Si en
interruptores, en tablas de valores o en los mrgenes de diagramas de Karnaugh-Veitch (KV, vase el captulo 4) estn escritas letras en itlica, ellas representan siempre las variables.
Ejemplo:
En la figura 2/1, dos entradas estn marcadas con las letras a y b, Y la salida con la y. No obstante, en la
ecuacin slo se escriben las variables que aparecen en las entradas y salidas, puesto que las ecuaciones
slo pueden formularse empleando variables.

g
~
o
o

2
[f)

LL

>-

En el captulo
valores.
Realizacin

4 se describe

con elementos

detalladamente

cmo

pueden

formularse

vastas ecuaciones

y tablas de

disponib.les:

Con equipo neumtico:

.D

(QI

Figura 2/2

a-B--

b~b~

a
Vlvula de simultaneidad
De las seales a y b, la menor forma la seal
de 'salida y.
Se obtiene

aire comprimido

en y, nicamente

Vlvula distribuidora 3/2, accionada por aire


comprimido, con muelle de reposicin y cerrada
en posicin de reposo.
cuando

el mismo acta en a y b.

Si la energa para la seal de salidase toma directamente


de la red (figura 2/3), el valor fsico de la seal de
salida puede ser mayor que la sealo seales de entrada (efecto de amplificacin
o intensificacin).
Figura 2/3

a
b

15

Con equipo elctrico:


Elctricamente,
la operacin
trabajo (figura 2/4, conexin

lgica y (ANO) puede ser realizada conectando


en serie).

en serie dos contactos

de

Figura 2/4
L1----.---

HH~

~a

Diagrama

N____t_-

de Ladder

La bobina de rel y slo recibe corriente y slo puede excitar el inducido, cuando los contactos
a y b estn cerrados, es decir, cuando y = 1.

de trabajo

y= 0, cuando no pasa corriente


a y b estn accionados.

de trabajo

porla bobinade

rel y; a=1,b=

1ey=1,

cuando los contactos

Con equipo electrnico:


Tambin en la electrnica hay muchas posibilidades de realizar la operacin
muestra una ejecucin en que se usan diodos y resistencias.

lgica y (AND). La figura 2/5

o
o

::

Figura 2/5

T-

,-----R2

R1

Si no se aplica una tensin continua a ninguna de las entradas a y b (con el polo negativo conectado al
borne negativo) y R2 ~ R1, todos los diodos son conductores,
siempre que la tensin U1 se aplique al circuito con la polaridad mostrada en la figura. En este caso, la tensin de salida en y es muy baja. Los diodos
dejan de ser conductores slo cuando a todas las entradas se aplica una tensin (con el polo positivo en
a o en b), que como mnimo tenga la magnitud U1 Entonces, con respecto al polo negativo se puede medir
una 'tensin positiva en y, es decir, y = 1.

16

1(f)

W
u,

>-

.o

Ql

Con equipo neumtico de baja presin:


La figura 2/6 muestra

un elemento

de fuelle.

Figura 2/6 rr-....,......,.......,,........,__",,,,,,,,,,,,,,,,,,,__"-,,,-,,,,,,,,,,,,,,,,,,,,

-++-l---2
~-+-'j----

II"-"L--,.f.---

3
Escape
de aire

Escape
de aire

a
1
2

Embolo (al mismo tiempo,


Resorte de reposicin

indicador

a
3
4

visual)

Plato estanqueizador

(de goma)

= Fuelle (de goma)

Si la seal en las entradas a y b es O, el plato estanqueizador


(3) cierra el paso de a a y. La salida y lleva la
sealO. Si la seal en la entrada b se vuelve 1, el fuelle (4) empuja el mbolo (1) hacia arriba, y el plato estanqueizador (3) deja libre el paso de a a y. La sealO todava est presente en la salida y. Slo cuando la seal
-1 aparece en la entrada a, la seal en la salida y tambin se vuelve l Si la seal en una de las entradas a b
cambia a O, la seal de salida se vuelve de nuevo O.
Las figuras 2/7 y 2/8 muestran

elementos

que trabajan

1-

conforme

a la mecnica

de los fluidos
y

Escape

Figura 2/7

<!

o
o
1-

o:
W
u,

..o
(id)

Figura 2/8

a
Escape
Funcionamiento:
Si se aplica aire comprimido a la entrada a (la seal 1 est presente), el chorro deaire pasa por el orificio de
escape al exterior. La seal de salida y tiene el valor O.Lo mismo ocurre cuando se aplica aire comprimido
a la entrada b.
Si los chorros de aire provenientes de a y b inciden el uno en el otro: en la salida y se obtiene la seall
desaparece una de las seales de entrada, en la salida y se obtiene inmediatamente
la sealO.

Si

17

2.2 Operacin lgica O (OR)


Se conoce

tambin

como disjuncin
enlace OR*
suma de Soole

Funcionamiento:
Si las variables de entrada en una, en varias o en todas las entradas tienen el valor 1,Ia variable de salida
y tambin tiene el valor 1.
Smbolos segn DIN 40700:
Figura 2/9
ab-R11
~

para dos entradas

para n entradas

Los smbolos
Smbolo

rectangulares

lgico: v,

son valederos

b~

nl.L__]

b5f}
:
Y
n .

desde julio de 1976.

Segn la norma DIN 66000, debe emplearse

el smbolo v. A continuacin

se empleara

dicho smbolo.

Tabla de valores:
a

O
O

1
1
1

o
:::
o

1
1

Ecuacin y
Realizacin

O
1

o
o

fCfJ

w
u,
>-

..o
(QJ

= a v b (se lee: y = a b)
con elementos

disponibles:

Con equipo neumtico:


Figura 2/10
y

a-f-b
~

Vlvula selectora

de circuito

Vlvula distribuidora 3/2, en posicin


de reposo, permite el paso en ambos sentidos

La vlvula selectora de circuito es un elemento en el que la mayor de las seales de entrada forma la seal
de salida. En el caso de la vlvula distribuidora 3/2 en el circuito O (OR), la seal de salida y se obtiene
directamente
mediante la seal de entrada b o indirectamente,
por medio de la seal de entrada a y la
fuente de aire comprimido
P.

*) or (ingls) ~ o

18

La figura 2/11muestra un circuito con dos vlvulas distribuidoras 3/2 que permiten el paso en ambos sentidos.
Figura 2/11

Con equipo elctrico:

Esta operacin lgica puede ser realizada conectando en paralelo dos contactos de trabajo segn la
figura 2/12.
Figura 2/12

Diagrama de Ladder
o
::
o
-c
o
o

La bobina de rel y recibe corriente y puede excitar el inducido slo si estn cerrados los contactos a o b o
ambos.

o
1(f)

u..

Con equipo electrnico:

>-

Hay muchas posibilidades de realizar la operacin lgica O (OR) en la electrnica. La figura 2/13 muestra
un circuito para dos variables de entrada, establecido nuevamente con diodos y una resistencia.
Figura 2/13

Si el polo positivo de una tensin U se aplica a las entradas a o b y el negativo al borne negativo o si el polo
positivo se aplica simultneamente a ambas entradas, esta tensin aparece en la salida y, porque uno de
los diodos o ambos se vuelven conductores. (Esto presupone que las tensiones aplicadas a a y/o b no
sean sometidas a demasiada carga por la resistencia.)

19

Con equipo neumtico


La figura 2/14 muestra

de baja presin:
la operacin

O (OR) empleando,

por ejemplo,

un elemento

de pelcula.

Figura 2/14

Funcionamiento:
Si, en el caso de este elemento O (OR), se aplica aire comprimido a a (a = 1), la pelcula bloquea la entrada
b, y el aire fluye hacia la salida y. Si el aire comprimido se aplica a b (b = 1), la pelcula bloquea la entrada a, y
el aire tambin fluye a la salida y. Cada vez que se aplica aire comprimido a a, a b o a a ambas entradas
simultneamente,
en la salida y se obtiene aire comprimido,
es decir y = 1.
La figura 2/"f5 muestra, como ejemplo,

un elemento

de efecto

pared.

Figura 2/15

u
u
::

o
1b

(f)

W
LL
;>,

s:

CQi

Escape
Funcionamiento:
Si se aplica aire comprimido a una de las dos entradas de mando a b o a ambas, el chorro principal es
desviado hacia la salida y, y en sta se obtiene aire comprimido,
es decir, y = 1.

2.3 Operacin lgica NO (NO)


Se conoce

tambin

como negacin
enlace Not*
complemento
inversin

Funcionamiento:
La seal de salida es 1, si la seal de entrada

*) no! (ingls) ~ no

20

es O. Si sta es 1, la de salida es O.

Smbolos segn DIN 40700:


Figura 2/16

a-[2}-y
Smbolos lgicos:

a--{)-y

aV-

1,

A continuacin se emplear el guin encima de la variable (p. ej., a).


Tabla de valores:

Et:uacin: y = a
(y
Realizacin

=I

(se lee: y = a no)


a)

con elementos

disponibles:

Con equipo neumtico:

o
:::
o
-c
o

La operacin lgica NO (NOn puede representarse con una vlvula distribuidora 3/2, abierta en posicin
de reposo (figura 2/17).

(5

1-

Figura 2/17

(f)

W
LL

>-

..o
@

a~

La operacin lgica NO (NO) puede ser realizada nicamente empleando la energa de alimentacin, si no
se consideran los elementos que trabajan de forma puramente mecnica.
Con equipo elctrico:

Una vlvula distribuidora 3/2 abierta en posicin de reposo en el equipo neumtico corresponde, en el
elctrico, a un contacto de reposo (ste abre al accionarlo). Por consiguiente, la operacin lgica NO no
puede realizarse elctricamente empleando un contacto de reposo (figura 2/18).
Figura 2/18

Diagrama de Ladder

La bobina de rel y no recibe corriente, el inducido del rel se desexcita, si se acciona el contacto de
reposo a. Cuando la bobina de rel y no recibe corriente, y es Ot-al accionar el contacto de reposo a, a es 1.

21

Con equipo electrnico:


Un transistor, empleado como interruptor,
cin lgica NO (NO) (figura 2/19).

invierte la seal de entrada y realiza, pues, asimismo

la opera-

Figura 2/19

T-

El transistor no es conductor mientras no se aplica una tensin positiva a a, es decir, mientras a es O. La


salida-y es positiva con respecto a masa (L), es decir, y es 1. El transistor se vuelve conductor e y se
conecta a masa, es decir, la seal de salida es O e y= O,nicamente cuando a = 1, es decir, cuando es positivo con respecto a masa.

R 1 evita que la corriente de mando del transistor suba demasiado;

R2 se utiliza para mantener el transistor


en estado no conductor, cuando la tensin de mando se retira, y R31imita la corriente que pasa cuando el
transistor es conductor o se conduzca una carga a la salida y.

o
:::
o
<t

o
o

o
fCon equipo neumtico

de baja presin:

La figura 2/20 muestra

un elemento

(fJ

W
LL

esttico

con realizacin

de la operacin

lgica NO.

>,

s:

Figura 2/20

Escape
de aire

3
p

1 = Embolo (al mismo tiempo indicador


2

Arandela

estanqueizante

Escape
de aire

visual)

Fuelle (de goma)

(de goma)

Funcionamiento:
Si se aplica aire comprimido a la entrada P, se obtiene aire comprimido en la salida y. Si se aplica aire comprimido a la entrada a, el disco estanqueizador (2) bloquea el paso del aire de P a y. La seal de salida es O.
La entrada P se utiliza nicamente para abastecer de energa.

22

La figura 2/21 muestra, como ejemplo, un elemento de efecto pared.


Figura 2/21
y

Escape de aire
Funcionamiento:
Si se aplica aire comprimido a la entrada P,se obtiene aire comprimido en la salida y, siempre que la seal
en a sea o. Si a la entrada de mando a se aplica la seal1, es decir, si se aplica aire comprimido, el chorro de
aire es desviado y la seal de salida se vuelve o.

2.4 Sumario de las operaciones lgicas bsicas y de los smbolos lgicos


o
:::
o
-<
o

y (AND)

O (OR)
disjuncin

NO (NO)
negacin, complemento

:=LJ-r

afrY

conjuncin

o
1(fJ

W
LL

>-

..o

iQ)

Smbolos segn
DIN 40700

a=LJ-

afl-

b :
n

Smbolos lgicos
segn
DIN 66000

gu:
n

1\,

Ecuacin

1\,+

y=al\b
y=

y=aVb

y=ab

Tabla de valores

O
O

O
O

1
1

O
O
O

1
1

1
1

23

2.5 Ejercicios de la parte 2 (operaciones

bsicas)

Ejercicio 2.5.1

La mesa de fresado de una fresadora debe ponerse nicamente en movimiento, si se satisfacen las
siguientes condiciones.
a)
b)
e)
d)

El motor de fresado est en marcha


La rejilla protectora est cerrada
El interruptor de arranque ha sido accionado
No se ha accionado el interruptor de servicio de ajuste

Para ajustar la mquina de nuevo para otro proceso de trabajo, la mesa de fresado tambin debe
ponerse en movimiento, si se satisfacen las siguientes condiciones.
c) El interruptor de arranque ha sido accionado
d) No se ha accionado el interruptor de servicio de ajuste
e) Debe estar accionado el interruptor de seguridad
Se busca:
- El esquema de circuito empleando los smbolos de los elementos lgicos binarios (<<esquemalqico)"
- El esquema de circuito con elementos neumticos y elctricos
Ejercicio 2.5.2

El vstago de un cilindro de doble efecto debe desplazarse a su posicin final delantera, si se presentan
ciertas combinaciones de seales.
Hay tres pulsadores a, b, c. El vstago del cilindro sale siempre que se accionen dos de ellos. Al soltar ya
slo uno, el vstago regresa a su posicin inicial.
Se busca:
- El esquema lgico
- El esquema de circuito con elementos nematicos y elctricos

o
:::
o

o
1(fJ

W
LL

>-

.o

Ql

2.6 Soluciones de los ejercicios de la parte 2


Ejercicio 2.5.1

Esquema de circuito con elementos lgicos bsicos binarios (vesquema lqico)

----1

.~"

b-"-~~~~-i

~~~~~~---t

* Este tipo de esquema de circuito se designar a continuacin,

24

aunque no del todo de forma correcta, de esquema

lgico.

Sumario empleando elementos de entrada mltiple Y (AND)

e ---------l

Con equipo neumtico:

o
::
o

es

o
1-

tB
u..
>.

..o

* Interruptor de seguridad

Con equipo elctrico:

L1--~~------------~--

e * E-va

b&~

e E~

------=J
25

Ejercicio 2.5.2
Esquema lgico:

Con equipo neumtico:

::

<t:

o
o

o
f(f)

W
LL

>-

.o

(Q)

Con equipo elctrico: .

Simplificado empleando pulsadores con juegos


de dos contactos

Y1

1
L

E-

E-

K1

E-

\i

K1

1
K2

\i

K2

1
K3

\i
~

K3'

Y1
N

26

-----;1>-----

3. Reglas de clculo del lgebra lgica


Las siguientes reglas del lgebra lgica (relacionada con el lgebra de 8001e) pueden ser' ilustradas
empleando interruptores normalmente cerrados o de reposo e interruptores normalmente abiertos o de
trabajo).
En una ecuacin de lgebra lgica
y=f(a,b,c

... n)*

la variable de salida y y las de entrada a, b, c ... n slo pueden asumir dos valores, a saber, O y 1. Si slo
tenemos una variable de entrada a, la ecuacin dice as
siendo

y=a
y = 1, cuando a es 1
y = O,cuando a es O

El accionamiento o no accionamiento del interruptor corresponde al valor 1 O de la seal de entrada,


como se ha acordado. As,
estando el interruptor a abierto

a= O y

estando el interruptor a cerrado

De manera anloga, un interruptor que no est cerrado est abierto, y por tanto
Figura 3/1

o
o

(1 b )**

::

o
o
1(f)

W
LL

Si este interruptor se encuentra en un circuito, ste queda interrumpido e y es O.


Un interruptor que no est abierto est cerrado; por tanto,

>..o

[8

(1a)

Si este interruptor cerrado se encuentra en un circuito, la corriente puede pasar e y es 1.

3.1 Reglas para la operacin lgica NO (NO)


La siguiente tabla de valores se aplica a todos los elementos NO:
Figura 3/2

a{}y
y=a

*) Lase: y ~ funcin de a, b, c ... n


**) Las ecuaciones numeradas estn reunidas en el captulo 3.10

27

Resulta ms fcil ilustrar que es igual a a cuando dos invertidores estn conectados en serie empleando
smbolos en lugar de circuitos de contacto. (En el caso de circuitos de rel, la representacin del circuito
NO es complicada, porque en electricidad los contactos de conexin se representan sin accionar). El primer invertidor invierte la seal,
convierte el valor 1 en el valor O
y el O en 1.
El segundo invertidor invierte la seal de nuevo, de modo que de nuevo se genera el valor de seal original.
Figura 3/3

___f1l__i______

LJ

a-u

=
a =a

(5)

3.2 Reglas para la operacin lgica y (ANO)


Si la operacin Y (AND) se realiza con dos variables, ello puede representarse con dos interruptores
conectados en serie.
Figura 3/4

al

O
O
1
1

O
1
O
1

O
O
O
1

bi

b\

o
:::
o
-c
o

o
o

1-

U)

LL

>-

.o
Ql

a 11b
En la electrotecnia, los interruptores se representan generalmente en estado sin accionar. La tabla de
valores proporciona informaciones de todas las combinaciones posibles de accionamiento de los interruptores.
Si ninguno de estos interruptores est cerrado (figura 3/4), vale lo siguiente:
(2a)

Si uno de los interruptores est abierto en cada caso, el circuito todava no deja pasar la corriente
11110=0111=01

(3a)

El circuito en serie se vuelve nicamente conductor, es decir, y se vuelve primero 1, cuando todos los
interruptores en serie estn cerrados. Eso puede desprenderse tambin de la tabla de valores
correspondiente.
r-11-11-1=-1--'1

(4a)

El orden en que estn dispuestos los interruptores no tiene importancia. Por ello, el orden de las variables
de entrada en la siguiente ecuacin no tiene tampoco ningn significado.
(10a)
Si se puentea un interruptor, la condicin de conductor o no conductor, o el valor de la seal de salida, es
decir, y = O y = 1, son determinados nicamente por el interruptor que no est puenteado.

28

Figura 3/5

y con ello:

y=a/\

1 = 1 /\

a=a

y=b/\

1 = 1 /\

b=b

(7a)

b~1

Si unos de los interruptores se mantiene abierto (interrupcin),


la posicin de otro no tiene importancia.
El circuito no es nunca conductor, el valor de la seal de salida y es siempre O.
Figura 3/6

y=a/\O=O/\
y con ello:

v= /\ 0=0

a=O
/\

al

b=O

0
1

(6a)

Si, en este circuito en serie, los dos interruptores


se accionan por medio de la misma seal de entrada,
este circuito puede ser reemplazado por un simple interruptor.
Fiaura 3/7

a\
a /\

a: r~

a=a

L-

o
:::
o

o
iS

(8a)

a )

al

8en

De manera anloga estas reglas tambin

El accionamiento
o la funcin de un interruptor tambin puede invertirse. En tal caso, un contacto de trabajo (que cierra al ser accionado) se vuelve contacto de reposo (que abre al ser accionado). Si se conectan en serie contactos de trabajo y de reposo y se accionan con la misma seal de entrada, se obtiene lo
siguiente:

>.c
@

valen para n interruptores

conectados

Fiqura 3/8

Contacto de trabajo ~

Contacto de trabajo

1 sin accionar
Contacto

de reposo

en serie.

1
} accionado

Contacto

de reposo

(
(9a)

En general, las seales de entrada de contactos de reposo, si han de representar variables, se dotan del
signo negativo, porque abren al ser accionados. Actan, pues, como invertidores. Lo mismo tambin vale
para otras variables de entrada, p. ej., b. Si con el accionamiento
el valor de la variable de entrada se vuelve
b = 1, la seal de salida y se vuelve O.

29

3.3 Reglas para la operacin lgica O (OR)


Las reglas para la operacin lgica O (OR) pueden ilustrarse para dos variables de entrada empleando dos
interruptores paralelos. Una operacin lgica O (OR) para n variables puede representarse empleando n
interruptores paralelos.
Figura 3/9

O
O
1
1

O
1
O

O
1

1
1

y= a v b
Se ve que:
El circuito en paralelo slo es conductor cuando uno de los interruptores
puede verse tambin en la tabla de valores:

o todos ellos estn cerrados. Ello

(2b)

lii>=1VO=1!
y es igual a O nicamente

(3b)

cuando

los dos interruptores

::

estn abiertos:

<t:

(4b)

o
o

o
fen
w
LL

El orden en el que los interruptores

estn conectados

en paralelo

>.

es indiferente.

.o

Qi

! avb=bv~
Si se puentea uno de los interruptores, la posicin de ste o de los otros interruptores
efecto; el circuito permanece siempre conductor.

(10b)
paralelos ya no tiene

Figura 3/10

!av1=1
b

(6b)

v 1= 1

Si, en este circuito paralelo, uno de los interruptores se mantiene constantemente


abierto (en el caso de
varios interruptores, todos menos se), la condicin del circuito - conductor o no conductor - o la seal
de salida y = 1 O es determinada
nicamente por el interruptor remanente.
Figura 3/11

!avo=a
bvO=b
30

(7b)

Si, en el circuito paralelo, los interruptores se accionan simultneamente, este circuito tambin puede ser
reemplazado por un solo interruptor.
Figura 3/12

(8b)

lava=al

La operacin O(OR) tambin puede realizarse empleando contactos de trabajo (normalmente abiertos) y
de reposo (normalmente cerrados). Si se accionan simultneamente, se obtiene lo siguiente:
Figura 3/13
Contactos de trabajo y
de reposo, sin accionar

Contactos de trabajo
y de reposo, accionados

(9b)

lava=ava=1
o
:::
o

o
o

o
f-

(/)

W
LL

bvb=bvb=1

3.4 Representacin de las reglas de la operacin lgica y (ANO) empleando


elementos lgicos binarios

>-

.o

Ql

Empleando smbolos se pueden representar de forma clara y concisa vastos circuitos lgicos.
Para dos variables de entrada tiene validez la tabla de valores mostrada en la figura 3/4.
Figura 3/14

a--f&L
b-U

y=a/\b=b/\a
Para tres variables de entrada, vale correspondientemente
Figura 3/15
I

a\

b
au-

y
b\

c\
y=a/\b/\c

lo siguiente:
a

O
O
O
O
1
1
1
1

O
O
1
1
O
O
1
1

O
1
O
1
O
1
O

O
O
O
O
O
O
O

El orden de a, b y c puede permutarse. Esta propiedad ya se mostr en el caso de los circuitos de


contacto.

31

Si una seal de entrada de un elemento Y (AND) es siempre O, la seal de salida es siempre O.


Figura 3/16

b
afi

y=aAbAO=O
La seal de salida es, pues, siempre O,cuando una seal se aplica a una entrada de un elemento Y (AND) y
al mismo tiempo se aplica a la otra entrada la seal invertida.
Figura 3/17

-afi

aLf}Y

y=aAa=O
o
::
o

3.5 Representacin de las reglas de la operacin lgica O (OR) empleando


elementos lgicos binarios

es

1-

(/)

LL

>-

Para dos variables de entrada, es valedera la tabla de valores segn la figura 3/9.

.o

Figura 3/18

:u

y=avb=bva

Para tres variables de entrada vale lo siguiente:


Figura 3/19

I
b
afi

a~
y=avbvc

32

O
O
O
O
1
1
1
1

O
O
1
1
O
O
1
1

O
1
O
1
O
1
O
1

O
1

1
1
1
1
1
1

Si la operacin O (OR) se realiza con una seal y la inversin de sta, se obtiene una seal de salida que
tiene el valor 1.
Figura 3/20
y

y=ava=1

3.6 Circuitos y (ANO) y O (OR) con un mayor o menor nmero de entradas


de los necesarios
Un circuito Y (AND) con varias entradas se puede establecer empleando mdulos de menos entradas.
Esto se hace cuando hay que tener en cuenta las tecnologas del equipo existente o los elementos.
Figura 3/21

b
o
f=
o

~
y

afi

-c
o

r:

o
o

1CfJ
W
LL
>.

..o

a
;

[:

y = (a /\ b) /\ e = a /\ (b /\ c) = a /\ b

U]

(11a)

El parntesis indica que la operacin apropiada puede ser realizada primeramente con las variables indicadas entre parntesis. En este caso, el orden de las operaciones lgicas no tiene importancia.
Figura 3/22

a-[}y

a
y=a

/\ 1=a

33

Tambin es posible emplear circuitos Y (AND) que tienen ms entradas de lo necesario.


Figura 3/23

a---f&l_

b-U

aJ\bJ\1J\1=aJ\b

A menudo, es posible conectar las entradas de estos elementos en paralelo. No obstante, se presupone
que los elementos del circuito, que accionan las entradas conectadas en paralelo, no sean sobrecargados.
En el caso de circuitos de contacto, ello corresponde a la conexin de contactos en paralelo (y, naturalmente, al accionamiento de estos contactos mediante una misma seal de entrada).
Figura 3/24

a-QJ-

afiY

a
o
:::
o

a J\ a\=a
Como en el caso de los circuitos de contacto, el orden de las variables de entrada tambin puede permutarse arbitrariamente.
El circuito O (OR) con varias entradas tambin puede establecerse con circuitos O (OR) de menos entradas.
Figura 3/25

a~::::1~
b
e

atyU_1
b

~1

~1

ro-

a~
a

I y = (a v b)

v e = a v (b v c) = a v b v e

(11b)

El orden en el que las operaciones lgicas se realizan con las variables no tiene tampoco importancia en
este caso.

34

o
1CI)

W
LL

>-

.o

Figura 3/26

1~_
b-U--Y
y=1vavb=1
Un elemento O (OR) siempre suministra
entrada siempre tiene el valor 1.

una seal de salida 1- actuando

como un puente -, si una seal de

Si, en el caso de un elemento O, hay varias entradas que pueden ser ocupadas, las entradas restantes pueden conectarse a O. Si las etapas de accionamiento
no se sobrecargan, las entradas que de lo contrario
quedaran libres se suelen conectar en paralelo con las otras.
Figura 3/27

8U

I
Y

"-

a\__b~ O

:t}y

a\

r~

y=avbvO=avb
Figura 3/28

+
a\ -, bj
at+J

~DY :=U-

o
f-

<{

f-

o:
w

y=avavb=~v~vb=avb

LL

>.o

3.7 Otras reglas para las operaciones lgicas y (ANO) y O (OR)


Los circuitos

Y (AND) y O (OR) pueden combinarse.

Figura 3/29

a
e

"-

:~
e

I
y

Ti
ay

,el]

I
A

aL;J

y= (avb)e

35

El parntesis indica que la operacin


lgica O realizada entre a y b.
Adems, de los esquemas

I y=ac

lgica y (ANO) debe realizarse con e y el resultado

de circuito

se deduce

de la operacin

lo siguiente:

v bc=(avb)c

(12a)

El parntesis en la parte derecha de la ecuacin (12a) no puede ser omitido. Los circuitos pueden
carse colocando el parntesis. Para realizar la expresin a e v b e, se necesitan tres elementos
entradas cada uno. Para la expresin simplificada (a v b) e, slo son necesarios 90S elementos,
entradas cada uno. Si la operacin lgica O (OR) se realiza con la seal de salida de un circuito y
otra variable, se obtiene lo siguiente:

simplifide dos
de dos
(ANO) Y

Figura 3/30

:=c:

b
Y

- 2:;1

b-

o
f-

<t

a~

al c\
b\_--, cj
I

b~

afl

f-

(/)

W
LL

bL;J

;>,

..o

y = (a v e) (b v e) = a b v e e = a b v e

y = (a v c) (b v e) = a b v e

La forma
proporciona

(12b)

(a v e) (b v e) = ab v e
una simplificacin

del circuito.

Estas dos reglas, (12a) y (12b), para tratar expresiones


rema o ley de distribucin:

entre parntesis

se conocen

por el nombre de teo-

(a v b) e = a e v b e
a b v e = (a v e) (b v e)
Si ambas operaciones se presentan en una ecuacin, de forma semejante al lgebra en general, que dice
realizar el clculo de multiplicacin
o divisin antes que el de adicin o sustraccin, es valedero el
siguiente orden:
1. Negacin
2. Conjuncin
3 Oisjuncin

(inversin)
(operacin
(operacin

lgica y [ANO])
logica O [OR])

No obstante, esto puede aplicarse nicamente


tas de la ecuacin.

36

si no hay parntesis

o si no hay que invertir partes comple-

En el caso de a c v b c, las operaciones lgicas se realizan en el siguiente orden:


Primeramente, la operacin Y (ANO) se realiza con a y c, as como con by c. Acto seguido, la operacin O
(OR) se realiza con estos resultados intermedios. En este caso no se realiza una negacin. (Si la expresin
hubiera sido a C v b c, se habra tenido que producir primero a invirtiendo a).
Si hay parntesis, como en la expresin (a v b) c, esto significa que primero hay que realizar la operacin O
(OR) con a y b. Acto seguido, hay que realizar la operacin y (ANO) con el resultado y c.
Si la expresin fuera a C v b c, habra que realizar primeramente la operacin y (ANO) con a y c, as como b
y c. La operacin O (OR) se realiza con los resultados intermedios y slo entonces se invierte el resultado
obtenido en esta operacin.
Ejemplo:
Oeben realizarse las operaciones lgicas de las variables de entrada a, b, c, d, de acuerdo con la siguiente
ecuacin:
y

a v b c v d.

Primeramente se invierte c, de modo que se disponga de c. Luego se realiza la operacin Y (ANO) con
seguido se realiza la operacin O (OR) utilizando el resultado intermedio y a y d. El circuito se
construye, pues, en este orden.

c y b. Acto

Figura 3/31

o
::
o
<{

o
o
1(f)

a ---------1
d-------j

y=avbcvd

W
LL

.o

(QI

37

3.8 Principo de dualidad*


Si consideramos la columna en la tabla de valores siguiente correspondiente
(ANO) de a, by c, tenemos abe = 1,cuando todas las variables de entrada son 1.
valor de la seal de salida abe sigue siendo O,si por lo menos una de las variables
O. La columna de la operacin lgica O (OR) contiene la informacin aplicable

a la operacin lgica y
En la misma columna, el
de entrada tiene el valor
a esta operacin.

La operacin lgica O (OR) se reconoce en que a v b v c siempre tiene el valor1, cuando por lo menos una
de las variables de entrada es 1,y el valor de a v b v c es O, nicamente cuando todas las variables de
entrada son O.
Se pueden ver otras relaciones, si no slo se consideran los valores de las variables de entrada a, b, c, sino
tambin sus complementos El, E, c. Adems de las variables de salida de las operaciones lgicas y (ANO) y
O (OR) empleando a, b y e, es decir, adems de abe y a v b v e, estn anotados tambin sus complementos abe y El v E v c, respectivamente.
El resultado contenido en la columna abe se obtendra tambin realizando la operacin lgica O (OR) con
Asimismo, el resultado contenido en la columna a v b vese obtendra si se realizara la operaein
lgiea Y (ANO) eon El, E, c.

El, E,

c.

O
O
O
O
1
1
1
1

1
1
1
1
O
O
O
O

O
O
1
1
O
O
1
1

1
1
O
O
1
1
O
O

O
1
O
1
O
1
O
1

abe

1
O
1
O
1
O
1
O

O
O
O
O
O
O
O
1

a v b v e
abe

a v b v e

abe
a v b v e

1
1
1
1
1
1
1
O

O
1
1
1
1
1
1
1

1
O
O
O
O
O
O
O

o
o
<{
o

::::

o
o

1(J)

u..

..o

Se puede ver que:

abC=avbvc

(13a)

avbve=abe

(13b)

Estas reglas han recibido el nombre de de Morgan**.


Adems, es valedero lo siguiente:

a
abe = a

abe =

b v e

abe
e = abe
c= abe

a v b v c=

v b v e

a v b v

abe = a v b v e

a v b v

Esto indica que una operacin lgica y realizada con a, b y e tambin puede obtenerse realizando una
operacin lgica O (OR) eon El, E y y luego invirtiendo el resultado, y que una operacin lgica O (OR) realizada con a, b y e puede obtenerse por medio de una operacin lgica y (ANO) con El, E y y luego invirtiendo el resultado.

Figura 3/32

a---[&l

b---lS
*) duo (latn) ~ dos
**) de Margan

38

(1806-1871)

:fJ--C}y

3.9 Ley de absorcin


Figura 3/33

bll
a~

b
a
A

a-LJ--

al
I

a v ab=a

(14)

Si todava no se est muy familiarizado en la simplificacin de ecuaciones lgicas, esta ley no se entender inmediatamente al observar la ecuacin. No obstante, esta ley salta inmediatamente a la vista al
emplear los esquemas de circuito. El valor de la variable de saliday siempre es determinado nicamente
por el valor de la variable de entrada a, independientemente del de la variable de entrada b.
para b = O: a v a O= a
para b = 1: a v a 1 = a
Naturalmente, la validez de esta ley tambin puede ser demostrada como sigue:
y = a v ab = a (1 v b) = a

3.10 Sumario de las reglas


o
f=
o

o
o

1(/)

Postulados (exigencias,

(1a)
(2a)
(3a) 1
(4a)

O
O= O
1

f\

0=
O=
1=
1=

f\
f\
f\

condiciones

previas):

1
O
O
1

(1b)
(2b)
(3b)
(4b)

T=O
1 v 1= 1
Ov1=1vO=1
O v 0= O

(6b)
(7b)
(8b)
(9b)

a v 1= 1

llJ
LL
'>,

Teoremas (para una variable):

a=a

(5)
(6a)
(7a)
(8a)
(9a)

a
a
a
a

f\

0=0

f\

1=a

f\

a=a
a=O

f\

a v

O= a

ava=a
a v =1

Teoremas para varias variables:


Ley de conmutacin:

(10a) a

f\

b= b

f\

(10b) a v b = b v a

Ley de asociacin:

(11a) (a

f\

b)

f\

e= a

f\

(b

f\

e) = a

f\

f\

(11b) (a v b) v e = a v (b ve) = a v b v e

Ley de distribucin:

(12a) a e v b e = (a v b) e

(12b) (a v e) (b v e) = a b v e

Ley de de Morgan:

\13a)

ab e= a v b v e

(13b) a v b v e =

El E

Ley de absorcin:

(14)

a v ab= a

39

3.11 Ejercicios de la parte 3


Los circuitos y ecuaciones especificados han de simplificarse empleando las reglas de clculo.
Ejercicio 3.11.1

Ca v b)

Ejercicio 3.11.2

a v Ca

y= a v

/1

b)

ab

a
o
=
o
<{

f(/)

W
LL
>.

..o

Ejercicio 3.11.3

y=abvabvab

40

o
:::
o
<{
o

o
1(fJ

W
u,

b v (a v b) a b

Ejercicio 3.11.4

Ejercicio 3.11.5

y = a E e v b (a e v El e)

ab v a

Se busca:
- El esquema lgico de la ecuacin anterior
- La ecuacin simplificada
- El esquema lgico simplificado

s:
(i:j)

41

3.12 Soluciones de los ejercicios de la parte 3


Ejercicio 3.11.1

Y = a (a v b)

conforme a la regla
(12a)
(9a)
(7b)

y=aavab

siendo

aa=O
y=Ovab
y=ab

a=Bb

Ejercicio 3.11.2

siendo

y= a v a b
y = (a v a) (a v b)
ava=1
y = 1 (a v b)

conforme a la regla
(12b)
(9b)
(7a)

y=avb

:=C}y

Ejercicio 3.11.3

conforme a la regla
(12a)
(9b)
(7a)

y=abvabvab
y = (5 v b) v a b
5 v b= 1

siendo
siendo

siendo

a1 =a
y=
v ab
y = (a va) (a v b)

(12b)

a v a= 1
Y = 1 (a v b)
y=
v b

( 9b)
( 7a)

o
:::
o
<l:

o
o

o
1-

(f)

:=U-

I.J.._

>,

.D

Ejercicio 3.11.4

y = a b v a b v (a v b) a b

conforme a la regla

Primeramente se simplifica la parte posterior de la ecuacin


(a v b) (a v b)
OvabvabvO

(13a)
(12a)
( 9a)

y=abvabvab
Y = a (b v b) v a b

( 8b)
(12a)

b v b= 1
y= a v b
y = (a v a) (a v b)

( 9b)
(12b)

ava=1

( 9b)

ee v e

siendo

siendo

y=avb

42

b v

tr v b i:

:=LJ--y

Ejercicio 3.11.5

y=abcvb(ac

v).lc)
conforme a la regla

siendo

y=abc v bc(ava)

(12a)

a va = 1
y=abcvbc
y = e (a b v b)

( 9b)

o
:::
o

siendo

e (a v b)

(12a)
(12b)

(b v b)

b v b= 1
y

( 9b)

= e (a v b)

o
o

1(/)

W
LL
;>,

.o

43

4. Posibilidades de representar las ecuaciones de lgebra lgica


Para n variables binarias, hay 2n combinaciones posibles. Un circuito lgico con n variables de entrada
siempre puede describirse, por tanto, mediante una seleccin de estas combinaciones.
Al respecto, las variables de entrada a ... n pueden tener nicamente los valores O
diente yola de salida y tambin puede ser nicamente O 1.

1. La variable depen-

4.1 Ecuacin
Es la representacin ms comn de una funcin. La operacin que debe realizarse con las variables est
especificada por smbolos lgicos.
Ejemplo: y

v b

En este ejemplo, esto significa lo siguiente: La variable dependiente y se vuelve 1, cuando la independiente a = O b = O cuando a un mismo tiempo a = O y b = 1.

4.2 Tabla de valores (tabla de la verdad)


Partimos nuevamente del ejemplo:
y= ji v b
Las variables de entrada son a y b con un total de 22 = 4 combinaciones posibles. Los valores de a y b
pueden ser O bien 1.

Primeramente se anotan en la tabla de valores las combinaciones de los valores de las variables de entrada.
a

O
1

1
O

Se recomienda que, para indicar un nmero completo de todas las combinaciones, la enumeracin se
realice en el cdigo binario natural. La representacin de nmeros en varios sistemas numricos se
describe en el captulo 8. En la figura 8/1 estn reunidas, en forma de tablas, diversas posibilidades de
codificacin.
Se convierte un nmero decimal (primera columna de la tabla) en un nmero del cdigo binario natural en
forma tetrdica* leyendo lnea por lnea el nmero binario (segunda columna) correspondiente al nmero
decimal. Por ejemplo, el nmero decimal 4 corresponde al nmero binario 0100 en el cdigo binario natural (en forma tetrdica). Al objeto de representar las combinaciones posibles en el caso de 2 variables de
entrada, basta ya anotar el nmero binario con dos cifras (00, 01, 10, 11).
De forma correspondiente, en el caso de cuatro variables de entrada, todas las combinaciones posibles
de los valores pueden representarse con una serie completa de nmeros binarios de 4 cifras, y en el caso
de cinco variables, con una serie completa de nmeros binarios de cinco cifras.
Luego en la siguiente ecuacin
y=

v b

se examina para qu valores y combinaciones de a y b Y se vuelve 1.

*) tetra (griego) ~ cuatro

44

o
:::
o
<{
o

o
o
1en
w
LL

s:

Este es el caso cuando, por ejemplo, a= O b=1 , si al mismo tiempo, a= ay b= 1. Estas combinaciones
se anotan en la tabla de valores (tabla de la verdad). Las dems combinaciones proporcionan entonces
para y, automticamente, el valor a.
a

a
a

1
1

Naturalmente, se puede establecer una tabla de valores para otra ecuacin, p. ej.,
y

= (a v b)

y examinar con ello para qu valores y combinaciones y se vuelve 1.

O
O
O
O

O
a
1

a
a

1
1
1
1

a
a

1
1

o
~

4.3 Diagrama de Venn

es

:2
~
~

Esta representacin grfica ha sido tomada de la teora de conjuntos. Son los diagramas circulares de
Euler y Venn.
En el lgebra lgica, el diagrama de Venn no tiene importancia prctica. No obstante, se ha incluido en
este lugar al objeto de asegurar la integridad de la obra y de ilustrar las leyes del lgebra lgica. Adems,
en dicho diagrama se puede reconocer el parentesco que tiene el lgebra lgica con la teora de conjuntos.
Un conjunto parcial de puntos A, encerrado en un crculo, est situado dentro de un conjunto bsico.
Todos los puntos fuera del crculo no forman parte del conjunto parcial A. De manera similar a la usada en
el lgebra lgica, el conjunto de puntos fuera del crculo se designaA. Este es el conjunto complementario
de A.
Figura 4/1

Las operaciones lgicas y los teoremas del lgebra lgica pueden ilustrarse empleando los diagramas de
Venn, cuando los conjuntos representan las variables del lgebra lgica.

45

Figura 4/2

y
Y=A

y
n

y=aflb

Los conjuntos asignados a las variables A y B se solapan parcialmente en el lado izquierdo de la figura 4/2,
de modo que hay puntos que forman slo parte de A, solamente de B y otros que forman parte de ambos.
La superficie con trazos contiene todos los puntos comunes de A y B.
En la teora de conjuntos, la superficie
en la teora de conjuntos es

y=A

rayada representa

el conjunto

de interseccin.

La forma de escribir

Si a los subconjuntos A y B se asignan caractersticas diferentes y si, por ejemplo, una determinada caracterstica es satisfecha nicamente por la parte de A Y Y nicamente por una parte de B en conjunto, estos
elementos, con la misma caracterstica, estn contenidos en el conjunto de interseccin. Se trata en este
caso de una operacin lgica Y.
En el lgebra lgica, la forma de escribir corriente

lgica y de dos variables

de la operacin

a y b es

y=aflb
Ello se muestra
conjuntos.

en el lado derecho

En el diagrama

de Venn, los campos

de la figura 4/2, de manera anlcqa

a la empleada

en la teora de

:::

<t:

A y B pueden ser intercambiados,

o
Ci

siendo entonces

o
1-

y=AnB=BnA
Se reconoce

la propiedad

(/)

de conmutabilidad

UJ
u,
:>.

del lgebra lgica.

.D

Figura 4/3

y
Y=A

y=a vb

u B

En la figura 4/3, los puntos dentro de la superficie


Este es un conjunto

Y=A
La operacin
figura 4/3.

de unin
u

y y se trata aqu de una operacin

aA OB, y en parte, tambin a A y B.

lgica O (OR).

lgica O (OR) realizada con las dos variables a y b puede ser representada

y= a v b

46

rayada Y pertenecen

conforme

a la

El diagrama de Venn puede emplearse, pues, para tres variables. No obstante, con ms de tres variables
se pierde rpidamente la visibilidad.
Figura 4/5

Figura 4/4

y=abe=bae=eab

y=avbve=bvave=evavb

La ley de distribucin puede representarse con el diagrama de Venn como sigue:


Figura 4/6

00
o
:::
o

<t:

o
o
1-

en
w

LL

>.o

ae

ab

fI

(b v e)

00
00
ab v ae

a (b ve)

Lo siguiente puede deducirse comparando las figuras:


a b v a e = a (b v e)

(12a)

(a v b) (a v e) = a v b e

(12b)

y,

puede representarse esquemticamente.


Figura 4/7

(a v b)

e
(a v e)

fI

~
v

~
(a v b) (a v e)

~
be

a v be

47

El diagrama de Venn tambin puede utilizarse para la ley de de Morgan.


Figura 4/8

a /\ b

Asimismo puede mostrarse que

a /\

b = a v b.

Figura 4/9
avb

ab=avb

/\

La ley de absorcin a v a b = a

:::::

se vuelve muy fcilmente comprensible empleando el diagrama de Venn:

<l:

o
o

o
1-

Figura 4/10

(fJ

W
u,

4.4 Diagrama de Karnaugh-Veitch

ab

(diagrama KV)

Veitch desarroll un diagrama para minimizar las expresiones de 8001e. Karnaugh perfeccion ms tarde
dicho procedimiento. Las ecuaciones algebraicas pueden ser minimizadas, es decir, los circuitos de
operacin lgica pueden ser reducidos a su forma ms sencilla (captulo 5), empleando el diagrama de
Karnaugh-Veitch.
Dicho diagrama no es un mtodo totalmente nuevo de representar las expresiones de 8001e. La informacin contenida en el diagrama puede considerarse como una tabla de valores, en la que las variables
tienen una disposicin geomtrica diferente, comparada con la tabla de valores convencional.

48

..o

La figura 4/11 muestra

la comparacin

entre un diagrama

de Venn y un diagrama

KV para una variable.

Figura 4/11

Al contrario del diagrama de Venn, en el que con varias variables se pierde rpidamente la supervisin, el
diagrama KV puede ampliarse con una cantidad opcional de variables. Al efecto, hay que reflejarlo siempre por un lado (ms largo). Las nuevas variables se aaden como se muestra en la figura 4/12.
Figura 4/12

ac
-

--

ac

--

bd

---

--

--

abe abe abe abe

- -

bd

abe abe abe abe

--

ac ac

--

kD

bd
bd

o
:::
o

Diagrama KV
para dos variables

Diagrama KV
para cuatro variables

Diagrama KV
para tres variables

o
O
f(/)

L.LI
l.L
>,
.Q

Qi

Como todas las variables, tanto las invertidas como las no invertidas,
tabla de valores, con n variables se obtienen 2n casillas.
En los diagramas KV se acostumbra a escribir las variables,
casillas se mantienen libres para otras anotaciones.

se combinan

como en el caso de la

no en las casillas, sino al borde de stas. Las

En el diagrama KV para 4 variables en la figura 4/12, en la casillaCVse hallara a b


puede expresarse efectuando la inscripcin al borde del diagrama.

e d. La misma

informacin

Por regla general, en las casillas del diagrama KV se anotan O 1. Ello depende de si el circuito para el que
se ha hecho el diagrama suministra O 1 como seal de salida. Se procede de la misma manera que en la
tabla de valores. Se examina si este circuito o ecuacin suministra y = O 1, cuando las variables de entrada toman los valores que prescribe la casilla del diagrama KV.
Ejemplo:
En el diagrama KV para4 variables mostrado

en la figura 4/12, la casillaCVvale para la combinacin

a, b, (5, d.

Luego, para la ecuacin o circuito con las 4 variables de entrada a, b, e, d se examina si y = 1 O,cuando a
= 1 Y d = 1. El resultado y se anota en esta casilla (]J.

= 1, b = 1,

El diagrama

KV se rellena, pues, de la misma manera que una tabla de valores.

En lugar de escribir las variables al borde del diagrama KV, se pueden escribir los valores que proporcionan todas las posibilidades de combinar los valores de las variables.

49

La figura 4/13 muestra

los diagramas

KV de la figura 4/12 con este tipo de inscripcin.

Figura 4/13

ae,
0,0 1,0 1,1 0,1

b,d

,0

ae,

,0

0,0 1,0 1,1 0,1

,1

para las variables


la combinacin
la combinacin

(j)

,1

La casilla G) especifica
La casilla (1) especifica
La casilla especifica

CD

(a, b, e, d) la combinacin

(0, 0, 0, O),
(1, 1,0, O),
(0, 1, 0, O).

Esta forma de escribir los valores de las variables individuales entre parntesis indica que la secuencia en
la que aparecen los valores
y 1 est especificada por la secuencia en que estn escritas las variables a, b,
e y d.

Los parntesis

pueden omitirse

en los diagramas

y su omisin

no da lugar a confusiones.

No obstante, es muy importante que al pasar de una casilla a la adyacente, tanto en sentido horizontal
como en el vertical, slo una variable vara su valor. La razn de esto se describir ms detalladamente
en
el captulo 5.
Si se atiende esta condicin bsica, se puede tambin intercambiar el orden de las variables a lo largo de
los bordes del diagrama KV. El diagrama KV mostrado en la figura 4/13 para 4 variables podra rotularse en
sentido horizontal con (a, b) en vez de (a, e), y en sentido vertical, con (e, d) en vez de (b, d).

Adems tambin puede intercambiarse la asignacin de los valores


y 1 en los parntesis, si en el paso de
una casilla a otra slo vara un valor. Esto puede verse, por ejemplo comparando
la inscripcin de los
bordes de los diagramas KV mostrados en las figuras 4/13 y 4/14. En la figura 4/13, los valores varan en la
secuencia (0,0), (1,0), (1,1)... , Y en la figura 4/14, en la secuencia (0,0,0), (0,0,1), (0,1,1)...

1
<{

o
o

o
1(fJ

u,

>-

.D

Figura 4/14
abe
d ,e

0,0,0

0,0,1

0,1,1

0,1,0

1,1,0

1,1,1

1,0,1

1,0,0

0,0
0,1
1,1
1,0

La figura 4/15 ilustra la relacin entre el diagrama KVy la tabla de valores. Esta figura muestra un ejemplo
empleando tres variables, en el que una lnea de la tabla de valores siempre corresponde a una casilla
del diagrama KV.

50

Figura 4/15

O
O
O
O

O
O

()

1
1

1)

(j)

1
1
1
1

O
O

1
1

Las figuras siguientes

ab
,

0,0 0,1 1,1 1,0

O
1

G)

@
([)

4/16-4/21

aclaran la relacin

existente

entre los diagramas

de Venn y KV.

Aqu se muestra nuevamente con diagramas KV las ms importantes reglas de clculo del lgebra lgica.
Al objeto de subrayar an ms claramente estas relaciones, las variables con las que han de realizarse las
operaciones lgicas estn mostradas con las superficies rayadas. Este tipo de representacin
no es
corriente en los diagramas de Karnaugh-Veitch. No obstante, facilita la comprensin del siguiente captulo
5, que trata la simplificacin
de las ecuaciones algebraicas.
Figura 4/16

o
::
o

o
f(fJ

ui
LL

>.o

Figura 4/17

a
y=a

Ley de conmutacin
aflb=bfla

(10a)

:EI
a

fI

ab

:~
b

fI

ba=ab

avb=bva

(10b)

:EI
a

:~
a v b

:~
b

bva=avb

51

Figura 4/18 Ley de asociacin

a (\ (b e) = (a b) (\ e=abe
a,e a,e a,e a,e

a,e a,e a,e a,e

:~

:EEj
a

a,e a,e a,e a,e

:ttm

(b e)

a (be)

a,e a,e a,e a,e

a,e a,e a,e a,e

(\

a,e a,e a,e a,e

:rr.I :EEm

:EW_j
(a b)

(11a)

(\

(a b) e = a (b e)

a v (b v e) = (a v b) v e= a v b v e
a,e a,e a,e a,e

a,e a,e a,e a,e

:~

(a v b)

a,e a,e a,e a,e

a,e a,e a,e a,e

(b v e)

a v (b v e)

a,e a,e a,e a,e

a,e a,e a,e a,e

:rr.I :~

:EBj
a

(11b)

o
::::
o

:rr.I :~
v

o
f--

o:
W

u..
>-

.o

= (a v b) v e = a v (b v e)

Figura 4/19 Ley de distribucin

a b v a e = a (b v e)

(12a)

a,e a,e a,e a,e

a,e a,e a,e a,e

:EEm

:8__Ij

:tlIj

ab

ae

ab v ae

a,e a,e a,e a,e

a,e a,e a,e a,e

:~

:EEj
a

52

a,e a,e a,e a,e

(\

(b v e)

a,e a,e a,e a,e

:tlIj
a (b v e) = a b v a e

(a v b) (a v e) = a v b e

(12b)

a,e a,e a,e a,e

a,e a,e a,e a,e

a,e a,e a,e a,e

(a v b)

(a v e)

(a v b) (a v e)

a,e a,e a,e a,e

a,e a,e a,e a,e

a,e a,e a,e a,e

:EI\W :EI\W

:~

:EEW

:EEj
a

a v b e = (a v b) (a v e)

be

:EEj

Figura 4/20 Ley de de Morgan

Bvb=af\E

(13a)

:::

:~

4:

o
o

o
rw

(/)

u...

avb=ar::D

>-

..D

!I

b=avtJ
a

:~
-

:~
B!lb=avb

!I

Figura 4/21 Ley de absorcin


a v ab=a

(14)

:EI
a

:~
ab

:EI
a

53

4.5 Lectura de la ecuacin lgica, de la tabla de valores o del diagrama


de Karnaugh-Veitch (diagrama KV)
Hasta ahora se ha mostrado las diferentes maneras de representar una ecuacin algebraica.lnversamente, tiene tambin la misma importancia el leer la ecuacin algebraica de la tabla de valores o de un diagrama KV.
Por ejemplo, puede suceder que de un elemento de un equipo no se sepa otra cosa que tiene tres entradas y una salida (caja negra)* y que se trata de un circuito combinatorio. Ahora, con los circuitos bsicos
hay que disear un circuito combinatorio
que satisfaga la misma tarea.
Primeramente, se establece una tabla de valores o un diagrama KV empleando las seales de entrada
posibles de este circuito. Por ejemplo, se obtendra la tabla de valores o el diagrama KV equivalente,
mostrados en la figura 4/22:
El circuito

a disear debe suministrar

para la seal de salida los mismos valores que la caja negra.

Figura 4/22

O
O
O
O
1
1

O
O
1
1
O
O

O
1
O
1
O

O
1
1
O
O
O

1
1

1
1

1)
,2)

a,b

o
o
o

es
es
es
es

1, si
1, si
1, si
1, si

Con esta informacin

El =
El=
a=
a=

1
1
1
1

Id

:D
4)

f-

U
<{

La seal de salida tiene el valor 1 para determinadas


separan primeramente.
y
Y
Y
Y

0,0 0,1 1,1 1,0

y b
Y b
Y b

=1
=1
=

yb=1

combinaciones

de entradas. Estas combinaciones

se

>-

..o
QI

e
e = 1,
e = 1.

se puede disear un diagrama

lgico.

Figura 4/23
a--..-q

b-~+-CI
C ----<._+_+-1

*)

Una "caja negra (ingls: black box-) es un concepto frecuentemente usado en la electrotecnia, en la teora de redes tetrapolares
y en la tcnica de mandos.

54

o:
W
LL

yc=1
y = 1,
Y
Y

o
o
f-

La primera lnea en la tabla de valores en la que y= 1puede representarse mediante un circuito y (ANO) G)
en la figura 4/23. La segunda lnea en la que y = 1 est representada por el circuito y (ANO) CV.etc.
Estos circuitos Y (ANO) que suministran cada uno y= 1para estas determinadas combinaciones de entradas se conectan luego a un circuito O (OR), puesto que las puertas Y (ANO) 0, CV,@ytienen que suministrar cada una y = 1 en la salida de la caja negra.
La ecuacin algebraica puede obtenerse empleando esta estructura de circuito. Comenzando por el circuito y (ANO) 0, la ecuacin dice:

abcvabcvabcvabc=y
Tambin es posible obtener esta ecuacin directamente de la tabla de valores (figura 4/22) o del diagrama
KV.

Esta ecuacin es la forma standard de las operaciones lgicas O (OR).

En la forma standard de las operaciones lgicas O (OR), se realizan


operaciones lgicas O (OR) con todas las funciones Y (ANO) de las
variables de entrada que proporcionan el valor funcional y = 1.

Esto significa que las operaciones lgicas (ANO) han de leerse de las lneas de la tabla de valores en las
que y = 1. La operacin lgica y (ANO) se realiza con las variables, de manera que para y tambin se
obtenga el valor 1.
o

:::

<t:

o
o
1(fJ

W
LL
>,

.o

Por tanto, si en la primera lnea (figura 4/22) en la que y = 1 ponemos para a = O,para b = Oy para e = 1,
entonces hay que extraer de la tabla a, E y e, puesto que slo la operacin lgica y (ANO) realizada con a =
1, E = 1 Y e = 1 proporciona y = 1. Acto seguido, se realizan operaciones lgicas O (OR) con estas lneas
correspondientes a las operaciones lgicas y (ANO) que proporcionan y = 1.
Si estas funciones Y (ANO), con las que se realiza la operacin lgica O(OR), contienen cada una todas las
variables, se las denomina trminos.mn (plenas conjunciones). En el circuito correspondiente a esta
ecuacin, a la operacin lgica O (OR) sigue la y (ANO) realizada con las entradas.
Naturalmente, es posible obtener el mismo resultado empleando un circuito en el que una operacin
lgica O se realice primeramente, vista desde las entradas, seguida de una operacin lgica y (ANO).
No obstante, si, en el circuito de la figura 4/23, los elementos lgicos y
elementos O (OR) o el elemento O (OR) por un Y (ANO), los resultados de
correspondiente tabla de valores (figura 4/22) para las mismas condiciones
este problema debe buscarse, por tanto, empleando las lneas de la tabla

(ANO) se reemplazaran por


y ya no concordaran con la
de entradas. La solucin de
de valores en las que y = O.

(Mostramos de nuevo aqu la tabla de valores de la figura 4/22.)


a

O
O
O
O

O
O

O
1

1
1
1
1

O
O

O
O
O

1
1

1
1

1
1

Es sabido que el circuito Y (ANO) siempre suministra Oen la salida, cuando por lo menos una entrada es O.
Por esta razn, hay que cuidar de que uno, varios o todos los elementos O (OR) que precedan a la operacin lgica y (ANO) suministren el valor O,cuando y= Oen la correspondiente lnea de la tabla de valores.
La primera lnea de sta (figura 4/22) es aqu tambin la primera lnea en la que y = O.Un circuito O (OR)
correspondiente a esta lnea tambin suministra Ocon estas condiciones de entrada. En la siguiente lnea
en la que y= O(cuarta lnea de la tabla de valores), un circuito O (OR), provisto de las entradas correspondientes a esta lnea, slo suministra O cuando b y e son suministradas por entradas invertidoras.

55

La quinta lnea de la tabla de valores es similar. Aqu, a tiene que ser suministrada por una entrada invertidora a un circuito O (OR) que corresponda a esta lnea. En la sexta lnea de la tabla de valores, a y c tienen
que ser suministradas a travs de una entrada invertidora a un circuito OR que corresponda a esta lnea.
Ahora se anteponen a un circuito Y (ANO) los circuitos O (OR) correspondientes a estas lneas. Se obtiene
la figura 4/24.
Figura 4/24
a---1~---1

b--t~----t
c --+--+-.--1

La ecuacin correspondiente a este circuito dice as:


(a v b v c) (a v

5ve) (8. v b v e) (a v

b ve) = y

Esta ecuacin tambin puede ser leda inmediatamente de la tabla de valores o del diagrama KV de la
figura 4/22.
Esta ecuacin es la forma standard de las operaciones lgicas y (ANO).

En la forma standard de las operaciones lgicas y (ANO), se realiza una


operacin lgica y (ANO) con todas las funciones O (OR) de las variables
de entrada que proporcionan el valor de funcin y = o.
Esto significa que las operaciones lgicas O (OR) deben leerse de las lneas de la tabla de valores en las
que y= O.Se realizan operaciones lgicas O (OR) con las variables, que dan por resultado y= o. Luego, se
realiza una operacin lgica y (ANO) con las operaciones lgicas O (OR) correspondientes a las lneas de
la tabla de valores.
Si estas funciones O (OR), con las que se ha realizado la operacin lgica y (ANO), contienen cada una
todas las variables, se denominan trminos rnx- (plenas disjunciones).
A menudo, al leer las ecuaciones, se prefiere la forma standard de las operaciones lgicas O (OR), a pesar
de que las dos formas standard proporcionan la misma informacin, y una de estas formas standard ya
basta en todo caso para describir un circuito.
Sin embargo, si por ejemplo, una tabla de valores tiene menos lneas en las que y= Oque lneas en las que
y = 1, se prefiere la forma standard de las operaciones lgicas y (ANO). Al leer la ecuacin, habra que
preferir, pues, siempre la forma standard que proporcione la expresin algebraica ms corta.

56

o
:::
o
<{

o
o

o
JCfJ
W
LL
;>,
.D

5. Simplificacin de las ecuaciones lgicas


Si se lee una ecuacin lgica de una tabla de valores o de un diagrama KV o si se la formula empleando
condiciones dadas, normalmente no se obtiene de inmediato la forma ms sencilla. En la prctica, esto
significa que un circuito diseado conforme a la ecuacin determinada puede ser ms complicado de lo
necesario.
Por esta razn, se buscan soluciones que minimicen
mente las ecuaciones determinadas.

el circuito.

Ello puede lograrse minimizando

primera-

5.1 Simplificacin de ecuaciones lgicas empleando reglas de clculo


La forma standard de las operaciones
dice:
y=abevabevabcvabc
Esta ecuacin puede ser simplificada
la simplficacin son:

o
::
o

a t\ a=O

a v a=

at\a=a

a v a= a

a e v be = e (a v b)

(a v e) (b v e) = a b v e

ebc v

y=abcv
y = b

(f)

y=bc1
b

la ecuacin

e (a v a)

v ab c v

Las ms importantes

para

lgica empleando

estas reglas.

aoc

a5 e

(e v a e) v a 5 e

y = b (a v e) (e v e) v

.D

85 e

y = b (a ve)

v ab e= ab v b e v

Si se elige

y = b (a ve)

v a

y=abvbcvabe

ello depende

de la figura 4/23

vabevabe

>-

abcv

lgica del ejemplo

reglas de clculo conocidas.

a v 1= 1

o
o
W
l.L

empleando

at\1=a

Se trata, pues, de simplificar

o
1-

lgicas O (OR) de la ecuacin

5e

de qu tipo de elementos

Asimismo, la ecuacin
puede ser simplificada

85 e

lgicos se usan para realizar a continuacin

de la forma standard
(figura 4/24).

de las operaciones

el circuito.

lgicas y (ANO) del ejemplo

anterior

y= (a v b v e) (a v b v e) (8 v b ve) (a v o ve)
En esta ecuacin, llama la atencin que la expresin b v c aparece en los dos primeros
esta razn, simplifiquemos
las dos primeras expresiones entre parntesis.

parntesis.

Por

(a v b v e) (a v b v e) = [a v (b ve)] [a v (b v e)]
= (a v a) (b v c) = b v e
Despus del primer paso de simplificacin,

la ecuacin

dice:

y = (b ve) (a v b v e) (a v 5 ve)

57

Para simplificar ms la ecuacin, se realiza la operacin lgica y (ANO) con las dos expresiones entre
parntesis. Primeramente, consideramos slo estas expresiones:
(b v e) (a v b ve)

= El b

=b

v b v b

e v El e v

(a v 1 v C) v a e

b e v ee

v be

=b v b e v a e = b (1 ve) v

ae

=b v a e
Esta expresin se aade ahora de nuevo a la expresin (a v
objeto de obtener y.
y = (b v El e) (a v 5 v

E ve), que todava no ha sido simplificada, al

e)

En el caso de una simplificacin ms o de multiplicar las expresiones para sacarlas de los parntesis,
habra que tener en cuenta la tecnologa del equipo a emplear para el circuito.

5.2 Comparacin entre las formas standard de las operaciones lgicas


O (OR) e y (AND)
Llam la atencin en la simplificacin algebraica, que la ecuacin en la forma standard de las operaciones
lgicas y (ANO) no pudiese simplificarse fcilmente. A pesar de ello, las ecuaciones en la forma standard
de las operaciones lgicas O (OR) e Y (ANO) contienen la misma informacin.
Esto demostramos efectuando la multiplicacin de la expresin obtenida por simplificacin de la forma
standard de las operaciones lgicas y (ANO).
(b v a e) (a v 5 v c) = a b v b

ti v b e v a El e v

a ti e v a. e e

o
::

<t:

o
o

=abvbcvabc
Se obtiene la misma expresin que se obtuvo simplificando la forma standard de la operacin lgica O
(OR) de la ecuacin lgica del ejemplo anterior.

o
1(fJ

LL

>-

.D

5.3 Simplificacin de ecuaciones lgicas y de circuitos empleando el diagrama


de Karnaugh-Veitch (diagrama KV)
Las desventajas de la simplificacin de circuitos mediante clculo son:
Se requiere mucha prctica para obtener la expresin algebraica ms sencilla.
El gran trabajo de escribir exige un tiempo relativamente largo y puede conducir
con facilidad a errores.
Por esta razn, Veitch y Karnaugh, como ya se mencion en el apartado 4.4, desarrollaron un mtodo con
el cual las expresiones algebraicas pueden ser minimizadas en el diagrama KV. Al objeto de ilustrar los
pasos de simplificacin de una expresin con la suficiente claridad, las variables con las que han de realizarse las operaciones lgicas saltan a la vista por las superficies rayadas al igual que en el apartado 4.4, en
ocasin de la representacin de las leyes y reglas.
La figura 5/1 muestra un diagrama KV para tres variables a, b, e, en el que la variable b (con el valor= 1)salta
a la vista por la superficie rayada.
Figura 5/1

a,b
e

0,0 0,1 1,1 1,0

O
y=b=1

58

Esta casilla rayada se compone de cuatro casillas individuales, como muestra la figura 5/2.
Figura 5/2

a,b
e

0,0 0,1 1,1 1,0

O
O

1,0

O
O

abe=1

a,b
O

0,0 0,1 1,1 1,0

0,0 0,1 1,1 1,0

abe=1

a,b
e

O
O

abc=1

abc=1

Realizando la operacin lgica O (OR) de estas cuatro expresiones individuales, se obtiene lo siguiente:

y=abcvabevabcvabc=1
Esta ecuacin algebraica relativamente larga, simplificada, tiene que dar por resultado

y=b=1
o

puesto que se ha originado de esto.

~
~
o

El resultado se obtiene tambin automticamente aplicando las reglas de clculo. De manera anloga,
tambin tiene que ser posible simplificar las expresiones algebraicas cuando las casillas del diagrama KV
que contienen la misma entrada (como se indica mediante las casillas rayadas y no rayadas) se combinan
formando bloques. En el ejemplo anterior, las cuatro casillas individuales se combinaron formando un
solo bloque, p. ej., y = b. Cuanto ms son las casillas individuales que pueden combinarse formando un
bloque, tanto ms sencilla es la expresin.

=:

f-

[l

~
..o
(QJ

Si las partes a b e = 1ya b e = 1,que estn representadas con las casillas rayadas, se combinan primero, es
decir, si se realiza una operacin lgica O (OR), se obtiene la figura 5/3.
Figura 5/3

a,b
c

1,0

O
O

be
a b c v a be = b e (8 v a)= b e = 1

En este caso, se encuentra en la expresin de la casilla izquierda del bloque rayado y a, en la de la casilla
derecha de dicho bloque. La variable a cambia, pues, de valor al pasar de una casilla a otra.
En los trminos del lgebra lgica, esto se expresa en el paso de simplificacin
(a v a)

=1

Por esta razn, cuando se lee las ecuaciones lgicas o partes de ecuaciones de los diagramas KV con
casillas combinadas formando bloques, se puede omitir siempre la variable que cambie de valor al pasar
de una casilla a otra dentro de un bloque.

59

Lo mismo se aplica a las partes de la ecuacin abe

= 1 Y abe = 1.

Figura 5/4
a,b
0,0 0,1

e
O

abe

abe=be=1

Las casillas que contienen la misma entrada tambin pueden combinarse en sentido vertical. Al leer en
este sentido, tambin se omiten las variables que cambian de valor al pasar de una casilla a la otra.
Por esta razn, esta regla de simplificacin no puede aplicarse solamente a bloques de dos casillas, sino
tambin a los que contienen un nmero de casillas que es potencia de dos.
Conforme a esta regla, la combinacin de la figura 5/1 proporciona inmediatamente
y=b
Para la simplificacin con el diagrama KV, vale lo siguiente:
1. Las casillas que contienen las mismas entradas se combinan formando bloques lo ms
grandes posible.
2. El nmero de casillas en un bloque debe ser una potencia de dos.
3. Las casillas combinadas formando bloques deben ser adyacentes. Si un bloque est
cortado por una lnea de simetra (lnea de simetra/lnea de extrapolacin), el bloque
debe ser simtrico con respecto a dicha lnea.
4. Si una variable cambia de valor dentro de un bloque al pasar de una casilla a la otra,
se la ignora.
En la lectura y simplificacin de las ecuaciones lgicas con ayuda del diagrama KV se us anteriormente
nicamente la forma standard de las operaciones lgicas O(OR). En esta forma tambin se mostr que las
expresiones ledas y simplificadas de esta manera son idnticas a las simplificadas algebraicamente. Esta
forma se elige siempre que en las casillas hasta ahora rayadas se encuentra el valor 1,es decir, las casillas
que contienen el 1 por razn del problema pueden combinarse de esta manera.
No obstante, tambin es posible combinar casillas que contienen O.En este caso, las expresiones algebraicas se leen en la forma simplificada Y (AND).
Si, por ejemplo, las casillas rayadas en la figura 5/3 no contuvieran 1, sino O, y las casillas no rayadas
contuvieran 1 como muestra la figura 5/5 y si para la lectura se preferiera la forma Y (AND), se leera
para las dos casillas que contienen O la siguiente ecuacin sin simplificar:
(a v

5ve)

(a v

5 ve) = O

Figura 5/5

a,b
0,0 0,1 1,1 1,0
O
1

1
1

La simplificacin algebraica proporciona lo siguiente:


a v

60

(5 ve) El v (5 ve) = (5 ve) (a va) = 5 v e

o
o
<{

i=

o
o

o
f(j)

W
l.L
>,

.o

Esta expresin simplificada tambin podra leerse inmediatamente, omitiendo la variable que aparece
invertida y no invertida en la expresin leda.
Estas reglas de simplificacin pueden aplicarse, por tanto, para leer la forma O(OR), cuando se combinan
casillas que contienen 1, y para leer en la forma Y (AND) casillas que contienen O,al objeto de simplificar.

5.4 Reglas para la formacin de bloques


Ya se dijo en el apartado 4.4, que al confeccionar el diagrama KV es importante que siempre una sola
variable puede cambiar su valor al pasar de una casilla a la adyacente, tanto en sentido horizontal como
en sentido vertical. Si se forman bloques en el diagrama KV al objeto de simplificar una ecuacin, al leer la
ecuacin siempre puede omitirse la variable que cambia de valor al pasar de una casilla a otra.
Figura 5/6

ab,

0,0 0,1 1,1 1,0

QJ

Q]

En la figura 5/6 se puede leer lo que sigue


u
:::
u
<{
o
o
o
1-

Bloque 1:ab (ya simplificado)


Casilla 11:abe
Casilla 111:
abe
La ecuacin completa dice:

(/)

y=ab

W
LL

.o

v abe

v abe

= a b v b e (a va) = a b v be

La ecuacin, aqu todava simplificada algebraicamente,


y

= ab v be

podra haberse ledo de inmediato, si las casillas II y III se hubieran combinado previamente formando un
bloque comn.
Figura 5/7
e

y=ab

v bc

Esto es admisible, puesto que tambin las casillas II y III se consideran adyacentes, porque la variable a
est contenida en la expresin correspondiente a la casilla II sin ser invertida y en la expresin correspondiente a la casilla 111,
invertida. Esto muestra tambin la lnea vertical de reflejo (que en realidad debera
llamarse mejor lnea de extrapolacin).
De acuerdo con esto, las casillas que estn simtricas con respecto a una lnea de reflejo horizontal o
vertical pueden ser combinadas formando bloques. La suma de las casillas en estos bloques tiene que ser
tambin una potencia de dos. La siguiente figura 5/8 muestra ejemplos de este tipo de formar bloques.

61

Figura 5/8

a,b
0,0 0,1 1,1 1,0

c,d
a,b

0,0 0,1 1,1 1,0

O ,O

1J

O ,1

,1

,O

11

O J1

y=b
Esta regla se aplica tambin
contienen O.

O
1I

y=bdvbcd
cuando,

para leer formas simplificadas

y (AND), se combinan

casillas que

Al combinar casillas puede suceder que no siempre pueda formarse un bloque de todas las casillas
que tienen la correspondiente
entrada y estn adyacentes.
Este es el caso cuando el nmero de
casillas a combinar no es una potencia de dos.
Las casillas restantes pueden considerarse entonces solas o pueden formarse otros bloques que resulten
en casillas empleadas por un nmero de bloques. Se admite que un nmero de bloques use las mismas
casillas, en virtud de las reglas generales de clculo
a v a = a;

ab v ab = ab

(a v b) (a v b) = a v b

a = a;

!I

La siguiente figura 5/9 muestra

algunos ejemplos.

o
::
o

Figura 5/9
a,b

c,d
O ,O

ab,
0,0 0,1 1,1 1,0

c,d

(5

0,0 0,1 1,1 1,0


,..--

O ,O

JJ

'-----

'T

O ,1

,1

,1

ITJ

,O

,O

O ,1

y=advbd

y=acvbcdvabcd

abe
, ,
d ,e

0,0,00,0,1

0,0

0,1

1,1

111

1,0

0,1,1 0,1,0

1,1,0 1,1,1 1,0,1

1,0,0

1 1

111

1 1


y=de

v c d e v be

De acuerdo con ello, a las reglas de simplificacin


para formar bloques:

en el diagrama KV pueden aadirse las siguientes reglas

1. Casillas individuales o un nmero de casillas que se encuentren simtricas con respecto a una lnea de reflejo horizontal o vertical pueden ser combinados para formar
bloques al objeto de simplificar. La suma de las casillas combinadas debe ser una potencia de dos.
2. Las casillas pueden ser utilizadas

62

varias veces para formar

bloques.

o
f(f)

W
LL

>.o

5.5 Ejemplos de simplificacin de ecuaciones


Los ejemplos de simplificacin de ecuaciones, empleados en el captulo 5.1,se simplifican aqu utilizando
el diagrama KV para poder comparar. La ecuacin lgica en la forma standard de las operaciones lgicas
O (OR) deca:
y=abevabevabcvabe

La salida y se vuelve 1, cuando las variables de entrada se presentan en los valores y combinaciones
conforme al diagrama KV de la figura 4/22.
Figura 5/10
ab,

0,0 0,1 1,1 1,0

e
O

11

[TI

,1 O

Despus de formar los bloques, se lee lo siguiente:


y=bcv

ab

vabe

La ecuacin lgica en la forma standard de las operaciones lgicas y (ANO) deca:


y=(avbve)

(avbve)

(avbvc)

(avbvc)

Esta ecuacin lgica se emplea para entrar los O y los 1 en un diagrama KV para tres variables.

1U

Figura 5/11

o
o
o

a,b

0,0 0,1 1,1 1,0

1rJJ

W
l.L

>-

..o
(Q)

]_]

@]

-O

Esto significa que primeramente entraremos los Onicamente en las casillas correspondientes y combinaremos stas formando bloques (esto no se hizo en la figura 5/10, al objeto de evitar una prdida de
supervisin). Leemos lo siguiente:
y = (a v b) (b v e) (a v b ve)

Esta es la expresin Y (ANO) ms simple. Si se resuelven los dos primeros parntesis, se obtiene:
(a v b)(b v e) =

ab v ae v b

v be =

ab v ae v b = b v ae

Introduciendo esto en la ecuacin, se obtiene


y

= (b v a e) (a V b v C)

El resultado es idntico al obtenido en el captulo 5.1.

63

5.6 Ejercicios de la parte 5


Las ecuaciones contenidas en estos ejercicios han de anotarse en diagramas KV.
Luego, han de simplificarse utilizando las reglas de Karnaugh y Veitch.
y=abvabvab=1

Ejercicio 5.6.1

Simplificacin

a
b

y=

O
1

y=aoe

Ejercicio 5.6.2

v abe

v be=1
Simplificacin

a,b

0,0

0,1

1,1

1,0

y=

o
f=
o

<r:

o
o

o
f(fJ

W
LL

>-

.D

(Q)

y=abc

Ejercicio 5.6.3

e b i: v e b c v abe

v aoe=

Simplificacin

a,b
0,0

0,1

1,1

1,0

y=

O
1

y=abc

Ejercicio 5.6.4

aoe

0,0

abe

v abe

v aoe=1

Simplificacin

a,b

64

0,1

1,1

1,0

y=

y=abc

Ejercicio 5.6.5

v abe

v abe

a, b

v abe

v abe

v abe=1

Simplificacin
0,0

0,1

1,1

1,0

y=

y=abcdv
abcdv abcd v abcd v
v abed v abed v abed v abcd=1

Ejercicio 5.6.6

a, b

c,d

0,0

0,1

1,1

1,0

Simplificacin

y=

0,0
,

0,1
1,1

o
::
o
<{
o

1,0

o
t-

(f)

W
u,

>.o

y=abcdvabcdvabcdvabcdvabcdv

Ejercicio 5.6.7

v abcd

ab
,
e,d

v abcd

v abed

v abed

v abcd=1

Simplificacin
0,0

0,1

1,1

1,0

y=

0,0
0,1
1,1
1,0

65

y=abcdvabcdvabcdvabcdvabcdv
---vabcdvabcdvabcdvabcdvabcd=1

Ejercicio 5.6.8

a, b

c,d

Simplificacin
0,0

0,1

1,1

1,0

y=

0,0
0,1
1,1
1,0

Ejercicio 5.6.9

d,e,
f

y=abcdevabcdevabcdevabcdev
v abcde v abcde v abcde
v abcde v abcde v abcde

a,b ,c
0,0,0 0,0,1 0,1,1 0,1,0

v abcde

v eb ca v

1,1,0 1,1,1 1,0,1 1,0,0

Simplificacin
0,0

y=

o
:::
o

o
o

o
1o:

0,1

LU

u,

>-

..o

1,1
1,0

66

Ejercicio 5.6.10

d,e, f

:i

abe
, ,
0,0,0 0,0,1 0,1,1 0,1,0

1,1,0 1,1,1 1,0,1 1,0,0

Simplificacin

o,0,0

O, 0,1

O, 1,1

O, 1,0

1, 1,0

1, 1,1

1,0,1

1,0,0

y=

En los siguientes ejercicios, las ecuaciones deben leerse de los diagramas KV en la forma standard simplificada de las operaciones lgicas O (OR) e Y (ANO), respectivamente.

t-

(j)

UJ

Ejercicio 5.6.11

LL

>.

.o

(Q)

a, b

0,0

0,1

1,1

1,0

Forma standard de operaciones lgicas O (OR)

y=
Forma standard de operaciones lgicas y (ANO)

y=

Ejercicio 5.6.12

a, b
0,0

0,1

1,1

1,0

Forma standard de operaciones lgicas O (OR)

y=
Forma standard de operaciones lgicas y (ANO)

y=

67

Ejercicio 5.6.13

c,d

a, b
0,0

0,1

1,1

1,0

0,0

0,1

1,1

1,0

Forma standard

de operaciones

lgicas O (OR)

de operaciones

lgicas

de operaciones

lgicas O (OR)

y=

Forma standard

y (AND)

y=

Ejercicio 5.6.14

c,d

a, b
0,0

0,1

1,1

1,0

0,0

0,1

1,1

Forma standard

y=

u
:::
u

o
o
f(f)

LL
;>,

.o

1,0

Forma standard

y=

68

de operaciones

lgicas

y (AND)

5.7 Soluciones de los ejercicios de la parte 5


-

v ab v ab=1

y=ab

Ejercicio 5.6.1

Simplificacin
y=avb=1

v abc

y=aEic

Ejercicio 5.6.2

v bc=1

a,b

0,0

0,1

1,1

1,0

~ 1

11

Simplificacin

y=bcvac=1
y =c (b v a) = 1

o
:::
o

el

(5

y=abcvabcvaEicvabcvaEic=1

Ejercicio 5.6.3

f(j)

a,b

u,

t'

0,0

0,1

1,1

1,0

O
1

11

Simplificacin
y=ab
y=

v aEi v ac=1

a (b v c) v a Ei= 1

y=abcvabcvabcvabcvaEic=1

Ejercicio 5.6.4

a,b

0,0

1,1

1,0

0,1
r--

O
1 1
11

Simplificacin
1

y=c

vab=1

69

Ejercicio 5.6.5

y=abcvabcvabcvabcvabcvabc=1

a, b
0,0

0,1

1,1

1,0

Simplificacin
y=a

b=1

y=abcdvabedvabcdvabedv

Ejercicio 5.6.6

vabcdvabcdvabcdvabcd=1
ab,
c, d

0,0

0,0
0,1
~
1,1
1,0

0,1

1,1

1,0

c=

Simplificacin

y=ac

o
:::
o
<{

v ad v bed=1

y=a(cvd)

bed=1

o
o

o
1(fJ

W
LL

y =

Ejercicio 5.6.7

a bcd
v

abcd

ca

v a

abcd

v ab
v

bed

v a

abcd

bed

v a

abcd

ca

>.o

(i.j)

abcd=1

ab,

c,d
0,0
0,1
1,1
1,0

0,0

0,1

t. r

1,1

11

11

--,

1
11 1
c____
1
1
1
I:r ~I
111111 1 1

L/c:_-_;

1 I
11 1
L_J

70

1,0

--_j

Simplificacin

y=bd

abd

y = a

acd

v abc

e (d v b)

vbcdvbd=1

abe

bcd=1

v a b (d v c) v

y=abed

Ejercicio 5.6.8

ab

abed

ed

abed

ab

e d v a be

abed

d v a bed

abed
v a

be d = 1

ab,
e,d

0,0

0,1

1,1

1,0

0,0

r---

0,1
1,1

1,0

I
i

,------

Simplificacin

y=ed

--

--

y=abedevabedevabedevabedev

Ejercicio 5.6.9

--

abede

vabede

v ed v bd=1

d (e v b) v cd

---

abede

abede

ebcde v

abede

abede

eoeoe v

vabcdevabedevabedevabcde=1
o
:::
o

o
1(f)

abe
, ,
d,e

0,0,0 0,0,1 0,1,1 0,1,0

0,0

W
l.L

1 1

'--

>-

_Q

1,1,0 1,1,1 1,0,1 1,0,0

0,1

1,1

I
I

1,0

Simplificacin

1 r

f 1

y=be

v aee

(a e ved

vede
vb

e d)

v bcde=1
v

be = 1

71

Ejercicio 5.6.10

a,b,c
d,e,f
0,0,0 0,0,1 0,1,1 0,1,0 1,1,0 1,1,1 1,0,1 1,0,0
0,0,0

0,0,1

i
I

1
1

,-1
1


..,
1. 11 1: 1
11
1 :
1

- ....1\1 -
1
1

1 1
'---

0,1,1

I
L

0,1,0

1,1,0

....

1,1,1
1,0,1

__ J

'. ........

1,0,0

y= acd v

Simplificacin

L__

v a

ti c e

ti deT

v a d eT v a b c f v

de f v a e e 7 v a b d e v

v abeetv

abcde

a b ce f

v bedeTv

o
o
<{

:::

acef=1

o
~

(f)

W
LJ...

>.

.o

Ejercicio 5.6.11

ab
,

0,0

-,

I
I
J

0,1

Forma standard de las operaciones


lgicas (OR)

1,0

1,1

r--

T
r

II

----J

y= be v

10
I
...

I
II

ab

ti c =

b (e v a) v

ti c

Forma standard de las operaciones


lgicas y (ANO)
y = (b v c) (8. v b v e)

Ejercicio 5.6.12

ab
,
0,0

72

1
1

I
II
L

1,1

0,1

'---

--,

I 10

1,0

II
.J

II
_j

Forma standard de las operaciones


lgicas (OR)

y=acvac
Forma standard de las operaciones
lgicas y (ANO)
Y = (a v c) (a ve)

Ejercicio 5.6.13

,
ab
e,d

0,0

0,1

_J

0,1

4--2
i 1

1
1

1
------==

L
,---

de las operaciones

= a b v 5 d v bcd

= b (e d v a) v 5 d

11
11

1I

1,0

Ir

1,1

Forma standard
lgicas
(OR)

1,0

-1

O:

0,0

1,1

1 _ _jI
1 L

.-

Forma standard de las operaciones


lgicas y (AND)
y

ti v d) (a v ti v e)

(b v d) (a v

Ejercicio 5.6.14

a, b
e, d
0,0
0,1

o
f=
o
<C

(/)

W
LL

0,1

1,1
1,0

1,1

-,

\\

1-r-

o
o
1-

0,0

__

IL

1,0

I
_j

,1

,
1

r- -

10
L __

1
__

y=bd

v be

de las operaciones
v acd

v acd

v bcd

~
-,
I

r
10

1
J L __

f--:"'l

ItI -

<; /'

l'

Forma standard
lgicas
(OR)

II i
_JI

Forma standard de las operaciones


lgicas Y (AND)
Y

(a v 5 vd)

(b v

e vd)

(5 v

e v d) (a v 5 ve

vd)

.a

73

6. Circuitos combinatorios con dos entradas y una salida


En total, hay 16 posibilidades de combinar dos variables entre si. Estas 16posibilidades conducen a 16 circuitos, de los cuales slo algunos tienen importancia terica.

6.1 Lista de las combinaciones

posibles para dos variables

El proceso aqu empleado cubre sistemticamente las posibles entradas en el diagrama KV. Las ecuacio. nes lgicas en la forma standard de las operaciones lgicas O (OR) se leen luego de los diagramas KV.

b~

Ecuacin

Designacin

y=O

Funcin cero

o
o

:::

Funcin NOR,
funcin Peirce

y=avb

o
o
f(J)

W
LL

>-

_Q

b1ffij
O

biffij
O
1

74

(QJ

Inhibicin,
funcin bloqueo-Y (NOTIF-THEN)

y=ard5

y=a

Conjuncin,
funcin Y (ANO)

b1ffiJ

y=aAb

Inhibicin,
funcin bloqueo-Y (NOTIF-THEN)

b~

y=b

Negacin,
funcin NO (NOn

O
b~
1

O
b~
1

Ecuacin

Designacin

y=a

Identidad,
funcin s

y=b

Identidad,
funcin s

o
:::
o

o
o
o

O
b~
1

b~O

y=a

y=al\bval\b

Negacin,
funcin NO (NOn

Equivalencia

f-

(fJ

ui
LL
;>,

..o

y=al\bval\b
1

b1m

O
b~
1

No equivalencia,
exclusivo-O

y=av5

Implicacin

y= a v b

Disjuncin,
funcin O (OR)

y=avb

Implicacin

75

b.~a O

O
1

Designacin

y=aflb

Funcin NANO,
funcin Sheffer

y=1

Funcin unidad

1
1

b~O

Ecuacin

6.2 Circuitos lgicos especialmente

importantes

Adems de los circuitos Y (ANO), O (OR) y NO (NOn, tambin son especialmente


importantes las funciones NANO* y NOR** Todos los circuitos lgicos pueden realizarse empleando nicamente circuitos
NANO o nicamente circuitos NOR. La funcin NANO es una funcin Y (ANO) seguida de una funcin
NO (NOn. Correspondientemente,
la funcin NOR es una funcin O (OR) seguida de una funcin
NO (NOn. Como todos los circuitos lgicos pueden reducirse a las operaciones
lgicas bsicas
y (ANO), O (OR) y NO (NOR), y las operaciones lgicas O (OR) pueden ser traducidas a operaciones
lgicas y (ANO) usando invertidores
(a travs de la ecuacin de de Morgan), se comprende
que
todos los circuitos lgicos pueden realizarse usando circuitos NANO NOR.
Adems, las funciones equivalencia,
tido en conceptos permanentes.

no equivalencia

(exclusivo-O), implicacin

e inhibicin se han conver-

o
o

O
f-

(f)

6.2.1 Circuito

W
LL

NANO (Funcin Sheffer)

;>,

.o

La ecuacin en la forma O (OR) y (ANO) puede ser leda del correspondiente


de la evaluacin de las casillas O 1.
Las ecuaciones

proporcionan

los correspondientes

circuitos.

Figura 6/1

----f&l

111

a---f&1
b~y

b~y

y=aflb

a
y
b

y=a v b
*) NAND not and (ingls) - no y
'*) NOR not or
(ingls) - no o

76

diagrama KV (dependiendo

Adems, vale lo siguiente:

y=allb=avb=aAb

(lase: y

= a nand b)

6.2.2 Circuito NOR (funcin Peirce)


Del diagrama

KV leemos lo siguiente:

Figura 6/2

y=avb
y=avb

(lase: y

= a nor b)

a
y

----cf&l_

b~y

o
:::
o

y=ab

y=avb=allb=avb

o
1C/)

LU

6.2.3 Circuito NO (NOn con elementos

NANO

.o

Un elemento NANO puede convertirse en un elemento NO (NOn, cuando las entradas del circuito NANO
se conectan en paralelo a una entrada sencilla o cuando todas las entradas, excepto una, estn conectadas a 1. La segunda posibilidad se elige siempre, cuando se ha de aplicar la menor carga posible a la etapa
de mando (independientemente
de si se trata de circuitos electrnicos
o neumticos).
Figura 6/3

----f&l

a=b--@-y

b~y

y=b
6.2.4 Circuito NO (NOn con elementos

y=a=o
NOR

Un circuito NOR se convierte en un circuito NO (NOn, cuando todas las entradas, excepto una, se conectan a O. La validez de esta operacin puede ser verificada fcilmente empleando la tabla de valores.
Tambin es posible conectar todas las entradas en paralelo al objeto de formar una entrada sencilla,
siempre que este mtodo lo permita la tecnologa del equipo empleado.
Figura 6/4

a=~J-Y
y=o

a=b~y ~

y=a=o

77

6.2.5 Circuito y (ANO) con elementos

NANO

Si un circuito NANO es seguido de un invertidor, se obtiene un circuito Y (ANO).


Figura 6/5

b
y=a/\b=a/\b

6.2.6 Circuito y (ANO) con elementos

NOR

Partiendo de la ecuacin de la funcin Y (ANO), la conversin de de Morgan proporciona de nuevo el


resultado,
Figura 6/6

a
y

f-

y=a/\b

y=a/\b=avo
y=avb=avo

o
o

<J::

o
f(f)

W
LL
;>,

.o

6.2.7 Circuito O (OR) con elementos

NANO

El punto de partida en este caso es la ecuacin de la funcin O (OR), que se convierte luego empleando la
ley de de Morgan.
Figura 6/7

a
y
b

y=a v b
y=avb=a/\o
y=a/\o=aAb

78

6.2.8 Circuito O (OR) con elementos


Un circuito

NOR se convierte

NOR

en un circuito

O (OR), cuando

se coloca

detrs del mismo un invertidor.

Figura 6/8

y=avb=avb

6.2.9 Circuito de equivalencia


Del diagrama

KV para la funcin

y =

a5

v ab =

de equivalencia,

(a v b)

(a v

leemos lo siquiente

5)

El valor de y se vuelve 1, cuando a = b = O cuando a = b = 1, es decir, cuando a y b son equivalentes.


Figura 6/9

o
f=
o
<{
o

b
y

1-

(/)

W
u,

.o

En lugar de las ecuaciones

arriba mostradas,

se puede anotar tambin

Figura 6/10

:=LJ-y
y = a- b
La equivalencia

se conoce

tambin

(lase: y

bajo el nombre

= a es equivalente
de equijuncin

de b)

y bisubjuncin.

6.2.10 Circuito de no equivalencia


El circuito de no equivalencia se denomina generalmente circuito exclusivo-O. Esto se ve claramente
observa la correspondiente
tabla de valores (aqu, para dos variables).

O
O

El valor de y se vuelve 1, cuando una sola variable es 1. La posibilidad


variables son 1 est excluida.

si se

de que y se vuelva 1 cuando las dos

O,en otras palabras, y se vuelve 1 cuando a y b no son equivalentes. No obstante, si se emplea ms de dos
variables en un circuito correspondiente,
siempre habr que hablar de un circuito exclusivo O.

79

Para dos variables, leemos lo siguiente en el diagrama KV


y

=ab v

a b = (a v b) (a v5)

Figura 6/11
a
b

En lugar de la ecuacin arriba indicada, tambin puede anotarse lo siguiente:


Figura 6/12

:=E}

y = a~ b

6.2.11 Circuito de implicacin*

(lase: y = a no es equivalente de b)

(inclusin, subjuncin)

De acuerdo con los diagramas KV mostrados en 6.1, hay dos posibilidades de implicacin:

es
C/)

W
LL

:~Y

:fiy

y=a v b
y

a~
b

:fiy

y=a v5
Este es solamente un circuito O (OR) con dos entradas, con un invertidor antepuesto a una de las entradas.

= v b se puede tambin escribir


y = a .....b (lase: y = a implica b).

En lugar de

y anlogamente, para

y = b v a se puede escribir lo siguiente


y=b .....a.

80

o
1-

Figura 6/13

*) implizit (latn) ~ incluido

o
::::
o
<{

>.o

6.2.12 Circuito de inhibicin* (NOT-IF-THEN,

exclusin)

De acuerdo con el diagrama KV, en el caso de dos variables hay dos posibilidades.
Figura 6/14

:fi-u-y

afi
b

afi
b

y=a/dj

:Qu-y

"-

y=a/\b
Esta es slo una operacin lgica y (ANO), en la que un invertidor est antepuesto a una de las entradas.
Cuando se aplica 1 a la entrada invertida, y se vuelve siempre O y la puerta Y (ANO) se bloquea.

o
:::
o

o
f-

fB
LL

>,
.Q

QI

*) inhibition (latn) ~ prohibicin

81

7. Ejercicios
7.1 Ejercicios de sistemas de mandos lgicos
Ejercicio 7.1.1. Sistema de mando de puerta giratoria
La puerta que une dos naves ha de ser controlada, de tal manera que se pueda cerrar y abrir desde
cualquiera de las naves. Adems, debe ser posible abrir la puerta desde una de las naves y cerrarla desde
la otra.
Se busca:
- La ecuacin
- El esquema
- El esquema
- El esquema
- El esquema

y el diagrama KV
de circuito con elementos bsicos (Y-ANO, O-OR, NO-NOn
de circuito con elementos NOR
de circuito con elementos NANO
de circuito para equipos neumticos y elctricos

Figura 7/1 Plano de situacin

aO
Interruptor

o
:::
o

Ob
Interruptor

~
o
o

o
f(fJ

u.
:>,

..o

Ejercicio 7.1.2. Dispositivo de punzonado


Se tiene que punzonar aberturas en piezas de plstico. Las piezas pueden ser insertadas
de punzonar desde tres lados. Tres detectores neumticos de aproximacin (detectores
ban si las piezas de plstico han sido insertadas. La operacin de punzonado tiene lugar
do el valor de la seal de salida de por lo menos dos de los tres detectores reflex es
Se busca:
- La ecuacin
- El diagrama
- El esquema
- El esquema
- El esquema

KV con simplificacin
de circuito con elementos NOR
de circuito con elementos NANO
de circuito para equipos neumticos

Figura 7/2 Plano de situacin

82

y elctricos

en el dispositivo
reflex) comprueentonces, cuan-

1.

Ejercicio 7.1.3. Estacin de clasificacin

En una fbrica de muebles, las partes (paredes, tablas) para cocinas empotrables son alimentadas a una
cinta de clasificacin desde las mquinas de produccin (fresadoras y taladradoras). A determinados
tipos de cocinas pertenecen piezas con diversos orificios. Las partes son examinadas con detectores
reflex. Cuando los orificios estn en una determinada combinacin, la pieza es expulsada. Todas las
dems piezas siguen su camino sobre la cinta.
Las siguientes 8 partes con las combinaciones de orificios pertenecen a la cocina tipo X (figura 7/3)
Se busca:
- La ecuacin
- El diagrama KV con simplificacin
- El esquema de circuito con elementos bsicos

F4

L_____g_d

OD
~

o
:::
o
<{

6_j

FI
~

f-

Ejercicio 7.1.4. Comprobador

de anchos de cinta

(/J

El ancho de una cinta plstica ha de ser comprobado empleando seis sealizadores a-f. Ha de comprobarse si la cinta es demasiado estrecha o demasiado ancha o si se encuentra dentro de las tolerancias. La
19 seal de correcto se obtiene nicamente cuando responden cuatro sealizadores adyacentes.

u..

Al pasar la cinta se puede desplazar lateralmente. El ancho tambin tiene que ser medido en este caso. Se
limita un desplazamiento demasiado grande por medio de topes.
El examen de si la cinta de plstico tiene agujeros se ha realizado en otro lugar antes de examinar el ancho.
Las seales tienen los siguientes significados:
Yl = 1 significa que la cinta es muy estrecha
Y2 = 1 significa que la cinta se encuentra dentro de las tolerancias
Y3 = 1 significa que la cinta es demasiado ancha.
Si se presenta Yl

Y3' la instalacin debe pararse.

Se busca:
- La ecuacin
- El diagrama KV con simplificacin
- El esquema de circuito
figura 7/4 Plano de situacin

--r~~
i1
I ).;;'b/
,':c;~,~ ~~

~I
83

7.2 Soluciones de los ejercicios de la parte 7


Ejercicio 7.1.1
La ecuacin: y =8 b v a b
El diagrama KV:

El esquema de circuito con elementos bsicos

a
O

1
y

No es posible simplificar
El esquema de circuito con elementos NOR:

a b

o
::
o

o
1(J)

W
LL

s:

El esquema de circuito con elementos NAND:

a b

84

Con equipo neumtico:


y

:::

o
o

Simplificado, como un circuito alternativo

con equipo elctrico:

o
1o:
UJ

u...
>-

.o

L1--~----~----~t----~-a E~
Kl
K1
K2

L1----.-

a [v

K2

85

Ejercicio 7.1.2

La ecuacin:

y = ab

e v a ti e v El b e v a b e

El diagrama KV:

El esquema de circuito con elementos bsicos

a, b
0,0

0,1

1,1

1,0

11 1

11

y=abvacvbc
y

=a

(b v e) v b e

El esquema de circuito con elementos NOR:


a be

o
o

o
1(/)

ui
LL

.o

El esquema de circuito con elementos NANO:


a b c

86

Con equipo neumtico:

y=abvacvbc

o
:::
o
<{
~

= a (b v e) v b e

o
t-

(/)

u,

>-

.o

Con equipo elctrico:

y=abvacvbc

L1--~T--------~--------~~

y = a (b v c) v b e

aE

aE:

K1

N--~--~~--~------~------

K1

K3

N--'_--~----~------~----------

87

Ejercicio 7.1.3
La ecuacin:

= a bcd
v abcd

El diagrama

v a bcd

v a bed

v abcd

v a bcd

v a b ed v

v abcd

KV:

ab
,
c,d

0,0

0,1

1,1

1,0

0,0

0,1

1,1

1,0

il

y=aevadvbcd

El esquema

de circuito

con elementos

bsicos:
u
f=
u

o
o

a bcd

o
1(/J

W
LL

.o

QJ

88

Ejercicio 7.1.4
La ecuacin:

El diagrama

Yl = a b
Y2 = a b
Y3 = a b

d eT

ed

El be d eT v El 5 e d e T v El 5 e de f
El b e d e T v a 5 e d e f
El b e d e f v a b e d e f

erv

e d eT v

KV:

d,e,f

a,b,e
0,0,0 0,0,1 0,1,1 0,1,0

1,1,0 1,1,1 1,0,1 1,0,0

---

0,0 ,0

,----

Yl

0,0 ,1
0,1 ,1
0,1 ;0
1 ,1 ,0
1,1 ,1

o
::::
o

o
o

1,0 ,1

1,0 ,0

r-

Yl

Yl

Y2

Y3

Y2

Y3

Y3

Yl

Y2

(f)

='

ui
LL

>-

.o

YI =

iQJ

e v El e v

ET

, ,
abe
0,0,0 0,0,1 0,1,1 0,1,0

d,e,f
0, 0,0

1,1,0 1,1,1 1,0,1

1,0,0

Yl
r--

---

'------

0, 0,1
0, 1,1
0, 1,0
1, 1,0

Yl

Y2

Y3

Y3

Y3

,--

1, 1,1

Yl

Y2

,--

1,0,1

==

'---

,0,0

Yl

Y2

89

abe
, ,
d,e,f

0,0,0 0,0,1 0,1,1 0,1,0

0, 0,0

1,1,0 1,1,1 1,0,1 1,0,0

Yl

0, 0,1
0, 1,1
0, 1,0
1, 1,0
1, 1,1

Yl

Yl

Y2

Y3

Y2

Y3

Y3

Yl

Y2

1,0,1
1,0,0

Y3
El esquema de circuito con
elementos bsicos:

ae v bf

abedef
o
::

<t

o
1(f)

LL

>-

Yl

90

.D

8. Codificacin de datos, sistemas numricos


Las noticias pueden transmitirse empleando diversos mtodos.
Si el flujo de informacin consiste en un hombre-mquina (o tambin en una mquina-hombre), es decir, si
todos los datos deben entrarse en mquinas, una condicin previa bsica para que la transmisin de la
informacin funcione apropiadamente es un lenguaje que entienda la mquina.
Para la tcnica de mandos, esto significa que en todas partes donde sea necesario este intercambio de
informaciones hay que aplicar un mtodo de codificacin apropiado, p. ej., en la programacin, a travs
de portadores de datos, para una mquina controlada por un programador central.
El cdigo es una especificacin de una asignacin clara (codificacin) de los caracteres de un juego de
caracteres a otros de otro juego (DIN 44300).
Como los caracteres de un juego que contiene slo dos caracteres pueden ser procesados de forma
sencilla desde el punto de vista tcnico, en la tcnica de mando se trabaja frecuentemente con caracteres binarios.
Aqu, no slo es posible convertir nmeros (p. ej., nmeros decimales en nmeros binarios), sino tambin
codificar todos los tipos de datos e informaciones. Es importante que todas las partes que participan en el
flujo de informacin comprendan este lenguaje, es decir, que conozcan la especificacin para la decodificacin.

8.1 Sistemas numricos


o
::
o

o
o

o
1-

CI)

W
LL

E
g

Las cantidades caractersticas y los distintivos de los sistemas numricos son:


- base
- cifras
- forma de escribir las posiciones
El nmero se representa mediante caracteres, que describen el margen entre cero y la base.
El nmero de caracteres o de cifras corresponde a la base. En el sistema decimal, que tiene la base 10,
para la representacin se necesitan 10 cifras: 0 ... 9.
En general, a este tipo de sistemas numricos puede aplicarse lo siguiente:
base: q
cifras: O ... (q-1)
Otro distintivo es la forma de escribir las posiciones. Indica que una cifra, colocada en una posicin diferente en un nmero, posee un significado diferente.
El valor de la posicin aumenta de derecha a izquierda con una potencia de la misma base, comenzando
(en el caso de un nmero no quebrado) en qO.
Elvalor total N de un nmero resulta de la adicin de las diversas cifras, multiplicada por el respectivo valor
de posicin.
En trminos generales, lo siguiente se aplica a un nmero entero no quebrado:

I N = an . qn + ... + a3 . q3 + a2 . q2 + al . ql + ao . qO I
cualquier cifra del conjunto de cifras de un sistema numrico [O ... (q-1)].
Ejemplo:
El nmero decimal 2024 se compone de:
2 . 103 + O . 102 + 2 . 101 + 4 . 10
21000+0100+210
+41
2000
+ O
+ 20 + 4
= 2024
Con estas leyes se puede construir, para cualquier base, un diferente sistema numrico. No obstante, slo
algunos sistemas han llegado a tener importancia prctica.

91

Sistemas numricos corrientes


El sistema decimal:
Base: 10
Cifras:
0 ... 9
Este es el sistema

numrico

ms corriente.

El sistema binario:
Base
2
Cifras: O y 1
Como en este sistema se utilizan slo dos cifras, resulta muy sencillo representarlo en el sentido tcnico
(empleando componentes con dos estados, p. ej., interruptores, de CONEXION-DESCONEXION,
etc.). Es
muy importante en la tcnica de computadores
y de mandos.
El sistema octal:
Base: 8
Cifras: 0 ... 7
Este sistema se utiliza todava

en parte en la tcnica

de computadores.

El sistema hexadecimal:
Base: 16
Cifras:
O ...

9, A ... F

Este sistema numrico se di a conocer con la introduccin de la nueva generacin


alcanzado importancia por el empleo del cdigo tetrdico (codificacin
de una
caracteres bivalentes). En el sistema decimal, se utilizan las 10 cifras O ... 9. El
requiere, empero, 16 cifras. Por esta razn, se emplearon letras para complementar
decimal.
Decimal: O ...

O ...

Hexadecimal:

9
10
11
12
13

de computadores.
Ha
cifra por medio de 4
sistema hexadecimal
las cifras del sistema

o
o

o
1-

(/)

B
C
D

LL
;>,

.o

E
F

14
15

Como las cifras del sistema decimal se emplean en todos los sistemas numricos, pero la cantidad de
cifras y el valor de la posicin difieren, es fcil confundirse; por ejemplo, el nmero decimal 22 se representa en los diversos sistemas numricos, como sigue:
2
10'
-

+ :2- .

10=

22 decimal

1 . 24

+ O- . 2 +
3

1 . 22

+ 1 2' + O- . 2 =

10110 binario

2
. 8'
-

+ 6 . 8 =
-

26 octal

1 . 16'

+ 6- . 16

= 16 hexadecimal

Conversin de cualquier sistema numrico al sistema decimal


Ejemplo:
36 octal a decimal:
3 . 8' + 6 . 80 = 3 . 8

6 . 1 = 30 decimal

En general: El valor de posicin se multiplica

con la correspondiente

cifra y luego se suman los productos.

Conversin del sistema decimal a cualquier otro sistema


Ejemplo:
42 decimal

a hexadecimal

El nuevo nmero se compone de potencias de la base 16. Primeramente, hay que determinar, con qu
frecuencia estas potencias de la nueva base estn contenidas en el nmero. 162 o incluso 163 no estn
contenidos en 42.
Por tanto: 42 : 161

92

= 2, resto A

o
::
o

De acuerdo con esto, la nueva potencia


en hexadecimal).
2 . 161

est contenida

dos veces en el nmero y el resto es A (expresado

+ A . 16

El modo de escribir se simplifica, de manera similar a la forma de escribir en el sistema decimal, omitiendo la nueva base con su exponente, puesto que el significado de los coeficientes delante de las potencias
est especificado
por su orden. Por consiguiente, el nmero hexadecimal es 2 A.
El resultado se obtiene ms rpidamente dividiendo el nmero decimal dado por la base del nuevo sistema numrico. El resto proporciona
el nmero buscado en el sistema numrico exigido.
42 : 16
2 : 16

= 2, resto A
=

El nmero en el sistema
2A

0, resto 2

2 . 161

*-

hexadecimal

es:

+ A . 16

El resto se lee de arriba abajo y se escribe


derecha a izquierda.

como

nmero

buscado

en el nuevo sistema

numrico,

de

Ejemplo:
420 decimal
163 no est contenido
1 . 162

a hexadecimal

en 420, pero si 162, 161 Y 16.

+ A . 16 + 4 . 16
1

En la forma de escribir normal:


1A 4

:::

s:

>-

420 : 16
26 : 16
1 : 16
El nmero es:
1A4

Ql

Ejemplo:

o
o
o
rw

(J)

LL

=
=
=

26, resto 4
1, resto A
0, resto 1

12 decimal
12 : 8
1 :8

a octal

= 1, resto
=

41

0, resto 1

El nmero en sistema octal es:

14 = 1 . 81
*-

+ 4

93

8.2 Sistema binario


El sistema binario es interesante
seales.

para la tcnica

de mandos, porque emplea nicamente

dos valores de

Ejemplo de conversin:
28 decimal
28
14
7
3
1

:
:
:
:
:

a binario

= 14, resto O
= 7, resto O
= 3, resto 1

2
2
2
2
2

1, resto 1

= O, resto 1

El nmero deseado

en el sistema binario es:

1 1 1 OO
y corno viceversa,

1 1 1 O O binario a decimal
1 . 24 + 1 . 23+ 1 . 22 + O . 21

+ O- . 2 =

116+18

+0

+14

+0

=28

Para el clculo con los nmeros binarios son valederas las siguientes
reglas empleadas en el lgebra lgica):
Adicin:

reglas (no deben confundirse

con las

Multiplicacin:

0+0=0
0+1=1
1+0=1
1 + 1 = O con paso 1 de suma anterior
1 + 1 = 10

O' 0=0
O'

S:2

1 . 0= O
1 . 1= 1

f-
<{

o
o

o
f-en
w

Las reglas correspondientes

se aplican a la sustraccin

y a la divisin.

LL
:>,

.D

Ejemplos:
Adicin:

binaria

11011
+110110
Paso 1111

27

1010001

81

1110
1001

14

Sustraccin:
Paso

Multiplicacin:

Divisin:

decimal

54
1

0101

11101100
111000
1110
Paso 111
10101000

14 12
28
14

168

1110:111=10
111

14: 7 = 2

0000

00

14

Estas reglas de clculo y los ejemplos muestran que con el sistema binario se puede calcular de la misma
manera que con cualquier otro sistema.

94

8.3 Codificacin de datos


La conversin

al sistema

numrico

binario se mostr

en el captulo

anterior.

A menudo se aplican mtodos de codificacin que slo codifican las cifras del sistema decimal, conservando el significado. Cada una de las diez cifras se representan empleando cuatro caracteres binarJos.
Estos tipos de cdigos se conocen por el nombre de cdigos tetrdicos.
La estructura depende, en primer lugar, de la aplicacin. Un criterio es, por ejemplo, la posibilidad de
complementar
el nmero para la tcnica de computadores,
es decir, se crea el complemento
intercambiando O y 1 en el nmero dado (p. ej., para comprobaciones).
Son representantes
de este tipo, por
ejemplo, el cdigo Aiken* y el cdigo de exceso de 3.
Otro punto es la posibilidad de evaluar el nmero. Aqu, a cada posicin est asignado un determinado
valor, como p. ej., en el cdigo BCD** o en el llamado cdigo 2-4-2-1. El cdigo BCD es especialmente
popular cuando los nmeros decimales (p. ej., ratas de contado, que estn disponibles en forma decimal)
han de ser procesadas en forma binaria.
En la tcnica de mandos son tambin importantes
los cdigos progresivos continuos o de distancia
unidad. En estos cdigos, debe satisfacerse la condicin de que los estados adyacentes difieren nicamente en un bit, p. ej., en el cdigo Gray***. Este cdigo se emplea tambin mucho en la conversin
anloga-digital, porque con ello se reducen posibilidades de error en los resultados intermedios. Adems,
las anotaciones en los bordes de los diagramas KV se hacen con el cdigo Gray.
Otro distintivo de este cdigo es la posibilidad de detectar errores. Como en la transmisin yen el procesamiento pueden producirse errores, se monta una comprobacin
en el cdigo empleando caracteres
adicionales. Por esta razn, para la transmisin de noticias se han desarrollado cdigos especiales, que no
trataremos en este lugar.

-<
o

En la tabla siguiente estn reunidos algunos cdigos tetrdicos. Seis combinaciones


son superfluas,
porque 4 caracteres binarios se emplean para representar las 10 cifras del sistema decimal, que en total
proporcionan empero 16 combinaciones
posibles. Estas combinaciones
superfluas se califican de pseudotetradas.

Figura 8/1

o
:::
o

/-

(/)

W
l.L

Nmero decimal

>-

.o

Nmero

Nmero
binario

BCD

Aiken

(en forma
tetrdica)

8421

2421

decimal

correspondiente

Excesode3
3x5
84-2-1

Gray

Glixon

Asimtrico
2421

0000

0001

0010

O 01 1

0100

O 1 01

01 1 O

01 11

1000

100

10

101

11

1O 1 1

12

11OO

13

1 1O 1

14

1 11O

15

1 1 1 1

*) Aiken, Inventor norteamericano


**) BCD = binary coded decimal (ingls)
***) Gray, cientfico norteamericano

4
5
8

= sistema decimal codificado binariamente

95

Ahora, es posible utilizar circuitos lgicos para construir codificadores y decodificadores, al objeto de
transformar los diversos cdigos a otros. Por ejemplo, un circuito lgico puede leer un nmero en cdigo
Gray de un nmero binario, presente en forma tetrdica.
Se han formulado cdigos completos para varios portadores de datos y aplicaciones, porque, normalmente, no slo hay que codificar nmeros, sino tambin otros datos (instrucciones, letras, etc.).
Adems de las memorias magnticas (memorias de ncleos, de cinta, de tambor, de disco), un importante portador de datos es la cinta perforada. Antes, la cinta perforada en cinco vas se utilizaba casi exclusivamente en la tecnologa de los telex. La tcnica de computacin digital abri a la cinta perforada un
nuevo campo de aplicacin. Aqu, se emplea para entrar y salir datos y como memoria intermedia. La cinta
perforada tambin se emplea como portador de programa para mquinas herramienta mandadas numricamente. Estas cintas perforadas para la tcnica de computadores y de mandos es, generalmente, una
cinta perforada en 8 vas. Todas las cintas tienen dos tipos de perforaciones:
Las huellas de informacin (dimetro de la perforacin: 1,8mm) contienen los datos memorizados en una
lnea tras otra, es decir, perpendicularmente al eje longitudinal de la cinta. Una lnea corresponde a un
carcter codificado binariamente.
La va de transporte (dimetro de perforacin: 1,2mm) sirve para avanzar la cinta paso por paso (lnea por
lnea).
Un ejemplo de una cinta perforada muestra la figura 8/2. El cdigo aqu representado para una cinta perforada en 8 vas segn DIN 66024 fue desarrollado especialmente para mquinas herramientas controladas
numricamente y, adems de las cifras, contiene las letras del alfabeto y diversos caracteres e instrucciones o abreviaturas.
NUL nada
SS paso atrs
HT tabulador horizontal
LF avance de lnea

CR retorno del carro


SP espacio
DEL borrar

En este caso, slo se emplean 7 vas de informacin; la octava sirve para reconocer errores. El sistema
empleado en este caso es uno en que la suma de las perforaciones debe proporcionar un nmero par.

U
f-

U
<C

o
o

o
f(fJ

W
LL

>-

..a

96

Figura 8/2

en

Q)

:v

Combinaciones
de orificios

N
1
2
3
4
5
6
7
8
9
10
11

12
13
14
15
16
17
18
19
20
21
22
23
24

:::

25

26

o
o

27
28
29
30

o
1(/)

W
LL
;>,

..o
i:i)

31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50

ro

8 7 6 5 4 T 3 2 1

roo

NUL

BS

HTLF

CRSP

(

%


+/
O

12
3
4


5
67
8


9A

sin orificio

cara cteres de
ope racin

sign o

car acteres
num ricos

D
E
F

H
I

K
L







I

I I I I
'------v------'

P
Q

cara cteres
alfa bticos
dire cciones

I
I I
'---v-'

V
W
X
y

borrar

DEL

I
I k-- can to de referencia
vas de inform acin
vas d e informacin
va de transporte

97

8.4 Ejercicios de la parte 8


Ejercicio 8.4.1. Codificacin

Un sistema de mando ha de recibir, a travs de 10 interruptores de entrada, instrucciones que contienen


las cifras decimales O ... 9. Estas instrucciones se procesan por el sistema de mando a la forma BCD.
Se busca:
a) Una comparacin de los nmeros decimales y los nmeros BCD en forma de tabla (las cifras
BCD en forma tetrdica).
b) Un circuito con 10 entradas para las 10 cifras decimales y las correspondientes
representar el nmero BCD.

salidas para

Ejercicio 8.4.2. Decodificacin

Hay que convertir nmeros codificados en BCD en una seccin de corte de datos de una instalacin de
mando, de modo que estos nmeros puedan ser mostrados en un panel indicador en forma decimal. En
total hay disponibles cuatro lneas de datos a, b, e, y d, con las cuales slo pueden codificarse las cifras
decimales O ... 9.
Se busca:
a) Las ecuaciones lgicas, de acuerdo con las cuales se realizan las operaciones lgicas de decodizar. Las pseudotetradas no pueden usarse para simplificar la ecuacin.
b) Las pseudotetradas pueden usarse libremente para simplificar las ecuaciones lgicas. Empleando estas ecuaciones simplificadas, ha de prepararse un esquema de circuito para el sistema de
decodificacin.

o
::::
o
<{
o
o

o
1-

8.5 Soluciones de los ejercicios de la parte 8

en

ui
LL
;>,

..o

Ejercicio 8.4.1. Codificacin

(i,Jj

a) Tabla de nmeros
Nmero BCD

Nmero decimal
Salida

98

Entrada

O
O
O
O
O
O
O
O

O
O
O
O

O
O

00

1
1

1
1
1
1

O
O

1
1

1
1

O
O

O
O

10
20
30
40
50
60
70
80
90

O
O
1
1

100

1
O
O

O
1
O
1

130

1
1

1
1

140
150

1
1
1
1

110
120

b) El circuito requiere 4 salidas. No obstante, 24 = 16 nmeros decimales (cada uno aplicado a su propia
entrada) pueden representarse empleando estas salidas. Si una seal del valor 1se aplica a la entrada
6D (entrada para el nmero decimal 6), en las salidas by e aparece 1,y las salidas a y b permanecen
en O. Por tanto, tambin sera posible codificar los nmeros decimales 10D hasta 15D, puesto que
empleando 4 salidas se pueden codificar, en total, 16 nmeros decimales. Si en este caso se hiciera
eso, ya no se tratara ms de una codificacin BCD, sino de una codificacin en el cdigo binario
natural. En este caso, los nmeros binarios desde 10D hasta 15D ( 10 decimal hasta 15 decimal),
representados en un cdigo binario de 4 lneas, no contienen ninguna informacin en la representacin
BCD. Son las llamadas pseudotetradas. '
Si, por ejemplo, el nmero decimal 12 se ha de representar en el cdigo BCD, se necesita un cdigo
binario de 4 lneas al objeto de codificar el primer nmero 1(decenas) y otro cdigo binario de 4 lneas
para codificar el segundo nmero 2 (unidades). Empleando 2 cdigos binarios de 4 lneas con un total
de 8 salidas, el nmero decimal ms alto que puede representarse es 99.
Un circuito de contacto puede ser proyectado inmediatamente empleando el esquema de circuito
con elementos lgicos binarios. Este circuito de contacto se realiza, por ejemplo, empleando interruptores mltiples de accionamiento manual. De esta manera se obtienen los conocidos interruptores de
codificacin, a los que siempre pueden aadirse dcadas conectndolos en una fila.
Figura 8/3 Esquema de circuito

1D-r~~~~
o
o

::::

1-

o:
W
LL

'>,

.o

8D------------------~~
9D----------------~~~

Como puede verse en la tabla a) el valor de seal 1 se presenta en la salida a cinco veces, en la b cuatro
veces, en la e cuatro veces y en la d dos veces, cuando se representan los nmeros decimales O ... 9.
De acuerdo con eso, los elementos lgicos deben tener un nmero suficiente de entradas.
Ejercicio 8.4.2. Decodificacin

a) Sin emplear las pseudotetradas.


En lugar de una tabla de valores se puede establecer un diagrama KV. No obstante, Oy 1 no han de
escribirse en las casillas; ms bien, stas se rotulan con la salida que se vuelve 1 cuando 1 se aplica
a la correspondiente entrada.

99

Figura 8/4
a, b
c,d

0,0

0,1

1,1

1,0

0,0

2D

3D

1D

0,1

8D

ep

ep

9D

1,1

ep

ep

ep

ep

1,0

4D

6D

7D

5D

Como los nmeros decimales 10 .. 15 no se presentan aqu, no hay entradas para estos nmeros en el
diagrama KV. Estas casillas sin usar contienen el smbolo ep. En este ejemplo, stas no se consideran, o las
entradas que corresponden a estas casillas no tienen importancia.
Las ecuaciones de los nmeros decimales, ledas del diagrama KV, son:
para

----

0D:

para 1D:

Yo= a bcd

para 5D:

Y5= a bcd

= a bcd
Y2= a bed
Y3 = a bed
Y4 = ab c d

para 6D:

Y6

para 7D:

Y7=abcd

para 8D:

Ys

para 9D:

Yg=

YI

para 2D:
para 3D:
para 4D:

=a

bcd

= ab e d
a

bed

b) En a) se determinaron ecuaciones. Un circuito desarrolado conforme a ellas resultara demasiado


amplio. Por esto, buscamos posibilidades de simplificar las ecuaciones. Al efecto pueden emplearse
las casillas del diagrama KV que contienen el smbolo ep.
Estas casillas tendran una entrada nicamente si hubiera que valorar tambin las pseudotetradas
(p. ej., para reconocer un error). El proceso de simplificacin se realiza de la forma mostrada en la
figura siguiente.
Figura 8/5

"a,b

c.a >;

0,0

,.--

1
1
1 L _-

ep

1,1

1,1
-

1,

2D

3D

1D

ep

9D:

---,

0,1 ,8D
1

,1

ep:

4D
L___

1Ir
11
"
11 l'
~ ___
' __ .J'1

,---.,

1
--,

ep ,

: ep
1

1,0

Ir

,
1

6D:.J '7
, D,1

L __

L __ J

epi
-

T
1

_j

5D
-

Las ecuaciones ledas del diagrama son las siguientes:


=

abc

a bed

Y6 =

ab c

a be

Y7 = a b c

Yo= ab ed
YI

Y2 =

Ys=

ad

ab c

Yg=

a d

Y3 = a b
Y4 =

Y5

El diagrama lgico se puede confeccionar conforme a las ecuaciones (figura 8/6).

100

o
:::
o
:
o
o

o
fo:
W
LL

..o

Figura 8/6

a bcd
_;:

&

&

&

--1

1&
rl

;:

&

_J

y,

&

o
o

&

1=

Y-;

<l:

o
Ci

1&

o
1-

(f)

W
LL

Y,

>,

s:

l&

1&

8.6 Lmites del lgebra lgica - Transicin a los sistemas de mando secuencial
Como ya se mencion en la introduccin,
circuitos combinatorios.

con el lgebra lgica clsica slo puede cubrirse el rea de los

Adems, en los mandos combinatorios


se presupone que la seal siempre fluye en un sentido sin reaccin, es decir, que no hay bucles de reaccin que podran ser utilizados por determinadas variables de
salida para modificar las condiciones de entrada. Tambin, al establecer un mando combinatorio
segn
los mtodos del lgebra lgica, se presupone que los elementos lgicos trabajan sin retardo de tiempo.
Los bucles de reaccin y los retardos de conexin conducen en los mandos combinatorios
a un comportamiento dependiente del tiempo. Los problemas de mando secuencial pueden resolverse y minimizarse
utilizando componentes y circuitos apropiados, que contienen estos bucles de retardo de conexin y de
reaccin, mdulos de memoria especiales y mtodos apropiados de diseo de circuitos.

101

9. Elementos temporizadores
Al establecer circuitos lgicos llama la atencin que las seales de entrada en elementos lgicos causan
las correspondientes seales de salida slo despus de un determinado retardo. Esto se debe al retardo
de reaccin de los elementos lgicos y a la velocidad de propagacin del portador de seales, que es
finita. En la electrotecnia, la velocidad finita de propagacin del portador de seales, es decir, de la
corriente elctrica, generalmente es despreciable con respecto al retardo de reaccin del rel o al retardo
de conexin de interruptores electrnicos. En la neumtica empero la velocidad relativamente baja de
propagacin de la presin y los procesos de llenado y vaciado en largos sistemas de tuberas tienen un
efecto perturbador. Por regla general, estos retardos de las seales son involuntarios.
En la tcnica de mandos y digital se han desarrollado elementos de retardo especiales. Estos elementos
se emplean generalmente para transformar seales en el tiempo.

9.1 Simples circuitos retardadores con elementos estranguladores


9.1.1 Retardo de excitacin

y memorizadores

y de desexcitacin

La figura 9/1 muestra una vlvula de excitacin retardada. La vlvula reacciona, retardada en D.t, nicamente cuando se alcanza la presin de excitacin (umbral de conexin) de la vlvula de trabajo. Este
retardo de excitacin puede modificarse ajustando el estrangulador y modificando el volumen del depsito.
Figura 9/1 Retardo de excitacin

u
:::
u
~
o

o
o
1U)

u..

Presin de excitacin

>-

.D

tLa vlvula de retencin en la figura 9/1 hace que la vlvula de trabajo se excite sin retardo. El retardo de
desexcitacin sin retardo en la excitacin puede lograrse invirtiendo la direccin de accin de la vlvula
de retencin, como muestra la figura 9/2.
Figura 9/2 Retardo de desexcitacin

Presin de desexcitacin

t-

102

Los circuitos elctricos anlogos a esto pueden realizarse empleando una resistencia (correspondiente
al
estrangulador), un condensador (correspondiente
al depsito de presin) y contactos de conmutacin
(correspondientes
a la vlvula de retencin).

En la figura 9/3, el condensador


se carga a travs de R 1 cuando se acciona b. La tensin del condensador aumenta de acuerdo con una funcin e. Si se alcanza la tensin de excitacin o la corriente de excitacin de K 1, el rel se excita. Entonces,
se descarga a travs del contacto de conmutacin K 1 Y de R2. Si
no se descargara
y se lo dejara conectado a la bobina de rel K 1, el rel se desexcitara adicionalmente
con retardo.

Figura 9/3 Retardo

de excitacin

L1--~-----------b

E-

Tensin de excitacin

K1
N

t-

u
F=
u

es

Si se desea que el rel slo se desexcite con retardo, habr que conectar R 1, y K 1 en un circuito tal que,
al quitar la tensin de alimentacin, el condensador (antes cargado a travs de R2 y K 1) pueda descargarse a travs de R 1. Entonces, el rel permanece excitado hasta alcanzar la tensin o la corriente de desexcitacin (figura 9/4).
Figura 9/4 Retardo

de desexcitacin

1(/)

LL

>.o

L1--~----------~

Ql

E-~

..r

Tensin de desexcitacin

~1
N K1CP

Te
i

r=:

Estos circuitos slo satisfacen exigencias medias, porque particularmente


las resistencias activas de
las bobinas de excitacin fluctan con la temperatura del alambre, haciendo que flucten los tiempos
de retardo. Una mayor repetibilidad
y retardos ms largos pueden obtenerse empleando circuitos
electromecnicos
o electrnicos, especialmente
desarrollados al efecto. En muchos casos, se emplean
programadores
de levas, accionados por un motor sncrono o por un mecanismo de reloj.
En la pura tcnica de rels y contacto res, se emplean arrollamientos
de excitacin con arrollamientos
adicionales de cortocircuito
cuando se trata de obtener retardos de milisegundos hasta segundos. Un
arrollamiento de cortocircuito
hace que el campo magntico se forme y se desvanezca a una velocidad
menor y, con ello, la armadura del rel se excite y desexcite con retardo.

103

9.2 El multivibrador monoestable*

como un circuito retardador

Un multivibrador monoestable tiene, como lo dice el nombre, slo un estado de conexin estable. Puede
ser ajustado empleando una seal de ajuste. El multivibrador permanece en el estado ajustado durante un
tiempo especfico, en funcin del ajuste o de un circuito adicional, y luego vuelve al estado inicial si no
llega otra seal de ajuste. Empleando estos multivibradores monoestables se pueden construir circuitos
retardadores. Los multivibradores monoestables, a su vez, se construyen en la electrnica empleando
elementos individuales (transistores, resistencias, condensadores) o mdulos de puerta. No obstante,
generalmente se emplean circuitos integrados completos. La figura 9/5 muestra un circuito establecido
con puertas NAND.
Figura 9/5

01

02

Figura 9/6
U!
1

U02 = Ut2

Uo!
Ut3

u
::::

o
o

f-

(f)

-_

Primeramente, a las entradas 11y 12 se aplica una seal del valor 1. La primera puerta NAND suministra un
lgico Oen su salida en Ol Si, en el tiempo ti, la seal de salida en 11se vuelve O,en 01 aparece una seal
con el valor 1(el monoflop arranca). Como la tensin en el condensador C no puede variar abruptamente,
en 13 est presente la tensin UI3 que a partir de ti decae conforme a una funcin e. Esta tensin en 13 no
llega hasta OV hasta que el condensador est cargado. Sin embargo, las entradas de puerta se vuelven a
bloquear antes en el momento t2. Esto hace que el valor lgico 1 vuelva a aparecer en 02 a partir del
momento t2. Si, en el momento t3, 11recibe de nuevo una seal del valorl, como U01 se vuelve de nuevo OV,
es decir, la seal en Q1se vuelve O;el condensador C, que desde antes todava estaba cargado, se descarga entonces conforme a una funcin e. A partir del momento t4, cuando el condensador est descargado,
el multivibrador monoestable se puede volver a arrancar ajustando U'l = OVo El tiempo que transcurre Lt
= t2 - t, es determinado por el umbral de bloqueo en la entrada de puerta 13, que se alcanza en el momento
t2, y por el elemento R-C (combinacin estrangulador-memoria).
El monoflop se arrancajunto con la transicin de la seal de entrada 11 de 1 a o. Si, como se acostumbra en
la electrnica, se emplean mdulos en que esta transicin de 1 a O debe tener lugar a una velocidad
suficientemente rpida, estos multivibradores se conocen como multivibradores monoestables mandados por flanco negativo. Naturalmente, tambin es posible realizar un monoflop mandado por flanco
positivo, que entonces es disparado por la transicin de la seal de arranque de Oa t. Uno o varios monoflops se integran a menudo formando un mdulo. El tiempo de retardo de estos circuitos integrados es
determinado por elementos R-C externos. En tales casos, estos elementos R-C deben mantener determinados lmites indicados en las hojas de datos correspondientes.
*) monos (griego) ~ uno

104

W
LL

>-

.Q

En la tcnica digital, para los multivibradores


monoestables se emplean smbolos especiales. La figura 9/7
muestra un multivibrador
monoestable, disparado con un flanco positivo (expresado por el smbolo de
una entrada dinmica) y que, despus del arranque suministra un impulso de salida.
Figura 9/7

La figura 9/8 muestra

un monoflop

--,r---..---

Seal de entrada

Seal de salida

1 ----------O_
......
L...J.....

disparado

con el flanco

negativo

__

de la seal de entrada.

Figura 9/8
Seal de entrada
Seal de salida

--11~--.---_.....,j_L__ _

___j..... _

~==::::::::[::'::

Empleando varios multivibradores


monoestables
y elementos lgicos se pueden establecer elementos
retardadores completos, que retardan las seales digitales en su totalidad. El smbolo de este tipo de
unidad se muestra en la figura 9/9.
Id
1U
<{

Figura 9/9

o
o
1-

Seal de entrada

(fJ

W
LL

Seal de salida

>-

.o

......

--

IQ)

--

--

t --

En este caso, t1 o t2 tambin puede ser O. En el smbolo, entonces se anota O para t1 para t2. Si se desea
que ambas transiciones sean retardadas con el mismo tiempo t, se usa el siguiente smbolo.
Figura 9/10

Seal de entrada
Seal de salida

1
O

....._

-En la norma DIN 40700 (de julio de 1976) se describen

t --

otros smbolos

----

t 1--

ms.

105

9.3 Circuitos retardadores

formados por contadores y circuitos lgicos

El empleo de un gran nmero de multivibradores


monoestables
en vastos circuitos digitales tiene sus
desventajas. Si los retardos individuales deben ser exactos o, el caso ms frecuente, si las relaciones entre
los diversos retardos tienen que ser respetadas con exactitud, el equipo de equilibrado resulta demasiado
grande. En este caso se pueden emplear a menudo generadores de impulsos de frecuencia estable, con
los contadores ajustables conectados a ellos.
Figura 9/11
Seal de entrada

1 ---r----..,..---

O----~----~~-Seal de salida

1----r--p--~~r_

O ----'~--4--_+_,..-

t1
Si se desea retardar el flanco positivo de una seal (figura 9/11) el tiempo t2 - t, Y el flanco descendente el
tiempo r, - t3, esto puede hacerse de la siguiente manera: en el momento t1 se arranca un contador. Este
est preajustado y es alimentado por un generador de impulsos. En el momento t2, el contador alcanza el
nivel preajustado y ajusta un multivibrador biestable. Este suministra en el momento t2 una seal de salida
con el valor 1 (y reajusta de nuevo el contador a O). En el momento t3, el flanco descendente de la seal de
entrada arranca otro contador, que alcanza su estado (antes) ajustado en el momento t4. La seal cifra
final alcanzada reposiciona el multivibrador biestable antes posicionado por el otro contador y tambin
reposiciona ste al valor O.
Los tiempos de retardo t2 - t1 Y t3 - t4 pueden ser ajustados dentro de grandes
frecuencia del generador de impulsos y ajustando los contadores. La estabilidad
determinada por la estabilidad de la frecuencia del generador de impulsos.

lmites empleando la
de estos tiempos es

:::

<l:

o
o

o
1(/)

W
ll..
:>,

s:

106

10. Circuitos de memoria y de conteo


Estas memorias generalmente se componen de multivibradores biestables*, que se activan mediante
seales de mando.
Ejemplo:
Hay que establecer un circuito que conecte un rel al apretar un botn. Despus de soltar ste, el rel
debe autorretenerse. Al apretar otro botn, el rel debe desexcitarse de nuevo. Se obtiene el conocido
circuito con autorretencin.
Figura 10/1
y

s = activar
r

desactivar (borrar)

Este circuito, a primera vista, parece ser muy sencillo. En la ecuacin mostrada abajo hay que tener
presente que no describe por completo el comportamiento del circuito.
y
u
u
:::

o
(')

o
1(f)

W
LL

>.o

(s v y) f

Si se acciona el pulsador de CONEXION (s = 1), se aplica corriente a la bobina del rel.


Despus de un tiempo determinado, la salida se vuelve y = 1 (lado derecho de la ecuacin),
cuando el rel ha accionado el contacto y. Si, despus de este retardo de conexin, se suelta
el pulsador de CONEXION, el rel se autorretiene. Si se suelta el pulsador de CONEXION
antes de que el contacto de conexin y est cerrado, el rel no se autorretiene.
En el fondo, en el esquema de circuito tendra que estar dibujado un elemento retardador en el paso de
realimentacin de y a la entrada del elemento O (OR), puesto que la variable de entrada en este elemento
O (OR), no es y, sino una seal y retardada (yJ. Ms exactamente, la ecuacin es la siguiente:
y

= (s v yJ f

Este retardo se produce tambin en el caso de elementos electrnicos de conexin extremamente rpida, puesto que tampoco stos tienen tiempos de conexin infinitamente pequeos.
Adems, al construir un circuito prctico hay que prestar atencin a que la salida suministre suficiente
energa de realimentacin.

10.1 Memorias biestables, dominantes en la activacin, dominantes en el borrado


y dominantes para la seal que entra primero
Si, en el circuito anterior, se aprietan los dos pulsadores simultneamente o, en el circuito lgico, s y r se
vuelven simultneamente 1,la salida permanece y = O. Este circuito, pues, es un circuito dominante en el
borrado. Esto es obvio, porque la operacin lgica y (ANO) se realiza con el contacto de reposo o la seal r
y la seal s y la seal de autorretencin.
Si hay que establecer un circuito con comportamiento dominante en la activacin, basta intercambiar
las operaciones lgicas, de modo que s tenga prioridad.

*) bi (latn) ~ dos

107

Figura 10/2

s
r~

(s v Yv) i

con borrado

r=

dominante

= s v r Yv

activar

borrar

con activacin

dominante

Figura 10/3

L1~

L1~-

E- s
_j Yv
I

con borrado

o
f=
o

con activacin

dominante

dominante

o
o

o
f(/)

LL
;>,
.D

Ql

Figura 10/4
y

con borrado

108

dominante

con activacin

dominante

Al disear un circuito para activacin dominante por medio de la seal que viene primero, slo hay que
prestar atencin a que la seal que viene primero bloquee el paso a las que siguen.
Figura 10/5

dominante para la seal que entra primero

Figura 10/6

o
:::
o
<{

o
o

o
r(f)

LL

>-

..o

yy

yy

La figura 10/6 muestra 3 posibilidades de ejecucin con elementos neumticos. La primera es la conversin directa del esquema lgico en un circuito neumtico, en el que la funcin de memoria propiamente
dicha es realizada por el circuito de autorretencin. En los dos otros circuitos, la funcin de memoria se
realiza empleando una vlvula distribuidora 4/2, generndose y ell el ltimo mdulo empleando en todo
caso el abastecimiento de energa.

109

En estos dos circuitos se necesita menos equipo; adems, se dispone tambin de y. El diagrama de impulsos mostrado en la figura 10/7 se aplica a todos los circuitos de la figura 10/6.
Figura 10/7

II

I
I

to

t,

~
I

~
,

t,

t,

t4

La salida y = 1 es generada con s = 1 Y retenida por medio de la autorretencin


(desde to hasta tI)' Las
seales repetidas con s = 1 ya no tienen ningn efecto, cuando el circuito ya est activado. El circuito se
desactiva, es decir, y= O con s= Oy r= 1. Ahora, el circuito puedevolveraactivarse
s=1 y r= O.Mientras la
seal de activacin es s = 1, la de desactivacin
r = 1 no tiene efecto (desde t1 hasta t2). La seal de
desactivacin r= 1 tiene efecto slo cuando s= O (desde t2 hasta t3). Si r= 1 tiene efecto en la entrada del
circuito durante un tiempo ms largo que s = 1, la salida permanece y = 1, slo mientras s sea 1 (desde t3
hasta t4).

10.2 RS-flip-flop
u
::

Especialmente en la electrnica, los circuitos de memoria biestables a menudo se construyen empleando


circuitos de puerta*. Se obtienen circuitos que son similares a los anteriores y que se autorretienen
a
travs de circuitos de realimentacin una vez que estn activados.

<1:

o
o

1-

Las siguientes tablas de valores se muestran en


de este flip-flop base se designan empleando
pleado en los manuales de datos de elementos
entradas y salidas se designan empleando las
variables).

lugar de los diagramas deimpulsos. Las entradas y salidas


letras maysculas. Este es el mtodo normalmente emelectrnicos. En este caso, las seales aplicadas a estas
mismas letras, pero minsculas (escritas en itlica como

En la electrnica se ha convertido en una costumbre escribir la letra L (Iow, lo = bajo) para el valor elctricamente bajo (o ms negativo) de la seal de entrada y salida, y la letra H (high, hi = alto), para el valor
elctricamente
mayor (o ms positivo) de dicha seal. Las tablas de valores en los manuales de datos
estn rellenadas de forma correspondiente;
L en la lgica positiva corresponde al valor lgico O,y H, al
valor lgico 1. Un circuito, construido con elementos NANO, se muestra en la figura 10/8.
Figura 10/8

qn

qn

qn

qn

qn+'

qn+'

O
O

O
1

?
?

1
1

O
O

1
1

1
1

O
O

1
O
1

1
O
1

?
?

O
O

O
O

1
1
1

1
1
1
1

O
1
1
1
1

1
1

O
1
O
1

1
O
1

O
1

*) en la electrnica, la designacin puerta se ha impuesto en lugar de la designacin elemento lgico binario,

110

O
1

(/)

W
ll..

.o

(Q)

Para una mejor comprensin del funcionamiento de este elemento de memoria biestable o flip-flop, la
tabla de valores se establece en dos pasos. Como en todos los circuitos de memoria, la seal de salida en
Q Q es determinada no nicamente por las seales de entrada en S y R; tambin es importante el correspondiente estado de conexin o el estado inicial de la memoria. La tabla de valores se ampla, debido a
que los valores de las variables de entrada s y rdeben combinarse con los dos posibles estados de conexin del flip-flop: activacin o desactivacin o borrado. Si qn = 1 qn = O,el estado inicial del flip-flop est
activado; con qn = O qn = 1,est en estado desactivado. Como el comportamiento de los circuitos
NAND es conocido y Q Q se aplican a las entradas a travs de circuitos de realimentacin, la tabla de
valores puede ser completada ahora con lo~ valores de salida para e; + 1 Y qn + l '
Elflip-flop se activa, desactiva o permanece en su estado original de conexin en funcin de los valores de
s, r y e; La principal condicin es que el flip-flop pueda pasar a un estado de conexin estable con las
combinaciones de s, ry o; Con s= 1,r= 1y o; = 1(lnea inferior de la tabla de valores), el flip-flop permanecer activado. De acuerdo con ello, ha de anotarse un 1 para o; + t- Con s = 1, r= 1y e; = O,permanecer
desactivado (penltima lnea de la tabla de valores) y se anotar Opara qn+1' Con s= 1,r= Oy o; = 1,el flipflap se desactiva de nuevo (antepenltima lnea de la tabla de valores) y se anota O para o; + 1> etc.
Para o; + 1 Y qn + 1 se anotan signos de interrogacin en las dos primeras lneas de la tabla de valores,
conforme a la figura 10/8. Esta indica que con estas combinaciones de s, r y o; no puede ajustarse un
estado de conexin estable.

o
:::
o

Adems, tambin llama la atencin que este flip-flop construido empleando puertas NAND puede ser
activado empleando seales Oen S y desactivado empleando seales Oen R. Las seales de activacin y
desactivacin estn presentes simultneamente en las dos primeras lneas de la tabla de valores. Esto
conduce al citado comportamiento de conexin indefinido. Este comportamiento depende entonces
nicamente de azares (tolerancias de fabricacin en el flip-flop, diferencias en los tiempos de retardo de
seales para S y R). Por consiguiente, la entrada de activacin y de desactivacin no puede ser activada
simultneamente en un flip-flop construido de esta manera.
Si hay que activar y desactivar este flip-flop comforme a la figura 10/8 con seales 1,delante de las entradas S y R hay que conectar sendos invertidores (figura 10/9).

f(/)

W
LL

Figura 10/9

>,
_Q

(Q)

No es corriente construir circuitos de memoria que correspondan al diagrama lgico de la figura 10/8
10/9 para circuitos de contacto. Este tipo de circuito de memoria se encuentra ms frecuentemente en la
electrnica y en la tcnica de mandos neumticos.
La figura 10/10 muestra un circuito construido con vlvulas distribuidoras 3/2 y elementos y (AND). Las
vlvulas distribuidoras 3/2 que siguen a los elementos Y (AND) estn conectadas en calidad de invertidores.
Figura 10/10

111

El flip-flop de la figura 10/10 puede realizarse de una manera considerablemente


ms sencilla, como se
acostumbra en la prctica, empleando una vlvula distribuidora 4/2 (figura 10/11).
Figura 10/11

Las memorias de las figuras 10/9 y 10/11 se denominan tambin RS-flip-flop. La figura 10/12 muestra el
diagrama de circuito correspondiente
junto con la tabla de valores. En sta estn omitidas las columnas
para qn Y qn + 1, puesto que stos no son complementarios
de o; y o; + 1
Figura 10/12

qn

qn+1

O
O
O
O

O
O

1
1

O
O

1
1
1
1

O
O

1
1

1
1
1

1
1

?
?
u
:::

u
<{
o
o

o
1-

En estos RS-flip-flops, el estado despus de conectar el abastecimiento


de energa es indefinido. Adems,
las seales de activacin y desactivacin
para esta memoria biestable no deben ser nunca simultneamente 1.

112

a:
W
LL

.D

10.3 RS-flip-flop con entrada de reloj


El RS-flip-flop sencillo puede ser ampliado empleando puertas adicionales (figura 10/13), de modo que
pueda impulsarse con una seal de reloj realizando operaciones lgicas adicionales y (AND) Y NAND. El
flip-flop no se activa hasta que la entrada alcanza 1adicionalmente a la seal 1que prepara la entrada
S. Esto puede verse en la tabla de valores detallada, en la figura 10/13. En dicha tabla se renuncia a las
lneas en que c = O,es decir, las entradas de memoria estn bloqueadas, la tabla de valores se acorta.

Figura 10/13
Tabla de valores detallada

s
e
R

o
:::
o
<{
o
o

o
f-

E
-

Tabla de valores acortada

qn

qn+1

qn

qn+1

O
O
O
O
O
O
O
O
1
1
1
1
1
1
1
1

O
O
O
O
1
1
1
1
O
O
O
O
1
1
1
1

O
O
1
1
O
O
1
1
O
O
1
1
O
O
1
1

O
1
O
1
O
1
O
1
O
1
O
1
O
1
O
1

O
O
1
1
O
O
1
O
O
1
1
1
O
?
O
?

O
O
O
O
1
1
1
1

O
O
1
1
O
O
1
1

O
1
O
1
O
1
O
1

O
1
O
O
1
1
?
?

(fJ

W
LL

>..o

Ql

10.4 Master-Slave

flip-flop

A menudo se necesita un flip-flop, que pueda aceptar una nueva informacin en su entrada mientras est
transmitiendo todava la informacin antigua, de modo que sta no sea destruida por la presencia de la
nueva informacin en la entrada y el aumento de la seal de reloj. Este problema se puede resolver
empleando un Master-Slave flip-flop. En este caso, se emplea una memoria intermedia. La figura siguiente
muestra un ejemplo de ejecucin con puertas NAND y el smbolo grfico.
Figura 10/14 Master-Slave flip-flop

o
o

Master

Invertidor de
impulsos de reloj

Slave

113

En la electrnica, estos flip-flops se construyen como circuitos integrados. Si hay que construir un MasterSlave flip-flop empleando puertas, habr que prestar especial atencin al hecho de que la etapa invertidora de impulsos de reloj diferencia entre los valores O y 1 con un intervalo de suficiente tamao. Este
intervalo, junto con la inclinacin del flanco del impulso de reloj, influeye en la duracin del memorizado
intermedio. Esto se muestra en la siguiente figura 10/15. (A propsito, el impulso de reloj no est dibujado
en el estado ideal, sino como una seal elctrica que a menudo se presenta).
Figura 10/15
co
o
'6J ..'0

co
o
'6J o
'0

tA partir del momento t1, el invertidor de reloj comienza a desconectar la seccin Slave de la etapa precedente, es decir, ahora ya no se puede cargar nada ms en la seccin Slave.
A partir del momento t2, las puertas de entrada de la seccin Master se vuelven conductoras. Se puede
cargar una nueva informacin en el Master.
A partir de t3, las puertas de entrada se bloquean. Ahora, la informacin permanece en el Master.
A partir de t4, las puertas de entrada de la seccin Slave se vuelven conductoras, y la informacin de la
seccin Master es transferida a la seccin Slave, apareciendo en la salida.

o
::
o

o
o

o
1en
llJ

u..

>-

.D

10.5 JK-Master-Slave

flip-flop

Al objeto de obtener estados de conexin inequvocos y claros en circuitos flip-flop, particularmente en


aquellos construidos empleando un gran nmero de circuitos puerta, las salidas pueden conectarse a las
entradas a travs de funciones Y (AND) Y NAND. El caso ms sencillo sera el del circuito mostrado en la
figura 10/16.La entrada de impulso de reloj se designa C; las otras entradas, J y K. Este flip-flop puede ser
activado o desactivado empleando las seales preparatorias en J y K Y la seal de impulso de reloj,
mientras las seales aplicadas en J y K sean complementarias. Si se aplican seales O a J y K, el flip-flop se
bloquea.
Figura 10/16

e
K

114

Sin embargo, si se aplica 1 a J y K simultneamente


y el estado del flip-flop es tal que el valor O se encuentra en Q y el1 en Q, el flanco ascendente del impulso de reloj inicia la operacin de conmutacin
en la
memoria propiamente
dicha (en las puertas NANO acopladas en cruz). Oe esta manera, las entradas
NANO reciben cada una una informacin
opuesta a travs de los circuitos de realimentacin,
que
puede producir el desactivamiento
simultneo del flip-flop.
Cuando estas seales se aplican a J y K, el flip-flop se compartar de manera indefinida. Este comportamiento puede eliminarse aadiendo una memoria intermedia, como la usada en el Master-Slaveflip-flop.
As se llega al JK-Master-Slave-flip-flop
convencional empleado en la electrnica, como muestra la figura

10/17.
En este caso, no se puede producir un compartamiento
indefinido cuando las seales en J y K son simultneamente 1, puesto que el Slave flip-flop siempre suministra seales complementarias
a las puertas lgicas de J y K. La informacin cargada en la seccin Master en el caso de una seal 1 en J y K yen
es determinada por la seccin Slave. Esta informacin Master no se carga en la seccin Slave, a no ser que desaparezca la seal 1 en C.

Figura

10/17 Master-Slave-JK

-tlip-op

o
::::
o

o
f(J)

UJ

LL

>s:

La figura 10/18 muestra dos smbolos grficos posibles del JK-Master-Slave-flip-flop,


segn la figura
10/17. Estos diferentes tipos de smbolos pueden emplearse tambin para otros tipos de flip-flop. La tabla
de valores mostrada en la figura 10/18 ilustra el funcionamiento
de este JK-Master-Slave-flip-flop.
Figura 10/18

O
O

O
1

1
1

O
O

1
1

1
1

O
1

O
O
O
1

En esta tabla de valores, la seal de salida antes de que aparezca la seal de reloj en C puede leerse debajo de qn' y la seal de salida despus de aparecer dicha seal debajo de o; + 1.
Oe esta tabla de valores tambin puede desprenderse que empleando un JK -Master-Slave-flip-flop
puede
construirse una etapa divisora por dos. Si se conecta constantemente
1 a J y K Y se manda la entrada
con una seal de reloj, la salida Q lleva una seal de reloj de la mitad de la frecuencia de la seal de reloj de
entrada.

115

10.6 Smbolos grficos de otros multivibradores

biestables

Una desventaja de muchos flip-flop construidos sencillamente es que el estado de salida de ellos es
indefinido despus de conectar el abastecimiento de energa. Por esta razn, en la electrnica se han
desarrollado especialmente elementos biestables que no tienen esta desventaja. En estos elementos, el
estado bsico (es decir, el estado despus de la puesta en servicio, sin activar las entradas S o R) est
marcado en especial en el smbolo grfico. En la figura 10/19, la salida marcada tiene el valor 1 en la posicin bsica. Si no da lugar a dudas, el rectngulo no necesita ser rellenado. Esta marcacin puede usarse
en todos los tipos de flip-flop, que tienen el correspondiente comportamiento.
Figura 10/19

Otra desventaja de muchos elementos de memoria biestables (particularmente, de elementos de memoria electrnicos) puede ser que, despus de volver a conectar en caso de haber fallado el abastecimiento
de energa, los elementos ya no pueden alcanzar el mismo valor que tenan antes.
Si se desea que los mdulos de memoria ocupen, al volver a conectar el abastecimiento de energa, el
mismo estado que tenan antes de desconectarla, hay que emplear multivibradores especialmente desarrollados, de comportamiento permanente. En la neumtica, stos son las vlvulas distribuidoras 4/2 en el
caso ms sencillo, y en la electrotecnia, pueden ser los rels polarizados o las memorias de ncleos. La
figura 10/20 muestra el smbolo grfico de una memoria permanente.
u
:::
u

o
o
o
1o:

Figura 10/20

W
LL

;>,
.Q

La norma DIN 40700 informa sobre otros smbolos grficos y designaciones para las entradas y salidas de
multivibradores biestables.
Los elementos biestables tratados hasta ahora trabajan con seales estticas, es decir, el nivel de la seal
es decisivo para activar o desactivar. En la electrnica, no obstante, se han desarrollado elementos biestables especiales con las entradas llamadas dinmicas. En una entrada dinmica, slo tiene efecto un
cambio en el estado de las variables de entrada binarias. Para que este cambio sea reconocido como tal
por la entrada, mnimas velocidades de cambio o inclinaciones mnimas de los flancos estn especificadas para las diversos tipos de mdulos.
La figura 10/21 muestra un JK-flip-flop con una entrada dinmica de impulsos de reloj. Este flip-flop se
activa con el flanco creciente o positivo de la seal de reloj en e, en dependencia de la preparacin (esttica) de las seales en J y K.
Figura 10/21

Figura 10/22

-Et~
El signo de negacin en las entradas dinmicas indica que slo tiene efecto el cambio de estado de la variable de entrada binaria de 1 a O (figura 10/22).

116

(Q)

10.7. Ejercicios de la parte 10


Ejercicio 10.7.1. Circuito monoestable
Ha de construirse un circuito monoestable que sea activado por un flanco creciente, es decir, con la
transicin de la seal de mando de a 1,empleando un componente que retarda el flanco de conexin, y
puertas lgicas.

Se busca:
- El diagrama lgico y los diagramas de impulsos en las entradas y salidas de las puertas lgicas elegidas
y del elemento retardador.
En una solucin
a) la seal de activacin debe ser siempre ms larga que la seal de salida del circuito
monoestable.
En otra solucin
b) la seal de activacin debe ser ms corta que la seal de salida.
Ejercicio 10.7.2. Contador decimal
Debe proyectarse un circuito que pueda contar hasta 10, para mandar una mquina envasadora. El contador debe reposicionarse al alcanzar la cifra final, para poder empezar de nuevo.
Se busca:
- El diagrama de impulsos
El diagrama lgico
o
::::
o
<l:

o
o
o

1(/)

W
l.L

>-

.D

Ql

117

10.8. Soluciones de los ejercicios de la parte 10


Ejercicio 10.7.1. Circuito monoestable

a) La seal de activacin es ms larga que la de salida


Figura 10/23

a----~--t-,-O-----b~&----y

b) Si la seal de activacin ha de ser ms corta que la de salida o ms corta que el retardo


del elemento retardador, al circuito mostrado en a) hay que aadir una autorretencin,
que retenga la seal de salida durante el retardo.
Figura 10/24
a
b

===1'===t==

y=tF
e

--1---4---

1,

t--

Naturalmente, tambin hay mdulos terminados, que al ser disparados emiten un impulso de una determinada longitud. En la neumtica, sin embargo, los circuitos monoestables se construyen a menudo empleando el mtodo aqu mostrado.

o
::::
o

o
o

o
1o:
W

LL

>-

.Q

Ql

Ejercicio 10.7.2. Contador decimal

Los contadores pueden construirse empleando multivibradores biestables. Los circuitos de conteo ms
sencillos se obtienen cuando para contar se emplea el cdigo binario natural.
Con un multivibrador biestable, pueden representarse 2' = 2 estados de conmutacin:
- flip-flop no activado: la seal de salida en Q es O;
- flip-flop activado: la seal de salida en Q es 1.
Si se emplean dos multvibradores biestables, se pueden presentar 22 = 4 diferentes combinaciones de
los valores de las seales de salida, a saber, 00, 01, 10, 11.
Con tres mulivibradores biestables, se obtienen las siguientes combinaciones posibles:
000, 001, 010, 011, 100, 101, 110, 111.
No obstante, stos son nmeros decimales O, 1,2,3,4,5,6,7, representados como nmeros binarios naturales (vase el captulo 8).
Los nmeros decimales O . . .15 pueden ser representados en la forma de los nmeros binarios naturales empleando todas las combinaciones de los valores de salida de 4 multivibradores biestables. Si se conectan en serie 4 JK-Master-Slave-flip-flop, de tal manera que la salidade un elemento siempre mande a
un elemento siguiente y si se cuida que las entradas JK sean preparadas correctamente y se mide las 4 salidas Q de estos multivibradores, los nmeros decimales O . . .15 aparecen en estas cuatro lneas Q en
serie en el cdigo binario natural. Otra condicin previa es que se aplique una seal de conteo a la
entrada de esta cadena de flip-flop.

118

Para un contador decimal que cuente hasta 10 se necesitan, por lo menos 4 multivibradores
biestables.
No obstante, empleando estos multivibradores,
se puede contar como mximo de Oa 15. Las etapas flipflop en este contador pueden ser evaluadas empleando un circuito lgico apropiado. Este circuito monitor tiene que cuidar entonces de que el contador suministre una seal de salida cuando se alcance el
nmero decimal 9 ( el binario 1001) Y que el contador sea reposicionado
(y pueda empezar a contar de
nuevo en O).
Conforme a este principio, es decir, conectando flip-flop apropiados en serie y previendo la lgica monitora para las salidas se pueden construir contadores (y divisores de frecuencia) para cualquier margen de
nmeros enteros (y parciales).
El circuito

monitor

puede minimizarse

de acuerdo

con los procedimientos

conocidos.

a) Antes de dibujar el diagrama de impulsos para los multivibradores


contenidos en el contador, hagamos una tabla que contenga los estados de salida en funcin del ritmo de entrada de los diversos
multivibradores.
El primer multivibrador
se denomina A; el ltimo: B.
Seal de conteo

FF (flip-flop)

O
1
2

3
4
5

6
7
8
9

o
:::
o
<{
o
o

1(f)

Ll.

>.o
(QJ

O
O
O
O
O
O
O
O

O
O
O
O

O
O

1
1

1
1
1
1

O
O

1
1

1
1

O
O

O
O

1
1
1
1
1

Se confecciona el diagrama de impulsos para esta tabla. El flip-flop B divide la cantidad de A, y C la de B.


El flip-flop D tambin dividira por dos.lacantidad
de C, si no se hubieran tomado las medidas necesarias
para que el flip-flop D se reposicione de nuevo al trmino del noveno impulso de entrada, despus de
haber entrado diez impulsos conforme al problema.
En este ejemplo, la desactivacin prematura del multivibrador
biestable D no es iniciada empero por un
circuito monitor que vigila los cuatro multivibradores
y que est conectado externamente a la cadena de
conteo. Al objeto de reducir la complejidad del circuito, algunas de las operaciones lgicas necesarias se
realizan empleando las operaciones preparatorias de los JK-Master-Slave-flip-flops
usados en este caso .

Hay que prestar atencin a que los flancos de conmutacin de los multivibradores
conectados en serie no
coincidan exactamente. Como resultado del retardo inevitable en la conexin, que tiene lugar incluso con
los elementos electrnicos ms rpidos), las seales de salida de cada flip-flop no aparecen hasta despus de un tiempo especfico, causado por el sistema, que sigue a las rdenes de posicionamiento
o reposicionamiento
(se muestra en la figura 10/25).
Figura 10/25

Seal de
conteo

1 FF~A

234567890

ll_J
I

Jf
I

2 FF~B

3 FF~C

e
b\c

<1

FF ~D

J
1

J
IL
I

lf

J
lf

J
lf

J
rt
I

J
lf

J
1

J
lf

J
rt

J J J J
1 J 1 Ir
I

119

Se desarrolla el diagrama lgico para este diagrama de impulsos. La ltima etapa es activada por el
tercer flip-flop despus de la septima seal de reloj y, ya se dijo antes, que desactiva o reposiciona
al trmino de la novena seal de reloj. Esto se logra por medio de un circuito lgico antes del cuarto
flip-flop y con una conexin lgica con la seal de salida del primer flip-flop. La salida invertida del
cuarto flip-flop est conectada a la entrada J del segundo multivibrador. De esta manera, el segundo
flip-flop se puede activar de nuevo con seguridad slo despus de desactivarse el cuarto multivibradar.
Figura 10/26
b 1\

Por regla general, aqu se emplean flip-flops que tienen entradas separadas de borrado, para que una operacin de conteo pueda ser interrumpida o iniciada de nuevo. En el fondo, en este ejemplo el primer flipflap es un contador divisor por dos, seguido de un contador divisor por cinco. Como es natural, el
flip-flop A puede ser tomado de la entrada y colocado detrs del flip-flop D.

u
u

o
o
:::

o
1(J)

W
LL
,

.o

120

11. Diseo de sistemas de mando en funcin del recorrido


En los sistemas de mando por programa, como lo indica su nombre, el desarrollo del mando es determinado por un programa de mando. Segn el tipo del portador de programa o segn el mtodo con el que el
programa de mando se acomode en un portador de programa, se hace una diferencia entre diversos tipos
de mandos.
En el sistema de mando de secuencia horaria los pasos del programa son llamados del portador del
programa en funcin del tiempo. El portador puede ser un programador de levas accionado por un
motor sncrono. El programa se encuentra en la disposicin de las levas; la velocidad de desarrollo
es determinada por el accionamiento del mecanismo (p. ej., mando de un rgano).
En el caso de los sistemas de control de secuencia, el programa de mando tambin est memorizado en
un portador de programa. Los portadores de programa son, como en los de secuencia horaria, mecanismos de mando mecnicos, tarjetas perforadas, cintas perforadas, cintas magnticas, memorias de
ncleos, matrices de programacin, memorias fludicas, memorias electrnicas de semiconductores,
memorias pticas con las correspondientes unidades de lectura o el programa de mando est montado
en el camino de los sistemas a mandar. La diferencia esencial con respecto a los sistemas de mando de
secuencia horaria reside en el hecho de que el programa avanza nicamente cuando el sistema a mandar
termina de ejecutar la orden exigida por el mando. Se necesitan, pues, adicionalmente dispositivos
monitores en la instalacin a mandar, que pregunten la secuencia de operacin despus de cada paso de
mando. Esta labor monitora la realizan pulsadores lmites o sensores, combinados con circuitos lgicos.
Al disear una instalacin completa, las seales de los pulsadores lmites y sensores deben incluirse en el
mando a travs de circuitos lgicos.
o
:::
o

o
1UJ
LU
LL

>-

..o

11.1 Diagrama desplazamiento-fase,


de movimientos

diagrama de mando para sistemas de control

El diagrama desplazamiento-fase es una ayuda considerable al disear sistemas de control de movimientos. Los problemas que se presentan en un sistema de control de movimiento y el diagrama desplazamiento-fase se explican con ayuda de un problema sencillo:
En un perfil especial hay que grabar marcas. El perfil se coloca manualmente en el dispositivo
(figura 11/1).Los cilindros A, B y practican sucesivamente las marcas. Despus de marcar,
cada cilindro debe regresar a su posicin final.

Figura 11/1Plano de situacin


B

A base del programa expuesto se puede confeccionar un diaqra. na desplazamiento-fase segn la figura
11/2. Este diagrama describe el desarrollo del mando, paso por paso.

121

Figura 11/2 Diagrama desplazamiento-fase


Fases de mando
2

salido
A

o
ro
.o
ro
....
......

entrado
salido

ClJ
"O
(J)

o
......

entrado
salido

e
ClJ

ClJ

C
entrado

El vstago del cilindro A sale en la primera fase del sistema de mando. En la segunda fase, vuelve a entrar.
El vstago del cilindro B sale en la tercera fase, etc. En este ejemplo, el ciclo se reinicia en la sptima fase.
Las fases se anotan en el diagrama en sentido horizontal y los movimientos de los elementos de trabajo,
en sentido vertical, uno encima de otro. Hay que asignar pulsadores lmites (interruptores de final de
carrera) o sensores a las partes en movimiento del sistema, de modo que despus de alcanzar determinadas fases de mando, las siguientes fases puedan ser disparadas a travs de circuitos apropiados. En este
caso, las posiciones finales son vigiladas por elementos de trabajo de movimiento lineal. Al objeto, se
necesitan dos interruptores finales para cada elemento de trabajo en el sistema de la figura 11/1.
La figura 11/3 muestra la posicin relativa de los elementos de trabajo con los correspondientes interruptores finales para el ejemplo de la figura 11/1. Con esta disposicin de los interruptores finales se obtiene
otro diagrama: el diagrama de mando de las seales de los interruptores finales, conforme a la figura 1/4
(para una mejor comprensin, en la figura 11/4 est dibujado nuevamente el diagrama desplazamientofase).

o
:=
o

O
f(j)

Figura 11/3
A
P""r'"T'""1111--

_--=-:

a(

I
: I

1II

v -.
2

Figura 11/4
A

a 1
o O

a, O

1
o O

'O
1

ca O

L1~
I1

m
r

1I

c, O

-,

V -,

122

b,

bu

rrt

W
u,

Co

C,

I
:I

>-

.Q

Cuando el pistn del cilindro A est entrado, ste acciona el interruptor final ao (contacto de trabajo,
interruptor de accionamiento
por rodillo o por leva). El interruptor final suministra ao= 1. Cuando el vstago del mbolo del cilindro A sale, ste ya no acciona el interruptor final a (a = O). Poco antes del final de
este movimiento de extensin, el interruptor final al (contacto de trabajo) es accionado y suministra
entonces al = 1. Al entrar el vstago del mbolo del cilindro A, al se vuelve O y, ms tarde, ase vuelve 1. El
interruptor final b est asignado al cilindro B para la posicin final trasera (con el vstago salido), y el ti;
para la posicin final delantera (vstago entrado). Estos interruptores b Y b, suministran las variables bo Y
b ; Este sistema de designacin se usa de forma correspondiente
para otros elementos de trabajo lineal
C, D, E, etc.
A menudo es necesario incluir tambin elementos de memoria en los sistemas de control de movimientos. Las seales de salida de estos elementos se conectan entonces con las seales de los interruptores
finales, al objeto de obtener la secuencia deseada en el mando. Las seales de salida de estas memorias
posiblemente
necesarias pueden anotarse adicionalmente
debajo del diagrama de las seales de los
interruptores finales. No obstante, el diagrama slo puede dibujarse completo, cuando se conocen la
cantidad y la funcin de los elementos de memoria adicionales (la figura 11/5 muestra un ejemplo).
El diagrama desplazamiento-fase
y el diagrama de mando para un sistema de control de movimientos
representan, para la persona encargada del mantenimiento
de este sistema, una gran ayuda en el subsanamiento de defectos. Muchas veces se presentan perturbaciones
en el servicio, cuando los interruptores finales se desgastan o desajustan. Estos diagramas pueden utilizarse para determinar qu pulsador
lmite o sensor tiene que ser accionado.

::

Estos diagramas pueden ser trazados no nicamente en funcin de las fases, sino tambin en funcin del
tiempo. No obstante, esto se har nicamente cuando se tenga que optimar en trminos del tiempo
secuencias especficas de un sistema de mando o haya que emplear elementos con un comportamiento
de tiempo crtico. En los siguientes ejemplos de diseo se emplean nicamente diagramas trazados en
funcin de las fases.

o
o

o
f--(/)

W
LL
>.

11.2 Determinacin de ecuaciones lgicas de sistemas de control de movimientos con


memorias auxiliares

_Q

Si el problema con el diagrama desplazamiento-fase


de la figura 11/2 ha de ser resuelto nicamente
conectando las seales de los interruptores finales segn la figura 11/4 por medio de elementos lgicos, se
ver que las variables ao, al, bo, ti; co, c., que suministran los interruptores finales, no bastan para accionar
en la secuencia correcta los cilindros. Para que el cilindro A sea accionado debe estar primeramente
presente la siguiente combinacin:

ao /\ b /\ e = 1.
En la primera fase de mando, esto puede reconocerse
tiempo es al /\ b, /\ e, = O).

empleando

un circuito

lgico y (AND) (al mismo

Para que el vstago del cilindro A entre de nuevo en la segunda fase de mando, debe estar presente
siguiente combinacin:

la

al /\ b /\ co' = 1
Esto tambin puede reconocerse empleando un circuito lgico y (AND). Se presentan
do, en la tercera fase de mando, se presenta de nuevo la siguiente combinacin:
ao /\

b /\

dificultades

cuan-

Co = 1.

En la tercera fase de mando, slo debe salir el vstago del cilindro B y no el del cilindro A. Se necesita otra
caracterstica de diferenciacin, al objeto de que la tercera fase de mando sea disparada correctamente.
Se la obtiene cuando, por ejemplo, en la segunda fase de mando se emplea una memoria auxiliar. La seal
de sta debe estar presente en la tercera fase de mando adicionalmente
a las seales de los interruptores
finales, al objeto de que slo salga el vstago del cilindro B. En la quinta fase de mando, se presenta de
nuevo como combinacin
de interruptores
finales
ao /\

b /\

Co = 1.

Para que en este caso slo salga el vstago del cilindro


auxiliar, como caracterstica
de diferenciacin.

C, debe estar presente

otra seal de memoria

123

Resulta muy sencillo comprender las seales exigidas de interruptores finales y memorias auxiliares
cuando, adicionalmente al diagrama de mando (todava incompleto) de la figura 11/4,se redacta una tabla
de valores. La figura 11/15muestra esta tabla de valores con el diagrama de funcionamiento (completado
ms tarde).
Primeramente se toma como base el diagrama desplazamiento-fase exigido por el problema. La tabla de
valores se rellena empleando las seales resultantes de los interruptores finales ao, al' bo, b., e, Y c..
Figura 11/5
1

/ r-,

e
ao

o 1
1

ajo
b

Co

c,

o
::::

Fase

r
rrt

y o

7 = 1

l.

/ -,
1/r-,
I

_j~

b10

1
2
3
4
5
6
7=1

1
O
1
1
1
1

al

O
1
O
O
O
O

bo

bl

Co

Cl

1
1
1
O
1

O
O
O
1
O
O

1
1
1
1
1
O

O
O
O
O
O
1

O
1
1
1
1
O

O
O
O
1
1
1

Primero, la tabla de valores tiene tantas columnas como interruptores finales que estn montados. Para
cada fase del mando se necesita una nueva lnea. Se anota un 1 en la tabla de valores para los interruptores finales que estn accionados en una determinada fase de mando. En la primera fase, se accionan a b
y e (por tanto, ao = 1, b = 1, Co= 1); en la segunda fase estn accionados al' b y co, etc.
Una vez que esta tabla de valores est rellenada para las posiciones de los interruptores finales, en este
ejemplo, como era de esperarse, salta a la vista que las lneas de las fases primera, tercera y quinta son
idnticas. Que esto tiene que ser as, se desprende tambin del diagrama desplazamiento-fase. Por esta
razn, las seales adicionales de memorias auxiliares ya deben estar presentes durante las fases primera,
tercera y quinta.
Primero, se ampla la tabla de valores con una columna para una variable x, que suministra la memoriaX.
En la primera fase, esta memoria auxiliar X todava no est activada, es decir, x= O.(Como estas seales
de memoria auxiliar se producen empleando memorias de tipo flip-flop, al mismo tiempo la salida complementaria es x = 1. (Para simplificar, en este caso no se ha anotado x).
No obstante, al objeto de diferenciar entre las fases tercera y primera, x= 1debe estar presente durante la
tercera fase. Esto se logra si la memoria auxiliar es activada durante la fase anterior, es decir, durante la
segunda, por la combinacin de interruptores finales existente. Por eso, el valor 1 se anota para x en la
lnea correspondiente a la segunda fase de mando.
Como slo dos combinaciones idnticas de valores de seales de interruptores finales pueden ser diferenciadas empleando una memoria auxiliar, hay que utilizar durante la quinta fase una memoria auxiliar
adicional y. Esta memoria debe estar activada ya en la quinta fase, es decir, aqu y = 1.Conviene iniciar la

124

<t:

o
o
f(J)

W
LL

..o

operacin de activacin en la cuarta fase de mando, con la combinacin de interruptores finales existente. En las fases anteriores, y era O. Para que en la sptima fase, que es al mismo tiempo nuevamente la
primera, x e y sean O, despus de la quinta fase se desactiva primero X y luego Y.
Con ayuda de esta tabla de valores, dibujada de esta manera, se puede completar el diagrama de mando.
No obstante, al hacerlo hay que tener presente las circunstancias prcticas. Si se observa el diagrama de
mando de la figura 11/4, llama la atencin que ase vuelve Ojusto despus de la lnea de trama vertical de la
primera fase y que a, se vuelve 1 justo antes de la lnea de trama de la segunda fase. Ello se debe a la
carrera de accionamiento
que necesitan los interruptores finales o sensores. Lo mismo rige naturalmente
tambin para los otros elementos de conmutacin
que producen ba, b, Ca Y c..
Conforme a la tabla de valores, la memoria auxiliar X debe ser activada entre las fases primera y segunda;
slo existe la posibilidad de hacerlo as, si se satisface la siguiente condicin (segunda lnea de la tabla de
valores):
a

I ti

bo

ti Co

= 1.

Si al se vuelve 1, x se vuelve luego 1.


De esta manera se pueden leer de la tabla de valores las ecuaciones
para este sistema de control de movimientos.

y un circuito que se realice con ellas

Por regla general, el valor 1 se emplea para iniciar movimientos y activar y desactivar memorias auxiliares.
Para generar las correspondientes
instrucciones
se realizan con las variables operaciones Y (ANO).
Antes de que las ecuaciones se lean de la tabla de valores (o del diagrama
modo de escribir las instrucciones de mando:

o
::
o
<r:

o
o

o
fCIJ
W
l.L

>-

..o

de mando), se fija el siguiente

Todas las instrucciones


de activacin
y desactivacin
de los elementos de memoria se designan
con s y r, respectivamente
(de manera anloga a la del RS-flip-flop). Esta instruccin se escribe junto
con el elemento que ha de ser accionado. El elemento memoria A, conectado delante del cilindro o del
elemento de trabajo A recibe las instrucciones sA para activar y rA para desactivar; la memoria X se
activa con sX y desactiva con rX. Lo mismo rige para los otros elementos de memoria. Para simplificar,
como en este caso no pueden producirse confusiones, el elemento de trabajo y el elemento de memoria
conectado delante de este elemento de trabajo se designan empleando las mismas letras maysculas.
Las instrucciones de activacin y desactivacin
se designan, como se fij antes, empleando sy ry no,
como los movimientos de los elementos de trabajo, con + y - (ejemplo: sA es la instruccin de activacin
para la memoria que precede al elemento de trabajo A, A + es el movimiento de salida del elemento
de trabajo. Correspondientemente,
rA es la instruccin de desactivacin
de la memoria y A-, el
movimiento de retorno.*
De acuerdo
son:
Fase 1

(la memoria

sA
Fase 2

con ello, las ecuaciones

de mando de las diversas fases

de trabajo

A recibe la instruccin

de activacin)

para el elemento

de trabajo

A recibe la instruccin

de desactivacin)

xy

(la memoria

Fase 3

sB

= a bo Co

y
xy

Fase 4

rB

ao b, Co

xy

Fase 5

sC

Fase 6

de las instrucciones

para el elemento

a boco

rA = al bo

sin simplificar

Co

= a bo Co x y
re = a bo CI X y

Acto seguido se leen las ecuaciones de las instrucciones de activacin y desactivacin de las memorias
auxiliares. Al efecto, hay que considerar las lneas de la tabla de valores, en las que la memoria ha modificado su valor de salida con respecto a la lnea anterior. La variable de salida de la memoria a accionar, que
antes de ejecutar la instruccin era 1, puede ser incluida en la ecuacin al objeto de elevar la seguridad de
generar la instruccin.

*) Esta forma de escribir los movimientos de los elementos de trabajo se encuentra normalmente en la bibliografa.

125

De acuerdo

con eso, para sX se obtiene


sX

= albo e

rX

fuera ejecutada).

son:

= ao b C1 x Y

(x en esta ecuacin

indica que la memoria,

sY = ao b,
rY

(fase 2)

xy

(x era 1 antes de que la instruccin

Las otras ecuaciones

lo siguiente

Ca X

ba Ca

antes de poder ser desactivada,

tiene que ser activada).

Para disear el circuito, se realiza una operacin lgica y (ANO) con las variables a ah ba, b.; Ca, C1,X, X, y, y.
Conforme a las ecuaciones, empleando
circuitos adecuados. Las instrucciones
generadas de esta
manera sA, rA, sB, rB, sC, rC, sX, rX, sY y rY se dan a los correspondientes
elementos de memoria A, B,
C, X e Y.
Conforme a los mtodos del lgebra lgica, se pueden formular ecuaciones empleando operaciones
lgicas O(OR) realizadas con las variables que tienen el valor O en las correspondientes
fases. No obstante, en este caso, los interruptores finales tendran que suministrar O al ser accionados, como se exige en
determinados circuitos de sequridad. Slo entonces es posible, que, estando un elemento de trabajo en
posicin media, los dos interruptores finales asignados a dicho elemento indiquen el estado de accionado.
El diseo del circuito presupone que los elementos de memoria que preceden a los de trabajo y las
memorias auxiliares sean memorias del tipo RS-flip-flop. El diagrama lgico diseado con estos conocimientos y las ecuaciones puede transportarse
entonces con ms facilidad a las diversas tecnologas
de equipos. A pesar de ello, es posible emplear como memorias auxiliares JK flip-flops, al objeto de
efectuar operaciones lgicas; no obstante, esta tcnica est limitada a circuitos electrnicos.

o
::::
o

o
o

o
f(fJ

W
LJ..

11.3 Simplificacin de ecuaciones lgicas de sistemas de control de movimientos


y diseo de circuitos
Antes de disear un circuito para el problema de la figura 11/1empleando las ecuaciones determinadas en
el apartado 11.2, hay que analizar si las ecuaciones pueden simplificarse, al objeto de reducir la complejidad del circuito.
Se parte de las siguientes exigencias:
El nmero de las conexiones de seales debe reducirse y el nmero de las memorias auxiliares necesarias
debe limitarse a un mnimo. En muchos problemas de mando, al realizar estas exigencias pueden encontrarse diversas soluciones, dependiendo ello de si hay que reducir a un mnimo el nmero de conexiones
necesarias o el nmero de memorias auxiliares. En tales casos, los requisitos tcnicos (comparacin
de
costos entre elementos de memoria y elementos lgicos, seguridad en el desarrollo de los movimientos,
supervisibilidad
y fcil servicio de los sistemas de mando) desempean un papel muy importante.
Adems, los costos tericos de minimizacin de un
ta con las simplificaciones
prcticas en el circuito,
dificulta la minimizacin de las operaciones lgicas
auxiliares necesarias, sino tambin la combinacin
nmero de las conexiones necesarias de seales.

circuito deben permanecer en una proporcin correcal hacer realidad el sistema de mando. Un factor que
necesarias es que no slo la cantidad de las memorias
de las seales de memorias auxiliares repercute en el

No obstante, para que los encargados del trabajo prctico tengan tambin la posibilidad de reducir la
complejidad del circuito en los sistemas de control de movimientos, las fases de minimizacin y de diseo
se dividen en:
1. Determinacin
de las memorias auxiliares necesarias. Se procede
emplee el nmero ms pequeo posible de memorias auxiliares.
2. Minimizacin

126

de las conexiones

de seales.

de modo

que se

>..o

3. Anlisis de si, combinando


de otra manera las memorias auxiliares, se pueden ahorrar
otros elementos de conexin de seales. Este caso puede realizarse ya despus del
primero, pero hay que considerar en todo caso los requisitos tcnicos. Si se imponen
determinadas exigencias a la seguridad con que se desarrolle el mando, puede suceder
que tengan que eliminarse determinados
casos de minimizacin.
4. Introduccin
de las condiciones
lmites como CONEXION, DESCONEXION, DESCONEXION DE EMERGENCIA. (Tambin esto puede tener un efecto considerable
sobre los
pasos posibles de minimizacin).
5. Aplicacin
El problema

de la figura 11/1 est resuelto

11.3.1 Determinacin

u
i=
u
<{
o

o
o
1-

o:
W
LL

a la tecnologa

de equipos
conforme

de las memorias auxiliares

exigida.
a estos pasos.

necesarias

Si ya est clara la forma en que los interruptores finales se asignarn a los elementos de trabajo, empleando el diagrama desplazamiento-fase
se puede preparar una tabla de valores para las seales de los interruptores finales. En el presente ejemplo de la figura 11/5 se presentan, como ya se ha visto, las mismas
seales de interruptores finales en las fases primera, tercera y quinta. Para diferenciar estas combinaciones idnticas de seales, se necesita un nmero determinado
de memorias auxiliares. Si, como en este
caso, se emplean elementos de memoria auxiliar que como seal de salida suministran O 1, se necesitan
dos memorias auxiliares, puesto que con ellas se pueden diferenciar, como mximo, 22 = 4 seales idnticas de interruptores finales. Con una memoria de dos valores se pueden diferenciar slo 21 = 2 seales
idnticas de interruptores finales. Con n memorias de dos valores se pueden diferenciar 2n seales idnticas de interruptores finales. (Se reconoce que las seales idnticas de interruptores finales tambin pueden ser diferenciadas con sequridad empleando elementos de memoria que tienen ms de dos estados
de salida, mdulos de reloj y mecanismos de conexin paso a paso).
Como para el presente ejemplo se necesitan por lo menos dos memorias auxiliares y sera posible diferenciar con ellas entre cuatro seales idnticas de interruptores
finales, aunque slo hay que diferenciar
entre tres, la posibilidad de diferenciacin
que no se usa se incluye en el mtodo de simplificar las
conexiones de seales necesarias.

>-

.Q

11.3.2 Minimizacin

de conexiones

de seales en sistemas

de control de movimientos

Las seales de activacin y desactivacin para los elementos de memoria que preceden a los de trabajo y
para las memorias auxiliares se generan conectando
las seales de los interruptores
finales y de las
memorias auxiliares. Al minimizar las operaciones lgicas necesarias al efecto, se parte de lo siguiente:
1. Generalmente
no todas las seales de interruptores
finales y de memorias auxiliares
tienen que ser conectadas unas con las otras para la secuencia exigida en el mando.
2. En el caso de elementos de memoria activados del tipo SR-flip-flop, las instrucciones
repetidas de activacin y, en las memorias desactivadas,
las instrucciones
repetidas
de desactivacin
no tienen efecto alguno.
Una buena vista de conjunto de las variables necesarias para generar las instrucciones y de la efectividad
de las instrucciones de activacin y desactivacin se obtiene usando un diagrama derivado del diagrama
KV. El mtodo ms prctico es el de trazar las combinaciones
posibles de interruptores finales horizontalmente y las combinaciones
necesarias de memorias, verticalmente.
Como la combinacin ambos interruptores finales accionados para la verificacin de la posicin final de
un elemento de trabajo no puede presentarse sin una accin externa (es decir, ao Y al no pueden ser
accionados simultneamente),
el nmero de combinaciones
de interruptores finales con n interruptores
finales se reduce a 2~.(Esto rige nicamente si por razones de seguridad no es necesario preguntar las dos
posiciones del interruptor final y si el nmero de los elementos de trabajo es n/2).
La figura 11/6 muestra el diagrama de todos los elementos de memoria necesarios
diagrama de funcionamiento
tambin est incluido para una mejor comprensin.

para este ejemplo. El

127

Figura 11/6
2

Cilindro A
3

v<,

ao

o 1

alO
0

-,

J~

blo

e o

Y O

<P

xy

ct>

xy

xy

rA

sA
rA

xy

al
bl
el

Jrt

O
1

Cilindro B

IL

1
1

x O

el

sA

"

al

xy

1/
1

= 1

el

bl

xy

el)

:::

<C

xy

xy

rB

o
o
o

1-

(/)

LL

>-

.o

xy

sB

s
sB
rB

ao x y
y

Cilindro C
al
bl
el

xy

rC

xy

sC

xy

xy
-

sC
rC

128

1$
$

Memoria auxiliar X

xy

<D

<D

<D

<D

<D

<D

sX

xy

<D

<D

<D

<D

<D

<D

xy

rX

<D

<D

<D

<D

<D

xy

<D

<D

<D

<D

<D

sX
rX

al
cl

al
ba
Cl

al
ba

Memoria auxiliar Y
aa

aa

bl

al
bl

Ca

bl
Cl

aa

ba
Cl

Ca

Ca

al
bl
Cl

<D

<D

<D

<D

<D

<D

rY

<D

<D

<D

<D

<D

ba

o
::
o

xy

xy

aa

Ca
r--

r
<D
'----

O
f-

(fJ

W
LL

xy

<D

<D

<D

<D

<D

xy

<D

<D

sY

ct>

ct>

ct>

;>,

..o

sY
rY

b,

Ca

Al rellenar las casillas de estos diagramas derivados de los diagramas KV, se prosigue de la siguiente
manera:
1. Las instrucciones de activacin y desactivacin se anotan en determinadas casillas. Estas
estn asignadas a las combinaciones de interruptores finales y de memorias, que son
decisivas para una secuencia apropiada del mando. En este caso, como ya se dijo antes,
slo hay que atender a los interruptores finales accionados. La instruccin de activacin
para la memoria A que precede al elemento de trabajo A se produce cuando a b Y Ca
estn accionados y las memorias auxiliares X e Y no estn activadas. Por eso, en la casilla
para aa b ca Xy se anota la instruccin sA. El diagrama desplazamiento/fase o el diagrama
de funcionamiento completo proporciona la informacin de cundo se debe generar la
instruccin de desactivacin rA. La instruccin rA debe generarse nicamente cuando,
conforme a la lnea de fase del diagrama desplazamiento/fase, al, ba,Ca son accionados en
la segunda fase de mando y x = 1 e y = 1 estn presentes.
2. Las casillas no usadas se analizan utilizando el diagrama desplazamiento/fase o el diagrama de funcionamiento, por si estas combinaciones pueden presentarse. En este ejemplo,
las combinaciones de interruptores finales con aa b, e, = 1, al b, Ca = 1, al b, e, = 1,
al b e, = 1 no pueden presentarse en una condicin sin faltas por el problema expuesto.
De esta manera, se obtienen casillas que pueden contener cualquier entrada (de manera
similar a las casillas sin usar en los circuitos de codificacin decodificacin). Estas se
marcan empleando el smbolo ct> y pueden utilizarse para simplificar el circuito.

129

3. Adems, no pueden accionarse determinadas


combinaciones
de las variables de los
interruptores finales con las variables de las memorias auxiliares. En este caso, las combinaciones ao b e, X V = 1, ao b e, x:V = 1, a b, Co x:V = 1, etc., no son posibles. Estas
casillas tambin se designan como casillas que pueden contener cualquier entrada.
4. Hay an otras combinaciones
y seales adicionales a las casillas que contienen entradas
y que han sido hasta ahora identificadas. Estas resultan en determinadas fases de mando.
No obstante, no deben disparar ninguna fase de mando que corresponda
al diagrama
desplazamiento/fase.
En el diagrama de la memoria A, la combinacin
Ao b e
y= 1
se presenta en la sexta fase. Como en ese momento el elemento de trabajo A est retrado
y tiene que permanecer en esta posicin, en este punto slo debe generarse una seal
de desactivacin
para la memoria A. Por eso, en esta casilla slo se entra una r. Slo
instrucciones de mando sin efecto deben aparecer en A durante las fases de mando
tercera, cuarta y quinta.

Se procede de la misma manera cuando se ha entrado una seal de activacin sin


efecto s en casillas todava no usadas. En la segunda fase de mandos, el elemento de
memoria A est activado y el elemento de trabajo A est extendido. Al mismo tiempo,
al bo Co x y = 1, es decir, la memoria auxiliar X est activada. Esta memoria auxiliar X se
activ cuando apareci el valor al = 1. Una seal de activacin para la memoria A puede
aparecer mientras todava est presente al b Co X y = 1. El movimiento de retorno del
elemento de trabajo A no se inicia a menos que al bo Co x y = 1. De acuerdo con ello,
se anota s en la casilla libre del elemento de memoria A, que corresponde a la combinacin al b e xV Los diagramas de los elementos de memoria B, C, X e Y se rellenan de
acuerdo con este mtodo.

5. Cuando todas las casillas del diagrama

contienen entradas o estn designadas como


casillas que pueden contener cualquier entrada, se forman bloques para simplificar la
ecuacin. Las reglas empleadas para minimizar circuitos lgicos en el diagrama KV se
aplican tambin aqu, porque las seales de interruptores finales y de memorias auxiliares
tienen que ser conectadas empleando operaciones lgicas.

Al efecto, las casillas que contienen instrucciones de activacin no deben combinarse


con las que contienen instrucciones de desactivacin.
En los bloques formados de esta
manera debe hallarse una instruccin efectiva. En este ejemplo, la instruccin de activacin efectiva para A se presenta cuando ao b e x y = 1.
Como se determin anteriormente, en la siguiente combinacin de interruptores finales, en la que albo Co
y = 1, se puede generar otra instruccin de activacin, que no tiene efecto. Por esta razn, la casilla
correspondiente
a esta combinacin de interruptores finales puede emplearse en la simplificacin de la
ecuacin. No obstante, es necesario que esta casilla sea utilizada para leer la ecuacin de conmutacin.
Lo mismo rige para la instruccin de desactivacin
efectiva rA y para las instrucciones de desactivacin sin efecto r. Tambin en este caso se juntar la mayor cantidad posible de casillas que contengan ral
objeto de leer ecuaciones sencillas. No obstante, no es absolutamente
necesario incluir todas las casillas
que contienen r. Slo la instruccin de desactivacin
efectiva debe estar contenida en el bloque.

Las instrucciones eficaces de activacin y desactivacin y las instrucciones de activacin y desactivacin sin efecto no deben encontrarse nunca en un mismo bloque. Las casillas que contienen el smbolo ct>
pueden utilizarse para formar bloques en cualquier momento y pueden utilizarse en diversos bloques,
puesto que las combinaciones
de interruptores finales que corresponden a estas casillas no se presentan
cuando el sistema funciona sin perturbaciones.
Las ecuaciones simplificadas para generar instrucciones de activacin y desactivacin para las memorias
pueden leerse empleando los bloques entrados en los diagramas conforme a esta forma de proceder.
sA

=xy

=x
sB = ao x
rB = y

sX =al
rX

rA

130

sC

rC

=x

bo x y

=i

c,

sY =b1
rY

Co

o
::::
o

o
1-

(f)

W
LL
>.
..Q

11.3.3 Investigacin

de una diferente

configuracin

de la memoria auxiliar

En el problema de la figura 11/1, las memorias auxiliares se usaban para diferenciar


ses en que se presentan seales de interruptores
finales idnticas.
En la figura 11/6 se puede leer en qu fases de mando las memorias
activadas.

entre las diversas fa-

auxiliares X e Y estn activadas o des-

Si las memorias auxiliares estn activadas o desactivadas en otras fases de mando, como muestra por
ejemplo el diagrama de mando de la figura 11/7, es posible diferenciar con seguridad las fases de mando
empleando seales idnticas de interruptores finales. De acuerdo con este diagrama de mando, se obtiene una tabla de valores modificada nicamente para las memorias auxiliares. Los diagramas KV y las
ecuaciones simplificadas resultantes sufren una modificacin. Algunas de las ecuaciones obtenidas de la
figura 11/7 son en parte ms sencillas que las de la figura 11/6.
Figura 11/7
Cilindro A

o
o

e
1

o
1-

ao

o1

(fJ

ui
LL

>..o

r:v

10

1I

Cl

ct:>

ct:>

ct:>

ct:>

ct:>

<t>

ct:>

ct:>

xy

<t>

ct:>

ct:>

ct:>

ct:>

ct:>

ct:>

ct:>

xy

ct:>

ct:>

ct:>

<t>

ct:>

<t>

rA

sA

e x y

rA

al

bl

I[

ct:>

Cilindro

II

Ict:>

x 1

ct:>

xy

1
b, O
o

r
~

J1

xy

b() 1

7=1

/ -,
V -,
V -,

o
:::
o

I
I

cI

<t>

ct:>

ct:>

<t>

ct:>

xy

ct:>

ct:>

rB

ct:>

<t>

<t>

ct:>

xy

<t>

ct:>

ct:>

ct:>

<t>

ct:>

ct:>

<t>

xy

sB

ct:>

ct:>

ct:>

<t>

ct:>

xy

II

sB

a x

rB

131

Cilindro

xy

rC

el>

el>

el>

el>

el>

xy

sC

el>

el>

el>

el>

el>

xy

el>

el>

1>

el>

el>

el>

el>

el>

el>

el>

el>

el>

el>

el>

el>

xy

sC

re

Memoria

xy

bay
y

auxiliar X

el>

el>

el>

sX

o
F=
o

:
o

xy

el>

el>

el>

el>

el>

o
r--

(f)

xy

el>

el>

el>

el>

el>

el>

el>

el>

ui
LL
;>,

.D

xy

Memoria

xy

el>

el>

rX

el>

el>

el>

auxiliar Y

el>

el>

el>

el>

el>

xy

rY

el>

el>

el>

el>

el>

xy

el>

el>

el>

el>

el>

el>

el>

el>

xy

el>

el>

sY

el>

el>

el>

sY
rY

132

b,
el

La razn de esto es que, con esta seleccin de seales de memorias auxiliares, las lneas con seales idnticas de interruptores finales se diferencian de otras an ms claramente, por la seal de memoria auxiliar
modificada (al efecto, comprense las seales de memoria auxiliar de las dos soluciones en las fases de
mando tercera y quinta). Si hay ms combinaciones posibles de memorias auxiliares de las que se necesitan para el problema, una combinacin y seleccin prudentes de las seales de memorias auxiliares permite minimizar an ms las conexiones lgicas necesarias. Si se da importancia a eso, deberan efectuarse entradas en las columnas de las memorias auxiliares en la tabla de valores, de acuerdo con un cdigo
que tenga la mayor cantidad posible de fases. No obstante, en este lugar a ms tardar hay que prestar
atencin a las consideraciones prcticas. En ciertas circunstancias, en circuitos de mando se pueden producir perturbaciones, cuando varias memorias conmutan simultneamente (una breve cada de presin
en tuberas de equipos neumticos, creacin de interferencias elctricas muy cortas en mandos elctricos y electrnicos).
11.3.4 Mtodo simplificado

de minimizacin

para sistemas de control de movimientos

El mtodo de minimizacin hasta ahora empleado toma tiempo. El tcnico especializado en mandos, que
a menudo tiene que simplificar sistemas de control de movimientos, preferir por tanto trabajar con un
mtodo ms sencillo. Este mtodo se trata en este apartado. Conduce a las mismas fases de minimizacin, porque se basa en las mismas consideraciones del mtodo hasta ahora conocido.
El diagrama desplazamiento/fase sigue siendo necesario para efectuar la solucin conforme al mtodo
sencillo. El diagrama de mando para interruptores finales y memorias auxiliares no es necesario para este
proceso. Como es sabido, los interruptores finales ao, a iI bo, o; CO,c., etc. estn asignados a diversos elementos de trabajo A, B, C, etc. Esta asignacin de los interruptores finales proporciona en cada fase de
mando una determinada combinacin de los interruptores finales accionados.
o
:::
o

Fase 1 de la solucin: Anotar en el diagrama desplazamiento/fase

las combinaciones de los interruptores finales accionados, debajo de las respectivas lneas de fases (figura 11/8).

o
o
1(/J

Figura 11/8

7 = 1

W
LL

>.

.o
QJ

e
Co

= 1

Fase 2 de la solucin: Confeccin del diagrama KV

Las operaciones lgicas de entrada posibles, especificadas en el diagrama desplazamiento/fase, se pueden transportar al diagrama KV.
El tamao del diagrama depende del nmero de posibles operaciones lgicas de interruptores finales y
del empleo de memorias auxiliares. Las combinaciones de interruptores finales se anotan, como hasta
ahora, horizontalmente y los valores de las memorias auxiliares, verticalmente. Para nuestro ejemplo con
tres elementos de trabajo, existe la siguiente disposicin de las combinaciones de interruptores finales
conforme a la figura 11/9.
Figura 11/9

ao
bo
Co

ao
bl
Cl

ao
bo
Cl

ao
bl
Co

al
bl
Co

al
bl
Cl

al
bo
Cl

al
bo
Co

I
133

Adicionalmente, las memorias auxiliares deben incluirse en el diagrama, como en el captulo anterior,
cuando se presenten combinaciones idnticas de interruptores finales. El uso de una memoria auxiliar X
supone una ampliacin del diagrama en nuestro ejemplo, en ocho casillas (figura 11/10). Por eso, se dibuja un diagrama con 24 = 16 casillas.
Figura 11/10
aa
ba
ea

aa
ba

aa

b,
e,

e,

ao
b,

a,
b,

ea

ea

a,
b,
e,

a,

a,

ba

ba
ea

e,

x
x

Si se necesitan memorias auxiliares adicionales, resultantes slo al efectuar las entradas en el diagrama,
habr que ampliar ste conforme al nmero de memorias.

Fase 3 de la solucin: Anotacin de la secuencia de movimiento en el diagrama

Al contrario de lo explicado en el captulo anterior, en las diversas casillas se anotan nicamente los movimientos de los elementos de trabajo (p. ej.,A+, A-, B+, B-, etc.). Las instrucciones de activacin y desactivacin de las memorias auxiliares tambin se estandardizan en este caso y se distinguen empleando los
signos + y - (a pesar de que en las memorias auxiliares no tienen lugar movimientos visibles por fuera). Para anotar estos movimientos en el diagrama se necesita el diagrama desplazamiento/fase con las combinaciones de interruptores finales (vase la fase 1 de la solucin).

o
:::
o

o
o

o
f-

Figura 11/11
3

e
al
bo

ao
ba

ao

ao

bo

bl

bo

ao
bo

ao
bo

ca

Co

Co

Co

Ca

CI

Ca

ao

ca

ao
bo
cI

ao
b,

ao
b,

a,
b,

el

ca

ca

a,
b,
cI

a,
bo
el

a,
ba
ea

Fase 3
Fase 1

La secuencia de los movimientos puede ser representada en el diagrama KV, porque una combinacin
determinada de interruptores finales est asignada a cada una de las fases de movimientos ejecutados
por los tres cilindros.

134

ll..

s:
cg

ao
bo

C/)

Esto se representa anotando la direccin de movimiento del elemento de trabajo en la correspondiente


casilla (figura 11/11). Las flechas de direccin especifican la secuencia del mando. Al anotar los movimientos en el diagrama, se puede ver que durante la tercera fase de mando, la combinacin de interruptores finales ao b Co = 1 se presenta dos veces, a saber, en los movimientos A+ y B+. Esto significa, que con
estas seales de interruptores
finales, los movimientos
A+ y B+ tendran lugar simultneamente.
De
acuerdo con nuestro diagrama desplazamiento/fase,
esto no debe suceder. Por esta razn, es necesario
introducir una memoria auxiliar X al objeto de diferenciar. Esta memoria auxiliar X se activa en la segunda
fase de mando empleando la combinacin
a, b e = 1. La figura 11/12 muestra la nueva secuencia de
movimiento.
Figura 11/12
Fase 1

A+
Fase 5

x
-

Fase 3

Fase intermedia

Fase 2

x+
1

c+
B+

B-

A-'

Fase 4
Al seguir anotando otros movimientos, se puede ver que la combinacin de interruptores finales ao bo Co x
1se presenta de nuevo en la quinta fase de mando. Por esta razn. se necesita otro mtodo ms de diferenciar. Esto se obtiene, como en el captulo anterior, empleando la memoria auxiliar Y. Debido a sta, el
diagrama se ampla con
e y (figura 11/13).

::

~
o
o

Figura 11/13

o
f-

(fJ

LL
>,

.o

QJ

Fase 1

-xy
-~ A+

Fase 3

Fase 5

Fase intermedia

xy
xy
xy
-

x+

H- Fase intermedia

AJ

y+

B+

r--

-~

c+

x- 1\

B-

y- f+ c-'I\
I

Fase 6

Fase 2

Fase intermedia

Fase 4

\
Fase intermedia

Esta memoria auxiliar se activa en la cuarta fase de mando. Despus de que sta ha sido activada, el movimiento c+ se inicia en la quinta fase de mando. De esta. manera, C1 se vuelve 1, Y la memoria X se desactiva. El sistema regresa a la posicin inicial con el movimiento de retorno C- y la desactivacin de y (figura
11/13).

135

Fase 4 de la solucin: Anotacin en diagramas y simplificacin de ecuaciones de conmutacin

Las operaciones lgicas necesarias para las diversas secuencias de movimiento se determinan en diagramas separados. Al efecto, en estos diagramas se anotan las condiciones + -, es decir, salido o entrado
(figura 11/14). Para una mejor supervisin, por elemento de trabajo se necesita un diagrama.
Figura 11/14

0
bo
Co

xy

ao
bo

cl

ao
bl
cl

ao

al

bl

bl

Co

Co

al
bl
cl

al

al

bo

bo

cl

Co

A+

xy

A-

xy
xy

Adems, los diagramas se completan con anotaciones, en las que se inician definitivamente los movimientos, es decir, con A+ y A- en el diagrama del elemento de trabajo A Las casillas que no contienen entradas, como se ha visto detalladamente en el captulo anterior, pueden usarse para efectuar cualquier entrada al objeto de formar bloques y, con ello, para simplificar el mando. Al objeto de simplificar, en estas
casillas ya no se anota el smbolo ct:>.

Al formar bloques hay que prestar atencin a que la casilla en la que se inicia definitivamente el movimiento se encuentre dentro del bloque (figura 11/15).

o
1-

Para obtener unas ecuaciones lo ms sencillas posible, se tratar de combinar muchas casillas. En ello,
no hay que considerar las casillas que contienen los signos + -.
Figura 11/15
al
bo

cl

xy

lA+

xy

+
-

136

xy

xy

A-

A+
A-

=
=

xy
x

::::

<t

o
o
en
w
u,

>.o

al

al

al

bl

ba
Cl

ba
Ca

Ca

xy

xy

B+

+1

B+
B-

xy

xy

xy

1-

xy

B-

al

al

bl
Ca

bl
Cl

-1
-

e+ +1

xy
o
:::

xy

<t

o
o
o

l-

C+ = b x y
c- = x

Il

e-

1(fJ

aa

LL

bl

>,

Cl

QJ

xy

xy

a1

a1

al

bl
Ca

b1

ba

Cl

Cl

x+

xy

x-

xy

xy

al

al

bl
Ca

bl

xy

xy

C1

L_

y+

xy

a1

Cl

x+

x-

y+

y-

Ir
137

Las ecuaciones resultantes A+ = y A- = x, etc., son las ecuaciones de los movimientos de los elementos de trabajo. Los lados derechos de estas ecuaciones son idnticos a los determinados en el captulo
11.3.2. All, se determinaron las ecuaciones de las instrucciones de activacin y desactivacin para las
memorias que preceden a los elementos de trabajo. No obstante, las ventajas que podran resultar gracias a otra combinacin de las seales de memoria no se reconocen con facilidad al proceder con este
mtodo.

Fase 5 de la solucin: Establecimiento del diagrama lgico y realizacin con elementos disponibles.

Empleando estas ecuaciones se obtiene el diagrama lgico de la figura 11/16. Como no estn dibujados
aqu los elementos de trabajo, slo se anotan las instrucciones de activacin y desactivacin para los elementos de memoria.
Figura 11/16

x x y y CONEXION
I

sX
rX
o
::::

<t:

1-

o:
W

l.L
'>,

..o

(Q

Al realizar el circuito empleando elementos de neumtica y de electricidad, hay que considerar las propiedades de los diversos elementos.
La figura 11/17 muestra una ejecucin con elementos neumticos. Los elementos de memoria son vlvulas distribuidoras de impulsos 4/2. En el circuito con rels (figura 11/18), se emplean circuitos de autorretencin como memorias. No obstante, las valvulas distribuidoras de impulsos 4/2 y los circuitos de autorretencin tienen las propiedades de un RSflip-flop nicamente en una extensin limitada. Por esta razn,
se necesitan conocimientos del equipo para realizar tcnicamente los circuitos de mando.
En los circuitos de rels frecuentemente se puede obtener una simplificacin ms, cuando los contactos
de trabajo que, en juncin con un rel proporcionan una operacin de contacto de reposo, se reemplazan
por un contacto de reposo o cuando los circuitos de autorretencin se reemplazan por rels de memoria
RS (rels que pueden activarse o desactivarse con impulsos de corriente). Si se emplean rels de memoria, es ms fcil transportar el diagrama lgico a un esquema de circuito.

138

Figura 11/17

a,
I

x----~--~--~----~~~--~r_------_,~----+_----------~
x

yY======~~4===========t====+~~==~==~=======
x

o
:::
o

o
es

Figura 11/18

13
u.
>-

.o

S1

S2

S3

S4

S5

S6

Y1~

Y2~

Y3~

L1

CONEXION E:

K1

N~------~----~------_'------~----4-------~~-----4----~------~~

139

11.4 Sistemas de control de movimientos con cadenas de secuencia


En los mtodos de diseo anteriores para sistemas de control de movimientos (es decir, en los sistemas
de mando de secuencia, en los que las seales de avance dependen nicamente de las seales de la
instalacin mandada), siempre fue importante emplear un nmero mnimo de memorias auxiliares. Para
una secuencia segura del mando, se necesita un nmero determinado de conexiones de seales para
cada fase de mando; este nmero no puede aminorarse.
Si este nmero de conexiones necesarias de seales por fase de mando tiene que ser reducido, hay que
aumentar forzosamente el nmero de las memorias auxiliares necesarias. En el caso extremo, se puede
emplear una memoria auxiliar para cada fase de mando. Esta clase de consideraciones conducen a los
circuitos con cadenas de secuencia.
Una cadena de secuencia es un mecanismo de mando que dirige la secuencia de este tipo de sistemas,
paso por paso. Si la cadena de secuencia tienen salidas, slo una de stas tiene una seal de salida con el
valor 1 durante cada fase. Los circuitos con cadenas de secuencia a menudo en la tcnica de mandos
neumticos se designan incorrectamente sistemas de mando paso a paso.
La figura 11/19muestra una tabla de valores para el ejemplo empleado antes, en el que se emplea una
memoria para cada fase.
Figura 11/19

A
o

:::

-c
o
o

o
1-(j)

W
LL

>.o

ao

Fase
1

al

bo bl Co cl

1 O

:-------

---

x y z

1 O 1 O 1 O O O O O
-

-1-- 1---

- 1---

1-

O 1 1 O 1 O O 1 O O O O

1 O 1 O 1 O O O 1 O O O

1 O O

------

- -

5
-----

6
7=1

--

1 1 O O O O

--

1 O O

1 O 1 O 1 O O O O O 1 O
- - - - - --- 1 O 1 O O 1 O o O O O 1

1 O

1 O

1 O 1 O O O O O

Instruccin

sA
rA
sB
--_--rB
se
----re
sA

----~-

Este problema de mando podra resolverse con una disposicin (figura 11/20)en la que un mecanismo de
mando paso a paso o una cadena de secuencia, disparados por interruptores finales, avanza en cada fase.
Esta disposicin debe entregar, conforme a las fases de mando, las instrucciones de activacin y desactivacin para las memorias A, B y e. La disposicin debe avanzar nicamente cuando el elemento de
trabajo activado por la fase de mando anterior ha accionado su interruptor final.

140

Figura 11/20

aa

sA

al

rA

ba

sB
rB
se
re

bl
ca

CI

La figura 11/21 muestra la realizacin de estas exigencias con una cadena de secuencia (etapa de paso a
paso) en la forma mxima.
Figura 11/21

sA

o
::
o
<t:

rA

1U")

Ll.I
LL

>.o

Ql

sB
sB
rB
rB

se
re

141

Las instrucciones de activacin y desactivacin para las memorias de los elementos de trabaja se
generan directamente con las memorias auxiliares U, V, w, X, Y, Z. La cadena de secuencia avanza un
paso al efectuar la operacin lgica y (AND) de una de las seales de un interruptor final accionado
asignado al paso particular y la seal de salida de la memoria auxiliar precedente.
Conectando las entradas de desactivacin de las memorias auxiliares con las salidas de los multivibradores biestables siguientes, se logra que stos se desactiven en conformidad con la tabla de valores.
En la tabla de valores de la figura 11/19se hizo una divisin en grupos, mediante lneas de trazos horizontales. Esta divisin fue elegida de tal manera que en ningn grupo estaban contenidas las combinaciones
idnticas de interruptores finales de las fases primera, tercera y quinta. Las lneas divisorias de los grupos
se trazaron, por razones de seguridad, donde una instruccin de desactivacin sigue a una de activacin
para las memorias A, B C. De acuerdo con eso, la primera lnea divisoria se encuentra entre sA y rA. De
esta manera, no se puede dar una instruccin de desactivacin hasta que la instruccin de activacin
anterior haya sido realizada. Si los grupos formados por las fases de mando primera y sexta no se
combinan formando un grupo, se puede establecer un circuito empleando cuatro memorias auxiliares. La
figura 11/22muestra un ejemplo de ejecucin con una cadena de secuencia (mando paso a paso) en esta
forma mnima.
Figura 11/22 Cadena de secuencia (mando paso a paso) en forma mnima

,-----CONEXION
I

o
:::
o
<{
sA

o
o

o
1(/)

rA

W
LL
>,

..o
@

142

Ahora, estas memorias auxiliares realizan nicamente una conmutacin de grupo. No obstante, para
diferenciar entre las diversas fases de mando dentro de grupos idnticos, se necesitan de nuevo elementos lgicos. Estos elementos deben preceder a las memorias de los elementos de trabajo. Se puede realizar otra variante de circuito empleando unsistema de mando en cascada (figura 11/23).
Figura 11/23
b,

al

ao

C1

Co

sA
rA

o
::
o

o
o

o
1Cf)

W
u,

>.o
(Ql

CONEXION

Esta divisin en grupos conduce al conocido mtodo de diseo (vase el manual de estudio FESTO
"Tcnica de mandos 1") para sistemas de mando en cascada y con cadena de secuencia. Es por esta
razn que las lneas de mando que accionan las memorias de los elementos de trabajo se designan
empleando las letras S1' S2' S3' Y S4 en las figuras 11/21,11/22 Y 11/23.
Las figuras 11/24, 11/25 y 11/26 muestran una cadena de secuencia en las formas mxima y mnima y un
sistema de mando en cascada con elementos neumticos, que corresponden a los diagramas lgicos de
las figuras 11/21,11/22 y 11/23.

143

Figura 11/24 Cadena de secuencia (mando paso a paso) en forma mxima

u -

o
:::
o

_D-

o
o

o
1Cf)

W
LL

>-

CO

.o

CIl-

o
CIl -

z
O

ui

144

Figura 11/25 Cadena de secuencia (mando paso a paso) en forma mnima

u-

u-

::::

_o-

<t:

o
(5

o
f-

o
_o-

(f)

UJ

LL

>-

.D

(1)-

o
(1)-

U)

U)
c-,

U)

O
X
w

145

Figura 11/26

al

el
I

Sl----.---------------~------~--~--------------~------+_~--------------~
S2--------------------~------~----~r_----------_+--------~4_~----------_+S3----------------------------~--~+_----~----~~------.-~4_~--------~-S4----------~r_--------------~~--~------+_~r-------------~~~--------~-

o
i=
o
~
o

Cl

o
1CJ)

UJ

u,

>-

..o

Estos circuitos pueden ser conectados durante la primera fase empleando un elemento lgico y (AND).
Los circuitos de seguridad y las condiciones de DESCONEXION DE EMERGENCIA, que pueden ser
necesarios, no han sido considerados en estos diseos, porque tales elementos generalmente tienen que
ser adaptados a las circunstancias locales.

146

11.5 Ejercicios de sistemas de control de movimientos


Ejercicio 11.5.1. Dispositivo de cierre

En una fbrica de conservas, las latas llenas son cerradas automticamente en un dispositivo. Las tapas
se encuentran en un cargador y son empujadas hasta la lata que espera, por el cilindro A. Acto seguido, el
vstago del cilindro A retrocede y el del cilindro B sale con el dispositivo de cierre. Despus de cerrar, el
vstago del cilindro B regresa a su posicin inicial y la lata cerrada puede ser retirada.
Se busca:
- El diagrama KV
- La simplificacin con el diagrama KV
- El diagrama lgico
- Los esquemas de circuito empleando elementos neumticos y elctricos
Figura 11/27 Plano de situacin

u
:::
u
<{
o

o
o

1(/)

LL
;>,

..o

Figura 11/28 Diagrama desplazamiento/fase


2

147

Ejercicio 11.5.2. Arenado de piezas fundidas

Las patas de piezas fundidas tienen que ser arenadas.


Las piezas son colocadas en el dispositivo de fijacin manualmente y fijadas por el cilindro A. Luego, el
cilindro B abre la vlvula del eyector de arena durante un tiempo determinado, el cilindro B cierra dicha
vlvula y el cilindro desplaza el eyector hasta la otra pata. Se repite la operacin de "arenado". Despus
de efectuar el arenado, el vstago del cilindro regresa a su posicin inicial. El cilindro A suelta la pieza de
fundicin, que puede ser sacada del dispositivo.

Se busca:
- El diagrama KV
- La simplificacin empleando el diagrama KV
- El diagrama lgico
- Los esquemas de circuito empleando elementos neumticos y elctricos
Figura 11/29 Plano de situacin

o
F
o
<C

o
o
J(f)

W
1L
c-,

..o

Figura 11/30 Diagrama desplazamiento/fase

1
A

148

10 = 1

Ejercicio 11.5.3. Dispositivo

de remachar

Hay que unir dos chapas de metal.


Las partes se colocan en los carros 2 y 3. El vstago del cilindro A sale y lleva el carro 1 hasta la estacin de
remachar N 1. El cabezal de remachado D efecta el remache. Una vez terminado el primer remachado, el
cilindro C lleva el carro 2 hasta la estacin de remachar N 2. El cabezal de remachado B vuelve a remachar.
Despus del segundo remachado, el cilindro C lleva el carro 2 a la posicin inicial; luego el cilindro A lleva el
carro 1 a la posicin inicial. Con ello se entra en la estacin de remachado N 3. El cabezal D vuelve a
remachar. Entonces, el cilindro B lleva el carro 3 a la estacin de remachar N 4. El cabezal D vuelve a
remachar. El cilindro B lleva el carro 3 de nuevo a su posicin final. Las partes terminadas pueden ser
retiradas.
Se busca:
- El diagrama KV
- La simplificacin
empleando el diagrama KV
- Los diagramas lgicos para el mtodo KV y las cadenas de secuencia en las formas mnima y mxima
- El esquema de circuito neumtico para el mtodo KV y la cadena de secuencia.
Figura 11/31 Plano de situacin

o
:::
o

o
o
o
1(fJ

u,
>,

s:

QI

Carro 1

Figura 11/32 Diagrama

desplazamiento/fase

2
A

Carro 2

10

11

13

14

15 ~ 1

I~
I

12

1/

V -, IV

<,
I

I~
~

:/ -,
149

11.6 Soluciones de los ejercicios de la parte 11


Ejercicio 11.5.1
Figura 11/33 Diagrama KV con secuencia de movimientos
Simplificacin
empleando el diagrama KV

X
2

5 = 1

x
A
A+
A-

bo

!I

CONEXION

B
ac

a(

a:.

b,

be'

b(

b,

- B-.

al!
b.,

x
x

A+

-f--

B+ x-

'

ao

al

al

bl

bl

bo

Il-

ao
bo

11

x+

B+

B-

-J

+1

B+ = ao x
B- = x

A-'

u
::::

<1:

ao
bo

ao
bl

al
bl

al
bo

o
o

o
f-(f)

x+

lgico

x x
CONEXION

150

_Q

IQ)

Figura 11/34 Diagrama

u.

x-

X+

. X-

al
b,

Figura 11/35 Esquema de circuito neumtico

x----~------------------------~~----------------~--

o
:::
o
<{
o
o

2
(fJ

Figura 11/36 Esquema de circuito elctro-neumtico

ui
LL

>.o

QJ

81

82

Y1~
L1 T
CONEXION

830

i
K1

T
K1

83

Y2~
81&jj

84

i
K3

840

K2
K1

N--------~--------------~------~----~

151

Ejercicio 11.5.2

Figura 11/3~ Diagrama KV con secuencia de movimientos


Simplificacin empleando el diagrama KV
3

10

CC

<,

.--<,

<,

1"

a,

b,

c()

ao

al

al

bl
e

bl
e

bl

al
bo
CI

CI

al

bo
ca

o
::::
o
<t:

o
o
O
f(f)

W
LL

>-

.o

-,
I

, ,,

I I

x
____

152

-- --,, ,r

L... ____

I
-

_j

r=r+>

I
I

B-Il
-

, r

"II
____ JI' ,

- --

B-

L ____

B+]
.,

____

I
I
I

JI

A+

cl

A-

bo ca

fI

CONEXION
X

B+ =

al C1 X V

B- =

Co X V e, X

r-----

:B+
,

~----

ca

ao

ao
bo

bo

c,

Co

ao

ao

a,

a,

a,

a,

b,

b,

b,

Co

Co

bo
c,

bo

C,

b,
c,

Co

+
e

1 + 11 1 1 1 + 1/:-1 ~ 1

:1
ao

ao

ao

ao

a,

a,

bo

bo
c,

b,
c,

b,

b,

b,

Co

Co

C,

Co

a,
bo

c,

1 181

1 x- I~I

:1

bo
bo x

a,

bo
Co

x+
x-

:1

c+ =
c- =

= b, CI
= b, e

Figura 11/38 Diagrama lgico


a

a"

b , el
b., C,)

x CONEXION

S:2
1-

o
o

o
1(f)

W
LL

s:

QI

153

Figura 11/39 Esquema de circuito neumtico

DI

D-

u
:::
U
<{

o
o

O
fU)

W
LL

>-

.D

QJ

154

x x

Figura 11/40 Esquema de circuito


elctro-neumtico

L[)

(j)

(")

>-

L[)

(j)

(")

>-

"<:t_

I--

(j)

(")

o
o

(j)

o
1--

L[)

y:

(/)

ui
LL

_Q

Q)

(\J

>-

(\J

(j)

.,-

.,-

>-

>Ol

y:

c.o

,.(j)

(j)

w
Z

O
X

.,-

y:

155

Ejercicio 11.5.3
Figura 11141Diagrama KV con secuencia de movimientos
Simplificacin empleando el diagrama KV

11

10

12

13

15

14

1"

V <, 1/

a"
b,
C,

(j,

-,

1/

a,

a,

a,

a,

a,

a,

a,

al,

b,
c"
di'

b,

b,

b,

bi]

b.,

b(1

C,.

C'"

C:

c.

C,

C"

(j,

d,

di'

di

di'

di,

-, / r-,
ac

all

b"

b"

b1

c(j

c.

C,

di

dll

al'

ll

e,
d(l

all
b,

a"
bl

a"
bo

Co

CiI

C"

di

do

di,

f=

o
<r:

o
o

ao

bo
Co

do
xy

ao

ao

ao

ao

ao

ao

ao

al

al

bo
ca
di

bo
cI
di

bo
cI
do

bl
cl
do

b1
cI
di

bl

bl
ca
do

bl

bl
ca
di

A+

Co

di
0-

xy
~

xy
xy

156

0+

---

--

B-

Co

do

al
bl

cl
di

al

al

al

a,

(j)

bl
cl
do

bo
cl

bo
cI
di

bo

bo

l.L

do

B+ 1-0-'

-10+

y-

'0X+

y+

0+
C-

Co

di

r-

0-'

r-

>,

Co

.o

do

0+

1
-

X-

1-

al

--

C+

A-

Cilindro A
ao

xy

bl

cl

ao
bl
cl

do

do

ao
bo
cl

bo

Co

ao
bo
Co

do

di

dl

bo

ao

ao

al

al

al

al

al

al

bl

bl

bl

bl

bl

bo

bo

cl

ao
bl
Co

Co

dl

Co

di

do

do

ao

A+

Co

cl

cl

cl

cl

al
bo
Co

dl

dl

do

do

dl

dl

do

xy
xy

xy

al

bo
Co

A-

A-

A+ = boY

coY

Cilindro B

o
.::
o

o
o

o
1-

,----

.--xy

B-

xy

(fJ

W
u,

>-

.o

xy

_,

xy

EJ

1+

B-

B+

Cilindro C
ao

ao

ao

bo

bo

Co

ao
bo
Co

cl

do

dl

dl

bo

xy
xy

ao

ao

bl

bl

cl

ao
bl
cl

ao

cl

Co

Co

Co

Co

cl

cl

cl

cl

Co

do

dl

dl

do

do

dl

Co

do

dl

do

do

dl

dl

do

@3

bl

al

al

al

al

al

al

al

bl

al

bl

bl

bl

bo

bo

bo

bo

C-

.---

r--

xy

xy

~
C-

doY

157

Cilindro D
ao
bo
Co
dI

ao

bo
Co
do

ao

ao
bo
Cl
dI

Cl
do

xy

ao
bl
Cl
do

bo

ao
Cl
dI

al
bl
Co
do

bl
Co
do

0-

I
L

ao

ao
bl
Co
dI

bl

al

al

al

al

al

al

al

bl

bl

bl

bo

bo

bo

bo

Co
dI

Cl
dI

Cl
do

Cl
do

Cl
dI

Co
dI

Co
do

0+

II

_j

I
I

xy

0+

p+

-1-

II

IL

.-

..J

C I y V ao x val x v

0+ .-

I
_j

0-

,1

0+

D-

II

ioL

_j

xy

l
1
I

Ir

Il

1
_j

bI Y

0-

= ao y v ao bo

val y V e x y

Memoria auxiliar X

xy

au

ao

ao

bo

bo

bo

Ca
da

Ca
dI

cl
dI

ao

ao

bo

bl

cI
da

cl
da

ao
bl
cl
di

au

ao

bl

bl

Ca
dI

Ca
da

al
bl
Ca
do

al

al

al

al

al

al

al

bl

bl

b,

bo

ba

bo

Ca
di

cl
dI

cl
da

bo

cl
di

Ca
di

Ca
da

x+

xy

cI
da

xy

X-

xy

+
-

+
+

X-

Memoria auxiliar y
aa
bo
Ca
do

aa
ba
Ca
di

au

ao

ao

aa

aa

aa

ba

bo

b,

bl

b,

bl

cI
di

cI
da

cI
do

cl
di

Co
di

Ca
do

al
bl
Ca
da

al

al

al

al

al

al

al

bl

b,

bl

bo

ba

ba

ba

Ca
di

cI
dI

cl
do

cI
da

C,
dI

Ca
dI

Ca
do

.---xy

xy

xy

y~
y+

158

~
y-

y+

+
'---

U
<{

o
o

X+

U
f-

O
f-

(f)

W
LL
,

.o

Figura 11/42 Diagrama lgico

aO bo

Co

x x

do\

y y

CONEXION
J

sA

&

~f---U
~SX

fi~
X

---_

rt;

rA

r----m

sB

S
R
--

sC
C+

S
R

&

S
R

---_

&

rC

sY

(fJ

.o
iQJ

--

C-

o
1W
LL
A

--

rB

--

o
o

B+

&

1&
I

o
:::
o

A+

S
R

~~

1&

rY

2::1
1&

sO

S
R

O+

-----

1&

1&
I

rO

l-D

1&
I

159

Figura 11/43 Diagrama lgico para la cadena de secuencia en la forma mnima

a, b, e, d1
a b Ca da

S7

CONEXION

S8

S5
S6

S3
S4

S1
S2

sA
rA

o
:::
o

o
O

1-

en
w

LL

>-

_Q

160

Figura 11/44 Diagrama lgico para la cadena de secuencia en la forma mxima

a, b . C, d,
CONEXION
ao bo Ca

S'3 S"

S9 S~

S,

Ss S3

dO~

L__

R
-

~I&J
[fj fR
L

sA

R_

rA
~~

~L

s8

A
S

A+

R
A

SB

B+

~R-rB
o
::
o

o
1-

-~

(5
(fJ

UJ

se

LL

>-

s:

re

~L

,_

lL~
L

e+

R
e

>-

>1 sO

0+

R
>1

0-

rO

-=Bin
lliJ
I

~~

~.-n
3nR
-=B-iR
L

I
I
I

161

Figura 11/45 Esquema de circuito neumtico para el diagrama KV

o
U

ro

-va
_D

O
o

ro
O

-v

_D

>-

U-

-v

()

:::

o
U -

O
O

1(J)

W
LL

>-

.Q

-- -

_D

o
_D

-v

ro
X
Cl-

z
O

LlJ

162

O
O

Ix

1>>-

-v

Figura 11/46 Esquema de circuito neumtico (cadena de secuencia mnima)

o
:::
o

o
o

1(/)

L1J
l.L

.o

co

C"\I

[j) [j)

('l

[j)

""1

L()

so o:

lO
r-- ro
[j) (/) [j)

163

Figura 11/47 Esquema de circuito neumtico (cadena de secuencia mxima)

j--l

~~

r:

L:~

--

TI

o
o
TI

40

~ c~

r~
L:

. I

t::::.

>-f-9

Q~D

--

-f---<

~~

~H

D~

u
o
U

u
t:::= ~

;>-----

s:' .

t-

Jff

o
ro -

l
~x;

H
ro

I
+t

~f:0
H
-

m w ~ ro m o
~ -

N M

_ _

(f)(f)(f)(f)(f)(f)(f)(f)(f)(f)(f)(f)(f)(f)

164

t
r

~
-

~L
__
_

O
1(/)

W
LL
>,

O
O

.o

o
:::
o
<{

11.7 Sumario
Al disear los circuitos para los sistemas de control de movimientos, hasta ahora se procedi intencionalmente de tal manera que el material tratado en los captulos anteriores poda utilizarse en circuitos combinatorios y el circuito diseado todava permaneca comprensible incluso para las personas encargadas
del trabajo prctico.
Hay que decidir de caso en caso si en un sistema de control de movimientos hay que emplear un mdulo
de reloj (paso a paso) o un circuito con un nmero mnimo de memorias auxiliares o un circuito en cascada. Los circuitos minimizados hasta un extremo slo exigen bajos costos en concepto de elementos y
conexiones, pero en el caso de perturbaciones son muchas veces ms difciles de mantener que los
circuitos establecidos con mdulos de reloj (paso a paso).
Adems, las cuestiones concernientes a la seguridad, que todava no se trataron tienen un papel muy
importante al disear circuitos. Los pasos de minimizacin que seran posibles conforme al diagrama KV,
en muchos casos, no pueden ser realizados por razones de seguridad o porque ciertos pasos de minimizacin no son posibles con determinadas tecnologas. Si, por ejemplo, hay que conmutar sin interrupcin
en circuitos sin contacto, puede ser necesario emplear contactos auxiliares adicionales para determinados pasos de conmutacin y de mando.
Como ya se dijo al comienzo del captulo 11,los sistemas de control de movimientos deben clasificarse en
el grupo de los sistemas de mando por programa. En estos sistemas, si no se trata de los de control de
movimientos, tambin se necesitan otros mtodos de diseo.

u
::

:i

El campo de aplicaciones de los sistemas de mando programables y libremente programables ir


aumentando. No obstante, hay que tener presente el procesamiento de las seales de los transmisores
de valor lmite en todos los sistemas de mando de mquinas, en los que se pregunte las posiciones finales
de partes de la instalacin. Las tablas de valores, los diagramas KVy los conocimientos de las funciones
lgicas sern, en tales ocasiones, una gran ayuda.

o
o

1(f)

W
LL

>.o

165

12. Lista de smbolos grficos importantes


Smbolos grficos
Procesamiento digital de informaciones
OIN 40700, Parte 14, Julio de 1976
lEC 117-15

American Standard Association


(Norma estadounidense)
ASA
Variante 1

ASA
Variante 2

Elementos lgicos binarios

fiD

Elemento y (ANO)

Elemento

O (OR)

Elemento

NO (NO)

nn
-D-D

fin

Elemento EXCLUSIVO-O
(EXCLUSIVE-OR)

o
1-

fB

Elemento

de equivalencia

Elemento
invertida

Y (ANO) con salida

Elemento

NANO

Elemento
invertida

O (OR) con salida

Elemento

NOR

LL
>,

.o

fiD

un

Elementos retardadores

Retardo, en general

Elemento retardador con indicaciofin


de los valores de retardo

Elemento

retardador

variable

t1

t2

--L_s~

167

DIN 40700
lEC 117-15

Norma estadounidense

Multivibradores biestables

Multivibrador biestable,
en general

ED

Multivibrador biestable con


indicacin de un comportamiento de conexin especial*
Mu,ltivibrador con comportamiento de adherencia,
memoria permanente*
Multivibrador biestable con
posicin bsica marcada
especialmente*

RS flip-flop biestable

RS flip- flop con entrada de reloj

o f1ip-f1op

JK p- flop

Multivibrador monoestable

!a~_bc-':

ffi
=El
U B
E= D
B

nn
-D-

*) Estos smbolos grficos no estn incluidos

168

en la norma lEC 117-15.

::

1-

o:
W

u,

>-

.o

(Q)

Smbolos neumticos
DIN 24300
Redaccin de noviembre de 1973
y smbolos especiales no estandardizados

Conversin de energa

Compresor

Bomba de vaco

'"

0=
Q=

Motor neumtico de volumen


constante, con un sentido
de flujo
o
::
o

o
o
f-C/)

Motor neumtico de volumen


constante, con dos sentidos
de flujo

LL.

>-

.c

Motor neumtico de volumen


variable, con un sentido
de flujo

Motor neumtico de volumen


variable, con dos sentidos
de flujo

Motor neumtico, de giro


limitado

Cilindro de simple efecto,


retorno por fuerza externa

IIII=====~
I

Cilindro de simple efecto,


retorno por muelle interno

I nA~\I\(\'"
\ A \ ~
V V V V
169

Cilindro de doble efecto,


con vstago simple

Cilindro de doble efecto,


con vstago doble

Cilindro diferencial de doble efecto,


con vstago simple
Cilindro de doble efecto,
con amortiguacin regulable
en los dos finales de carrera

11t:=1

~:

:I

11

:t

111
I

/VIf!

e
I

Cilindro telescpico de simple efecto,


retorno por fuerza externa

Cilindro telescpico de doble efecto


i

o
:::
o

Amplificador, multiplicador de presin,


para el mismo medio

o
fCI)

UJ
u,
>.

.c

Amplificador, multiplicador de presin,


para aire y lquido
~

Convertidor de presin
p. ej., neumtico-hidrulico

Mando y regulacin de energa


Vlvulas distribuidoras

Vlvula distribuidora 2/2,


cerrada en posicin de reposo

rn!J
p

A
Vlvula distribuidora 2/2,
abierta en posicin de reposo

w1J
p

170

..

,O)

_1

--

.,

A
V:I~ul?~istribid.ora.3/2,

,~elf'~:a
.e;N!)~sici6h' de reposo

....

...._. l'
,

,.

1Ii.~
.~~.'''O

!..

;~..

~.

A
V]i...
ulaJlistr'ibuido:ra 3/2,
Jti~!:ta'~n posi~iRhd repeso

~
P R

A
V~lyl,ll~.di~~ribuidora

P R

T .:.

...

3/3,

cejtada.en pesicin central

$
PR

1
J

A B

1I

N'lyuJd.is~ribidora 4/2
~

P R

A B

m!OO
P R

A B
Vlvula distribuidora 4/3,
posicin central de flotacin

11

lISI XI
P R

Vlvula distribuidora

5/2
~
SPR

A B
Vlvula' distribuidora
.cerrada en posicin

5/3,
central

Vlvula
, . distribuidora de varias
posiciones intermedias y dos
posiciones extremas

171

B A

Vlvula distribuidora, representacin


simplificada, p. ej., de 4 racores

Vlvulas de bloqueo
Vlvula antirretorno, sin muelle

Vlvula antirretorno, con muelle

Vlvula antirretorno, pilotada por aire

Selector de circuito

x~v

:::

<l:

o
o

1(f)

Vlvula de escape rpido

l.L

P~R

>-

..o

Vlvula de simultaneidad
(no est estandardizada)

x-Bv

Vlvulas de presin
Vlvula limitadora de presin,
ajustable

R
r-~

~_~'

Vlvula de secuencia, ajustable

172

Vlvula de secuencia, con escape


(funcin de 3 vas), aj-ustable
(no est estandardizada)

x~

A
Regulador de presin,
sin escape, ajustable

f-~
Lo.

P
A
Regulador de presin,
con escape, ajustable

:~
L.

PR
Vlvulas de caudal

o
f=
o
<!:

o
o

Vlvula de estrangulacin,
de estrechamiento constante
Vlvula con diafragma,
de estrechamiento constante

1-

:;::::soc:::

1\

(/)

LL

>-

.o

Vlvula de estrangulacin,
regulable, de accionamiento opcional

4-

Vlvula de estrangulacin,
regulable de accionamiento manual
simplificada

Vlvula de estrangulacin,
regulable, de accionamiento
mecnico y retorno por muelle
simplificada
Vlvula de cierre

Vlvula de cierre, representacin


simplificada

173

Vlvulas de caudal con antirretorno


en paralelo
Vlvula antirretorno y de estrangulacin,
regulable

I~I

Vlvula antirretorno y de diafragma,


regulable

Itlll

Transmisin de la energa
Fuente de presin

0--

Lnea de trabajo
Lnea de pilotaje, lnea de mando

---

Lnea de escape

------ -

Lnea flexible

<c:>

'1

Lnea elctrica

o
:::
o

o
(5

o
1(/)

Unin (rgida) de lneas

Cruce de lneas

--L

++

Lnea con escape

l'

Escape no recuperable

LJ
y

Escape recuperable

Lnea de presin,
cerrada

174

)(

LlJ
LL.

>-

.o
g

Lnea de presin y conducto


de alimentacin

-X~

Acoplamiento rpido, sin vlvulas de


bloqueo de apertura mecnica, acoplado

Acoplamiento rpido, con vlvulas de


bloqueo de apertura mecnica, acoplado

--<>-i

Acoplamiento rpido, desacoplado,


lnea cerrada por vlvula de bloqueo

)~

-e=e=

Derivacin rotativa, de una va

Derivacin rotativa, de dos vas

Silenciador

Acumulador neumtico (depsito)

---cJ-

o
(f)

-orKo-

Acoplamiento rpido, desacoplado,


lnea abierta

o
::::
o
oC{

LL

>-

.o

Filtro

Separador de agua, de accionamiento manual

Separador de agua,
de purga automtica

-<>-

y
y-

Filtro con separador,


de purga automtica

175

Desecador

Lubricador

Unidad de mantenimiento (filtro, regulador


de presin, lubricador y manmetro),
smbolo simplificado

Refrigerador
Accionamientos
Componentes mecnicos

Eje, de giro en
un sentido
Eje, de giro en los
dos sentidos
Enclavamiento, muesca

=+=

+
:==

o
:::
o

o
1-

Bloqueo (* smbolo del accionamiento


para desenclavar)

Dispositivo de desenclavamiento, instantneo

Articulacin simple

Articulacin con palanca


corrida
Articulacin con un punto fijo

Medios de accionamiento
Accionamientos musculares

en general

Pulsador

176

CJ

o:
LJ.J
LL

>-

.c

ZSQ

F:C
Fe

Palanca

Pedal

Accionamientos

meCnicos

c:C

Leva o pulsador

Muelle

wC

Rodillo

oC

Rodillo escamoteable
~
Sonda (no est estandardizada)
o
:::
o

es

o
1-

Accionamientos

elctricos

Electroimn,
de un arrollamiento efectivo

(j)

re

W
LL

>.

.o

Electroimn,
de dos arrollamientos de efecto contrario
Motor elctrico,
de giro continuo
~
Motor elctrico de paso a paso
~
Accionamientos

neumticos

Presin, directo

Depresin, directo

Presin diferencial

-r
--:re
~=n177

Centrado

por presin

Centrado

por muelles

~~

~~

Presin, indirecto

Depresin,

-te

(servo pilotaje)

indirecto
~

Presin, a travs de amplificador


(no est estandardizada)
Presin, a travs de amplificador
y presin, indirecto
(no est estandardizado)
Presin; este tipo de accionamiento
produce un comportamiento
alternativo
(no est estandardizado)

Accionamientos

-E1
o
:::
o

combinados

Electroimn y vlvula de servopilotaje


(mando previo)

lLC

o
t-

o:
LlJ

u,
;>,

.c

Electroimn o vlvula de servopilotaje (de mando previo)

Electroimn o mando manual con


muelle de reposicin

En general:
*: smbolo explicativo
(indicado en la nota de pie)

EL

Otros elementos

Manmetro
~

Manmetro

178

diferencial

Medidr de temperatura (termmetro)


~

Medidor de caudal

-v

Medidor de volumen

-W/

Presstato

X -- 2

Detector de presin
~

Detector de temperatura

o
::

o
oC(
o

o
1(/)

-V-

Detector de caudal

UJ
u,

>.o

Indicador
Smbolos especiales
Elementos de mando sin contacto

---

(no estn estandardizados)


Detector reflex

A
p

Tobera en general, tobera


emisora de barrera neumtica

1-

Tobera receptora alimentada,


de barrera neumtica

1:

p
A

Detector por obturacin de fuga

B-p

Barrera de horquilla

179

Contador de diferencia

Contador de adicin

180

Designaciones de racores
A,S,C ...

Lneas de trabajo (o de utilizacin)

Entrada de aire, empalme de aire comprimido

R,S, T ...

Salida, escapes

Lnea de fuga

Z,Y,X ...

Lneas de mando (o de pilotaje)

Segn CETOP RP68 (primera redaccin)

:::

~
o

o
1UJ

UJ
u,

>.c
@

2,4,6 ...

Lneas de trabajo (o de utilizacin)

Entrada de aire, empalme de aire comprimido

3,5,7 ...

Salida, escapes

Lnea de fuga

12, 14, 16, 18 ...

Lneas de mando (o de pilotaje)

Smbolos grficos elctricos


DIN 40713, abril de 1962

Smbolos
con
sin
representacin de los puntos de unin
Elementos de conmutacin
Elemento de conexin, contacto de trabajo
~

~
Elemento de desconexin, contacto de reposo

Elemento de conmutacin, conmutador

Elemento de conexin, contacto de doble


va y 3 posiciones

~t~

~
u
:::
u

o
o

1-

(/)

UJ

u,

>-

.c

(QJ

Elementos especiales de conmutacin


Elementos de conmutacin que no se desactivan automticamente
fuerza de accionamiento

Contacto de trabajo

Contacto de reposo

182

al dejar de actuar la

Elementos de conmutacin

con entrega prolongada de contacto (sujecin de contacto)

Contactos de trabajo
1 cierra antes de 2

Contactos de reposo
1 abre antes de 2

Conmutador sin interrupcin

J-------~
1(------J
~I

Conmutador sin interrupcin,


smbolo opcional

<t:

o
(5

Ul
UJ
u,

>.o

Contactos gemelos de reposo

Contactos gemelos de trabajo

IJ

Elemento de breve conexin,


contacto de limpiaparabrisas
Cont'actacin en ambos sentidos

Elemento de breve conexin,


contacto de limpiaparabrisas
Contactacin slo en el sentido de la flecha

183

Elementos de conmutacin

con puenteo de varias posiciones

Interruptor rnultlposlclonal, p. ej., de 6 posiciones.


En la posicin 1: los contactos 1y 3 estn
conectados, el 5 est abierto

Interruptor multiposicional, p. ej., de 4 posiciones.


En la posicin 1: los contactos 1 y 3 estn
conectados, los 2 y 4 estn abiertos.
(En la posicin 2: los contactos 2 y 4 estn
conectados, los 3 y 1 estn abiertos)

1I l'

123456

1I

)
11I

1 234

Elementos de conmutacin con cierre retardado del contacto


o interrupcin retardada del contacto

Contacto de reposo, de apertura retardada

I
Contacto de trabajo, de cierre retardado

+-~

o
::
o
-c
o

s
o
rw

en
u,

>.o

Contacto de reposo, de cierre retardado

--7-r'
1

Contacto de trabajo, de cierre retardado

Accionamientos

electromecnicos

y electromagnticos

Accionamiento electromecnico,
p. ej., con indicacin de un arrollamiento activo
Accionamiento electromecnico con indicacin
de un arrollamiento activo, smbolo opcional

184

-7-~

Accionamiento
arrollamientos

electromecnico
de refuerzo

Accionamiento
arrollamientos

electromecnico
con dos
de refuerzo, smbolo opcional

Accionamiento
arrollamientos

con dos

electromecnico
con dos
de refuerzo, smbolo opcional

Accionamiento
arrollamientos

electromecnico
opuestos

con dos

Accionamiento
arrollamientos

electromecnico
con dos
opuestos, smbolo opcional

Accionamiento
electromecnico,
de efecto vatimtrico

Accionamiento
electromecnico
con indicacin
de resistencia de corriente continua, p. ej., 500 O

o
:::
o
<x:
o

Accionamiento
electromecnico
con indicacin
de la variable elctrica que influye, p. ej.,
sobrepaso de una determinada intensidad de corriente

o
en
UJ

u.
>.o

Accionamiento
electromecnico
natural, p. ej., 20 Hz

con resonancia

Rel trmico

Accionamientos

electromecnicos

para rels y contactores

Accionamiento
electromecnico,
de excitacin retardada

Accionamiento
electromecnico,
de excitacin retardada

Accionamiento
electromecnico,
de excitacin y desexcitacin
retardadas

Rel polarizado

con imn permanente

Rel de apoyo

185

Rel de remanencia

Rel de corriente alterna

Otros smbolos de conmutacin

Frecuentemente, en la bibliografa estadounidense y en diversas instrucciones de programacin para


sistemas de mando libremente programables, se encuentran smbolos que se emplean para el diagrama
Ladder*. Estos smbolos son slo una forma diferente de representar los contactos de rels (contactos
de reposo y de trabajo), los interruptores, los pulsadores y los elementos de trabajo a los que se aplica
la corriente de mando (bobinas de rels y vlvulas, elementos electromecnicos).
Con estos smbolos se puede dibujar un diagrama Ladder partiendo de las ecuaciones de conmutacin.
Por otra parte, este diagrama puede ser convertido en circuitos empleando los elementos elctricos,
electrnicos y neumticos.

Smbolos para el diagrama Ladder


Contacto de trabajo (normalmente abierto)

o
::
o

Contacto de reposo (normalmente cerrado)

Accionamiento electromagntico, de un
arrollamiento (p. e]., bobina de rel)

1(J)

UJ

LL.

>.

.c

Accionamiento electromecnico, en general

En el diagrama Ladder se emplean, adems, smbolos especiales


y los interruptores.

Pulsador lmite (contacto de trabajo)

Pulsador lmite (contacto de reposo)

Interruptor de pulsador (contacto de reposo)

*) ladder (ingls) ~ escalera

186

-o-para los pulsadores lmites

~o---

Interruptor de pulsador (contacto de trabajo)

--o

o--

Interruptor de flotador (contacto de trabajo)

Interruptor de flotador (contacto de reposo)


~
Interruptor accionado por depresin
y presin (contacto de trabajo)

Interruptor accionado por depresin


y presin (contacto de reposo)

Interruptor accionado por corriente


de aire (contacto de trabajo)
o
::::o

"

lnterruptor.accionado por corriente


de aire (contacto de reposo)

(5

o
1-

C/)

UJ
LL

>..Q
@

Interruptor accionado por la


temperatura (contacto de trabajo)

e
~

-o...... o-~

lnteriuptor accionado por la


temperatura (contacto de reposo)

Interruptor accionado por aire


(contacto de trabajo)

Interruptor accionado por aire


(contacto de reposo)

Interruptor de excitacin retardada


(contacto de trabajo)

Interruptor de excitacin retardada


(contacto de reposo)
Interruptor de desexcitacin
retardada (contacto de trabajo)

Interruptor de desexcitacin
retardada (contacto de reposo)

..
187

Combinacin lgica X (AND) de tres variables (para accionar un rel)


segn DIN 40713

segn el diagrama Ladder

Lado de energa

Lado de masa

~aHbHc~
e

Combinacin lgica O (OR) de tres variables (para accionar un rel)


Lado de energa

Lado de masa
o
:::
o

o
(5

o
1C/)

LlJ

u..
>..c
iQ)

Circuito de autorretencin

T
Conexin

Conexin

_I_

K 1

Desconexin
Contactor 1

188

.,
Desconexin

Contactor 1

Enclavamiento

mutuo (p. ej., cuando cambia el sentido de rotacin)

segn DIN 40713

segn el diagrama

Ladder

Giro a izquierdas
Desconexin

Giro a
izquierdas

Desconexin

Giro a izquierdas
Giro a derechas

Giro a izquierdas

Giro a
derechas

Giro a
derechas

o
::::
~
o
i5

1(/)

UJ
u,

>-

.c

189

Indice

Funcin s 75
Funcin unidad
Identidad
Implicacin
Inhibicin
Inversin
Invertidor

Algebra de 800le 9
Algebra lgica 27, 44
Cadena de mando 9
Cadena de secuencia
140
Circuito de autorretencin
107
Circuito de contacto
15
Circuito de conteo 106
Circuito lgico 76, 82
Circuito de memoria 110
Circuito de retardo 102
Clases de sistema de mando 13
Codificacin
91
- Datos 95
- Sistemas numricos
91
Complemento
20, 23
Conexin en paralelo 19
Conjuncin
14
Conversin de seales 10

39, 53
33, 34, 39, 52
- de conmutacin 28, 30, 39, 51
- de distribucin
36, 39, 52
- de de Morgan 38, 39, 52

Ecuaciones de lgebra lgica 44


Ejercicios
24,40,64,82,98,117,147
Elemento lgico y (ANO) 14
Elementos de conmutacin
binarios 14
Elementos de efecto pared 17,20,23
Elementos de mando 14
Elementos temporizadores
102
Entrada de seales 10
Entrada invertid ora 28
Equivalancia
75, 79
Exclusivo - O (OR) 75, 79

190

75
75, 80
74,81
20
28

Leyes
- de absorcin
- de asociacin

Decodificacin
95,96,98
Diagrama de Karnaug-Veitch (KV) 48
Diagrama de mando 121
Diagrama desplazamiento-fase
121
Diagrama de Venn 45
Diagrama lgico (esquema lgico) 24
Disjuncin 18, 30, 75
Dominante
- en la activacin
107
- en el borrado 107
- para la seal que entra primero 107
Dualidad 38

Flip-flop
- RS 110,113
- Master-Slave
113
- JK-Master-Slave
114
Forma normal
- de operacin O (OR) 55,58
- de operacin Y (AND) 56, 58
Funcin bloqueo - Y (NOT-IF-THEN)
Funcin cero 74
Funcin NANO 76
Funcin NOR 74, 77
Funcin Peirce 74, 77
Funcin Sheffer 76

76

74,81

Mandos combinatorios
13,74
Memoria biestable
107
Mtodos de minimizacin
57,127,133
Minimizacin
57, 127, 133
Morgan, de 38, 39, 53
Multivibrador
- biestable
106
- monoestable
104
Negacin
14, 20
No equivalencia
75, 79

o
:::::
o

Operacin lgica NO (NOn


14, 20
Operacin lgica O (OR) 18, 30, 75
Operacin lgica y (ANO) 14
Operacin lgica normal O (OR) 55, 58
Operaciones lgicas bsicas 23

o
f(JJ

UJ

Procesamiento de seales
Producto de 800le 14
Puerta 110

u..
;>.
.c

10

Reglas
- formacin de bloques en el diagrama KV 61
Reglas de clculo
- lgebra lgica 27, 39
- operacin lgica O (OR) 30, 35, 39
- operacin lgica y (ANO) 28, 35, 39
- sumario 39
Retardo de desexcitacin
102
Retardo de excitacin
102
Salida de seales 10
Seal anloga 10
Seal binaria 11
Seal digital 10
Smbolos
- American Standards Association, ASA
(norma EE.UU.) 167
- diagrama Ladder 186
- electricidad
182
- neumtica
169
- procesamiento
digital de informaciones
Smbolos lgicos 14, 18, 21, 23, 167, 168
Sistema binario 92
Sistema decimal 92
Sistema hexadecimal
92

167

Sistema sedecimal 92
Sistema octal 92
Sistema de control de movimientos
Sistema de mando de secuencia
- mximo 141,144
- mnimo 142, 145
Sistemas numricos 91
Suma de 800le 18

121

Tabla de valores o de la verdad 15


Teora de conjuntos 45
Trminos mx. 56
Trminos mn. 55

o
f=
o
-c
o

o
1-

C/)

llJ
LL
;>,

.c
@

191

Conceptos de la tcnica de mandos


Bit

Abreviatura de un carcter o un nmero binario, cuando la diferencia no


tiene importancia. Tambin, unidad especial de la cantidad de decisiones
binarias.

Bloqueo

Bloqueo de una sealo de un paso de seal, mientras se aplique por lo


menos una seal de bloqueo.

Cadena de secuencia

Mecanismo de conmutacin que regula el desarrollo de los sistemas de


mando secuencial paso por paso. De n salidas existentes de la cadena
de secuencia, slo una tiene una seal de salida de un valor 1 durante un
paso. (En la neumtica frecuentemente la cadena de secuencia se califica,
incorrectamente, de etapa secuencial).

Circuito combinatorio

Un circuito digital, en el que hay una sola configuracin de salida para


cada configuracin de entrada.

Circuito combinatorio
elemental

Circuito combinatorio binario con una sola salida, que tiene el valor de
salida que se presenta una sola vez en la tabla de trabajo, slo cuando
los valores de todas las magnitudes de entrada son O 1. Como el valor
de la magnitud de salida binaria es 1 O,hay 4 tipos de circuitos combinatorios elementales: y (ANO), O (OR), NANO, NOR.

Cdigo

Una especificacin para una coordinacin


caracteres de una reserva con los de otra.

Configuracin de entrada

La combinacin de las seales con los valores Oy 1aplicadas a los terminales de entrada en un determinado momento.

Confirmacin

Una seal que tiene lugar como efecto directo de una instruccin.

Contador, asncrono

Contador, cuyos elementos de conteo conectan en una secuencia horaria


disparados por seales de transmisin en serie.

clara (codificacin)

de los

:::

Contador, sncrono
Elemento de funcin
bsica
Generador de seal
Impulso de ajuste
Invertidor binario
Lgica positiva

Margen H

Contador, cuyos elementos de conteo conectan simultneamente, disparados por seales de transmissin paralelas.
Elemento para realizar una funcin bsica (Yo ANO, O u OR, NO o NOT,
NANO, NOR, EQUIVALENCIA, NO EQUIVALENCIA, multivibrador monoestable y biestable).
Dispositivo que emite una seal necesaria para influir sobre un sistema
de mando.
El impulso de ajuste coloca los elementos de la memoria en su posicin
bsica.
Circuito binario con una entrada y una salida, en el que una seal de
salida con el valor 1produce una seal de salida con el valor Oy viceversa.
A pesar de que el trmino lgica no est contenido en las normas DIN
en la tcnica .de mandos binarios, frecuentemente se utiliza en relacin
con sta. En la:lqica positiva, el valor ms positivo de una seal correspondeal valor binario 1 y el menos positivo o negativo, al valor O.En
la llamada lgica negativa, el valor menos positivo de una sealo el
ms negativo corresponde al valor binario 1.
Aqul de los dos mrgenes de una magnitud elctrica binaria, que est
ms cerca a +
Aqul de los dos mrgenes de valores de una magnitud elctrica binaria,
que est ms cerca de Mecanismo de conmutacin que regula el desarrollo de sistemas secuenciales de mando paso por paso.
Una unidad funcional en un sistema de mando, que memoriza el programa
(memoria de programa) o datos (memoria de datos) en forma digital. En
el sentido propio de la palabra, tambin se entiende por memoria un elemento memorizador (multivibrador biestable).
CXJ.

Margen L

CXJ.

Mecanismo secuencial
de conmutacin
Memoria
(de un sistema de mando)

192

<t:

o
o
1(/)

W
LL

s:

Multivibrador

biestable

Circuito con slo dos configuraciones de salida estables.

Paso secuencial

La unidad funcional ms pequea de un programa en sistemas secuenciales de mando.

Registro

Un mecanismo de conmutacin con varios elementos de memoria


ordenados en forma de una cadena, en el que se memoriza (y transporta)
una informacin en cdigo binario.
Registro que sirve para memorizar y transportar informaciones en cdigo
binario.
Una seal, cuyo parmetro representa un mensaje o datos que consisten
nicamente de funciones continuas.
Una seal, cuyo parmetro representa un mensaje o datos que se componen nicamente de smbolos binarios.

Registro de
desplazamiento
Seal anloga
Seal binaria
Seal digital

Un smbolo, cuyo parmetro representa un mensaje o datos que se


componen nicamente de smbolos.

Seal secuencial

Seal de secuencia (o de reloj). Seal de un generador de secuencia, que


se emplea para abastecer a elementos de memoria de un sistema de
mando, que trabaja con ritmo sincronizado (sistema sncrono), a travs
de su entrada secuencial.

Smbolo binario

Cada uno de los smbolos de una reserva de caracteres, que consiste en


dos caracteres (p. ej., Oy 1,SI Y NO, L y H, y L).

Sistema de mando
anlogo

Un sistema de mando que trabaja predominantemente


logas en un sistema de procesamiento de seales.

o
::::
o

Sistema de mando
asncrono

Un sistema de mando que trabaja sin seal de secuencia. Los cambios


de seal de salida se producen nicamente con un cambio de las de
entrada.

Sistema de mando
binario

Un sistema de mando que trabaja predominantemente con seales


binarias dentro de un sistema de procesamiento de seales. Las seales
binarias de este sistema de mando no son componentes de informaciones
representadas numricamente.

Sistema de mando de
programa recambiable

Sistema de mando con una memoria programada empleando como


memorias de programa memorias de slo lectura, cuyo contenido puede
modificarse despus de la programacin nicamente con una intervencin mecnica (cambio del portador de programa).

Sistema de mando
libremente programable

Sistema de mando con memorias programables, que emplea memorias


de registro y lectura como memorias de programa. Todo el contenido de
estas memorias puede modificarse, incluso en una extensin muy
pequea, sin intervenir mecnicamente en el dispositivo de mando.

Sistema de mando
programado por medio
de conexiones

Sistema de mando, cuyo programa est especificado por el tipo de los


elementos funcionales y las conexiones de estos elementos. Sistemas
de mando, en los que la conexin de los elementos funcionales o la
coordinacin de seales externas se realizan mediante matrices de diodos, distribuidores de coordenadas o elementos semejantes, tambin
estn programados por medio de conexiones.

Sistema de mando
reprogramable

Sistema de mando programado con conexiones, en el que se han tomado


las previsiones para realizar cambios en el programa y para que estos
cambios puedan realizarse de forma sencilla.

Sistema de mando
secuencial

Un sistema de mando con desarrollo automtico paso por paso, en el


que el avance de un paso al siguiente del programa tiene lugar en funcin
de condiciones de avance muy determinadas.

Sistema de mando
sncrono

Sistema de mando, en el que el procesamiento de seales tiene lugar en


sincronizacin con una seal de secuencia.

Valor lmite

El valor de la magnitud de entrada de un elemento de seal lmite, en el


que la seal de salida binaria vara.

o
o

f(/)

W
LL
:>,
..Q

Ql

con seales an-

193

Bibliografa
Dokter F. Steinhauer J.:
Digitale Elektronik I und 11
Philips Fachbcher, Hamburgo 1975
Hasebrink J. P., Kobler R.:
Grundlagen der pneumatischen Steuerungstechnik
FESTO DIDACTIC, Esslingen 1975
Haseloff E., Ebner G., Elshuber K., Furch R.,
Graewert W., Locher A., Schwab H., Wolfram H.H.:
Das TIL-Kochbuch
Texas Instruments Deutschland GmbH, Munich 1975
Isernhagen R.:
Logischer Entwurf von Digitalschaltungen
VALVO GmbH, Hamburgo 1968
Meixner H., Kobler R.:
Einfhrung in die Pneumatik
FESTO DIDACTIC, Esslingen 1977
Multrus V.:
Pneumatische Logikelemente und Steuerungssysteme
Krausskopf, Mainz 1970
Schuh J. F.:
Grundlagen elektronischer Automaten.
Philips Technische Bibliothek, Eindhofen 1966
Stahl K.:
Industrielle Steuerungstechnik in schaltalgebraischer Behandlung
R. Oldenburg, Munich 1965
Wesierski L, Mslanka T., Matwijiszyn J.:
Zbior zadan z prezelaczajacych ukladow automatyki
Skrypty ucelniane, Akademia Gorniczo-Hutnicza im. St. STASZICA w KRAKOWIE 1977
Wstehube J., Lagemann K., Sickert K., Gebhardt A.:
Digitaltechnik mit integrierten Schaltungen
VALVO GmbH, Hamburgo 1971

194

o
:::
o
-c
o

(5

o
fCJ)

u..
>.o
@

C_

CRAFICAS

-eAPOLO
---~-