INSTITUTO POLITCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERA

MECNICA Y ELCTRICA
DEPARTAMENTO DE INGENIERA ELCTRICA

____________________________________________________________

SECCIN DE ESTUDIOS DE POSGRADO E INVESTIGACIN

Programa Doctoral
____________________________________________________________

Desarrollo de un sincrofasor en tiempo real para

lneas de transmisin elctrica.

Tesis que presenta

Armando Rafael San Vicente Cisneros

para obtener el Grado de

Doctor en Ciencias

en la Especialidad de
Ingeniera Elctrica

Director de la Tesis: Dr. Ral ngel Corts Mateos

Mxico, Distrito Federal 2010

Resumen
Se describen los algoritmos computacionales, el mtodo de medicin, el diseo y la
implementacin de un sincrofasor; el cual mide en tiempo real el ngulo de desfase
entre una misma seal o entre dos o ms seales de energa elctrica que se encuentran
ubicadas en puntos distantes. El sincrofasor consiste en un sistema Ground Position
System (GPS), un Procesador de Seales Digitales (DSP) y una computadora (PC). EL
GPS genera un pulso para sincronizar la medicin, el DSP calcula la amplitud y el
ngulo de las seales con respecto al pulso de sincrona, la computadora PC recibe los
ngulos y amplitudes del DSP, hace procesamiento, almacenamiento y realiza el clculo
del desfase. Tambin se describe un algoritmo para deteccin de fallas de sobrecorriente
en menos de un cuarto del perodo basado en las variaciones del ngulo del fasor.
Abstract
Development of a synchrophasor for the measurement of electric transmission line in
real time.

The computational algorithm, the measurement method, the design and the
synchrophasor implementation which measures in real time the angle of diphase
between the same signal or in between two or more electric energy signals that are
located in distant spots, are described. The synchrophasor consists on a Ground Position
System (GPS), a Digital Signals Processor (DSP) and a computer (PC). The GPS
generates a pulse to synchronize the measurement; the DSP calculates the amplitude and
the signals angle with respect to the synchrony pulse. The PC computer receives the
angle and amplitude measurements from the DSP, then it process the information, save
it and carry out the phase angle calculation. An Algorithm for Instant Overcurrent
Relays Based on the Angle Variations of Current Phasor line is also described.
 Temario

Resumen.
1. Introduccin.
1.1. Planteamiento del problema 1-1
1.2. Estado del Arte. 1-2
1.3. Objetivos. 1-5
1.4. Justificacin. 1-5
1.5. Aportaciones. 1-5
1.6. Organizacin de la tesis. 1-6

2. Desarrollo de algoritmos en tiempo real.

2.1. Algoritmo para el clculo del fasor. 2-1
2.2. Algoritmo para relevadores de sobrecorriente instantaneos
basado en la variacin del ngulo del fasor de corriente.. 2-9

3. Implementacin del instrumento.

3.1. Estado actual: 3-1
3.2. Clculo del fasor. 3-4
3.3. Medicin de los ngulos de desfase. 3-5
3.4. Requerimientos para la implementacin de un sicrofasor. 3-7
3.5. Especificaciones del sincrofasor a implementar. 3-16
3.6. Seleccin y justificacin de componentes. 3-20
3.7. Pruebas y calibracin de sensores y acondicionadores de seal. 3-30
3.8. Integracin del subsistema de sensores y acondicionamiento
de seal con el ADC del DSP. 3-37
3.9. Pruebas del sistema GPS. 3-38
3.10. Integracin de los subsistemas GPS, DSP y PC 3-47
3.11. Desarrollo de software 3-49

4. Pruebas y resultados.
4.1 Prueba para la medicin del desfase. 4-1
4.2 Pruebas de desfase de los sensores y acondicionadores de seal. 4-4
4.3 Pruebas del sistema conectado a una lnea de transmisin a escala
de 120 volts.1 4-8
4.4 Anlisis comparativo con equipos comerciales. 4-16

Conclusiones. 5-1

Referencias.
Apndices.
A1. Anlisis de la seal.
A2. Artculos
A.2.1. DSP-Microcontroller Implementations of a Simplified
Algorithm for Synchrophasor Calculation.
A.2.2. Construccin de un sincrofasor de bajo costo basado
en un DSP-Controlador.
A.2.3. Synchrophasor Design Based on a DSP-Microcontroller.
A.2.4. Algorithm for Instant Overcurrent Relays Based on
the Angle Variations of Current Phasor

ndice de figuras
Figura Tema Pgina
1 Sincronizacin de la medicin 1 -2
2.1 Diagrama a bloques del sistema de pruebas del algoritmo 2-6
2.2 Seales observadas en el osciloscopio, 1PPS y seal de referencia 2-7
2.3 Diferencia en la medicin de magnitud. 2-7
2.4 Diferencia en la medicin del ngulo. 2-8
2.5 Error de fase y amplitud que se produce cuando la frecuencia de la 2-10
seal es diferente de 60 Hz, (Obtenida de [68]).
2.6 Error de fase en una seal que vara de 59.8 a 60.2 Hz. 2-11
2.7 Diferencia de los ngulos periodo a periodo 2-11
2.8 Diferencia de los ngulos periodo a periodo con diferentes 2-12
amplitudes y en diferentes instantes
2.9 Zones of angular variation period to period with a failure of the 2-13
6.45% of amplitude.
2.10 Distintas diferencias angulares. La diferencia angular periodo a 2-13
periodo es la que ms variacin tiene cuando se presenta una falla.
2.11 Variacin angular en fallas presentes entre 90 y 270 grados 2-14
2.12 Variacin angular en fallas presentes entre 225 y 135 grados 2-15
3.1 Sistema de medicin 3-2
3.2 Sistema elctrico con la asignacin de un nodo de referencia 3-3
3.3 Convencin de signos en el flujo de potencia 3-3
3.4 Lnea corta de transmisin 3-3
3.5 Circuito equivalente de una lnea de transmisin 3-4
3.6 Niveles de posprocesamiento 3-5
3.7 Clculo del ngulo de desfase 3-6
3.8 Sincronizacin de la medicin 3-6
3.9 Proceso general del medidor 3-7
3.10 Diagrama a bloques general del sincrofasor 3-8
3.11 Acondicionador de seales 3-9
3.12 Acondicionador de nivel 3-9
3.13 Mtodos para la atenuacin: a) Con elementos activos, b) Con 3-10
elementos pasivos.
3.14 Circuito atenuador con filtro pasa bajas 3-10
3.15 Circuito offset a) mediante un circuito integrado voltaje de 3-11
referencia, b) mediante un divisor de voltaje
3.16 Sistema con procesador digital: a) Clasificacin de perifricos, b) 3-13
Diagrama a bloques ms general
3.17 Sistema mnimo 3-13
3.18 Deteccin del 1PPS: a) Por Poleo, b) Por Interrupcin 3-14
3.19 Sistema de comunicacin serial: a) Requerimiento ptimo, b) 3-15
Requerimiento mnimo
3.20 Sistema Procesador Digital 3-15
3.21 Diseo a bloques de la arquitectura del sincrofasor 3-20
3.22 Arquitectura del LC2407A [40] 3-21
3.23 Diagrama a bloques del modulo eZdspTM LF2407 [43] 3-23
3.24 Opciones para la comunicacin entre dispositivos seriales. 3-25
3.25 Sistema completo de comunicacin. 3-25
3.26 Diagrama de bode del filtro del TP. 3-26
3.27 Atenuador de corriente y filtro 3-27
3.28 Diagrama de bode del filtro del TC 3-28
3.29 Diagrama a bloques detallado 3-29
3.30 Proceso de acondicionamiento del sensor de voltaje. 3-30
3.31 Conexin de la fuente de voltaje de referencia offset con la seal 3-30
de voltaje.
3.32 Circuito de la fuente de voltaje de referencia offset. 3-31
3.33 Circuito del sensor de voltaje y su acondicionador 3-31
3.34 Forma de onda de la seal de voltaje calibrada 3-32
3.35 Proceso de acondicionamiento del sensor de corriente 3-33
3.36 Circuito del sensor de corriente y su acondicionador 3-33
3.37 Forma de onda de la seal de corriente calibrada 3-34
3.38 Subsistema de sensores y acondicionamiento de seal 3-35
3.39 Diagramas de Bode de los filtros a) TP b) TC. 3-36
3.40 Proceso de integracin y prueba 3-38
3.41 Visualizacin de la trama NMEA y el 1PPS 3-40
3.42 Visualizacin de las seales 1PPS de dos receptores GPS. 3-41
3.43 Sincrona entre 1PPS, Trama NMEA y seal de 60Hz a digitalizar 3-42
3.44 Proceso sincronizado de la medicin 3-43
3.45 Modo cero 3-44
3.46 Modo uno 3-44
3.47 Modo dos 3-44
3.48 Modos de operacin del multiplexor 3-45
3.49 Diagrama a bloques del MUX utilizando el AT89C2051 3-45
3.50 Diagrama de flujo y cdigo del programa del multiplexor 3-46
3.51 Diagrama esquemtico de la interconexin GPS, DSP, MUX y PC 3-48
3.52 Diagrama de flujo del programa principal 3-51
3.53 Diagrama de flujo de la rutina de servicio de la interrupcin 3-52
externa XINT1
3.54 Diagrama de flujo de la rutina de servicio de la interrupcin del 3-53
ADC
3.55 Diagrama de flujo de la deteccin de flujo de la trama NMEA 3-53
4.1 Diagrama a bloques del sistema de pruebas del desfase 4-1
4.2 Red de atraso 4-2
4.3 Oscilograma para un desfase de 1 indicado en el procesador 4-3
 central
4.4 Oscilograma para un mximo desfase de la red de atraso (28.08). 4-3
4.5 Oscilograma para un desfase de 28 indicados en el procesador 4-4
central
4.6 Diagrama del circuito de prueba de los TPs 4-5
4.7 Comparativo entre las seales de dos TPs 4-5
4.8 Diagrama del circuito de prueba de los TCs 4-6
4.9 Comparativo entre las selales dos TCs 4-6
4.10 Diagrama del circuito de prueba de un TP y un TC 4-7
4.11 Comparativo entre las seales de un TP y un TC 4-7
4.12 Prueba de los sincrofasores conectados una misma fase 4-8
4.13 Prueba de los sincrofasores conectados una misma fase, con una 4-9
conexin invertida
4.14 Lnea de transmisin a escala de 120 volts 4-9
4.15 Conexin de los sincrofasores con la lnea de transmisin a escala 4-10
4.16 Conexin de los sincrofasores con la lnea de transmisin a escala 4-11
4.17 Corriente de entrada vs corriente de salida 4-12
4.18 Voltaje de entrada vs voltaje de salida 4-13
4.19 Voltaje de salida vs corriente de salida 4-14
4.20 Voltaje de entrada vs corriente de entrada 4-15
4.21 Error en magnitud para una lnea trifsica balanceada a frecuencia 4-17
nominal (figura tomada de [65])
4.22 Error de magnitud 4-17
4.23 Sincronizacin entre la seal de 1 PPS y la seal elctrica (figura 4-17
tomada de [65])
4.24 Error de ngulo 4-18

ndice de tablas
Tabla Tema Pgina
2.1 Tabla de senos y cosenos 2-4
2.2 Clculo de la amplitud 2-4
2.3 Tabla del arcsin 2-6
2.4 Diferencia angular 2-12
3.1 Especificaciones generales del sistema 3-17
3.2 Especificaciones del subsistema GPS 3-17
3.3 Especificaciones de los sensores, del filtro, atenuadores y offset. 3-18
3.4 Especificaciones del ADC y Sistema Digital 3-19
3.5 Caractersticas del los perifricos del LC2407A [56] 3-22
3.6 Especificaciones tcnicas del mdulo ACE III GPS [48] 3-24
3.7 Conector heder de 8 terminales 3-38
3.8 Caractersticas del estndar NMEA 0183 3-39
3.9 Parmetros de la trama GGA del estndar NMEA 0183 [48] 3-39
3.10 Lenguajes de programacin para el TMS320LF2407 3-49
 Captulo 1
Introduccin

1.1 Planteamiento del problema

En la transmisin de energa elctrica a travs de lneas de transmisin y de otros
elementos de la red elctrica, se producen desfases no conocidos entre las seales de
corriente y voltaje. Estos desfases se deben a las cargas y a los flujos de energa,

El problema consiste en poder medir el desfase que presenta una misma seal elctrica
en dos puntos distantes.

En la interconexin de dos o ms generadores de energa elctrica, se requiere que las

seales de voltaje se encuentren en fase antes de ser interconectados a la red elctrica.

El problema consiste en poder medir el desfase entre dos seales elctricas de voltaje
diferentes que se encuentra en dos puntos remotos.

La medicin de las amplitudes en las seales elctricas distantes resulta sencilla ya que
en estos casos los voltajes que entregan los sensores de voltajes y corrientes se miden
con la misma referencia de voltaje que es tierra o cero volts. Para el caso de la medicin
del desfase se requiere tambin de una misma referencia, pero en este caso es temporal.
Con un mismo instrumento se pueden medir el desfase de una misma seal o de dos
seales diferentes de manera local, ya que ambas seales se estn midiendo con la
misma referencia temporal del propio instrumento. Esta referencia temporal que genera
el instrumento est nicamente referenciada con el tiempo en que fue energizado. Es
decir que, es aleatoria.

Para el caso de dos puntos remotos, resulta imposible hacer mediciones de fase con el
mismo instrumento en un mismo tiempo. Si se utilizan dos instrumentos diferentes,
cada una de las seales remotas quedaran referenciadas temporalmente a su propio
instrumento.

Partiendo de los razonamientos anteriores, el problema de medir el desfase en dos

puntos remotos ya sea de la misma seal o de seales diferentes, se reduce a poder
sincronizar ambos instrumentos con la misma referencia temporal. Es decir realizar una
medicin sincronizada del fasor como se puede apreciar en la figura 1., en donde, en
cada nodo se hace una medicin de amplitud V con un ngulo de fase en el
mismo instante de tiempo.

Captulo 1 - 1
 Figura 1. Sincronizacin de la medicin

Adems de la medicin de flujos de potencia, la medicin del fasor sincronizada tiene

actualmente diversas aplicaciones [1, 2], entre otras en relevadores de proteccin y en el
control de FACTS (flexible AC transmission systems). En el siguiente apartado Estado
de Arte se describen los avances que existen en la medicin sincronizada del fasor.

1.2 Estado del Arte

En 1983 Phadke y Thorp [1] proponen una tcnica para la medicin de la amplitud y
fase de una seal elctrica. En el clculo se aplica la transformada discreta de Fourier
(DFT) a un conjunto de muestras obtenidas de una ventana del tamao de un periodo.
La DFT es el algoritmo ms utilizado actualmente en el desarrollo de medidores
fasoriales.

En 1988 se desarrolla en el Tecnolgico de Virginia la primer Unidad de Medicin

Fasorial (PMU) sincronizada mediante un pulso de reloj proveniente de un sistema
satelital de posicionamiento global (GPS) [3]

En 1992 se instala por primera vez un sistema sincronizado va GPS a una lnea de
transmisin de 500kV [4].

En 1993 el sistema GPS (que en su inicio fue de uso exclusivamente militar) es

declarado para uso civil, con esto se inicia el desarrollo y la comercializacin de
medidores fasoriales sincronizados va GPS [5, 6, 7]. Siendo la empresa Macrodyne la
primer empresa en comercializarlos. En este periodo tambin se producen diversas
aplicaciones y publicaciones de los experimentos y experiencias generados durante la
instalacin de los primeros medidores [8, 9, 10, 11, 12, 13].

En 1995 se desarrolla el estndar IEEE 1344 en el cual se denomina a la PMU

sincronizada mediante un GPS como Sincrofasor. En el mismo estndar se define el
formato de los datos de salida de un Sincrofasor. En el 2001 se reafirma dicho estndar
[14,15].

Para el ao 2002 se estima que ya hay ms de una centena de sincrofasores en sus

diversas aplicaciones instalados alrededor del mundo y con algunas empresas
desarrollando equipos [3, 16, 17, 18].

Captulo 1 - 2
El 17 de agosto del 2007 se concede la patente MX 248117 titulada Rele protector con
capacidad sincronizada de medicin de fasor para el uso en sistemas de energa
elctricaa la empresa Schweitzer Engineering Laboratories, INC. Y resumen lo
siguiente : Se describe un sistema rel que obtiene valores de voltaje y corriente a
partir de una lnea de energa y utiliza un primer elemento de muestreo para muestrear
los valores de voltaje y corriente a intervalos de tiempo seleccionados. Las seales
muestreadas resultantes son utilizadas para la proteccin, control, monitoreo y
medicin en amplitud de sistema de energa. Las seales muestreadas son luego
muestreadas nuevamente a una velocidad que es seleccionada de un mltiplo de la
frecuencia del sistema de energa. Los resultados del re-muestreo son procesados por el
conjunto de circuitos de procesamiento para las funciones de proteccin incluyendo las
determinaciones de falla.

Actualmente adems de Macrodyne, inc. (www.macrodyneusa.com) y Schweitzer

Engineering Laboratorios (SEL) (www.selinc.com), existen otras empresas con el
mayor nmero de equipos instalados: Arbit Systems (www.arbiter.com), AMETEK
Power Instruments (www.ametek.com) [19]. La compaa SEL cuenta con dispositivos
equipados con la funcin de medida de fasores sincronizados reportando frecuencias
medidas a travs del sistema elctrico de potencia de los Estados Unidos de
Norteamrica y Monterrey Mxico [20, 21, 22].

En enero del 2008 se publica el primer libro relacionado con el tema: [23] Phadke, A.
G.; Thorp, J. S. Synchronized Phasor Measurements and Their Applications. Springer,
New York, January 2008. Los autores del libro son los que ms artculos han publicado
al respecto. El libro en esencia es una ontologa de dichos artculos.

El elevado costo de los sincrofasores comerciales es uno de los aspectos ms

importantes a destacar, por ejemplo, el modelo bsico que maneja la empresa
Schweitzer Engineering Laboratorios el SEL 734 con la nica funcin de medicin
fasorial con todas las opciones que incluyen software y conectores tiene un precio
$6,865US. El equipo ms completo de la misma empresa, el SEL 421 con todas las
opciones y que incluyen funciones de automatizacin y proteccin tiene un precio
$11,696US [24]. Por otro lado la empresa Arbiter Systems cuenta con el Analizador de
Potencia modelo 1133a que tiene un costo de $5,165 US sin incluir el software y
accesorios [25]. Los precios anteriores fueron consultados directamente de las pginas
de los fabricantes o de cotizaciones solicitadas, sin embargo, en la referencia [21]
pgina 2 se menciona un costo por nodo de $24,000 USD por sincrofasor dedicado.
Los 20 aos de desarrollo tecnolgico en sincrofasores se manifiestan en el modelo SEL
421que es uno de los ejemplos ms destacados del avance tecnolgico que hay en esta
materia. ste incorpora a parte de la funcin de medicin fasorial el sistema de
proteccin de lnea de alta velocidad, automatizacin, control y proteccin de lneas de
transmisin con funciones de distancia y direccionales de alta velocidad [24].

Informacin no publicada:
Analizando con detalle las referencias antes citadas se aprecia que preferentemente se
utiliza la DFT para el clculo del fasor y para la sincronizacin se utiliza el Sistema de
Posicionamiento Global (GPS). En cuanto a la construccin de un sincrofasor, el mayor
detalle se presenta en la referencia [13] en la cual se describe mediante un diagrama a

Captulo 1 - 3
bloques la construccin del sincrofasor Macrodyne modelo 1690, en donde se aprecia
que el equipo fue desarrollado con un microprocesador 68030. Sin embargo no hay
ninguna referencia en la que se indique con detalle el algoritmo computacional que
desarrolla la DFT [26, 27, 28, 29]. No se menciona como se establece el algoritmo de
sincronizacin entre el GPS y el sistema Adquisicin de datos Microprocesador,
tampoco hay descripcin (ni an a nivel de diagramas de flujo) del desarrollo del
software de los algoritmos de clculos matemticos, de los algoritmos de sincronizacin
entre los diversos perifricos y tampoco hay descripcin de los algoritmos de
comunicacin entre el microprocesador, el GPS y la PC. En cuanto al hardware, como
ya se mencion, la descripcin se reduce a diagramas a bloques. En resumen, no hay un
Know How [30] para el desarrollo y la constriccin de un sincrofasor.

1.2.1 Antecedentes del desarrollo de PMU sincronizados dentro de la

SEPI.

Se presenta este antecedente derivado de las propuestas de mejora del comit de tesis en
la reunin de examen cerrado.

En dicha reunin se present el desarrollo de un prototipo de sincrofasor al cual

denomin sincrofasor SF_SEPI 1. Este sincrofasor se desarroll para la medicin de los
fasores trifsicos de voltaje y de corriente en estado estacionario de una lnea de
transmisin de energa elctrica. En el prototipo SF_SEPI 1 se calculan en tiempo real
los seis fasores, utilizando una ventana de un perodo por cada seal cada vez que se
detecta el 1PPS del GPS. Se captura el estampado de tiempo y se transmiten cada
segundo a la computadora PC . La computadora recibe la informacin de dos
dispositivos SF_SEPI 1 y calcula fuera de lnea el rms , las potencias, el factor de
potencia y los ngulos de desfase entre seales () con el estampado de tiempo.

Para la validacin de la informacin entregada en dicho desarrollo, se decidi

implementar otro prototipo basndose en la documentacin generada. El siguiente
prototipo basado en la informacin entregada, fue desarrollado como trabajo de tesis de
maestra por el Ing. Carlos Cuvas, a este prototipo se le denomin SF_SEPI 2, El
prototipo SF_SEPI 2 calcula las componentes reales e imaginarias de las seis seales,
se transmiten a una PC y se calculan fuera de lnea (no en tiempo real) los fasores, la
frecuencia y las potencias. Cabe mencionar que en estos trabajos se consideraron y
utilizaron algunas normas y estndares, sobre todo el estndar IEEE 1344. Sin embargo
se dieron como vlidas y no se hizo una comprobacin experimental. En el trabajo
presentado Implementacin de un PMU Normalizado de la Ing Blanca Vernica
Hernndez Gmez se realiza dicha comprobacin.

Propuesta.
Dentro de las propuestas derivadas de la reunin con el comit de tesis, se plante como
mejora del SF_SEPI 1 el de ampliar las aplicaciones al estado dinmico y no
solamente en estado estacionario como se propuso originalmente. Dadas las
caractersticas de rapidez de algoritmo y el desarrollo embebido en un solo circuito
integrado (Embedded on-chip systems) se plantea la posibilidad de emigrar el PMU a
un PMCU (phasor measurement and control unit). Este tipo de dispositivos adems de

Captulo 1 - 4
las funciones del sincrofasor, incorpora funciones de monitoreo y /o proteccin de las
lneas de transmisin [3, 4].

1.3 Objetivos
1. Desarrollar un algoritmo de medicin fasorial en tiempo real.

2. Desarrollar un algoritmo para proteccin de sobrecorriente instantnea basado

en las variaciones angulares del fasor de corriente.

3. Disear y construir un sincrofasor.

4. Probar el funcionamiento del sincrofasor, midiendo la amplitud y la fase de las

seales de voltaje y corriente en los extremos de una lnea de transmisin
trifsica real o a escala.

1.4 Justificacin
La dependencia tecnolgica es sin duda uno de los factores que ms influyen en el
desarrollo y retraso econmico de un pas [31, 32]. En Mxico el avance tecnolgico en
el rea de sincrofasores tiene un rezago de por lo menos 20 aos, con el desarrollo de
esta tesis adems de que se acorta dicho rezago, se logra un importante abatimiento en
el costo del sincrofasor, a $1000 US aproximadamente. Adems de que el desarrollo
tecnolgico es el principal catalizador y precursor de la creacin de nuevas lneas de
investigacin.

Es durante el desarrollo tecnolgico en donde se generan las verdaderas necesidades de

investigacin. El desarrollo tecnolgico permite posicionarse en el estado del arte de las
cosas, adems de que permite comprobar la valides y utilidad de las teoras y adems
tambin permite validar la factibilidad de los algoritmos matemticos con las
tecnologas actuales. El desarrollo tecnolgico es necesario, tiene importancia y no es
sencillo.

El desarrollo tecnolgico propuesto en esta tesis permitir a estudiantes e investigadores

generar nuevos algoritmos matemticos y computacionales para la medicin monitoreo,
proteccin y control de sistemas elctricos. Los algoritmos tendrn la posibilidad de ser
probados en campo, se podrn abordar y generar tecnologas en otras aplicaciones tales
como protecciones, relevadores a distancia, control de FACTS, calidad de la energa y
otra descritas en los documentos referenciados en el apartado Estado del Arte. Por
ltimo, con el desarrollo de esta tesis se abre la posibilidad de poder generar fuentes de

Captulo 1 - 5
trabajo, recursos econmicos y financiamiento para otros proyectos de investigacin
bsica.

1.5 Aportaciones
Las aportaciones ms importantes que se presentan son:

Desarrollo original de un algoritmo computacional en tiempo real para el clculo

de la DFT, que mediante el uso de tablas (Look Up Tables) permite el clculo
del ngulo en cuatro instrucciones de lenguaje ensamblador.

Desarrollo original de un algoritmo para proteccin instantnea de sobre

corriente (en menos de un cuarto del periodo) basado en las variaciones
angulares del fasor de corriente.

Sistema de desarrollo para el diseo de instrumentos de proteccin, monitoreo y

control de sistemas elctrico.

Publicacin y presentacin de artculos en congresos internacionales IEEE:

o Algorithm for Instant Overcurrent Relays Based on the Angle

Variations of Current Phasor,San Vicente, R.; Corts, R.; Robles, J.;
Chong-Quero J.E IEEE International Conference on Industrial
Technology (ICIT 2008)

o DSP-Microcontroller Implementations of a Simplified Algorithm

for Synchrophasor Calculation Rafael San Vicente, Ral Corts,
Jaime Robles, J. Enrique Chong-Quero IEEE 2nd International
Conference on Electrical and Electronics Engineering and XI conference
on Electrical Engineering (ICEEE-CIE 2005).

o Synchrophasor Design Based on a DSP-Microcontroller San

Vicente, R.; Corts, R.; Robles, J.; Chong-Quero, J.E. IEEE International
Symposium on Intelligent Signal Processing (WISP2005).

Patente en tramite:
o Sistema de desarrollo para el diseo de instrumentos de proteccin,
monitoreo y control de sistemas elctrico (Development system for
instruments design of protection, monitoring and control of electric
systems.) con el bufete jurdico Uhthoff gomez vega & uhthoff, s.c
propiedad intelectual y derechos corporativos (Hamburgo 260 col.
Jurez CP 06600 D.F. Mxico tel. +52(55) 5533 5060)

Presentacin en el programa "eXpressDSP-Compliant Third-Party

Algorithms" de Texas Instruments del algoritmo XDAIS Medicin de RMS.

Captulo 1 - 6
 Documentacin del desarrollo del sincrofasor.
o Requerimientos para la implementacin.
o Alternativas de solucin.
o Especificaciones del sistema.
o Diagrama a bloques del sistema.
o Diagrama esquemtico del circuito.
o Diagrama de ensamblado del sistema.

El proceso de cmputo sincronizado.

o Diagrama de flujo del proceso de cmputo.
o Diagrama de flujo del programa.

1.6 Organizacin de la tesis

En el captulo 2 se presenta el desarrollo del algoritmo computacional en tiempo real
para el clculo de la DFT, que mediante el uso de tablas (Look Up Tables) permite el
clculo del ngulo en cuatro instrucciones de lenguaje ensamblador. Tambin se
presenta el desarrollo de un algoritmo para proteccin de sobre corriente instantnea
(en menos de un cuarto del periodo) basado en las variaciones angulares del fasor de
corriente.

En el captulo3 se presenta la implementacin del sincrofasor. En el apartado Estado

actual, se describe con detalle la informacin que hay al respecto, esta informacin se
utiliza como punto de partida. En el apartado requerimientos para la implementacin se
identifican los subsistemas mnimos necesario para la implementacin. Se presentan las
especificaciones del sincrofasor a implementar y a partir de stas se seleccin y
justificacin de componentes. Se describe la integracin y las pruebas de los siguientes
subsistemas:
Pruebas y calibracin de sensores y acondicionadores de seal.
Integracin de sensores y acondicionadores de seal con el ADC del DSP
Pruebas del sistema GPS.
Integracin de los subsistemas GPS, DSP y PC.
Desarrollo de software

En el captulo 4 se presentan las pruebas que se hicieron al algoritmo computacional y

al sistema completo. Con la finalidad de medir la exactitud del algoritmo computacional
propuesto las pruebas se realizaron directamente con el DSP interconectado al GPS sin
utilizar las etapas de sensores y acondicionamiento de seal. Se presentan tambin las
pruebas realizadas al conectar el sistema de dos sincrofasores a una lnea de transmisin
de 120 volts a escala. Finalmente se presenta un comparativo del sincrofasor
desarrollado en este trabajo con otros sincrofasores comerciales.

Captulo 1 - 7
 Captulo 2
Desarrollo de algoritmos en tiempo real

2.1 Algoritmo para el clculo del fasor

Todos los medidores fasoriales en servicio utilizan el algoritmo recursivo de la DFT

para el clculo del fasor, no se utiliza el algoritmo FFT ya que este requiere 2n muestras
de la ventana de datos, donde n es un entero positivo, adems de que se requieren tener
todas las muestras antes de hacer los clculos, mientras que con el algoritmo DFT se
pueden utilizar cualquier nmero de muestras (no necesariamente potencias de 2 como
en el caso de la FFT). Con la DFT se pueden hacer los clculos en forma recursiva, es
decir que en cada adquisicin se puede calcular el fasor. Se ha encontrado que con un
muestreo de 12 adquisiciones por periodo se puede calcular el fasor con la exactitud
requerida en las diversas aplicaciones, los relevadores de proteccin digitales utilizan
periodos de muestreo de entre 4fo y 40fo [6, 7, 8, 9]

Si la frecuencia varia, se presenta un error el clculo del fasor entonado a 60Hz, esto se
debe a que los datos muestreados en la ventana de tiempo de anchura fija no
corresponden a un ciclo entero de la seal y por lo tanto, no se satisface la condicin de
periodicidad de seal de la transformada de Fourier. En las referencias [20, 33, 34, 35,
36, 37] se describen otros algoritmos o mtodos para discriminar los errores por
variacin de de frecuencia, armnicos o componentes de CD, algunos de estos aspectos
como los armnicos de alta frecuencia y las componentes de CD se han minimizado
mediante el acondicionador de seal. Por otro lado, si se considera que la variacin de la
frecuencia afecta de la misma forma a dos o ms UMP en los extremos de una misma
lnea de transmisin elctrica, entonces el error se anula entre ellos, adems de que en
un sistema elctrico la frecuencia vara muy poco. El mtodo de la DFT es inmune a
harmnicos mltiplos de 60Hz

Algoritmo matemtico.

Para la medicin de la amplitud y fase de una seal elctrica se aplica la DFT a un

conjunto de muestras obtenidas de una ventana del tamao de un periodo.

Una seal cosenoidal esta representada en su forma polar o fasorial por

A (2.1)

Captulo 2 - 1
 A Z r 2 Zi 2 (2.2)

Zi
arctan
Zr (2.3)

2 n 1
2n
Zi j
N
X [n] sin
n 0 N
(2.4)

N 1
2n
X ncos
2
Zr (2.5)
N n 0 N

En donde las X n son cada una de las muestras y N es el nmero de muestras obtenidas
en la ventana de un periodo, para la implementacin que aqu se presenta se escogi un
nmero de 16 muestras, siendo el mnimo aceptable de 12 [2]. Este proceso de clculo
es aplicado en el sistema elctrico trifsico a cada una de las tres seales de 60Hz de
voltaje y de corriente.

El problema consiste en implementar con el mnimo de cdigo las ecuaciones (2.2),

(2.3), (2.4) y (2.5) en un DSP-Microcontrolador de punto fijo, con el cual solamente se
pueden efectuar instrucciones aritmticas de suma, resta, multiplicacin y divisin en el
mejor de los casos. En el apartado 2.1.2 (Pruebas del algoritmo) se muestran los
resultados.

A continuacin se presenta el desarrollo del programa, mostrando los clculos como

bloques y posteriormente se describe el algoritmo computacional que calcula el
algoritmo matemtico.

Algoritmo computacional. [38]

Se presenta un algoritmo computacional [38, 39] que mediante el uso de look up table
(LUT) y preprocesos se logra una reduccin de clculos, y por lo tanto, una reduccin
en el tiempo de proceso. Con la misma tcnica se presenta tambin un algoritmo para la
obtencin de la funcin trigonomtrica inversa en el clculo del ngulo de desfase.

Existen una gran diversidad de algoritmos computacionales que pueden realizar un

mismo algoritmo matemtico, sin embargo, para las aplicaciones del sincrofasor [37], la
optimizacin consiste en mejorar en orden de importancia:

El tiempo de procesamiento y
La minimizacin del cdigo

Captulo 2 - 2
La rapidez del procesamiento no necesariamente depende de la minimizacin del cdigo
sino de la velocidad de calculo (MIPS) del procesador, sin embargo, un cdigo
minimizado siempre ser el ms rpido en cualquier procesador.
La alta escala de integracin con la que actualmente cuentan los sistemas embebidos
tales como los DSP- Microcontroladores permite discriminar el problema de
requerimiento de memoria.

En este trabajo se presen dos tcnicas de programacin que permiten flexibilidad en

cuanto a la aplicacin del sincrofasor, el Pos proceso y el Preproceso.

Pos proceso. El pos proceso son programas que en lugar de ser ejecutados en el
medidor sincrofasor, son ejecutados en el procesador central. Si el medidor se conecta a
un procesador central, para concentrar, almacenar y analizar, se puede utilizar tambin
para procesar informacin que no se requiere de manera local. Los pos procesos pueden
ser:

Obtencin del valor de los fasor; calculados a partir de las componentes real e
imaginaria transmitidas por el sincrofasor y
Obtencin del valor de potencias.

Preproceso Si en un equipo de medicin digital de propsito especfico se conocen la

resolucin y los rangos, entonces se pueden desarrollar algoritmos computacionales a la
medida tal que, se pueda lograr el menor cdigo de programa. El preproceso evita
clculos repetitivos entre constantes, simplifica la programacin, y para los casos en que
se requiera rapidez, tambin reduce el tiempo de ejecucin del algoritmo matemtico.

El preproceso que aqu se presenta consiste en prepara en una tabla LUT con las
funciones trigonometras en formato de nmeros enteros. Esta tabla contiene el
resultado de las operaciones aritmticas entre los valores de las funciones y las
constantes que son requeridas en el clculo del fasor.

LUT para el clculo de la amplitud.

Si se desarrolla la ecuacin (2.4) sin tomar en cuenta el operador jse tiene que

2 2 15
Zi X 0 sin0 ... X 15 sin (2.6)
16 16

sin0 ... X 15 sin5.89

1 1
Zi ZX 0 (2.7)
8 8

La idea es generar la tabla del seno considerando la operacin con la constate 1/8 y
posteriormente multiplicar todos los productos 1/8 sin() por un nmero 2 n tal que, cada
uno de los productos queden como un numero entero y proporcionen la resolucin
deseada. La idea de multiplicar por 2 n es para que una vez que se regrese al valor
original con una divisin entre 2 n , se pueda realizar con simples rotaciones a la
izquierda, si es que el Microcontrolador no tiene la instruccin de divisin.

Captulo 2 - 3
Ejemplo para generar la tabla sin(), cos() y el clculo de la amplitud.

El menor nmero entero 1/8*sin()* 2 n se obtiene con n = 7, por lo tanto, la tabla se

puede realizar con n 7 en las tablas 2.1 y 2.2se presenta un ejemplo con n = 7 (27 =
128)

Tabla 2.1 Tabla de senos y cosenos

CteS Tabla sin CteC Tabla cos

n 2pn/16 1/8*sin() CteS* 128 1/8*cos() CteC*128
0 0.000000 0.000000 0 0.125000 16
1 0.392699 0.047835 6 0.115485 15
2 0.785398 0.088388 11 0.088388 11
3 1.178097 0.115485 15 0.047835 6
4 1.570796 0.125000 16 0.000000 0
5 1.963495 0.115485 15 -0.047835 -6
6 2.356194 0.088388 11 -0.088388 -11
7 2.748894 0.047835 6 -0.115485 -15
8 3.141593 0.000000 0 -0.125000 -16
9 3.534292 -0.047835 -6 -0.115485 -15
10 3.926991 -0.088388 -11 -0.088388 -11
11 4.319690 -0.115485 -15 -0.047835 -6
12 4.712389 -0.125000 -16 0.000000 0
13 5.105088 -0.115485 -15 0.047835 6
14 5.497787 -0.088388 -11 0.088388 11
15 5.890486 -0.047835 -6 0.115485 15

Tabla 2.2 Clculo de la amplitud

Seal X[n] X[n]*Tabla sin Zi/128 X[n]*Tabla cos Zr/128 Amplitud

117 0 83 1872 111 139
130 796 1922
127 1437 1437
123 1818 753
96 1536 0
51 754 -312
-6 -68 68
-64 -392 946
-108 0 1728
-136 833 2010
-140 1584 1584
-117 1730 716
-76 1216 0
-25 370 -153
36 -407 407
85 -520 1256

Captulo 2 - 4
LUT para el clculo del ngulo.

Una vez que se tiene la amplitud A y las componentes real Z r e imaginaria Z i , el

ngulo de desfase se puede obtener aplicando una de las tres funciones siguientes:
arctan, arcsin o arccos, si se analizan los argumentos de las tres funciones, Z i / Z r , Z i / A
y Z r / A respectivamente variando el ngulo de 0 a 90 se tiene que:

0 Zi / Zr (2.8)

0 Zi / A 1 (2.9)

1 Zr / A 0 (2.10)

El argumento de la funcin arctan (2.8) tiene discontinuidades difciles de manejar en el

DSP de punto fijo, mientras que en las funciones arcsin (2.9) y arccos (2.10) varan de 0
a 1 siendo la funcin arcsen ms apropiada para generar un LUT ya que esta vara en
forma ascendente de la misma forma que el ngulo.

Procedimiento para generar la tabla arcsin

Partiendo de que en las operaciones de divisin en lenguaje ensamblador se generan dos

resultados, el cociente y el residuo, se procede a realizar una tabla en donde con
cualquiera de los dos resultados se pueda obtener el ngulo. Como se puede observa,
todos los cocientes enteros de la relacin Z i / A son 0 excepto uno, cuando Z i = A , por
lo tanto, la idea es generar un conjunto de cocientes en fracciones de 0 a 1 cuyos
residuos sean enteros y que por lo tanto, se puedan utilizar como apuntadores de la
tabla. Se propone el siguiente procedimiento:

Se determina el tamao de la tabla, es decir el nmero de pasos que se requieren,

el nmero de pasos depende de la resolucin en grados que se desee. Por
ejemplo, si el registro apuntador es de 8 bits la tabla ser de 256 pasos del 0 al
255, esto no quiere decir que la resolucin sea 1/255 puesto que la relacin
Z i / A vara senoidalmente

Se generan entre 0 y 1 una lista de 256 cocientes cuyos residuos sean los enteros
del 0 al 255. Esta lista tiene la siguiente forma 0, 1/255, 2/255, , 255/255.

En la tabla 2.3 se muestra como ejemplo una porcin de la tabla de 256 pasos. De los
algoritmos aritmticos de la divisin se puede comprobar que para este caso el residuo
es igual al numerador

numerador = denominador * CocienteEntero + residuo (2.11)

pero como los cocientes enteros son cero.

numerador = residuo (2.12)

Captulo 2 - 5
 Tabla 2.3 Tabla del arcsin

= ArcSin(n/255)
residuo cociente Radianes Grados
0 0 0 0
1 0.00392157 0.00392158 0
2 0.00784314 0.00784322 0
3 0.01176471 0.01176498 1

255 0.99999999 1.5707962 90

2.1.2 Pruebas del algoritmo

En este apartado se presentan las pruebas y resultados obtenidos para la medicin de la
exactitud en la amplitud y la fase, tambin se presenta un anlisis del tiempo de proceso
para la obtencin del ngulo mediante una comparacin con el valor obtenido a travs
de la serie de Mac Laurin [38, 39].

En este trabajo se ha dado especial nfasis al algoritmo computacional y al uso del DSP-
Microcontrolador, por tal motivo, las pruebas aqu presentadas fueron realizadas sin el
uso del los sensores y acondicionadores de seal. Se utiliz un generador de funciones
para suministrar las seales elctricas directamente al ADC y un osciloscopio para
corroborar las mediciones. En la figura 2.1 se muestra el diagrama a bloques de la
prueba y en la figura 2.2 las seales observadas en el osciloscopio.

ADC
Generador de Funciones Hyper-
TTL a
DSP RS-232
terminal

IXNT1

GPS
1PPS Osciloscopio

Figura 2.1 Diagrama a bloques del sistema de pruebas del algoritmo

Captulo 2 - 6
 Figura 2.2 Seales observadas en el osciloscopio, 1PPS y seal de referencia

Resultados de las pruebas de amplitud.

Las pruebas se hicieron con un voltaje de 220 volts rms. Considerando el 20% por sobre
voltajes, se requiere que el medidor tenga un rango de hasta 264 volts rms o 374 volts
pico, de tal manera que el rango requerido par el instrumento es de 748 volts pico-pico.
El ADC de 10 bits permite tener un rango de 1023 volts pico-pico con una resolucin
de 1 volt (que es la resolucin requerida), por lo tanto, el rango del instrumento queda
de 0 a 511 volts pico. En la figura 2.3 se muestra la grfica de la diferencia entre el
voltaje de entrada y el voltaje medido.

2.5

2
Difference in volts

1.5

0.5

0
0 100 200 300 400 500 600
Voltage in volts

Figura 2.3 Diferencia en la medicin de magnitud.

El error mximo en el rango fue de 2 volts, 0.39% del rango total, lo cual es aceptable
para la aplicacin. Considerando los errores por cuantizacin del ADC que es de 1/2
LSB y los de redondeo, los resultados son los esperados.

Captulo 2 - 7
Resultados de las pruebas del ngulo de desfase.

Con una frecuencia exacta de 60.00000Hz el 1PPS se mantiene siempre en la misma

posicin con respecto a la seal a medir. Para mover la posicin relativa de ambas
seales (figura 2.2), se procedi a variar ligeramente la frecuencia de la seal
cosenoidal, (hacia arriba o hacia abajo, por ejemplo 60.00001Hz), una ves que se
encuentran en la posicin deseada se regresa a la frecuencia de 60.00000Hz para hacer
la medicin.

En la figura 2.4 se muestra la grfica de la diferencia entre el ngulo medido en el

osciloscopio y el ngulo medido por el instrumento. Las pruebas se hicieron con dos
tablas, una de 255 pasos y otra de 1023 pasos.

3.5
3
Difference in degrees

2.5
2
1.5
1
0.5
0
60 70 80 90
255 Steps
Degrees
1023 Steps

Figura 2.4 Diferencia en la medicin del ngulo.

El error mximo en el rango fue de 2 grados, 2.2% del rango total, lo cual es aceptable
para la aplicacin. El error en ngulos cercanos a los 90 grados se reduce aumentando
el tamao de la tabla

Anlisis temporal del algoritmo

Una alta velocidad de procesamiento mejoran las caractersticas funcionales del

instrumento para las aplicaciones en protecciones y control.
Como se mencion anteriormente, el tiempo de procesamiento de cualquier algoritmo,
depende en primera instancia de los MIPS del procesador, sin embargo, el algoritmo
que utiliza el menor nmero de instrucciones siempre ser el ms rpido. El clculo del
ngulo es realizado comnmente mediante la serie del arctan de Mac Laurin - Taylor:

z3 z5
tan 1 z z ...1 z 1 (2.13)
3 5
en donde z = Zi/Zr

Para lograr una precisin de 2 grados, la serie se extiende hasta el trmino z5/5 lo cual
implica al menos 10 operaciones y en el mejor de los casos el mismo nmero de ciclos.
Utilizando la funcin arcsen y la LUT aqu propuesta las operaciones se reducen a:

Captulo 2 - 8
 1. Zi/A => CocienteEntero (cero) y un residuo.

2. residuo => apuntador de memoria de datos => un ciclo.

3. instruccin TBLR (table read) => tres ciclos.

Por lo tanto, el algoritmo con LUT se realiza en cuatro ciclos de mquina del DSP.

2.2 Algoritmo para relevador de sobrecorriente

instantneo basado en la variacin del ngulo del fasor de
corriente.
El principal problema en la deteccin rpida de las falla (en menos de un cuarto del
periodo), es que dependiendo del momento en que se presenta la falla la evidencia de tal
es diferente, por ejemplo, si la falla se presenta cuando la seal normal se encuentra en
descenso despus del pico del semiciclo positivo, al muestrear la seal las medidas son
muy semejantes a las de la seal normal [40], [41], [20].

En condiciones normales de operacin las seales de corriente y voltaje son muy

semejantes a una seal senoidal pura, no obstante, cuando se presenta una falla o
disturbio muchas componentes transitorias son generadas y las frecuencias de las
seales son distorsionadas [42]. Se han hecho estudios de la diferencia angular entre las
tres fases cuando se presenta una falla [43]. Se han hecho estudios de la diferencia
angular en diferentes nodos de una red cuando se presenta una falla [44]. En este trabajo
se propone la deteccin de la falla mediante la diferencia angular muestra a muestra
entre los ngulos de desfase de la seal de falla y la misma seal un periodo antes de la
falla.

Para medir muestra a muestra el desfase de una seal, se utiliza el algoritmo recursivo
de la DFT. (RDFT) ste se utiliza por ser el ms ampliamente probado [42],[45]. Las
componentes reales e imaginarias se calculan con las siguientes ecuaciones:

X rk X rk 1
2
X k X k N cos 2k (2.14)
N N
2k
X ik X ik 1 X k X k N sin
2 (2.15)

N N

Captulo 2 - 9
Situacin Actual

En un sistema elctrico de potencia, la frecuencia del voltaje en cada lugar es

ligeramente diferente y siempre cambia, por lo tanto, se presenta un error en el clculo
del fasor entonado a 60Hz, esto se debe a que los datos muestreados en la ventana de
tiempo de anchura fija no corresponden a un ciclo entero de la seal y por lo tanto, no se
satisface la condicin de periodicidad de seal de la transformada de Fourier [46].

En la figura 2.5 se puede observar que para una variacin de frecuencia de 59Hz
(desviacin = -1) a 61Hz (desviacin = 1) se presenta un error de fase menor de 10
grados [46], por lo tanto, una diferencia de fase periodo a periodo en condiciones
normales de operacin en una red elctrica deber ser menor de 10 grados, ya que por
norma la mxima variacin en frecuencia en una red elctrica es de 0.5Hz (0.8% de la
frecuencia nominal)

Figura 2.5 Error de fase y amplitud que se produce cuando la frecuencia

de la seal es diferente de 60 Hz (desviacin = 0), Obtenida de [46].

En la figura 2.6 se muestran el error de fase periodo a periodo de una seal de 5

periodos que varia en incrementos y decrementos de frecuencia de 0.1 Hz. desde 59.8Hz
hasta 60.2Hz (en la figura se muestra nicamente el resultado). Como se puede observar
el mximo error de fase es de 3.5 grados. Por lo tanto, existen en todo momento
pequeas variaciones del ngulo de fase, sin embargo, cuando se presenta una falla, las
variaciones son ms evidentes. Como se demuestra ms adelante.

Captulo 2 - 10
 3

Phase error []
2
1
0
-1
-2
-3
0 0.02 0.04 0.06 0.08
time [seg]

Figura 2.6 Error de fase en una seal que vara de 59.8 a 60.2 Hz.

Algoritmo [69]

En una lnea de transmisin durante el da y en condiciones normales de operacin los

parmetros de las seales cambian muy lentamente (sin eventos de falla), de tal manera
que, en todo momento, un periodo de la seal normal es semejante al periodo que le
antecede. Por lo tanto, si comparamos el desfase de la seal con falla con el desfase que
debera de tener (el de un periodo anterior), es posible detectar la falla desde la primera
muestra inmediatamente despus de que ocurre.

La diferencia de ngulos de desfase periodo a periodo esta dado por.

= k k-N (2.16)

Si se calcula muestra a muestra los ngulos y se comparan las diferencias los valores
sern normales hasta que se presenta una falla, ver figura 2.7. (ms adelante se muestran
los criterios que determinan una diferencia de ngulos normales).

1 2 3
1 2 3

1 1 => Normal
2 2 => Normal
3 3 => Anormal

Figura 2.7 Diferencia de los ngulos periodo a periodo

En el siguiente apartado (simulacin) se grafican los clculos de las diferencias

angulares en una falla a tierra tpica [40], [41], [20]. Se presentan los clculos para fallas
presentes en diferentes instantes (ngulos) de la seal normal. Las lneas punteadas
acotan las seales en un cuarto del periodo despus de la falla. Adems de que se
presenta la diferencia angular periodo a periodo, se presentan otras relaciones como la
diferencia de las diferencias periodo a periodo, la diferencia angular muestra a muestra
y la diferencia de las diferencias muestra a muestra. Como se puede apreciar en las
grficas, la diferencia angular periodo a periodo es la que ms variacin tiene cuando se
Captulo 2 - 11
presenta una falla. En la tabla 2.4 se presenta un concentrado con diferentes variaciones
de porcentaje de amplitud en los diferentes instantes de falla.

Tabla 2.4 Diferencia angular

0 1.1 1.8 3.2 4.6 5.9 11.2 15.1 18.0 20.4 21.3
22.5 1.6 1.6 3.1 4.3 5.3 9.5 12.3 14.2 15.7 16.2
45 2.1 2.5 2.8 3.4 3.8 5.6 7.1 8.3 9.4 9.8
67.5 2.1 2.5 2.8 3.4 3.8 5.6 7.1 8.3 17.2 17.9
90 3.4 4.9 6.4 7.7 9.0 14.1 17.8 20.6 22.9 24.0
112.5 0.8 2.3 3.7 5.0 6.2 11.2 14.9 17.7 19.8 20.7
Failures Instant []

135 0.5 0.8 1.2 1.7 2.5 5.1 7.4 9.2 10.9 11.8
157.5 1.3 2.2 3.3 4.4 5.4 10.2 14.3 17.8 20.8 21.9
180 1.5 3.0 4.5 5.9 7.2 12.4 16.3 19.3 21.6 22.3
202.5 1.5 2.7 4.0 5.2 6.3 10.5 13.3 15.2 16.7 17.3
225 2.0 2.4 2.8 3.2 3.6 5.4 6.8 8.0 9.0 9.4
247.5 2.7 3.7 4.7 5.7 6.6 10.2 13.0 15.6 16.9 17.5
270 3.2 4.7 6.1 7.4 8.6 13.6 17.2 20.0 22.2 23.3
292.5 3.2 4.8 6.3 7.6 8.9 14.0 17.7 20.5 23.0 24.2
315 2.3 3.1 3.8 4.5 5.2 8.2 10.7 12.8 14.6 15.7
337.5 1.1 0.8 2.0 3.1 4.1 8.9 13.0 16.5 19.5 20.7
1.2 1.4 1.6 1.8 2.0 3.00 4.00 5.00 6.00 6.45
% of amplitude variation

En la figura 2.8, se presenta la interpretacin grfica de la tabla 2.4

Angular Difference
30 [ ]
20
10 h
0
0 45 90 135 180 225 270 315
Failures Instant [ ]
% of amplitude variation 1.2 1.4 1.6 1.8 2 3 4 5 6 6.45

Figura 2.8. Diferencia de los ngulos periodo a periodo con diferentes amplitudes y en
diferentes instantes

Como se puede apreciar, las variaciones de ngulo se hacen mnimas en los ngulos de
45, 135, 225 y 315 grados, que es cuando la seal se encuentra a la mitad del recorrido
de ascenso y descenso en ambos semiciclos, sin embargo, estas variaciones son
significativamente mayores a las variaciones normales que se presentan en una seal sin
falla y operando con mnimas variaciones de frecuencia (59.5 a 60.5 Hz) [47]. Figura

Captulo 2 - 12
2.9

Angular Difference [] 30
25 Failure zone
20
15
10 Tolerance zone
5 Normal phase angle
0 variation zone
0 50 100 150 200 250 300 350
6.45% of amplitude variation Maximum normal variationl Failure instant []

Figura 2.9 Zonas de variacin angular para una falla de 6.45% de amplitud (falla
proporcionada por CFE).

Simulacin
En esta simulacin se presentan las distintas diferencias angulares con las cuales se
experiment. Las lneas verticales punteadas limitan un cuarto del periodo de la seal
despus de una falla. En las figuras 2.10, 2.11 y 2.12 se presentas las grficas de dicha
simulacin. Como se puede observar, es posible detectar una falla elctrica midiendo la
diferencia de los ngulos de fase entre la seal de falla y la seal normal (la misma seal
de corriente un periodo antes). En la medida que se tengan ms muestras por periodo y
algoritmos de cmputo que calculen en lnea el fasor entre muestra y muestra, se tendr
la posibilidad de poder detectar las fallas desde sus facetas tempranas

[] Angular Difference
10

-10

-30 Time [seg]

Difference of the differences sample to sample

Difference sample to sample
Difference period to period
Difference of the differences period to period

Figura 2.10 Distintas diferencias angulares. La diferencia angular periodo a periodo

es la que ms variacin tiene cuando se presenta una falla.

Captulo 2 - 13
 90 Amplitude
8

0
time
-8
90 T
20

-5
time
-30

45
8 Amplitude

-8
45
20

-5

-30

315
8

0
time

-8

315
20

-5
time
-30

270
8

0
time
-8
270
20

-5
time
-30

Figura 2.11 Variacin angular en fallas presentes entre 90 y 270 grados

Captulo 2 - 14
 225
8

0
time
-8

225
20

-5

-30

180
8

0
time

-8

180
20

-5
time
-30

135 Amplitude
8

0
time
-8
135
20

-5
time
-30

Figura 2.12 Variacin angular en fallas presentes entre 225 y 135 grados

Captulo 2 - 15
 Captulo 3
Implementacin del instrumento

3.1. Estado actual

Como ya se mencion en el apartado estado del arte, en cuanto a la construccin de un
sincrofasor, el mayor detalle se presenta en la referencia [13] en la cual se describe
mediante un diagrama a bloques la construccin del sincrofasor Macrodyne modelo
1690, en donde se aprecia que el equipo fue desarrollado con un microprocesador
68030. Sin embargo no hay ninguna referencia en la que se indique con detalle el
algoritmo computacional que desarrolla la DFT [26, 27, 28, 29]. No se menciona como
se establece el algoritmo de sincronizacin entre el GPS y el sistema adquisicin de
datos Microprocesador, tampoco hay descripcin (ni an a nivel de diagramas de
flujo) del desarrollo del software de los algoritmos de clculos matemticos, de los
algoritmos de sincronizacin entre los diversos perifricos y tampoco hay descripcin
de los algoritmos de comunicacin entre el microprocesador, el GPS y la PC. En cuanto
al hardware, como ya se mencion, la descripcin se reduce a diagramas a bloques. En
resumen, no hay un Know How [30] para el desarrollo y la constriccin de un
sincrofasor.

3.1.1. Medicin fasorial sincronizada mediante GPS.

El GPS consta en promedio de una constelacin de 24 satlites activos. Los satlites se

encuentran girando en rbitas a 18000 kms de la superficie. Mediante rbitas cruzadas
que se repiten dos veces al da se cubre toda la superficie de la Tierra de tal forma que,
en todo momento del da, siempre y cuando se consideren las restricciones de
propagacin de las microondas, hay lnea de vista de varios satlites en cualquier
lugar de la Tierra.

El sistema proporciona a usuarios terrestres que cuentan con un receptor GPS varios
servicios entre los que se encuentran la medicin de las coordenadas geogrficas, la
altura al nivel del mar, la velocidad, la direccin del desplazamiento, la deriva
magntica en grados, la hora mediante el UTC (universal coordinated time) y la seal de
un pulso por segundo (1PPS) entre otros [5,48]

3.1.2. Seal de sincrona 1PPS

La seal de 1PPS es una seal TTL generada por el sistema GPS receptor (terrestre).
Por omisin, cada vez que se energiza el receptor, se genera el 1PPS aunque no se haya
detectado satlite alguno, una vez que se detecta por lo menos un satlite, el receptor
sincroniza el flanco de subida del 1PPS con la recepcin del UTC. La seal de 1PPS
tiene un ancho de pulso de 10 microsegundos, un tiempo de ascenso tpico menor de 20
nanosegundos y un periodo de un segundo con una exactitud de ms menos 100
nanosegundos. A su vez el UTC est sincronizado con un reloj atmico de Cesium de
alta estabilidad que contiene cada satlite, el reloj de cada uno de los satlites estn

Captulo 3 - 1
sincronizados entre si con un reloj maestro, de tal manera que, todos los satlites envan
el UTC virtualmente al mismo tiempo, el 1PPS llega a cualquier lugar de la tierra con
una exactitud de 1 microsegundo, que traducido a ngulo de desfase es de 0.021 grados.

Para cualquier aplicacin en donde se utilice el GPS para sincronizar, se deber usar el
flanco de subida del 1PPS ya que este se sincroniza a partir de la recepcin del UTC. En
la figura 3.1 se muestra el diagrama a bloques del sistema de medicin, el GPS terrestre
recibe la seal de uno o ms satlites, (para poder calcular las coordenadas terrestres por
ejemplo, se requiere que el receptor capte por lo menos tres satlites), una vez que el
receptor detecta una seal de buena calidad de por lo menos un satlite, decodifica el
UTC y lo trasmite en sincrona con la seal de 1PPS a cada uno de los medidores
fasoriales (PMU) [1,9]. Cada PMU utiliza la seal de 1PPS para sincronizar sus
respectivos temporizadores de muestreo, calcula el fasor y lo trasmite junto con el UTC
a un procesador central que es el que se encarga de calcular los desfases de cada nodo
de medicin.

GPS1 GPS2 GPSn

PMU 1 PMU 2 PMU n

(A1, 1) (A2, 2) (An , n)

Procesador Central

Clculo de los
ngulos de desfase

Figura 3.1 Sistema de medicin

3.1.3. Medicin de lneas de transmisin elctrica [49, 20]

Dado un sistema elctrico, en donde se asigna un nodo de referencia y un parmetro con

un desfase cero (figura 3.2) y se conocen para todos y cada uno de los dems nodos los
valores eficaces (rms) de los fasores de voltajes y corrientes, los valores de potencias
generadas o consumidas se calculan aplicando las ecuaciones correspondientes:
S VI * , P VI cos , Q VI sin , S P 2 Q 2 ,y F.P. cos , = , en
donde = ngulo de fase del voltaje, = ngulo de fase de la corriente

Captulo 3 - 2
 1 V10 3
I1I1

V3V3
I3I3
V2V2
I2I2

2
1
Figura 3.2 Sistema elctrico con la asignacin del nodo 1 como de referencia.

Con los valores de los fasores y aplicando las convenciones que se muestran en la figura
3.3 los problemas de flujos de potencia y prdidas en lneas de transmisin se reducen al
anlisis de un circuito elctrico [50].

+ Potencia absorbida

- Potencia suministrada
Figura 3.3 Convencin de signos en el flujo de potencia

Para medir la impedancia total en serie en una lnea de transmisin corta, figura 3.4 se
aplica la ecuacin [50]

V1 V2
Z (3.1)
I

En donde V1 , V2 e I son los fasores cuyos ngulos de desfase son 1, 2 y I

respectivamente.

V11 II V22

Figura 3.4 Lnea de transmisin corta

Captulo 3 - 3
Para la lnea corta de transmisin se tiene que la potencia real que fluye del nodo 1 al
nodo 2 a travs de la lnea de transmisin con impedancia Z, en donde R = 0 es:

V1V2
P12 sin 12 (3.2)
X
Las prdidas de potencia en una lnea de transmisin se pueden obtener con la suma
algebraica de las potencias

S P S1 S 2

Para medir la impedancia y la admitancia en la lnea de transmisin representada por un

circuito en PI (figura 3.5) se tiene que:

2(V1 V2 )
Z (3.3)
2 I 2 V2 Y

2( I 1 I 2 )
Y (3.4)
(V2 V1 )

I1 Z I2

Y Y
V1 V2
2 2

Figura 3.5 Circuito equivalente de una lnea de transmisin

3.2 Clculo del fasor

En el captulo 2 se demostr como mediante el proceso de la DFT se obtiene el fasor de
las componentes de 60Hz de las seales elctricas. En el algoritmo, primero se calculan
las componentes real e imaginaria del fasor y a partir de estos resultados se calcula la
amplitud y el ngulo de fase de la seal con respecto a la primera de las diecisis
adquisiciones de la ventana de clculo. En el apartado Medicin fasorial sincronizada
mediante GPS se describe la necesidad de contar con un procesador remoto, de estas
situaciones se desprenden dos ideas para el clculo del fasor.

1. Que en el sincrofasor de manera local, se calculen las componentes real (Zr)

e imaginaria (Zi) y que tambin en el mismo sincrofasor se calculen la

Captulo 3 - 4
 amplitud y la fase. Con este mtodo se podra calcular y visualizar en el
punto de medicin otras mediciones locales tales como potencias.

2. Que el sincrofasor calcule las componentes real e imaginaria, que el

sincrofasor transmita las componentes al procesador central y que el
procesador central calcule mediante un Posproceso las amplitudes, las
fases y otros parmetros de los nodos. Con este mtodo se liberara al
procesador del sincrofasor del clculo de la amplitud y la fase que para
ciertas aplicaciones no tendran ningn sentido de manera local.
3.
Posproceso. Si el sistema se conecta a un procesador, para concentrar, almacenar y
analizar, entonces se puede utilizar tambin para procesar. Se le da la connotacin de
posproceso porque el resultado final no se procesa o calcula en tiempo real, sino en un
tiempo posterior dentro del procesador. Con lo anterior se tiene la ventaja de que se
libera al sincrofasor de procesar informacin que no se requiere de manera local.

Dependiendo de las necesidades en conocer cierta informacin de manera local, el

posproceso se puede aplicar en diversos niveles, la ms bsica sera asignar al
sincrofasor nicamente la tarea de calcular las componentes real e imaginaria, es decir,
en donde la medicin local no aporte suficiente informacin y se requiere de por lo
menos la informacin de otro sincrofasor, por ejemplo, en la medicin en tiempo real de
nodos remotos de una lneas elctrica. Un nivel intermedio sera que el sincrofasor
calcule el fasor y que el procesador central dependiendo de la aplicacin genere los
clculos necesarios, tales como potencias. Un nivel mnimo de posproceso sera que el
sincrofasor calculase incluso las potencias y el procesador central calcule nicamente
los desfases. En la figura 3.6 se muestra mediante un esquema los dos niveles extremos

Transmite A y
Sincrofasor otros parmetros Procesador central remoto
Calcula Zi, Zr, A y
Calcula los desfases.
otros parmetros

a) Nivel bajo

Transmite Zi y Zr Procesador central remoto

Sincrofasor
Calcula Zi y Zr Calcula A , otros parmetros
y los desfases.

b) Nivel alto

Figura 3.6 Niveles de posprocesamiento

3.3 Medicin de los ngulos de desfase

Para calcular el desfase en un nodo determinado, es necesario que uno de los ngulos de
una de las seales, se seleccione como seal de referencia, con esta referencia el desfase

Captulo 3 - 5
de las seales de los dems nodos se calculan con una resta, como se puede observar en
la figuras 3.7 y 3.8

El procedimiento del clculo del desfase de las seales de la figura 3.7 se ejemplifica en
los siguientes pasos:

La referencia 1PPS se recibe al mismo tiempo en cada uno de los medidores.

Se calcula el ngulo de desfase de la seal medida en el nodo con respecto a la
referencia 1PPS, dando como resultado los ngulos 1 y 2; 1 y 2
respectivamente.
Cada medidor transmite por algn medio de comunicacin a un procesador
central los ngulos calculados junto con el tiempo especfico en el que se hizo la
medicin.
El procesador central calcula el desfase. Si se toma como referencia el medidor 1
(1). El desfase de la seal del medidor 2 con respecto a la seal del medidor 1
est dado por 2 = 1-2.
Para el resto de los nodos se sigue el mismo procedimiento, de manera genrica
se tendra que para el nodo n n = 1-n.
Con el fasor de cada uno de los nodos, se calculan otros parmetros tales como
Potencias, Impedancias y Admitancias.

Figura 3.7 Clculo del ngulo de desfase

Captulo 3 - 6
 Figura 3.8 Sincronizacin de la medicin

En la figura 3.9 se muestra el diagrama de flujo ms general del proceso

Clculo del fasor en cada uno de los nodos y

en cada una de las tres seales de corriente y voltaje

Clculo del desfase entre seales

Clculo de otros parmetros

Potencias, Impedancias y Admitancias

Figura 3.9 Proceso general del medidor

3.4 Requerimientos para la implementacin de un

sicrofasor.
En el apartado 3.1.1 Medicin fasorial sincronizada mediante GPS, se hizo una
descripcin general del sistema de medicin, en la figura 3.1 Sistema de medicin, se
muestra el diagrama a bloques ms general del sistema. Se empezar por definir los
requerimientos para el subsistema GPS. ste deber contar con una salida que
proporcione la seal 1PPS, deber contener tambin un canal de comunicaciones
mediante el cual se pueda consultar el UTC. Las seales elctricas a medir pueden
variar en amplitud y ser del orden de los cientos de volts y de amperes, por lo tanto, el
sistema deber contar con sensores y acondicionadores de seal que transformen la
amplitud de las seales a medir en seales que puedan ser introducidas a un Convertidor
Anlogo Digital (ADC). Una vez que se han digitalizado las seales, un procesador
digital se encarga de calcular el fasor. La seal de sincrona 1PPS del GPS, indica al
procesador el inicio de la primera de las N muestras de la ventana de clculo de la DFT,
para este diseo se seleccionaron 16 muestras [51, 52], por lo tanto, el periodo de
muestreo para las adquisiciones subsecuentes tendra que ser de 0.00104166 segundos
para la seal de 60 Hz. El UTC tambin deber ser recibido por el procesador digital

Captulo 3 - 7
para que junto con el fasor sean transmitidos al procesador central. De tal forma que
tambin es requerido un sistema de comunicaciones tanto locales como remotas.

En un sistema con procesadores digitales, la comunicacin entre el CPU, la memoria y

los dispositivos de E/S es del tipo maestro esclavo, en donde el CPU es el maestro, por
tal motivo, la seal de 1PPS debe ser detectada en primera instancias por el CPU y no
por el ADC como errneamente se han presentado en algunos diagramas a bloques de
los artculos citados en la referencia con los nmeros [3, 6, 8 y 20] En la figura 3.10 se
muestra el diagrama a bloque que ilustra los requerimientos anteriores.

GPS
Lnea elctrica de AC UTC
1PPS

Acondicionador de A Procesador
D Comunicaciones
seales digital
C

Comunicacin
remota

Figura 3.10 Diagrama a bloques general del sincrofasor.

Subsistema acondicionador de seales. Est constituido por los sensores de voltaje,

sensores de corriente, acondicionadores de nivel y filtros. Las caractersticas de este
subsistema dependen de dos factores principalmente: El rango de medicin de voltajes y
corrientes y el voltaje de conversin del ADC. En la figura 3.11 se muestra una primera
aproximacin de este subsistema.

Sensores. Como sensores de voltaje y de corriente se han venido utilizando los

trasformadores de potencial (TP) y los trasformadores de corriente (TC)
respectivamente, con las principales caractersticas de que aslan elctricamente el
sistema a medir con el sistema de medicin, presentan una alta impedancia de entra y
una baja impedancia de salida, existen actualmente una gran cantidad de fabricantes que
comercializan TP y TC par la deteccin en diferentes rangos de medicin de voltaje y
corriente. Dentro de los criterios de seleccin de los sensores se deben tomar en cuenta
principalmente los siguientes factores:

Que no distorsionen la forma de onda de las seales.

Captulo 3 - 8
 Que no exista desfase entre la seal medida y la entregada o que todos los
diferentes sensores tengan el mismo desfase.
Que el nivel de voltaje entregado por los sensores sean muy cercanos (por
arriba) al voltaje de entrada del ADC, que normalmente es de 0 a 5 de 0 a 3.3
volts.

3 TCs

Acondicionamiento de
nivel y Filtrado
V
V
3.3 5

3 TPs t
t

Acondicionamiento de
nivel y Filtrado

Figura 3.11 Acondicionador de seales.

El acondicionador de nivel, ajusta la seal a los niveles de voltaje necesarios para que
queden dentro del rango de conversin del ADC, que como ya se menciona es de 0 a 5
de 0 a 3.3 volts. El acondicionador de nivel est constituido por un atenuador (o
amplificador si es el caso) pasivo o activo, un filtro y un voltaje de referencia de CD. El
atenuador o amplificador permite el ajuste al nivel pico a pico de la seal. El filtro
permite el paso de la seal fundamental y las armnicas deseadas. El voltaje de
referencia de CD (voltaje de offset) se adiciona a la seal de AC entregada por el
atenuador para ajustar la seal, de cero volts al mximo voltaje del ADC. En la figura
3.12 se muestra un diagrama a bloques del acondicionador de nivel.

Sensor
ADC

Atenuador offset
o
Amplificador
y
filtrado

Figura 3.12 Acondicionador de nivel.

Atenuador. Cuando los sensores son de baja impedancia de salida, es ms deseable

atenuar que amplificar la seal, ya que la atenuacin se puede hacer con elementos
pasivos, mientras que para la amplificacin siempre es necesario utilizar elementos
activos. En la figura 3.13 se presentan los dos mtodos de solucin. En el caso de
utilizar elementos activos, los elementos ms probados y confiables son los

Captulo 3 - 9
amplificadores operacionales, que presentan una alta impedancia de entrada y una baja
impedancia de salida. Para el caso de utilizar elementos pasivos lo ms sencillo y
confiable es el divisor de voltaje. La baja impedancia de salida del TP hace del
atenuador por divisor de voltaje el circuito ideal.
a) b) R2 1k

Vi R1 Vo
Vi Zi Zo 0 Vo

R2

R1 1k
Figura 3.13. Mtodos para la atenuacin: a) Con elementos activos,
b) Con elementos pasivos.

Filtro. Dentro de las aplicaciones alternas para la que se ha pensado este sistema se
encuentra la del anlisis armnico y calidad de la energa, por tal motivo se ha decidido
incluir un filtro pasa bajas cuya frecuencia de corte se determina en las especificaciones
generales del sistema. Interconectando el divisor de voltaje con el filtro pasa bajas, se
tiene el diagrama de la figura 3.14

R1 Vo

Vi R2 C1

Figura 3.14 Circuito atenuador con filtro pasa bajas.

De donde
R2
Vo Vi (3.5)
R1 R2

1
fc (3.6)
2 p

p Req C (3.7)

R1 R2
Req (3.8)
R1 R2

1
fc (3.9)
RR
2 1 2 C
R1 R 2

Captulo 3 - 10
 (3.10)
H s
R2
R1 R2 R2 C1 R1 S

Offset. Conocidos los requerimientos de entrada del ADC, se pueden determinar los
niveles de voltaje del offset, que de manera genrica est dado por:

V ADC
Vofs (3.11)
2
en donde:
VADC Es el voltaje mximo de entrada del ADC

Existen dos mtodos comnmente utilizados para generar el voltaje de offset: utilizando
referencias de voltaje disponible en un circuito integrado y utilizando un divisor de
voltaje, la eleccin del mtodo depender del voltaje, del ADC que se seleccione, en la
figura 3.15 se muestran los circuitos para el offset.

a) b)
V
V Voff
Voff

Figura 3.15 Circuito offset a) mediante un circuito integrado voltaje de referencia, b)

mediante un divisor de voltaje

Subsistema ADC. La principal caracterstica a analizar para la seleccin del ADC es la

resolucin en nmero de bits. La velocidad de conversin no representa ningn
problema, ya que los tiempos ms lentos de conversin para los ADC actuales fluctan
en alrededor de los 32 microsegundos, lo cual significa que se pueden hacer 520
adquisiciones en un periodo de una seal de 60 Hz. Como el sistema est planeado para
sistemas trifsicos, por lo tanto se requiere medir tres seales de voltaje y tres de
corriente, de tal modo que el ADC deber contar con un mnimo de 6 canales. El ADC
entrega un nmero fijo de datos dependiendo del nmero de bits, es decir, que divide en
un nmero fijo de divisiones la seal de voltaje de entrada. Este nmero de datos o
divisiones (Ndiv) est dado por

Ndiv = 2n1 (sin incluir el cero) (3.12)

Por otro lado, la cantidad de divisiones requerida en la medicin (Ndiv), est

determinada por el rango de medicin, la resolucin de la medicin y se relacionan de la
siguiente manera:

LSR LIR
N div (3.13)
R
en donde:

Captulo 3 - 11
LSR es el lmite superior del rango, LIR es el lmite inferior del rango y R es la
resolucin.

De tal manera que el nmero de bits n necesarios para poder representar Ndiv a partir
del rango y la resolucin, se obtiene igualando (3.12) y (3.13)

LSR LIR
2 n 1 (3.14)
R

Despejando a n

LSR LIR
n 1
R
n (3.15)
n2

En la ecuacin (3.8) el nmero de bits que se obtiene puede ser un nmero fraccionario,
pero, como el nmero de bits solo puede ser entero, entonces:

LSR LIR
n 1
R
n REDONDEAR .MAS (3.16)
n(2)

Subsistema GPS. Dependiendo de la aplicacin, existen comercialmente diferentes

sistemas de receptores GPS. Desde los sistemas cerrados, en los cuales el medio para
obtener la informacin es mediante una pantalla de cristal lquido (LCD) y un teclado,
hasta circuitos integrados para desarrollar el receptor a la medida. Lo importante es que
el receptor GPS tenga la salida de 1PPS con el nivel de voltaje de 5 o de 3.3 volts para
que pueda ser detectada por el procesador digital. Y que adicionalmente, disponga de
una salida serial que normalmente es del tipo Transmisor Receptor Asncrono Universal
(UART) para la lectura de UTC. Existen diversos protocolos GPS de comunicacin de
los cuales se puede obtener el UTC, cada una de sus caractersticas se pueden consultar
en la referencia [48]. El protocolo estndar industrial NMEA 0183 (National Marine
Electronics Association) (Trimble Navigation Limited, 2000) resulta ser el ms
econmico y sencillo de utilizar, requiere de una sola va de comunicacin (simplex) y
utiliza el cdigo estndar ASCII. Otros protocolos adems de ser de dos vas (full
duplex), requieren del desarrollo de software para la interpretacin de los comandos en
cdigo binario, por otro lado, el NMEA por su estatus de protocolo estndar, es
manejado por la mayora de los receptores GPS.

Subsistema procesador digital. Todos los sistemas con procesadores digitales estn
compuestos por una unidad central de procesos (CPU) y perifricos. Los perifricos en
un sistema digital son el oscilador, las memorias y los dispositivos de entrada y salida
(E/S). El mnimo de perifricos requeridos por un sistema digital son el oscilador y la
memoria de programa ver figura 3.16.

Captulo 3 - 12
 b)

CPU
Perifricos

a)

CPU Oscilador
(osc)

Memoria

E/S

Figura 3.16 Sistema con procesador digital: a) Clasificacin de perifricos, b) Diagrama

a bloques ms general.

Al mnimo de componentes que constituyen al sistema digital, se le agregan los

perifricos requeridos para el clculo del sincrofasor. Para poder determinar los
perifricos necesarios, se parte del siguiente anlisis.

Requerimientos del sistema mnimo: El mnimo de perifricos necesarios que permiten

hacer funcionar a un procesador son el oscilador y la memoria de programa, el oscilador
proporciona los pulsos de reloj que necesita la unidad de temporizacin y control del
procesador para ejecutar en cada pulso una o ms de las micro instrucciones que
componen una instruccin. La memoria de programa almacena los cdigos de operacin
de las instrucciones que componen el programa del sincrofasor. Actualmente existen el
mercado memorias de programa no voltiles desde 8Kbytes, la cual por comparacin
con otras aplicaciones, es suficiente para albergar el programa del sincrofasor, ver figura
3.17
OSC CPU
Memoria de Programa

Figura 3.17 Sistema mnimo

Requerimientos de perifricos para el clculo del algoritmo de la DFT: Adems del

ADC que ya se mencion, los clculos derivados de la DFT generan la necesidad de
tener variables o localidades de memoria en donde se vayan almacenando los clculos
matemticos, este almacenamiento se hace en memoria RAM al igual que la memoria
de programa, existen en el mercado memorias RAM desde 8Kbytes, que como el
sistema no est pensado para funcionar como Dataloger es suficiente.

Requerimientos de sincronizacin: La entrada del 1PPS al procesador puede ser de dos

formas. La primera opcin es conectar el 1PPS a una entrada de un puerto paralelo, para
detectar mediante poleo la presencia del 1PPS, es decir, que utilizando un lazo (loop) de
instrucciones se tendra que revisar constantemente la entrada para detectar la presencia

Captulo 3 - 13
del pulso. La segunda opcin es conectar el 1PPS a una interrupcin del procesador a
travs de un controlador de interrupciones, ver figura 3.18. La segunda opcin permite
al CPU realizar otras tareas mientras llega el pulso, adems, la mayora de los
procesadores digitales, llmense microprocesador, microntrolador o DSP, cuentan con
terminales para interrupciones externas, por lo tanto, se recomienda que la seal del
1PPS sea detectada por hardware mediante una interrupcin externa que pueda ser
activada con los flancos o transiciones de subida del pulso [48].

b)
Controlador de
INT 1PPS
Interrupciones

CPU

a)
Bus

Puerto Paralelo 1PPS

CPU

Figura 3.18 Deteccin del 1PPS: a) Por Poleo, b) Por Interrupcin

Despus de detectado el flanco de subida del 1PPS, se procede a la adquisicin del

conjunto de las 16 muestras en la ventana de un periodo de la seal de 60Hz, para tal
efecto, se deben de generar los perodos de muestreo de 0.001041666 segundos
(frecuencia de muestreo de 960Hz). Para generar con exactitud dichos periodos, se debe
utilizar un temporizador que sincronice a su vez a la seal para el inicio de conversin y
de muestreo y retencin (S/H) del ADC. El temporizador deber tener una bandera de
sobre flujo o una salida por comparacin que se utilice como seal de sincrona.

Requerimientos de comunicacin: Como ya se mencion en el subsistema GPS, el UTC

es transmitido mediante un sistema de comunicaciones del tipo UART. Para la
comunicacin remota, ya sea mediante MODEM o Tarjeta de Internet a travs de una
PC local se utilizan los sistemas de comunicacin serial UART en estndar RS-232 o
mediante USB. Por lo tanto, el puerto serial tendra que ser del tipo UART y/o USB.
Como se mencion en el apartado Medicin de los ngulos de desfase, despus de
que el sincrofasor recibe el 1PPS, el UTC y calcula el fasor, transmite la informacin al
procesador central, de lo anterior se deduce que el requerimiento mnimo del puerto
serial es de un receptor (del GPS al Puerto serial) y un transmisor (del Puerto serial al
procesador central). Sin embargo para ciertas aplicaciones sera probable que se
requiriese una comunicacin del procesador central al puerto serial del sincrofasor. En
la figura 3.19 se muestran ambos requerimientos.

Captulo 3 - 14
 GPS
b)
UTC
CPU Bus
RX
Puerto Serial Sistema de Comunicacin
TX Remota

a) GPS

UTC
CPU Bus
RX
Puerto Serial Sistema de Comunicacin
TX
RX Remota

Figura 3.19 Sistema de comunicacin serial: a) Requerimiento ptimo, b)

Requerimiento mnimo

Otros requerimientos: Los perifricos descritos anterior mente son suficientes para el
desarrollo del sincrofasor. Si se requiriese algn ajuste o programacin de parmetros al
sincrofasor, este lo podra hacer el procesador central mediante el canal de
comunicaciones bidireccional (inciso a) fig 3.19). Sin embargo si se desea que de
manera local se programen parmetros o se visualicen mediciones, es necesario que se
agreguen puertos paralelos mediante los cuales se conectaran las interfases con el
usuario, por ejemplo, teclados y pantallas, los cuales se pueden conectar en un puerto
paralelo de 16 bits. En la figura 3.20 se muestra el diagrama a bloques general del
subsistema Procesador Central con los subsistemas de comunicaciones y el ADC.

OSC CPU
Memoria de Programa

GPS
ADC Memoria de Datos
IPPS UTC
S/H
Controlador de
Interrupciones

Temporizador
Local
Puerto Serial
Remota

Puerto Paralelo

Figura 3.20 Sistema Procesador Digital

Captulo 3 - 15
3.5 Especificaciones del sincrofasor a implementar
Partiendo de la aplicacin propuesta para el sincrofasor y de los recursos disponibles
para el desarrollo y pruebas, se proponen las siguientes especificaciones generales. Para
la medicin de los parmetros de las lneas de transmisin, es suficiente una resolucin
de un grado en la medicin de la fase y de un volt en la medicin de la amplitud. Con
respecto al rango en la medicin de la amplitud, se propone de 0 a 120 volts (ms 20%
debido a sobretiros ocasionados en las fallas), considerando que este es el rango de
funcionamiento de la lnea de transmisin a escala con la que se cuenta en el laboratorio
de pruebas, las especificaciones anteriores se describen en la tabla 3.1

Partiendo de los requerimientos de diseo y de las especificaciones generales del

sincrofasor, se generan las especificaciones de cada subsistema, las de algunos ya
vienen dadas desde los requerimientos de diseo, por ejemplo, las del subsistema GPS,
sin embargo, la mayora se definen con las especificaciones generales. En la tabla 3.2 se
resumen las especificaciones del subsistema GPS.

Captulo 3 - 16
 Tabla 3.1 Especificaciones generales del sistema

Especificaciones Generales

Requerimientos de medicin Caractersticas

Fases 3 fases

Frecuencia 60 Hz

Anlisis armnico 9 armnica

Rango de medicin en voltaje* 0 a 120 volts + 20%

Resolucin en voltaje* 1 volt

Rango de medicin en corriente* 0 a 5 amperes

Resolucin en corriente * 0.1 amperes

Rango del ngulo de fase 0 a 359 grados

Resolucin del ngulo de fase 1 grado

*Estos valores estn determinados por los transformadores de corriente y voltaje (TC
TP) utilizados, por tal motivo, los rangos y la resolucin se pueden determinar
cambiando dichos transformadores.

Tabla 3.2 Especificaciones del subsistema GPS

GPS
Requerimientos Captulo 4 Caractersticas

Periodo T = 1s
IPPS
Amplitud 5V 3.5V

Disponible en puerto serial UART

UTC
Protocolo NMEA

Especificaciones de los sensores. Para el caso de los TP, considerando el 20%

adicional por voltajes de sobretiro en el rango de medicin para lneas de 120 volts, se
tiene que el rango de medicin contemplando el sobre tiro es de 144 volts, si se ajusta a
valores comerciales de TP, se tiene que el TP ms apropiado es el de 240 a 12 volts, de
tal forma que, como acondicionador de nivel, se tendra que utilizar un atenuador. Para
el caso de los TC, los modelos comerciales tienen una relacin de conversin de XX:5
en donde el valor XX corresponde a la mxima corriente de entrada y el 5 a la mxima

Captulo 3 - 17
corriente de salida proporcional a los amperes de entrada. Como el rango total de
corriente a cubrir es de 0 a 5 amperes, entonces, se requiere de un TC con una relacin
de corriente de 5:5. De tal forma que con una resistencia de 1 ohm se tiene un voltaje de
salida de 5 volts, que es uno de los mximos voltaje de entrada estndar de los ADC.
En el caso de emplear un ADC de 3.3 volts, entonces se tendra que utilizar un circuito
atenuador. En la tabla 3.3 se concentran las especificaciones del sensor.

Especificaciones del filtro, atenuador y offset. Como se indica en los requerimientos

generales del sistema, el sincrofasor est planeado para realizar, medicin de armnicos,
de tal modo que si se desea analizar hasta el 9 armnico, un filtro pasa bajas con
frecuencia de corte de 540 Hz. es el adecuado. Sin embargo una frecuencia de corte de
1kHz. es recomendada en el estndar 519 de la IEEE [53], en donde se estipula que: El
efecto de interferencias producidas por corriente y/o tensiones no es uniforme a lo largo
de todo el espectro de audio. Los equipos de comunicaciones en combinacin con el
odo humano, presentan una sensibilidad para audiofrecuencias que tiene un mximo a
una frecuencia cercana a 1,000 Hz.

Los TP y los TC, entregan voltajes de salida por arriba de 5 volts, que es el mximo
voltaje de entrada de los ADC, por lo tanto, independientemente de que el voltaje del
ADC sea de 5 o 3.3 volts, el acondicionador de nivel es del tipo atenuador. En el caso
de que el ADC sea de 5 volts y la impedancia de salida del TC sea la apropiada,
entonces se puede hacer una conexin directa del TC al ADC. De acuerdo a la ecuacin
(3.11) el voltaje de offset dependiendo del voltaje del ADC pudieran ser 1.66 volts o 2.5
volts. En la tabla 3.3 se muestran las especificaciones.

Tabla 3.3 Especificaciones de los sensores, del filtro, atenuadores y offset.

Sensores

Requerimientos Caractersticas

Voltaje de entrada 240V

TP
Voltaje de Salida 12V @ 500mA

TC Relacin de Corriente 5:5

Atenuador TP Divisor de voltaje de 12 a 5 3.3V

Atenuador TC Seguidor de Voltaje

Circuito Offset Voltaje de referencia de 2.5V 1.66V

Especificaciones del ADC. El rango de voltaje considerando el 20% de sobretiro es de

0 144 volts, que en volts pico son 203.64 volts y 407.29 volts pico-pico, aplicando la
ecuacin (3.16) utilizando un volts de resolucin, se tiene que n = 9 bits. Por lo tanto se
selecciona un ADC de 10 bits. Las dems especificaciones se generaron en los
requerimientos de diseo.

Captulo 3 - 18
Especificaciones del Sistema Digital. Para la aplicacin del sincrofasor en la medicin
de lneas de transmisin, midiendo el fasor cada segundo, la seleccin de la CPU se
queda con un mnimo de limitaciones, pudiendo realizar esta tarea un microncontrolador
o un microprocesador o un DSP de 8 o ms bits, sin embargo, si se desea que el mismo
sistema se emigre a otras aplicaciones, se recomienda que se seleccione desde un
principio una CPU con buenas caractersticas funcionales en cuanto a velocidad de
clculo y nmero de bits. Actualmente existen en el mercado DSP, microprocesadores y
microcontroladores de 16 bits o ms y de 20 MIPS o ms. Por el momento y con la
finalidad de generar el diagrama a bloques especfico y detallado se deja como nica
caracterstica que el CPU cuente con una interrupcin externa. En la tabla 3.4 se
concentran dichas especificaciones.

Tabla 3.4 Especificaciones del ADC y Sistema Digital

ADC y Sistema Digital

Requerimientos Caractersticas
Resolucin: 10 bits mnimo
ADC Canales: 6 canales mnimo
Tiempo de conversin: 32 microsegundos mximo
DSP o microprocesador con una interrupcin externa con
CPU
activacin por flancos de subida
Memoria de Programa 8 Kbytes mnimo

Memoria de Datos 8 Kbytes mnimo

Puerto Serial 1 UART con baud rate variable mnimo

Puerto Paralelo 16 bits mnimo

Temporizador Con bandera de sobre flujo o con salida por comparacin

3.5.1 Diseo a bloques especifico.

Clarificados los requerimientos de diseo, seleccionadas las soluciones y dadas las

especificaciones generales del sistema y subsistemas, se juntan los bloques para generar
un diagrama a bloques detallado del sincrofasor. El siguiente paso despus de este
diagrama sera seleccionar componentes comerciales para todos y cada uno de los
bloques descritos, para a su vez, generar otro diagrama a bloques con los elementos con
los cuales se implementar la solucin final. En la figura 3.21 se describe mediante un
diagrama a bloques la arquitectura general del sincrofasor

Captulo 3 - 19
OSC CPU
Memoria de Programa

Memoria de Datos GPS

IPPS UTC
Controlador de
Interrupciones

Local
Rx
Puerto Serial Remota Sistema de
Rx
(SCI) comunicacin
Tx
remota

Puerto Paralelo

Temporizador

S/H

ADC

6 canales

Figura 3.21 Diseo a bloques de la arquitectura del sincrofasor

Captulo 3 - 20
3.6 Seleccin y justificacin de componentes
Seleccin del CPU. Si se compara la figura 3.20 Sistema Procesador Digital con la
figura 3.21 Diseo a bloques de la arquitectura del sincrofasor, se observa que la mayor
parte de los bloques estn concentrados en el sistema procesador digital. El CPU a su
vez, por su carcter de maestro en el sistema maestro esclavo de los sistemas con
procesadores digitales, debe ser el primer dispositivo a seleccionar, puesto que los
dems elementos se debern subordinar a las caractersticas de ste. Actualmente las
opciones ms usuales para cubrir la funcin del CPU son: los microcontroladores, los
microprocesadores y los DSP, en lo que se refiere a concentracin de perifricos junto
con un CPU, los microcontroladores son la mejor opcin, sin embargo los DSP y los
microprocesadores cuentan con mejores caractersticas funcionales en cuanto a
velocidad de procesamiento. Los microprocesadores estn diseados para manejar
grandes cantidades de memoria, lo cual hacen del sistema mnimo un sistema muy
complejo de implementar, esta desventaja, aunada con que el sistema no requiere de
tanta memoria hacen del DSP una mejor opcin. Consultando la referencia [54]
POCKET GUIDE TO DSP PROCESSORS AND CORES se encuentra que existen
los hybrid DSP/microcontroller core que estn constituidos por un DSP y perifricos
integrados en una misma pastilla de circuito integrado (Chip). En este tipo de
dispositivos se concentran las mejores caractersticas de un microcontrolador, que
principalmente son los perifricos integrados con un CPU, con las mejores
caractersticas del DSP que principalmente es la alta velocidad de procesamiento. En la
gua se observa que dentro del mismo rango de caractersticas funcionales, los DSP
microcontroladores de la familia C2000 de Texas Instrument son los ms econmicos (2
US dlares). Cabe mencionar tambin que, la familia C2000 fue la primera plataforma
en la que tanto TI como Terceras Partidas, desarrollaron mdulos de evaluacin y
herramientas de programacin que facilitan el diseo y el desarrollo.

En la gua de seleccin de la familia C2000 [55] se presentan dos subfamilias la C24X

de 16 bits y la C28X de 32 bits, ambas subfamilias cumplen con los requerimientos para
el diseo del sincrofasor, con la diferencia de que el dispositivo ms econmico de la
familia C28X tiene un costo de 18 US dlares, que es relativamente ms costoso
comparado con el ms econmico de la familia C24X que es de 2 US dlares. Dentro de
la subfamilia C24X, el dispositivo LC2407A, es el ms completo en cuanto a cantidad
de memoria y dispositivos de E/S integrados. Comparando el diagrama a bloques de la
figura 3.21 con la figura 3.22 diagrama a bloques de la arquitectura interna del
LC2407A [56, 57] se observa que la mayora de los perifricos necesarios para la
implementacin del sincrofasor, se encuentran embebidos en el dispositivo. En la tabla
3.5 se describen las caractersticas especficas de los perifricos.

Captulo 3 - 21
 Figura 3.22 Arquitectura del LC2407A [56]

De acuerdo a los requerimientos antes descritos, se tiene que el LC2407A cuenta con 16
canales de ADC de 10 bits, un tiempo de conversin de 375 ns y un VADC de 3.3 volts,
32K de memoria de programa Flash con palabra de 16 bits, 2.5 K de memoria de datos
RAM con palabra de 16 bits, controlador de interrupciones con 5 interrupciones
externas activas con flancos de subida y de bajada, UART puerto serial SCI con
BaudRate variable, manejador de eventos (timer) con salida para activacin de inicio de
conversin del ADC (ADCSOC), puertos paralelos con capacidad de 41 terminales.

Captulo 3 - 22
 Tabla 3.5 Caractersticas del los perifricos del LC2407A [56]

Como se mencion anteriormente, la familia C2000 cuenta con las herramientas de

hardware y de programacin que facilitan el diseo de sistemas con DSP, Existen
mdulos de desarrollo denominados stand-alone module los cuales cuentan con el
DSP y el mnimo de componentes que permiten la programacin de la memoria flash
on board, es decir con el DSP soldado a la tarjeta, lo anterior tiene la ventaja de poder
cambiar el programa las veces que sean necesarias si necesidad de desmontar los
circuitos. Por la misma razn de que tienen el mnimo de componentes, tienen la ventaja
de ser muy econmicas, adems de que permiten tambin probar el programa antes de
grabarlo en flash. Para buscar productos relacionados con la familia C2000, se consulta
la pgina Texas Instrument DSP Developers Village [58], para el DSP LC2407A, se
encontr el mdulo eZdspTM LF2407 de la empresa Spectrum Digital, Inc. El mdulo
eZdsp result ser el ms bsico y econmico, adems de que permite hacer pruebas del
software y la programacin de la flash on board. Una vez programada la memoria flash,

Captulo 3 - 23
el LC2407A trabaja de manera independiente y transparente de los dems componentes
en la tarjeta [59]. En la figura 3.23 se muestra el diagrama a bloques de la tarjeta, la cual
cuenta con conectores que permiten la conexin de todas las terminales del DSP.

Figura 3.23 Diagrama a bloques del modulo eZdspTM LF2407 [59]

Seleccin del GPS. Como se mencion en los requerimientos de diseo, existen

diversos modelos de receptores GPS, sin embargo, en un primer criterio se pueden
discriminar la mayora de ellos, en primer instancia, se eliminan los modelos cerrados,
es decir los que cuentan nicamente con una pantalla y un teclado para obtener la
informacin, dentro de estos modelos, existen algunos que cuentan con las salidas del
1PPS y un puerto serial con el protocolo NMEA, sin embargo, la interfaz del teclado y
la pantalla son innecesarias y encarecen el prototipo. El siguiente nivel de receptores
GPS que tienden a dispositivos ms bsicos son los mdulos para aplicaciones de
sistemas embebidos, estos mdulos viene sin gabinete y con los elementos necesarios
que permiten disponer de la seal de 1PPS y el protocolo NMEA, el siguiente nivel ms
bsico seria el desarrollo del receptor GPS a partir de circuitos integrados, esta ltima
opcin se descarta debido a que el objetivo de este trabajo es el desarrollo de
sincrofasores y no el del receptores GPS el cual, sera interesante desarrollar en otro
trabajo futuro. En la referencia [60] se enlista una serie 66 empresas de productos y
servicios en GPS. Haciendo una referencia cruzada entre las empresas que
comercializan el mdulo para aplicaciones embebidas con las caractersticas antes
mencionadas y que cuenten con un distribuidor en Mxico, se identifica la empresa
Trimble. Adems de que Trimble fue la primera empresa no militar en desarrollar y
comercializar productos con GPS. Consultando la gua de productos de Trimble [61] el
producto ms bsico y econmico es el mdulo ACE III GPS, el mdulo cuenta con

Captulo 3 - 24
el protocolo NMEA disponible en UART con niveles TTL y con la seal de 1PPS con
niveles TTL. En la tabla 3.6 se muestran las especificaciones tcnicas del mdulo.

Tabla 3.6 Especificaciones tcnicas del mdulo ACE III GPS [48]

Seleccin del sistema de comunicacin remota. En los requerimientos de diseo se

determin que en funcin de los requerimientos, podra haber dos tipos de sistemas de
comunicacin. En el diseo a bloques de la arquitectura del sincrofasor se opt por el
sistema ptimo. Sin embargo el DSP seleccionado nicamente cuenta con un UART, de
tal modo que, para poder implementar este modo partiendo de un solo UART se
sugieren las siguientes opciones:

a) Que en el DSP se desarrolle el receptor UART TX, mediante software

b) Que se desarrolle un sistema multiplexor que permita conmutar las
comunicaciones entre el DSP, el dispositivo remoto y el GPS.

En la figura 3.24 se muestran los diagramas a bloque de las dos opciones. La opcin
mediante software, consume tiempo de proceso del DSP, que para futuras aplicaciones
en las que se requiera velocidad de procesamiento, resulta poco prctica. Adems la
opcin por multiplexor permite ms flexibilidad en las comunicaciones, por ejemplo,
permitira una conexin transparente (sin pasar por el DSP) entre el dispositivo remoto
y el GPS.

Captulo 3 - 25
 b)
GPS Dispositivo remoto

MUX

RX TX
DSP

a)
GPS

RX
DSP TX Dispositivo remoto
Puerto RX

Figura 3.24 Opciones para la comunicacin entre dispositivos seriales.

Dispositivo remoto. Dependiendo de la infraestructura en comunicaciones del usuario

final, se pueden seleccionar diversos dispositivos remotos. El dispositivo remoto puede
variar desde una simple conexin, en el caso de que se tuviera lneas de comunicacin
dedicadas hasta una tarjeta de comunicacin va Internet con aplicaciones Web. Para
fines prcticos, en este desarrollo se opta por utilizar una computadora personal con una
aplicacin mediante la cual se puedan conectar dos sincrofasores para comprobar el
correcto funcionamiento del sistema. Los niveles de voltaje del UART del DSP son
TTL a 3.3volts, mientras que el UART de la PC funciona con niveles RS-232, por lo
tanto, se hace necesario conectar un adaptador de niveles de TTL a RS-232 y viceversa.
En la figura 3.25 se muestra el diagrama a bloques completo del sistema de
comunicacin entre los tres dispositivos; incluyendo el multiplexor y el circuito
adaptador de TTL a RS-232.

GPS
1PPS
Tx

INT Tx MUX
DSP Rx
RS-232

Figura 3.25 Sistema completo de comunicacin.

Seleccin de los sensores. En la seccin de especificaciones del sistema, se

determinaron las caractersticas de entrada y salida de los TP y los TC. Para este tipo de

Captulo 3 - 26
elementos, existe una gran variedad de productos y de fabricantes, por tal motivo, como
primer criterio de seleccin se opta por los elementos de los distribuidores locales. El
TP seleccionado es del tipo Racom con voltaje de entrada de 240V y voltaje de salida de
12V @ 500mA. El TC seleccionado es del tipo Racom con relacin de corriente 5:5

Clculo de los atenuadores, filtro y referencia de voltaje (offset).

Atenuador de voltaje y filtro: Conocidos el voltaje de salida del TP denominado Vi en
ecuacin (3.5) y el voltaje mximo de entrada del ADC denominado Vo en la misma
ecuacin, se propone R2 y se calcula R1

R 2 1K
R1 1.94K

Dado el valor no comercial para R1, se utiliza un preset de precisin.

Proponiendo una frecuencia de corte de 1KHz, se calcula el capacitor C en la ecuacin
(3.9). C 241nF Para el caso del capacitor se aproxima al valor comercial ms prximo
que en este caso es de

C1 220nF

Recalculando la frecuencia de corte para el valor comercial del capacitor se tiene que

fc = 1.09KHz

En la figura 3.26 se muestra el diagrama de bode del filtro, de donde se observa que:
Punto A = Frecuencia: 10, Ganancia: 3.61
Punto B = Frecuencia: 1.09K, Ganancia: 6.61
Ganancia B-A = -3dB

Captulo 3 - 27
 A B
0
Ganancia [dB]
- 10
- 20

10 100 1K 10K
Frecuencia [Hz]
10
- 15
Fase [deg]
- 40

10 100 1K 10K

Frecuencia [Hz]

Figura 3.26 Diagrama de bode del filtro del TP.

Atenuador de corriente y filtro: De acuerdo a especificaciones del TC se puede obtener

un voltaje de 5V a la salida con una corriente mxima de entrada de 5 amperes, como el
VADC es de 3.3volts, entonces, se puede utilizar un divisor de voltaje para atenuar la
salida de 5volts a 3.3 volts, en la figura 3.27 se presenta el equivalente para el TC del
bloque del atenuador y filtro de la figura 3.21.

Figura 3.27 Atenuador de corriente y filtro.

Al igual que el atenuador del TP se propone R3 y se calcula R4

R 3 1K
R4 714

Captulo 3 - 28
Dado el valor no comercial para R1, se utiliza un preset de precisin.
Proponiendo una frecuencia de corte de 1KHz, se calcula el capacitor C en la ecuacin
(3.9). C 382nF Para el caso del capacitor se aproxima al valor comercial ms prximo
que en este caso es de

C 2 330nF

Recalculando la frecuencia de corte para el valor comercial del capacitor se tiene que

fc = 1.16KHz

En la figura 3.28 se muestra el diagrama de bode del filtro, de donde se observa que:
Punto A = Frecuencia: 10, Ganancia: 7.61
Punto B = Frecuencia: 1.16K, Ganancia: 10.62
Ganancia B-A = -3dB

A B
-5
Ganancia [dB]
- 15
- 25

10 100 1K 10K
Frecuencia [Hz]
10
- 15
Fase [deg]
- 40

10 100 1K 10K

Frecuencia [Hz]

Figura 3.28 Diagrama de bode del filtro del TC.

Referencia de voltaje offset: Conocido el VADC de 3.3 volts y aplicando la ecuacin

(3.11) se tiene que:

Vofs 1.66volts

Captulo 3 - 29
Comercialmente existen referencias de voltaje de 2.5 volts y ajustables, Las referencias
de voltaje en circuito integrado se utilizan principalmente, cuando a causa de grandes
cambios de temperatura (variaciones hasta de 30 grados Celsius) los divisores de voltaje
con resistencias, no mantienen al voltaje deseado, situacin que se recomienda que no
suceda en el equipo, puesto que los procesadores DSP de aplicacin comercial requieren
de cierta estabilidad trmica. La otra opcin es el divisor de voltaje que bajo control de
grandes variaciones de temperatura resulta igualmente eficiente. Considerando las
variaciones de temperatura estn controladas, se opta por utilizar el divisor de voltaje.

3.6.1 Diseo a bloques detallado

Como la informacin de los sincrofasores estar concentrada en el procesador central,

entonces, el esquema de comunicaciones ms conveniente en tres los tres dispositivos es
el de que el procesador central actu como maestro y el DSP y el GPS como esclavos,
de tal manera de que la PC que se utiliza como procesador central, controle mediante el
multiplexor el flujo de la informacin. En el apartado 3.4 se analizarn todos los
posibles modos de conexin y comunicacin entre los tres sistema. El diseo y detalles
del multiplexor y del circuito RS-232 se presentan en el apartado 3.9.1, dejndose en
bloques por el momento. Finalmente en la figura 3.28 se concentran todos los elementos
seleccionados en un diagrama a bloques detallado.

Captulo 3 - 30
 GPS
1PPS
Tx

DSP CPU INT Rx MUX

Tx

OSC/PLL SCI RS-232

Digital I/O WD UART

Timer

Program Data
Memory Memory

ADC 10bits
16
Channels Digital

Lnea Trifsica
3 3
TP
R2
3
VCC
R1
C1

TC
3 R3

R4
C2

Figura 3.29 Diagrama a bloques detallado.

3.7 Pruebas y calibracin de sensores y acondicionadores

de seal
3.7.1. Sensor de voltaje y acondicionador de seal

Con el sensor de voltaje seleccionado y el acondicionador de seales calculado en el

apartado anterior se procese a armar el subsistema del sensor de voltaje y su
acondicionador.

En el diseo del instrumento se determino la utilizacin de un ADC de 10 bits, lo cual

nos permite 1023 pasos de medicin, que en trminos de voltajes de AC nos da un
rango de -511.5 volts a +511.5 volts pico-pico, considerando tambin que el VADC es 3.3
volts y que por lo tanto el Vofs es de 1.66 volts, entonces se debe calibrar el
acondicionador de seal de tal manera que para un voltaje de entrada de 511.5 volts se
tenga un voltaje de salida de 3.3 volts en la figura 3.30 se muestra el proceso deseado.

Captulo 3 - 31
 1023 +511. Transformador +1.65
5 y
divisor de voltaje
0 -511. -1.65

3.3
Compensador de 1.65
CD
(Offset)

Figura 3.30 Proceso de acondicionamiento del sensor de voltaje.

Una de las formas ms sencillas de agregar una componente de CD a una seal de AC

es mediante la conexin enserie de la fuente de AC con la fuente de CD en la figura
3.31 se muestra la conexin.

Figura 3.31 Conexin de la fuente de voltaje de referencia offset con la seal de voltaje.

Con la finalidad de reducir el rango de calibracin del voltaje de offset, se pone una
resistencia en serie al con el potencimetro de calibracin, con la finalidad de construir
un solo circuito de offset que alimente a las 6 seales, se sugiere que la corriente que
proporcione el circuito no sea tan pequea, es decir menos del orden de los mili
amperes, la resistencia en serie y el potencimetro de calibracin se proponen de
1Khom, de tal manera que el rango de calibracin del offset se reduce de 0 a 2.5 volts,
como se muestra en la figura 3.32 y en los clculos siguientes.

Figura 3.32 Circuito de la fuente de voltaje de referencia offset.

Captulo 3 - 32
 Rofs
Vofs 5v (3.17)
1K Rofs

Si Rofs 0 ; Vofs 0V

Si Rofs 1K ;Vofs 2.5V

0V Vofs 2.5V

En la figura 3.33 se muestra el circuito final del sensor de voltaje, el circuito divisor de
voltaje y el circuito del voltaje de referencia en donde R2 de acuerdo a los clculos
presentados en el apartado anterior es de 1Kohm y R1 de 1.94Kohms, debido a que este
ltimo no es un valor comercial para una resistencia, por lo tanto se propone un
potencimetro de 2Kohms. El potencimetro tambin se hace til ya que se requerir de
algn ajuste debido a la imprecisin de los transformadores que se determinaron
tambin en el apartado anterior.

Figura 3.33 Circuito del sensor de voltaje y su acondicionador

3.7.2. Calibracin del acondicionador de seal del sensor de voltaje.

Como la mayor parte del tiempo las mediciones se estarn realizando en el rango de
120Vrms 20%, se procede a hacer la calibracin en 120Vrms (169.70Vp o 339.4Vpp).
Considerando que el mximo voltaje de medicin en volts pico pico de 1023Vp
corresponden a un voltaje de entrada al ADC de 3.3 VppADC, se tiene la siguiente
relacin directamente proporcional:

3.3VppADC 1023Vpp
XVppADC 339.4Vpp

En donde XVppADC son los volts pico pico a la entrada del ADC cuando el voltaje a la
entrada del sensor de voltaje es 339.4 volts pico pico o 120 volts rms. De la relacin
anterior se tiene que:

(3.3V ppADC )(339.4Vpp)

X V ppADC (3.18)
1023Vpp

Captulo 3 - 33
X V ppADC 1.094V

En la figura 3.34 se muestra la seal que se debe ver a la salida del acondicionador de
seal despus de ajustar el nivel pico con R1 y el voltaje de offset con Rofs

Del anlisis anterior se propone una ecuacin general para la calibracin del
acondicionador de seal.

(V ADC )(VCpp)
X V ppADC (3.19)
VLSR VLIR
en donde
XVppADC es el voltaje pico de la seal a la entrada del ADC.
VADC es el mximo voltaje de entrada del ADC
VCpp es el voltaje pico pico de la seal que se utiliza para calibrar
VLSR - VLIR es el rango total pico pico de la medicin
2
V
2.19 V

0.54V 0.54 V
1.65 1.09 Vpp
ms 0.54V 1.65 V

Figura 3.34 Forma de onda de la seal de voltaje calibrada

3.7.3. Sensor de corriente y acondicionador de seal

El rango requerido para la medicin de corriente es de 0 a 5 amperes, el ADC de 10

bits, permite 1023 pasos de medicin, que en trminos de voltajes de AC da un rango
de -5.11 amperes a +5.11 con una resolucin de 0.01 amperes pico-pico, considerando
tambin que el VADC es 3.3 volts y que por lo tanto el Vofs es de 1.66 volts, entonces se
debe calibrar el acondicionador de seal de tal manera que para una corriente de entrada
de 5.11 amperes se tenga un voltaje de salida de 3.3 volts en la figura 3.35 se muestra el
proceso deseado.

Captulo 3 - 34
 1023 +5.11 Transformador +1.65
y
divisor de voltaje
0 -5.11 -1.65

3.3
Compensador de 1.65
CD
(Offset)

Figura 3.35 Proceso de acondicionamiento del sensor de corriente.

De manera anloga a los sensores de voltaje se determina el voltaje de offset. En la

figura 3.36 se muestra el circuito final del sensor de corriente, el circuito divisor de
voltaje y el circuito del voltaje de referencia en donde R3 de acuerdo a los clculos
presentados en el capitulo de diseo es de 1Kohm y R4 de 714 ohms, debido a que este
ultimo no es un valor comercial para una resistencia, entonces se propone un
potencimetro de 1Kohms. El potencimetro tambin se hace til ya que se requerir de
algn ajuste debido a la imprecisin de los transformadores que se determinaron
tambin en el capitulo anterior.

Figura 3.36 Circuito del sensor de corriente y su acondicionador

3.7.4. Calibracin del acondicionador de seal del sensor de corriente.

Para calibrar el acondicionador de voltaje del sensor de voltaje se utiliz un fuente de

voltaje de 120 volts rms y una carga resistiva tal que se genera una corriente de 0.7
amperes (0.98 amperes pico), sustituyendo para valores de corriente en la ecuacin
(3.19) se tiene que:

3.3V (1.98 Amp )

XVADC =
10.23 Amp

Captulo 3 - 35
XVADC = 0.6393 V

En la figura 3.37 se muestra la seal que se debe ver a la salida del acondicionador de
seal despus de ajustar el nivel pico con R4 y el voltaje de offset con Rofs que ya con
antelacin se calibr con los sensores de voltaje

V
1.68 V

1.65 0.03 0.03 V

10.03 0.63 Vpp
1.65 V

Figura 3.37 Forma de onda de la seal de corriente calibrada

3.7.5. Subsistema de sensores y acondicionamiento de seal.

Como el medidor es trifsico, se triplican los subsistemas de medicin de voltaje y de

corriente, en la figura 3.38 se muestra el subsistema completo. Como puede apreciarse,
el circuito de offset es compartido por los seis sensores. Los primarios de los sensores
se conectan directamente al sistema elctrico a medir. Las salidas de los
acondicionadores de seal, se conectan directamente al ADC del DSP.

Captulo 3 - 36
 1k ADCN0
TP1
5v
65nF
2k
1k

1k

1k ADCN1
TP2
65nF
2k

1k ADCN2
TP3
65nF
2k

1k ADCN3
TC1
120nF
1k

1k
TC2 ADCN4
120nF
1k

1k
TC3 ADCN5
120nF
1k

Figura 3.38 Subsistema de sensores y acondicionamiento de seal.

Con la adicin del circuito de offset y el potencimetro de ajuste de la amplitud se

probaron los filtros y se encontr que estos se movieron en la frecuencia de corte, por
tal motivo, se procedi a recalcular el valor de los capacitares. En la figura 3.38 se
muestran los nuevos valores y en la figura 4:11 se muestran los diagramas de bode. Para
el caso de los TP los parmetros quedan como sigue
Frecuencia: 93.63 , Ganancia: 15.6
Frecuencia: 1.01K , Ganancia: 18.37
Ganancia = 3dB
Para los TC
Frecuencia: 54.68, Ganancia: 20.84
Frecuencia: 1.01K , Ganancia: 23.9
Ganancia = 3dB
a) TP

Captulo 3 - 37
 -10
Ganancia [dB
-30

-50

-70

1 10 100 1K 10K 100K

Frecuencia [Hz

10

-15
Fase [grados

-40

-65

1 10 100 1K 10K 100K

Frecuencia [Hz
b) TC
-20
Ganancia [dB

-40

-60

-80

1 10 100 1K 10K 100K

Frecuencia [Hz
10

-15
Fase [grados

-40

-65

1 10 100 1K 10K 100K

Frecuencia [Hz

Figura 3.39 Diagramas de Bode de los filtros a) TP b) TC.

Captulo 3 - 38
3.8 Integracin del subsistema de sensores y
acondicionamiento de seal con el ADC del DSP
Con las seales de los acondicionadores de seal conectadas directamente al ADC se
procede a hacer pruebas de medicin. Como el ADC es de 10 bits, entonces se tiene que
La resolucin en voltaje del ADC est dada por

V ADC
V (3.20)
2 n 1

Sustituyendo datos en la ecuacin (3.20) se tiene

3.3V
V 0.00322580 V
1023

Es decir que cuando el dato digital del ADC (DADC) sea uno, entonces, el voltaje en la
entrada del ADC (X VADC) es 0.00322580V y la relacin entre DADC y XVADC queda
determinada por

XVADC = DADC V (3.21)

Para determinar el valor instantneo de voltaje o de corriente una vez que el dato ya se
encuentra en formato digital dentro del DSP, se aplica un proceso inverso al del
acondicionamiento, es decir, que como se agrega a la seal un offset de 1.65 volts, se
procede a sustraerlo mediante un procesamiento digital. En donde el voltaje medido
(Vm) queda determinado por

Vm = DADC - Dofs (3.22)

Mediante la ecuacin (3.21) se encuentra que el offset agregado a la seal de 1.65V

equivale a un DADC de 511.5 o 1FFh. Sustituyendo el valor de Dofs en la ecuacin (3.22)
se tiene que para cualquier momento

Vm = DADC 511.5 (3.23)

Desarrollando un programa que resuelva la ecuacin (3.23), calcule la amplitud y

muestre el resultado mediante un emulador, se comprueba el correcto funcionamiento
de la integracin del subsistema de sensores y acondicionamiento de seal con el ADC
del DSP. En la figura 3.40 se muestra un ejemplo del proceso, incluso, mediante este
proceso, se puede lograr un ajuste fino de la calibracin, una vez obtenida la forma de
onda de la figura 3.34, se procede a corroborar el voltaje pico medido de la seal de
referencia con el dato digital obtenido y calculado mediante el ADC y el DSP
respectivamente. Analticamente se tiene que:

De la ecuacin (3.21) DADC = V /XVADC

Para XVADC = 2.19V DADC = 679
Aplicando la ecuacin (3.23) Vm = 679 511.5
Vm = 168 volts

Captulo 3 - 39
 2.19 V
DSP
Calcula Vm
169 V ADC
Sensor
y 2.19V 679
acondicionador
DADC = 679
Lee ADC

Vm = 679 - 511.5

Vm = 168 V

Figura 3.40 Proceso de integracin y prueba.

3.9 Pruebas del sistema GPS.

Ante de hacer la integracin del GPS con el DSP se procede a probarlo la tarjeta GPS
por separado. El GPS ACE III [48] cuenta con un conector heder de 8 terminales (ver
tabla 3.5) mediante el cual el sistema se alimenta con 5 volts. En este conector tambin
se encuentran dos puertos seriales asncronos universales (UART) y la terminal del
1PPS.

Tabla 3.5 Conector heder de 8 terminales

Terminales del sistema GPS

# Pin Funcin Descripcin
1 TXD 2 Port 2 transmit, CMOS/TTL NMEA
2 Prime Power 5VDC 5%, 95 mA typical
3 TXD 1 Port 1 transmit, CMOS/TTL
4 Backup Power +3.2VDC to +5.25VDC, 4A typical
5 RXD 1 Port 1 receive, CMOS/TTL
6 1 PPS Pulse-Per-Second, CMOS/TTL
7 RXD 2 Port 2 receive, CMOS/TTL
8 GND Ground, Power and Signal

El Puerto serial 1 est dedicado al protocolo binario bidireccional TSIP bi-directional.

El Puerto serial 2 est dedicado al protocolo NMEA 01883 el cual se utilizar para
monitorear la sincrona y obtener el UTC. Ver apartados 3.4 y 3.4.3 del la referencia
[48]. Las caractersticas del UART NMEA se presentan en la tabla 3.6

Captulo 3 - 40
 Tabla 3.6 Caractersticas del estndar NMEA 0183

UART NMEA

Baud Rate Bits de datos Paridad Bits de paro

4800 8 Ninguna 1

El formato del mensaje se puede consultar en el apndice E.2 de la referencia [48].

Por omisin, una vez que se energiza, el receptor GPS transmite cada segundo la trama
GGA de tiempo y posicin estacionaria y la trama VTG de velocidad terrestre. Ver
apndices E.3, E.4.1 y E.4.6. La trama GGA tiene el siguiente formato:

$GPGGA,hhmmss,llll.lll,a,nnnnn.nnn,b,t,uu,v.v,w.w,M,x.x,M,y.y,zzzz*hh <CR><LF>

En donde el UTC en formato hhmmss (horas minutos y segundos) es enviado como

primer dato de la trama GGA. Ver tabla 3.7.

Tabla 3.7 Parmetros de la trama GGA del estndar NMEA 0183 [48]

GGA GPS Fix Data Message Parameters

Field Captulo 5 Description
1 UTC of Position
2,3 Latitude, N (North) or S (South)
4,5 Longitude, E (East) or W (West)
6 GPS Quality Indicator: 0 = No GPS, 1 = GPS, 2 = DGPS
7 Number of Satellites in Use
8 Horizontal Dilution of Precision (HDOP)
9, 10 Antenna Altitude in Meters, M = Meters
11, 12 Geoidal Separation in Meters, M=Meters. Geoidal separation is the
difference between the WGS-84 earth ellipsoid and mean-sea-level.
13 Age of Differential GPS Data. Time in seconds since the last Type 1 or 9
Update
14 Differential Reference Station ID (0000 to 1023)
hh Checksum

Pruebas de la trama GGA y la seal 1PPS de un solo receptor GPS.

Para verificar y familiarizarse con la trama GGA, se conecta el pin TXD2 (terminal 1)
del GPS a travs de un convertidor de TTL a RS-232 a un puerto COM de la
computadora utilizando la interfaz HyperTerminal del sistema operativo WINDOWS.
Por otro lado, la seal de 1PPS se visualiza directamente conectando la salida 1PPS
(terminal 6) a un canal de un osciloscopio. Con la finalidad de visualizar la sincrona
que existe entre la seal 1PPS y la trama GGA se conecta la terminal TX2 al otro canal
del osciloscopio. En la figura 3.41 se muestra el diagrama a bloques de la prueba en
donde la interfaz de la computadora HyperTerminal se debe configurar de acuerdo a la

Captulo 3 - 41
tabla 3.6. Tambin es importante ubicar la antena del receptor GPS sin ningn obstculo
en lnea de vista con la bveda celeste.

Hyper-
terminal

Tx
TTL a
GPS RS-232
IPPS

Osciloscopio

Figura 3.41 Visualizacin de la trama NMEA y el 1PPS.

Observaciones.

1. En el momento en que se energiza el receptor se encontr que:

Inmediatamente se transmite el formato de la trama GGA, pero sin datos,

ejemplo.

$GPGGA,,,,,,,,,,,,,,*hh <CR><LF>

Inmediatamente se genera la seal de 1PPS.

2. En condiciones de vista parcial de de la bveda celeste y despus de que se

energiza el receptor, tarda hasta dos minutos en detectar por lo menos un
satlite. La deteccin del satlite se manifiesta con el envi completo de la trama
GGA, con el despliegue de la UTC cambiando cada segundo y con la
sincronizacin de la seal de 1PPS con la trama GGA. La evidencia de que
nicamente se detect un satlite se muestra en la trama GGA en el campo 7
nmero de satlites en uso.

3. Cundo una vez sincronizado el receptor GPS, se pierde por alguna razn la
seal de todos los satlites, se encontr que las tramas GGA y VTG son
transmitidas aun sin sincrona satelital, por omisin, se transmiten las ltimas
tramas que se generaron antes de la perdida de la sincrona, es decir, sin cambio
del UTC en cada segundo. Como el medidor se encuentra en un punto fijo,
tampoco hay cambio de coordenadas, ni de altura y ni de velocidad, es decir que,
con sincrona o sin ella, estos parmetros permanecen sin cambio. Otro
parmetro aparte del UTC que deja en evidencia la prdida de sincrona es el
parmetro Q (campo 6 de la trama GGA), el parmetro Q es el indicador de
calidad GPS de la trama GGA el cual indica con un cero que no hay recepcin
GPS.

Captulo 3 - 42
Pruebas de la seal 1PPS entre dos receptores GPS.

Para verificar la sincrona existente entre las seales de 1PPS de dos receptores GPS, se
conectan cada una de las seales a cada uno de los canales de un osciloscopio, como se
muestra en la figura 3.42.

GPS 1
1PPS

Osciloscopio
GPS 2
1PPS

Figura 3.42 Visualizacin de las seales 1PPS de dos receptores GPS.

Observaciones.

1. Una vez sincronizados ambos receptores, las seales 1PPS llegan al mismo
tiempo a ambos receptores.

2. Se desincroniz uno de los receptores ocultando la antena, despus de 15

minutos el desfase fue de 4 microsegundos (0.08 grados).

De la informacin obtenida anteriormente, se determina que para que sea valida la

informacin, es necesario que el sistema GPS se encuentre sincronizado. Uno de los
mtodos que se proponen para detectar si el receptor est en sincrona, es mediante la
revisin de los incrementos en cada segundo del UTC, de tal manera que si se reciben
dos datos con el mismo UTC se infiere que hay perdida de sincrona. Otra de las formas
para detectar la perdida podra ser mediante el parmetro Q. En la figura 15 se muestra
la traza del osciloscopio que se obtuvo en el experimento de la figura 3.41.

Sincrona entre 1PPS, clculo del fasor y captura del UTC

La seal 1PPS es conectada al DSP a travs de la terminal de una interrupcin externa,

la interrupcin deber ser programada de tal manera que sta sea sensitiva con los
flancos de subida,

Una vez que el receptor GPS terrestre se ha sincronizado con el satlite, la cadena de
datos NMEA que contienen el UTC es transmitida 22ms despus de que el GPS gener
la seal de 1PPS. En la figura 15 se muestra la sincrona entre el 1PPS, la cadena de
datos NMEA y una porcin de la seal que se digitaliza. Como se puede observar, la
informacin obtenida de la figura 15 sugiere la forma en como se puede calcular el
fasor.

Captulo 3 - 43
 Figura 3.43: Sincrona entre 1PPS, Trama NMEA y seal de 60Hz a digitalizar

El estndar IEEE especifica que el estampado de tiempo se haga en el ltimo muestreo

de la ventana. En el periodo entre el 1PPS y la trama NMEA de 22ms cabe un periodo
de la seal a digitalizar de 16.66ms. La seal 1PPS inicia el temporizador generador del
periodo de muestreo, de tal forma, que la primera de las 16 adquisiciones se presenta
1.04ms (16.6ms/ 16) despus del 1PPS, por lo tanto, las adquisiciones se completan
17.70ms (1.04ms x 17) despus del 1PPS y se tiene una tiempo de 4.3ms antes del
inicio de la trama GGA. El anlisis anterior induce a dos posibles estrategias a seguir.
En la primera los pasos a seguir seran:

Se calculan los fasores en el tiempo de los 4.3ms.

Se espera y valida la trama GGA.
Se captura y se transmite el UTC.
Se transmiten los fasores previamente calculados.

En la segunda seran:

Se espere durante los 4.3ms la trama GGA.

Se valida la trama GGA
Se capture y se transmita el UTC
Se calculen y transmitan uno a uno cada fasor.

Si se escoge la primera opcin, se debe tener la seguridad de que en los 4.3ms se

calculen los 6 fasores. Para el caso del algoritmo computacional de clculo de los
fasores aqu presentado, los 4.3ms son suficientes, de hecho se presenta un algoritmo
que pudiera ser utilizado incluso en aplicaciones de proteccin, sin embargo, para la
aplicacin de medicin de lneas de transmisin en tiempo real para estudios de flujo de
potencia que es el motivo de este diseo, el monitoreo fasorial de la lnea trifsica cada
segundo quedara sobrado. Por tal motivo, se opta por la segunda estrategia ya que sera
la ms adecuada para la medicin de lneas de transmisin, debido a que la informacin
calculada de los fasores se tiene que transmitir en forma serial para a su vez calcular los
desfases en los extremos de la lnea, comparando los 4.3ms que se podran ahorrar con
el tiempo de transmisin de los UART, resultan insignificantes. Con una tasa de
transmisin de 4800 bits por segundo del estndar NMEA un dato UART de 10 bits se
transmite en 2.083ms. El total del tiempo consumido en todo el proceso se calcula como
sigue:

Captulo 3 - 44
 Llegada del 1PPS, arranque del temporizador de muestreo y las 16 adquisiciones
17.70ms.
Espera de la llegada de la trama GGA 4.3ms.
Validacin de la trama $GPGGA, 14.58ms (cada caracter se transmite en
2.083ms).
Capturara y retransmisin de UTC hhmmss 12.49ms
Clculo y transmisin de cada fasor, 3 caracteres para la amplitud y dos para la
fase por fasor. Por los seis fasores 62.49ms.

Total 111.56ms

Otro factor importante para seleccionar la segunda estrategia, es la de que si se desea

desarrollar el algoritmo computacional con un microcontrolador lento o utilizando un
lenguaje de alto nivel como C, se tiene tiempo suficiente para calcular los fasores antes
de que llegue el siguiente 1PPS.

Considerando la segunda estrategia como opcin a seguir, el proceso sincronizado de la

medicin debe seguir los siguientes pasos, ver figura 3.44.

Se espera el 1PPS

Se hacen las 16 adquisiciones

de los 6 canales

Se espera trama NMEA

Se captura el UTC y se transmite

Se calculan los 6 fasores y se

transmiten

Figura 3.44 Proceso sincronizado de la medicin.

3.9.1 Diseo del multiplexor digital

Requerimientos de diseo

Como ya se mencion en el apartado anterior, la funcin del multiplexor digital es la de

interconectar en forma serial el GPS, el DPS y el procesador central, que para fines de
prueba ser una computadora personal (PC). Las funciones o modos de operacin
propuestos para el multiplexor digital son:

Captulo 3 - 45
Modo cero: Conectar el Tx y el Rx del DSP con el Rx y el Tx respectivamente de la
PC. Este modo se utiliza para programa desde el procesador central ciertos parmetros
del medidor no contemplados en este diseo, figura 3.45

TxP RxD TxD RxP

Figura 3.45 Modo cero

Modo uno: Conectar el Tx del GPS el Rx del DSP y el Tx del DSP al Rx de la PC. Esta
conexin es el modo comn de operacin del instrumento, en donde, el DSP para
calcular el fasor, captura el UTC del GPS, una vez calculado el fasor, el DSP transmite
a la PC el fasor junto con el estampado de tiempo, figura 418.

TxG RxD TxD RxP

Figura 3.46 Modo uno

Modo dos: Conectar el Tx del GPS con el Rx de la PC. Este modo se utilizar para
monitorear directamente desde la PC la trama GGA del GPS, figura 3.47

TxG RxP

Figura 3.47 Modo dos

Debido a que el procesador central concentra las mediciones de todos los instrumentos,
se propone que los modos de operacin del multiplexor sean seleccionados desde el
mismo procesador central. En la figura 3.48 se muestran los modos de operacin del
multiplexor.

El diseo del multiplexor digital se desarroll bajo la siguiente idea: El multiplexor se

implement con un pequeo microcontrolador, el cual debe contar con un mnimo de 5
terminales de entrada y salida en paralelo correspondientes las terminales TxG, TxD,
RxD TxP y RxD, debe contar con un UART, en donde el Rx del UART se conecta al
Tx de la PC. La funcin del microcontrolador es la de recibir de la PC el modo de
operacin e interconectar mediante software las terminales correspondientes.

Captulo 3 - 46
 Modo 0 Modo 1

GPS PC GPS PC

TxG TxP RxP TxG TxP RxP

MUX MUX

RxD TxD RxD TxD

DSP DSP

Modo 2

GPS PC

TxG TxP RxP

MUX

RxD TxD

DSP

Figura 3.48 Modos de operacin del multiplexor

Para la implementacin del multiplexor se seleccion un microcontrolador de 20

terminales AT89C2051 de Atmel con memoria flash y SCI UART [62]. En la figura
3.49 se muestran el diagrama a bloques de la implementacin del multiplexor con el
AT89C2051.
TxG 17 16 RxD
P1.5 P1.4
TxD 18 15 RxP
P1.6 P1.3 10k

TxP 2 S
RS C MUX
232 I
19
P1.7

AT89C2051

Figura 3.49 Diagrama a bloques del MUX utilizando el AT89C2051

Captulo 3 - 47
El divisor de voltaje conectado a la terminal RxD, se utiliza para bajar los niveles TTL
de 5 volts del multiplexor a 3.3 volts que maneja el DSP. En la referencia [63] se
presentan las hojas de especificaciones del convertidor de TTL a RS-232.

En la figura 3.50 se muestra el diagrama de flujo del proceso y el cdigo del programa,
como se puede observar en los diagramas a bloque y flujo, todo dato transmitido por la
PC es capturado y almacenado en el registro Modo, si el dato capturado no es el
correspondiente a alguno de los comandos del modo de operacin, el programa se
mantiene ejecutndose en el modo cero, por lo tanto, se debe asegurar que dentro del
protocolo de comunicacin entre la PC y el DSP no contenga datos iguales a los
comandos del modo de operacin del multiplexor. En el cdigo del programa se asignan
los comandos # al Modo 0, % al Modo 1 y & al Modo 2

Principal Interrupcin
serial

Inicia Puerto Serial

Modo = Puerto Serial

Modo = 0 RETORNA
Si RxD = TxP RxP = TxD
?

Modo
No 0

Modo = 1 Si
? RxD = TxG RxP = TxD

No

Modo = 2 Si RxP = TxG

?

No

Modo
0

Diagrama de flujo del multiplexor

Captulo 3 - 48
 ORG 0000H
LJMP INICIO
ORG 0023H
LJMP SERIAL

INICIO: MOV IE,#90H ;Habilita interrupcion serial

MOV SCON,#050H ;Modo serial 1, habilita recepsin.
MOV TMOD,#20H ;Habilita temporizador modo 2
MOV TL1,#0FAH ;Valor de recarga BR=4800
MOV TH1,#0FAH ;Valor de recarga fo=11.059MHz
SETB TR1 ;Arranca el temporizador 1
CLR A

MODO: CJNE A,##,REVMODO1

LJMP MODO0

REVMODO1: CJNE A,#%,REVMODO2

LJMP MODO1

REVMODO2: CJNE A,#&,MODO

LJMP MODO2
;**********************************************************************
MODO0: MOV C,P1.7
MOV P1.4,C
MOV C,P1.6
MOV P1.3,C
SJMP MODO

MODO1: MOV C,P1.5

MOV P1.4,C
MOV C,P1.6
MOV P1.3,C
SJMP MODO

MODO2: MOV C,P1.5

MOV P1.3,C
SJMP MODO
;**********************************************************************
SERIAL: MOV A,SBUF
CLR RI
RETI
;**********************************************************************
END

Cdigos del programa del multiplexor

Figura 3.50 Diagrama de flujo y cdigo del programa del multiplexor

3.10 Integracin de los subsistemas GPS, DSP y PC.

Considerando el multiplexor MUX como un bloque central y estableciendo las
conexiones entre sistemas, como se muestra en la figura 3.49, se llega al circuito
esquemtico de la integracin entre los sistemas GPS, DSP y PC. En la figura 3.51 se
muestra el diagrama esquemtico del circuito final con la interconexin entre el GPS el
DSP y la PC. Las pruebas de funcionamiento en la integracin de los subsistemas se
realizaron utilizando el accesorio de comunicaciones HiperTermina. Se debe considera
que los UART de los cuatro dispositivos debern estar programados de acuerdo a la
tabla 3.6. Las pruebas se realizaron como sigue:

Para el Modo 0.
Se desarroll en el DSP el programa ECO que recibe un dato de la PC y lo
retransmite a la PC.

Captulo 3 - 49
 Se transmite mediante el HyperTerminal el comando #.
Se transmite mediante el HyperTerminal cualquier otro carcter, el DSP recibe y
retransmite el carcter a la PC, el cual se imprime en el HyperTerminal.

Para el Modo 1.
Se desarroll en el DSP el programa Reenviar que recibe el UTC del GPS y lo
reenva a la PC
Se transmite mediante el HyperTerminal el comando %.
Se imprimen cada segundo en la HyperTerminal el UTC de las trama GGA

Para el Modo 2.
Se transmite mediante el HyperTerminal el comando &.
Se imprimen cada segundo en la HyperTerminal, las tramas GGA y VTG

P2 DSP
+ 5V
10
12
14
16
18

20

22
24
26
28
30
32
34
36
38

40
2

VCC RXD GND GND

VCC TXD XINT1 GND GND

11
13
15
17

19

21
23
25
27
29
31
33
35
37

39
1

7
9

100K

19 2
1 00 K

18 P1.7 P3.0/RXD 3
P1.6 P3.1/TXD
17 6 GPS
7

0 16 P1.5 P3.2/INT0 7
15 P1.4 P3.3/INT1 8 TXD2
14 P1.3 P3.4/T0 9
13 P1.2 P3.5/T1 11 GND PPS VCC
12 P1.1/AIN1 P3.7 + 5V
8

P1.0/AIN0
5
4 XTAL1
XTAL2
+5V 1uF 25V 0
+

1
RST/VPP
11.059 MHz 20
VCC
AT89C2051 13 12
8 R1IN R1OUT 9
22 pF 22 pF R2IN R2OUT 1
11 14
T1IN T1OUT
10
T2IN T2OUT
7 2 RX
1 3 TX
1 0u F 25 V

3 C1+
C1-
+ 4 4
5 C2+
1 0u F 25 V

C2-
+ 2
V+
5 GND
6
V- MAX232 6
7
8
+ 5V 9 DB9
GND
+

15

+
10uF 25V 10uF 25V

Figura 3.51 Diagrama esquemtico de la interconexin GPS, DSP, MUX y PC

Captulo 3 - 50
3.11 Desarrollo de software

Una vez que se ha diseado el hardware del sistema, uno de los primeros dilemas que se
presentan es el de seleccionar el lenguaje de programacin, Para el caso del DSP
seleccionado, existen diversas herramientas de programacin que involucran un
determinado lenguaje, entre los ms comunes tenemos el lenguaje ensamblador y el
lenguaje C, adems de otros lenguajes visuales de muy alto nivel que se programan con
bloques grficos funcionales tales como el simulink de MATLAB, el LabVIEW de
National Instrument y el Code Visual de Texas Instrument.[58]. Ver tabla 3.8

Tabla 3.8 Lenguajes de programacin para el TMS320LF2407

Nivel de programacin

Bajo Medio Alto

Ensamblador C Simulink MATLAB

C++ LabVIEW

Code Visual

Para la aplicacin en medicin de lneas de transmisin en tiempo real y en funcin del

hardware diseado, cualquiera de los lenguajes de programacin antes mencionados
pueden ser utilizados. En cuanto a la memoria de cdigo, como ya se mencion, se
cuenta con 12Kbytes de memoria, suficiente para albergar el programa desarrollado en
cualquiera de los lenguajes antes mencionados. En cuanto al tiempo de proceso, el
clculo del fasor de una muestra por segundo, permite un tiempo suficiente para
desarrollar el algoritmo computacional con cualquiera de los lenguajes. La limitante de
hardware ms importante es de que el DSP es de punto fijo y por lo tanto, se tiene que
tomar en cuanta esta limitante para el desarrollo del algoritmo computacional.

Como ya se mencion una de las ideas fundamentales en el desarrollo del algoritmo

computacional para el clculo del fasor, es la de que se pueda utilizar en aplicaciones de
alta velocidad de cmputo, como es el caso de las protecciones. Por tal motivo, en este
trabajo se tiene la motivacin en desarrollar un algoritmo de bajo consumo de tiempo de
procesamiento. Dentro de las herramientas de programacin existentes, hay
compiladores en C que optimizan el cdigo, es decir que al compilarlos, el cdigo se
aproxima en tamao al cdigo generado en lenguaje ensamblador, sin embargo, el
cdigo ms reducido, nicamente se puede lograr programando en lenguaje
ensamblador. Por lo tanto el lenguaje seleccionado para esta aplicacin fue el lenguaje
ensamblador.

Por otro lado, el algoritmo puede ser utilizado como una simple funcin desde el
lenguaje de programacin en C, en el caso de que en un futuro se quisiera trabajar en C,
y como esta funcin no depende de ninguna librera en C para funcionar, se logra de

Captulo 3 - 51
esta manera una optimizacin de cdigo, espacio de memoria y tiempo de
procesamiento.

3.11.1. Desarrollo del programa [39]

Partiendo del proceso propuesto en la figura 3.44, derivado de la sincrona que se

presenta entre el 1PPS, la seal de 60Hz a digitalizar y la generacin de la trama GGA,
se desarrollaron programas de prueba que al integrarlos conforman la estructura general
del programa, Los programas se fueron generando como sigue:

Programas de prueba descritos en el apartado 3.10 Integracin de los

subsistemas GPS, DSP y PC.
Programa recursivo que hace una conversin del ADC, se obtiene Vm mediante
la ecuacin (3.23), se convierte a decimal y se muestra el resultado en el
HyperTerminal
Programa recursivo que hace una conversin del ADC con un periodo de
muestreo generado por el temporizador, el resultado de Vm se muestra en
decimal en el HyperTerminal
Programa que mediante el flanco de subida del 1PPS conectado a la interrupcin
externa XINT1, arranca el temporizador de muestreo y genera el mismo proceso
del punto anterior.
Programa que mediante el punto anterior acumula 16 muestras, calcula el fasor
captura el UTC y muestra el valor del fasor y el UTC en decimal mediante la
Hyperterminal.
Programa que calcula el fasor trifsico de corrientes y voltajes con estampado de
tiempo.

El programa se compone bsicamente de tres bloques: El programa principal, la rutina

de servicio de la interrupcin externa XINT1 (generada por el 1PPS) y la rutina de
servicio de la interrupcin de fin de conversin del ADC.

El programa principal: En el programa principal se prepara y reserva la memoria a

utilizar, se programan y habilitan los perifricos a utilizar: el ADC, el Timer y el SCI.
Se habilitan las interrupciones y se esperan en un ciclo infinito las interrupciones
XINT1 o la de fin de conversin del ADC. En la figura 3.52 se muestra el diagrama de
flujo.

La rutina de servicio de la interrupcin IXNT1: En esta rutina lo nico que se hace

es arrancar el temporizador que proporciona el periodo de muestreo del ADC. Como
esta interrupcin es generada por la seal 1PPS del GPS se presenta cada segundo. En la
figura 3.53 se muestra el diagrama de flujo.

Captulo 3 - 52
 Asignacin de variables en RAM A

Definicin del Macro Habilita ADC

Limpia WD Inicia Conversin con EVMA (Timer 2)
Asigna interrupcin con SEQ1
Asigna mayor prioridad de interrupcin.
Inicio
Programa Principal
Habilita GP Timer 2
Asigna Periodo de 960Hz
Asigna inicio de conversin al ADC
Habilitar reloj para
SCI.ADC.EVA

Habilita interrupciones
globales
Habilita WD
sobreflujo=1.1ms

Ciclo principal
Limpia WD
Habilita SCI 4800 bits/s
Espera interrupcin externa
1 bit paro, sin paridad, 8 bits
(XINT1) o fin de conversin (ADC)

Programa terminales
TX, RX y XINT1

Prepara
Limpia memoria

Inicializa tabla de seno

Inicializa tabla de coseno

Habilita interrupcin externa

con flancos de subida

Figura 3.52 Diagrama de flujo del programa principal

Captulo 3 - 53
 Interrupcin
XINT

Deshabilita
XINT

Arranca temporizador para

perodo de muestreo

RETORNA

Figura 3.53 Diagrama de flujo de la rutina de servicio de la interrupcin externa XINT1

La rutina de servicio de la interrupcin de fin de conversin del ADC: El periodo

de muestro que genera el temporizador en el ADC es de 960 Hz, por lo tanto, esta
interrupcin se presenta en 16 ocasiones despus de recibido el 1PPS. Aplicando el
algoritmo computacional, cada vez que se genera la interrupcin del ADC se hace el
clculo de X nCosn y se acumula con el mismo producto de todas y cada una de las
muestras, para la primera interrupcin en donde n = 1se tiene que:

X 0Cos 0 = X 0 Sen 0 = 0 (3.24)

Como el ADC entrega el valor de la conversin de los 6 canales entonces, se pueden

hacer las sumatorias de los productos de cada una de las 6 seales aplicando los
siguientes algoritmos.

Re X n1Cos n1 X n Cos n (3.25)

Im X n1 Senn1 X n Senn (3.26)

De tal forma que, despus de las 16 adquisiciones ya se tienen de las 6 seales las
componentes real e imaginaria expresadas en las ecuaciones (4.11) y (4.12). En la figura
3.54 se muestra la rutina de servicio de la interrupcin del ADC

Despus de calculadas las componentes reales e imaginarias, se espera mediante poleo

la recepcin de datos provenientes del GPS (trama NMEA), se captura el UTC que llega
con el formato HHMMSS.S. Ya capturado el UTC se transmite y se procede al clculo
del fasor de cada una de las 6 seales mediante las ecuaciones (4.9) y (4.10). Finalmente
se transmiten los fasores calculados y se retorna al programa principal a esperar la
siguiente interrupcin del 1PPS. En la figura 3.55 se muestra el diagrama de flujo de la
rutina de deteccin de la trama NMEA

Captulo 3 - 54
 Interrupcin
ADC A

Contador de muestras No
n 1 n 16 RETORNA
?

Lee SI
Sen n y Cos n
Espera trama NMEA,
captura y transmite UTC

Calcula
Im1, 2,,6 X n1 Senn1 X n Senn Calcula y transmite
fasores

Calcula
Re 1, 2,,6 X n1Cos n1 X n Cos n Transmite fin de trama
1AH

n = n+1 Prepara

A RETORNA

Figura 3.54 Diagrama de flujo de la rutina de servicio de la interrupcin del ADC

Trama
NMEA

Trama = No
$GPGGA, RETORNA
?

SI

Transmite Inicio de
trama
$

Recibe y transmite UTC

HHMMSS.D,

RETORNA

Figura 3.55 Diagrama de flujo de la deteccin de flujo de la trama NMEA

Captulo 3 - 55
 Captulo 4
Pruebas y resultados

4.1 Prueba para la medicin del desfase.

Esta prueba consiste en verificar la medicin del desfase de acuerdo a lo esperado en la
etapa de diseo. De igual forma que en las pruebas anteriores, las pruebas para medir el
ngulo de desfase se hicieron sin la etapa de sensores y acondicionamiento de seal, lo
anterior se realiza con la finalidad de discriminar posibles desfases introducidos por los
sensores, acondicionadores y filtros, en la figura 4.1 se muestra el diagrama a bloques
del sistema de pruebas. Las pruebas se realizaron como sigue:

Se ajusta con el generador de funciones una seal cosenoidal menor de 3.3 volts
pico-pico de amplitud, con una frecuencia de 60Hz y una componente 1.65 volts
de DC.
La seal generada se hace pasar por una red RC de atraso de fase, para provocar
en la salida de la red un desfase con respecto a la seal de entrada ver figura 4.1.
Se miden las amplitudes y el desfase entre las seales con un osciloscopio.
Se conectan dos sincrofasores sin la etapa de sensores y acondicionamiento, uno
directamente del generador de funciones y otro en la salida de la red de atraso.
Se corre una aplicacin de software en la PC que calcule 1 - 2 y se verifica
que ambas mediciones, la del osciloscopio y la mostrada en la PC sean las
mismas.

A Sincrofasor
D 1
C Hyper-
terminal

Red de A Sincrofasor
atraso D 2
Generador de Funciones C

Osciloscopio

Captulo 4 - 1
 Figura 4.1 Diagrama a bloques del sistema de pruebas del desfase

Red de atraso. La red de atraso se calcul para generar un barrido de atraso de 0 a 30

para lo cual, se utiliza un potencimetro para variar el valor de la resistencia del
circuito, ver figura 4.2.

5 k
Vent 330 nF Vsal

Figura 4.2 Red de atraso

Clculo de la red de atraso:

Aplicando la ecuacin del divisor de voltaje se tiene que:

Vsal jX c
(4.1)
Vent R jX c

En forma polar:
Vsal X c 90
(4.2)
Vent Xc
R
2
X c2 arctan
R

Separando magnitud y fase.

90 Arc tan X c R (4.3)

Calculando para = 30o y proponiendo R = 5K

X c tan(30 90)(5k ) (4.4)

Calculando C
1
C (4.5)
2 (60)(8660.25)

C = 0.306F

Resultado de las pruebas.

Se realizaran diversas mediciones en diferentes ngulos con el osciloscopio, como se

puede observar, en la figura 4.3 el osciloscopio marca una diferencia temporal de 40 s

Captulo 4 - 2
que equivalen a 0.86 grados, mientras que en la computadora el desfase marcado fue de
1 grado

Aplicando el mximo desfase del circuito, se obtiene una diferencia temporal de

1.30 ms lo que equivale a un ngulo de 28.08 grados ver figuras 4.4 y 4.5, para este
desfase el procesador central indic 28 grados

Figura 4.3 Oscilograma para un desfase de 1 indicado en el procesador central

Captulo 4 - 3
 Figura 4.4 Oscilograma para un mximo desfase de la red de atraso (28.08).

Figura 4.5 Oscilograma para un desfase de 28 indicados en el procesador central

4.2 Pruebas de desfase de los sensores y acondicionadores

de seal
Captulo 4 - 4
Los resultados presentados en el apartado anterior, determinan que con una buena
calibracin los errores mximos serian los mismos que se presentaron en el capitulo 2
pruebas del algoritmo. En cuanto a la calibracin en amplitud, las pruebas hechas hasta
el momento indican que con potencimetros de varias vueltas con ajuste mediante un
pequeo tornillo (presets) se minimizan los errores. Sin embargo hasta el momento no
se ha descrito cual seria el error en la medicin del ngulo introducido por los sensores
y acondicionadores de seal. En la primer prueba se verifica que no haya desfases entre
los TP conectados a una misma fase. Se midi con un osciloscopio la combinacin de
dos en dos de los tres sensores con acondicionamiento y se encontr que no hay
desfases entre ellos. En la figura 4.6 se muestra el diagrama a bloques de la prueba y en
la figura 4.7 se muestra la medicin entre TP1 y TP2, siendo la misma grfica para las
otras dos combinaciones.

Las mismas pruebas se hicieron para los dos TC, el diagrama a bloques de la prueba se
muestra en la figura 4.8 y el oscilograma se muestra en la figura 4.9. Como se puede
observar, tampoco hay desfase entre los sensores.

Acondicionador
TP1 de
seal

Acondicionador
TP2 de
seal Osciloscopio

Acondicionador
TP3 de
seal

Figura 4.6 Diagrama del circuito de prueba de los TPs

Captulo 4 - 5
Figura 4.7 Comparativo entre las seales de dos TPs

CARGA

Acondicionador
TC1 de
seal

Acondicionador
TC2 de
seal Osciloscopio

Acondicionador
TC3 de
seal

Captulo 4 - 6
 Figura 4.8 Diagrama del circuito de prueba de los TCs

Figura 4.9 Comparativo entre las seales dos TCs

Pruebas de desfase entre TPs y TCs. Utilizando una carga puramente resistiva para
evitar desfases entre la seal de voltaje y de corriente, se implement el circuito de
pruebas cuyo diagrama a bloque se muestra en la figura 4.10. Si se consideran las
seales de voltaje como referencia, en este caso se observa en la figura 4.11 del
oscilograma obtenido, que las seales de corriente se atrasan 24 grados a las seales de
voltaje.

CARGA

Acondicionador
TP de
seal

Osciloscopio

Acondicionador
TC de
seal

Captulo 4 - 7
 Figura 4.10 Diagrama del circuito de prueba de un TP y un TC

Figura 4.11 Comparativo entre las seales de un TP y un TC

Para el caso de la medicin de parmetros (por ejemplo potencias) que utilizan el
desfase entre el voltaje y la corriente de una misma fase, se deber tomar encuesta para
los clculos el desfase de 24 grados que se presenta entre los TPs y los TCs y sus
circuitos acondicionadores.

4.3 Pruebas del sistema conectado a una lnea de

transmisin a escala de 120 volts.
En esta parte se deber demostrar que el prototipo cumple con las especificaciones
sealadas, aprobando las pruebas a superar que se definieron en el apartado de
especificaciones generales (apartado 3.5). Con las pruebas de campo y de laboratorio se
obtendrn las especificaciones finales.

En la parte de implementacin (figura 4.8) se generaron pruebas para un solo

sincrofasor conectado a una fuente de 120 volts. Antes de conectar dos sincrofasores en
los extremos de una la lnea de transmisin a escala, se procede a realizar algunas
pruebas muy sencillas pero significativas, que aseguran en una primera instancia que el
sistema de dos sincrofasores se encuentra funcionando. En una primer prueba, se
conectan los dos sincrofasores a una fase de la lnea de 120 volts, haciendo
corresponder la fase de ambos sincrofasores con la fase de la lnea y ambos neutros del
sincrofasor con el neutro de la lnea ver figura 4.12. El resultado obtenido, como es de
Captulo 4 - 8
esperarse fue de de un par de fasores con un desfase de 0. En una segunda prueba, se
conectan ambos sincrofasores a la misma fase de 120 volts, pero con un sincrofasor
conectado en forma invertida, ver figura 4.13. El resultado tal cono fue de esperarse fue
un par de fasores con un desfase de 180 grados.

N
L

L1 N L1 N
Sincrofasor Sincrofasor
1 2

Figura 4.12 Prueba de los sincrofasores conectados una misma fase

N
L

L1 N L1 N
Sincrofasor Sincrofasor
1 2

Figura 4.13 Prueba de los sincrofasores conectados una misma fase, con una conexin
invertida

Conexin con la lnea de transmisin a escala de 120 volts.

En la figura 4.14 se muestra el circuito equivalente de una porcin o bloque de la lnea

de transmisin a escala. La lnea se puede configurar con uno o varios bloques en serie.
Como se puede observar, las tres fases cuentan con los mismos parmetros. Para tener
una idea aproximada de lo que registrar el sistema de medicin se hace una simulacin
Captulo 4 - 9
del desfase esperado en una de las fases. En la figura 4.15 se muestra la forma en como
se conectan los sincrofasores a la lnea de transmisin. La simulacin del
comportamiento de la lnea de transmisin se realiz con el analizador de circuitos
TINA [64].

L1
0.5 uF 13 290 mH 0.5 uF
L2
0.5 uF 0.5 uF
0.5 uF 13 290 mH 0.5 uF
L3
3x 1uF 13 290 mH 3x 1uF
N
11 250 mH
Figura 4.14 Lnea de transmisin a escala de 120 volts

Captulo 4 - 10
 N L3 L2 L1

Ea

Ia
Eb

Ib
Ec

Ic

Lnea

Ea

Ia

Eb

Ib
Ec

Ic

Carga

Figura 4.15 Conexin de los sincrofasores con la lnea de transmisin a escala

Anlisis de la lnea de transmisin.

Con los parmetros de dos bloques conectados en serie como el descrito en la figura
4.14 para la lnea de transmisin de una fase y con una carga puramente resistiva de 40
Captulo 4 - 11
ohms, se procede a hacer el anlisis de una fase del circuito de la figura 4.15. En la
figura 4.16 se muestra el diagrama en el analizador TINA con los dos bloques de la
lnea de transmisin. En donde el voltaje de entrada es de 130 volts pico, que fue el que
se midi en la lnea de transmisin a escala.

Figura 4.16 Conexin de los sincrofasores con la lnea de transmisin a escala

Como resultado de la simulacin se obtuvieron los fasores Vin y Vout, Iin e Iout. En las
figuras de la 4.17 a la 4.20 se muestran respectivamente los desfases entre Iin e Iout,
Vin y Vout, Vin e Iin y el desfase entre Vout, e Iout que determinan las potencias y los
parmetros de la lnea.

Captulo 4 - 12
 T
300.00m

Iout = 338.64mA 10.33

Iin = 240.16mA 17.37
150.00m
Parte imaginaria

7.04

0.00

-150.00m

-300.00m

-100.00m 0.00 100.00m 200.00m 300.00m 400.00m

Parte real

Figura 4.17 Corriente de entrada vs corriente de salida

Captulo 4 - 13
Figura 4.18 Voltaje de entrada vs voltaje de salida

Captulo 4 - 14
Figura 4.19 Voltaje de salida vs corriente de salida

Captulo 4 - 15
Captulo 4 - 16
 Figura 4.20 Voltaje de entrada vs corriente de entrada
Haciendo las mediciones con el sistema de sincrofasores en una sola fase de dos
porciones de lnea se generaron los resultados siguientes.

= 70

out = 180

in = 100

Como se mencion al inicio de esta prueba, se hizo el anlisis de la red con la finalidad
de tener una idea aproximada de los resultados a obtener. A pesar de que se presentan
diferencias al comparar los resultados del anlisis con los medidos directamente en la
lnea se observa que en todas las comparaciones existe cierta relacin, por ejemplo, en
los desfases entre Vin y Vout, o Vin e Iin, los ordenes de magnitud de las diferencias
son semejantes. Considerando que los valores de los parmetros marcados en la lnea de
transmisin a escala tiene cierta tolerancia, entonces se da por vlida la prueba ya que la
exactitud del sistema tambin est corroborada en las pruebas pasadas y en el anlisis
comparativo con equipos comerciales que se hace a continuacin.

Captulo 4 - 17
4.4 Anlisis comparativo con equipos comerciales
En [65] se reportan los resultados de una prueba comparativa realizada a 4 sincrofasores
comerciales. Se toman los resultados del error en magnitud, el error en fase y se
comparan con los errores obtenidos en las pruebas hechas al equipo aqu presentado. En
la figura 4.21 se muestran los resultados de las pruebas de amplitud hechas en [65]. Los
sincrofasores A, B y C, en el rango de operacin del 80% al 120%, presentan un error
de entre el 0.02% y el 0.08%. En el mismo rango, el error promedio del sincrofasor aqu
presentado es del 0.024%, ver figura 4.22

Para la deteccin del error de fase en [65] se utiliz un generador de funciones y un

osciloscopio. En la figura 4.23 se muestra la sincronizacin entre 1PPS y la seal de
voltaje realizada en [65]. Variando el generador de funciones de una frecuencia de
60.0000hz a 60001, el 1PPS y la seal se desplazan ligeramente. En la figura 4.24 se
muestran los resultados de la medicin realizada en el sincrofasor aqu presentado.
Debido al LUT los errores se presentan en las cercanas de los 90 grados, este error, se
puede minimizar aumentando el tamao de la tabla. El error promedio en todo el rango
de medicin es del 0.14% que es apropiado para aplicaciones de medicin de lneas de
transmisin.

Figura 4.21 Error en magnitud para una lnea trifsica balanceada a frecuencia nominal
(figura tomada de [65]).

Captulo 4 - 18
 0.05

0.04

0.03

Error %
0.02

0.01

0
0 20 40 60 80 100 120 140
Voltage %

Fig. 4.22. Error de magnitud

Figura 4.23 Sincronizacin entre la seal de 1 PPS y la seal elctrica

(figura tomada de [65])

3
Error %

2
1
0
75 80 85 90 95 100
Degrees

Figura 4.24 Error de ngulo

Captulo 4 - 19
 Conclusiones

Partiendo de los resultados obtenidos en las pruebas y de los comparativos con otros
equipos comerciales, se concluye que los procedimientos de diseo e implementacin
presentados son validos, se concluye tambin que durante el desarrollo tecnolgico se
genera conocimiento, que como en este caso se gener un algoritmo computacional para
el clculo de la DFT en cuatro instrucciones de DSP y un algoritmo para la deteccin de
fallas de sobrecorriente.

La utilizacin de los look up tables permite realizar la medicin fasorial de una seal de
60 Hz utilizando Microcontroladores o DSP-Microcontroladores de punto fijo.
El tiempo de procesamiento se reduce considerablemente al eliminar series de potencias
en el clculo de funciones trigonomtricas.
Dependiendo de la resolucin que se desee el tamao de las tablas se pueden aumentar.
Para las aplicaciones del sincrofasor en donde se requiera una resolucin en el ngulo de
un grado o menos la tabla de 8 bits (256 pasos) es suficiente.

El algoritmo esta diseado para calcular el fasor considerando una frecuencia nominal
de 60 Hz estable, es decir que si la frecuencia cambia de 60 Hrz. Se generara un error en
el clculo del fasor. Si se considera que la variacin de la frecuencia afecta de la misma
forma a dos o ms UMP, entonces el error se anula entre ellos, adems de que la
frecuencia varia muy poco, el mtodo de la DFT es inmune a harmnicos mltiplos de
60Hz.

Con el algoritmo para relevadores de sobrecorriente instantneos basado en la variacin

del ngulo del fasor de corriente. Es posible detectar una falla elctrica midiendo la
diferencia de los ngulos de fase entre la seal de falla y la seal normal (la misma seal
de corriente un periodo antes). En la medida que se tengan ms muestras por periodo y
algoritmos de cmputo que calculen en lnea el fasor entre muestra y muestra, se tendr
la posibilidad de poder detectar las fallas desde sus facetas tempranas (antes de un
cuarto del periodo).

Actualmente los sincrofasores se encuentran instalados en lneas de transmisin, sin

embargo, segn CFE tambin son requeridos en las reas de distribucin, esto implica
un gran gasto en medidores. El desarrollo aqu presentado permite un abatimiento de
hasta el 80% del costo de los medidores comerciales. El bajo costo del desarrollo aqu
presentado radica precisamente en que la mayora de los sistemas requeridos en el
funcionamiento de un sincrofasor se encuentran junto con el procesador central
embebidos en una sola pastilla de circuito integrado. El reducido tamao de la tarjeta
del circuito impreso (PCB) y el uso de un procesador de punto fijo tambin son factores
en el bajo costo del instrumento.

Captulo 5 - 1
Recomendaciones futuras y aportaciones adicionales.

1. Partiendo de este desarrollo, se pueden disear otros productos para aplicaciones

similares tales como:

Calidad de la energa
Sistema de adquisicin de datos para estudios de ahorro y calidad de la
energa
Relevadores de proteccin
Flujos de potencia
Control de FACTS

2. Se abre la posibilidad de continuar con lneas de investigacin propias en el rea de:

Desarrollo de algoritmos fuera de frecuencia nominal (55-65 Hz).

Desarrollo de algoritmos que permita suplir el 1PPS y el UTC en un
momento de prdida satelital.
Desarrollo de algoritmos matemticos y computacionales diferentes a la
DFT.
Desarrollo de un receptor GPS mediante circuitos integrados

3. Se ha utilizado la informacin generada en este desarrollo, en la reproduccin de la

misma aplicacin con diferentes procesadores. Actualmente se est desarrollando una
tesis de maestra utilizando uno de los ms recientes y ventajosos Controladores de
Seales Digitales.

4. El software de soporte del dispositivo DSP, permite programarlo con diferentes

lenguajes, de alto nivel como C y Matlab, logrando de esta manera un ensayo real y en
campo de los algoritmos y por lo tanto una verificacin del funcionamiento ms
confiables que las simulaciones computacionales.

5. Este desarrollo est pensada para uso industrial y cientfico-tecnolgico es decir que
aparte de poderse utilizar en aplicaciones reales de campo, se puede utilizar en un
laboratorio para ensayar diferentes algoritmos de medicin y proteccin, en su forma
ms completa se puede configurar como un medidor con telemetra y relevador de
proteccin.

6. Uno de los objetivos del programa doctoral es el de darle un impulso al desarrollo

tecnolgico del pas. Aparte de la posibilidad de comercializacin del sincrofasor aqu
presentado. Se ha contribuido con el desarrollo tecnolgico mundial, a travs del
"eXpressDSP-Compliant Third-Party Algorithms". Dentro del programa de terceras
partes de la compaa Texas Instruments y por medio de la compaia Mexicana
RACOM microelectronics. Obtenindose los siguientes resultados.

Presentacin en el programa de terceras partes de Texas Instruments del

algoritmo XDAIS Medicin de RMS.

Captulo 5 - 2
 RACOM microelectronics es la primera y nica empresa Latino Americana
aceptada y reconocida mundialmente por TI como una aliada en el desarrollo
tecnolgico con DSP.

Captulo 5 - 3
 Referencias

1. Phadke, A. G.; Thorp, J. S.; Adamiak, M. G. A new measurement technique

for tracking voltage phasors, local system frequency, and rate of change
frequency. IEEE Transactions on Power Apparatus and Systems, Vol. PAS-
102, No. 5, May 1983

2. Phadke, A. G. Synchronized phasor measurements, Chapter 6. IEEE

Tutorial Course, Advancements in microprocessor based protection and
communication.1997

3. Phadke, A.G. Synchronized phasor measurements-a historical overview.

Transmission and Distribution Conference and Exhibition 2002: Asia Pacific.
IEEE/PES , Volume: 1 6-10 Oct. 2002
Pages:476 - 479 vol.1

4. Jodice, J. A.; Ryan, R.; Carr, K. Satellite synchronized test instruments

replace the staged fault as the ultimate test of protection system
performance. Double Engineering Company.

5. Moore, T. An introduction to the global positioning system and its

applications. Developments in the Use of Global Positioning Systems , the
Institution of Electrical Engineers. Savoy Place. London, UK 8 Feb 1994
Pages:1/1 - 1/6

6. Cory, B.J.; Gale, P. Applications of precise time in electrical transmission

and distribution systems. Precise Time and Frequency - the Beat of a Single
Drum, IEE Colloquium on , 11 Nov 1992
Pages:8/1 - 8/3

7. Kumar, A. GPS and communications for precision power engineering.

Power Quality '98 , 1998
Pages:285

8. Phadke, A.G.; Pickett, B.; Adamiak, M.; Begovic, M.; Benmouyal, G.; Burnett,
R.O., Jr.; Cease, T.W.; Goossens, J.; Hansen, D.J.; Kezunovic, M.; Mankoff,
L.L.; McLaren, P.G.; Michel, G.; Murphy, R.J.; Nordstrom, J.; Sachdev, M.S.;
Smith, H.S.; Thorp, J.S.; Trotignon, M.; Wang, T.C.; Xavier, M.A.
Synchronized sampling and phasor measurements for relaying and
control. Power Delivery, IEEE Transactions on , Volume: 9 , Issue: 1 , Jan.

R-1
 1994
Pages:442 - 452

9. Phadke, A.G. Synchronized phasor measurements in power systems.

Computer Applications in Power, IEEE , Volume: 6 , Issue: 2 , April 1993
Pages:10 15

10. Cory, B.J.; Gale, P.F. Satellites for power system applications. Power
Engineering Journal [see also Power Engineer] , Volume: 7 , Issue: 5 , Oct.
1993
Pages:201 207

11. Wilson, R.E. PMUs [phasor measurement unit]. Potentials, IEEE , Volume:
13 , Issue: 2 , April 1994
Pages:26 28

12. Phadke, A. G. Recent advances in monitoring, protection and control of

power systems. Virginia Tech.

13. Burnett, R.O., Jr.; Butts, M.M.; Cease, T.W.; Centeno, V.; Michel, G.;
Murphy, R.J.; Phadke, A.G. Synchronized phasor measurements of a
power system event. Power Systems, IEEE Transactions on , Volume: 9
, Issue: 3 Aug. 1994
Pages:1643 1650

14. Phadke, A. G.; Martin, K. IEEE standard for synchrophasors for power
systems.
IEEE Std 1344-1995(R2001) , 2001

15. Martin, K. E.; Benmouyal G.; Adamiak, M. G.; Begovic, M.; Burnett, R.O.,
Jr.; Carr, K. R.; Cobb, A. Kusters, J. A.; Horowitz, S. H.; Jensen, G. R.;
Michel, G. L.; Murphy, R.J.; Phadke, A. G..; Sachdev, M.S.; Thorp, J.S. IEEE
standard for synchrophasors for power systems. IEEE Transactions on
Power Delivery, Vol. 13, No. 1, January 1998

16. Fardanesh, B.; Zelingher, S.; Sakis Meliopoulos, A.P.; Cokkinides, G.;
Ingleson, J. Multifunctional synchronized measurement network [power
systems].
Computer Applications in Power, IEEE , Volume: 11 , Issue: 1 , Jan. 1998
Pages:26 30

17. Ching-Shan Chen; Chih-Wen Liu; Joe-Air Jiang. A new adaptive PMU
based protection scheme for transposed/untransposed parallel
transmission lines. Power Delivery, IEEE Transactions on , Volume: 17
, Issue: 2 , April 2002
Pages:395 404

R-2
18. Yunping Chen; Chengxue Zhang; Zhijian Hu; Xurui Wang. A new approach
to real time measurement of power angles of generators at different
locations for stability control. Power Engineering Society Winter Meeting,
2000. IEEE , Volume: 2 , 23-27 Jan. 2000
Pages:1237 - 1242 vol.2

19. AMETEK, Inc. TR-2000 Multi-Function Recorder 2002.

20. Benmouyal, E.O.; Schweitzer; Guzmn A. Synchronized phasor

measurement in protective relays for protection, control, and analysis of
electric power systems. Schweitzer Engineering Laboratories, Inc., 22-24,
October 2002

21. Moxley, Roy; Woodward Darold. Improving power system operating

capacity through wide-area synchronous phase angle measurement.
Schweitzer Engineering Laboratories, Inc., 2002

22. Moxley, Roy; Petras, Chuck; Anderson, Chris; Fodero, Ken II. Display and
analysis of transcontinental synchrophasors. Schweitzer Engineering
Laboratories, Inc., 2002

23. Phadke, A. G.; Thorp, J. S. Synchronized Phasor Measurements and Their

Applications. Springer, New York, January 2008.

24. Anderson, Chris; Fearn, Brian; Guzmn, Armando; Moxley, Roy. Using SEL-
421 relay synchrophasors in basic applications. SEL Application Guide,
Vol. 1

25. Arbiter Systems. Model 1133A power sentinel functional description.

26. Real Academia Espaola. DICCIONARIO DE LA LENGUA ESPAOLA

Vigsima segunda edicin 2001 www.rae.es

27. Johnsonbaugh, R; Schaefer,M. Algorithms, chapter 1. Prentice Hall, New

Jersey 2004

28. Brassard, P;Bratley, G. Algorithms, chapter 1. Prentice Hall, New Jersey

1988

29. Baeza Yates, R. Algoritmia. Dpto. de Cs. de la Computacin, Univ. de Chile,

www.baeza.cl

30. Organisation for Economic Co-operation and Development La definicin de

"know-how", recopilado por Rafael San Vicente Cisneros. No publicado y
extraido de www.oecd.org/home/

31. Consejo Nacional de Ciencia y Tecnologa (CONACYT) Informe 2001-2003

y Perpectivas para 2004 Mxico, D. F. 2004.

R-3
32. Sociedad Mexicana para el Progreso de la Ciencia y la Tecnologa, A.C Por
una poltica nacional de ciencia y tecnologa en el contexto global. Mexico,
D.F. Diciembre 2005

33. Sidhu, T.S.; Sachdev, M.S. An iterative DSP technique for tracking power
system frequency and voltage phasors. Electrical and Computer
Engineering, 1996. Canadian Conference on , Volume: 1 , 26-29 May 1996
Pages:115 - 118 vol.1

34. Jun-Zhe Yang; Chih-Wen Liu. A smart method makes DFT more precise
for power system frequency estimation. Power Engineering Society 1999
Winter Meeting, IEEE , Volume: 2 , 31 Jan-4 Feb 1999
Pages:909 - 913 vol.2

35. Funaki, T.; Tanaka, S. Error estimation and correction of DFT in

synchronized phasor measurement. Transmission and Distribution
Conference and Exhibition 2002: Asia Pacific. IEEE/PES , Volume: 1 , 6-10
Oct. 2002
Pages:448 - 453 vol.1

36. De La O, J.A. New theory for phasor measurement. Instrumentation and

Measurement Technology Conference, 2002. IMTC/2002. Proceedings of the
19th IEEE , Volume: 2 , 21-23 May 2002
Pages:1405 - 1410 vol.2

37. Electric Power Research Institute, IECASA Team Intelligrid uses case
SynchroPhasor Domain Description Intelligrid Architecture Volume II. Palo
Alto, California 94304 USA. 2004

38. Rafael San Vicente, Ral Corts, Jaime Robles, J. Enrique Chong-Quero,
DSP-Microcontroller Implementations of a Simplified Algorithm for
Synchrophasor Calculation. IEEE 2nd International Conference on
Electrical and Electronics Engineering and XI conference on Electrical
Engineering (ICEEE-CIE 2005).

39. A. R. San Vicente Cisneros, R. A. Corts Mateos, J. Robles Garca, J. E.

Chong Quero, Construccin de un sincrofasor de bajo costo basado en un
DSP-Controlador. Third LACCEI International Latin American and
Caribbean Conference for Engineering and Technology
(LACCET2005)Advances in Engineering and Technology:A Global
Perspective, 8-10 June 2005, Cartagena de Indias, Colombia

40. Eduardo Cesar Senger, Giovanni Manassero, Jr., Clovis Goldemberg, and
Eduardo Lorenzetti Pellini Automated Fault Location System for Primary
Distribution Networks

R-4
41. Schweitzer Engineering Laboratories SEL-311A Data Sheet, Inc. Event
Reporting and Sequential Events Recorder (SER).

42. T.S. Sidhu, X. Zhang, F. Albasri and M.S. Sachdev Discrete-Fourier-

transform-based technique for removal of decaying DC offset from
phasor estimates TEE hoc.-Gner, Tw" Dlrrr&.. Vol. 150, No. 6, Nowdm
2003

43. M.S. Sachdev' T.S. Sidhu' I. Uttamchandani' W.O. Kennedy Design of Phase
and Amplitude Comparators for Transmission Line Protection. 1991
Conference on Communications. Power and Computing WESCANEX'97
Proceedings; Winnipeg, MB; May 22-23, 1997; pp. 179-184

44. Armando Guzman, Satish Samineni, and Mike Bryson. Protective Relay
Synchrophasor Measurements during Fault Conditions. Schweitzer
Engineering Laboratories, Inc. Copyright SEL 2005 (All rights reserved)
20050920 TP6214-01

45. Madisetti, V., and Williams, D. B. The Digital Signal Processing

Handbook CRC Press, B m Raton, FL, 1997

46. Youheng Xu, and Baoping Ju Synchronized phasor measuring method

using recursive DFT with a window function 2005 IEEE/PES transmission
and Distribution Conference & Exhibition: Asia and Pacific Dalian, China.

47. Zhian Zhong, Chunchun Xu, Bruce J. Billian, Li Zhang, Shu-Jen Steven Tsai,
Richard W. Conners, Virgilio A. Centeno, Arun G. Phadke, and Yilu Liu,
Power System Frequency Monitoring. Network (FNET) Implementation
IEEE TRANSACTIONS ON POWER SYSTEMS, VOL. 20, NO. 4,
NOVEMBER 2005

48. Trimble Navigation Limited. ACE III GPS System Designer Reference
Manual. Sunnyvale, CA 2000.

49. Glover,J.D; Sarma,M. Sistemas de Potencia (capitulo 5). Tercera edicin.

Thomson, Mxico, D.F. 2004.

50. Glover,J.D; Sarma,M. Demostracin de las ecuaciones que representan el

modelo de una lnea de transmisin. Presentada por Rafael San Vicente
Cisneros. No publicado y extrado de Glover,J.D; Sarma,M. Sistemas de
Potencia (capitulo 5). Tercera edicin. Thomson, Mxico, D.F. 2004.

51. R. Corts; D. Libreros; R. San Vicente Medicin de RMS Mediante DSP

Tms320c240 Cuarto Congreso Nacional de Ingeniera Electromecnica y
de Sistemas. Centro Histrico de la ciudad de Mxico, trabajo publicado
1998.

R-5
52. R. Corts; D. Libreros; R. San Vicente; E. Osorno. Medicin de la
Frecuencia a Partir de las Componentes Simtricas Duodcima Reunin
de Verano de Potencia IEEE Acapulco Guerrero, Mxico. trabajo publicado
1999.

53. IEEE Std. 519 1992 IEEE Recommended Practice and Requiriments for
Harmonic Control in Electrical Power Systems 1992.

54. BERKELEY DESIGN TECHNOLOGY, INC. POCKET GUIDE TO

POPULAR DSP PROCESSORS AND CORES. 2107 Dwight Way, 2nd
Floor, Berkeley CA 94704 Revised 2/1/2001 Copyright

55. Texas Instrument C2000 Platform. http://www.go-

dsp.com/fet/c2000/index.html

56. Texas Instrument. TMS320LF/LC240xA DSP Controllers Reference Guide

System and Peripherals. Dallas, Texas 75265. Revised December 2002

57. Texas Instrument. TMS320C24x DSP Controllers Reference Guide: CPU

and Instruction Set. Dallas, Texas 75265. Revised December 2002

58. Texas Instrument DSP DevelopersVillage http://dspvillage.ti.com/

59. Spectrum Digital, Inc. eZdspTM LF2407 Technical Reference. 12502

Exchange Dr., Suite 440 Stafford, TX. 77477 August 2001

60. GPS World. GPS World 2005 Buyers Guide.

http://www.gpsworld.com/gpsworld/ JUNE 2005

61. Trimble. GPS Boards & Chipsets Home, Embedded: Portable Devices
http://www.trimble.com/

62. Atmel Corporation. AT89C2051, 8 bits microcontroller. 2325 Orchard

Parkway San Jose, CA 95131 2000.

63. Maxim Integrated Products, +5V-Powered, Multichannel RS-232

Drivers/Receivers 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-
7600 2003

64. DesignSoft, TINA PRO, El laboratorio completo para Windows

Iniciacin Rpida. Budapest, Hungra 1998.

65. Depablos, J.; Centeno, V.; Phadke, A.G.; Ingram, M.; Comparative testing
of synchronized phasor measurement units. Power Engineering Society
General Meeting, 2004. IEEE 6-10 June 2004 Page(s):948 - 954 Vol.1

66. McClellan, James H; Schafer, Ronald W; Yoder, Mark A. Signal processing

first. Upper Saddle River, NJ : Pearson, 2003.

R-6
67. Oppenheim, Alan V. Discrete-Time Signal Processing. Prentice-Hall, Inc.
New Jersey 1999.

68. Robinson citado por Garnica y otros en Tecnologa: Un Instrumento Para

La Competitividad. Dos Casos de Transferencia de Tecnologa. Revista
LAGOVEN. Venezuela. 1996.

69. San Vicente, R.; Corts, R.; Robles, J.; Chong-Quero, Synchrophasor Design
Based on a DSP-Microcontroller. J.E IEEE International Symposium on
Intelligent Signal Processing (WISP2005).

70. San Vicente, R.; Cortes, R.; Robles, J.; Chong-Quero, J.E. Algorithm for
instant overcurrent relays based on the angle variations of current phasor
Industrial Technology, 2008. ICIT 2008. IEEE International Conference on
21-24 April 2008 Page(s):1 4

R-7
 A1
Anlisis de la seal

A.1.1 Anlisis terico.

En este apndice se presenta la demostracin de las ecuaciones matemticas que
permiten en un sistema elctrico de potencia calcular la amplitud y la fase de la seal
fundamental de 60Hz ( f 0 ) y de las armnicas que pudiera contener.

Planteamiento del problema:

Dado un conjunto de n muestras X[1], X[2],, X[n] obtenidas de una seal con
armnicos X (t) , se desea conocer para ciertas frecuencias de la seal f 0 , 2 f 0 , 3 f 0 ,
,k f 0 las amplitudes A1 , A2 , A3 , , Ak y las fases 1 , 2 , 3 ,, k de las seales
que componen a X(t). Es decir que se tienen como datos las muestras de la seal y las
frecuencias de las armnicas en donde se desea calcular la amplitud y la fase (fasor).

Para una mayor claridad y simplicidad en las grficas se presenta un ejemplo en donde
el anlisis se hace con una seal de 60Hz y una armnica. En la figura A1.1 se muestra
grficamente como la seal X (t) se genera a partir de la suma de la seal fundamental

X 1(t ) 1.0 cos(2 60t )

y la 3er armnica (3 f 0 )

X 3(t ) 0.8 cos(2180t / 4)

2
1.5
1
Amplitud

0.5
0
-0.5
-1
-1.5
-2
tiempo

X1(t) X3(t) X(t) = X1(t) + X3(t)

Figura A1.1 Composicin de una seal con armnicas

Apndice A1 - 1
Como el nmero de seales que componen a X (t ) es finito, son sinusoidales y sus
frecuencias estn limitadas a un acho de banda entonces:

L
X (t ) X k (t ) (A1.1)
k 0

Las seales X k (t ) son sinusoidales, por lo tanto, se pueden escribir como funciones
seno o coseno. Por razones de simplicidad al trasformar a la forma exponencial
compleja (como se explica ms adelante) se utilizara la funcin coseno para representar
las X k (t ) . En forma genrica, la seal X (t ) pudiera contener una componente de
corriente directa (DC) que en la ecuacin (A1.1) se representa por la componente de
frecuencia cero X 0 (t ) . Tomando en cuenta las anteriores consideraciones, la ecuacin
(A1.1) se escribe como sigue.

L
X (t ) Ao Ak cos(2f k t k ) (A1.2)
k 1
En donde:
L = nmero finito de seales sinusoidales que conforman la seal X(t)
Ao = componente de DC.

Si las frecuencias de las seales que componen a X(t) son mltiplos k (armnicas) de la
seal de frecuencia ms baja denominada frecuencia fundamental ( f 0 ) y que Ao = 0
tenemos que (A1.2) se escribe:

L
X (t ) Ak cos(2kf0t k ) (A1.3)
k 1

En la ecuacin (A1.3) ya se aprecian los datos y las incgnitas que se involucran en el

problema. Se conocen la seal medida X (t ) y la frecuencia k f 0 de la seal o armnica
a la cual se le desea conocer la amplitud. Ak y el ngulo de fase k que son las
incgnitas.

Para facilitar la manipulacin algebraica y poder despejar las incgnitas, se transforma

la funcione a la forma exponencial compleja. Utilizando la frmula inversa de Euler
(ver apndice A.1.4) [32,33]

e j e j
cos
2
se tiene que
1 L
X (t )
2 k 1
Ak (e j e j ) (A1.4)

en donde

Apndice A1 - 2
 (2kf0t k )
Interpretacin de la ecuacin (A1.4)
El trmino (e j e j ) representa la suma de dos fasores rotatorios, uno con frecuencia
positiva kf0 y otro con frecuencia negativa kf0 (ver apndice A.1.6) [32,33].
Como e j representa la misma seal que e j pero con frecuencia negativa, la ecuacin
(A1.4) se puede rescribir como:

1 L
X (t ) Ak e j (A1.5)
2 k 1
o como
1 L
X (t ) Ak e j (A1.5.1)
2 k 1

Cambiando por (2kf0t k ) y sustituyendo en (A1.5)

1 L L
1
X (t ) Ak e j ( 2kf 0 t k )
Ak e jk e j ( 2kf 0t )
2 k 1 k 1 2

para separar de la ecuacin las incgnitas Ak y k se hace

1
ak ak ( A, ) Ak e jk (A1.6)
2
entonces
L
X (t ) a
k 1
k e j ( 2kf 0t ) (A1.7)

Como la componente de DC = 0; entonces en la ecuacin (A1.1) X 0 (t ) = 0. Con la

consideracin anterior e igualando la ecuacin (A1.1) con la ecuacin (A1.7)

X (t ) X k (t ) a k e j ( 2kf 0t ) (A1.8)
k 1 k 1

Desarrollando ambos miembros de la ecuacin

j ( 2kf 0 t )
X 1 (t ) + X 2 (t ) + + X k (t ) = a1e j ( 2 1 f 0 t ) + a2e j ( 2 2 f 0 t ) ++ ak e

igualando termino a termino se tiene el conjunto de ecuaciones

Apndice A1 - 3
X 1 (t ) = a1e j ( 2 1 f 0t )
X 2 (t ) = a2e j ( 2 2 f 0t )
j ( 2kf 0t )
X k (t ) = a k e (A1.9)
En donde ak ( A, ) es el fasor incgnita.

El conjunto anterior de ecuaciones indican que cada una de las seales (vectores) que
componen la seale X (t ) se pueden analizar de manera independiente.
Despejando ak ( A, ) de la ecuacin (A1.9) se tiene que

j ( 2kf 0t )
ak ( A, ) = X k (t ) e (A1.10)

Como se puede observar la ecuacin (A1.10) ya representa los k fasores de las k

seales. En este momento se hace un parntesis para analizar las ecuaciones, para tal
efecto, se procede a graficar la ecuacin (A1.10) para tener una mejor visin de los
resultados obtenidos.

Haciendo k = 1 para analizar el fasor de la seal fundamental (60Hz) y aplicando la

formula de Euler (ver apndice A.1.4) [32,33].

a ( A, ) X (t )cos(2 60t ) jsen2 60t (A1.10.1)

Haciendo un cambio de variable (ver apndice A.1.5) [32,33]

a( A, ) Z r jZ i (A1.10.2)

Si se desarrolla de la misma forma la ecuacin (A1.5.1) entonces.

a( A, ) Z r jZ i (A1.10.3)

Aplicando identidades trigonomtricas y el teorema de Pitgoras (ver apndice A.1.5)

[32,33] se tiene que

A Z r 2 Z i 2 (A1.10.4)

Zi
arctan (A1.10.5)
Zr

Graficando A vs. En las ecuaciones (A1.10.2) y (A1.10.3)

Apndice A1 - 4
 a = Zr + Zi

1.2

0.8
Amplitud

0.6

0.4

0.2

0
0 45 90 -45 0 45 90 -45 0 45 90 -45 0 45 90
ngulo

a)

a = Zr - Zi

1.2

0.8
Amplitu

0.6

0.4

0.2

0
0 -45 -90 45 0 -45 -90 45 0 -45 -90 45 0 -45 -90
ngulo

b)

Figura A1.2 Grficas de A vs.

Procedimiento de graficacin:
Las grficas se generaron en Excel. Se tabul contra el tiempo de manera independiente
la parte real y la imaginaria de la ecuacin (A1.10.1); para cada complejo generado de
la tabulacin anterior, se aplicaron (A1.10.4) y (A1.10.5) obtenindose de esta manera
A y de cada complejo, que al graficarlos, generan las grficas a) y b) para las
ecuaciones (A1.10.3) y (A1.10.2) respectivamente.

Observacin:
Las ecuaciones (A1.10.2) y (A1.10.3) en ambos casos, determinan el valor instantnea
del valor absoluto de la amplitud, sin embargo en la grfica de la figura A1.2 a) de la
ecuacin (A1.10.3), el ngulo varia en forma ascendente de derecha a izquierda,
mientras que en la grfica de la figura A1.2 b) de la ecuacin (A1.10.2) el ngulo varia
de derecha a izquierda en forma descendente. Esta prueba nos permite comprobar que se

Apndice A1 - 5
trata de la misma seal pero con frecuencia opuesta. En la figura A1.3 se muestra la
grfica polar de las ecuaciones (A1.10.2) y (A1.10.3).

Figura A1.3 grfica polar de las ecuaciones (A1.10.2) y (A1.10.3)

Recordando el planteamiento del problema que ha dado origen a este anlisis, de la

funcin X (t) se tiene un conjunto de n muestras X[1], X[2],, X[n] , para cada t
discreto de 1,2,,n se tiene que la ecuacin (A1.10) queda.

2n
jk ( )
ak ( A, ) X k [n]e T0
(A1.11)
1
En donde f 0
T0

El valor promedio de una funcin peridica en un periodo de un total de N muestras

discretas en el tiempo esta dado por.

N 1
1
N
f (X
n 0
n )

Si se obtiene el valor promedio de las N muestras en la ecuacin (A1.11)

N 1 2n
1 jk (
X
)
ak ( A, ) k [n]e N
(A1.12)
N n 0

En donde X k [n] es el conjunto de N muestras recolectadas dentro de una ventana que

abarca un periodo To de la seal. La ecuacin (A1.12) es conocida como
Transformada Discreta de Fourier (DFT)

1
Si en la ecuacin (A1.6) ak ( A, ) Ak e jk
2
se hace Z k Ak e jk

Apndice A1 - 6
 N 1 2n
jk
X ne
2
Z k ( A, ) k
N
(A1.13)
N n0

Aplicando la frmula de Euler

2 N 1 2n 2n
Z k ( A, ) X k ncos k jsenk (A1.14)
N n 0 N N

2 N 1 2n 2 N 1 2n
Z k ( A, ) X k n cos k j X k nsenk
N n 0 N N n 0 N

haciendo un cambio de variables

Z k ( A, ) Z kr jZ ki (A1.15)

Aplicando identidades trigonomtricas y el teorema de Pitgoras para expresar el vector

complejo en trminos de amplitud y fase de la ecuacin (A1.15) tenemos (ver apndice
A.1.5) [32,33].

Ak Z kr 2 Z ki 2 (A1.16)

Z ki
k arctan (A1.17)
Z kr

En donde Ak es la amplitud de la seal X k (t ) y k el ngulo en el momento que se

hizo la primera adquisicin o muestreo de la seal X k (t ) (ver apndice A.1.6) [32,33].

Si k =1 el fasor que se encuentra es el de la seal fundamental, si k =2 de la segunda

armnica y as sucesivamente. De tal manera que para la componente fundamental

2 N 1
2n 2n
Z1( A, ) X 1[n]cos N
jsen
N
(A1.18)
N n 0

y por ejemplo para la 3er armnica k =3

2 N 1
2n 2n
Z 3 ( A, ) X [n]cos 3
3
N
jsen3
N
(A1.19)
N n 0

Apndice A1 - 7
A.1.2 Anlisis grfico de la ecuacin.
De la misma manera que en la ecuacin (A1.10) se obtuvo para k = 1 y k = 3 el fasor
( A , ) se grafica la ecuacin (A1.12) (que como ya se menciona es la DFT de la
seal). Para tal efecto se utilizan las ecuaciones (A1.16) y (A1.17) en donde

N 1
2n
X ncos k N
2
Zkr k (A1.20)
N n 0

y
N 1
2n
X nsenk N
2
Zki j k
(A1.21)
N h 0

La amplitud se calcula como ya se menciono con la ecuacin (A1.16)

Ak Z kr 2 Z ki 2
Para el calculo de se utiliza la funcin arco seno por los motivos que se explican en el
captulo 3.

Z ki
k arcsen (A1.22)
Ak

Que para obtener en los cuatro cuadrantes se utiliza el esquema de la figura A1.4.

Figura A1.4 Arco seno en los cuatro cuadrantes

Apndice A1 - 8
Utilizando las mismas seales de la figura A1.1

Con f 0 60Hz

la fundamental (k = 1)
X 1(t ) 1.0 cos(2 60t )

la 3er armnica (3 f 0 con k = 3)

X 3(t ) 0.8 cos(2 180t / 4)

y
X (t ) X 1(t ) X 2(t )

La grfica de las seales queda como en la figura A1.5

2
1.5
1
Amplitud

0.5
0
-0.5
-1
-1.5
-2
tiempo

X1(t) X3(t) X(t) = X1(t) + X3(t)

Figura A1.5 Composicin de una seal con armnicas

Se tabulan para valores discretos de t en donde t se propone de To/16 ya que se

proponen 16 muestras por periodo de la seal fundamental. Se ha demostrado que es
aceptable para analizar la componente fundamental de 60 Hz una frecuencia de
muestreo de 720 Hz o 12 muestras por periodo [1]. En este trabajo se han seleccionado
16 muestras por que son una potencia de 2, lo cual facilita el procesamiento del
algoritmo. En la tabla A1.1 se muestran los valores de las grficas de la figura A1.5, los
datos se obtienen por medio de Excel.

Apndice A1 - 9
 Tabla A1.1 Valores de las seales X 1(t ) , X 3(t ) y X (t )

tiempo
To/16 X1(t) X3(t) X(t)= X1(t)+X3(t)
0.0000 1.0000 0.5657 1.5657
0.0010 0.9239 0.7391 1.6630
0.0021 0.7071 0.0000 0.7071
0.0031 0.3827 -0.7391 -0.3564
0.0042 0.0000 -0.5657 -0.5657
0.0052 -0.3827 0.3061 -0.0765
0.0063 -0.7071 0.8000 0.0929
0.0073 -0.9239 0.3061 -0.6177
0.0083 -1.0000 -0.5657 -1.5657
0.0094 -0.9239 -0.7391 -1.6630
0.0104 -0.7071 0.0000 -0.7071
0.0115 -0.3827 0.7391 0.3564
0.0125 0.0000 0.5657 0.5657
0.0135 0.3827 -0.3061 0.0765
0.0146 0.7071 -0.8000 -0.0929
0.0156 0.9239 -0.3061 0.6177
0.0167 1.0000 0.5657 1.5657
0.0177 0.9239 0.7391 1.6630
0.0188 0.7071 0.0000 0.7071
0.0198 0.3827 -0.7391 -0.3564
0.0208 0.0000 -0.5657 -0.5657
0.0219 -0.3827 0.3061 -0.0765
0.0229 -0.7071 0.8000 0.0929
0.0240 -0.9239 0.3061 -0.6177
0.0250 -1.0000 -0.5657 -1.5657
0.0260 -0.9239 -0.7391 -1.6630
0.0271 -0.7071 0.0000 -0.7071
0.0281 -0.3827 0.7391 0.3564
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

Clculo de A y de la seal X 1(t ) 1.0 cos(2 60t ) (k = 1).

Para tal efecto se toma una ventana con las primeras 16 muestras de la seal X 1(t ) .

Procedimiento:
2n
Para cada n de la 0 a la 15 se calcula X 1n cos 1 . En la tabla se
16
muestran los resultados de cada operacin.
2 15
Se calcula la sumatoria de las 16 muestras Zr . En la tabla se muestra
16 n 0
el resultado de la suma.
2n
Para cada n de la 0 a la 15 se calcula X 1nsen1 . En la tabla se
16
muestran los resultados de cada operacin.

Apndice A1 -10
 2 15
Se calcula la sumatoria de las 16 muestras Zi . En la tabla se muestran
16 n 0
los resultados de cada operacin.
Con la ecuacin (A1.16) se calcula la Amplitud (A). En la tabla se muestra el
resultado de la amplitud.
Con la ecuacin (A1.22) y aplicando la figura A1.4 se calcula la fase ( ). En la
tabla se muestra el resultado en grados.
Se grafica la ventana

En la tabla A1.2 se muestran los resultados del clculo en donde de A =1 y = 0

grados. En la figura A1.6 se muestra la grfica de las tres seales en la ventana de
clculo de las 16 muestras.

Tabla A1.2 Corrida para la seal X 1(t ) 1.0 cos(2 60t ) (k = 1).

tiempo X1(t) X3(t) X1(t)+X3(t) n X1[n] cos1(2n/16) Zr = X1[n] sen1(2n/16) Zi = Amplitud = r + (Zi)
0.0000 1.0000 0.5657 1.5657 0 1.0000 1.0000 0.0000 0.0000 A= 1
0.0010 0.9239 0.7391 1.6630 1 0.8536 0.3536
0.0021 0.7071 0.0000 0.7071 2 0.5000 0.5000 = aseno(|Zi/A|)
0.0031 0.3827 -0.7391 -0.3564 3 0.1464 0.3536 (radianes) 0.0000
0.0042 0.0000 -0.5657 -0.5657 4 0.0000 0.0000 (grados) 0.0000
0.0052 -0.3827 0.3061 -0.0765 5 0.1464 -0.3536 Primer cuadrante (+,+)
0.0063 -0.7071 0.8000 0.0929 6 0.5000 -0.5000 =
0.0073 -0.9239 0.3061 -0.6177 7 0.8536 -0.3536 (grados) = 0.0000
0.0083 -1.0000 -0.5657 -1.5657 8 1.0000 0.0000
0.0094 -0.9239 -0.7391 -1.6630 9 0.8536 0.3536
0.0104 -0.7071 0.0000 -0.7071 10 0.5000 0.5000
0.0115 -0.3827 0.7391 0.3564 11 0.1464 0.3536
0.0125 0.0000 0.5657 0.5657 12 0.0000 0.0000
0.0135 0.3827 -0.3061 0.0765 13 0.1464 -0.3536
0.0146 0.7071 -0.8000 -0.0929 14 0.5000 -0.5000
0.0156 0.9239 -0.3061 0.6177 15 0.8536 -0.3536
0.0167 1.0000 0.5657 1.5657
0.0177 0.9239 0.7391 1.6630
0.0188 0.7071 0.0000 0.7071
0.0198 0.3827 -0.7391 -0.3564
0.0208 0.0000 -0.5657 -0.5657
0.0219 -0.3827 0.3061 -0.0765
0.0229 -0.7071 0.8000 0.0929
0.0240 -0.9239 0.3061 -0.6177
0.0250 -1.0000 -0.5657 -1.5657
0.0260 -0.9239 -0.7391 -1.6630
0.0271 -0.7071 0.0000 -0.7071
0.0281 -0.3827 0.7391 0.3564
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

Apndice A1 -11
Grfica de las tres seales en la ventana de clculo

2.00
1.50
1.00
0.50
Amplitud

0.00
-0.50
-1.00
-1.50
-2.00
tiempo

X1(t) X3(t) X(t)= X1(t)+X3(t)

Figura A1.6 Grfica de las seales X 1(t ) , X 3(t ) y X (t ) en la ventana de 16 muestras

Anlisis:
El clculo de A entrega la amplitud mxima de la seal, que en efecto es el valor
promedio de los valores instantneos calculados en las ecuaciones (A1.10.2) y
(A1.10.3), con la aclaracin que en ese clculo no se consider la constante de la
ecuacin

1
ak ( A, ) Ak e jk
2

El ngulo de fase o desfase calculado es el valor del ngulo del la seal en el nstate
en que se toma la primer muestra o se hace la primer adquisicin, que en el caso anterior
como se aprecia en el inicio de la grfica de la figura A1.6 es de cero grados para la
seal fundamental.

Para corroborar el anlisis anterior, se procede a calcular A y para

X 3(t ) 0.8 cos 3(2 60t / 4) en donde se espera una A = 0.8 y un = 45 grados.

El procedimiento de clculo es el mismo que en la corrida anterior, en la tabla A1.3 se

presenta la corrida para la seal X 3(t ) en donde los valores de A y fueron los
esperados. En la figura A1.6 se aprecia que en la grfica de X 3(t ) la ventana de clculo
se inicia a los 45 grados.

Apndice A1 -12
 Tabla A1.3 Corrida para la seal X 3(t ) 0.8 cos(2 180t / 4)

tiempo X1(t) X3(t) X1(t)+X3(t) n X3[n]cos3(2n/16) Zr = X3[n]sen3(2n/16) Zi = Amplitud = r + (Zi)

0.0000 1.0000 0.5657 1.5657 0 0.5657 0.5657 0.0000 0.5657 A = 0.8
0.0010 0.9239 0.7391 1.6630 1 0.2828 0.6828
0.0021 0.7071 0.0000 0.7071 2 0.0000 0.0000 a = aseno(|Zi/A|)
0.0031 0.3827 -0.7391 -0.3564 3 0.6828 0.2828 a (radianes)= 0.7854
0.0042 0.0000 -0.5657 -0.5657 4 0.0000 0.5657 a (grados) = 45.00
0.0052 -0.3827 0.3061 -0.0765 5 0.2828 -0.1172 Primer cuadrante (+,+)
0.0063 -0.7071 0.8000 0.0929 6 0.5657 0.5657 f=a
0.0073 -0.9239 0.3061 -0.6177 7 -0.1172 0.2828 f (grados) = 45.00
0.0083 -1.0000 -0.5657 -1.5657 8 0.5657 0.0000
0.0094 -0.9239 -0.7391 -1.6630 9 0.2828 0.6828
0.0104 -0.7071 0.0000 -0.7071 10 0.0000 0.0000
0.0115 -0.3827 0.7391 0.3564 11 0.6828 0.2828
0.0125 0.0000 0.5657 0.5657 12 0.0000 0.5657
0.0135 0.3827 -0.3061 0.0765 13 0.2828 -0.1172
0.0146 0.7071 -0.8000 -0.0929 14 0.5657 0.5657
0.0156 0.9239 -0.3061 0.6177 15 -0.1172 0.2828
0.0167 1.0000 0.5657 1.5657
0.0177 0.9239 0.7391 1.6630
0.0188 0.7071 0.0000 0.7071
0.0198 0.3827 -0.7391 -0.3564
0.0208 0.0000 -0.5657 -0.5657
0.0219 -0.3827 0.3061 -0.0765
0.0229 -0.7071 0.8000 0.0929
0.0240 -0.9239 0.3061 -0.6177
0.0250 -1.0000 -0.5657 -1.5657
0.0260 -0.9239 -0.7391 -1.6630
0.0271 -0.7071 0.0000 -0.7071
0.0281 -0.3827 0.7391 0.3564
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

Conclusin:
Los clculos de la Amplitud y la Face utilizando la DFT (ecuacin (A1.12) nos
proporcionan respectivamente los valores de la amplitud mxima de la seal y el ngulo
de la seal en el instante de la primera adquisicin.
Haciendo corridas con otro nmero de muestras se encontr que las ventanas de
muestreo deben ser de mnimo To (un periodo de la frecuencia fundamental) y
mltiplos de To para las armnicas. Como se puede observar en las corridas anteriores
la ventana abarca un periodo de la frecuencia fundamental y tres periodos de la tercera
armnica.

A.1.2.1 Propiedad de filtrado de la DFT.

Partiendo de que X(t) es la sumatoria de las X k (t ) seales, se demuestra la propiedad de

filtrado si en lugar de tomar las muestras de las respectivas seales X k (t ) se toman las
muestras de la seal X(t). Para tal efecto se procede a generar una corrida para la seal
X(t)= X1(t)+X3(t) y de la cual se desea analizar la A y el para la seal X3(t). La

Apndice A1 -13
 corrida es similar a la que se hizo para X3(t) pero las X[n] muestras se toman de X(t) en
lugar de X3(t).

Tabla A1.4 Corrida tomando las muestras de la seal X (t ) X 1(t ) X 2(t )

tiempo X1(t) X3(t) X(t)= X1(t)+X3(t) n X[n]cos3(2n/16) Zr = X[n]sen3(2n/16) Zi = Amplitud = r + (Zi)

0.0000 1.0000 0.5657 1.5657 0 1.5657 0.5657 0.0000 0.5657 A = 0.8
0.0010 0.9239 0.7391 1.6630 1 0.6364 1.5364
0.0021 0.7071 0.0000 0.7071 2 -0.5000 0.5000 = aseno(|Zi/A|)
0.0031 0.3827 -0.7391 -0.3564 3 0.3293 0.1364 (radianes) 0.7854
0.0042 0.0000 -0.5657 -0.5657 4 0.0000 0.5657 (grados) 45.00
0.0052 -0.3827 0.3061 -0.0765 5 -0.0707 0.0293 Primer cuadrante (+,+)
0.0063 -0.7071 0.8000 0.0929 6 0.0657 0.0657 =
0.0073 -0.9239 0.3061 -0.6177 7 0.2364 -0.5707 (grados) = 45.00
0.0083 -1.0000 -0.5657 -1.5657 8 1.5657 0.0000
0.0094 -0.9239 -0.7391 -1.6630 9 0.6364 1.5364
0.0104 -0.7071 0.0000 -0.7071 10 -0.5000 0.5000
0.0115 -0.3827 0.7391 0.3564 11 0.3293 0.1364
0.0125 0.0000 0.5657 0.5657 12 0.0000 0.5657
0.0135 0.3827 -0.3061 0.0765 13 -0.0707 0.0293
0.0146 0.7071 -0.8000 -0.0929 14 0.0657 0.0657
0.0156 0.9239 -0.3061 0.6177 15 0.2364 -0.5707
0.0167 1.0000 0.5657 1.5657
0.0177 0.9239 0.7391 1.6630
0.0188 0.7071 0.0000 0.7071
0.0198 0.3827 -0.7391 -0.3564
0.0208 0.0000 -0.5657 -0.5657
0.0219 -0.3827 0.3061 -0.0765
0.0229 -0.7071 0.8000 0.0929
0.0240 -0.9239 0.3061 -0.6177
0.0250 -1.0000 -0.5657 -1.5657
0.0260 -0.9239 -0.7391 -1.6630
0.0271 -0.7071 0.0000 -0.7071
0.0281 -0.3827 0.7391 0.3564
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

Conclusin:
La amplitud A y el ngulo de fase encontrados pertenecen a la seal X3(t)

Corrimiento de la ventana
Se presenta el clculo de A1 , 1 , A3 y 3 tomando como muestras la seal X(t) para
otras dos ventanas diferentes. En la tabla A1.5 se presenta la corrida para el clculo de
A3 y 3 (tercer armnico) y en la tabla A1.6 se presenta la corrida para calcular A1 y 1
(seal fundamental). Como se puede observar el valor del clculo de la amplitud de las
seales es el mismo que cuando se calcul con la ventana en el origen t = 0. Sin
embargo para las s el valor calculado apunta en el ngulo en el que se hizo la primera
adquisicin. En la figura A1.7 se muestra la grfica de las seales en la ventana de
clculo, en donde tambin, se puede observar el ngulo de desfase de ambas seales con
respecto a la primera adquisicin.

Apndice A1 -14
 Tabla A1.5 Corrida para calcular A3 y 3 (tercer armnico)

tiempo X1(t) X3(t) X(t)= X1(t)+X3(t) n X[n]cos3(2n/16) Zr = X[n]sen3(2n/16) Zi = Amplitud = r + (Zi)

0.0000 1.0000 0.5657 1.5657 A= 0.8
0.0010 0.9239 0.7391 1.6630
0.0021 0.7071 0.0000 0.7071 = aseno(|Zi/A|)
0.0031 0.3827 -0.7391 -0.3564 (radianes) 1.1781
0.0042 0.0000 -0.5657 -0.5657 (grados) 67.50
0.0052 -0.3827 0.3061 -0.0765 0 -0.0765 0.3061 0.0000 0.7391 Primer cuadrante (+,+)
0.0063 -0.7071 0.8000 0.0929 1 0.0355 0.0858 =
0.0073 -0.9239 0.3061 -0.6177 2 0.4368 -0.4368 (grados) = 67.50
0.0083 -1.0000 -0.5657 -1.5657 3 1.4465 0.5992
0.0094 -0.9239 -0.7391 -1.6630 4 0.0000 1.6630
0.0104 -0.7071 0.0000 -0.7071 5 -0.6533 0.2706
0.0115 -0.3827 0.7391 0.3564 6 0.2520 0.2520
0.0125 0.0000 0.5657 0.5657 7 -0.2165 0.5226
0.0135 0.3827 -0.3061 0.0765 8 -0.0765 0.0000
0.0146 0.7071 -0.8000 -0.0929 9 0.0355 0.0858
0.0156 0.9239 -0.3061 0.6177 10 0.4368 -0.4368
0.0167 1.0000 0.5657 1.5657 11 1.4465 0.5992
0.0177 0.9239 0.7391 1.6630 12 0.0000 1.6630
0.0188 0.7071 0.0000 0.7071 13 -0.6533 0.2706
0.0198 0.3827 -0.7391 -0.3564 14 0.2520 0.2520
0.0208 0.0000 -0.5657 -0.5657 15 -0.2165 0.5226
0.0219 -0.3827 0.3061 -0.0765
0.0229 -0.7071 0.8000 0.0929
0.0240 -0.9239 0.3061 -0.6177
0.0250 -1.0000 -0.5657 -1.5657
0.0260 -0.9239 -0.7391 -1.6630
0.0271 -0.7071 0.0000 -0.7071
0.0281 -0.3827 0.7391 0.3564
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

2.00
1.50
1.00
0.50
Amplitud

0.00
-0.50
-1.00
-1.50
-2.00
tiempo

X1(t) X3(t) X(t)= X1(t)+X3(t)

Figura A1.7 Grfica de las seales en la ventana de clculo

Apndice A1 -15
 Tabla A1.6 Corrida para calcular A1 y 1 (seal fundamental)

tiempo X1(t) X3(t) X(t)= X1(t)+X3(t) n X[n]cos1(2n/16) Zr = X[n]sen1(2n/16) Zi = Amplitud = r + (Zi)

0.0000 1.0000 0.5657 1.5657 A= 1
0.0010 0.9239 0.7391 1.6630
0.0021 0.7071 0.0000 0.7071 = aseno(|Zi/A|)
0.0031 0.3827 -0.7391 -0.3564 (radianes) 1.1781
0.0042 0.0000 -0.5657 -0.5657 (grados) 67.50
0.0052 -0.3827 0.3061 -0.0765 0 -0.0765 -0.3827 0.0000 -0.9239 Tercer cuadrante (-,-)
0.0063 -0.7071 0.8000 0.0929 1 0.0858 0.0355 = 180+
0.0073 0.9239 0.3061 -0.6177 2 -0.4368 -0.4368 (grados) = 247.50
0.0083 -1.0000 -0.5657 -1.5657 3 -0.5992 -1.4465
0.0094 -0.9239 -0.7391 -1.6630 4 0.0000 -1.6630
0.0104 -0.7071 0.0000 -0.7071 5 0.2706 -0.6533
0.0115 -0.3827 0.7391 0.3564 6 -0.2520 0.2520
0.0125 0.0000 0.5657 0.5657 7 -0.5226 0.2165
0.0135 0.3827 -0.3061 0.0765 8 -0.0765 0.0000
0.0146 0.7071 -0.8000 -0.0929 9 0.0858 0.0355
0.0156 0.9239 -0.3061 0.6177 10 -0.4368 -0.4368
0.0167 1.0000 0.5657 1.5657 11 -0.5992 -1.4465
0.0177 0.9239 0.7391 1.6630 12 0.0000 -1.6630
0.0188 0.7071 0.0000 0.7071 13 0.2706 -0.6533
0.0198 0.3827 -0.7391 -0.3564 14 -0.2520 0.2520
0.0208 0.0000 -0.5657 -0.5657 15 -0.5226 0.2165
0.0219 -0.3827 0.3061 -0.0765
0.0229 -0.7071 0.8000 0.0929
0.0240 -0.9239 0.3061 -0.6177
0.0250 -1.0000 -0.5657 -1.5657
0.0260 -0.9239 -0.7391 -1.6630
0.0271 -0.7071 0.0000 -0.7071
0.0281 -0.3827 0.7391 0.3564
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

Clculo de A1 , 1 y A3 , 3 para la segunda ventana diferente.

Las tablas A1.7 y A1.8 y la grafica A1.8 muestran el mismo experimento para una
tercer ventana presentndose nuevamente los resultados esperados

Apndice A1 -16
 Tabla A1.7 Corrida para calcular A3 y 3 en la ventana 3

tiempo X1(t) X3(t) X(t)= X1(t)+X3(t) n X[n]cos3(2n/16) Zr = X[n]sen3(2n/16) Zi = Amplitud = r + (Zi)

0.0000 1.0000 0.5657 1.5657 A = 0.8
0.0010 0.9239 0.7391 1.6630
0.0021 0.7071 0.0000 0.7071 = aseno(|Zi/A|)
0.0031 0.3827 -0.7391 -0.3564 (radianes) 0.7854
0.0042 0.0000 -0.5657 -0.5657 (grados) 45.00
0.0052 -0.3827 0.3061 -0.0765 Cuarto cuadrante (+,-)
0.0063 -0.7071 0.8000 0.0929 =360 -
0.0073 -0.9239 0.3061 -0.6177 (grados) = 315.00
0.0083 -1.0000 -0.5657 -1.5657
0.0094 -0.9239 -0.7391 -1.6630
0.0104 -0.7071 0.0000 -0.7071
0.0115 -0.3827 0.7391 0.3564
0.0125 0.0000 0.5657 0.5657 0 0.5657 0.5657 0.0000 -0.5657
0.0135 0.3827 -0.3061 0.0765 1 0.0293 0.0707
0.0146 0.7071 -0.8000 -0.0929 2 0.0657 -0.0657
0.0156 0.9239 -0.3061 0.6177 3 -0.5707 -0.2364
0.0167 1.0000 0.5657 1.5657 4 0.0000 -1.5657
0.0177 0.9239 0.7391 1.6630 5 1.5364 -0.6364
0.0188 0.7071 0.0000 0.7071 6 0.5000 0.5000
0.0198 0.3827 -0.7391 -0.3564 7 0.1364 -0.3293
0.0208 0.0000 -0.5657 -0.5657 8 0.5657 0.0000
0.0219 -0.3827 0.3061 -0.0765 9 0.0293 0.0707
0.0229 -0.7071 0.8000 0.0929 10 0.0657 -0.0657
0.0240 -0.9239 0.3061 -0.6177 11 -0.5707 -0.2364
0.0250 -1.0000 -0.5657 -1.5657 12 0.0000 -1.5657
0.0260 -0.9239 -0.7391 -1.6630 13 1.5364 -0.6364
0.0271 -0.7071 0.0000 -0.7071 14 0.5000 0.5000
0.0281 -0.3827 0.7391 0.3564 15 0.1364 -0.3293
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

2.00
1.50
1.00
0.50
Amplitud

0.00
-0.50
-1.00
-1.50
-2.00
tiempo

X1(t) X3(t) X(t)= X1(t)+X3(t)

Figura A1.8 Grfica de las seales en la tercera ventana de clculo

Apndice A1 -17
 Tabla A1.8 Corrida para calcular A1 y 1 en la ventana 3

tiempo X1(t) X3(t) X(t)= X1(t)+X3(t) n X[n]cos(2n/16) Zr = X[n]sen(2n/16) Zi = Amplitud = r + (Zi)

0.0000 1.0000 0.5657 1.5657 A= 1
0.0010 0.9239 0.7391 1.6630
0.0021 0.7071 0.0000 0.7071 = aseno(|Zi/A|)
0.0031 0.3827 -0.7391 -0.3564 (radianes) 1.5708
0.0042 0.0000 -0.5657 -0.5657 (grados) 90.00
0.0052 -0.3827 0.3061 -0.0765 Primer cuadrante (+,+)
0.0063 -0.7071 0.8000 0.0929 =
0.0073 -0.9239 0.3061 -0.6177 (grados) = 90.00
0.0083 -1.0000 -0.5657 -1.5657
0.0094 -0.9239 -0.7391 -1.6630
0.0104 -0.7071 0.0000 -0.7071
0.0115 -0.3827 0.7391 0.3564
0.0125 0.0000 0.5657 0.5657 0 0.5657 0.0000 0.0000 1.0000
0.0135 0.3827 -0.3061 0.0765 1 0.0707 0.0293
0.0146 0.7071 -0.8000 -0.0929 2 -0.0657 -0.0657
0.0156 0.9239 -0.3061 0.6177 3 0.2364 0.5707
0.0167 1.0000 0.5657 1.5657 4 0.0000 1.5657
0.0177 0.9239 0.7391 1.6630 5 -0.6364 1.5364
0.0188 0.7071 0.0000 0.7071 6 -0.5000 0.5000
0.0198 0.3827 -0.7391 -0.3564 7 0.3293 -0.1364
0.0208 0.0000 -0.5657 -0.5657 8 0.5657 0.0000
0.0219 -0.3827 0.3061 -0.0765 9 0.0707 0.0293
0.0229 -0.7071 0.8000 0.0929 10 -0.0657 -0.0657
0.0240 -0.9239 0.3061 -0.6177 11 0.2364 0.5707
0.0250 -1.0000 -0.5657 -1.5657 12 0.0000 1.5657
0.0260 -0.9239 -0.7391 -1.6630 13 -0.6364 1.5364
0.0271 -0.7071 0.0000 -0.7071 14 -0.5000 0.5000
0.0281 -0.3827 0.7391 0.3564 15 0.3293 -0.1364
0.0292 0.0000 0.5657 0.5657
0.0302 0.3827 -0.3061 0.0765

Prueba con tres seales.

Finalmente se procede a hacer una ltima prueba con 3 seales.

X 1(t ) 1.0 cos(2 60t ) , frecuencia fundamental

X 2(t ) 0.2 cos(2 120t ) , segunda armnica
X 3(t ) 0.4 cos(2 180t / 3) , tercera armnica y
X (t ) X 1(t ) X 2(t ) X 3(t ) , seal fundamental con dos armnicas

Apndice A1 -18
 Tabla A1.9 Valores de 1.0 cos(2 60t ) , 0.2 cos(2 120t ) ,
0.4 cos(2 180t / 3) y X 1(t ) X 2(t ) X 3(t ) ,
tiempo X1(t) X2(t) X3(t) X(t)= X1(t)+X2(t)+X3(t)
0.0000 1.0000 0.0000 0.2000 1.2000
0.0010 0.9239 -0.1414 0.3966 1.1790
0.0021 0.7071 0.0000 0.1035 0.8106
0.0031 0.3827 0.1414 -0.3173 0.2068
0.0042 0.0000 0.2000 -0.3464 -0.1464
0.0052 -0.3827 0.1414 0.0522 -0.1891
0.0063 -0.7071 0.0000 0.3864 -0.3207
0.0073 -0.9239 -0.1414 0.2435 -0.8218
0.0083 -1.0000 -0.2000 -0.2000 -1.4000
0.0094 -0.9239 -0.1414 -0.3966 -1.4619
0.0104 -0.7071 0.0000 -0.1035 -0.8106
0.0115 -0.3827 0.1414 0.3173 0.0761
0.0125 0.0000 0.2000 0.3464 0.5464
0.0135 0.3827 0.1414 -0.0522 0.4719
0.0146 0.7071 0.0000 -0.3864 0.3207
0.0156 0.9239 -0.1414 -0.2435 0.5390
0.0167 1.0000 -0.2000 0.2000 1.0000
0.0177 0.9239 -0.1414 0.3966 1.1790
0.0188 0.7071 0.0000 0.1035 0.8106
0.0198 0.3827 0.1414 -0.3173 0.2068
0.0208 0.0000 0.2000 -0.3464 -0.1464
0.0219 -0.3827 0.1414 0.0522 -0.1891
0.0229 -0.7071 0.0000 0.3864 -0.3207
0.0240 -0.9239 -0.1414 0.2435 -0.8218
0.0250 -1.0000 -0.2000 -0.2000 -1.4000
0.0260 -0.9239 -0.1414 -0.3966 -1.4619
0.0271 -0.7071 0.0000 -0.1035 -0.8106
0.0281 -0.3827 0.1414 0.3173 0.0761
0.0292 0.0000 0.2000 0.3464 0.5464
0.0302 0.3827 0.1414 -0.0522 0.4719

1.50
1.00
0.50
Amplitud

0.00
-0.50
-1.00
-1.50
-2.00
tiempo

X1(t) X2(t) X3(t) X(t)= X1(t)+X2(t)+X3(t)

Figura A1.9 Grfica de las cuatro seales.

Apndice A1 -19
 Tabla A1.10 Corrida para X 1(t ) 1.0 cos(2 60t ) , frecuencia fundamental

tiempo X1(t) X2(t) X3(t) X(t)= X1(t)+X2(t)+X3(t) n X[n]cos1(2n/16) Zr = X[n]sen1(2n/16) Zi = Amplitud = r + (Zi)
0.0000 1.0000 0.0000 0.2000 1.2000 A= 1
0.0010 0.9239 -0.1414 0.3966 1.1790
0.0021 0.7071 0.0000 0.1035 0.8106 = aseno(|Zi/A|)
0.0031 0.3827 0.1414 -0.3173 0.2068 (radianes) 0.7854
0.0042 0.0000 0.2000 -0.3464 -0.1464 (grados) 45.00
0.0052 -0.3827 0.1414 0.0522 -0.1891 Primer cuadrante (+,+)
0.0063 -0.7071 0.0000 0.3864 -0.3207 =
0.0073 -0.9239 -0.1414 0.2435 -0.8218 (grados) = 45.00
0.0083 -1.0000 -0.2000 -0.2000 -1.4000
0.0094 -0.9239 -0.1414 -0.3966 -1.4619
0.0104 -0.7071 0.0000 -0.1035 -0.8106
0.0115 -0.3827 0.1414 0.3173 0.0761
0.0125 0.0000 0.2000 0.3464 0.5464
0.0135 0.3827 0.1414 -0.0522 0.4719
0.0146 0.7071 0.0000 -0.3864 0.3207 0 0.3207 0.7071 0.0000 0.7071
0.0156 0.9239 -0.1414 -0.2435 0.5390 1 0.4979 0.2062
0.0167 1.0000 -0.2000 0.2000 1.0000 2 0.7071 0.7071
0.0177 0.9239 -0.1414 0.3966 1.1790 3 0.4512 1.0893
0.0188 0.7071 0.0000 0.1035 0.8106 4 0.0000 0.8106
0.0198 0.3827 0.1414 -0.3173 0.2068 5 -0.0791 0.1910
0.0208 0.0000 0.2000 -0.3464 -0.1464 6 0.1035 -0.1035
0.0219 -0.3827 0.1414 0.0522 -0.1891 7 0.1747 -0.0723
0.0229 -0.7071 0.0000 0.3864 -0.3207 8 0.3207 0.0000
0.0240 -0.9239 -0.1414 0.2435 -0.8218 9 0.7592 0.3145
0.0250 -1.0000 -0.2000 -0.2000 -1.4000 10 0.9899 0.9899
0.0260 -0.9239 -0.1414 -0.3966 -1.4619 11 0.5594 1.3506
0.0271 -0.7071 0.0000 -0.1035 -0.8106 12 0.0000 0.8106
0.0281 -0.3827 0.1414 0.3173 0.0761 13 0.0291 -0.0703
0.0292 0.0000 0.2000 0.3464 0.5464 14 0.3864 -0.3864
0.0302 0.3827 0.1414 -0.0522 0.4719 15 0.4360 -0.1806

Apndice A1 -20
 Tabla A1.11 Corrida para X 2(t ) 0.2 cos(2120t ) , segunda armnica

tiempo X1(t) X2(t) X3(t) X(t)= X1(t)+X2(t)+X3(t) n X[n]cos2(2n/16) Zr = X[n]sen2(2n/16) Zi = Amplitud = r + (Zi)
0.0000 1.0000 0.0000 0.2000 1.2000 A = 0.2
0.0010 0.9239 -0.1414 0.3966 1.1790
0.0021 0.7071 0.0000 0.1035 0.8106 = aseno(|Zi/A|)
0.0031 0.3827 0.1414 -0.3173 0.2068 (radianes) 1.5708
0.0042 0.0000 0.2000 -0.3464 -0.1464 (grados) 90.00
0.0052 -0.3827 0.1414 0.0522 -0.1891 Cuarto cuadrante (+,-)
0.0063 -0.7071 0.0000 0.3864 -0.3207 =360-
0.0073 -0.9239 -0.1414 0.2435 -0.8218 (grados) = 270.00
0.0083 -1.0000 -0.2000 -0.2000 -1.4000
0.0094 -0.9239 -0.1414 -0.3966 -1.4619
0.0104 -0.7071 0.0000 -0.1035 -0.8106
0.0115 -0.3827 0.1414 0.3173 0.0761
0.0125 0.0000 0.2000 0.3464 0.5464
0.0135 0.3827 0.1414 -0.0522 0.4719
0.0146 0.7071 0.0000 -0.3864 0.3207 0 0.3207 0.0000 0.0000 -0.2000
0.0156 0.9239 -0.1414 -0.2435 0.5390 1 0.3811 0.3811
0.0167 1.0000 -0.2000 0.2000 1.0000 2 0.0000 1.0000
0.0177 0.9239 -0.1414 0.3966 1.1790 3 -0.8337 0.8337
0.0188 0.7071 0.0000 0.1035 0.8106 4 -0.8106 0.0000
0.0198 0.3827 0.1414 -0.3173 0.2068 5 -0.1462 -0.1462
0.0208 0.0000 0.2000 -0.3464 -0.1464 6 0.0000 0.1464
0.0219 -0.3827 0.1414 0.0522 -0.1891 7 -0.1337 0.1337
0.0229 -0.7071 0.0000 0.3864 -0.3207 8 -0.3207 0.0000
0.0240 -0.9239 -0.1414 0.2435 -0.8218 9 -0.5811 -0.5811
0.0250 -1.0000 -0.2000 -0.2000 -1.4000 10 0.0000 -1.4000
0.0260 -0.9239 -0.1414 -0.3966 -1.4619 11 1.0337 -1.0337
0.0271 -0.7071 0.0000 -0.1035 -0.8106 12 0.8106 0.0000
0.0281 -0.3827 0.1414 0.3173 0.0761 13 -0.0538 -0.0538
0.0292 0.0000 0.2000 0.3464 0.5464 14 0.0000 -0.5464
0.0302 0.3827 0.1414 -0.0522 0.4719 15 0.3337 -0.3337

Apndice A1 -21
 Tabla A1.12 Corrida para X 3(t ) 0.4 cos(2 180t / 3) , tercera armnica

tiempo X1(t) X2(t) X3(t) X(t)= X1(t)+X2(t)+X3(t) n X[n]cos3(2n/16) Zr = X[n]sen3(2n/16) Zi = Amplitud = r + (Zi)
0.0000 1.0000 0.0000 0.2000 1.2000 A = 0.4
0.0010 0.9239 -0.1414 0.3966 1.1790
0.0021 0.7071 0.0000 0.1035 0.8106 = aseno(|Zi/A|)
0.0031 0.3827 0.1414 -0.3173 0.2068 (radianes) 0.2618
0.0042 0.0000 0.2000 -0.3464 -0.1464 (grados) 15.00
0.0052 -0.3827 0.1414 0.0522 -0.1891 Terser cuadrante (-,-)
0.0063 -0.7071 0.0000 0.3864 -0.3207 =180+
0.0073 -0.9239 -0.1414 0.2435 -0.8218 (grados) = 195.00
0.0083 -1.0000 -0.2000 -0.2000 -1.4000
0.0094 -0.9239 -0.1414 -0.3966 -1.4619
0.0104 -0.7071 0.0000 -0.1035 -0.8106
0.0115 -0.3827 0.1414 0.3173 0.0761
0.0125 0.0000 0.2000 0.3464 0.5464
0.0135 0.3827 0.1414 -0.0522 0.4719
0.0146 0.7071 0.0000 -0.3864 0.3207 0 0.3207 -0.3864 0.0000 -0.1035
0.0156 0.9239 -0.1414 -0.2435 0.5390 1 0.2062 0.4979
0.0167 1.0000 -0.2000 0.2000 1.0000 2 -0.7071 0.7071
0.0177 0.9239 -0.1414 0.3966 1.1790 3 -1.0893 -0.4512
0.0188 0.7071 0.0000 0.1035 0.8106 4 0.0000 -0.8106
0.0198 0.3827 0.1414 -0.3173 0.2068 5 0.1910 -0.0791
0.0208 0.0000 0.2000 -0.3464 -0.1464 6 -0.1035 -0.1035
0.0219 -0.3827 0.1414 0.0522 -0.1891 7 0.0723 -0.1747
0.0229 -0.7071 0.0000 0.3864 -0.3207 8 0.3207 0.0000
0.0240 -0.9239 -0.1414 0.2435 -0.8218 9 0.3145 0.7592
0.0250 -1.0000 -0.2000 -0.2000 -1.4000 10 -0.9899 0.9899
0.0260 -0.9239 -0.1414 -0.3966 -1.4619 11 -1.3506 -0.5594
0.0271 -0.7071 0.0000 -0.1035 -0.8106 12 0.0000 -0.8106
0.0281 -0.3827 0.1414 0.3173 0.0761 13 -0.0703 0.0291
0.0292 0.0000 0.2000 0.3464 0.5464 14 -0.3864 -0.3864
0.0302 0.3827 0.1414 -0.0522 0.4719 15 0.1806 -0.4360

1.50
1.00
0.50
Amplitud

0.00
-0.50
-1.00
-1.50
-2.00
tiempo

X1(t) X2(t) X3(t) X(t)= X1(t)+X2(t)+X3(t)

Figura A1.10 Grfica de las seales en la ventana de clculo

Apndice A1 -22
A.1.3 Nmeros complejos
[32,33]

En ingeniera elctrica los nmeros complejos son usados para simplificar con simples
reglas algebraicas la manipulacin de las seales sinusoidales y su visualizacin a travs
de la geometra vectorial.

Los nmeros imaginarios surgen como una necesidad de poder resolver la ecuacin.

X2=-1

El smbolo j se utiliza en ingeniera elctrica para representar 1 , pro lo tanto, las

soluciones de la ecuacin son:

X j

Los nmeros complejos son una extensin de los nmeros reales, estn formados por un
nmero real y uno imaginario. Surgen como una necesidad de poder resolver la
ecuacin cuadrtica.

ax 2 bx c 0

Cuya solucin para x es

b b 2 4ac
x
2a

Ejemplo, sea la ecuacin

x2 x 1 0

1 1
x 1 4
2 2

x 0.5 j 0.86

Por convencin los nmeros complejos se representan con la letra z y en general se

escriben como z = x + j y

A.1.4 Frmula de Euler e ix cos x i sin x

La frmula de Euler se demuestra utilizando las series de Taylor. Las series para las
funciones trigonomtricas seno y coseno se pueden reagrupar como sigue:

x2 x4 x6
x 4n x 4n2
cos x 1 ...
2! 4! 6! n 0 4n ! 4n 2!

Apndice A1 -23
 x3 x5 x7
x 4 n1 x 4 n 3
sin x x ...
3! 5! 7! n 0 4n 1! 4n 3!

La serie para e x es:

x 0 x1 x 2 x 3 x 4 xn
ex ...
0! 1! 2! 3! 4! n 0 n!

y para e ix

e ix
ix n

in xn
in
xn
n 0 n! n 0 n! n 0 n!

reordenando trminos y reagrupando los trminos con i

x 4n x 4n 2
x 4 n1 x 4 n 3
e ix i
n 0 4n ! 4n 2! n0 4n 1! 4n 3!

En donde se aprecia que la parte real es la serie de Taylor para el coseno y la imaginaria
la del seno, por lo tanto.

e ix cos x i sin x

Las frmulas de Euler inversas nos permiten escribir las funciones seno y coseno en
trminos de exponentes complejos:

e j e j
cos
2

e j e j
sen
2j

A.1.5 Representacin grfica vectorial.

Hasta antes de los nmeros complejos la recta numrica fue suficiente para representar
los nmeros reales, al agregarse la parte imaginaria se agrega tambin otra recta
perpendicular para representar la parte imaginaria (plano cartesiano).

Apndice A1 -24
El nmero complejo en el plano cartesiano queda representado como un punto con
coordenadas (x,y) o como un vector de longitud r y ngulo , figura A.1.11

Figura A.1.11 Plano complejo cartesiano

Como ya se mencion, el nmero complejo esta determinado por

z x jy (1)

Las coordenadas (x,y) pueden ser determinadas por las identidades trigonomtricas

x r cos (2)
y rsen (3)

sustituyendo. (2) y (3) en (1)

z r cos rjsen
z r (cos jsen ) (4)

aplicando la formula de Euler

e j cos jsen

la ecuacin (4) queda

z re j (5)

La ecuacin anterior es definida como la forma exponencial compleja, grficamente z

queda representado por el vector complejo de magnitud r y ngulo, figura A.1.12.

Apndice A1 -25
 Figura A.1.12 Forma exponencial compleja

A partir del punto (x,y) se puede encontrar el vector complejo aplicando identidades
trigonomtricas y el teorema de Pitgoras.

y
arctan (6)
x

r x2 y2 (7)

A.1.6 Vector complejo rotatorio

Dados los nmeros complejos z1 , z 2 y el producto z 3 z1 z 2 en donde

z1 A1e j1 y z 2 A2 e j 2

entonces:

z3 A1e j1 A2e j2 A1 A2e j1 e j2 A1 A2e j 1 2

Del resultado anterior se concluye que en el producto de dos nmeros complejos, las
amplitudes se multipliquen y los ngulos se suman.
Si la amplitud de uno de los complejos es uno, entonces la amplitud del vector producto
permanece constante mientras que el ngulo se incrementa, ver figura A.1.13

Apndice A1 -26
 Figura A.1.13 Producto vectorial

Un nmero complejo representado en su forma exponencial compleja

Ae j
cuyo argumento es el de una seala cosenoidal (seal de interes)

(2f t )
queda de la forma

j ( 2f t )
Z (t ) Ae
aplicando las leyes de los exponentes

j ( 2f t )
Z (t ) Ae j e (A.1.23)

Analizando Z(t) se observa que ste esta compuesto del producto de dos complejos.
j 2f t
Retomando el anlisis grfico que se hizo Ae j y e son dos vectores en el plano
j j 2f t
complejo. En donde Ae es un vector fijo y e es un vector de amplitud uno y
variante con el tiempo (funcin compleja evaluada en el tiempo).
En la medida que t se incrementa el vector complejo Z(t) simplemente rotar a una tasa
constante, determinada por 2f describiendo un circulo de radio A , de tal modo que
Z(t) se convierte en un vector complejo rotatorio.
j
Al vector fijo Ae compuesto por una amplitud A y un desfase se le denomina
fasor. De este hecho la seal exponencial compleja se le denomina tambin fasor
rotatorio.
El fasor rotatorio da una vuelta completa cada que el tiempo del ngulo (t ) cambia
2 radianes.
El sentido de rotacin es como se observa en la figura A.1.13 en sentido inverso a las
manecillas del reloj por que (2ft ) se incrementa a medida que el tiempo se
incrementa.
Si la frecuencia es negativa, (2ft ) cambia en direccin negativa a medida que se
incrementa el tiempo es decir que la rotacin es en sentido de las manecillas del reloj.

De la ecuacin (A.1.23) tambin se observa que para t = 0,

Z (t ) Ae j
Por tal motivo a se le denomina ngulo de desfase, ya que es el ngulo con el que
inicia la seal de acuerdo a una referencia temporal.

Apndice A1 -27
 A2
Artculos

Apndice A2 - 1
 1-3 September, 2005 Faro, Portugal

Synchrophasor Design Based on a DSP-

Microcontroller
Rafael San Vicente1, 2, Ral Corts2, Jaime Robles2, J. Enrique Chong-Quero1
1
Instituto Tecnolgico y de Estudios Superiores de Monterrey, Campus Estado de Mxico
Carretera Lago de Guadalupe Km 3.5 Col. M.M. Jurez 52926 Edo de Mex Mxico
Phone: +55 5864-5555 ext 2485, Email: asanvice@itesm.mx, jchong@itesm.mx.
2
Instituto Politcnico Nacional, Escuela Superior de Ingeniera Mecnica y Elctrica
Seccin de Estudios de Postgrado e Investigacin
Edificio Z-4, 1er. piso, Col. Lindavista- 07788 D. F. Mxico
Phone: +55 5729-6000 ext 54625 Email: rcortes@ipn.mx, jarobles@ipn.mx.

Abstract The design of a synchrophasor based on a DSP-
Microcontroller (C2000 family) is presented in this article. The
standard temporal reference of this system is generated with a
signal of 1 pulse per second (1PPS) from a Global Positioning
System (GPS), this lets the measurement of the phase between two
electrical signals that can be located far away one from the other.
Synchrophasor is the acronym of synchronized phasor and it is a
phasor measured and calculated by sampling with a standard
temporal reference.
Keywords .Synchrophasor, DSP-Microcontroller.
I. INTRODUCTION
the instrument is energized, it means that this reference is
aleatory.
Due obvious reasons, it is impossible to measure two distant
points with the same instrument. If we use two instruments
(one for each remote signal) the reference will be different at
each instrument and the measurement of the phase between
those points will be impossible.
The problem related to measure the phase between two
remote points (from the same signal or from different signals)
can be solved synchronizing both instruments with the same
temporal reference. This is explained in figure 1: in each node
we can measure the amplitude V and the phase at the same
time.

In the transmission of the electrical energy through the

electrical network, the electical signal suffers a change on
phase due to the electrical network, loads and energy flux.
The problems related to this is:
To measure the change of phase that presents a single
electrical signal between two separete points.
To measure the change of phase that present two different
electrical signals that are located far away.
V1 1 V2 2 V3 3
There is no problem to measure the amplitudes of two
electircal signals that are located far away from each other.
This can be easily done measuring each signal with the same Fig. 1. Measurements synchronization.
ground reference. The problem appears when the measurement
is required to determine the phase between those signals Nowadays measuring the phasor with synchronization has
because the we need a temporal reference. more applications than just measuring the power flux [2,5], for
With one instrument is possible to measure the phase in one example, it can be applied in protection relays and in the
electrical signal or between two electrical signals that are control of FACTS (Flexible AC Transmission Systems).
located near the instrument, because the measurements are
taken with the same temporal reference of the instrument. This
temporal reference given by the instrument is taken as soon as

80 0-7803-9030-X/05/$20.00 2005 IEEE.

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:32 from IEEE Xplore. Restrictions apply.
 1-3 September, 2005 Faro, Portugal
A. Synchronization by GPS
The GPS system has 24 active satellites. The satellites
describe orbits that let any point in the Earth to have line
sight 24 hours a day with different satellites. The GPS system
proportionate services as the position in geographical
coordinates, the altitude above the sea, velocity and direction
of a moving object, the magnetic derive in degrees, the time by
the UTC (Universal Coordinated Time), the signal 1PPS and
others [6].
A terrestrial GPS receives the signal from one or more
satellites (for example, to calculate the geographical
coordinates it is required the reception of the signal from three
satellites). Once the receptor detects the signal with good
strength from at least one satellite, it decodes the UTC and
transmits it in synchronization with the 1PPS signal from each
one of the instruments that measure the phasor (PMU) [2].
Each PMU uses the 1PPS signal to synchronize its own
measurement system. After the measurement has done, the
phasor is calculated and transmitted together with the UTC to a
main processor which is responsible to calculate the difference
of phase between each measured node. In figure 2 there is a
block diagram that summarizes this process.
GPS1 GPS2 GPSn
PMU1 PMU2 PMUn
A1,1 A2,2 An,n
Main Proccesor
Calculation of the
phase angle
Fig. 2. Measurement system.
B. 1PPS Synchronization Signal
The 1PPS signal has a TTL level and is generated in the
GPS receiver system. By omission, each time the receiver is
energized, the 1PPS signal is generated even if the receiver
doesnt detect the signal from a satellite. Once the receiver
Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:32 from IEEE Xplore. Restrictions apply.
detects a satellite, the receiver synchronizes the rise time of the
1PPS with the reception of the UTC.
The 1PPS signal has a pulse width of 10 microseconds, the
rise time takes usually less than 20 nanoseconds and a period
of exactly one second 100 nanoseconds. In the other hand,
UTC is synchronized with a reference from a Cesium atomic
clock of high stability that is contained in each satellite. The
clock of each satellite is synchronized with a master clock, so
each satellite sends the UTC signal at the same time. For any
application where a GPS is required for synchronization, the
rise time of the 1PPS signal has to be used because this is
synchronized at each repetition of the UTC [6].
C. Measuring the Phase Angle
It is necessary to use the phase from one node as a reference
to calculate the difference of phase between two or more
nodes. This measurement is summarized in figure 3.
1 PPS
PMU 1
PMU 2
Difference of phase = 1 - 2
Fig. 3. Calculating the difference of phase between two nodes.
The procedure to calculate the difference of phase between
two nodes is best described in the next steps:
The 1PPS signal is received at the same time at each
system.
The phase angle between the measured signal and the
1PPS signal is calculated, this gives as a result the
angles 1 and 2 (1 and 2).
Each system transmits the calculated angle and the
specific time at which the measurement was done, to a
main processor.
The main processor calculates the difference of phase
between each signal. If the system 1 (1) is used as
the reference, the difference of phase with the signal 2
is 2 = 1-2.
81
 WISP 2005

D. Phasor Calculation The synchrophasor is based on a GPS ACE III from

Trimble, a DSP TMS320LF2407 from Texas Instruments (TI)
When calculating the phasor (amplitude and phase) of a and a personal computer (PC). The GPS provides the 1PPS and
signal, the DFT is applied to a group of samples obtained with the UTC signals to synchronize the measurements. The DSP
a window of one period size. calculates from each signal the amplitude and the angle with
The sinusoidal signal represented in its polar form is as the 1PPS reference. The PC receives the angles and the
shown: amplitudes, makes a process, saves the results and sends the
A (1) information to a server to publish the results on a web page. A
and remote PC receives the signals from the different locations to
calculate the phase between each signal. To do this calculation
A = (Z r )2 + (Z i )2 the remote PC has to know the reference node, with the
(2)
Z reference node and the UTC the remote PC calculates the phase
= arctan i angle between the signals that have the same UTC.
Zr The GPS receiver use an asynchronous serial port to
(3)
N 1 transmit the UTC and more data in a NMEA 0183 standard
2 2n
Zi = j
N X [ n] sin
n=0
N
protocol (National Marine Electronics Association), (Trimble
Navigation Limited, 2000). There are more protocols, but
(4)
NMEA is the simplest and chipset protocol. It requires a one
N 1
way communication only (simplex) and uses the ASCII code.
2 2 n
Zr =
N X [n ]cos
n=0
N
Other protocols require a full duplex communication and
software to interpret the binary code. In the other hand, the
(5) NMEA protocol is widely used by the GPS receivers. In figure
4 the block diagram of the system is shown.
Where X[n] are the samples and N is the number of samples The DSP TMS320LF2407 is a system from the C2000
obtained by the window in one period. For the implementation family from TI. This family was one of the first to integrate a
a minimum of 12 samples are required [2] and we implemented DSP of fixed point in a single chip (CI). This new generation
it with 16 samples. The calculation process is applied on the of processors is known as a DSP microcontroller because it
electrical system in each one of the three lines of 60 Hz integrates the abilities of a DSP and a microcontroller. The
(voltage and current). system presented in this paper is cheap and this is due the use
of the DSP microcontroller.
II. DESIGN OF THE INSTRUMENT In detail, in the figure 4 we can find that the Analog to
Digital Converter (ADC) of 10 bits and 16 input channels is
The advantage of using a DSP-Microcontroller is that most inside the DSP (only 6 channels are used on the system). The
of the systems required to calculate the synchrophasor are ADC is responsible to digitize the analog signals of current and
located together with the main processor embedded in a single voltage, which has been previously conditioned to give 0 to 3.3
chip [3] as shown in figure 4. This arrangement lets the volts (this is the range accepted by the ADC). The timer
development of very low cost circuits to calculate the generates the sample period. 16 samples per period are required
synchrophasor. from each signal. The beginning of the acquisition is
synchronized with the external interrupt signal (XINT1) which
GPS
1PPS Tx
is generated from the 1PPS of the GPS. Also the baud rate
(BR) is generated by the timer and requires a serial
communication interface (SCI). At the RX pin, the DSP
ADC DSP CPU INT Rx receives the UTC from the GPS. After the calculation of the
Tx PC
10bits phasor, the DSP at pin TX transmits the amplitude and the
Sensors OSC/PLL phase angle to the PC. In the communication between the DSP
SCI
. and WD
. signal
.
. 16 UART and the PC is required a circuit to generate the electrical levels
. . Channels
setup that the RS232 requires.
Timer
Electric III. ALGORITHM
signals Program Data
Memory 32K Memory 32K The development of the preprocessing consists in the
preparation of a trigonometric function table in a format of
DIGITAL I/O
integer numbers. This table contains the trigonometric values
and the operations between the constants that are required to
Fig. 4. Block diagram of a synchrophasor. calculate the phasor.
If we know the resolution and intervals required in a digital
measuring equipment, then it is possible to develop the

82

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:32 from IEEE Xplore. Restrictions apply.
 1-3 September, 2005 Faro, Portugal

necessary algorithms for an application with the minimum code TABLE I.

length and also that requires the minimum time for processing. TABLE SIN AND TABLE COS
The preprocessing is required to avoid that some
calculations are done several times. CteS Table sin CteC Table cos
In the practice, usually there are different algorithms to n 2pn/16 1/8*sin() CteS* 128 1/8*cos() CteC*128
solve one mathematical problem. When talking about 0 0.000000 0.000000 0 0.125000 16
synchrophasor [4], it is required an optimization of the 1 0.392699 0.047835 6 0.115485 15
algorithm to obtain:
2 0.785398 0.088388 11 0.088388 11
Less time for processing.
3 1.178097 0.115485 15 0.047835 6
Code length minimization.
4 1.570796 0.125000 16 0.000000 0
The minimization of the time for processing is not always
completely dependant to the minimization of the code length, it 5 1.963495 0.115485 15 -0.047835 -6
depends on the velocity of processing (MIPS) of the processor. 6 2.356194 0.088388 11 -0.088388 -11
Of course, a minimized algorithm will be always faster in any 7 2.748894 0.047835 6 -0.115485 -15
processor. 8 3.141593 0.000000 0 -0.125000 -16
New embedded systems have a high scale of integration that 9 3.534292 -0.047835 -6 -0.115485 -15
lets discriminate the problem of memory requirement. DSP-
10 3.926991 -0.088388 -11 -0.088388 -11
Microcontrollers have this advantage.
11 4.319690 -0.115485 -15 -0.047835 -6
IV. AMPLITUDE LOOK UP TABLE 12 4.712389 -0.125000 -16 0.000000 0
13 5.105088 -0.115485 -15 0.047835 6
If equation (4) is developed without taking care of the j 14 5.497787 -0.088388 -11 0.088388 11
operator, the next is obtained 15 5.890486 -0.047835 -6 0.115485 15

2 2 15 TABLE II.
Zi = X [0] sin (0 ) + ... + X [15] sin (6)
16 16 AMPLITUDE CALCULATION.

Signal X[n]*Tablesin Zi/128 X[n]*Tablecos Zr/128 Amplitude

1 1
Zi = ZX [0 ] sin (0) + ... + X [15] sin (5.89 ) (7) 117 0 83 1872 111 139
8 8 130 796 1922
127 1437 1437
The idea is to generate the table for the sinusoidal function 123 1818 753
taking into account the operation with 1/8 and the
96 1536 0
multiplication with 2n to obtain an integer number by each
product that also gives the desired resolution. 51 754 -312
The idea of multiplying with 2n is that when we recover the -6 -68 68
original value dividing by 2n, this could be done with simple -64 -392 946
left rotations in case the microcontroller doesnt have the -108 0 1728
division instruction. -136 833 2010
-140 1584 1584
E. Example to Generate the Table for sin(), cos() and the
-117 1730 716
Amplitude
-76 1216 0
n -25 370 -153
The minimum integer number (1/8)*sin()*2 is obtained
with n = 7, then, the table can be done with n 7. Table I and 36 -407 407
II are examples obtained for n = 7. 85 -520 1256

V. ANGLE LOOK UP TABLE

After A the amplitude is obtained, the values for Z r , Z i

and can be obtained applying different functions like arctan,
arcsin or arccos. If we analyze the arguments of the three
functions, Z i / Z r , Z i / A y Z r / A respectively varying the
angle from 0 to 90, the next is obtained:

83

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:32 from IEEE Xplore. Restrictions apply.
 WISP 2005

0 Zi / Zr < (8) but due QuoteInteger are cero

0 Zi / A 1 (9) numerator = remainder (12)

VI. TESTS AND RESULTS.

1 Zr / A 0
The argument of arctan function (8) has discontinuities that
are difficult to implement in a fixed point DSP, while the arcsin
function (9) and the arcos function (10) give results between 0
and 1. Because of this, the arcsin function is the most
appropriate to generate a LUT.
F. Procedure to Develop the arcsin Table
Taking into account that division operations in assembler
language generate two results (quotient and remainder) it is
possible to develop a table to obtain the angle with any of the
two results. As it is shown, all the QuoteInteger from the
relation Z i / A are 0 (except when Z i = A ) then, the idea is to
generate a group of quotients in fractions from 0 to 1 which
remainders are integer numbers that can be used as pointers of
the table. The next procedure is proposed:
1. The size of the table is determined; it means that
for the number of steps required depends on the
resolution of the angle that is required. For
example, if the pointer register has 8 bits, the table
will have 256 steps (from 0 to 255); this doesnt
mean that the resolution will be 1/255 because the
relation Z i / A takes values from the sinusoidal.
2. A list of 256 quotients is generated from 0 to 1
with integer remainders from 0 to 255. This list has
the form: 0, 1/255, 2/255, , 255/255.
Table III shows an example of a portion of the table for 256
steps.
(10)
The tests results obtained for the measurement of the
exactitude in the amplitude and phase are presented. Also the
analysis of the processing time to obtain the angle is presented.
This angle is obtained through the revision between the values
obtained with the use of the Taylor series.
Special emphasis to the use of the DSP-Microcontroller and
to the use of the computational algorithm is given in this
article. Due this emphasis, the presented results were done
without the use of the Sensors and Signal Setup block (fig.4).
A function generator was used to provide the electrical signals
to the ADC, and an oscilloscope was used to check the
measurements.
G. Amplitude Tests.
The system was designed to be used with distribution lines
of electrical energy of 220 Vrms. Considering a 20% of over
voltages, the maximum range is 264 Vrms or 374 Vpp, in other
words, the maximum range for the equipment is 748 Vpp. The
10 bit ADC lets the correct measurement of a signal of 1023
Vpp with a resolution of 1 V. A resolution of 1 V is the
required parameter, then the instrument range is from 0 V to
511 Vp. In figure 5 is shown a graph of the difference between
the input voltage and the measured voltage.
2.5
2
Difference in volts

1.5
TABLE III.
ARCSIN TABLE 1
remainder Quote = Arcsin(n/255)
Radians Grades 0.5
0 0 0 0
0
1 0.00392157 0.00392158 0
0 100 200 300 400 500 600
2 0.00784314 0.00784322 0
Voltage in volts
3 0.01176471 0.01176498 1

Fig. 5. Magnitude difference.

255 0.99999999999997 1.5707962 90
The maximum error in the range was of 2 V, which is a
From the arithmetic algorithms required for the division it is 0.39% of the total range, and this is acceptable for this
possible to demonstrate that for this case the remainder is equal application. The results were the expected, considering the
to the numerator. quantization errors from the ADC ( 1/2 LSB) and the
rounding
numerator = denominator*QuoteInteger + remainder (11)

84

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:32 from IEEE Xplore. Restrictions apply.
 1-3 September, 2005 Faro, Portugal

H. Angle Test where z = Zi/Zr

With and exact frequency of 60.00000 Hz, the 1PPS is To obtain a precision of 2 degrees near of 45 degrees, the
always in the same position with respect to the signal that will series is extended until the z5/5 term. This implies at least 10
be measured. To move the relative position between both operations and in the best cases the same number of cycles.
signals, it was necessary to make a little variation in the Using the arcsen function and the LUT here proponed, the
frequency signal (towards or backwards, 60.00001 Hz for operations are reduced to:
example). Once the signals are in the required position, the
frequency is readjusted to 60.00000 Hz to make the Zi/A => cero QuoteInteger and remainder.
measurement. remainder => data memory addressing => one
In figure 6 is shown the graph of the difference between the cycle.
angle measured in the oscilloscope and the angle measured TBLR (table read) => three cycles.
with the developed instrument. Those tests were captured in
two tables, one in 255 steps and the other in 1023 steps. The algorithm with the LUT is realized in four machine
cycles in a DSP.

3.5 CONCLUSION
3
Difference in degrees

The use of look up tables let realize the phasorial

2.5 measurement of a signal of 60 Hz using microcontrollers or
2 fixed point DSP-Microcontrollers.
1.5 The processing time of the algorithm is reduced notoriously
due to the elimination the use of power series in the calculus of
1 trigonometric functions.
0.5 Depending on the resolution that is required, the size of the
tables can be bigger. For the applications of a synchrophasor
0
where it is required a resolution of 1 degree for the angle, a
60 70 80 90 table of 8 bits (256 steps) is enough.
255 Steps
Degrees
1023 Steps REFERENCES

Fig. 6. Angle difference. [1] Martin, K. E.; Benmouyal G.; Adamiak, M. G.; Begovic, M.; Burnett,
R.O., Jr.; Carr, K. R.; Cobb, A. Kusters, J. A.; Horowitz, S. H.; Jensen,
G. R.; Michel, G. L.; Murphy, R.J.; Phadke, A. G..; Sachdev, M.S.;
The maximum angle error was of 2 degrees (1023 steps Thorp, J.S. IEEE standard for synchrophasors for power systems. IEEE
table), which is a 2.2% of the total range. This is acceptable for Transactions on Power Delivery, Vol. 13, No. 1, January 1998
the application. The error in angles near 90 degrees can be [2] Phadke, A. G. Synchronized phasor measurements, Chapter 6. IEEE
reducing by using a bigger table Tutorial Course, Advancements in microprocessor based protection and
communication.1997
[3] Texas Instrument. TMS320LF/LC240xA DSP Controllers Reference
I. Temporal Analysis of the Algorithm. Guide System and Peripherals Dallas, Texas 75265. Revised December
2001
A high speed of processing gives better characteristics to the [4] Electric Power Research Institute, IECASA Team Intelligrid use case
SynchroPhasor Domain Description Intelligrid Architecture Volume II.
instrument in applications of protection and control Palo Alto, California 94304 USA. 2004
As was mentioned before, the processing time of any [5] Anderson, Chris, Fearn, Brian, Guzmn, Armando, Moxley, Roy.Using
algorithm depends on the MIPS of the processor, but the SEL-421 relay synchrophasors in basic applications. SEL Application
algorithm that uses less number of instructions will be the Guide, Vol. 1. 2003
[6] Trimble Navigation Limited. ACE III GPS System Designer
faster. The angle calculation is realized by the use of the arctan Reference Manual. Sunnyvale, CA. 2000
Taylor series.

z3 z5
tan 1 (z ) = z + ... ; z 1 (13)
3 5

85

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:32 from IEEE Xplore. Restrictions apply.
 Algorithm for Instant Overcurrent Relays Based
on the Angle Variations of Current Phasor
Rafael San Vicente1, 2, Ral Corts2, Jaime Robles2, J. Enrique Chong-Quero1
1
Instituto Tecnolgico y de Estudios Superiores de Monterrey, Campus Estado de Mxico, Mxico
2
Instituto Politcnico Nacional, Escuela Superior de Ingeniera Mecnica y Elctrica, D.F. Mxico

Abstract An algorithm based on the angle variations of the II. ACTUAL SITUATION
current phasor under failure conditions is presented. The current
In an electrical energy system, the frequency of the
phasor is calculated with the recursive algorithm of the Discrete
Fourier Transform (RDFT). The behavior of the phasors angle voltage at different points is quiet different and always
is analyzed under frequency variations according to the standard changes, therefore, an error in the phasor calculation around
(0.5Hz or 0.8% of the nominal frequency). Also the behavior of 60 Hz is presented. This is due the sampled data in the time
the phasors angle is analyzed under failure conditions, window of fixed width do not correspond to an entire cycle of
simulating different faults in different instants of the sinusoidal the waveform and does not satisfy the signal periodicity
waveform of the current. Finally, the obtained algorithm is
conditions of the Fourier transform [8].
presented.
As shown in Figure 1, for a frequency variation from 59
Index TermsDiscrete Fourier transforms, RDFT, Protective Hz to 61 Hz, an error in the phase of less than 10 degrees is
relaying, Fault currents. presented. Then, under normal conditions of operation in an
electrical network, a phase difference of less than 10 degrees
between period to period should be presented. This is because
I. INTRODUCTION for standards, the maximum frequency variation in an
electrical network is 0.5 Hz (0.8% of the nominal frequency).
F or a quick failure detection (in less than a quarter of a
period), the principal problem is the evidence because it
will be different every time is presented. For example, if
the failure occurs when the waveform is decreasing, (after the
positive peak) the measured samples of the signal will be very
similar to the typical signal [1], [2], [3].
Under normal conditions of operation, the voltage and
current signals will be similar to a sinusoidal waveform. On
the other hand, when a failure or disturbance is presented,
many transients are generated and the frequency spectrum will
be different [4]. Many studies have been developed to analyze
the difference between the angles of the three phases when a
failure is presented [5]. Many studies have been developed to Fig. 1. Phase and amplitude error presented when the frequency of the signal
analyze the difference between the angles in different nodes of is different from 60 Hz (from [9]).
a network when a failure is presented [6]. This paper proposes
the detection of the failure by means of the angular difference Figure 2 shows the phase error period to period in a signal
sample to sample between the phase angles of the failure of 5 periods that varies upwards and downwards 0.1 Hz in
signal and the same signal one period before the fault. frequency, from 59.8 Hz to 61.2 Hz. In this figure is observed
To measure sample to sample the phase difference of a a maximum phase error of 3.5 degrees. Every time there are
signal, it is used the recursive algorithm of the DFT (RDFT). little phase angle variations, but when a failure is presented,
The RDFT is the most tested algorithm [4], [7]. The real and the variations are more evident, this is shown in the next
imaginary components are calculated with the next equations: section.

X rk = X rk 1 +
2
( X k X k N ) cos 2k (1) 3
Phase error []

2
N N 1
2 2k
= X ik 1 + ( X k X k N )sin (2) 0
X ik -1
N N -2
-3
0 0.02 0.04 0.06 0.08
time [seg]
Fig. 2. Phase error in a signal with variations from 59.8 Hz to 60.2 Hz.

978-1-4244-1706-3/08/$25.00 2008 IEEE.

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 10:47 from IEEE Xplore. Restrictions apply.
 III. ALGORITHM
TABLE I
In a transmission line, under normal conditions of ANGULAR D IFFERENCE
operation, signals change slowly, each moment, a period of a
0 1.1 1.8 3.2 4.6 5.9 11.2 15.1 18.0 20.4 21.3
signal is similar to one period before. Then, comparing the
phase difference of the signal under failure conditions, with 22.5 1.6 1.6 3.1 4.3 5.3 9.5 12.3 14.2 15.7 16.2
the phase difference that should be expected (one period 45 2.1 2.5 2.8 3.4 3.8 5.6 7.1 8.3 9.4 9.8
before), it is possible to detect the failure in the first sample 67.5 2.1 2.5 2.8 3.4 3.8 5.6 7.1 8.3 17.2 17.9
after the failure is presented. 90 3.4 4.9 6.4 7.7 9.0 14.1 17.8 20.6 22.9 24.0
The difference in the angles period to period is given by:
112.5 0.8 2.3 3.7 5.0 6.2 11.2 14.9 17.7 19.8 20.7

Failures Instant []
= k k-N (3) 135 0.5 0.8 1.2 1.7 2.5 5.1 7.4 9.2 10.9 11.8
157.5 1.3 2.2 3.3 4.4 5.4 10.2 14.3 17.8 20.8 21.9
If the angles are calculated sample to sample and the 180 1.5 3.0 4.5 5.9 7.2 12.4 16.3 19.3 21.6 22.3
differences are calculated, the values will be normal until a 202.5 1.5 2.7 4.0 5.2 6.3 10.5 13.3 15.2 16.7 17.3
failure is presented, as is shown in figure 3 (the criterions that
225 2.0 2.4 2.8 3.2 3.6 5.4 6.8 8.0 9.0 9.4
determine if an angle difference is normal will be presented
next). 247.5 2.7 3.7 4.7 5.7 6.6 10.2 13.0 15.6 16.9 17.5
270 3.2 4.7 6.1 7.4 8.6 13.6 17.2 20.0 22.2 23.3
1 2 3
1 2 3 292.5 3.2 4.8 6.3 7.6 8.9 14.0 17.7 20.5 23.0 24.2
315 2.3 3.1 3.8 4.5 5.2 8.2 10.7 12.8 14.6 15.7
337.5 1.1 0.8 2.0 3.1 4.1 8.9 13.0 16.5 19.5 20.7
1.2 1.4 1.6 1.8 2.0 3.00 4.00 5.00 6.00 6.45
% of amplitude variation

1 1 => Normal
2 2 => Normal Angular Difference
30 [ ]
3 3 => Abnormal
20
Fig. 3. Angular difference period to period. 10 h
0
In section IV, calculations of the angular differences in a 0 45 90 135 180 225 270 315
failure to typical ground [1], [2], [3] are plotted. The Failures Instant [ ]
% of amplitude variation 1.2 1.4 1.6 1.8 2 3 4 5 6 6.45
calculations for failures at different instants (angles) in a
normal signal are presented. Doted lines mark out the signals Fig. 4. Differentiates of the angles period to period with different amplitudes and
to one quarter of the period after the failure. In Figure 6 the in different instants
angular difference period to period is presented and also other
rates are presented, like the difference of the differences
Angular Difference []

30
period to period, the angular difference sample to sample and 25 Failure zone
20
the difference of the differences sample to sample. It is shown 15
that the angular difference period to period is the one that 10 Tolerance zone
presents more differences when a failure is presented. 5
Normal phase angle
0 i i
Variations of the amplitude percentage at different instants 0 50 100 150 200 250 300 350
of the failure are presented in Table 1 and Figure 5. Making 6.45% of amplitude variation Maximum normal variationl Failure instant []
the same experiment shown in section IV, but with different Fig. 5. Zones of angular variation period to period with a failure of the 6.45% of
variations of the percentage of the amplitudes during failure, amplitude.
the values presented in Table 1 are obtained and plotted in
Figure 4. The values presented in Table 1 are obtained IV. SIMULATION
measuring the maximum angular variations presented in less
than a quarter of one period of the signal. The variations of the angular differences at different
As it can be seen, angular variations are minimized at the moments of the failure are presented in this section. The doted
angular instants of 45, 135, 225 y 315 degrees, which are the vertical lines remark one quarter of the period after the failure
instants when the signal is at the half of the ascending happens.
waveform and at the half of the descending waveform at each
semicycle; but, these variations are considerably bigger to the
normal variations presented in a signal without failure and in
operation with minimum frequency variations (59.5 to 60.5
Hz) [9], Figure 5.

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 10:47 from IEEE Xplore. Restrictions apply.
 225 Amplitude
8

[] Angular Difference 0
time
10
-8

-10 225
20
-30 Time [seg]
-5
time
Difference of the differences sample to sample -30
Difference sample to sample
Difference period to period 180Amplitude
8
Difference of the differences period to period
0
time

Fig. 6. Different angular relations are shown. The angular difference period to -8

period is the one that presents more differences when a failure is presented 180
20
90 Amplitude
-5
8 time
-30
0
time 135 Amplitude
-8 8

90 T
0
time
20
-8
-5
time 135
-30
20
45 Amplitude -5
8 time
-30
0
time

-8 Fig. 8. Angular variation when the failure is presented between 225 and 135
45 degrees

20

-5
time V. CONCLUSION
-30
It is possible to detect an electrical failure by measuring the
315 Amplitude
8 angular difference of the phase between a signal with failure
0 and a normal signal (the same current signal one period
time
before).
-8
As more samples per period are obtained and more
315
powerful algorithms are developed to calculate phasors on line
20
between sample to sample; it will be possible to detect failures
-5
time on real time if measurements are correctly executed
-30
If the frequency variations are by up of the standard, the
270 Amplitude
8 algorithm will detect a fault and there will not be a difference
between amplitude failure and frequency failure.
0
time
-8 REFERENCES
270
[1] E.C. Senger, G. Manassero Jr, C. Goldemberg, and E. Lorenzetti Pellini
20 Automated Fault Location System for Primary Distribution Networks,
-5 IEEE Transactions on Power Delivery, Vol. 20, No. 2, April 2005
time [2] SEL-311A Data Sheet Schweitzer Engineering Laboratories, Inc. Event
-30 Reporting and Sequential Events Recorder (SER).
[3] G. Benmouyal and A. Guzmn Synchronized Phasor Measurement in
Fig. 7. Angular variation when the failure is presented between 90 and Protective Relays for Protection, Control, and Analysis of Electric
270 degrees. Power Systems, 29th Annual Western Protective Relay Conference
Spokane, Washington October 22-24, 2002
[4] T.S. Sidhu, X. Zhang, F. Albasri and M.S. Sachdev, Discrete-Fourier-
transform-based technique for removal of decaying DC offset from
phasor estimates, TEE hoc.-Gner, Tw Dlrrr&. Vol. 150, No. 6, Nowdm
2003
[5] M.S. Sachdev, T.S. Sidhu, I. Uttamchandani and W.O. Kennedy
Design of Phase and Amplitude Comparators for Transmission Line
Protection, 1991 Conference on Communications. Power and

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 10:47 from IEEE Xplore. Restrictions apply.
 Computing, WESCANEX'97 Proceedings; Winnipeg, MB; May 22-23,
1997; pp. 179-184
[6] A. Guzman, S. Samineni, and M. Bryson, Protective Relay
Synchrophasor Measurements during Fault Conditions, Schweitzer
Engineering Laboratories, Inc. Copyright SEL 2005 (All rights
reserved) 20050920 TP6214-01
[7] V. Madisetti and D.B Williams, The Digital Signal Processing
Handbook, CRC Press, B m Raton, FL, 1997
[8] Y. Xu, and B. Ju Synchronized phasor measuring method using
recursive DFT with a window function, 2005 IEEE/PES transmission
and Distribution Conference & Exhibition Asia and Pacific, Dalian,
China.
[9] Z. Zhong, C. Xu, B.J. Billian, L. Zhang, S.S. Tsai, R.W. Conners, V.A.
Centeno, A.G. Phadke and Y. Liu, Power System Frequency
Monitoring. Network (FNET) Implementation, IEEE Transactions on
Power Systems, Vol. 20, No. 4, November 2005

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 10:47 from IEEE Xplore. Restrictions apply.
2nd International Conference on Electrical and Electronics Engineering (ICEEE) and XI Conference on Electrical Engineering (CIE 2005)
Mexico City, Mexico. September 7-9, 2005

DSP-Microcontroller Implementations of a Simplified Algorithm for

Synchrophasor Calculation
Rafael San Vicente1, 2, Ral Corts2, Jaime Robles2, J. Enrique Chong-Quero1
1
Instituto Tecnolgico y de Estudios Superiores de Monterrey, Campus Estado de Mxico
Carretera Lago de Guadalupe Km 3.5 Col. M.M. Jurez 52926 Edo de Mex Mxico
Phone: +55 5864-5555 ext 2485, E-mail: asanvice@itesm.mx, jchong@itesm.mx.
2
Instituto Politcnico Nacional, Escuela Superior de Ingeniera Mecnica y Elctrica
Seccin de Estudios de Postgrado e Investigacin
Edificio Z-4, 1er. piso, Col. Lindavista- 07788 D. F. Mxico
Phone: +55 5729-6000 ext 54625 E-mail: rcortes@ipn.mx, jarobles@ipn.mx.

Zi
Abstract Synchrophasor is the acronym of synchronized = arctan
phasor and it is a phasor measured and calculated by sampling Zr
(3)
with a standard temporal reference. The utility of a
synchrophasor is to measure the angle of phase between two N 1

X [ n ] sin
electrical signals placed in remote nodes. In the article is 2 2n
expressed the computational algorithm to calculate the phasor
Zi = j
N n=0
N
of the fundamental component (60 Hz) of an electrical signal. (4)
This algorithm is implemented with the Discrete Fourier
Transform (DFT) and a Look Up Table (LUT) which in N 1

X [n ]cos
2 2 n
junction lets diminish the process time. It is also presented an Zr =
algorithm which uses the same technique to obtain the inverse N n =0
N
trigonometric function that is required to calculate the phase (5)
angle. The full algorithm presented in this paper was
implemented in a DSP-Microcontroller, fixed point from Where X [n ] are the samples and N is the number of
C2000 family. The Standard temporal reference is generated samples obtained by the window in one period. For the
with a signal of 1 pulse per second (1PPS) from a Global implementation a minimum of 12 samples are required [2]
Positioning System (GPS).
and we implemented it with 16 samples. The calculation
Keywords DSP-Microcontroller, Synchrophasor, Look process is applied on the electrical system in each one of the
up table three lines of 60 Hz (voltage and current).

The problem consist in the implementation of the

I. INTRODUCTION
IEEE 1344 Standard [1] defines a phasor as the complex
equivalent in polar form of a sinusoidal signal in which the
complex module is the amplitude and the angle is the phase
of the sinusoidal signal. In the same Standard,
synchrophasor is the acronym of synchronized phasor and it
is a phasor measured and calculated by sampling with a
standard temporal reference.
When calculating the phasor (amplitude and phase) of a
signal, the DFT is applied to a group of samples obtained
with a window of one period size [2]. The sinusoidal signal
represented in its polar form is as shown:
A (1)
and
A = (Z r )2 + (Z i )2
(2)
equations (2) to (4) with the minimum code length in a DSP-
Microcontroller of fixed point, in which usually it is only
possible to develop arithmetic instructions like plus, minus,
multiplication and division.
II. METHODOLOGY
The computational algorithm presented was
implemented in the TMS320F247 DSP-Microcontroller
from the C2000 family of Texas Instrument. The use of a
preprocessing algorithm based on Look Up Tables (LUT) is
important. These tables contain the trigonometric values and
the operations between the constants that are required to
calculate the phasor [5].
1) Hardware development: The advantage of using a
DSP-Microcontroller is that most of the systems required to
calculate the synchrophasor are located together with the
main processor embedded in a single chip [3] as shown in
figure 1. This arrangement lets the development of very low
cost circuits to calculate the synchrophasor The GPS
generates a signal of one pulse per second (1PPS), which is

IEEE Catalog Number: 05EX1097

ISBN: 0-7803-9230-2 408
0-7803-9230-2/05/$20.00 2005 IEEE.

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:37 from IEEE Xplore. Restrictions apply.
delivered to all the synchrophasors at the same time. With III. RESULTS
the 1PPS, the synchrophasors calculate the phasor. The GPS
also sends the actual hour to the DSP through the Rx pin A. Look Up Table Amplitude
with a resolution of one second. Once the pashor is
calculated, it is transmitted with the hour to a remote If equation (4) is developed without taking care of the j
personal computer (PC) through the Tx pin to calculate the operator, the next is obtained
difference of phase between all the signals transmitted from
the synchrophasors. 2 2 15
Zi = X [0 ] sin (0) + ... + X [15] sin (6)
16 16
GPS
1PPS Tx 1 1
Zi = X [0] sin (0 ) + ... + X [15] sin (5.89) (7)
8 8
ADC DSP CPU INT Rx
Tx PC The idea is to generate the table for the sinusoidal
10bits function taking into account the operation with 1/8 and the
Sensors OSC/PLL SCI
. and . WD multiplication with 2n to obtain an integer number by each
. . 16 UART
. signal . product that also gives the desired resolution.
Channels
setup
Timer
The idea of multiplying with 2n is that when we recover
Electric
signals the original value dividing by 2n, this could be done with
Program Data
Memory 32K Memory 32K simple left rotations in case the microcontroller doesnt have
the division instruction.
Digital I/O
B. Example to Generate the Table for sin(), cos() and the
Amplitude
Fig. 1. Block diagram of synchrophasor.

The minimum integer number (1/8)*sin()*2n is

2) algorithm development: The preprocessing
algorithm consist in the preparation of a table that contains obtained with n = 7, then, the table can be done with n 7.
the integer values of some trigonometric functions and the Table I and II are examples obtained for n = 7.
results of some operations that are used in the calculation of
the phasor. TABLE I
TABLE SIN AND TABLE COS
If we know the resolution and intervals required in
CteS Tablesin CteC Tablecos
digital measuring equipment, then it is possible to develop
the necessary algorithms for an application with the n 2pn/16 1/8*sin() CteS* 128 1/8*cos() CteC*128
minimum code length and also that requires the minimum 0 0.000000 0.000000 0 0.125000 16
time for processing. The preprocessing is required to avoid 1 0.392699 0.047835 6 0.115485 15
that some calculations are done several times. 2 0.785398 0.088388 11 0.088388 11
3 1.178097 0.115485 15 0.047835 6
In the practice, usually there are different algorithms to
4 1.570796 0.125000 16 0.000000 0
solve one mathematical problem. When talking about
synchrophasor [4], it is required an optimization of the 5 1.963495 0.115485 15 -0.047835 -6
algorithm to obtain: 6 2.356194 0.088388 11 -0.088388 -11
Less time for processing. 7 2.748894 0.047835 6 -0.115485 -15
Code length minimization. 8 3.141593 0.000000 0 -0.125000 -16
9 3.534292 -0.047835 -6 -0.115485 -15
The minimization of the time for processing is not 10 3.926991 -0.088388 -11 -0.088388 -11
always completely dependant to the minimization of the
11 4.319690 -0.115485 -15 -0.047835 -6
code length, it depends on the velocity of processing (MIPS)
12 4.712389 -0.125000 -16 0.000000 0
of the processor. Of course, a minimized algorithm will be
always faster in any processor. New embedded systems have 13 5.105088 -0.115485 -15 0.047835 6
a high scale of integration that lets discriminate the problem 14 5.497787 -0.088388 -11 0.088388 11
of memory requirement. DSP-Microcontrollers have this 15 5.890486 -0.047835 -6 0.115485 15
advantage.

IEEE Catalog Number: 05EX1097

ISBN: 0-7803-9230-2 409

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:37 from IEEE Xplore. Restrictions apply.
 TABLE II resolution of the angle that is required. For example,
AMPLITUDE CALULATION if the pointer register has 8 bits, the table will have
256 steps (from 0 to 255); this doesnt mean that the
Signal X[n]*Tablesin Zi/128 X[n]*Tablecos Zr/128 Amplitude resolution will be 1/255 because the relation Zi /A
117 0 83 1872 111 139 takes values from the sinusoidal.
130 796 1922 2. A list of 256 quotients is generated from 0 to 1 with
127 1437 1437 integer remainders from 0 to 255. This list has the
form: 0, 1/255, 2/255 255/255.
123 1818 753
96 1536 0
Table III shows an example of a portion of the table for
51 754 -312 256 steps.
-6 -68 68 TABLE III
-64 -392 946 TABLE OF ARCSIN
-108 0 1728
Remainder Quote = ArcSin(n/255)
-136 833 2010 Radians Grades
-140 1584 1584 0 0 0 0
-117 1730 716 1 0.00392157 0.00392158 0
-76 1216 0 2 0.00784314 0.00784322 0
-25 370 -153 3 0.01176471 0.01176498 1
36 -407 407
85 -520 1256
255 0.99999999999997 1.5707962 90
C. Look Up Table Angle
From the arithmetic algorithms required for the division
After A the amplitude is obtained, the values for Zr, Zi it is possible to demonstrate that for this case the remainder
andcan be obtained applying different functions like arctan, is equal to the numerator.
arcsin or arccos. If we analyze the arguments of the three
functions, Zi/Zr, Zi /A and Zr /A respectively varying the numerator = denominator*QuoteInteger + remainder (11)
angle from 0 to 90, the next is obtained:
but due QuoteInteger are cero
0 Zi / Z r < (8)
0 Zi / A 1 (9) numerator = remainder (12)
1 Zr / A 0 (10) E. Comparative Analysis with Industrial Equipment

The argument of arctan function (8) has discontinuities that
are difficult to implement in a fixed point DSP, while the
arcsin function (9) and the arcos function (10) give results
between 0 and 1. Because of this, the arcsin function is the
most appropriate to generate a LUT.
D. Procedure to Develop the Arcsin Table
Taking into account that division operations in assembler
language generate two results (quotient and remainder) it is
possible to develop a table to obtain the angle with any of
the two results. As it is shown, all the QuoteInteger from the
relation Z i / A are 0 (except when Z i = A ) then, the idea
is to generate a group of quotients in fractions from 0 to 1
which remainders are integer numbers that can be used as
pointers of the table. The next procedure is proposed:
1. The size of the table is determined; it means that for
the number of steps required depends on the
The results of a comparative test performed with 4
industrial synchrophasors are presented in [6]. The principal
parameters in these tests are the amplitude and phase errors,
these parameters are compared with the errors obtained with
the equipment presented in this article. The results of the
amplitude errors obtained in [6] are presented in figure 2.
The synchrophasors A, C and C in the operation range of
80% to 120% shows an error between 0.02% and 0.08%. In
the same range, the average error of the synchrophasor
presented in this article shows an error of 0.024%, as it is
shown in figure 3.
For the detection of the phase error in [6] the authors
used a function generator and an oscilloscope. The
synchronization between 1PPS and the voltage signal
performed in [6] is shown in figure 4. The pulse per second
signal and the signal move slightly varying the frequency in
the function generator from 60.0000 Hz to 60.0001 Hz. The
results obtained with the synchrophasor presented in this
article, it is shown in figure 5.

IEEE Catalog Number: 05EX1097

ISBN: 0-7803-9230-2 410

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:37 from IEEE Xplore. Restrictions apply.
 The errors appear in the vicinity of the 90 is due the
LUT and those can be minimized augmenting the size of the
table. The average error in all the range of measurements is
0.14% which is appropriate for transmission lines 3
applications.

Error %
2
1
0
75 80 85 90 95 100
Degrees

Fig. 5. Angle error.

V. CONCLUSION

The use of the LUT let the calculation of the phasor through
the DFT with a fixed point processor and with the minimum
of instructions. With the minimization of instructions it was
possible to reduce the processing time. With the reduction of
Fig. 2. Magnitude errors for balanced three phase voltage at nominal the processing time it is possible to use the synchrophasor in
frequency (from [6]).
other applications running together. For example, to locate a
failure in the transmission line. The development presented
in this article is cheaper than the commercial equipments in
0.05 less than 80%. This cost saving is due the use of only one
fixed point processor.
0.04

0.03
REFERENCES
0.02
[1] Martin, K. E.; Benmouyal G.; Adamiak, M. G.; Begovic, M.; Burnett,
R.O., Jr.; Carr, K. R.; Cobb, A. Kusters, J. A.; Horowitz, S. H.;
0.01
Jensen, G. R.; Michel, G. L.; Murphy, R.J.; Phadke, A. G..; Sachdev,
M.S.; Thorp, J.S. IEEE standard for synchrophasors for power
0 systems. IEEE Transactions on Power Delivery, Vol. 13, No. 1,
0 20 40 60 80 100 120 140 January 1998
[2] Phadke, A. G. Synchronized phasor measurements, Chapter 6. IEEE
Vo lt ag e %
Tutorial Course, Advancements in microprocessor based protection
and communication.1997
[3] Texas Instrument. TMS320LF/LC240xA DSP Controllers Reference
Fig. 3. Magnitude error. Guide System and Peripherals Dallas, Texas 75265. Revised
December 2001
[4] Electric Power Research Institute, IECASA Team Intelligrid use
case SynchroPhasor Domain Description Intelligrid Architecture
Volume II. Palo Alto, California 94304 USA. 2004
[5] San Vicente, R.; Corts, R.; Robles, J.; Chong-Quero, J.E.
Synchrophasor Design Based on a DSP-Microcontroller IEEE
International Symposium on Intelligent Signal Processing
(WISP2005), in press.
[6] Depablos, J.; Centeno, V.; Phadke, A.G.; Ingram, M. Comparative
testing of synchronized phasor measurement units Power
Engineering Society General Meeting, 2004. IEEE 6-10 June 2004
Page(s):948 954, Vol.. 1

Fig. 4. 1 PPS pulse and voltage signal synchronization (from [6]).

IEEE Catalog Number: 05EX1097

ISBN: 0-7803-9230-2 411

Authorized licensed use limited to: Tec de Monterrey. Downloaded on December 11, 2008 at 11:37 from IEEE Xplore. Restrictions apply.
Third LACCEI International Latin American and Caribbean Conference for Engineering and Technology (LACCET2005)
Advances in Engineering and Technology:A Global Perspective, 8-10 June 2005, Cartagena de Indias, COLOMBIA

Construccin de un sincrofasor de bajo costo basado en un DSP-Controlador

A. R. San Vicente Cisneros , PhD Student.
Profesor Consultor, Instituto Tecnolgico y de Estudios Superiores de Monterrey CEM, Mxico.
PhD Student, Instituto Politcnico Nacional ESIME SEPI, Mxico.
asanvice@itesm.mx

R. A. Corts Mateos, PhD.

Profesor Investigador, Instituto Politcnico Nacional ESIME SEPI, Mxico.
rcortes@ipn.mx

J. Robles Garca, PhD.

Profesor Investigador, Instituto Politcnico Nacional ESIME SEPI, Mxico.
jarobles@ipn.mx

J. E. Chong Quero, PhD.

Profesor Investigador, Instituto Tecnolgico y de Estudios Superiores de Monterrey CEM, Mxico.
jchong@itesm.mx

Resumen
Segn el estndar IEEE 1344 un fasor es el equivalente complejo, en forma polar de una seal senoidal en
donde el mdulo del complejo es la amplitud de la senoide y el ngulo es el desfase de la senoide. En el
mismo estndar, sincrofasor es el acrnimo de fasor sincronizado y es un fasor medido y calculado
mediante muestreos con una referencia temporal estndar. Se presenta el diseo de un sincrofasor basado
en un DSP-Microcontroladore de la familia C2000 y cuya referencia temporal estndar se genera con la
seal un pulso por segundo (1PPS) de un Sistema de Posicionamiento Global (GPS), de tal forma que, se
pueden medir ngulos de desfase de seales elctricas ubicados en nodos de una red elctrica
geogrficamente remotos.

En un sistema de distribucin de energa elctrica, la medicin del fasor de los voltajes y corrientes son de
importancia ya que con esta medicin se pueden conocer los consumos de energa, las prdidas de energa
en una lnea de transmisin y los flujos de potencia entre otros parmetros. Y adems entre otras
aplicaciones, la medicin del sincrofasor tambin es requerida por los relevadores de distancia y
proteccin en un sistema elctrico de potencia.

Palabras clave
Sincrofasor, DSP-Microcontrolador.

1. Introduccin

LACCET2005 Energy Track Paper No. 008 1

En la transmisin de energa elctrica a travs de lneas de transmisin y de otros elementos de la red
elctrica, se producen desfases de las seales de corriente y de voltaje. Estos defasamientos se deben a las
cargas y a los flujos de energa.

1.1 Planteamiento del problema

El problema consiste en:

Poder medir el desfase que presenta una misma seal elctrica en dos puntos distantes.
Poder medir el desfase entre dos seales elctricas diferentes que se encuentran en dos puntos
remotos.

La medicin de las amplitudes en las seales elctricas distantes resulta sencilla ya que en estos casos los
voltajes se miden con la misma referencia de voltaje que es tierra o cero volts. Para el caso de la medicin
del desfase se requiere tambin de una misma referencia, pero en este caso es temporal. Con un mismo
instrumento se pueden medir el desfase de una misma seal o de dos seales diferentes de manera local,
ya que ambas seales se estn midiendo con la misma referencia temporal del propio instrumento. Esta
referencia temporal que genera el instrumento esta nicamente referenciada con el tiempo en que fue
energizado, es decir que, es aleatoria.

Por razones obvias, para el caso de dos puntos remotos resulta imposible medir con el mismo
instrumento. Si se utilizan dos instrumentos diferentes cada una de las seales remotas quedaran
referenciadas temporalmente a su propio instrumento es decir a un punto aleatorio. Por lo tanto, resulta
imposible la medicin.

Partiendo de los razonamientos anteriores, el problema de medir el desfase en dos puntos remotos ya sea
de la misma seal o de seales diferentes, se reduce a poder sincronizar ambos instrumentos con la misma
referencia temporal. Es decir realizar una medicin sincronizada del fasor como se puede apreciar en la
figura 1, en donde, en cada nodo se hace una medicin de amplitud V con un ngulo de fase en el
mismo instante de tiempo.

Figura 1: Sincronizacin de la medicin

Adems de la medicin de flujos de potencia, la medicin sincronizada del fasor tiene actualmente
diversas aplicaciones (Anderson et al., 2003. Phadke, 1997), entre otras, en relevadores de proteccin y en
el control de FACTS (Flexible AC Transmission Systems). En el siguiente apartado (Estado del Arte) se
describen los avances que existen en la medicin sincronizada del fasor.

1.2 Estado del arte

En 1988 se desarrolla en el Tecnolgico de Virginia la primer Unidad de Medicin Fasorial (PMU)

sincronizada mediante un pulso de reloj proveniente de un GPS (Phadke, 2002). En 1995 se desarrolla el

LACCET2005 Energy Track Paper No. 008 2

estndar IEEE 1344, en el cual se denomina a la PMU sincronizada mediante un GPS como Sincrofasor.
En el mismo estndar se define el formato de los datos de salida de un sincrofasor. En el 2001 se reafirma
dicho estndar (Phadke et al.,. 2001. Thorp, 1998).

Actualmente, los equipos ms desarrollados incorporan adems de la funcin de medicin fasorial el

sistema de proteccin de lnea de alta velocidad, automatizacin, control y proteccin de lneas de
transmisin con funciones de distancia y direccionales (Anderson et al., 2003). No obstante el costo por
nodo asciende hasta $24,000 USD por sincrofasor dedicado (Moxley et al., 2002).

2. Sincrona va GPS

El GPS consta en promedio de una constelacin de 24 satlites activos. Los satlites describen tales
orbitas que, en todo momento del da hay lnea de vista de varios satlites en cualquier lugar de la
Tierra. El sistema proporciona a usuarios terrestres que cuentan con un receptor GPS, varios servicios
entre los que se encuentran la medicin de las coordenadas geogrficas, la altura al nivel del mar, la
velocidad, la direccin del desplazamiento, la deriva magntica en grados, la hora mediante el UTC
(Universal Coordinated Time) y la seal de un pulso por segundo (1PPS) entre otros (Moore, 1994.
Trimble Navigation Limited, 2000).

El GPS terrestre recibe la seal de uno o ms satlites, (para poder calcular las coordenadas terrestres por
ejemplo, se requiere que el receptor capte por lo menos tres satlites). Una vez que el receptor detecta una
seal de buena calidad de al menos un satlite, ste decodifica el UTC y lo trasmite en sincrona con la
seal de 1PPS a cada uno de los medidores fasoriales (PMU) (Phadke., 1993). Cada PMU utiliza la seal
de 1PPS para sincronizar sus respectivos temporizadores de muestreo, calcula el fasor y lo trasmite junto
con el UTC a un procesador central que es el que se encarga de calcular los desfases de cada nodo de
medicin, tal como puede apreciarse en la figura 2 del diagrama a bloques del sistema de medicin.

GPS1 GPS2 GPSn

PMU 1 PMU 2 PMU n

(A1, 1) (A2, 2) (An , n)

Procesador Central

Clculo de los
ngulos de desfase

Figura 2: Sistema de medicin

LACCET2005 Energy Track Paper No. 008 3

2.1 Seal de sincrona 1PPS

La seal de 1PPS es una seal TTL generada por el sistema GPS receptor (terrestre). Por omisin, cada
vez que se energiza el receptor, se genera el 1PPS aunque no se haya detectado satlite alguno, una vez
que se detecta por lo menos un satlite, el receptor sincroniza el flanco de subida del 1PPS con la
recepcin del UTC.

La seal de 1PPS tiene un ancho de pulso de 10 microsegundos, un tiempo de ascenso tpico menor de 20
nanosegundos y un periodo de un segundo con una exactitud de 100 nanosegundos. A su vez el UTC
esta sincronizado con un reloj atmico de Cesium de alta estabilidad que contiene cada satlite, el reloj de
cada uno de los satlites estn sincronizados entre si con un reloj maestro, de tal manera que, todos los
satlites envan el UTC virtualmente al mismo tiempo. Para cualquier aplicacin en donde se utilice el
GPS para sincronizar, se deber usar el flanco de subida del 1PPS ya que este se sincroniza a partir de la
recepcin del UTC (Trimble Navigation Limited, 2000).

3. Medicin de los ngulos de desfase

Para calcular el desfase en un nodo determinado, es necesario que uno de los ngulos de una de las
seales, se seleccione como seal de referencia, con esta referencia el desfase de las seales de los dems
nodos se calculan con una resta, como se puede observar en la figura 3.

Figura 3: Clculo del ngulo de desfase

El procedimiento del clculo del desfase de las seales de la figura 3 se ejemplifica en los siguientes
pasos:
La referencia 1PPS se recibe al mismo tiempo en cada uno de los medidores.

LACCET2005 Energy Track Paper No. 008 4

 Se calcula el ngulo de desfase de la seal medida en el nodo con respecto a la referencia 1PPS,
dando como resultado los ngulos 1 y 2; 1 y 2 respectivamente.
Cada medidor transmite por algn medio de comunicacin a un procesador central los ngulos
calculados junto con el tiempo especfico en el que se hizo la medicin.
El procesador central calcula el desfase. Si se toma como referencia el medidor 1 (1). El desfase
de la seal del medidor 2 con respecto a la seal del medidor 1 esta dado por 2 = 1-2.

4. Clculo del fasor

En 1983 se proponen una tcnica para la medicin de la amplitud y fase de una seal elctrica (Phadke et
al., 1983). En el clculo se aplica la transformada discreta de Fourier (DFT) a un conjunto de muestras
obtenidas de una ventana del tamao de un periodo.

La seal senoidal representada en su forma polar o fasorial esta dada por

A (1)

A = (Z r )2 + (Z i )2 (2)

Zi
= arctan
Zr (3)

2 n 1
2 n
Zi = j
N
X [ n ] sin
n=0 N
(4)

2 N 1
2n
Zr =
N
X [n]cos
n =0 N
(5)

X [n ] son cada una de las muestras y N es el nmero de muestras obtenidas en la ventana de un periodo,
para la implementacin que aqu se presenta se escogi un nmero de 16 muestras, siendo el mnimo
aceptable de 12 (Phadke et al., 1983). Este proceso de clculo es aplicado en el sistema elctrico trifsico
a cada una de las tres seales de voltaje y de corriente.

5. Diseo a bloques del instrumento

El sincrofasor consiste en un sistema GPS ACE III de la marca Trimble, un DSP TMS320LF2407 de
Texas Instrument (TI) y una computadora (PC). El GPS proporciona la seal 1PPS y el UTC para
sincronizar la medicin, el DSP calcula la amplitud y el ngulo de las seales con respecto al pulso de
sincrona, la PC recibe los ngulos y amplitudes, hace un procesamiento y almacenamiento local y sube la
informacin a un servidor va Internet. Una PC remota recibe las seales de las diferentes estaciones
locales para el clculo del desfase, para hacer el clculo a la PC remota se le especifica el nodo de
referencia, es decir, el nodo con un ngulo de cero. Con el ngulo de referencia y el UTC la PC remota

LACCET2005 Energy Track Paper No. 008 5

efecta las restas de los ngulos que tienen el mismo UTC, de tal manera que el clculo del desfase solo
es posible si se tiene el fasor junto con el estampado de tiempo en que se efectu la medicin.
El receptor GPS mediante un puerto serial asncrono, transmite el UTC junto con otros datos en una
cadena o trama de mensajes de acuerdo al protocolo estndar industrial NMEA 0183 (National Marine
Electronics Association) (Trimble Navigation Limited, 2000). Existen otros protocolos, sin embargo el
NMEA resulta ser el ms econmico y sencillo de utilizar, requiere de una sola va de comunicacin
(simplex) y utiliza el cdigo estndar ASCII. Otros protocolos adems de ser de dos vas (full duplex),
requieren del desarrollo de software para la interpretacin de los comandos en cdigo binario, por otro
lado, el NMEA por su estatus de protocolo estndar, es manejado por la mayora de los receptores GPS.
En la figura 4 se muestra el diagrama a bloques del sistema.

Figura 4: Diagrama a bloques del sistema

El DSPD TMS320LF2407 es un dispositivo de la familia C2000 de TI, esta familia fue una de las
primeras en integrar en una sola pastilla de circuito integrado (CI) un DSP de punto fijo con diversos
perifricos, a esta nueva generacin de procesadores se les denomina DSP microntrolador ya que integran
las funciones de un DSP y un microcontrolador. El bajo costo del desarrollo aqu presentado radica
precisamente en concentrar en un solo CI la mayor parte de los requerimientos de diseo del instrumento.

Detallando con ms precisin el diagrama de bloques, se puede apreciar que en el DSP ya esta contenido
el Convertidor Analgico Digital (ADC) de 10 bits y 16 canales de los cuales solamente se utilizan 6
canales. El ADC se encarga de digitalizar las seales analgicas de corriente y voltaje que ya previamente
se han acondicionado a una seal de 0 a 3.3 volts (mximo nivel de voltaje que aceptan los canales del
ADC). El temporizador (timer) cuya seal de reloj proviene de un oscilador de cuarzo se encarga de
generar los periodos de muestreo, de tal manera que, se puedan adquirir con precisin y exactitud las 16
muestras por periodo de todas y cada una de las seales. A su vez, el inicio de las adquisiciones esta
sincronizada con la seal de interrupcin externa (XINT1) que proviene de la seal 1PPS del GPS.
Tambin mediante el timer se genera la tasa de transmisin Baud Rate (BR) que requiere la Interfase de
Comunicacin Serial (SCI). El DSP recibe por medio de la terminal RX el UTC del GPS. Por otro lado,
una vez que se ha calculado el fasor, el DSP por medio de la terminal TX transmite a la PC el valor de la
amplitud y el ngulo de fase. En la comunicacin entre el DSP y la PC es requerido un circuito igualador
de niveles elctricos el cual se logra con el CI RS 232. Las caractersticas del la comunicacin asncrona
con la cual se programa el SPI son las del estndar NMEA las cuales se enlistan en la tabla 1.

LACCET2005 Energy Track Paper No. 008 6

 Tabla 1: Caractersticas del estndar NMEA 0183

Baud Rate Bits de datos Paridad Bits de paro

4800 8 Ninguna 1

6. Proceso de medicin

Una vez que el receptor GPS terrestre se ha sincronizado con el satlite, la cadena de datos NMEA que
contienen el UTC es transmitida 22ms despus de que el GPS gener la seal de 1PPS. En la figura 5 se
muestra la sincrona entre el 1PPS, la cadena de datos NMEA y una porcin de la seal que se digitaliza.
Como se puede observar, la informacin obtenida de la figura 5 sugiere la forma en como se puede
calcular el fasor.

Figura 5: Sincrona IPPS, Trama NMEA y seal de 60Hz a digitalizar

Entre el 1PPS y la trama NMEA (22ms) cabe un periodo de la seal a digitalizar (16.66ms), por lo tanto,
el proceso debe seguir los siguientes pasos (ver tabla 2):

Tabla 2: Proceso de medicin de los fasores

Paso Proceso
1 Se espera el 1PPS
2 Se hacen las 16 adquisiciones de los 6 canales
3 Se espera la trama NMEA
4 Se captura el UTC
5 Se calculan los seis fasores
6 Se transmiten el UTC y los seis fasores
7 Regresa al paso 1

6.1 Algoritmo computacional.

El programa se compone bsicamente de tres bloques: El programa principal, la rutina de servicio de la

interrupcin externa XINT1 (generada por el 1PPS) y la rutina de servicio de la interrupcin de fin de
conversin del ADC. En la figura 6 se muestran los diagramas de flujo de las tres partes del programa

LACCET2005 Energy Track Paper No. 008 7

 Inicio Interrupcin
Principal ADC

Programa Perifricos Contador de muestras

XINT1, ADC, Timer, SCI n =1

Lee
Senn y Cosn

Ciclo principal

Calcula
Espera interrupciones Im1, 2,K,6 = X n 1 Senn 1 + X n Senn
1PPS Fin de conversin
(XINT1) (ADC)
Calcula
Re1, 2,K, 6 = X n 1Cos n 1 + X n Cos n

n = n+1

No
n = 16 RETORNA
Interrupcin ?
XINT
SI

Arranca timer para Espera trama NMEA,

Periodo de muestreo captura y transmite UTC

RETORNA
Calcula y transmite
fasores

RETORNA

Figura 6: Diagramas de flujo del programa

LACCET2005 Energy Track Paper No. 008 8

El programa principal: En el programa principal se prepara y reserva la memoria a utilizar, se
programan y habilitan los perifricos a utilizar: el ADC, el Timer y el SCI. Se habilitan las interrupciones
y se esperan en un ciclo infinito las interrupciones XINT1 y la de fin de conversin del ADC.

La rutina de servicio de la interrupcin IXNT1: En esta rutina lo nico que se hace es arrancar el
temporizador que proporciona el periodo de muestreo del ADC. Como esta interrupcin es generada por
la seal 1PPS del GPS se presenta cada segundo.

La rutina de servicio de la interrupcin de fin de conversin del ADC: El periodo de muestro que
genera el timer en el ADC es de 960 Hz, por lo tanto, esta interrupcin se presenta en 16 ocasiones
despus de recibido el 1PPS. Aplicando el algoritmo computacional, cada vez que se genera la
interrupcin del ADC se hace el clculo de X n Cosn y se acumula con el mismo producto de todas y cada
una de las muestras, para la primer interrupcin en donde n = 1se tiene que:

X 0Cos 0 = X 0 Sen0 = 0 (6)

Como el ADC entrega el valor de la conversin de los 6 canales entonces, se pueden hacer las sumatorias
de los productos de cada una de las 6 seales aplicando los siguientes algoritmos.

Re = X n 1Cos n 1 + X n Cos n (7)

Im = X n 1 Senn 1 + X n Senn (8)

De tal forma que, despus de las 16 adquisiciones ya se tienen de las 6 seales las componentes real e
imaginaria expresadas en las ecuaciones (4) y (5).

Despus de calculadas las componentes reales e imaginarias, se espera mediante poleo la recepcin de
datos provenientes del GPS (trama NMEA), se captura el UTC que llega con el formato HHMMSS.S. Ya
capturado el UTC se transmite y se procede al clculo del fasor de cada una de las 6 seales mediante las
ecuaciones (2) y (3). Finalmente se transmiten los fasores calculados y se retorna al programa principal a
esperar la siguiente interrupcin del 1PPS.

Conclusiones

Actualmente los sincrofasores se encuentran instalados en lneas de transmisin, sin embargo, tambin
son requeridos en las reas de distribucin, esto implica un gran gasto en medidores. El desarrollo aqu
presentado permite un abatimiento de hasta el 80% del costo de los medidores comerciales. El bajo costo
del desarrollo aqu presentado radica precisamente en concentrar en un solo CI la mayor parte de los
requerimientos de diseo del instrumento. El reducido tamao de la tarjeta del circuito impreso (PCB) y
el uso de un procesador de punto fijo tambin fueron factores en el bajo costo del instrumento.

Referencias

Anderson, Chris, Fearn, Brian, Guzmn, Armando, Moxley, Roy.(2003) Using SEL-421 relay
synchrophasors in basic applications. SEL Application Guide, Vol. 1

Martin, K. E., Benmouyal, G., Adamiak, M. G., Begovic, M., Burnett, R.O., Jr., Carr, K. R, Cobb, A,.
Kusters, J. A., Horowitz, S. H., Jensen, G. R., Michel, G. L., Murphy, R.J., Phadke, A. G.., Sachdev,
M.S., Thorp, J.S. (1998). IEEE standard for synchrophasors for power systems. IEEE Transactions on
Power Delivery, Vol. 13, No. 1, January.

LACCET2005 Energy Track Paper No. 008 9

Moore, T. (1994) An introduction to the global positioning system and its applications. Developments
in the Use of Global Positioning Systems , the Institution of Electrical Engineers. Savoy Place. London,
UK 8 Feb Pages:1/1 - 1/6.

Moxley, Ro, Woodward Darold. (2002).Improving power system operating capacity through wide-area
synchronous phase angle measurement. Schweitzer Engineering Laboratories, Inc.

Phadke, A. G., Thorp, J. S., Adamiak, M. G. (1983). A new measurement technique for tracking voltage
phasors, local system frequency, and rate of change frequency. IEEE Transactions on Power Apparatus
and Systems, Vol. PAS-102, No. 5, May.

Phadke, A. G. (1997) Synchronized phasor measurements, Chapter 6. IEEE Tutorial Course,

Advancements in microprocessor based protection and communication.

Phadke, A.G. (2002) Synchronized phasor measurements-a historical overview.Transmission and

Distribution Conference and Exhibition: Asia Pacific. IEEE/PES , Volume: 1 6-10 Oct. Pages:476 - 479
vol.1.

Phadke, A.G. (1993) Synchronized phasor measurements in power systems.Computer Applications in

Power, IEEE , Volume: 6 , Issue: 2 , April Pages:10 15.

Phadke, A. G., Martin, K. (2001). IEEE standard for synchrophasors for power systems. IEEE Std
1344-1995(R2001).

Trimble Navigation Limited. (2000). ACE III GPS System Designer Reference Manual. Sunnyvale,
CA.

Informacin Biogrfica

Rafael SAN VICENTE CISNEROS Mr. Profesor del Departamento de Ingeniera Elctrica y Electrnica
del Instituto Tecnolgico y de Estudios Superiores de Monterrey - Campus Estado de Mxico, Estudiante
del Doctorado en Ciencias en Ingeniera Elctrica en la Seccin de Graduados e Investigacin de la
ESIME-IPN.

Dr. Ral CORTS MATEOS. Profesor Titular (TCE). Ingeniero en Comunicaciones y Electrnica de la
ESIME-IPN (1971). Maestro en Ciencias en Ingeniera Elctrica, Seccin de Graduados e Investigacin
ESIME-IPN (1975). y Doctor en Ciencias en Ingeniera Elctrica en la Seccin de Graduados e
Investigacin de la ESIME-IPN (1997).

Dr. Jaime ROBLES GARCA. Profesor Titular (TCE). Ingeniero Electricista de la ESIME-IPN (1987).
Maestro en Ciencias en Ingeniera Elctrica, Seccin de Graduados e Investigacin ESIME-IPN (1993).
Doctor en ciencias en Ingeniera Elctrica, Seccin de Estudios de Posgrado e Investigacin (1996).

Dr. Jess Enrique CHONG QUERO. El Dr. Chong Quero es profesor del Departamento de Ingeniera
Elctrica y Electrnica del Instituto Tecnolgico y de Estudios Superiores de Monterrey - Campus Estado
de Mxico, y actualmente es colaborador del Centro de Investigacin en Calidad Ambiental del mismo
Instituto.

LACCET2005 Energy Track Paper No. 008 10