Dispositivos e Circuitos Eletronicos ‘Volume Il Theodore F. Bogart, Jr. University of Southern Mississippi Traducao: Romeu Abdo Professor de Eletrénica Revisiio Técnica: AntOnio Pertence Jénior Professor de EletrGnica, Engenbeiro Eletrinico e de Telecomunicagées (Oxxl1) 3849-8604 e (Oxxl) 3885-6622 «e-mail: makron@ books.com.br Rio de Janeiro # Ribeirdo Preto # Lisboa ® Bogotd + Buenos Aires « Guatemala Madri # México + Nova York « Panamd « San Juan * Santiago ‘Auckland « Hamburg ® Kuala Lumpur « London # Milan # Monieal « New Delhi « Pais « Singapore © Sydney # Tokyo TorontoDo original Electronic Devices and Circuits 3rd Edition Copyright © 1994 Prentice Hall, Inc. Copyright © 2001 MAKRON Books Lida. Todos os direitos para a lingua portuguesa reservados pela MAKHON B00Ks Ltda. Nenhuma parte desta publicagéo poderd ser reproduzida, guardada pelo sistema “retrieval” ou transmitida de qualquer modo ou por qualquer outro meio, sea este eletrénico, mecdnico, de fotocépia, de gravagao, ou outros, ‘sem prévia autorizagéo, por escrito, da Editora. EDITOR: MILTON MIRA DE ASSUMPGAO FILHO Gorente de Produggo Silas Camargo Produtora Editorial Eugenia Pessott Editoragao e fotoltes em alta resolugao: JAG Dados de Catalogagao na Publicagéo Bogart Jr., Theodore F. Disposttives e Circultos Eletrinicos volume I tradugéc Romeu Abdo; revisdo técnica Anténio Pertence Junior ‘So Paulo : Makron Books, 2001. Titulo Original: Electronic Devices end Circuits 3rd Edition, ISBN: 85.346,0971-3Dispositivos e Circuitos Eletrénicos Volume Il MAKRON Books €MAKRON Books Agradecimentos Varios colegas ajudaram a revisar o manuscrito. Agradego especialmente a Roger Hack, Indiana University ~ Purdue University Extension; Roger Sash, University of Nebraska, em Omaha; Earl Schoenwetter, California Poly- technic University — Pomona; e Behbood Zoghi, Texas A&M University, pela revisio minuciosa e pelas sugestées construtivas para a terceira edigao. Foi impossivel incorporar virias sugestdes convenientes feitas pelos revisores da segunda edigo. Con- tudo, varias delas foram incorporadas na terceira edic20. Desejo portanto agradecer novamente aos revisores que as forneceram: Erie Abbott, Napa Valle College; Luis Acevedo, DeVry Institute of Technology Woodbrigde, NJ; M.A. Baset, DeVry Institute of Technology — Lombard, IL; James Brown, Peavey Electronics Corp.; Wayne Brown, Dekalb Technical Institute; Nolan Coleman, Embry-Riddle Aeronautical University; Tom Dingman, Roch- ester Institute of Technology; Joe Ennesser, DeVry Institute of Technology ~ Lombard, IL; Leonardo Geis, DeVry Institute of Technology ~ Lombard, IL; Tom Grady, Western Washington University; Thurman Grass, Lima Tec 1 College; Mohammed Hague, Kansas City, Kansas Community College; David Krispinsky, Rochester Institute chnology; Joe O’Connell, DeVry Institute of Technology ~ Phoenix; Edward Peterson, Arizona State Univer- sity; Earl Schoenwetter, California State Polytechnic University ~ Pomona; Dr. Mel Turner, Oregon Institute of Technology; Mike Wilson, Kansas State University ~ Salina; e Paul Wojnowiak, Southem College of Technology. Agradeco ao professor Ed Roller, da Southern College Technology, pelas valiosas contribuigdes na teo- ria dos amplificadores de poténcia classe A e pela anilise dos circuitos de polarizagio por divisor de tensio. ‘Também registro meu agradecimento aos meus colegas da University of Southern Mississipi que ado- taram este livro em seus cursos ¢ forneceram vérias respostas baseadas em experiéncias na sala de aula4S MAKRON Books Sumario Preficio ee eee Perrerereey . XID Capitulo 12 Cireuitos Amplificador Diferencial e Amplificador Operacional Integrados ee 1 ED Introdugio 1 Tense Diereninis 1 HED Amplificador Diferencial Ideal . 2 Ampliiador ison om FET 0 123. Parimetros em Modo Comm 3 124 Amplifiadores Dierncais Patios i“ Método de Polaizagto nos Clits Inograos 16 CargasAtivas nos CiruitosItegrados 2 AZT Introdugdo aos Amplificadores Operacionais Py 126 Anilise do Cteuto de um Ampliicador Opraconal a brerscor 2» Capitulo 13 Teoria do Amplificador Operacional “<7. 33 SAD Amplificador Operacional Ideal . 33, ease rae M Amplicador Nio-Inversor ” 132 Teoria da Reslimenagio. “0 Realimentago no Amplifcador Nao nversor “0 Realimenagho no Amplificadr Invesor “4 133 Reaposa de Freghéncia 6 sabildade.c-sssssssee 0 6 Proto Gankolarpura de Fata. 50 ‘Amplificadores Compensados pelo Usuésio 3 134 Taxa de Tnctnagio (Slew Rate) 3 CISD Tenses e Correntes de Compensagio ou Offset ... 62 Corrente de Compensagio ou Ost da Enrada “8 vitVIII Dispositivos e Cireuitos EletrOnicos Volume It Tensio de Compensagiio de Entrada Tensio de Compensacdo de Safda Total — 13.46 Especificagdes dos Amplificadores Operacionais .. Exereicios Capitulo 14 Aplicagées dos Amplificadores Operacionais. A LIAL Adigao © Subtragdo de Tensiio ¢ Fatores Multiplicativos Subtragio de Tensio, . con «AED Fontes de Tensio ¢ de Corrente Controladas Fontes de Tensio Controladas por Tensfio . Fontes de Corrente Controladas por Tensiio Fontes de Tensio Controladas por Corrente Fontes de Corrente Controladas por Corrente .. AED Integracdo, Diferenciagao ¢ Forma Je Onda Integradores Praticos, Diferenciagao Eletrdnica Diferenciadores Priticos. Formagio de Onda F “144 Amplificadores para Instrumentagao, 145 Osciladores. Critério de Barkhausen. Oscilador de Deslocamento de Fase RC Oscilador com Ponte de Wien, Oseilador de Colpitts . Oscilador de Hartley 14.6 _Filtros Ativos , Conceitos Bésicos de Filtro Projeto de Filtros Ativos 14.7 Comparadores de Tensio Histerese ¢ Citcuitos Disparadores Se Schmitt Schmit Triggers) Multivibrador Astével. poctoogactH 148 Circuitos Ceifadores, Grampeadores ¢ Retificadores Circuitos Ceifadores Circuitos Retificadores de Precisio Circuitos Grampeadores Exerefeios. Capitulo 1S Amplificadores de Poténcia 151 Definigdes, Aplicagdes e Tipos dos Amplificadores de Poténcia . Operagao em Grande Sinal 15.2. Dissipagio de Poténcia nos Transis‘ores 15.3 Transferéncia de Calor nos Disposicivos Semicondutores . Condugio, Irradiagio e Convecsio. 68 68 70 81 89 89 92 99 99 99 104 104 106 106 110 14 116 122 126 132 132 135 138 141 144 144 144 149 159 161 16 167 167 174 175 7 193 193 194 194 197 197Volume If Sumério Capitulo 16 154 155 15.6 187 15.8 189 15.10 15.1 Resisténcia Térmica Degradae4o (Diminuiga0) . Dissipagio de Poténcia nos Circuitos Integrados ... Classes ¢ Rendimentos dos Amplificadores Amplificadores Classe A Rendimento Arnplificadores Classe A Acoplados por Transformador. Amplificadores Classe B Princfpios do Amplificador Push-Pull Amplificadores Push-Pull com Transformadores de Saida © Rendimento do Classe B Acionadores Push-Pull .. oo Distorgio Harménica e Realimentagio Distorgao Harmonica cevteeteeesees Redugito da Distorgao Usando Realimentacao Negativa . Distoreao nos Amplificadores Push-Pull . Cancelamento dos Harménicos Pares. Distoreo no Cruzamento (Crossover)... Operagio Classe AB Amplificadores Push-Pull sem Transformador Amplificadores Push-Pull Complementares. Amplificadores Push-Pull Quase-Complementares. Amplificadores de Poténcia em Circuito Integrado Amplificadores Classe C. Modulagao de Amplitude. Amplificador com MOSFET e Amplificador de Poténcia Classe D Amplificadores com MOSFE’ Amplificadores Classe D.. Exercicios ... Fontes de Alimentagio e Reguladores de Tensio . 16.1 16.2 16.3 164 165 Introdugao Retificadores Retificadores de Meia-Onda Retificadores de Onda Completa com Tomada Central Retificadores de Onda Completa em Ponte. Filtros Capacitivos Porcentagem de Ondulagio (Ripple) Corrente de Surto Repetitiva Filtros RC e LC. Filtros RC Filtro em x Indutivo. ‘Multiplicadores de Tensio. Dobrador de Tensfio de Meia-Onda «x 198 201 202 203 203, 203, 209 213 213 214 216 219 220 20 222 26 26 27 208 29 29 237 238 239 242 245 245 246 250 287 257 258 258 258 261 265 267 mm 28 274 278 279 279X ___Dispositivos ¢ Cireuitos EletrOnicos Volume I Dobrador de Tensto de Onda Completa 280 ‘Triplicador e Quadruplicador de Tensio 5 . 281 1646 Regulagio de Tensio poco G exoce0 seseeees 282 Regulagio de Linha ‘i beprocooue 25 167 Reguladores de Tensio em Série eem Paalelo...... Se Diodo Zener Como Tensio de Referéncia. cee a 285 Reguladores em Série... 26+... sees co ee 285) Limitagao de Corrente : ci coor 290 Limitagdo de Corrente Desdobrada (Foldback) . eoncu0 292 Reguladores em Paralelo ...-...020+205 : ces 294 168 Reguladores Chaveados . : cee cove 295) 169 Reguladores de Trés Terminais em Circuito Peed . 298, 16.10 Reguladores Ajustéveis em Circuito Integrado . coonecg 301 Exercicios. 306 Capitulo 17 Dispositivos Eletronicos Especiais . coco 313 17.1 Diodos Zener ! 313, Regulador de Tensio com Diodo Zener. . 34 Efeito da Temperatura 317 Impedancia do Diodo Zener 319 17.2 Dispositivos de Quatro Camadas aren cao 319 Retficadores Contolados de Silcio (SERS)... ceseseees = 320 Diodos Shockley ce , : eepcco sess 323 Disparo do SCR 5 oO 323 Contole de Poténcia em Meia-Onta Usando SCRS.... eo0cn pea 221) Chaves Controladas de Silicio (SCSs) coecco 329 DIACS € TRIACS «..-2.+-- obon 5 cesses 331 17.3 Dispositivos OptocletrOnicos .......... ‘i . 335 Células Fotocondutivas. .... : . 336 Fatodindas sees oo 38) Fototransistores ... i 5 Q cee BMI Células Solares .. 5 fi er SCR Ativado por Luz (LASCR) oA 7 sevens 348. Diodos Emissores de Luz (LEDS) cornu 348, Acopladores Oticos (ou Optoacopladores). 7 seers 351 Mostradores (Displays) de Cristal Liguido (LCDs) ...... fees 357 ITA. Transistores de Unijungio -....... co s 361 Os UMTs Programéveis (PUTS) oe 7 367 175 Diodos Tineis........+.++ concn - cess 370 17.6 Capacitores Varisveis com a Tensio (Diodos Varactores) seve 3 Exercfcios..-2. +++ e030 315 (/Capitulo 18 Conversores Analégico-Digital ¢ Digital-Analégico . ae 181 Introdugio 381Volume Ht Sumrio Tenses Analégica e Digital .. cee Convertendo Nameros Binérios em Equivalentes Decimais ‘Tecnologia Digital Resolugio, 18.2 Conversor DA com Escada R-2R . a 18.3. Conversor DA com Resistor de Peso Bindrio. )\ 484 Conversor DA com Fonte de Corrente Chaveada 18.5 Conversor DA com Capacitores Chaveados 118.6 Especificagdes de Funcionamento do Conversor DA. “.. Conversor DA em Circuito Integrado 18.7 Conversor AD Tipo Contador. Conversor AD de Rastreio {18.8 Conversores AD Instantineos }) “18.9. Conversor AD de Inclinagio Dupla (Integragio) "48.10, Conversor AD de Aproximagdes Sucessivas. 18.11 Especificagées de Funcionamento do Conversor AD | Conversores AD em Circuito Integrado. Exeteicios Apéndice A. Spice e PSpice . Apéndice B Valores-Padrio de Resistores de 5% a 10%. Respostas aos Exercicios impares .. indice Analitico . Volume | Capitulo 1 Introdugio . Capitulo 2A Teoria dos Semicondutores......+:s6+sssssccseeseeeessesesseesees Capitulo 3 Diodo como um Elemento de Circuito... Capitulo 4 ‘Transistores de Jungio Bipolar .. ‘apitulo 5 Amplificadores em Pequeno Sinal com BJT.....scssssseeseesee+ Capitulo 6 Projetos de Polarizago para Circuitos Diseretos e Integrados ..... Capitulo 7 ‘Transistores de Efeito de Campo .. Capitulo 8 Circuitos e Aplicagies do FET. Capitulo 9 Pardmetros h Ey ...sscsessseseesesssestesssesseeseeses Capitulo 10 Resposta de Freqiiéncia. Capitulo 11 Amplificadores de Multiestigios ......+s6ssssseseseesseseeseeseeseseeses 43 83 29 197 243 297 395 459MAKRON Books Prefacio Dispositivos e Circuitos Eletrénicos € um livro que dé um tratamento minucioso e moderno 0s t6picos tradi- cionalmente abordados, em dois ou trés semestres, em um curso de teoria dos dispositivos eletrénicos, A preparagio minima para os estudantes que estio iniciando € um curso de anilise de circuito ce. Néo seré ne- cessério conhecimento extensivo da teoria de circuito ca até o Capitulo 8; para vérios capftulos subsequientes subentende-se que o estudante domina o conceito de impedancia e saiba célculo fatorial, Portanto, os que iniciarem seus estudos sem ter completado 0 curso de andlise de circuitos ca devem ter em mente que é pré-requisito para 0 presente curso. Para o desenvolvimento dos prinefpios te6ricos no seré preciso o uso de célculo, mas no estudo dos circuitos diferenciadores e integradores eletrOnicos usa-se a notago-padrio de céleulo como um recurso sim- bélico. Serio enfatizadas as aplicagdes priticas dos diferenciadores ¢ integradores como no caso dos filtros ¢ dos Circuitos formadores de ondas. Uma das principais consideragdes na selecio dos t6picos para este livro foi a importineia de cada apli- cagio industrial moderna e o impacto que elas causaram sobre 0 desenvolvimento das tecnologias. Consequlente- mente, a teoria do circuito integrado sera extensivamente detalhada, assim como os dispositives de efeito de ‘campo e suas aplicagdes na integracdo em larga escala, a teoria dos amplificadores operacionais, incluindo varias aplicagdes importantes desses versiteis dispositivos, optoeletrOnica, reguladores chaveados e amplificadores classe D. Cada conceito nove cm Dispositivos & Cireuitos Eletrénicos 6 introdwzido a partir de um sistema ou aproximagoes por diagrama de bloco. Por exemplo, o efeito das resisténcias de entrada ¢ de saida sobre © ganho de tensdo de um amplificador & desenvolvido considerando-o como um bloco funcional, em vez de um circuito particular, Uma vez discutido amplamente um principio fundamental, ele ser4 aplicado em cada circuito amplifi- cador estudado subseqilentemente. Um método similar serd usado para desenvolver a teoria de realimentagio, a resposta em freqiléncia, a amplificagtio em estégios miltiplos, a polarizagdo de amplificadores, a distorgio, a linearidade, a oscilagao, filtros, a regulagio de tensio e a modulagio. Muitos capftulos serdo acompanhados de exemplos ¢ exercicios com 0 SPICE. O Apéndice A contém ‘material instrucional sobre 0 SPICE, cuja seqiiéncia ¢ introduzida ao mesmo tempo em que se desenvolve a teoria dos dispositivos eletrOnicos neste livro, de modo que uma nova habilidade de simulagdo possa ser desenvolvida simultaneamente @ uma nova teoria ensinada, XuXIV____Dispositivs e Cireutos Eletrénicos Volume It CARACTERISTICAS DA TERCEIRA EDICAO AMERICANA ‘As principais revises e melhorias incorporadas na terceira edig#o (muitas das quais foram sugeridas pelos leitores atuais deste livro) sé: L 2 5. 6. Mais exemplos para o Spice e desenvolvimento de t6picos especiais para 0 PSpice, incluindo Prob, Control Shell ¢ PSpice Library, foram ecrescentados. As programagSes em Basie foram retiradas, ‘Acrescentou-se um capitulo novo (Capftulo 18 ~ Volume Il) sobre conversores analégico-digital ¢ digital-analégico. H& novos t6picos, nos capitulos jé existentes, sobre transistores DMOS, osciladores de Colpitts ¢ de Hartley, amplificadores em porta comm, amplificadores em fonte comum com resisténcia de fonte nio-derivada, limitagées de trarsformadores praticos ¢ uso de circuitos equivalentes de ‘Thévenin para célculo de freqléncias de corte. Acrescentou-se a segio “Resumo e Visio Geral”, sobre a teoria do semicondutor, como uma ope para os leitores que ndo desejam aprofindar-se na teoria como é apresentada no Capitulo 2 (Vo- lume 1), no qual foi acrescentado um novo glossério de termos sobre semicondutores. Foi inserida a seco “Fontes de Alimentagio Elementares” como opgdo para os leitores que pre- ferem usar as aplicagdes priticas de diodos imediatamente apés a teoria sobre diodo no Capftulo 3 (Volume 1). Informagées detalhadas sobre fontes de alimentagdo ¢ reguladores de tensfio serdo dadas no Capitulo 16 deste volume, Os grficos das curvas caracteristicas nos exemplos em exereicios foram ampliados para melhorar 1a interpretagio e para aumentar a resolucdo das solugdes graficas“tot ‘Circuitos Amplificador 1 2 Diferenciale Amplificador Operacional Integrados 12.1 INTRODUGAO Os amplificadores diferenciais sio muito usados nos circuitos lineares integrados. Eles so os componentes funda- mentais de todo amplificador operacional que, conforme veremos, ¢ um dispositivo extremamente versétil com ‘uma larga faixa de aplicagdes préticas, Estudaremos a teoria do circuito dos amplificadores diferenciais com deta- hes, preparando para um estudo mais abrangente das capacidades ~ ¢ limitagdes ~ dos amplificadores opera- cionais. Tensées Diferenciais Um amplificador diferencial 6 chamado também de amplificador de diferenga, porque amplifica a diferenga entre fs dois sinais de tensio. Vamos melhorar a nogio da diferenca de tensdo revendo alguns exemplos simples. Jé vvimos diferengas de tenses no nosso estudo de amplificadores com transistor (ver Volume I). Lembre-se, por exemplo, de que a tensto coletor-emissor de um BIT & a diferenga entre a tensio coletor-terra € a tensdo emissor- terra . «azay ‘A idéia central aqui & que a diferenga de tensio é a diferenga matemética entre duas outras tens6es, sendo que cada um dos valores se dé em relacéo ao terra. Suponha que a tenso no ponto A em um circuito seja de 12 Vem relagio ao terra e a tensao no ponto B seja de 3 V em relagio ao terra. A notagao V,y para a diferenga de tensio significa a tensio que deve ser medida se 0 terminal positivo de um voltimetro for conectado com o ponto A € 0 terminal negativo conectado com 0 ponto B; neste casso, V4y = V; - Vy = 12 ~ 3 = 9 V. Se as conexdes do voltimetro fossem invertidas, terfamos uma medida de Vj, = Vy — = 12 = -9 V. Portanto, Vag = —Vay Para ajudar a compreender a idéia de diferenga de tensio, considere o sistema mostrado na Figura 12.1, ‘em que dois amplificadores idénticos so acionados por dois sinais de tensSo diferentes. Embora um amplificador diferencial no funcione exatamente como 0 arranjo deste amplificador, os conceitos de tensio diferencial de entrada e de safda sio similares, Os dois sinais de tensio de entrada, v, ¢ v2, estio mostrados como sendides, ¢ um eles tem maior amplitude que o outro. Para fins de ilustragao, seus valores de pico sio de 3 V e 1 V, respecti-2 Disposivos e Circuitos Elerrdnicos Cap. 12 Volume It vamente. Se o ganho de tensfo de cada ampliicador for A, entio as satdas do amplificador sto A,, € Ayy: A diferenga de tensio, v,, ~ v, ~¥>, € uma sendide e a diferenga de tenslo de saida, A, ~ A, ‘como sendo tima versio amplificada da diferenga de tensio de entrada, Na nossa ilusiragio, o ganho A é de 10 e a diferenga de tonsao de entrada ¢ de (3 V pico) ~ (1 ¥ pico) = 2 V pico. A diferenga de tensdo de saida € AQ, =) = 108 V= 1 V) = 102 V) = 20 V pico. ee = Figura 12.1 Amplificago de uma tensdo diferencial, 12.2 AMPLIFICADOR DIFERENCIAL IDEAL A principal caracter(stica que identifica um amplificador diferencial com a configuragio mostrada na Figura 12.1 € que um sinal aplicado em uma entrada de um amplificador diferencial induz uma tensio na saida do outro amplificador em relago ao terra. Isto ficard mais evidente no nosso estudo das relagies entre a tensio e a corrente no amplificador. A Figura 12.2 mostra a versio bisica de um amplificador diferencial com BIT (bipolar junction transis- tor ~ transistor de fungi bipolar). Dois transistores tém seus terminais do emissor ligados juntos, nos quais uma fonte de corrente constante esté conectada para fornecer a corrente de polarizacho de cada um. A fonte de corzente € tipicamente do tipo de fonte de corrente constante com transistor que estudamos no Capitulo 6 (Volume 1), mas agora vamos representé-la como uma fonte de corrente ideal. Observe que cada transistor esté basicamente em uma configuracio em emissor comum (EC) com uma entrada fornceida A sua base ¢ uma saida tomada pelo coletor. Os dois terminais da base sio os dois sinais de entrada para o amplificador diferencia, v,€ v;, © 08 dois coletores s20 as duas safdas, ve vj. do amplificador diferencial. Portanto, a tensio de entrada diferencial & yj, ~ vq e a tenso diferencial de safda @ v4," vy A Figura 12.3 mostra o simbolo esquemético para o amplificador diferencial. Como existem duas en- tradas e duas saidas, dizemos que o amplificador tem uma entrada dupla e uma saida dupla.Volume Ht Cap. 12 _ Cirewitos ampificador diferencial @ amplificador operacional 3 Figura 122 Amplificador diferencial bésico com BIT. Os dois tansistores podem ser vistos como estando fem uma configuragao em EC, ‘com uma conexio comumm nos seus emissores. Os terminais da base sio as entradas do mplificador diferencial e os ‘coletores so as sadas, Figura 123, % Stmboto esquemitica do A amplificador diferencia, ‘Vamos adiar, temporariamente, nossa anélise dos nfveis de polarizago cc no amplificador e nos concen- ‘rar no seu funcionamento como um amplificador de pequeno sinal. Para isto, vamos determinar a tensio de safda em cada coletor devida a cada uma das entradas agindo separadamente ~ isto 6, com a entrada oposta aterrada — © depois aplicar 0 teorema da superposigao para determinar as safdas devidas as duas entradas agindo simul- taneamente. A Figura 12.4 mostra o amplificador com a entrada 2 aterrada (v= 0) e um pequeno sinal aplicado nna entrada 1, A fonte de corrente ideal apresenta impedancia infinita (circuito aberto) para um sinal ca, de modo que nao precisamos considetar sua presenga na nossa andlise em pequeno sinal. Vamos supor também 2 situagio ideal de que os dois transistores sto perfeitamente casados, de modo que os valores de B, r, etc. de Q, ¢ Q, si0 idénticos. * Figura 12.4 m “Tensbes em pequeno sinal em um amplificador diferencia quando ‘uma das entradas € aterrada, Observe {que ¥,,estd em fase com ¥;, © que vp e814 defasada em relagio a, nano ve y Como Q, é essencialmente um amplificador em emissor comum, a tensio seu coletor (v,.) é uma versio amplificada e invertida de sua entrada, v,,. Observe que existe também uma tensio ca v,, desenvolvida no emissor de Q,. Esta tensio esti em fase com v,, ¢ ocorte por causa da agdo do seguidor do emissor na jungo base-emis- sor de Q,.4 Dispositivos e Cireuitos Eletrdnicos Cap. 12 Volume ‘Agora, a tensio v,, desenvolve-se na resisténcia do emissor r, vista do emissor de Q; (em paralelo com fa resisténcia infinita da fonte de corrente). Portanto, assim que 2 ago do seguidor do emissor de Q, iniciar, a tesisténcia de carga vista de Q, serd r,, Como a resiséncia do emissor de Q, € por si r, isto significa, pela Equagao 5,58, que 0 ganho do seguidor do emissor € $ Portanto, v,, esté em fase com vj, € corresponde & metade de sua amplitude. Agora esti claro que v,, € a tensio emissor-terfa de ambos os transistores, Quando v,, fiea positiva, a tensdo base emissor de Q, fica negativa com a mesmo vator. Em outras palavras, Vje_ = Yyy—¥,1 = 0 ~ Vy. (Como a base de Q, est aterrada, sua tensio base-emis- sor é a mesma tensio negativa de seu emissor-terra.) Vemos que, embora a base de Q, esteja aterrada, existe luma tensio ca base-emissor em Q, que esté defasada de v,, € portanto defasada de vi,. Conseqlentemente, existe uma tensio ca v,» na safda produzida no coletor de Q, € defasada de Como os dois transistores so idénticos, seus ganhos sio iguais e a saida v,p tem @ mesma amplitude de vy: Para verifiar esta itima afirmagio e para ajudar « compreender todas essa idGias importantes apresentadas Ute aqui, vamos estudar 0 exemplo espectfico ilustrado na Figura 12.5. Suponhamos que v,, (uma fonte de tensto Splicada na base de Q, e aterrada) seja senoidal com 100 mV de pico e que o ganho de tensdo de cada transistor sein de -100, em que, como jé € usual, o sinal menos representa uma inversio de fase, Com “ganho de tensio de transistor” estamos querendo dizer a tensfo do coletor cividida pela tensio base-emissor. Como 0 ganho de tensio de Q, ¢ de 0.5, v, é uma sendide de 0,5(100 mV) = 50 mV de pico. O valor de pico de vy. € portanto de ¥,, ~ ¥,, = (100 mV) ~ (50 mV) = 50 mV. Quando vj. for de $0 mV de pico, ve, ser le 100030 mV) = -5 V, isto é, uma sendide invertida com 5 V de pico, Ao mesmo tempo, v, esté com 50 mV de pico, a tensio base-emissor de Q, é de 0 ~ (50 mV) = -50 mV de pico. Portanto, v € (-100)(-50 mV) = +5 V de pico: isto 6, vj. € uma senside de 5 V de pico em fase com v,, ¢ defasada de v, Observe na Figura 12.5 que a tensio de entrada diferencial é vj, v= (100 mV) ~ 0 = 100 mV de pico ¢ a tensio diferencial de saida € de 10°V de pico, visto que v, € vj Sio defasadas. Portanto, a amplitude do ganho de tensdo diferencial (¥y, ~ g)J0q ~ Yq) € de 100, Logo, enquanto o ganho de tensio v,jv, & de apenas 50 para ada lado, o ganho de tensdo diferencial é 0 mesmo gauho de ¥, vj, de cada transistor. Mais tarde vamos genera- Tizar e melhorar essa idéia, quando terminarmos nossa andlise em pequeno sinal usando a superposii. Figura 125 Cada transistor tem um ganho de tensio idéntico de ~100 ¢ as safdas ‘nos coletores so de -100 vezes suas respectivas tensdes base-emissor.Volume II Cap. 12 _ Circuitos amplificador diferencial ¢ amplificador operacional 5 Em muitas aplicagées, as duas entradas de um amplifcador diferencia sfo acionadas por sinais iguais cm amplitude e defasados: v= v,.. Continuando nossa andlise do amplificador, vamos agora aterrar a entrada 1 (4 = 0) e supor que exista um sinal aplicado na entrada 2 de mesmo valor, mas defasado daqucle suposto anferiormente. Como 0s transistores sio idénticos e o eirouito & totalmente simético, as safdas tém exatamente as rmesmas relagées para as entradas do easo anterior: v, esti defasada de vi ev, estédefasada de vi. Essa relagdes estdéo mostradas na Figura 12.6. Quando comparamos a Figura 12.6 com a Figura 12.4, observamos que as saidas v,, so idénticas, assim ‘como as saidas v,.. Em outras palavras, acionando as duas entradas com sinais de mesma amplitude porém defasados, obteremos um reforgo, ou uma duplicagao dos sinais nas duas safdas. Pelo teorema da superposigo, cada saida 6 a soma das tensoes resultantes de cada entrada agindo sozinha, de modo que as saidas tém exatamente o dobro do nivel que ela teria se apenas uma das entradas estivesse presente, Essas idéias esto resumidas na Figura 12.7. Em muitas aplicagées, a safda de uma amplificador diferencial é tomada de apenas um dos coletores do transistor, v,,, por exemplo. Neste caso, a entrada é uma tensfo diferencial e a safda, uma tensio medida em relagio a0 terra, Esse tipo de uso do amplificador 6 chamado de operago com saida simples, e © ganko de tenstio niesse modo 6 A a (422) sade sine) = Figura 12.6 Amplificador diferencial com vy aterrado © um sinal de entrada ¥ Compare com a Figura 12.4 Sree J eacria neni dda Figura 12:4 ws gi6 Dispositivos e Cireuitos EletrOnicos Cap. 12 _Volune It 4 : A J DB a 1 PX sect fe ™ eid. Figura 12.7 elo teorema da superposigio, @saida v,,, quando ambas as ertradas sZo aplicadas, & a soma da safda v,y devida a cada wm ‘dos sais aplicados sozinhos. O que vale também para v, © exemplo a seguir demonstra que o ganho de tensio com safda simples é a metade do ganho de tensio diferencial. Para distinguir entre esses termos, vamos de agora em diante nos referit a (v,~ ¥,.V(¥; ~ vg) como 0 xganho de tensdo com saida sempbes. Exemplo 12.1 (0 valor do ganho de tensio (vJ¥,,) de cada transistor na Figura 12.2 € de 100. Se v,, estiver defasada de v,, com 100 mV de pico aplicados simultaneamente nas entradas, calcule 1.08 valores de pico de V4 € Vy3i dupla, 2. 0 valor do ganho de tensio com safda samples (V,,~v,.(y ~ Ys € 3. 0 valor do ganho de tensio com safda simples v,,/(¥ ~ Va) Solugao 1. Conforme demonstrado na Figura 12.5, 0 valor de pico de cada safda € de 5 V quando for aplicado tum sinal em uma entrada e a outra entrada for aterrada. Como as saidas so duplicadas quando as ‘entradas sio iguais defasadas, cada sada € de 10 V de pico. 2 Como vj, = ~via, & tensfo diferencial de entrada € vj, ~ vig = 2¥;, = 200 mV de pico. De modo similar, ¥,, = ~Y,q. de modo que a tensio diferencial de safda é v,, ~ ¥,)= 2v, = 20 V de pico. Portanto, & amplitude de (,, ~ ¥go /0)~ ¥i2) € (20 VM(200 mV) = 100.Volume HI Cap. 12 _Circwitos amplificador diferencial e amplificador operacional 7 3. A amplitude do ganho com a saida simples & "A rcoisesimpted Como ¥,, ests defasada de (v;, ~¥j,). a especificagio correta para o ganho com safda simples é ~50. Se a saida simples for tomada do outro lado (v,.), que esté defasada de v,y, entio ganho Vepll¥ ~ Vq) € +50. Observe uma vez mais que o ganho com safda simples é o mesmo que o ganho de tensfio viv, de cada transistor. Observe também que o ganko com satda simples & a metade do ganho com duas saidas. Como 0 ganho diferencial de saida v,, ~ v,. esta defasado do ganho diferencial de entrada ¥, ~ vj. a especificagdo correta para 0 ganho de tensfo com’duas Safdas € ~100. star claro agora que se_as duas entradas forem acionadas por sinais iguais em fase, a saida em. f sed exatamente zero, « tensio diferencial de safda_seté zero, Neste caso, é dbvio que a tenséo diferencial de entrada sera zero, Essas idéias esto ilustradas na Figura 12.8. dulade on Modo Comun Figura 12.8, [As saidas do amplificador diferencial so 0 quando as duas entradas sio Jguais e em fase rasp, Podemos demonstrat agora as express0es gerais para os genhos de tensio com a safda simples e a safda dupla em termos dos parimetros do circuito. A Figura 12.9 mostra um lado do amplificador diferencial com 0 ‘outro lado substitufdo por sua resistEncia do emissor, r,. Lembre-se de que ela é a resisténcia em série com © emissor de Q, quando a entrada de Q, for aterrada. Estamos supondo, novamente, que a fonte de corrente tem impedancia infinita Desprezando a resisténcia de saida r, no coletor de Q,, podemos usar a aproximagio j4 conhecida para © ganho de tensAo do transistor: ve oR wa, Ze (123) Yer Te onde 1, & a resisténcia do emissor de Q,. Esté claro pela Figura 12.9 que o ganho de tenslo v,y/, & vy -R st (a2) me8 Dispositivos e Circutos Eletrénicos Cap. 12 Volume It onde 0 fator 2r, esté no denominador, porgue estamos supondo que as resisncias dos emissores de Q, ¢ Q, si iguais. As equagdes 12.3 e 12.4 confirmam nossas conclusbes prévias de que © ganho de tensio do transistor € o dobro do valor do ganho ¥,/¥,.- Figura 12.9 Quando a entrada de Q, estésterrada existe a resistncia r, em série com o emissor de Q,, ‘Além disso, mostramos também que o ganho de tensdo (diferencial) com as duas entradas é igual 20 ganho de tensio do transistor, e que © ganho de tens com as duas saidas é a metade do valor. Portanto, con- clufmos que «a2s) (12.6) Devemos observar que essas relagdes de ganhos sio vélidas independentemente da amplitude ¢ das relagies de fases das duas entradas vj, € Vjg- Consideramos apenas os dois casos especiais em que ¥, € Vi, $40 iguais, em fase ¢ em que eles so iguais ¢ defasados, mas as equagées 12.5 ¢ 12.6 prevalecem sob quaisquer ircunstincias, Observe que v,. € ¥, terdo sempre as mesmas amplitudes e estario defasadas entre si, Portanto, va, Re 27) [A resisténcia de entrada diferencial em pequeno sinal € definida como sendo a tensio de entrada dife- rencial dividida pela corrente de entrada total, Imagine uma fonte de sinal conectada aos dois terminais de entrada, de modo que a corrente que circula saindo da fonte ¢ entrando no amplificador circula saindo da ovtra entrada, tetornando a fonte. A tensio da fonte de sinal, que é a tensio diferencial de entrada, dividida pela corrente da fonte de sinal, é a resisténeia diferencial de entrada, Como a resisténcia diferencial de entrada total no caminho de ‘uma entrada através de dois emissores até a outra entrada é de 2r,, a resistencia diferencial de entrada € ng = 2B + Dr, (12.8)Volume Il Cap. 12 _ Cireultos amplificador diferencial ¢ amplificador operacional 9 A Figura 12.10 mostra as tenses cc ¢ as correntes no amplificador diferencial ideal. Como os transis- tores siio idénticos, a corrente J da fonte e divide-se igualmente entre eles, ¢ a corrente do emissor em cada um é, portanto, yr (12.9) ‘ ee ee amplificador diferencial ideal. | | nen) = : non A tensio ce de safda no coletor de cada transistor & Var = Veo - VeRe Yea = Veo ~ VaRe 1/2 em cada transistor, temos Como I= Ip y, Van = Veo = W2Re 2.10) Para determinar a resisténcia ca do emissor de cada transistor, podemos usar a Equago 12.9 e a aproxi- ‘magio familiar r, = 0,026/f, para obter 0,026 _ 0,026 rage azn Exemplo 12.2 Para 0 amplificador diferencial ideal mostrado na Figura 12.11, caleule: Aas temsbes 06 V5) € Yat 2 0 ganho com saida simples v,,/(, 3. o ganho com as duas safdas (v,, WW — Va)- Solugao 1, A corrente no emissor de cada transistor € I, = 2 = (2 mAV2= 1 mA = [,. Portanto, v= 5 ~ (1 mAY(6 kQ) = 9 V. Veo ~ Te Ry10 __Dispositivos e Circuitos Eletronicos Cap. 12_ Volume It _ 2, A resist@ncia do emissor de cada transistor & 0,026 _ 0,026 Tima 7 262 Portanto, pela Equagiio 12.6, Yot Re _ -6 ko a BE = sa Y“-% 2% 522 Figura 12.11 +ve (Exemplo 12.2) es one dao Dama, 3. Pela Equagio 12.5, 6K 262 Amplificador Diferencial com FET Muitos amplificadores diferenciais sao fabricados usando-se os transistores de efeito de campo (field-effect transis- tors ~ FETs) por causa da alta impedincia que apresentam para o sinal de entrada. Esta propricdade € excepcio nalmente importante em muitas aplicagdes, incluindo os amplificadores diferenciais, amplificadores de instrumentos ¢ amplificadores de carga. Um ganho de tensio alto € importante também nessas aplicagdes. Embora ‘0 FET nfo produza um alto ganho, um amplificador diferencial com FET fica sempre no primeiro estigio emt um amplificador de multiestégios cujo ganho total ¢ alto, Pelo fato de os FETS serem produzidos facilmente na forma de circuito integrado, os amplificadores diferenciais com FET sio comumente encontrados nos circuitos integrados lineares, |A Figura 12.12 mostra um amplificador diferencial com transistor de efeito de campo de jungio (FET) podemos notar que ele tem basicamente a mesma configuragZo de seu similar com BIT. Os dois FETs funcionam ‘como amplificadores em fonte comum, com seus terminais da fonte ligados juntos. Uma fonte de corrente constan- te fornece a corrente de polatizacao,Volume If Cap. 12 _ Cireuitos amplificador diferencial ¢ amplificador operacional a Figura 12.12 How ‘Amplificador diferencial com JFET. { As demonstragbes das equagdes do ganho para 0 JFET sio totalmente andlogas &s demonstragdes para 0 caso da versio com BIT. Uma tensio fonte-terra desenvolve-se na conexio fonte comum pela ago do seguidor da fonte, Com uma entrada aterrada, a resisténcia de saida ¢ @ resistencia da carga do seguidor da fonte sio ambas iguais a 1/g,, (supondo que os dispositivos sio casados), de modo que o ganho do seguidor da fonte € de 0,5. Portanto, conforme mostrado na Figura 12.13, metade da tensio de entrada desenvolve-se em I/g,, € a corrente & de Figura 12.13 ‘A agdo do seguidor da fonte com ganho de 0,5 resulta na metade da tensio de entrada desenvolvida em (1g) oa. Portanto, a tensio de safda é 2.12) 4 partir da qual encontramos 0 ganho de tensio a2.13)n Dispositivos ¢ Cireuitos Eletrnicos Cap. 12 Volume It [Aplicando 0 teorema da superposiglo do mesmo modo que fizemos para a versio com 0 BIT, desco- brimos imediatamente que (2.14) (2.15) "a ‘Assim como as equagées do ganho para o amplificador diferencial com BIT, as equagées 12.14 ¢ 12.15 mostram que o ganho de tensdo (diferencial) com duas saidas ¢ idéntico ao ganho de um transistor, e o ganho de safda com uma entrada simples & a metade deste valor. Exemplo 12.3 Os transistores casados na Figura 12.14 tém Ip.5= 12 mA e V,, 1, as tensbes ce de salda vay © Vixi 2. o ganho com saida simples v,y/(¥j ~ vghi © 3.0 ganho com safda dupla (5, ~¥5.)%y.— Solugéio 1. A corrente cc em cada JFET ¢ J, = (1/2)(6 mA) = 3 mA. Portanto, v= Y%2= Vop ~ G mA)G kQ) = 6 V. pss Jy 2(12 mA) 3 ‘Figura 12.14 +15V mA, Pela Equagdo 12.14,Volume H Cap. 12 _ Circuitos amplificador diferencial ¢ amplificador operacional B 3. Pela Equagao 12.15, 12.3 PARAMETROS EM MODO COMUM ‘Uma caracteristica interessante do amplificador diferencial € sua capacidade de rejeitar os sinais comuns as duas entradas, Como as safdas slo vers6es amplificadas da diferenga entre as entradas, quaisquer componentes da ten- sio que aparecem idénticas nas duas entradas de sinais serio “zerados”, isto €, 0 nivel de tensAo na saida seré zero. é Vimos que as saidas sio exatamente zero quando ambas as entradas sio idénticas, siais em fase.) Qualquer tensfo ce ol ca que aparece simultaneamente nas duas entradas de sinal € chamada de sinal em modo comum. A capacidade de um amplificador eliminar, ow zerat, os sinais em modo comum & chamada de rejei¢do em modo comum. Um exemplo de um sinal em modo comum, cuja rejeigdo & desejével, & um ruido elético induzido nas > R, IIR, a tensio na base de Q, & & Veg = Vis| <— (12.24) RR, \ JVolume 11 Cap. 12 Circuitos ampifcador diferencia e ampifiador operaional 1 Figura 12.18 ef ‘Una fonte de crete com transistor ‘sada para polrizar um amplifier fe he diferencia 3 a ae Ry Q 2 A Supondo um transistor de slicio, « tensfo no emissor de Q € Ves = Voy - 007 02.25) ‘A comente no emissor em Q, é entéo Veet ~ Wes = Meal — (12.26) Exemplo 12.5 das correntes do emissor de Q, ¢ Qui & 2. tendbes ce de saidas v4, € Yo Solugao 10a. Ves = | oe (IS) = -102 » 0 [game PY Vg, = “102 ~ 0,7 = -10.9V Ip = DEMON 2 mA = Ley FQ Te, fol? = OSA 2 Ip, = Ie = 5m Vu = Von = 15 ~ (0,5 mAXIOKQ) = 10V © transistor Q, na Figura 12.19 tem By = 100, Supondo que Q, © Q, esto casados, caleule os valores aproximados18 ___Dispositivos e Cireultos Blesrénicos Cap. 12_Volume It +15v9 Figura 12.19 (Exemplo 12.5) Exemplo 12.6 GEE] Pate cstudar 0s efeitos dos transistors nfo-casados e a variailidade dos pardmettos sobre 0 balango do amplificador diferencial na Figura 12.19, use o SPICE para calcular as tensdes ce de sada nos coletores, v,,€ v3: © a8 comrentes Ig, € Ip,, nos emissores de cada lado, quando: 1. os transistores estio perfeitamente casados; 2 B,=80e B,=120;¢ 3. B,= B= 100; as correntes de saturagio sio 1 = 1X 10"A, 1 silo de 0°C, 27°C, 50°C e 100°C. 2. 10" A e as temperaturas Suponha que o valor de B, esteja fixado em 250. As bases de Q, ¢ Q, estio aterradas. (Portanto, em um amplificador perfeitamente balanceado, a tensdo de saida diferencial deve ser 0.) Soluedo 1. A Figura 12.20(a) mostra o circuito e os arquivos de entrada para o SPICE, caso os pardmetros dos transistores Q, e Q sejam idénticos (que sio os valores normais ~ default). VEI © VE2 sio fontes de tensto usadas para medir as eorrentes do emissor em cada lado do amplificador. Conforme pode ser visto na Figura 12.20(b), os resultados da andlise DC mostram que as tensGes de safda e as correntes do emissor de cada lado sto idEnticas. Seus valores esto muito préximos dos calculados no Exemplo 12.5. 2. Quando a declaragio MODEL para Q, mudar de modo que BF = 80 ¢ para Q, mudar de modo que BF = 120, os resultados da andlise .DC (Figura 12.20(c)) mostrario que 0 amplificador esté des- Dalanceado. A diferenga entre as tensbes de entrada esti sendo vista como sendo de 10,07 V ~ 1005 V = 20 mV ea diferenga nas correntes co emissor € de 0,495 ~ 0,4988 mA = 0,7 HA.Volume 1 Cap. 12 Cirenitas amplificador diferencial ¢ amplificadar operacional 19 oe - ExXAMEE 26 ne Ey Reise : mk Eom Ga2s2TeaNs Setsaon Veeder Resim Renin Goer mean Ghronereaxe Seis fez Seen one ‘ODED TRS! NEN NOBEL TEANE NEN MORE TRANS NPN Beeersst RINE DC Vis) V0) (WEN KE iN « oo ° " ” ” o Ale Temp. Jer ~ Ie eo) 0 an 50 100 o Figura 12.20 (Exemplo 16)20 __Dispositivos e Circuits Eletrénicos Cap. 12_Volune It 3 Para estudar of efeitos da variagfo da temperatura sobre o balango do ampliticador, as declaragces TEMP 0,27, 506 100 devem ser acrescentacas aos arquives dos dads de entrada As declarages MODEL Sao modificadas de modo que Q, ¢ QyTenham uma vez mais 0 mesmo valor de B, mas agora capecificamos IS = E-16 para Q,€ IS = 1,2 E-16 para QA tabela na Figura 12.20(@) resume os fesullados da anslise do SPICE em cada valor de temperatura, Vemos que as duas tenses de sada {Tmminuem e a6 dias correntes de emissor aumentam com a elevagao da temperatura, Contudo, 0 {eoultado mais importante, do ponto de vista normal de um amplificador diferencia, € que a tensio lijerencial de saida e a siferenga nas correntes do emissor aumentam arias com & temperatura, Logo, o grav de desbalanceamento aumenta com a elevagio da temperatura Exemplo 12.7 Supondo que o B de cada transistor Q, © Qy, na Figura -20, seja de 100 e que a resisténcia de saida no coletor de Q seja de 500 kO, caleule: h 2 3 Solugao 1 2 a resistencia diferencial de entrada; ‘© ganho em modo comum com safda simples; ¢ a razio de rejeigio em modo comum com saida simples. ‘A resisténcia do emissor em pequeno sinal de Q, € Q: € 0,026 0,5mA = 520 Pela Equagio 12.21, r= 2B + I(r, + Re) = 2(101N52 + 100) = 30,7 kA. (A resistencia do transistor da fonte de corrente é alta 6 suficiente para que possamos desprezé-la neste célculo.) As equagdes 12.22 e 12,23 so para o céso de Rp= 0. Quando a resistencia Ry for inclufda em cada circuito do emissor, 0 ganho em modo comum com saida simples seré ice eee Oe 7 #R, = OR” DEY QOS X17) Pela Equagio 12.20, 0 ganho de sada simples ¢ Re att __ 27, +R) 262 + 100) 32,9 Portanto, a CMRR com a safda simples ‘ou 70,3 db,Volume It Cap. 12 _ Circuitos amplificador diferencial ¢ amplificador operacional 2 |A Figura 12.21 mostra uma técnica popular de polarizagio usada nos cireuitos integrados. Lembre-se de que no Capitulo 6 (Volume 1) Q, e Q, formam um espetho de corrente, © qual tem a vantagem de refletir @ ccorrente /, através de outros trarisistores como Q, para fomecer a corrente de polarizagdo para outros estégios. Q, 6 um transistor conectado como diodo, e Veo + Wes! ~ 0, I a 2.27) Com a condigio de que 08 Bs de Q, ¢ Q, tém razoavelmente valores altos, a corrente constante I~ I. Um outro meio popular de polarizagio nos circuitos integrados é através da fonte de corrente de Widlar, mostrada na Figura 12.22, Nesse circuito, a corrente I constante nfo ¢ igual & corrente de referéneia J,. mas é, em vez disto, uma pequena frago de Jy, conforme determinado pelo resistor R. A vantagem desse circuito € que as correntes constantes com valores menores podem ser geradas sem o uso de valores maiores de resisténcia. Como Q, 6 um transistor conectado como diodo, sua tensdo base-emissor é de cerca de 0,7 V. Conforme pode ser visto nna Figura 12,21, apenas parte dessa tensdo aparece sobre R, de modo que a tensiio base-emissor de Q, é menor que 0,7 V. Portanto, I, é um valor menor préximo ou abaixo do joetho de Q, € / é proporcionalmente menor. Supondo ‘que os transistores estéo casados, podemos mostrar que Iy € I se relacionam por meio da equagio T= ke, (12.28) Figura 1221, See Utlizagao de um espetho de corrente para polarizar um ampliticador diferencal. f= I. eter de Far ("rio ele Figura 12.22 Fonte de corrente de Widlar, usada para fornecer pequenos valores de ccorente de polaizagio I ly € uma ccorrente de referéncia.2 Dispositivos ¢ Cireuitos Eletrnicos Cap. 12 Volume It onde V;~ 0,026 & temperatura ambiente. Observe que a Equac4o 12.28 niio pode ser resolvida para / usando métodos algébricos diretos, Para encontrar a solugio, seri necessério um processo de ensaio ¢ erro ou iterativo, por meio do qual 0s valores de J sio experimentados até que um satisfaca a Equago 12.28. Esse tipo de procedimento de eéleulo tora-se muito mais fécil se for utilizado um computador. Exemplo 12.8 resistor R na Figura 12.22 € de 4,3 kQ e a queda de tensio nele € de 0,18 V. Se J = 1,2 HA, & temperatura ambiente, qual seré o valor da comrente de referéncia J,” Soluedo, A corrente no emissor de Q, 6 & corrente no resistor R oy = DASY = 41,86nA eS 43KO : ‘A cortente de polarizagio I é a corrente em Q,! 1,86HA — 1,2WA = 40,67 HA Pela Equagio 12.28 0,67 WA = Tye vars 40,67 WA 9,85 x 107 413mA Cargas Ativas nos Circultos Integrados Em vez de usar resistores em série com os coletores de Q, € Q, em um amplificador diferencial, muitos projetos de circuito integrado empregam transistores para obter cargas ativas para Q, ¢ Q,. A Figura 12.23 mostra uma configuragio muito usada, Nessa ilustragio, os transisteres PNP Q, e Q, formam um tipo de espelho de corrente, mas a corrente em Q, conectado como diodo é determinada pelo sinal de entrada de Q,. De fato, a corrente que circula de um lado do amplificador diferencial é refletida para o outro. Figura 1223 ee Usilizagdo dos transstores PNP para formar cargas ativas para Qy € su um atmplificadar diferencia © amplificador opera com uma safda simples, vyVolume H Cap. 12 _Circuitos amplificador diferencial e amplificador operacional 2 Como Q, funciona como um diodo polarizado diretamente, a resisténcia no circuito do coletor € muito baixa e Q, tem um ganho de tensa baixo, Por outro lado, a resisténcia no circuito do coletor de Q, é 2 resistencia de alto valor do coletor de Qy, de modo que o ganho de Q, € muito alto. Por esta razo, o amplificador funciona normalmente com uma sada simples, com v,.. Observe que ndo hi inversdo de fase no ganho com saida simples Vou! Ma ~ Ya) ‘A razio de rejeigio em modo comum do amplificador na Figura 12.23 apresenta um valor muito alto Suponha que os transistores esto casados, a corrente / de polarizacdo divide-se igualmente entre os dois lados todos os dispositivos apresentam a mesma resisténcia de emissor em pequeno sinal: r, ~ 0,026/(1/2). Como o amplificador niio est balanceado, a andlise para determinar seu ganho ¢ complexa e ndo serd reproduzida aqui. Poxdemos mostrar, contudo, que o ganho com saida simples é dado por tr, —S- fea Mos 42.29) M7 Ya ve onde 7,» ¢ 7,4 io as resisténcias de safda do coletor de Q, © Q, em pequeno sina. Exemplo 12.9 Caleule o ganho de tensio com saida simples v,o/(%, ~ vq) do amplificador diferencial mostrado na Figura 12.24, Suponha 1,» = rq = 100 ke que todos os transistores esto casados. Solugdo, Pela Equagio 12.27, 0 espelho de corrente formado por Qs & Q, produz uma corrente de polarizagio de 24émA, Ry 2x10 Portanto, ascorrentes deemissor em Q, € Q; so Ip = 72. = QA4mAY?2 = 122mA 7, = 0,026/(1,22mA) = 21,32 Figura 12.24 *Evg (Exemplo 12.9) @ Q of4 Dispositivos e Cireuitos Eletrénicos Cap. 12 Volume It Pela Equagio 12.29, Ye FaallYoy _ (100 x 10°) (100 x 10°) Yan Ye 2h 213 oar 12.5 INTRODUCAO AOS AMPLIFICADORES OPERACIONAIS Um amplificador operacional é basicamente um amplificador diferencial modificado pela adigio de outros compo: nentes que melhoram o funeionamento e proporcionam certas caracteristicas especiais. As caracteristicas principais dde um amplificador operacional so as seguintes: 1. E um amplificador ce (com acoplamento direto). 2, Deve apresentar ganho de tensio muito alto — idealmente infinite. 3. Deve apresentar impedancia de entrada mujto alta ~ idealmente infinita. de saida maito baixa — idealmente zero. 4. Deve apresentar imped 5, A saida deve ser exatamente de 0 V quando 8s entradas forem 0 V. 6. A saida deve ter possbilidade de mudar para ambas as polaridades postiva © negative 7. Deve apresentar uma CMRR muito alta, 8 Deve funcionar com uma saida simples e uma entrada diferencial (embora uma entrada seja geral- mente aterrada, conforme sera visto a seguit). 9. Deve ter recursos especiais demandados por aplicagbes particulares que incluem parimetros como nivel de rufdo, resposta de freqléncia ¢ texa de inclinac3o, que serio estudados no Capitulo 13. © nome amplificador operacional & derivado de aplicagdes do amplificador que tornam possiveis as caracteristicas anteriormente citadas: 0 funcionamento como uma precisa operaco matemética do sinal de entrada, incluindo soma, subtragdo ¢ integragio de tensio. As caracteristicas 2 e 3 sio particularmente importantes para esses tipos de aplicagses e no Capitulo 13 exploraremos como essas e outras caracterfsticas contribuem para muitas outras aplicagées tteis dos amplificadores operacionais. Nosso interesse neste momento é pelos méto- dos de circuito usados para transformar um amplificador diferencial em um amplificador operacional (0 estigio de entrada de todo amplificador operacional é um amplificador diferencial. Para que a im- pedincia de entrada seja alta, o estigio diferencial pode ser construido com FETS, ou pode ser usado um circuito adicional, tal como um seguidor do emissor, para aumentar a impedincia vista em cada entrada. Os componentes no estégio de entrada devem set bem casados, a fim de obter 0 melhor balango possivel na operagio diferencia Isto importante para garantir que a saida do amplificador operacional seja uma representagio precisa da tensio diferencial de entrada, que a saida seja exatamente zero quando as entradas forem zero e que a CMRR seja alta. Kdealmente, as caracteristicas do componente devem cer independentes da temperatura. Qualquer variagio que ‘ocorrer deve provocar outra; isto 6, os parimetros do dispositive devem mudar do mesmo modo ¢ & mesma taxa {quanto as variagSes da temperatura. Casamento € conseqiéncias das caracteristicas séo, obviamente, mais bem obtidos na construgao do circuito integrado, e vistualmente todos os amplificadores operacionais modemos sto feitos sob a forma de circuitos integrados. Muitos projetos incluem um recurso para compensagio da temperatura, a fish de minimizar os efeitos da temperatura, tem que pelo menos um deles jo, a saida tomna-se de salda © ganho de tensio ¢ obtido por meio de amplificadores com multiestigios € geralmente um estigio diferencial. Em algum ponto Ja amplificagdo no multiestVolume If Cap. 12 Circuitos amplifcador diferencia e amplifieador operacional 25 simples. J4 vimos que 0 ganho com a safda simples é a metade do valor do ganho com a safda dupla, de modo que festa conversdo resulta em uma perda indesejével no ganho de tensio. Alguns projetos incorporam circuitos que climinam essa perda de modo criativo, mas ndo teremos tempo para detalhar a teoria complexa cnvolvida. Para permitir a excursdo da tens de saida pelos valores postivo e negativo & nevessério 0 uso de wma fonte de alimentagao simétrica. Essa fonte é geralmente composta de valores iguals © opostos de tensio. Umm texemplo tipico 6 de +15 V. Para obter um valor de tensio zero quando as entradas forem 2er0, 0 amplificador deve ter incorporado um circuito de deslocamento de nivel, que elimina qualquer valor de tensio de polarizagao dife~ rente de zero que poderia de algum modo aparecer na saféa, F claro que isto nio pode ser conseguido com um Capacitor de aeoplamento, porque precisamos de uma resposta em cc. O deslocamento de nivel € geralmente posicionado préximo on no estigio de safda 12.6 ANALISE DO CIRCUITO DE UM AMPLIFICADOR OPERACIONAL ‘A Figura 12.25 mostra um amplificador operacional simples que podemos usar como exemplo para identificar e ‘analisar 0s componentes funcionais importantes estudados na segdo anterior. Q, ¢ Q, formam o estagio da entrada diferencial. Os sinais de entradas so mostradas aterrados porque vamos neste momento realizar uma anilise ec do amplificador total, e desejamos nos certificar de que a saida € 0 V sob essas condigdes, Os resistores de 50 © nos cemissores de Q, © Q, servem para aumentar a impedancia de entrada do amplificador ¢ fazer com que o estigio fique menos sensivel as variagdes em r,, conforme estudado na Seco 12.4. Q, e Q, formam um amplificador diferencial ndo-balanceado que fornece um ganho de tensio adicional. Observe que as entradas so acionadas pelas safdas do primeiro estigio diferencial ¢ que ele tem uma safda simples. Q, executa a fungio de deslocador de nivel, conforme veremos, Q, é um seguidor do emissor cuja saida é também a safda do amplificador operacional Q, € Q so fontes de correntes constantes que polarizam os dois estégios diferenciais. Observe que essas fontes ‘compartiiham de um divisor de tensto comum na base dos transistores. As tensdes cc (em relagdo a0 terra) ¢ as correntes cc no amplificador esto descritas na figura Comegamos nossa anélise ce determinando as correntes de polarizagio fornccidas por Q, para o estagio diferencial de entrada, O divisor de tensfo na base de Q, fornece um valor tensio na base de 10k *= [comp tare 8 = 029 Portanto, a tenstio no emissor de Q, € Vy, ~ 0,7 = -10,9 Ve a corrente de emissor é 1, Wal Wal 5-109) i Re 10.2k2 = 04mA ‘Supondo as condigées casadas, essa corrente divide-se igualmente entre Q, © Q, € como Ley = Ica = Ip, = ea = (OA mA)/2 = 0,2 mA, as tensbes nos coletores em Q, € Q, sH0 Vey = Veg = Veo ~ IeRe= 15 — (0,2 mA)25 kQ) = 10 V. Como as bases de Q, ¢ Q, esto aterradas, seus emissores estdo em aproximadamente 0 ~ 0,7 = 0,7 Vea pequena queda em cada resistor de 50 2 [(50 9) x (0,2 mA) = 0,01 V] faz com que o coletor de Q, fique com 0 mesmo potencial (~0,71 V). Podemos analisar agora a polarizagio do segundo estégio diferencial. Como Vpg = Vp) = -10.2 V, 0 emissor de Qy esté em Vzx = Vgz ~ 0,7 = -10,9 V. Portanto ee al 2.27k2 Tes26 Dispositivos ¢ Circuitos Eletrdnicos Cap. 12 _Volume It sisy, Figura 12.25 Amplficador operacional simples incorporando os estégios diferencial, de ganho e deslocador de nfvel. Todos os valores de tensio rmosirados so oc em relaglo 80 terra 3, A corrente de 1,8 mA divide-se igualmente entre Q, ¢ Q,, de modo que a tensio no coletor de Q, é de Vey = Veo = [Rc = 15 ~ (0,9 mA)G,3 kQ) = 12 V. Como as bases de Q, € Q, sio acopladas ditetamente aos coletores de Q, € Qy as tensdes nas bases so Vjs = Vay = 10 V. AS tensbes nos emissores so Vj, = Vp, = 10 V-0,7 = 9.3 V. A base do transistor PNP deslocador de nivel, Qa, esté acoplada diretamente em Q,, de modo que Vj, 12 V. Portanto, Q, tem uma tensio de emissor de Veg = Vjg + 0,7 = 12,7 V, (Lembre-se de que o emissor de um transistor PNP € 0,7 V mais positive que sua base.) A corente no emissor em Qs & (5 = .V _ Taka ~ 194 Como Ios = Fess © coletor de Q, esté em Veg = (Ies)(I0AT KO) ~ Vey = (1,5 mA)(10,47 KO) ~ 15 = 40,7 V. Observe que Q, desloca © nivel porque seu coletor pode ficar positive e negative. (A jungio coletor-base de Q, permanecerd polarizada reversamente quando © coletor for negativo e quando seu valor for 12 V positive.) O coletor de Q,, por outro lado, deve ser sempre mais positivo que sua base (+10 V). Como a base do transistor de saida, Q,, esté em 0,7 V, seu emissor estd em 0 V e vemos que a safda do amplificador & de 0 V. A corrente de polarizagio em Q, 6 (0 — V;.V5 k& = (15 VCS kM) = 3 mA. Concluimos assim nossa andlise cc. Em um amplificador operacional prético, algumas das fungGes que descrevemos sfo obtidas de modo ‘mais elaborado, Por exemplo, as fontes de correntes constantes de polarizago so implementadas com espelhios de correntes e ou fontes de Widlar ¢ as cargas ativas so usadas no lugar dos resistores do coletor. Essas variagdes foram descritas na Sesio 12.4, ¢ em qualquer caso os principios funcionais dos projetos mais claborados sio osVolume Ht Cap. 12 _Circuitos amplificador diferencial ¢ amplificador operacional 7 mesmos que conduzem nossa anilise simples. O exemplo a seg! sinal do amplificador. ‘mostra como executar uma anslise em pequeno Exemplo 12.10 ‘Suponha que os transistores na Figura 12.25 so casados e que todos eles tenham B = 100. Desprezando a resistén- cia de safda do coletor de cada transistor (supondo que seu valor seja ee), calcule: 1.“ ganho de tensto vy, ~ 2. a resisténcia de entrada diferencial do amplificador, © 3. a esisténcin de safda do amplificador. Solugao 1. A carga acionada pelo estigio diferencial de entrada 6 a resisténcia diferencial de entrada rigs, do segundo estigio, Como Ips = Igy = 0.9 mA, 0.0 _ 896 ie = 0.9mA Portanto, rysy = Bltyy + fog) = 100(28,9 + 28,9) = 5,78, © cireuito equivalente ca do primeiro estigio mostrado na Figura 12.26. O ganho de tensa com saida dupla é dado por Yo = Yea _ ~{resisténcia no circuito do coletor) Yur Ya Gesisléncia no cireuitoemissor) = Ret + Read ria pecans (12.30) Como Ig, = p= 0,2 mA, Portanto, Yor _ 125 kM)+ (25 kN)) 11(5,78 KO) wa 460) + (1300) + 1300) ~~ A resisténcia ca da carga acionada pelo segundo estigio € a resisténcia de entrada viste para dentro da base de Qs: rig = Pligg + Res) Como Ipg = 1,5 MA, r,s = 0,026/(1,5 mA) = 17,3 2. Portanto, ris = 100[(17,3 (2) + (1,53 k6)} = 154,73 kQ. © segundo estégio opera com safda simples e seu ganho & Rey Wris _ G3 KO) (154,730) _ 55 9 Ya Tat hy (28.92) + 2892) — >” Ys28 Dispositivos e Cirewitos EletrOnicos Cap. 12 Volume It Figura 12.26 | + | erm) (Exeniplo 12.10) Circuito equivalente ca do estégio de asia entrada, mostrando a resistencia ls Fase = 0 na Equagao 13.6, obtemos : (3.9) R Vimos que 0 ganho é negativo, 0 que significa que a configuragio & um amplificador inversor. A Equagio 13.9 revela também o fato excepeionalmente itil de que 0 valor de ¥,/vj, depende apenas da razio dos valores dos resistores e niio do amplificador em si. Uma vez que 0 ganho e a impedancia do amplificador perma- necem muito altos, as variagées nas caracteristicas do amplificador (devidas, por exemplo, as mudangas de tem- peratura ou da tolerineia dada pelos fabricantes) nio afetam o valor de v./v,. Por exemplo, se Ry = 10 kQe Ry 100 KO, podemos ter certeza de que v, = ~[(100 KO2V(10 KA) I, = 10 vj, ito €, que 0 ganho muito prOximo de 10, de acordo com a precisio dos’resistores. O ganho v./v, € chamado de ganho em matha do amplificador, enquanto A é chamado de ganho em malha aberta. Nesta aplicagio, vemos que um ganho em malha aberta extremamente alto, talvez. de 10, 6 0 responsivel pela resposta precisa do baixo ganho em matha fechada de 10. Esta 6 a esséneia da maioria das aplicagSes do amplificador operacional: a troca de um ganho muito alto dis- ponfvel por outro de menor valor, mas com caracterfsticas previsiveis e precisa. Na nossa demonstragio, usamos a suposi¢ao de um ganho infinito para obter vj~ = 0 (Equaglo 13.8). Nos amplificadores reais, com valor muito alto, mas com valores finitos de A, vj é uma tenstio muito baixa, préxima de zero. Por esta razio, 0 terminal de entrada ao qual o resistor de realimentagio esté conectado € dito estar em tum terra virtual. Para fins de andlise, fazemos sempre a suposicio de que v~ = 0, mas no podemos realmente aterrar esse ponto, Como v;- é um terra virtual, a impedincia vista pela fonte de sinal que gera v,, € R, ohms. Exemplo 13.1 Supondo que © amplificador operacional na Figura 13.4 soja ideal, ealeule: 1. valor ms de v, quando v, for de 1,5 V sms; 2. o valor ms da corrente no resistor de 25 KO quando v}, for de 1,5 V rms € 3. a tensio de saida quando v,, = -0,6 V ce. Figura 13.4 bnsKo (Exemplo 13.1)Volume II Cap. 13 Teoria do amplificador operacional___37. Solugao 1. Pela Equacdo 13.9, Ry -1375Ka --5 Vig Ry 25k 2 Portanto, Wy) = 5,5 Iv! = 5,5(1,5 V rms) = 8,25 V rms. 2. Como v7 = 0 (terra virtual), a corrente no resistor de 25 k € Yin _ LSV ems Hooper” SOwArms 3. v, = (5,5) vq = (-5,5)C-06 V) = 3,3 V ce. Observe que a tensio de safda € um valor positive cc (quando a entrada é um valor de tensio cc negativa e vice-versa. Amplificador Néo-Inversor ‘A Figura 13.5 mostra outra aplicago muito stil de um amplificador operacional, chamada de configuragio ndo-in- versora. Observe que o sinal de entrada v,, € conectado diretamente a entrada nio-inversora e que o resistor Ry esté conectado & entrada inversora ao terra. Nesta suposigdo ideal com a impedancia de entrada infinita, no hd corrente circulando na entrada inversora, de modo que i, = i. Logo, (43.10) Agora, conforme mostrado na figura, aan Resolvendo # Equagio 13.11 para vy, obtemos (13.12) Fazendo A = ©, 0 termo v,/A toma-se zero, temos 3.13) Substituindo v* por vj na Equago 13.10, temos (a3.t4)38____Dispasitivos ¢ Circuitos Eletrinicos Cap. 13. Volume Id Resolvendo para v/v e percebendo que ¥,* 3.15) Figura 135 Amplticador operacional em uma configuragio ndo-inversora = A099 Figura 13.6 Seguidor da tensdo. AG a) Vemos pela Equac2o 13.8 que quando um anplificador operacional esta conectado a uma configuragio inversora, com vj"|= 0, a suposigdo de A = © nos leve a v7 = 0 (terra virtual), isto & vp = vj", Além disto, na configuraslo ngo-inversors, # mesma suposigio nos leva aos mesmos resultados: v= v,* (Equago 13.13), Por- tanto, chegamos & importante conclusio geral de que a realimenta¢do, em conjunto com um ganho de tensdo muito alto, forca as tensdes nas entradas inversora € nio-inversora a ser aproximadamente iguais. ‘A Equactio 13.15 mostra que o ganho em malha fechada do amplificador no-inversor, assim como 0 amplficador invertor, depende apenas dos valores dos resistores externos. Uma outra vantagem do amplificador nio-inversor € que a impedéncia de entrada vista por v,, € infinita, ou pelo menos extremamente alta em um amplificador real, Os amplificadores inversores e nio-inversores so usados nas aplicagées de escalas de tensio, em que se deseja multiplicar uma tensio precisamente por uma constante fixa, ou fator de escala. A constante de ‘ulkiplicagio no amplificador inversor € R/R, (que poce ser menor que 1) e 1 + R/R, (que € sempre maior que 1) no amplificador nio-inversor. Podemos obler uma larga faixa de valores constantes Com a escolha conveniente de R,€ Rj, quando o ganho € a razio R/R,, 0 que ndo € 0 caso quando a razdo do ganho & a razio 1 + R/R,. Por isto, 0 amplificador inversor € muito mais usado em aplicagGes de escalas precisas. 0 leitor pode querer saber por que é necessério usar um amplificador para multiplicar uma tensio por lum ndmero menor que 1, visto que isto pode ser obtido também por um divisor de tensio simples. A resposta & que © amplificador proporciona um ganho de poténcia rara acionar a carga. Além disso, o amplificador ideal tem ‘uma impedincia de safda zero, de modo que a tensio de saida ndo 6 afetada por variagdes na impedéncia da carga A Figura 13.6 mostra um caso especial do amplificador ndo-inversor, usado em aplicagées em que ganho de poténcia ¢ isolamento de impedincia so de maior interesse. Observe que R, = 0 € R, = = de modo que, pela Equagio 13.15, 0 ganho em malha fechada é v/v, = 1 + R/R, = 1. Esta configuragio € chamada de seguidor da tensao porque ¥,, tem o mesmo valor e fase de v,~ Assim Como no seguidor do emissor com BJT, ele apresentaVolume 1! Cap. 13 Teoria do amplficador operacional 2 alta impedancia de entrada e pequena impedéncia de saida e usado como um amplificador de reforgo (buffer), entre uma fonte de alta impedincia e uma carga de baixa impedincia. Exemplo 13.2 [ PaoueT® Em uma determinada aplicagio, uma fonte de sinal com impedincia de fonte de 60 kS2 produz tum sinal de 1 V rms, Este sinal deve ser amplificado para 2,5 V rms e acionar uma carga de 1 KQ. Supondo que a fase da tensio na cafga no seja importante, projete um circuito com amplifi- cador operacional para essa aplicagio. . Solugao Como a fase nio € importante © 0 ganho de tensio exigido € maior que 1, podemos usar tanto o amplificador inversor quanto 0 nao-inversor. Suponha que voc€ decidiu usar a configuragio inversora ¢ que tenha escothido arbitrariamente o valor de R, = 250 kQ, Portanto, 250K2 5 = 100k Observe, contudo, que a fonte de sinal vé uma impedincia igual a R, = 100 kQ na configuragao inver- sora, Portanto, haverd uma diviso de tensdo usual e a entrada para o amplificador seré realmente 1) 100kQ. ” (gig}m™ {coum + EDS (1V ams) = 0,625 V ims Logo, o valor da safda amplificada na saida 250k 100k £0625 V nit FE (0625 V nib) (0,625 V rms) = 1,5625V rms Observe que a alta impedancia da fonte é claramente responsével pela tedugio no gariho, sendo ne- cessirio reprojetar o circuito amplificador para compensar essa redugio. (Faga isto, a titulo de exercicio.) Diante do fato de que a impedincia da fonte nio precisa ser conhecida com exatidiio ou pode variar se uma outra fonte for usada, uma solucio muito melhor é projetar um amplificador nao-inversor. Como a impedin- cia de entrada dessa configuragio é extremamente alta, os valores escolhidos para Ry ¢ Ry no dependeriio da impediincia da fonte. Fazendo R, = 150 kQ, temos R, a Le ga2s Blas gal Js0K0 Ts = 100Ka (0 restante do projefo esté mostrado na Figura 13,7. Como fizemos a suposi¢io de que o amplificador tem impedancia de saida zero, no precisamos nos preocupar com o divisor.de tensio formado entre a safda do amplificador e a carga de 1 kQ.40 __Dispositivas ¢ Cireuitos Eletronicos Cap. 13 Volume IL 15040 Figura 13.7 (Exemplo 13.2) rosa. 25V ms Rn1Ko rr ORD uh 13.2 TEORIA DA REALIMENTAGAO 4 vimos que podemos controlar © ganho em matha fechada v./y,, de um amplificador operacional por meio da introdugdo de realimentagdo através de uma combinagic de resistores externos. Queremos examinar agora o meca- rismo da realimentagio em detalhes e descobrir algumas outras conseqiiéncias desse recurso. A teoria da realimen- taco € muito usada para estudar © comportamento dos componentes eletrOnicos, assim como de sistemas complexos em varios campos técnicos. Portanto, € importante desenvolver uma avaliagéo para compreender os principios basicos da realimentagao. Realimentagao no Amplificador Nao-inversor Vamos comegar nosso estudo dos princfpios da realimeatago analisando um amplificador nio-inversor. A Figura 13.8 mostra essa configurago juntamente com um diagrama de bloco equivalente sobre o qual podemos identficar ‘05 sinais e os caminhos da realimentacdo. O bloco denominado A representa 0 amplificador e seu ganho em malha sEcladze o bloco denominado B é 0 caminho da realimentagio, A grandeza B € chamada de taxa de realimentacao ou razdo de realimentacdo, € representa a porgio da tensio de saida que retorna (realimenta) a entrada. Por exemplo, se B = 0,5, entio uma tensio igual A metade do nivel de saida realimenta a entrada. Observe 0 simbolo especial em que a entrada ¢ 0 caminho da realimentagao se juntam. Esse s{mbolo representa a ago diferencial na entrada do amplificador, Ele é geralmente chamado de jungio de soma, embora no nosso caso ele execute uma operac3o de subtracdo, conforme indicado pelos simboles + e -. A safda da juncio, que € entrada do amplificador, € vista como sendo v, = vj, ~ ¥;. v,€ € sempre chamada de tensio de erro. Observe que ela corresponde a Vj, ~ yp no amplificador niio-inversor ¢ que, sob condigdes ideais, é igual a zero (EquacZo 13.13). A tensio de realimen- tagdo v,= Bv, corresponde av no circuito amplificador Como a tenso de realimentagao & subtrafda da tensio de entrada, considera-se que 0 amplificador tem uma realimentagdo negativa. Em relagio A Figura 13.8(0), vemos que ¥% = Aly — vp (13.16) «3.7Volume I! Cap. 13 Teoria do amplificador operacional 4 Figura 138 Representacio do amplificedor nio-inversor por diagrama de bioco, Identficagio das tenses correspondentes nos dois siagramas, 8 GE A+ fe Rs (0) Repent por agama doe (@) ( Rake Substituindo a Equagio 13.17 na Equagio 13.16, obtemos v, = A(v, ~ By,) = Avy, ~ ABv,. ou v4 + = Avj,- Portanto, a7 B Yq 1+ AB 1+ AB (13.18) A Equagio 13.18 € muito importante ¢ muito utlizada. Bla expressa 0 ganho em malha fechada v/v, como uma fungéo do ganho em malha aberta A e da taxa de reslimentacao 8. Podemos aplicar agora esse resultado a0 amplificador nio-inversor na Figura 13.8(a). Observe que R, ¢ R, formam um divisor de tensdo na safda do amplificador, de modo que zs (43.19 wl RR | a Como v; 6 a tensfo que retoma da safda e v, = By, conclumos que R, B R+R (amplificadorndoinversor) (13.20), Substituindo, na Equagio 13.18, encontramos yy _ Ry + RYR, (R, + RYR, Yn C+ W/AB OT + (R, + RYVAR, (03.21)2 Dispositivos ¢ Circuitos Fletranicos Cap. 13 Volume I |A Equagio 13.21 nos fornece um meio para verificar a importincia do valor do ganho em malha aberta A na determinagio do ganho em malha fechada v./v,,. Primeiro, observe que, quando A = se, a Equago 13.21 se reduz a viv, = (R, + R)/Ry, que 6 exatamente 9 mesmo resultado que havfamos obtido na Segio 13.1 para a condigio ideal do amplificador ndo-inversor (Equagio 13.15). Observe também que =~ (amplificador nio-inversorideal A (13.22) A Equagio 13.22 pode ser obtida também quanido fazemos A = na Equasio 13.18. O exemplo a seguir mostra como os valores finitos de A afetam o valor de v/v. Exemplo 13.3 Caleule © ganho em maha fechada do amplificador na Figura 13.9 quando (1) A = 2, (2) A = 10% e (3) A = 10° Figura 139 Lived (Exemplo 13.3) Solugao A.A taxa de realimentagao & Ry 10k B R +R ~ Gok) + ow) ~ Portanto, o ganbo em matha fechada quando A = € vq = VB = 10,1 = 10. 2. Usando a Equac0 13.18, 0 ganho em malha fechada quando A = 10° € ~_4 10 Vig 1+ AB 1+ 1050.1) 99990 Vemos que v,/¥;, tem, para todos os firs praticos, 0 mesmo valor quando A = 10°, assim como no caso de A = ©. 3. Quando A = 103, 1c Yq + WO.) 9.90099 ‘Vemos que uma redugéo de 1.000 em A cria uma diferenga de cerca de 1% em relagtio ao valor de Vd¥%q_ quando A =<,Volume I Cap. 13 Teoria do amplficador operacional 43. ‘A Equacio 13.18 mostra que ganho em matha fechada de um amplificador real diverge também do amplificador ideal quando o valor de B é muito baixo. Baixos valores de B correspondem a altos valores de ganho em malha fechada Exemplo 13.4 Um amplificador operacional tem um ganho em malha aberta de A = 10.000. Compare seu ganho em malha fechada com 0 ganho de um amplificador ideal quando (1) 8 = 0,1 e (2) B = 0,001. Solugaio 1. B=0,1, Para A =e, vv, = WB = 10. Para A = 10%, A _ 10 T+ AB 1+ 1040.1) 199 ,001. Para A = ©, vj, = 1/B = 1.000. Para A = 104, 10 + ap T+ 1000) = 909,09 ‘Vemos que quando B = 0,001, v,/¥%, diverge mais do caso ideal do que quando = 0,1. Esses dois iltimos exemplos mostraram que o ganho em malha fechada diverge de seu valor ideal de 1/8 uando o valor de A € baixo ou quando o valor de B é baixo, Podemos deduzir este fato a partir de outro exame za Equagio 13.18: -—18_ Vg D+ A/AB ‘Vemos claramente que A © B devem ter os maiores valores se quisermos que v/s, seja igual a 1/B. O produto AB é chamado de ganho da malha © € muito stil na previsio do comportamento da Tealimentago de um sistema. O nome ganho da matha € derivado de sua definigao como produto dos ganhos no modelo da realimen- tagdo como uma excursio em tomo da malha a partir da entrada do amplificador, passando pelo amplificador ¢ pelo caminho da realimentagao (com a jungo de soma aberta), A realimentagao negativa melhora o funcionamento de um amplificador em vérios aspectos. No caso do amplificador nao-inversor, podemos mostrar que a resisténcia de entrada vista pela fonte de sinal (olhando direta- mente para dentro do terminal +) & Tq = 1 + ABM = ABrig (13.23) onde rig 6 a resisténcia de entrada diferencial do amplificador. Esta equacio mostra que a resistencia de entrada é Yq multiplicada pelo fator 1 + AB, que € geralmente muito maior que 1 ¢ aproximadamente igual ao ganho da malha AB. Por exemplo, se ry = 20 KO, A = 10° ¢ B = 0,01, entdo r), ~ 20 x 10°(10°\0,01) = 20 MQ, que é um valor aprecivel. No caso do seguidor da tensio, B= 1 r, é multiplicada pelo valor total de A, que, considerando sua resisténcia de entrada extremamente alta, pode ser usado nas aplicagdes de reforgo (buffer)H__Dispositivos ¢ Cireuits Eletrénicos Cap. 13_Volume It ‘A resisténcia de saida em malha fechada do amplificador ndo-inversor também melhora por causa da realimentagio negativa: Tea (13.24) rfestigio) = onde r, 6 a resistncia em matha aberta do amplificader. A Equago 13.24 mostra que a resisténcia de safda fica ‘diminulda pelo mesmo fator que aumenta a resist@ncia de entrada. O valor pico de 7, é de 75 Q, de modo que, {quando A= 10° € B = 0.01, temos r,(estégio) = 75/10° = 0.075 O, que & muito préximo do valor ideal zero Finalmente, a realimentagdo reduz @ distoredo causada pelo proprio amplificador, Estudaremos esta propriedade mais adiante, quando estudarmos os amplificadores de grande sina Realimentacao no Amplificador Inversor Para estudar o efeito do ganho em matba aberta A ¢ dé taxa de realimentagao B sobre 0 ganho em matha fechada do amplificador inversor, vamos recordar as equages 3.6 ¢ 13.7 da Segio 13.1 -# 43.28) =+,/A (13.26) Substituindo a Equagio 13.26 na Equaglo 13.25, obtemos aa as27 aR, 0 Exeretcio 13.15 no final do capitulo foi incluido fara mostrar que a EquasSo 13.27 pode ser resolvida para vJ¥ag com 0 resultado ze eee 13.28 Van T+ R, + RYAR, ‘Vemos uma ver mais que 0 ganho em mafha fechads se reduz a0 valor ideal do ampliticador, -R/R, quando A ==, Observe que-o denominador da Equasio 13.28 € o mesmo da Equagio 13.21, a equacio para © nino em maha fechada do amplificador ndo-inversor. Além disso, a grandeza Ry/(R, + R) é também a taxa de fealimentagto B para‘o amplficador inversor. Este fato estéikstrado na Figura 13.10, que mostra o cami- tho da realitentagso. das Guas configuraydes quando seas sinais de entrada so aterrados. Pense na saida do mplifiador como uma fonte que gora sina de realimentaao. Pelo teorema da superposigo, podemos analisar a contrbuigdo da Fonte de tealimentagéosterrando todas as ouras fonts de sna. Quando ist € feito, conforme tnostrado na Figura 13.10, vemos gue a tensio de realimentagao em ambas 3s configuragdes desenvolve-se no dvisr de tnsto Ry Rye B= Ry, +R) em ambos os casos. Em vista disso, podemos escrever a Equagio 13.28 como RAR, Peace M7 1+ W/AB (13.29)Volume If Cap. 13 Teoria do amplificador operacional__45 Figura 13.10 Quando v,€ aterrado nos dois amplficadores inversor e nio-inversor, podemos notar que os caminhos da realimentagdo so idénticos No desenvolvimento de um modelo de realimentacao para amplificador inversor, considere o diagrama de bloco mostrado na Figura 13.11. Esse diagrama é muito parecido com o da Figura 13.8(6) para o amplificador do-inversor, exceto que podemos agora indicar o ganho em malha aberta com ~A. Observe também que a jungio de soma agora soma as duas entradas. Como v, ¢ invertida, assim & a tensdo de realimentagZo, e a soma de uma tensio negativa com y € 0 mesmo que subtrair um valor positive dela. Em outras palavras, ainda temos uma situagdo de realimentacdo negativa. Observe que usamos » para representar uma tensio de entrada arbitréria, com vex de Vj_. porgue teremos de fazer alguns ajustes nesse modelo antes que ele possa representar, verdadeira- mente, amplificador inversor. Conforme mostrado na Figura 13.11, (13.30) Resolvendo para v,/v, encontramos yo T+ AB 1 + 1/AB ae Comparando a Equago 13.31 com a equago que acabamos de desenvolver para o amplificador inversor (Equagio 13.29), vemos que elas sdo ligeiramente diferentes. Devemos, portanto, ajustar 0 modelo de modo que este produza o mesmo resultado da Equaco 13.29. A Equagio 13.31 para o modelo pode ser escrita por 13.32) Se o lado direito da Equagio 13.32 for muliplicado pelo fator R/(R, + Rp, obtemos tH] An =| lap ia 13.33) vy ~ [Te 1ap |, +R) 1+ 17aB6 Dispositivos e Cireutas EletrOnicos Cap. 13_Velume It Figura 13.11 Primeiro passo no desenvolvimento «de um modelo de realimentagao para © anmplficador inversor. + Figura 13.12 5 Modelo de realimentaeo completo R para o ampliicador inversor. Ms 0 en o - Elly ath ‘A Equago 13.33 mostra que @ multiplicagio da equag3o do modelo pela constante Ry /(R, + R) nos da ‘exatamente 0 mesmo resultado (Equago 13.29 com v,, = ) que obtivemos para o amplificador inversor. Portanto, modificamos © modelo do diagrama de blocos na Figura 13.11 pela adigo de um bloco que multiplica a entrada por Ry/(R, + R). O modelo de realimentagio completo esté mostrado na Figura 13.12, Conforme pode ser visto na Figura 13.12, o ganho da malha para 0 amplificador inversor é AB, o mesmo do amplificador nio-inversor. Pela Equacio 13.29, esté‘claro que, quanto maior © ganho da malha, mais préximo serd o ganho em malha fechada de seu valor no amplificador inversor ideal, ~R,/R, Podemos mostrar que a resisténcia de entrada vista pela fonte de sinal acionando o amplificador inversor & (03.34) Rt T+a Esta equagio confirma que a resisténcia de entrada € R, para 0 amplificador inversor ideal, onde A = =», Ela mostra também que a resisténcia de entrada diminui com aumento dos valores de A. [Assim como no caso do amplificador nio-irversor, a resisténcia de safda do amplificador inversor di- iminui por causa da realimentagio negativa. De fato, a relagdo entre a resisténcia de safda e 0 ganho da malha é a mesma para os dois’ 1+ AB AB r,{estigio) (13.35) Exemplo 13.5 (© amplificador mostrado na Figura 13.13 tem um ganho em malha aberta igual a 2.500 e a resisténcia de saida em malha aberta de 100 2. Calcule:Volume HI Cap. 13 Teoria do amplificador operacional 47 1. 0 valor do ganho da malha; 2. 0 ganho em malha fechada; 3. aresisténcia de entrada vista por vy; € 4. a resistencia de saida em malha fechada Wigura 13.13, sou (Exemplo 13.5) eal Solusao ,90099 x 10° ganho da malha = AB = (2,5 x 103)(9,90099 x 10) = 24,75 1 B= RAR, + R) = (5KQY/{(1,5 KO) + (150KQ)] = 2. Pela Equagio 13.29, RAR, | = 6.12 Pig es /AB ea ICsI1/24. 75a Observe que esse valor € cerca de 4% menor que —Ry/R, = -100 3. Pela Equagio 13.34, R, ye 1509 Tig = Rt yg = SKM + EE = 15600 Pela Equacio 13.35, rfestigio) _100_ = 3.880 1+ AB 1+ 2475 Exemplo 13.6 Use o SPICE para calcular o ganho de tenstio em malha fechada, a resisténcia de entrada vista por vj, © @ tesisténcia de saida do amplificador inversor no Exemplo 13.5. Solueao A Figura 13.14 mostra como podemos usar uma fonte de tenso controlada por tenstio (EOP) para modelar um amplificador operacional no SPICE. Observe que a propriedade inversora do amplificador obtida pela conexio do terminal positivo (N+) da EOP ao terra (n6 0). A fonte de tensdo é controlada pela tensio entre os nés 2 ¢ 048 Dispositivos ¢ Circuitos Bletronicos Cap. 13, Volume It (NC+ © NC-, respectivamente). Portanto, 0 n6 2 corresponde & entrada nio-inversora do amplificador na Figura 13.13. Observe que o amplificador simulado tem impedincia de entrada infinita, visto que existe um circuit aberto entre 0 n6 2 ¢ 0. Como VIN = 1 V, a tensio de safda no né 4, V4), 6 numericamente igual ao ganho de tensio em malha fechada, Os resultados por meio da execugdo de um programa revelam que V(4) = ~96,11, 0 que concorda bem com o ganho ealculado no Exemplo 13.5. O SPICE calcula o valor de I(VIN) como sendo de 0,641 mA, de modo aque a resisténcia de entrada é de VINE el v_ HICVIN) 0,641 mA oe ne Figura 13.14 Soe Exemplo 135) [ yy vin Ww EXAMPLE 136 VINTOLV RINZLSK RF24 150K cP 03202500 R034 100 DEVIN PRINT DC ¥¢@) VIN) END Para caleular a resisténcia de safda do amplificador, precisamos calcular a corrente que circula pelo curto-circuito conectado a safda, visto que r, = ¥, (Circuito aberto)/, (curto-circuito). Uma fonte de tensio de valor falso (dummy), isto 6, de valor 0, VDUM, ‘conectada com o n6 4 0 curto-circuita efetivamente a safda com 0 terra, A corrente em VDUM é entao a corrente de curto-circuito de saida. O SPICE calcula esse valor como sendo de I(VDUM) = 24,7 A. Portanto, V4) (circuitoaberto) _ 96,11 V. T(VDUM) (curtocircuit) — 247A 3,892 Este valor esté muito préximo do calculado no Exemplo 13.5Volume 1 Cap. 13 Teoria do amplificador operacional __49 Para encerrar nosso estudo da teoria da realimentagao, devemos observar uma vez mais que a mesma relaglo do ganho em malha fechada entre a real ¢ a ideal aplica-se aos amplificadores inversor e ndo-inversor. Esta elagiio & gat) = (ato em malha fechada ideal) vi ead Tan 13.36) ‘onde (ganho em malha fechada ideal) € 0 ganho em matha fechada v,/v,, que resultaria, se o amplificador fosse ideal, Vimos esta relago nas equagées 13.21 ¢ 13.29, que repetimos aqut vB, + RY Yq 1+ 1/AB (amplificador nio.inversor) (amplificador inversor) Em qualquer dos dois casos, © numerador € o ganho em malha fechada que resultaria se © amplificador fosse ideal ‘Além disso, em qualquer dos casos, quanto maior o valor do ganho da matha AB, mais préximo sera o valor real do ganho em malha fechada, em telagao ao ganho em malha fechada ideal Embora tenhamos demonstrado esta relago apenas para os amplificadores inversor e nao-inversor, é fato que a Equacio 13.36 aplica-se a um grande nimezo de configuragées de amplificadores, muitos dos quais exami- naremos nos proximos estudos. 13.3 RESPOSTA DE FREQUENCIA Establlidade Quando o termo estabilidade & usado no contexto de um amplificador de alto ganho, geralmente significa uma propriedade de comportamento como um amplificador, em vez de um oscilador. O oscilador € um dispositive que gera espontaneamente um sinal ca em decorréncia de realimentago positiva. Estudaremos a teoria'do oscilador no Capitulo 14, mas por ora € suficiente saber que as oscilagdes s4o induzidas com amplificadores de alto ganho, ampla largura de faixa, devido & realimentaga0 positiva que ocorre nos elementos reativos. Como sabemos, 0 amplificador operacional tem um ganho muito alto, de modo que precisamos tomar certas precaugdes no projeto para garantir que ele nfo oscile, isto 6, para garantir que ele permaneea estivel. Os valores altos de ganhos nas altas frequéncias tendem a desestabilizar um amplificador, por causa das propriedades pertinentes & realimentagZo positiva por meio da capacitincia parasita Para garantir um funcionamento estavel, muitos amplificadores operacionais t@m um circuito de compen- ‘sagdo interna que faz 0 ganho em malha fechada diminuir com © aumento da freqéncia. Esta redugo no ganho é chamada de “queda” do amplificador. Algumas vezes é necessétio conectar malhas de queda externa para reduzir © ganho em alta freqiiéncia ainda mais rapidamente. Pelo fato de 0 ganho em malha aberta em cc e em baixa freqléncia de um amplificador operacional ser to alto, a queda no ganho deve comegar em freqléncias relati- vamente baixas. Como consequéncia, a largura de faixa em malha aberta de um amplificador operacional € geral- ‘mente muito baixa. Em muitos amplificadores operacionais, 0 ganho sobre a faixa dil de frequéncia cai a uma taxa de -20 db/década, ou ~6 dbfoitava, Lembre-se de que no Capitulo 10 (Volume 1) essa taxa de redugdo no ganho 6 a mesma de uma malha RC passa-baixa simples. Qualquer dispositivo cujo ganho cai como o de uma malha RC simples é dito ter uma resposta de freqléncia de um pélo simples, um nome derivado da teoria de matemética avangada, Acima de uma determinada freqléncia muito alta, a resposta de frequéncia do amplificador operacional50____Dispositivos e Cireuitas Bletrénicos Cap. 13 _Vouume It cexibe outras fregiiéncias de corte, significando que garho cai a uma taxa maior, mas para fins de anlise pritica podemos tratar o amplificador como se sua resposta fosse a de um pélo simples, © Produto Ganho-largura de Faixa |A Figura 13.15 mostra uma caracteristica tipica da resposta de freqiéncia para o ganho em malhia aberta do ‘amplificador operacional: uma resposta de freqliéncia de pélo simples, plotado nas escalas log-log. zanho or maha aberta (escala log) Figura 13.15, 4 |A resposta de freqUlncia do ganho ‘em malha aberta de um amplificador operacional: A, = ganho cc, f, A freqiéncia de Conte, f,= freqiéncia py de ganho unitirio. aged= Ao = te Lh, " Va WRT t= f, a Aja ode Se usarmosf, para representa a fregiéncia de come, que, geralmente,é a feqiéncia que faz com que 0 33 gan caia para W272 veres 0 valor de sua freqiéacia bsixa ou & (A). Lembre-se de que a incinagao da resposta {um polo'simples 6 1, No Capitulo 10 (Volume 1, estudamos uma resposta de freqléncia muito parecia: a do beta de um transistor de jungi0 bipolar (BIT). Pela censtatagto de que a inclinagdo € de —1, mostramos que a freqligncia fem que B cai para o valor 1 (unitério) € dada por f= B, fy onde B,, € 0 B em baixa freqiléncia e fy 60 B na frequéncia de corte. Usando cxatamente 0 mesmo método, podemos deduzir que a fregiléncia em que tonplificador cai para valor 1@ igual to produto da jreqitncia de cote edo ganho em baizafreqincia As aan | - a 43.37) onde {jx freqtencia de ganho unitéro, a fregiéneia em que o ganbo € igual a1; y= valor do ganho em malha aberta em baina freqiéneia ou cc; {f-= freqiéncia de corte ou freqiéncia « 3 4B do ganho em malha aberta, Como o amplificador ¢ ce (a menor freqiéneia de corte = 0), a largura de faixa € igual a ,..O termo A, ‘f.na Eauagao 13.37 € chamada de produto ganho-largura de faixa. As especificagdes nas folhas de dados podem ‘presentar tanto-o produto ganlio-largura de faixa quanto scu equivalente, a freqiéncia de ganho unitéio. 'A importincia do produto ganho-largura de faixa é que ele nos possibilita caleular a largura de faixa de ‘um amplificador quando ele esté funcionando em uma das principais configuragées em malha fechada. Obvia- ‘mente, 0 conhecimento da limitagao da freqiiéncia de corte superior de uma determinada configuragao € essencialVolume It Cap. 13 Teoria do amplifcador operacional SI em um projeto de uma determinada aplicagHo. A relaglo entre a largura de faixa em mala fechada (BW) ¢ @ produto wadho-lergura de faixa é determinada aproximadamente por j Confie: IiveosA: BW, =/B= 48 ) A Mee (13.38) onde B é a taxa de realimentagio. Exemplo 13.7 Cada om dos amplificadores mostrados na Figira 13.16 tem um produto ganho-largura de faixa em malha aberta {gual a 1 x 10%, Calevle as freqhéncias de corte em matha fechada nas configuragdes mostradss. Figura 13.16 (Exemplo 13.16) 240 KO 15kQ. 102 10kQ @ o Solugao 1. Na Figura 13.16(a), B = Ry(R, + R) = (10 KAY/E1O KO) + (240 KA] = 0,04, Pela Equagio 13.38, BW, = fB = (10°)(0,04) = 40 kHz. ‘Como o amplificador é cc, a freqiiéncia de corte em malha fechada tem o mesmo valor da Inrgura de faixa em malha fechada, 40 KH2. 2. Na Figura 13.16(6), B= RyRy + R) = (10 KMYLIO kM) + (15 KA) = 04. Entdo, BWe, = (10°)(0,4) = 400 kHz. Convém observar que, no caso do amplificador ndo-inversor, 0 fato de © ganho em malha fechsda ideal ser de 1/B faz com que a Equagao 13.8 seja equivalente a BWe, =f,/(ganho em matha fechada idead 13.39) ou (ganto em mathe fechada ideal) x (largura de faixa em maha fechads) = produto ganho-largura de faixs. Fars Sustar a validade desta expressio, veja a primeira parte do Excmplo 13.7. Nele, o ganho em malha fechada ideal Ed, + Ry/R, = 50 KAVLIO KA) = 25, de modo que 25 x Cargura de fsixa em malha fechads) = 10% 0 qve produz langura de faixa em malha fechada = BWoy = 108/25 = 40H (correto)32 Dispositivos ¢ Circuits Eletrénicos Cap. 13 Volume It A Equacio 13.39 ndo € vélida para o amplificador inversor. Na parte 2 do Exemplo 13.7, temos ganho em malha fechada ideal = R,/R, = (15 kQ)/(10KQ) = 5 Seaplicarmosagora a Equagao 13.39, obteremos BWe, = 10/1,5 = 666,6kH2 (incorreto) Embora alguns autores interpretem o produto ganho-largura de faixa como sendo o produto do ganho em ‘malha fechada e a largura de faixa em malha techada independente da configuragio, vimos que esta interpretagio produz uma largura de faixa para 0 amplificador inversor maior que seu valor real. Para valores maiores do ganho em matha fechada, as larguras de faixa dos amplificadores inversor ¢ ndo-inversor sio compardveis, mas, quando © ganho é baixo, amplificador nio-inversor tem uma largura de faixa maior. Por exemplo, quando o ganho em l malha fechada € igual a 1, a largura de faixa do amplificador nfio-inversor é 0 dobro da largura de faixa do amplificador inversor. ‘A Figura 13.17 mostra um grafico tipico da resposta de freqléncia para um amplificador nio-inversor, quando o ganho se estende de seu valor em matha aberta de 10° até o valor de 1 em maha fechada. Esta figura ‘mostra claramente como a largura de faixa diminui a medida que o ganho em malha fechada aumenta, Observe que a largura de faixa no ganho méximo (malha aberta}é de apenas 10 Hz Figura 13.17 et Um grficotpico da resposta de * freqiéneia para um azplsficador santo em mata inversor. a w wo 0 19, 20 abd fee, He ow ww wa (essa oe) Exemplo 13.8 Com relagdo a0 amplificador cuja resposta de frequéncia esté mostrada na Figura 13.17, calcule: a freqiiéncia de ganho unitétio; 2. © produto ganho-largura de faixa; 3. a largura de faixa quando a taxa de realimentacao for de 0,02; e 4.0 ganho em malha fechada em 0,4 MHz, quando a taxa de realimentagio for de 0,04,Volume II Cap. 13 _ Teoria do ampliicador operacional 33 Solugao 1. Na Figura 13.7, esta claro que © ganho em matha aberta serd igual a 1 quando a freqiléncia for de 1 MHz. Portanto, f,= 1 MHz. 2. © produto ganho-largura de faixa = Ag f.= f= 10° 3. Pela Equago 13.38, BWe,, = f = 10%0,02) = 20 kHz 4. BW, = fB = 10°0,04) = 40 kHz, Portanto, a freqiéncia de corte em malha fechada é de 40 KHz Cond o amplificador € no-inversor, o ganho em maiha fechada é 1/B = 25. Visto que 04 MHz ¢ imma décads acima da freqdéncia de corte, ganho € 20 dB abaixo de 25, ou seja, abaixo de um fator de 1/10: 0,1(25) = 25. Amplificadores Compensados pelo Usudrio Conforme observado anteriormente, muitos amplificadores dispontveis comercialmente possuem circuito inemo de Sompensaso para fazer com que a resposta de freqiéncia caia em 6 dBJoitava (20 dbiidéeada) sobre a fia total dda freqigneia a partir de f, (Figura 13.15). Alguns amplificadores no possuem esse circuito © precisam ser Gooipensados por malhas conectadas externamente. Essas malhas, que sto ipicamente cireuitos RC, sio escolhidas pelo usuario para garantir que a resposta de freqhéncia seja 6 dboitava no ganho em malha fechada, na qual © Emplifieador deve funcionar. As especificagdes dos fabrcantes ineluem geralmente as equagdes para a determi- nagio dos valores dos componentes externos da malha, com base no ganho em malha fechada desejado A Figura 13.18(a) mostra a resposta de freqiéncia tipied de um amplificador com compensagio. A compensagio € particularmente critica guando 0 amplificador deve funeionar com um ganho em malha fechada peaueno, visto que a largura de faixa & entio muito alta e a taxa da queda do ganho do amplifcador pode ser de rien de 18 dB/oitava, taxa que compromete a estabilidade. A Figura 13.18(a) mostra também um exemplo de resposta que foi compensada para que a queda comece em 6 dB/oitava, quando um valor particular do geno om Tha Techada, A,,. for desejado. Observe que a taxa da queda seria 12 dB/oitava, se fosse usado umm amplificador tam compensagio'com aquele valot de ganho em malha fechada, Esti claro que a compensagao redur a largura de fina do amplificedor. Porém, € geralmente verdadeiro que a compensagao feita pelo usuétio resulta em yme Targura de fatxa maior do que a obtida com um amplificador com compensagao intema, que faz a queda ser de 6 dBloitava sobre sua faixa total. A Figura 13.18(b) mostra uma malha RC tipica usada para compensagdo externa, Observe que esta malha € geralmente conectada @ um estégio interno do amplificador por meio de um terminal fexterno, que pode ser identificado como “queda”, “fase” ou “compensagio de frequéncia”. ‘A compensagio externa mostrada na Figura 13.18(6) é chamada de compensasio de atraso de fuse. Figura 13:18(¢) mostra um exemplo da compensagio de avanco, usada para equilibrar os efeitos da entade © & Capacitincia parasita. O capacitor de realimentagio C, 6 escolhido de modo que a freqiéncia de quina devida ‘ombinagéo de R, com a capavitncia de desvio da entrada se iguale ao valor da freqiéncia de quina devide 2 Ry eG (13.40)a Dispositivos e Cirewitas BletrOnicos Cap. 13 Volume It leanot (cseala log) —— resposta nfo compensa — — = respostacompensada 6 oir a Betas Freguéncia (ese) (a) Respostas de frequen ipiasnio-compensul ¢ compensa, A compensagogarante ‘que a queds sj de 6 uhstava com um gant em malha fecha desea, A, x, (6) Asmuthas extras peas para a gus, cama de compensagzo le caraso de ase, so wsadas par rat bina queda de 6 dN Ry G Rs Coie — Ge y a (6) Uso dn copaitncia de eaimenago G para cempensat ‘spactingia em paraflo na ena (eompensighe de avango) Figura 13.18 Amplificadores compensados pelo usuério.Volume It Cap. 13 Teoria do amplificador operacional__ 5S 13.4 TAXA DE INCLINAGAO (SLEW RATE) 14 vimos que o cireuito interno de compensacio usado para garantir a establidade do amplificador também afeta a resposta de freqlénciae limita o funcionamento em uma frequéncia méxima, O(3) capacitor(es) neste creuito de Compensagao limita(m) o funcionamento do amplificador de vérios modos. Quando um amplificador € acionado por um degrau ou sinal do tipo pulso, a capacitincia deve cartegar e descarregur rapidamente para que a suid eeonserve” ou transmita a entrada, Como a tensio no capacitor nfo pode mudar instantaneamente, existe uma limitagao inerente na taxa em que a tensio de safda pode mudar. A taxa méxima possivel em que a tensdo de saida do amplificador pode mudar, em volts por segundo, € chamada de taxa de inclinagdo (slew rate). Nao & possfvel a uma forma de onda qualquer, entrada ou safda mudar de um nfvel para qutro em wm tempo zero. Uma mudanga instantnea cortesponde a uma mudanga de taxa infiita, o que nio é obtide em fathom sistema fisico, Portanto, no nosso estudo das limitagdes do funcionamento impostas pela taxa de incli- nagio do amplificador, precisamos nos preocupar apenas com as entradas que sofrem uma (otal varlagdo na tensfo, ‘AV. em um intervalo de tempo diferente de zero, Af. Para simplificar, assumiremos que a variagdo € linear em relaglo ao tempo; isto é, sua forma é do tipo rampa, conforme ilustrado na Figura 13.19. A taxa de vatiagio desse tipo de forma de onda é a variaglo na tensio dividida pelo tempo necessério par a ocorténcia da variaglo sade vito = 34 = AY sae aay Figura 13.19 ‘A taxa de uma variagio linear, ou % ‘de um sinal em forma de rampa, € a variagdo na tensio dividida pela variagio no tempo. + segundos) nor ar taxa de vaagiow SP" = Rp Vb ‘Como o valor especificado para a taxa de inclinagéo de um amplificador é a taxa méxima em que sua saida pode mudat, nde podemos acionar 0 amplificador com ma forma de ond de entrada que foree a safda a Sxceder essa taxa, Por exemplo, se a taxa de inclinasio for de 10° V/s (um valor tipico), no podemos acionar um mplificador tendo um ganho unitéio com um sinal que mude de ~5 V a +5 V em Ost Hs, porque isso exigria da saida uma variagio na taxa de AV/At = (10 VY(J0"' s) = 10* Vis. De modo similar, no podemos acionar um Ghnplifcador com um ganho de 10 com uma entrada que varie de 0 V a 1'V em 1 us, porque exiitia uma variagio sede de 0 V a 10 V em 1 ps, dando uma AV/At = 10/10-* = 107 Vis, Quando dizemos que “niio podemos” feionar o amplificador com uma determinada entrada, queremos simplesmente dizer que nido podemos fazer isto © ainda esperar que @ safda continue a set uma réplica fiel da entrada [Nas folhas de dados, as especificagées da taxa de inclinagdo (slew rate) sio sempre dadas na unidade de volts por microssegundo. E claro que 1 Vis & o mestno que 10* V/s: (1 V/(0"s) = 10° Vis Exemplo 13.9 © ammpificador operacional na Figura 13.20 tem uma taxa de incinagio especificada em 0,5 V/s. Se a entrada for ‘uma forma de onda em rampa, mostrada, qual ser o ganho em malha fechada méximo que o amplificador poder ter sem que seja excedida sua taxa de inclinagio?56 __Dispositivos ¢ Cireutos BletrOnicos Cap. 13 _ Volume Id Solugao A taxa de variagto na entrada 6 av VV ane WA Go = 20) x 1055 ~ 4% 1 WS asy) -02¥4 Fi (Exemplo 13.9) ra 13.20 Como a taxa de inclinagio € de 0,5 Vis = 5 x 105 V/s, 0 ganho maximo permitido é de 5x 10V 4x 10° 2,5 Observe que 0 amplificador esté conectado a uma configuragio inversora, de modo que a safda muda da polaridade positiva para a negativa. A inversio ndo apresenta uma conseqiiéncia por parte da taxa de inclinagao. ‘Com um ganho de 12,5, a safda mudaré de (-12,5)( -0,2) = +2,5 V para (-12,5)(-0,6) = -7,5 V em 20 ys, 0 que resulta em AV _ lov am = 05 Wis ar 20p5 ts que € 0 valor especificado para a taxa de inclinagao, A taxa de inctinagio € uma especificagao do fincionamento usado primariamente em aplicages em que as formas de onda so sinais de pulso de alto valor ou degraus que fazem com que a saida excursione por uma porgio major de sua faixa total (£Vc volts). Contudo, a taxa de inelinagio impoe uma limitagio & taxa. de variagio da safda, independentemente da natureza da forma de onda do sinal. Em particular, seo sinal for senoidal, ‘ou uma forma de onda complexa contendo varias freqléacias diferentes, precisamos nos certificar de que as com- ponentes de alta frequéncia de amplitudes altas nio fardo com que a saida exceda a taxa de inclinagdo. Sinais de altas frequéncias variam (continuamente) em taxas ripidas, e se as amplitudes forem altas a ponto de exceder a expecificaglo da taxa de inclinagio, o resultado seré uma distorgto, E especialmente importante perceber que um componente de freqiiéncia pode estar dentro da largura de faixa do amplificador, conforme determinado na Seca 13.3, mas podg ter uma amplitude alta que deve ser ex:luida por causa das limitagées da taxa de inclinagio. O inverso também € verdadeiro: um sinal de alta freqiéncia que nfo exceda a taxa de inclinagdo pode ser excluido por estar fora da largura de faixa do amplificador. Em cutras palavras, a frequéncia méxima em que um_amplifi- cador pode funcionar depende tanto da largura de faixa quanto da taxa de inclinagio, esta dltima sendo uma funcio da amplitude tanto quanto da freqiéncia. Em um estudo futuro, resumiremos 0 eritério para determinar aVolume If Cap. 13 Teoria do amplificador operacional__57 faixa de freqiiéncia de funcionamento de um amplificador, baseando-nos nas duas limitagdes, largura de faixa e taxa de inclinagao. Quando a safda de um amplificador for uma tenslo senoidal v,(®) = K sen a, poderemos mostrar por meio de efloulo (diferenciando em relagio a 1) que o sinal ema uma taxa de variago miéxima dada por Sa du] = Sree oe f taxa de variag&o (max.) = K@ volts/segundo (13.42) (Ses ek), nde K € 0 valor de pico da amplitude da onda senoidal, em volts, © @ € a frequéncia angular, em radi- smovsegundo. (Vamos usar K para representar a amplitude, em vez de A, que & © convencional, para evitar con- facto caer o simbolo do ganho A.) A Equacao 13.42 mostra claramente que a taxa de variagio proporcionsl para f amplitude e para a freqiéncia do sina, Se S for a taxa de inclinagio especificada de um amplifieador, entio K = Vax = Vpuo sta ineguago nos permite calcular a frequncie maxima, f,(méx.), que a limitacio da taxa de inclinagio permite na safda de um amplificador: dx.) = -S- hertz\ou o,fméx. = © radigno/segundo {flmi) = 555 herte|ou ey(onix) = — radlgno/segund 13.44) ‘Voltamos a reforgar que fy(méx.) € 0 limite da frequéncia imposta apenas pela taxa de inclinagio, isto €, desprezando as limitagbes da largura de faixa. Além disso, a Equagio 13.44 ¢ aplicada somente para sinais senot dais, Quando sc trata de formas de onda complexas, contendo componentes com vérias freqéncias diferentes, taxa de inclinagio deve ter pelo menos um valor suficiente para satisfazer a Equagio 13.44 para o maior valor da ‘componente da fregiiéneia. Dependendo das relagdes das fases, as taxas maximas de variagio podem ser realmente aditivas. Exemplo 13.10 6 amplifcador operacional na Figura 13.21 tem taxa de inlinaglo de 0.5 Vins. O amplificador deve er capex de amplificar os sepuintes sinas: v, = 0,01 sen(10%), v2 = 0,05 sen(350 x 10%, vy = O.1 sen(200 x 10%, Determine se a safda sera distorcida devido as limitagdes da taxa de inclinagao para cada entrada. 2. Se ocorrer limitagao, encontre uma solugdo (que ni seja a de mudar os sinais de entrada) 1. Devemos verificar cada uma das freqiéncias para nos certificar de que @ £ cg(méx.) = S/K rad /s. Observe que K é 0 valor de pico da amplitude na safda do amplificador, de modo que cada ampli- ‘ude da entrada-deve ser multiplicada pelo ganho em malha fechada antes de se efetuar a veri . ficagio. Supondo que o ganho em malha fechada sea ideal, temos yp = —Ry Ry = -(330 KOY(IO KO) '33. Logo, o limite superior de « de cada componente do sinal serd S/(33 Ki), onde K, € 0 valor de pico da amplitude da entrada ys @glmix. = $/G3K) = 0,5 10°/83)0,01) = L515 x 10° @ = 10° < 1,515 x 10° (0k) vgs ofmntx,) = S/33K,) = 045 x 10°/(33X0.05) = 303,03 x 10°38__Dispositivos ¢ Circuitos Eletronicos Cap. 13_ Volume It (© = 350 x 10° > 303,03 x 10° (excesso) vy @xlmdx.) = $/B3K) = 0,5 x 106/(33\0,1) = 151,5 x 108 © = 200 x 10? > :51,5 x 10° (excesso) fenix. = $/83K) = 08 x 10°/G3)(02) = 75,75 x 10° © = 50 x 10 < 75,75 x 10° (ok) Vemos que v, © v3 fazem com que a taxa de inclinago do amplificador seja excedida, Conseqtientemente, a safda sera distorcida, 2. Como nio podemos mudar as amplitudes dos sinais de entrada ou as freqiiéncias, existem apenas dduas solugdes: (a) procure um amplificador com taxa de inclinaglo maior ou (b) reduza 0 ganho em malha fechada do amplificador em questo, Vamos estudar estas duas solugdes. Figura 13.21 330k (Exemplo 13.10) 1010 cq a. A taxa de inclinagdo do novo amplificador deve satisfazer a ambos, $/(33)(0,05) 2 350 x 10° (para v,) ¢ $133X0,1) > 200 x 10° (pare v,). Estas inequagdes so equivalentes @ S82 05775 x 10° V/s e S 2 0,66 x 10° V/s Portanto, devemos usar um amplificador com taxa de inlinago de pelo menos 0,66 x 10° Vis. b. Se usarmos o amplificador em questio, devemos reduzir o ganho em malha fechada G, de modo ‘que ele satisfaga a ambos, 0,5 x 10%0,C5G 2 350 x 10° (para v,) e 0,5 x 105/0.1G 2 200 x 10° (para v,). Estas inequacdes slo equivalertes a Gs 257 e G25 Portanto, © ganho em malha fechada miximo € 2,5. Este limite pode ser atingido pela troca do resistor de 330 kO na Figura 13.21 pelo de 250 kQ. Para garantir que um circuito com amplificador operacional no provoque distoreao na componente do sinal com freqiiéncia Jf, devemos exigir que as duas seguintes condigdes sejam satisfeitas: BWa = OE FS Bg, (13.48) PS S/2nK 13.46)Volume If Cap. 13 Teoria do amplifcador operacional___ 59 ‘Se a forma de onda do sinal for complexa, contendo componentes com méltiplas freqiiéncias, o sinal que tiver a maior freqléncia deve satisfazer as duas condigdes. Observe que as duas condigdes dependem do ganho em inalha fechada: os ganhos de valores altos reduzem BW, ¢ aumentam o valor de X. Portanto, quanto maior ‘ganho em malha fechada, mais severas so as restrigdes, Exemplo 13.11 © amplificador operacional na Figura 13.22 tem freqiiéncia de ganho unitério de 1 MHz e taxa de inclinagio de 1 Vis. Calcule a freqiéncia méxima de uma onda senoidal com 0,1 V pico na entrada que pode ser amplifi- cada sem distorgao. Solugao. ‘A taxa de realimentagio 6 _ 10k GOKR) + 490KQ) Pela Equagio 13.38, BWe, = fb = (1°MHz)(0,02) = 20 kHz, O ganho em malha fechada para a configuragao nio-inversora € ¥,/v,, = 1/B = 1/0,02 = $0. Portanto, o valor de pico da saida € K = S0(0,1) = 5 V. Figura 13.22 oe (Exemplo 13.11) wows Logo, fméx.) = SI2RK = 108/2n)(5) = 31,83 kHz, Como € necessério que f satisfaga ts duas equagdes, F520 kilz ef © 31,83 KHz, vemos que a freqiéncia maxima permitida € de 20 kHz, Neste caso, a largura de faixa ‘determina o limite superior. Exemplo 13.12 1. Derive uma férmula para projeto que imponha um valor limite sobre o valor de R, na Figura 13.23, ‘paseando-se nas limitagdes da largura de faixa ¢ da taxa de inclinagio do amplificador. Os valores ‘conhecidos que podem set usados na equagdo sio R,, taxa de inclinagio S, frequéncia da entrada senoidal f, frequéncia de ganho unitirio f,¢ valor de pico da entrada, V,,(Pico). 2. Use esta equagio de projeto para caleular o limite em fungio de R, quando a entrada do amplifi ceadot for uma sendide com 0,5 V de pico e frequéncia de 5 kHz, R, = 10 kO, $= 10° Vis © f= 1 Miz.© ___Dispostivos e Circuitos Eletrinicos Cap. 13 Volume IT Solugéo 1. Gamo a conga do anplifeadré mera o valores do gato em maa fecha, Ged wealinenr Be iso qu fete o enmdefdve set menor gue «Inge de ce om mata feta, Geen R fei “(x “ 7) Resolvendo para R,, obtemos RG -f) 5 <8? 0 va de io esta & k= oryoica =~ vse fen 18 7 Gurl 81 ' es a vet Bagi 1344 s 1290 7RV pico) Resolvendo para R, , obtemos RS ps ** 2 V,,(pic0) Como R, deve ser menor que os dois limites, sabemos que ela deve ser inferior ao menor valor das duas: " [am {t= fVolume It Cap. 13 Teoria do amplifcador operacional___61 3 x 10° Hz * an(5 x 10° Hz}(0,5 V) ons {saute = 5 x 10H) quanieva | R, < min. (1,99MQ, 636,640) Ry < 636,62 se escolhermos o valor-padrio mais proximo para o resistor que seja menor que 636,6 KO, teremos Ry = 620 kQ Um outo limite priico ainda nfo considerado até agora ¢ a méxima testo de sida permi- Aida do amplfcador, Se usarmos 0 valor de 620 KX neste exemplo, entio o ganko ém malha 24 Tht dover ser = 620 KONO dh ~ 62 ¢ a tes de peo de alla dever et de 205 Fp Veeco = 31 V de pico, que 6am valor bem alo pas mos amplificadors operons TW conesciaimentedisponieis YVimos que a taxa de inclinagdo de um amplificador afeta sua capacidade de transmits, ou seguir, rapi- damente um pulso na entrada, Quando a tensio de safda deve mudar de AV volts, o tempo minimo possfvel em que a variagdo deve ocorrer : r= AY send ase onde AV 6 a variagdo total da tensio na safda. Em termos de grandezas da entrada, o tempo minimo permitido para uuma variagao da tensio de AV,, volts € de cin = Gee segundos as) onde Ag, € 0 ganho em malha fechada. Uma largura de faika do amplificador também afeta o tempo necessério para que sua safda mude em resposta a um pulso na entrada. Lembre-se de que no Capitulo 10 (Volume 1) 0 tempo de subida t, de um sistema de polo simples 1, = 925 segundos 43.49) Definimos o tempo de sbida como sendo o tempo aecessério para que a tensio de safdn mude de 105 de seu valoe final» 90% de Seu valor final, Portanto, se desejamos que @ saidasiga um pulso de entrada por sua oer earl eat Ar segundos, largua de fina deve ser maior que a exigida pela Equago 13.49. Em outras cee tequagto 13.9 requer uma leguta de faa de BW = 0.35/, para ober um tempo de subida det, mas Be 0.38/ar nao seria sufierente para permitir uma variagi0 otal da tensZo em A¢ segundos. Concluimos a partir das observagdes anteriores que tanto a taxa de inclinagio qua afetam 0 tempo, minimo Af em que a saida de um amplificador pode mudar através de AV volt mm que Af seja 0 tempo Total de um dado valor de variagdo na entrada, entio o amplificador deverd satisfazer 3s Gnas condigées, de modo que a entrada seja transmitida sem apresentar distor: Wey ass2 Dispositivos ¢ Cireuitos Eletonicos Cap. 13 Volume It 0.35 Bw, <” «a3.s1) Observe que a inequagao em 13.51 € “muito menor que”. Exemplo 13.13 © amplificador operacional mostrado na Figura 13.24 tem taxa de inclinagéo de 4 Vijs e freqiiéncia de ganho unitério de 2 MHz. Determine se 0 amplificador apresentaré distorgo do sinal de entrada mostrado na figura, Solugdo, © ganho em malha fechada do amplificador é vv, = (R, + RJ/R, = (40 kQ)/(20 kO) = 2, Portanto, 2 safda varia de —4 V a 10 V, dando AV= 14 V. A variagio de tensio acorre em At = 5 fs, conforme mostrado na figura. Entio, AVE nay, AY AY asus < Sus = Sg IOV alee eed Portanto, a condigao da Equagao 13.50 € satisfeita. Logo, como B = R\(R, + 0,5, temos BW, = Bf, = 0,5(2 MHz) = 1 MHz e 0.35 BW O35 ps << Sps = Ar Logo, a condigao da Equagao 13.51 também § satisfeita, e conclufmos que no ocorrers distorgio. Figura 13.24 2K (Exemplo 13.13) Ka 13.5) TENSOES E CORRENTES DE COMPENSAGAO OU OFFSET Lembre-se de que no Capitulo 12 uma das caracterfsticas ideais do amplificador operacional é que ele tem tensio de saida zero quando as duas entradas so 0 V (aterradas), Esta caracteristica € particularmente importante em aplicagdes em que estio envolvidos sinais cc ou de baiza freqliéncia. Se a saida nao for zero quando as entradas forem zero, entdo a safda nio estar em seu nivel ce correto, quando as entradas estiverem com nivel ce diferente de zero. © valor real da tensdo de safda quando as entradas so zero 6 chamado de tensio de compensagio ou caffset da saida, ou ainda, tensdo de ajuste da safda. A tensio de compensagio, ou offset de safda, & muito parecida com o nfvel de polarizago ce na safda de um amplificador convencional em que ela é somada a qualquer variag30 de sinal que ocorra ali. Se um amplificador operacional for usado apenas com sinais ca, ele pode ter um acopla- ‘mento capacitivo, se necessério, ou outro qualquer para bloquear a componente ce representada pela compensago ou offset. Contudo, os capacitores podem ser de dimensdes impraticavelmente grandes, se forem envolvidos niveisVolume If Cap. 13 Teoria do amplificador operacional___63 dle baixas freqléncias ¢ baixa impedincia. Além disso, deve estar sempre presente um caminho ce entre cada entrada ¢ o terra para permitir a circulagao da corrente. Valores pequenos de compensagio ou offset, da ordem de alguns milivolts, podem ser ignorados se as variagGes de sinal em questio forem muito altas. Por outro lado, em tuma aplicagdo freqliente que exija preciso dos amplificadores operacionais, para 0 processamento de sinal com alta preciso em baixos niveis e baixas freqléncias, é crucial que se faga uma compensagdo ou offset, com valores ito baixos, nessas situagOes. Os fabricantes geralmente nao especificam 0 valor da tensio de compensagao de safda porque, como veremos, o nivel de compensaggo depende do ganho em malha fechada que o usurio projeta na escolha dos Valores dos Componentes externos. Por outro lado, as compensagdes das entradas sio especificadas, ¢ os projetis- tas podem usar esses valores para calcular a compensagdo da saida resultante de uma determinada aplicagdo. As tens6es de compensagio de saida resultam de dois fendmenos distintos da entrada: as correntes de polarizagio das cntradas e a tensio de compensagio ou offset de entrada. Usaremos o teorema da superposigio para determinar Contribuigto de cada um desses efeitos na entrada em relagio a tensio de compensagao de saida. Corrente de Compensacaio ou Offset da Entrada No nosso estudo dos circuitos amplificadores diferenciais, no Capitulo 12, ignoramos as correntes da base porque clas apresentavam um efeito desprezivel nos tipos de célculo de nosso interesse. Sabemos que um certo valor de corrente cc deve circular pela base quando um transistor for polarizado corretamente. Embora pequena, esta cor- rente circula pelo resistor externo em um citcuito amplificador que produz uma queda de tensio ce na entrada, aque, por sua vez, cria uma tensio de compensaclo ou offset, Para reduzir o efeito das correntes de polarizacio, ¢ sonectado um resistor de compensacdo R, em série com o terminal da entrada nio-inversora (+) do amplificador. (Re deve proporcionar um caminho para o terra, de modo que se um sinal for acoplado eapacitivamente & entrada “+, R, deve ser conectado com a entrada +e o terra.) Vamos mostrar agora que a escolha correta do valor de R, minimizaré a tensio de compensagdo de saida provocada pela cortente de polarizagdo. A Figura 13.25 mostra as correntes de polarizagoes 1; © 1 que circulam pelos terminais + ¢ ~ de um amplificador operacional, quando 0 Sinal de entrada for aterrado. Embota as correntes de polarizag2o possam realmente circular, entrando ou saindo dos terminais, dependendo do tipo de circuito da entrada, por motivo de conveniéncia iremos supor que os sentidos io de acordo com © que & mostrado na figura 13.25, e que os valores sio sempre positivos. Essas suposigies nfo Afetarao nossas dltimas conclusées. A figura mostra também o resistor de compensagio R, conectado em série a0 © terminal +, Observe que esse circuito aplica-se {anto & configuragao inversora quanto & no-inversora. |A Figura 13.26(a) mostra o circuito equivalente da Figura 13.25. Nessa figura, as correntes de polari- zagio so representadas por fontes de corrente com resisténcias R, ¢ R.. A Figura 13.26(b) mostra 0 mesmo Circuito quando as fontes de corrente forem substituidas por suas fontes de tenslo de Thévenin equivalentes. Figura 13.25 CCorrentes de polarizagio de entrada Ife J que circulam quando os dois sins de entrada so aterrados. R, é tum resistor de compensagio usado para reduzir 0 efeito das eotrentes de polarizaglo sobre a compensagao (offset) da saida64 ___Dispositivos ¢ Cireuitos Bletrénicos Cap. 13 Volume It Usando a Figura 13.26(6), podemos aplicar 0 teorema da superposigfo para determinar a tensio de compensag#o de safda provocada por fonte de entrada agindo isoladamente. Conforme ilustrado na Figura 13.27(a), 0 amplificador age como ym inversor quando a fonte conectada na entrada + for curto-cireuitada com 0 terra, Portanto, a saida devido a gh & (13.52) Figura 13.26 x Circuito equivalente para a Figura 1325, Figura 13.25 a (©) Cait equivalete para () quando as fonts de corente So setuid por sus equalenes de Thevenin. Quando a fonte conectada ao terminal ~ for curto-circuitada com o terra, a configuragio do amplificador seri nfo-inversora, de modo que a saida devida a IR, 6 sn Combinando as equagées 13.52 © 13.53, obtemos 2 tensdo de compensagio total de safda devida a corrente de polarizagdo, que designamos por Vil), como y, (13.53) Voslly) = TER. «a3.s4)Volume If Cap. 13 Teoria do amplifcador operacional __ 65. (oy Quand eda nioinvenor for toads, 0 umplifendor inverter ex fo sork de % a +R & Vag eR ony (0) Quando a entrada iaversora foe atecrada, 0 atplificado ado-inversr tek wm, amo de + RVR Figura 13.27 [Aplcasdo do teorema da superposigo para determina a tensfo de compensacto de sada devida a cada foute na Figura 13.2606). Dependendo do termo de maior valor, no lado esquerdo da Equago 13.54, Vos(ly) pode ser positive ou negativa, Porém, 0 sinal de Vog(l,) & 0 de menor interesse, visto que a tensio de compensagio negativa ¢ We indesejével quanto a tensdo de’ compensagio positiva. Nosso real interesse & encontrar um modo de minimizar © valor de Vonll,). Para isto, vamos fazer a suposigao razodvel de que as duas entradas sio aproximadarerte casadas € que, como conseqlgncia, elas devem ter correntes de polarizacio iguais: fap: Substituindo Iyp por /; € Ij na Equacao 13.54, obtemos Vols) = fg] Re SE \— 8 (13.55) R, y So a expressio entre colchetes na Equagio 13.55 fosse igual zero, terfamos tensio de compensagio zero, Para calcular 0 valor de R, que alcangasse tal propésito, farfamos a expressio entre colchetes igual a zero. resolveriamos para R.! 43.56)66 ___Dispositivos ¢ Cireuitos Eletrinicos Cap. 13 Volume It ‘A Equacio 13.56 revela a importancia do resultado de que a compensaedo de saida devida as correntes de polaricagao pode ser minimizada por meio de conexdo de um resistor R., tendo o valor de Ry li Ry em série com a entrada néo-inversora, Este método de compensacao de saida 6 vilido para as duas configuragdes, inversora ¢€ nio-inversora. Observe que falamos que a compensaeio pode ser minimizada usando-se essa solugdo, em ver de fazer com que ela seja exatamente zero, porque a solugio € baseada na suposigo de que [j= Jj, que pode no ser totalmente vélida. Podemos caleular o valor exato de Vos(F,), quando R, = R, ll R, substituindo este valor de R, na Equagdo 13.54, onde a suposigio nfo prevalece: B+ R Villy) = 1508, 1 w(t is RR Uj - aR, 3.37) A Equagao 13.57 mostra que a tensdo de compensasio € proporcional A diferenca entre Ij e J quando R, R, IIR. Como as entradas em geral so razoavelmente bem casadas, a diferenga entre [je Iz é muito pequena. A equagto confirma 0 fato de que Vis serd zero se Jj fot exatamente igual a Ij. A grandeza Ij — i; 6 chamada de corrente de compensagdo de entrada, e & sempre encortrada nas especificagdes dos fabricantes. Lembre-se de que cla é realmente uma diferenca de correntes. Representando a corrente de compensagio de entrada 1 ~ Iz pot I, temos, pela Equagio 13.57, Vodly) = I,Ry quando R, = R, IR, 13.58) O valor de Vos(t,) pode ser positivo ou negate, dependendo da inequagéo Ij > [ou vice-versa. A niio Ser que sejam medidas, dificlmente saberemos qual das correntes seré a maior, de modo que uma forma muito ttl dda Equagio 13.58 € Woslla) = Ui) R, quando R, = Ry Ry (13.59) Os fabricantes sempre especificam um valor positive para J,. Portanto, ele ¢ mais bem interpretado ‘como um valor absoluto neste caso, ‘A Equagio 13.59 mostra que a compensagdo de saida é diretamente proporcional ao valor do resistor de realimentagio Ry . Por esta razio, devemos usar valores pequenos de resisténcia quando a compensagao for uma consideragio critica. Contudo, para obter um valor alte de ganho de tensio, quando R, tiver um valor pequeno, Possivelmente serio necessérios valores impraticavelmente pequenos para R, considerando que o amplificadot ode sobrecarregar a fonte de sinal que o aciona. Em qualquer caso, ganhos em malha fechada de valores altos sto prejudiciais em relacdo ao outro aspecto da tensdo de compensacio, conforme veremos no nosso estudo a seguir. Outra especificagio comum dos fabricantes ¢ chamada simplesmente de corrente de polarizacao de entrada, Iy, Pot convengio, I, & a média de If ¢ Iz ithe 2 (13.60) Jy € tipicamente muito maior que 1, porque fy é da mesma ordem de valor de If € Fj, enquanto 1, & a diferenga entre as duas. Dados os valores de I, € J. podemos calcular 1; ¢ Jj, desde que se conhega qual delas é @ maior. Se 1 > Ij, entioVolume H Cap. 13 Teoria do amplifcador operacional___ 67. Iy + 05 M, 05 us [> 3.61) Se Ij > Ij. 08 sinais + ¢ - entre os termos na Equagio 13.61 estio trocados. A prova dessas relagbes esté no Exercicio 13.44 no final deste do capitulo. Exemplo 13.14 |As especificagées para o amplificador operacional na Figura 13.28 declaram que a corrente de polatizagio 6 de 80 nA, e que @ corrente de compensagdo de entrada é de 20 nA. Solugdo L 2 Figura 13.28 (Exemplo 13.14) Figura 13.29 © efeito da tensio de compensagio de entrada, V,, € 0 mesmo que uma fonte ce teria se fosse conectada em série com uma das entradas, Caleule o valor étimo de R,. Calcule o valor da tenséo de compensagio de safda devida as correntes de polarizagio quando R, for igual ao seu valor étimo. Supondo que Jj > Ip, calcule o valor da tensio de compensagio de saféa quando R, = 0. Pela Equagio 13.56, R, = Ry li R= (10 KO) I (100 KO) = 9,09 KO. Pola Bquagdo 13.59, [V gly) = IR, (20 x 10°)(100 x 10°) = 2 mV. ‘Quando R, = 0, a Equagdo 13.54 fica sendo Vos(T,) =~ fj, Pela Equagio 13.61, 1 = ly ~ 05h, = (80 nA) ~ 0,5(20 nA) = 70 nA. Portanto, 0 valor da tensio de compensagio quando R, = 0 6 WVglIg) = (10 X 10°)(100 X 10°) = 7 mV. Vemos assim que a omissio da resisténcia de compen- sagio € maior que 0 dobro do valor da tensdo de compensagéo. 0 Ka 10a et6 Dispositivos e Cirewitos EletrOnicos Cap. 13 Volume It Tensao de Compensagao de Entrada Outro fendmeno na entrada que contribui para a tensio de compensagfo de saida é a diferenga de potencial gerada internamente por causa da imperfeigio no casamento dos transistores. Este potencial pode ser devido, por exemplo, a diferenga entre as quedas Vz- dos transistores no estégio diferencial de entrada de um amplificador com BIT. Denominada de tensio de compensagao de entrada, 0 efeito liquido dessa diferenga de potencial é equivalente & uma pequena fonte de tensio cc conectada a uma das entradas. A Figura 13.29 mostra o circuito equivalente de ‘um amplificador com seus sinais de entrada aterrados e sua tensio de compensacao de entrada, V,,, representada como uma fonte ce em série com a entrada nfo-inversora, O efeito & 0 mesmo se conectada & entrada inversora ou nfo-inversora. A polaridade da fonte é arbitréria, porque as compensagiies de entrada e de safda podem ser tanto positivas quanto negativas. Repetindo, este € o valor da compensagio que nos interessa. A partir da Figura 13.29, toma-se evidente que a tensio de safda, quando a entrada ¢ V,,, € dada por i, +B, Vaal aoe le Fe (13.62) onde Vos(l,) € a tensio de compensagto de saida devida a V,,. Observe que o resistor de compensagio R, est mostrado na Figura 13.29, a fim de manter circuito sompleto, mas ele nio afeta a compensagiio de safda devida Vi. A Equagio 13.62 mostra que a compensagao de entrada € aumentada na saida por um fator igual ao ganho em malha fechada do amplificador néo-inversor, conforme jé era esperado. Se 0 amplificador funcionar em malha aberta, © valor muito alto do ganho em malha aberta, agindo sobre a tenso de compensagao de entrada, poderd Jevar o amplificador a um de seus limites de tensic de safda. Portanto, & importante que 0 valor de V,, seja extremamente pequeno em qualquer aplicago ou medida que exija um amplificador em malha aberta. ‘A Equaco 13.62 € valida também para um amplificador na configuragio inversora, De fato, para uma grande variedade de configuragées de amplificadores, & verdade que VoslVia) = Vid B (13.63) onde B é a taxa de realimentagéo. Exemplo 13.15 As especificagdes para amplificador no Exemplo 13.14 declaram que a tensio de compensago de entrada é de 08 mV. Calcule a compensacao de saida devida a esta compensagio de entrada, Solugdo, Pela Equagio 13.62, yy ey PER e102 yy LAK) + HOOK) _ gg a Yolo) = Vo —> = (08 x 10° V) io 88mV Tensao de Compensacao de Saida Total Jé vimos que a tensio de compensacio de saida & uma fungio de duas caracteristicas de entrada distintas: as correntes de polarizagio de entrada e a tensio de compensagdo de entrada. Pode ser que as polaridades das ‘compensagdes causadas por essas duas caracteristicas sejam tais que elas tendem a se anular. Obviamente, no podemos depender dessa feliz circunstincia, de modo que uma boa regra pritica de projeto é supor uma situagoVolume It Cap. 13 _ Teoria do amplifcador operacional oo de pior caso, em que as duas compensagGes tenham as mesmas polaridades para que uma reforce a outra, Podemos invocar o teorema da superposigdo e concluir gue a tensio de compensagdo de saida total é a soma das compen- sages causadas pelos fenmenos individuais na entrada, mas para a situagao de pior caso, supomos que a compensagio total € a soma de seus respectivos valores: Waal = Wos (lg + Mos Vio)! (0 pior caso) (13.64) onde Vos € a tensio de compensagao de saida total Exemplo 13.16 (© amplificador operacional na Figura 13.30 tem as seguintes especificagbes: corrente de polarizagio de entrada = 100 ni, corrente de compensagao de entrada = 20 nA; ¢ tensio de compensagao de entrada = 0,5 mV. Calcule a tensio de compensagéo de safda no pior caso. (Considere as duas possibilidades, fj > Tp, ¢ vice-versa.) Solugdo, Verificamos primero se 0 resistor de 10 © em série com a entrada nao-inversora estabelece @ aloe ctano do resistor de compensagio: R, IIR, = (15 KO) II (75 KO) = 12,5 KO, R, = 10 KO nko estabelece o valor Giimo e devemos usar a Egungao 13.54 (para determinar Vog(J,). Supondo primeiro que 1; > Zjy temos, pela uagio 13.61, I = Ty + O51, = (100nA) + 0,5200A) = 100A = 0,51,, = (100A) ~ 0,5(20 nA) = 900A Figura 13.30 id 0 (Exemplo 13.16) Portanto, pela Equagao 13.54, Voslly) = 15. (% x )- ly (15. 108 + 15 x 10° =a 9 yy ( te + 1S x 10" (10 x 1010 10 OTS = (90 x 10°)(75 x 10%) = -0,15mV Se Ig > Iz, entio Ij = 90 nA e Ij = 110 nA. Neste caso,70 ___Dispositivos e Cireutos Eletrdnicos Cap. 13 Volume It Hal = 00 x man» y[ BA 2 = (110 x 109)75 x 105) = -285mv Vemos que 0 pior caso ocorre pata fj > Ife, portant, temos Vo) = 2.85 mV. Pela Bquaio 13.62, Vide + Rp (15k9) + (759) ] = YB sn yy) USO + OSE) yay Vesti) Fi Os wf asin | Portanto, o pior caso para a compensacio € Vox = IVou(ly)l + Wox(Vj. = (2,85 mV) + (3 mV) = 5,85 mV. (Observe que “o methor caso” para a compensagio seria 0,15 mV.) Os valores que usamos para V,,,[,¢ J,, nos exemplos desta segiio so valores tipicos de uso geral, para os amplificadores operacionais. Existem no comércio amplificadores com valores menores de compensagio de entrada, As correntes de polarizagao nos amplificadores com FET nas entradas sio dadas na faixa de picoampére. Existem amplificadores operacionais com dois terminais préprios para a conexio de um poteneiémetro para ajustar a saida cm Q quando as entradas forem aterradas. Esta operagio é chamada de ajuste de zero ou balanco do amplificador. Porém, os amplificadores operacionais ainda estio sujeitos ao efeito de deriva (drift), no qual as caracteristicas mudam com o tempo e, particularmente, com a temperatura. Para aplicagées que exigem valores extremamente baixos de compensaedo, em que os efeitos de deriva deverio ser minimizados, hd no comér. cio os amplificadores estabilizados com pulsadores (choppers). Os pulsadotes convertem a tenso cc de compen sagdo em um sinal ca, que depois de amplificado € usaca para ajustar as caracteristicas de modo que a safda volta automaticamente em zero.? 13.6\ESPECIFICAGOES DOS AMPLIFICADORES OPERACIONAIS Nesta segio vamos examinar e interpretar um conjunto tipico de especificagées de um amplificador operacional fornccido pelo fabricante. As especificagdes mostradas na Figura 13.31 sio de um amplificador 741, um amplifi- cador operacional de uso geral muito conhecido, de baxo custo ¢ produzido por diferentes fabricantes. Primeiro devemos observar que, como em varios circuitos integrados, existem diferentes versdes de 741 disponiveis no comércio. As diferentes versdes sio identificadas pela adigio de letras como sufixos (741A, 741C etc.) e cada versio tem pelo menos uma especificagdo de funcionamento ou uma condigio de operacio que é diferente das outras. As especificagses da Fairchild que mostramos aqui usam 0 prefixo HA para identificar um produto da Fairchild, e os dados sio vélidos para as verses A741, WATAIA, HAT4IC e WATAIE. Na maioria das vezes, as vyersdes diferem de acordo com o tipo de mercado de utilizagio: militar ou comercial. As especificagoes para as verses militares so geralmente mais rigorosas que as das versbes equivalentes comerciais. Por exemplo, observe que a faixa de temperatura de funcionamento para as verses militares (A741 © HATAIA) é de ~S5° a +125*, enquanto a faixa de temperatura das verses comerciais (A741C e HAT4IE) € de 0° a 470° Revendo as especificagtes, observamos que 0s valores dos pardmetros so idénticos aos que usamos nos exemplos deste capitulo e que 0s parimetros sao representativos de um amplificador operacional de uso geral com BIT. Veja que muitos dados esto mosttados como valotes méximos e minimos. A faixa de valores é a declaragio do fabricante da variagio que pode ser prevista entre os varios tipos de CI 741. Os partimetros para os quais si0 2 NRT. Estes ciruitos costumam também ser denominads de “AUTO-ZERO™Volume It Cap. 13 _ Teoria do amplifcador operacional m ddesejados valores numéricos altos mostram um valor mfnimo, ¢ aqueles para os quais sio desejados valores hhuméricos baixos mostram um valor maximo, Por exemplo, a tensio de compensagao de entrada de um WA74] em 25° C tem um valor tipico de 1 mV, mas pode ser de até 5 mV. Os projetistas de circuitos que usam 0 741, ow {qualquer outro amplificador operacional, no projeto de um produto que ser produzido em grande escala devem usar as especificagdes de pior caso. — TATA PSE) ‘Operational Amplifier re =, coment Se wn poms Hea sera aa Opetsions robes conetuced ung tho Farce Pera pti proces tis onde fr wae fange of analog appetons. righ carmen mace olde range snd Sesanoeofialeup enacroee aie APA elo uve a 9 vo one high gah and wide range of opeating votage prove Sapo: purtorans etegrat sarering otter ana gener feodbackappioaons. No FREQUENCY COMPENSATION REQUIRED SRonroneur srorectON. Ee See tee a Sone = ors Seer Ste tat sate eames tn oe ‘Oxaput Short Ceca Duration ie np votaae Snow tag ot) Wa Package angrizan A 10 +150C ———_—_—_—_—— Figura 1331 Especificagbes pars 0 amplticador operacional HA741, (Cortesia da Fairchild Semiconductor) 3 NRT A Fairchild no existe mais, mas foi ela quem ctiou o famoso AOP 741n Dispasitivos e Cirewitos EletrOnicos Cap. 13 Volume It Equivalent ireut nae ft spots to ambertenparatra upto 70°C: Kove 2 Foray votagn estan 215 sacle mama 11°C ante na nary a Cee patty sea sp votage. fiage Filho tap andro ‘3. Shout may bot gander oes As sore feo Sag ccm emparmee75°C amber epee AATaA and sAra1e Electrical Characteristics °C ures onereise speciog arat HRTEAC characters tan [yp_[Max_| Min [yp [Max | une input OtsetVolage | = Toa 0 |s0_| [20 [60 [mv — np Otset Cure tao — [200 [ao [200° faa D nput as Curent ‘60 [500 tao 7500 |na Ves 41020 Power Supoy ejection ato VET 320 “0 vy lo [180 20180 [aw input Rimance 3_]z0 320 Ma input Cepactance 1 1 iF rset Vong A fal ay Ajustrent ange * = Vota Fare = v ‘Common Vode 7 faecton Rao Pa = 1040 eo ‘Output sho Great Covert = — ma Lage Sana Vonage Gan ZWD Vag = = 107 Oust Ressiance = 0K pat Voge Swing fee Figura 13.31 _Expecificagdes para 0 amplificador operacional HA741. (Cortesia da Faitehild Semiconductor. )continuao)Volume It Cap. 13 _ Teoria do amplificador operacional 2 BATA and ATIC {tron Gnarecteritcs (Cont) Vp = 2154.7, = 25°C unesscherwse spectec RATANC charters _[eonation eet Franses Ya = 2004 R= 20, Fowporee a= {Us ain aa | ancwen (N6a — | Sena eee I Staunton sms = p28 6 Maem spy curt ah evens ares and ok7a06 AT ar Aram cont) Tein sostcaons aol oer harange ch #8 = Ty = 125 Biaranoe ct, src traarac ares jaraie in| june Characteristic Input OfoetVage pao omen =} —— = | goons wate ‘ie a ‘Supply Voltage IV, = #10, 20: SORE ese Siecwe a Ree tOK a cepaparwageoar — fe rae Tt, = F1aee Come pane a= F125 women ee 1 Castes tom swt = 50 agg = 18 er a7earduareie 6 Noerun spy se a ene tees time ES Figura 1331 BspeificagSes para o amplificador operacional A741, (Costsia da Fairchild Semiconductr.\contnuagao)74 ___Dispositivos e Circultas Bletrinicos Cap. 13 Volume It ee ATA and pATaIC "tectricl Character a2 7 erent : Se ate : seopenic enor a tase eres 2 a ob ue Ss Se 7 S annee ep Plate iar SEE Bees : a SP, Sk — wa Se ere Input Ot Vaage a0 [av sae - a8 aoe aa Seine owns —bpeew= ecm eae ae See eee 2 S uur Short Crouk Curent 10 aa tma ‘Power Consumption NVe=se0v [MAMA Tose 435 | mw. amas — : a ‘Output Vowtage Swins \vs= =20¥. [Bs = iad ° [R= 2k 215 W eer = i Large Signal Voltage Gain \Vs==5VA,-20 - 0 awe = 224" viv ene ae ea aura ipl curert rat aes Su Sen tem Figura 13.31 Especificagdes para o ampliticador operacional HA741, (Cortes.a da Fairchild Semiconductor. \continuagéo)Volume Cap. 13 Teoria do amplificador operacional 75 Leen ee El “ypieal Perfomance Curves for yATATA and oA7AS ‘open Lop Vtage Gain output Votage Suing 082 Input Common Mede nation of ination of votage os 0 Sopot Votage Stop vorage Rincon of Supply Votage 2 i: iu i i" i #1 g — i a i * ae ea i “ypical Performance Curves for uATATE and A7A1C ‘Open Loop Voltage Gain as ‘output Vottage Sing asa Input Common Mode Fonction ot Function of Yottage a5 3 ‘Supply Votage ‘Supply Votoge Fonoton o Supply Vetage LH + ‘Common Mode Rejection ‘eanslnt Response atoaea a eae Pence Soe. | i ‘ i “ i : i Figura 1331 specificagdes para 0 amplificador operacional HATA. (Cortesia da Fairchild Semiconductor )(continuagao)76___Dispositvos e Cireuitos Eletrdnicos Cap. 13 Volume It ‘ypleal Perfomance Cures tor xA741A and A741 (Cont) Yotage Fotower Large Vottage Oftest Nu circuit ‘Signal Pulse Response ‘peal Pertrmance Cures for uATA1A, xA741,yA7ATEand wA7A1C Power Consumption Finotonot Open oop Votige Gln as Spor votage Rincon ot regney . T [pee “ Toke] ee ee cous aaa ose Fa i i Hl - Figura 1331 Especificagdes para o ampliticador operacional HA7AL, (Cortesa da Fairchild Semiconductor. \(continuagao)Volume II Cap. 13 Teoria do amplifieador operacional ———_— “Typical Performance Curves for ATAYA, uATA1,ATAYE and «A7S1C (Cont) ‘Output Voltage Swing as 2 Function of ‘Output Votiage Swing 288 {ond Resistance Function of Frequency Input Noise Voltage as 2 Input Noise Curent as a BroadBand Noise for Function af Frequency ‘Various Bendwiaths ‘ypieal Performance Curves for A741 and mA7S1 ‘Output short-cut Ingutas Curent 8 Input Rositnce a8 @ Serontas = Poneson of Roneson ot Freon o fen fompertre Ibert fempersture Smolen empertre “ eras] I Figura 1331 Especficagdes para o amplificador operacional A741, (Cotesia da Fairchild Semiconductor (continuag do)78___Dispositivos ¢ Cireuitos tetonicos Cap. 13 _Yolune It ————ui._..£._.. “ypcal Performance Curves for sATAIA and ATA (Cnt) Input feet Curent 82 Power Consunptin 2 Frequency Character a 8 Rincon of Fincton of Funeson of ‘mbit Tomperture ‘bln emperors ‘Ambient Temperstre h ao Pretvdel r “plea! Peormance Cuves for uA7A1E and wATAKC Input ia Current a 8 Input eet Curent asa Rineson of Rincon ot ‘ible! Fmpertre ‘Ambient Trmparature wl re i i : 21 2 i i i eee eacgnaenaeenege Power Consumption 98 4 ‘Output shor circuit Curentasa Frequency Characteristic as a Fincton of neon of Futon ot Ambient Tempeatre ‘mbit empire ‘Ambient Temperature ' 4 i i : 5 ae Figura 13.31 Especiticagdes para o amplificador operacional A741. (Cotesia da Fairchild Semiconductor )(continuagao)Volume 1 Cap. 13 Teoria do amplificador operacionat 79 Observe que as especificagdes incluem valores para a CMRR em decibéis. A CMRR para um amplifi- cadot operacional é definida exatamente como foi demonstrado para os amplificadores diferenciais no Capitulo 12. Muitas especificagdes variam com as condigées de funcionamento, tais como freqliéncia, tenstio de ali- mentagio ¢ temperatura ambiente. As variagdes tipicas sto mostradas em gréficos acompanhados de valores lis- tados. Exemplos importantes que 0 projetista deve saber ineluem o seguinte: 1. 0 ganho em matha aberta para o HA7AI eleva-se de 90 db a 110 db aproximadamente, € a tensto, da fonte varia de 2 V a 20 V. Quanto menor o valor da tensio de alimentagdo, menor também 0 valor do ganho em malha aberta, 2, Acima de 100 Hz, a CMRR do HA7AIE cai a taxa de 20 db/década, que € um comportamento tipico da CMRR de um amplificador operacional. 3. A largura de faixa em matha fechada do A741 diminui Tinearmente com 0 aumento da tempera- tura ambiente, Seu valor a 120 °C € de cerca de 80% de seu valor a 20°C. Exemplo 13.17 Supondo as condigdes de pior caso a 25°C, determine o seguinte, considerando o circuito com amplificador opera- cional WATA1, mostrado na Figura 13.32: Figura 13.32 13ska (Exemplo 13.17) m1 " 1, a largura de faixa em matha fechada; 2, a freqiiéncia maxima de funcionamento quando a entrada for de 0,5 V de pico senoidal; € 3. a tensiio de compensagao de saida total IV. 1. Pela Equagio 13.38, BWe, = fig. © gréfico denominado “Open Loop Voltage Gain as a Function of Frequency” (“Ganho de Tensio em Malha Aberta como uma Fungio da Freqiéncia"), nas espe- cificagdes do WA741, revela que a freqliéncia em ganho unitério & de cerea de 1 MHz, Pela Figura 13.32, R, 2600 +R” (aKa + aseKm ~ °° Portanto, BWo, (1 MHz)(0,08) = 80 kHz,80 ___Dispositivos e Cireutos Eletrénicos Cap. 13 Volume It 2. Pela Equagio 13.44, a freqiéncia maxima de funcionamento sob a limitagao da taxa de inclinagao € Aims.) As especificagdes mostram a taxa de inclinago como sendo de 0,5 Vis. Pela figura, 0 ganho em ‘malha fechada da configuraglo inversora € Portanto, o valor da tensfio de pico na saida é K = (0,5)(11,5) = 5,75 V. Logo, 5 x 10° V/s Silent.) 2n(5,75) V = 13,84 kHz Como f, (méx.) < BWe,, a freqiiéncia maxima de funcionamento para uma entrada de 0,5 V de pico 6 13,84 kHz. 3. Ry IIR, = (12 kQ) I (138 kQ) = 11 KO. Portanto, o resistor de compensagao tem seu valor Gtimo podemos usar a Equacio 13.59 para determinar a compensagao de saida devida As correntes de polarizagdo: IVps(Ip)l = Ul,IR- As especificagées do KA741 listam 0 valor méximo da cor- rente de compensagao de entrada como sendo de 200 nA. Logo, IVs(ls)nix, = (200 X 10°)(138 X 10°) = 27,6 mv. As especificagdes listam 0 valor maximo da tensdo de compensago de entrada como sendo de 5 mV. Portanto, 2,5 mV ay (eth (138kQ) + (12 kQ) Walt = vl % ) oaw| ae Finalmente, Voslyige eso = (27,6 mV) + {62,5 mV) = 10,1 mV, Observe que o 741 tem um par de pinos que permite a conexo de um potenciémetro para anular a compensagio (ajuste de zero), Exemplo 13.18 Use 0 PSpice ¢ a biblioteca do PSpice para verificar o valor da largura de faixa em malha fechada calculada no Exemplo 13.17 para o amplificador operacional 741, Suponha que a entrada seja de O.1 V ca,Volume It Cap. 13 Teoria do amplficador operacional 81 Figura 13.33 © vec! (Exemplo 13.18) anv 4) oF aK 3 eo © eo me a voc? i Ge xaos 318 VETO Ac Ov veci 40 15V vec2 0 § 15V RI 2 2K RE 2 6 133K Re 30 IK XI 3.245 6 UAM LB) ‘AC LIN 1 SOKHZ SOKIZ PRINT AC VO) END Rt Rk vt oav| f by 2) ma © Solugdo. 0 circuito para 0 PSpice 0s arquivos de entrada do circuito estio mostrados na Figura 13.33. Observe que 0 subeircuito X1 especifica o nome UA741 para o subcircuito armazenado na biblioteca do PSpice (veja o Apéndice ‘A, Seo A.17). (Se for usada uma versio mais nova do PSpice, a declaragdo .LIB deve ser escrita como LIB EVALLIB,) Conforme mostrado no Exemplo 13.17, 0 valor do ganho em malha fechada é de 11,5. Portanto, a tensao de safda na faixa média é lA,Je,, = 11,5(0,1 V) = 1,15 V. No corte, a tensio de safda deve ser de 0,707(1,15 ¥) = 0813 V. Para verificar os céleulos do Exemplo 13.17, a freqléncia de simulagao é ajustada em uma largura de faixa te6rica de 80 kHz, na qual a tensio de saida deve ser préxima de 0,813 V. A execugio do programa revela que a tensio de safda em 80 kHz é de 0,822 V, diferente apenas 1,1% de 0,813 V. EXERCICIOS a. Yq = 120mV ce; be vj, = OSsenarVs ea e.My, = 72,5 V 6c Amplifcador Operacional Ideal a. yy, = 4 senor Vs 13.4. Calcule a saida do amplificador operacional ideal mostrado na Figura 13.34 para cada um e dos seguintes sinais de entrada: 0,8sen (ox + 75°)V.$2____Dispositivos¢ Cireutos Eletronicos Cap. 13_Volume It sek 13.6. A entrada do amplificador operacional rmostrado na Figura 13.35 € de 0,5 V rms. Cal- cule o valor rms da saida para cada uma das 1sk0 seguintes combinagées de valores de resistores: : a R= R= 10K * Db. R, = 20KO, R, = 100K2; oy Ry = 100kQ, R, = 20k2; Figura 13.34 a. Ry 108, (Exeroicio 13.1) : 13.2. Suponha que a resisténcia de realimentagdo no Exereicio 13.1 seja 0 dobro do valor a resistén- cia de entrada seja a metade. Calcul a saida para cada um dos seguintes sinais de entrada: a. 60,5 mV ce; b. vj, = 500sen or nV; Go vg = 0,16 + sen or V5 Figura 13.35 iio 136 vy, = —0.2sen (or ~ 30°)V. a 1333, Calcule a comente no resistor de realimentagio 13,7. Repita o Exercicio 13.6 para cada uma das se- para cada parte do Exercicio 13.2. _guintes combinagdes:~ 134, 0 amplificador no Exereicio 13.1 € acionado por a. Ry = 125kQ, R, = 1M9 uma fonte de sinal cuja resisténcia de saida é de 40 KQ. A tensiio da fonte é de 2,2 V rms. Qual é BR, = 2040, Ky = 47k; © valor ms da tensio de saida do amplificador? eR, 135. Projete um circuito inversor com um amplifi- cador operacional que fomega uma tensio de Cae saida de 10 V rms quando a entrada for um Supondo um amplificador operacional ideal, sinal de 1 V rms, originado pala resistencia de caleule a tensio na carga v, na Figura 13.36. 10 kO da font. coro Figura 13.36 (Exercicio 138) 2010 0%Volume I Bo Supondo um amplificador operacional ideal, calcule a tensio na carga v, em cada parte na Figura 13.37 Cap. 13 Teoria do amplificador operacional__83. Figura 13.37 (Exercicio 13.9) Segdo 13.2 Teoria da Realimentagao 13.10. Um amplificador operacional com um ganho - em malha aberta de 5.000 é usado em uma configuragio nao-inversora com um resistor de realimentagio de 1 MQ, Para cada valor de Ry dado, calcale o ganho em malha fechada se 0 amplificador for ideal e calcule o valor real do ‘ganho em malha fechada. a y= 5 KO; b. Ry =20KQ eR, = 100 kQ 13.11. Repita o Exereicio 13.10 quando 0 ganho em ‘malha aberta do amplificador aumentar de um fator de 2. 13.12. 13.13. 13.14. Um amplificador operacional deve ser usado em uma configurago ndo-inversora que tem um ganho em malha fechada de 800. Qual deve ser o valor minimo do ganho em malha aberta do amplificador se o ganho em malha Fechada real for de pelo menos 799? © amplificador operacional no Bxercicio 13.10 tem uma resistencia diferencial de 40 kQ e uma resistencia de saida de 90 Q. Calcule a entrada em matha fechada © a resisténcia de safda para cada um dos valores de R, listados, Um amplificador operacional tem um ganho fem malha aberta de 10* uma resisténcia de saida de 120 Q. Ele deve ser usado em uma configuraglo niio-inversora para uma aplicagio cuja resisténcia de safda em malha fechada nao “passa de 1 Q Qual € 0 ganho em malha fechada méximo que © amplificador pode ter?aw Dispositivos ¢ Cireuitos EletrOnicos Cap. 13 Volume Ht 13.15. Demonstre a Equagio 13.28 a partir da b, qual deve ser o valor mfnimo do ganho em Equagao 13.27. malha aberta? (Sugesido: Utilize 0s valo- res dos ganhos.) 13.16, Um amplificador operacional tem um ganho ‘em malha aberta de 5.000, Ele é usado em uma 13.20, © amplificador operacional mostrado na Figura configurago inversora com uma taxa de reali- 13.40 tem ganho em malha aberta de 8.000 - mentagio de 0,2. Qual € o valor de seu ganbo resisténcia de saida de 250 © em matha aberta. ‘em mala fechada? Caleule 13.17.10 amplificador operacional na Figura 13.38 a, a resistincia de entrada em malha fechada; e tem umn ganho em malha aberta de 5 * 10. De. seghe um diagrama de bloco do modelo de re alimentagio para a configuragio mostrada. Nomeie cada bloco com os valores numéricos b. a resisténcia de saida em malha fechada, exatos psa asa Figura 13.40 L GExervicio 13.20) Figura 13.38 a er Segdo 13.3 (Exerecio 13.17) _ Resposta de Fregiténcia 13,18. Mostre que 0 modelo de realimentago apre- 13.21, Um amplificador operacional tem um produto sentado na Figura 13.39 & equivalente 20 ganho-largura da faixa de 5 x 108 e um ganho apresentado na Figura 13.12. em malha aberta de 20,000. Em que valor de freqiéncia o ganho em malha aberta seré igual — a 14142? ele 13.22. Em relagdo ao amplificador operacional no Exereicio 13.21, a, em que valor de fregiéncia © ganho em malha aberta seré igual a 0 db; € Figura 13.39 b. qual é 0 valor do ganho em malha aberta (Exereicio 13.18) na freqiéncia de 2,5 kHz? (ow 1m amplificador operacional deve ser usado 13:23. O amplificador operacional na Figura 13.41 fem uma configuragio inversora com resisténcia tem uma frequéncia de ganho unitério de x de realimentagéo de 100 Ke resisténcia de 1,2 MHz. entrada de 2 kQ. Se o ganho em malha fechada ; no puder ser menor que ~49,5, © ee co! da largura de faixa em eee b. Qual 60 valor do ganho em malha fechada cem 600 kHz? 13.24, Um amplificador operacional com produto ganho-largura de faixa de 8 x 10° deve serVolume Ht Cap. 13 Teoria do amplificador operacional as uusado em uma configuragio no-inversora ‘como um amplificador de dudio (20 Hz-20 kHz). Qual é 0 valor maximo do ganho em malha fechada que pode ser obtido do amplificador nessa aplicagio? Um amplificador operacional tem um ganho em malha aberta em cc de 25 x 10* e freqiiéncia de corte em malha aberta de 40 Hz. Ele deve ser usado em uma con- figuragdo inversora para amplificar sinais de até 50 kHz. Qual € valor maximo do ganho em malha fechada que pode ser ob- tido do amplificador para essa aplicagio? 95k9 Figura 13.41 (Exereicio 13.23) 13.26. © amplificador operacional na Figura 13.42 tem freqléncia de ganho unitério de 2 MHz. a. Qual é 0 valor da largura de faixa em malha fechada? b. Qual é 0 ganho em malha fechada em 2 MHz? Figura 13.42 (Exereicio 13.26) 13.27, Cada um dos amplificadores operacionais na Figura 13.43 tem freléncia de ganho uunitério de 750 KHz. Qual € 0 valor aproxi- mado da freqéncia de corte superior do sis tema em cascode? Segao 13.4 Taxa de Inclinagéo (Slew Rate) 13,28. Qual 6 a taxa de variagdo, em volts/segundo, de uma forma de onda triangular que varia de 0.V a5 Ve que tem freqléncia de 10 kHz? 13.29, Qual é a taxa de inclinago minima necessétia para um amplificador de gaho unitétio que deixa passar, sem distoreo, a forma de onda de entrada mostrada na Figura 13.447 Figura 1343 (Exereicio 13.27) 13.30, Repita o Exercicio 13.29 se o amplificador es- tiver em uma configuragdo nfo-inversora com R, = 50 kQe Ry = 100 kO. 13.31. Um amplificador inversor tem taxa de incli- nagio de 2 Vijis. Qual € o valor méximo de ganho em malha fechada que ele pode ter, sem distorgio, da forma de onda de entrada ‘mostrada na Figura 13.442 Se = fu m\ 6 g.lil og We lee h=T ‘lee op Ge do 6686 Dispositivos ¢ Cireutos Eletrénicos Cap. 13 Volume It volts Figura 13.44 (Exereicio 13.29) 13.32, Um amplificador operacional tem taxa de incli- nagio de 2 Vis. Qual € a amplitude méxima de pico que um sinal de 1 MHz terd sem ex- ceder a taxa de inclinagio, quando o ampifi- cador for usado em um circuito seguidor da tensio? 13.33, Qual 6 © valor minimo da taxa de’ inclinago exigido de um amplificador operacional cuja safda deve ser de pelo menos 2 V mms sobre uma faixa de freqiéncia de audio? 13,34. © amplificador operacional mostrado na Fi- gura 13.45 tem taxa de inclinagao de 1,2 Vip Determine se a saida serd distorcida devido & limitagio da taxa de inclinagdo quando a en- trada for um dos seguintes sinais: vj = 0.7 V rms em 30 kHz; y, = 1,0 V rms em 15 kHz; v, 0,5 V rms em 40 kHz; ¢ v, = 0,1 V rms em 20 KHz, Se ocorrer distorgiio, determine os Sinais responséveis. ee = 92 Vag oka tbs 20k as L Stee 2'0,aby Figura 34s G>T TARDE = 7, aK (Exereicio 13.34) 13.38. Se ocorrer distorg3o no Exercicio 13.34, en- contre um meio de corrigit sem ser pela mudanga dos sinaig de entrada. 13.36. © amplificador operacional mostrado na Fi- gura 13.46 tem taxa de inclinagio de 0,5 Vitis e freqliéncia de ganho unitério de 1 MHz. Cal- ‘cule a freqiiéncia méxima de uma onda senoidal de 0,2 V rms que pode ser amplificada sem Aistorgao. 10040 rox . Figura 13.46 (Exenicio 13.36) 13.37, Para que valor do resistor de realimentagio poderia mudar, no Exercicio 13.36, se houves- se necessidade de que a freqiéncia maxima fosse de 50 kH2? We. y t= 9,658 13.38, Se a entrada do amplificador, no Exercicio REM 13.36, for uma onda triangular com variagGo de =1 Va +l V de pico e com freqiiéncia de 1 KHz, determine se havera ou nao distoredo. 3% 13.39, Se a entrada do amplificador no Exercicio 13.36 for uma rampa que aumenta de -0,5 Va +15 V ‘em 2,5 Us, determine se ocorreri distorgzo. Segdo 13.5 Tenses e Correntes de Compensagéo ou Offset 13.40. O amplificador operacional mostrado na Figura 13.47 tem Jj = 100 nA e 5 = 80 nA. Se Ry = R,= R, = 20 kO, caleule a tensio de compen: sigio de saida para as correntes de polarizagio~ 13.41, Calcule o valor 6timo de R, no Exercicio 13.40 € repita 0 exercicio usando esse valor.Volume It Cap. 13 Teoria do amplifcador operacional 87 % ska % 2K0 a S00 2 owe ce Figura 13.47 Figura 13.48 (Pxercicio 13.40) 13.42. 1343, 13.44, ee oF ecu ‘Um amplificador operacicaa tom coments de, Compentagde de entrada de 50 nA" Bie ae fer usndo em tna apicgdo de ampliicadr invertor em ape « temo de compenagto ée tatde devda be correntes de poleizagto nfo txcede 2 10 iV. Se 0 amplifendor deve ape. Senta uma inpedinea de pelo menos 40 KO. para a fonte de sinal que o-aciona, qual é o Valor méximo permitido para o ganho em malha fechada do amplificador? Um amplificador operacional”com corrente de compensagio de entrada de 80 nA deve ser usado em uma aplicagio de amplificador nio-inversor em que a tensio de compen- sagao de saida devida as correntes de polar zagio nko exceda a 5 mV. O valor de R, 6 de 10 kOe 0 amplificador deve ter um ganho em malha fechada com 0 maior valor possivel. Projete o circuito e calcule sew valor de ganho de tensio. Dado [y= (Ij + Ig)/2e Ml = Ug — Ipl, resolva estas equagdes simultaneamente para mostrar que fa, quando I > Ij, f= Ip + 05 Ul € fy = Ip = 05 Ui & b. quando Ij < Ip I = fy - 0.5 Use l= ly + 0,5if,| (Sugestdo: Quando Ij > Ig, Uj ~ Il = Tj ~ fp (1345/0 amplificador operacional na Figura 13.48 tem J, = 100 nA e If, = 50 nA. Qual € 0 valor maximo posstvel de IV (T,)? (Exereicio 13.45) 13.46, 13.47. 13.48, Figura ‘Um amplificador operacional tem tensio de compensagio de entrada de 1,2 mV. Ele deve set usado em uma aplicagio de um amplifi cador inversor em que a tensio de compen- sagt de saida devida a V,, nfo possa exceder a ‘6 mV. Se o resistor de realimentacio for de 20 KO, qual seré o valor minimo permitido para RD A tensio de compensagio de entrada de um amplificador operacional usado em um circuito seguidor da tensfo é de 0,5 V. Qual é o valor de Wes? © amplificador operacional mostrado na Figura 13.49 tem Ui, = 120 nA e IV,,| = 1,5 mV. Cal- cule a tensio de compensagdo de safda para 0 pior caso, 12840 1349 (Exereicio 13.48) 13.49. © amplificador operacional na Figura 13.50 tem /, = 100 nA, ij! = 30 nA e lv, = 2 mV. Caleule 0 valor de Wo88 Dispositivos e Cirewitas EletrOnicos Cap. 13 Volume If soko igura 13.50 (Exereicio 13.49) Segdo 13.6 Especificagées dos Amplificadores Operacionais 13.50, Usando as especificagdes do amplificador operacional 741, determine: fa. a taxa de inclinagio minima do HAT41E a 25 °C; b. a excursio da tensio de safda do ATIC 2 70°C quando a fonte de alimentacdo for de 15 V; €. a corrente de polarizagao de entrada do HAT4LA a temperatura ambiente de 60 °C; 4, a corrente de compensagio de entrada do HA741 a temperatura ambiente de 0 °C. 13.51. Usando as especificagdes do amplificador operacional 741, determine: a, a tensio de compensagéo de entrada maxima do HAT41A a 25°C; b. a CMRR do HATAIC a 10 kHz; €. a corrente de compensagio de entrada do HAT4IE a 25 °C quando a tensio de ali- -mentagao for de 10 V; ¢ 4. a largura de faixa em matha fechada do HATAI a 100 °C, se sua langura de faixa em maha fechada @ 20 °C for de 40 kHz 13.52, Usando 0 HATAIA, projete um circuito inver sor com um amplificador operacional conside- rando 0 seguinte critério a 25 °C: a a 13.53. Fa a ganho de tens’o em maha fechada ‘maximo posstvel; 1b, largura de faixa em maha fechada de pelo ‘menos 20 kHz; ‘e. tensfio de compensagdo de saida de 50 mV para 0 pior caso; € 4. resisténcia de entrada minima de 10 kO. ‘Usando 0 HA7IC, projete um circuito amplifi- ceador operacional néo-inversor considerando 0 seguinte critério a 25 °C: fa, ganho de tensio em malha fechada méximo possivel; Baio apresentagto de distoreto 20 ser acionado por uma rampa de entrada com fensfo que muda de -1 Va +1 Vem 150 Hs: . tensfio de compensagio de saida de 100 mV para o pior caso; ¢ 4. Ry de pelo menos 1 KO. EXERCICIOS COM O SPICE 13.54, 13.55. © amplificador operacional ideal na Figura 132 tem Ry = 10 kOe R,= 25 kO. A tensio de entrada,' vi 6 2 sen(2m x 10%) V. Use 0 SPICE para obter «forma de onda da safda em fungdo do tempo por um perfodo completo. Use os resulados para detemminar o ganho de tensio em malha fechada e compare com 0 valor te6tico de um amplifcador ideal Um amplificador operacional esti conectado a ‘uma configurago ndo-inversora com R, = 10 kQe R, = 90 kA O ganho de tensio do ampli- ficador em malha fechada € de 1 x 10° e sua resisténcia de safda em malha fechada é de 150 2 Supondo que a resisténcia de entrada seja essencialmente infinita (10! 9), use o SPICE para determinar o ganho de tensio em malha fechada e a resistncia de saida, Com- pare seus resultados com os valores te6ricos.4 MAKRON Books Aplicagoes dos Amplificadores Operacionais Neste capitulo, vamos explorar algumas aplicagdes dteis e populares dos amplificadores operacionais. Ao mesmo tempo, introduzitemos alguns conceitos importantes, incluindo a teoria da oscilacdo, filtragem ¢ formagio de on- das, com amplos envolvimentos, além de sua simples utilizag2o como circuitos amplificadores operacionais. A nio ser quando indicado a0 contrério, faremos a suposigio de que 0s amplificadores operacionais sio ideais, ou prOxi- mos 0 suficiente do ideal, para ignorarmos os pequenos desvios na teoria causados pelo ganho infinito, pela impediincia de entrada infinita e pela impedancia de safda zero 14.1 ADIGAO E SUBTRAGAO DE TENSAO E FATORES MULTIPLICATIVOS J vimos que & possfvel multiplicar um sinal de tensio por um fator, isto é, muliplicar um sinal por uma constan- te, escolhendo adequadamente resistores externos que determinam © ganho em malha fechada de um cireuito amplificador. Esta operagio pode ser obtida tanto na configuragio inversora quanto na nao-inversora. E possivel também somar vérios sinsis de tensio em um circuito com amplificador operacional e ao mesmo tempo fazer sua ‘mulplicagao por um fator de valor diferente. Por exemplo, dada as entradas v,, v5 vy, podemos gerar uma saida inal a 2y, + 0,5v, + vy. Esta soma 6 chamada de combinagdo linear (ou soma ponderada) de vj, V, € Vy. € 0 circuito que a produz € chamado de circuito de soma ponderada ou de combinagao linear A Figura 14.1 mostra um circuito amplificador inversor que pode ser usado para somar os trés sinais de entrada, cada um, com um fator multiplicativo. Observe que os sinais v,, v, € ¥, so aplicados por resistores separados R,, R; ¢ Ry na jungio de soma do amplificador, € que existe um Gnico resistor de realimentagio Ry. O resistor R, 6-0 resistor de compensagdo estudado no Capitulo 13, Seguindo © mesmo procedimento usado no Capitulo 13 para demonstrar a saida de um amplificador inversor com uma entrada simples, obtemos para © amplificador (ideal) de trés entradas ththes, a4) (Ou, como a tensio na fungio de soma é idealmente zero, 442) »90 ___Dispositivos ¢ Circuitos Eletranicos Cap. 14 Volume It i tek — 4 a sora Figura 14.1 ‘Um eircuito com amplificador operacional que produz uma saa (invertida), com valor igual & soma dos ws sina de entrada separados fatores multiplicative, Resolvendo a Equagio 14.2 para v,, obtemos RR OR y=o[ ty -y + e y, (# Rt ER | 43) |A Equag@o 14.3 mostra que a safda € a soma invertida das entradas com os fatores multiplicativos, separadamente, isto é, uma soma ponderada, ou uma combinago linear das entradas. Por meio de escolhas apro- priadas dos valores de R,, Re Ry, podemos fazer com que os fatores multiplicativos sejam iguais a um valor ‘constante qualquer desejado, dentro de certos limites priticos. Se escolhermos R, = Ry = Ry = R, entdo obtemos tne 14.4) vy =) + +) 4) ‘A teoria pode ser estendida de modo ébvio para duas, quatro ou qualquer quantidade de entrada. A taxa de realimentagio para 0 circuito & R, L 14.6) R+R onde R, = R, IR, ll Ry. Usando este valor de B, podemos aplicar a teoria desenvolvida no Capitulo 13 para determinar todas as catacteristicas de funcionamento que dependem de B, inclusive a largura de faixa em malba fechada e a compensagio de safda Vo«(V,). O valor timo do resistor de compensago da corrente de polarizasio é R RR, = Ry IR, WR, WR, a4Volume II Cap. 14 _Aplicacées dos amplifcadores operacionais 91 Exemplo 14.1 co 1 (0 com amplificador operacional que produza uma safda igual a —(4y, + v, + Escreva uma expresso para a safda e esboce sua forma de onda quando v, ee € vy = -100 Vee. sen @, 9, =45V Solugao 1, Escolhemos arbitrariamente 0 valor de R,= 60 kO2 Portanto, z = 45k, = 8 o isin z = SOKO 6040 P=o1 sn = Sie 600k Pela Equagio 14.7, 0 valor timo para o resistor de compensagio € R, = Ry il Ry ll Rp ll Rs (60 KO) Il (15 KO) 1! (60 KO) |! (600 kQ) = 9,8 KO. O cireuito esté mostrado na Figura 14.2. coxa 15 Ka cooks nyo Gy Hag FO 98ka: Figura 14.2 (Exemplo 14.1) 2. v, = [42 sen ox) + 1(5) + 0,1(-100)] = -8 sen ay -5 + 10 = 5 ~ 8 sen ov. Esta safda é senoidal com uma compensagao de $V e varia de 5-8 =-3 V a5 +8 = 13 V. Ela esté esbogada na Figura 14.3.2 Dispositivos e Cireuitos Eletrénicos Cap. 14 Volume It = 5-Seenar¥ Figura 143 (Exemplo 14.1) ‘A Figura 14.4 mostra uma versio ndo-inversora do circuito somador. Neste exemplo, so conectadas apenas duas entradas ¢ podemos mostrar (Bxercfcio 14.4) que _ RR (4.8) mz lee" % (Rte Embora este circuito ndo apresente uma saids como uma soma invertida, ele é mais trabalhoso na deter- minagao dos valores dos resistores para obter fatores precisos. Além disso, ele € limitado na produgio de saidas da forma Klay, + (1 - avy}, onde K e a so valores positivos constantes. A inversio de fase geralmente nao tem conseqiéncia, mas nas aplicagdes em que uma soma rdo-invertida é necesséria, ela pode ser obtida também por meio do circuito inversor da Figura 14.1, seguida de um inversor de ganho unitério, Figura 144 ‘Um circuito somador nio-inversor. ‘Subtragao de Tensdo ‘Suponha que seja necessério produzir uma safda igual ao valor da diferenga entre os dois sinais de entrada. Esta ‘operagio pode ser executada por meio de um amplificador no modo diferencial, em que 08 sinais so conectados ppor resistores aos terminais das entradas inversora ¢ nio-inversora. A Figura 14.5 mostra essa configuragio, Po- demos usar o teorema da superposigdo para determinar a sada desse circuito. Primeiro fazemos a suposiga0 de que esté em curto com o terra. Portanto, (a4)Volume 11 Cop. 14 _Aplicagdes dos amplificadores operacionais 93 de modo que (14.10) Figura 14.5 Usando © amplificador no modo diferencial para obver uma saida proporcional A diferenga entre as duas entradas com fatores sltiplicativos. Supondo que », est em curto com o terra, temos asa) Portanto, com os dois sinais presentes, a safda & vat 8a ("s"|te} - (& )s aan) ‘A Equagio 14,12 mostra que a saida & proporcional & diferenga entre 0s fatores multiplicativos da en- ‘ada, Para obter a safda AQ, =») a4.) onde A é um valor constante, escolha os valores dos resistores de acordo com a seguinte regra: = AR (aaa) =Re R= Substituindo esses valores na EquagZo 14.12, obtemos R+AR)(_ ar) ag ) (4a) -4 AG, =»)94 Dispositivos ¢ Circuitos Eletrénicos Cap. 14 Volume It ‘conforme foi exigido. Quando os valores dos resistores sto escolhidos de acordo com a Equagdo 14.14, a resistén- ccia de compensagao da polarizagio (R, ll R,) € automaticamente 0 valor correto de (R, {I R,), que é chamado de RUAR. Fagamos a forma geral da saida na Figura 14.5 como ay = a2 a4.s) onde a, € ay so constantes positivas. Entio, pela Equago 14.12, devemos ter &)(_& a ( + Ell . a 14.16) x an a4a7) ‘Substituindo a Equagio 14.17 na Equacdo 14.16, obtemos R Bre (14.18) +a) Mas o valor Ry/(R, + R,) € sempre menor que 1. Portanto, a Equagio 14.18 mostra que para usar 0 circuito da Figura 14.5 para produzir v, = a,y; ~ a,¥,, devemos ter eq>a (14.19) Esta restrigdo limita 0 uso desse circuito, Exemplo 14.2 PRG Ierg.) Pree wm cicuto com ampliicadr opereconal que produ asada y, = 0.5, - 2 Solugdo, Observe que a, = 0.5 ¢ a, = 2, de modo que (1 + a;) > ay. Portanto, € possivel produzir um cireuito na configuragio da Figura 14.5. ‘Comparando ¥,, com a Bquagio 14.12, observamos que devemos ter (1) [aee ee Bz ‘Vamos escolher arbitrariamente R, = 100 Q Logo, R, = Ry/2 = 50 kQ Portanto, Re\(_R 3Ry 1+3 |[—— BJU R +R) RFRVolume I! Cap. 14 Aplicagdes dos amplificadores operacionais 9s escolhendo arbitrariamente R, = 20 kA, temos DUIONeee R, + 20K) OKA = 0,5R, + (10K) R, 100k projeto completo est mostrado na Figura 14.6, o0Kea Figura 146 (Exemplo 142) Soka vs = 05% -24, 9K rou No exemplo 14.2, observamos que a resistincia de compensa (R, lI Ry = (100 KO) I (20 KO) = 16,67 kQ) ndo € igual a0 valor étimo (Ry Il R, = (50 KO) Il (100 KA) = 33,33 k). Com uma certa complicagdo algébrica, ppodemos impor a condigao R, li R, = R, ll R,e portanto forcar a resisténcia de compensagdo a ter um valor étimo. Com v,, = a,v; ~ 43%, podemos mostrar (Exercicio 14.8) que a resisténcia de compensacio (R, II R,) & 0 valor ‘timo quando 0s valores dos resistores so escolhidos de acordo com Ry = aR = aR = Ril + a, ~ a) 14.20) Para aplicar este crtério de projeto, escolha R, e resolva para R,, R, ¢ Ry. No Exemplo 142, a, = 0,5 € 4a, = 2. Se escolhermos R, = 100 KQ, entio Ry = (100 kQV0,5 = 200 KO, Ry = (100 kQY/2,5 = 40 kQe Ry= G00 KQY2 = 50 KQ A escotha desses valores nos fornecem R, Il R; = 33,3 kG = Ry Il R,, conforme exigido. Embora o circuito da Figura 14.5 soja um modo itil ¢ econdmico de se obter uma tensio diferencial da forma A(v, ~ v,), nossa anélise mostrou que ele apresenta limitagGes e dificuldades quando queremos produzir uma saida na forma geral v, = a,¥, ~ a;v,. Uma forma alternativa de se obter a diferenga entre dois sinais de entrada 6 usar dois amplificadores inversores, conforme mostrado na Figura 14.7. A saida do primeiro amplificador & «4.2096 Dispositivos e Circuits Eletronicos Cap. 14 Volume It p a 2h, 4 By Figura 14.7 ‘Usando dois amplificadores inversores para obter a said», = 4%, ~ d3¥» a safda do segundo amplificador € (14.22) Essas equagdes mostram que existe uma flexibilidade maior na escolha dos valores dos resistores ne- cessérios para a obtengao de v, = 4,¥, ~ 4,¥5y visto que um grande nimero de combinagdes poderd satisfazer a condigao (14.23) ‘Alem disso, ndo hé restrigdes na escolha dos valores para a, € a, € tampouco haverd dificuldades na determinagio de R_ para seu valor timo. Exemplo 14.3, Projete um cireuito com amplificador operacional usando duas configuragSes inversoras para produzir a safda v, = 20v, _0,2v,, Note que 1 + @, = 1,2 < 20 = a,, de modo que podemos usar ‘6 circuito diferencial da Figura 14.5 Solugdo. Temos tantas escolhas para os valores dos resistores que o melhor € implementar 0 circuito diretamente, ‘sem nos preocuparmos com o uso da equagio algébrica 14.20. Podemos, por exemplo, comegar com 0 proceso projetando o primeiro amplificador para produzir ~207,, Escolha R, = 10 kQ e R, = 200 k®. Depois, o segundo amplificador precisa apenas inverter -20v, com um ganho unitério e um fator para a entrada v, de 0,2. Bsco- Tha R= 20 kQ Depois, RR, = 1 => Ry= 20 kQe RR, = 0,2 = R, = 100 kQVolume II Cap. 14 _Aplicagdes dos amplifcadores operacionais 7 mma wna me rosa ro tr, ena ® son _ sou oma i ® i Figura 148 (Exemplo 14.3) Dois (dos vrios) métodos equivalentes para a produgio de 20, ~ 0:2, usando dois amplificadores © projeto completo est mostrado na Figura 14.8(a). A Figura 14.8(6) mostra uma outra solugo, na qual © primeiro amplificador produz —10v, e 0 segundo faz a multiplicagio deste pela constante ~2, Os resistores de compensagio tém seus valores calculados conforme mostrado na Figura 14.7. Embora existam virias maneiras de escolher os valores dos resistores para satisfazer & Equagio 14.21, deve existir, na pritica, algum impedimento quanto as escolhas impostas por outras exigéncias de funcionamento, Por exemplo, R, deve ter um certo valor ménimo a fim de proporcionar uma resisténcia de entrada adequada para 4 fonte de sinal vy. Lembre-se, também, que quanto maior o ganho em malha fechada de um estégio, menor seré f largura de faixa. Portanto, pode set necessario “distribuir” o ganho entre dois estégios, como foi feito na Figura98 ___Dispositivos e Cirewtas EletrOnicos Cap. 14 Volume It 14.8(b) para obter 20v,, com o objetivo de aumentar a largura de faixa. Finalmente, pode ser necessério minimizar ‘6 ganho de um estégio para reduzir o efeito de sua tensio de compensagdo de entrada. Observe que a tensio de ‘compensago de entrada do primeiro estégio & amplificada pelos dois estigios. método usado para projetar um cicuito de subtragio no Exemplo 14.3 pode ser estendido de modo argua) = Et vols, conforms iustrado na figura. Por exemplo, se B= 5 V cc, elo a salda send5 Veta s,10'Vem =2s, 19 V em = 34, assim por dane, Vemos gue a safda€ uma tnsio em forma de uma rampa de v() = Et.Volume 11 Cap. 14 _Aplicacdes dos amplifcadores operacionais 107 nyo 0 ‘nezror mp0 Figura 14.17 {A saida do integrador em ¢ segundos € a drea, E, sob a forma de onda de entrada Quando a entrada de um integrador pritico tiver um nivel cc, a saida aumentard linearmente com 0 tempo, conforme mostrado na Figuta 14.17, e atingird eventualmente seu valor méximo possfvel de tensio na safda do amplificador. Obviamente, 0 processo de integracZo cessa nesse instante. Se a tensio de entrada for negativa durante determinado intervalo de tempo, a Area total nesse intervalo & negativa e € subtraida da érea positiva acumulada anteriormente, reduzindo, portanto, a tensio de saida, Logo, a entrada deve excursionar periodicamente ro sentido positive ¢ negativo para impedir que a saida de um integrador atinja seu limite positivo ou negative, ‘Vamos explorar esse proceso com mais detalhes no estudo posterior sobre formas de onda. A Figura 14.18 mosta como um integrador eletonico € montado, usandose um ampliicador oper cional. Observe que © componente no caminho da realimentagdo € um capacitor C e que o amplifier est operando em uma configuragio inversora. Além da suposigio do amplificador ideal, faremos também a suposigio ae que a compensegdo de enrada ¢ ero, visto que qualguct nivel de enrada ce pode set inerado confomme tmosedo on Figure 1417 o podeda eveatulneae leva © amplifcadse & sttureie, Punto, mostunct tm Ciclo tmegrador dea. Usndo o sino pada de fv dr para sepeseta 4 integsapdo a tensfo¥ ene © instante zero € o instante f, podemos mostrar que a saida desse circuito € v0 = Ze Jj vn at (14.40) Esta equago mostra que a saida é a integral da entrada (invertida), mulkiplicada pela constante UR,C. Se esse cireuito fosse usado para integrar a forma de onda ee mostrada na Figura 14.17, a saida poderia ser uma rampa negativa (v, = ~E/R,C) Uo = aE c Figura 14.18 RC ‘Um integrador cletOnico idea & Os leitores no familiarizados com o célculo podem saltar este pardgrafo, no qual demonstraremos por que o circuito da Figura 14.18 executa uma integragio, Como a corrente que entra pelo terminal (~) é zero, temos, pela Iei de Kirchhoff para a corrente, i big=0 a4.)108 ___Dispositivos ¢ Circuitos Eletronicos Cap. 14 Volume It onde i, € a corrente de entrada que circula por R, ¢ ic € a corrente de realimentagio que circula pelo capacitor. Como ¥~ = 0, a corrente no capacitor é Cc Be 14.42) aC (14.42) Portanto, (14.43) dy 1 a Rem 14.44) Integrando 08 dois lados em relagio a t, obtemos ale dt (14.45) RC Jo" “ De agora em diante, usaremos o sfmbolo abreviado para representar a integragio. Podemos mostrar, por meio de eéleulo, que a integral de uma sendide A sen ar € = ) = A costen fame = wer +909 = 2 eo Portanto, quando a entrada do integrador inversor na Figura 14.18 for v,, = A sen av, a safda seré st REC Jena = 2A: Co sae — 14.46) (0 fato mais importante que a Equaco 14.46 revela € que a safda de um integrador com entrada senoidal € uma forma de onda senoidal cuja amplitude é inversamente proporcional & sua freqiténcia. Esta observagio se deve & presenga de « (= 2nf) no denominador da Equacio 14.46. Por exemplo, se uma sendide de entrada de 100 Hz produzir uma saida com valor de pico de 10 V, enta>, se os outros dados permanecerem iguais uma sendide de 200 Hz produziré uma saida com 5 V de pico. Observe também que a saida fica adiantada 90° em relagio a entrada, independentemente da freqiiéncia, visto que 0 cos a = sen(«t + 90°). Exemplo 14.8 1. Calcule o valor de pico da safda do intzgrador ideal mostrado na Figura 14.19. A entrada é v,, = 10,5 sen (1001) V. 2. Repitao item anterior para v,, = 0,5 sen (10%) V.Volume HI Cap. 14 _ Aplicagées dos amplificadores operacionais 109 our Figura 1419 (Exemplo 148) sooo a tooKa Solugdo 1. Pela Bquagdo 14.46, A os 1 = AX cas (ot) = 9S 05 (1008) 2 = aR,e °() = Foocosqto-y 810%) = 5 cos (100) V valor de pico = 5V 2. Pela Equagio 14.46, 5: %e = Toomigiyaa ©8000) = 05 cos (1,000) V_ valor de pico = 0,5V © Exemplo 14.8 mostra que aumentar a fregiiéncia em um fator de 10 causa uma diminuigao na ampli- tude da safda em um fator de 10, Esta relagio familiar implica que a curva de Bode para 0 ganho de um integrador ideal ser uma inelinagéo de ~20 db/década, ou ~6 db/oitava. O ganho & a razo do valor de pico na saida pelo valor de pico na entrada: a4a7 Esta equagao mostra claramente que o ganho é inversamente proporcional a freqliéncia. A curva de Bode para 0 caso R,C = 0,001 esté mostrada na Figura 14.20.110 ___Dispositivos e Cireuitos Bletronicos Cap_14 Volume It Figura 14.20 Curva de Bode do ganho de um intogrador ideal para 0 caso de R,C = 0.001 0001 uF Pelo fato da amplitude na saida do integrador diminuir com a frequéncia, ele € uma espécie de filo passa-baixas. Ble € &s vezes chamado de cireuito de alisamento, porque reduz as amplitudes das componentes com alta freqligncia a uma forma de onda complexa, eliminendo assim os dentes ¢ dando uma aparéncia lisa na forma de onda, Esta caracteristica 6 atil na redugao de rufdos de alta freqiiéncia em um sinal. Os integradores também sio usados nos computadores analdgicos para obter solades em tempo real nas equagies diferenciais Integradores Préticos Embora sejam construidos integradores de preciso de alta qualidade, conforme mostrado na Figura 14.18, para uso em aplicagdes de baixa freqléncia, assim como nos computadores anal6gicos, essas aplicagbes exigem ampli- ficadores de alta qualidade com tensbes de compensagio extremamente baixas ou com estabilizagao por pulsadores (choppers). Conforme mencionado anteriormente, qualquer compensagio de entrada é integrada como se fosse um sinal de entrada cc e levard o amplificador eventualmente & saturago. Para eliminar esse problema nos integra- dores priticos que ulilizam amplificadores de uso getal, um tesistor € conectado em paralelo com o capacitor de realimentago, conforme mostrado na Figura 14.21. Como capacitor € um circuito aberto para cc, © integrador responde A entrada cc como se fosse um amplificador inversor. Em outras palavras, 0 ganho em malha fechada ce do integrador € ~R,/R,. Em outras freqiiéncias, a impedncia do capacitor € muito menor que R, de modo que combinacao de Ce R, em paralelo € essencialmente C, e os sinais so integrados de modo usual. 0 resistor de realimentagio na Figura 14.21 evita a integragio de entradas cc ¢ também reduz a inte- ‘gracio de sinais com baixa freqiiéncia. Nas freqiéncias em que a reatdncia capacitiva de C for compardvel em valor com Ry a impedincia total da realimentacio nio ser4 predominantemente capacitiva ¢ uma integragio ver- dadeira nfo ocorreré. Podemos dizer, a grosso modo, que a integraglo seré satisfatéria com freqiiéncias muito Iaiores que aquelas em que X= Ry. Isto & para obtemos a agio de integraglo, precisamos de Xe << R 1 me <% ou pe (14.48) 1 DakeVolume Cap. 14 _Aplicagdes dos amplificadores operacionais im RRR Figura 14.21 ‘Um resistor R, conectado em paralelo com C faz com que um integrador prétco comporte-se como um amplificador inversor para entrada ec, e como um itegrador para a entrada ea de ata Treqiéncia A frequéncia f, onde X, igual a Ry, - RRC define a fregiiéncia de corte na curva de Bode do integrador prético. Conforme mostrado na Figura 14.22, nas freqiiéncias bem acima de f., 0 ganho cai numa taxa de -20 dB/década, como é o caso do integrador ideal, e nas freqiéncias abaixo de f., 0 ganho aproxima-se de seu valor cc de R,/R; (14.48a) [lsat (eseaatog) Figura 1422 ‘Curva de Bode pata um integrador prtico, mostrando que a integrago ocorre em freqiéncias acima de M/(2RR,C) hesta,m2 Dispositivos ¢ Cireuitos Eletrnicos Cap. 14 Volume It Exemplo 14.9 FSS FRG Proiete um integrador pritico que 1. Faga a integragdo dos sinais com freqiéncias abaixo de 100 Hz; 2. Produza tensio de pico na safda de 0,1 V, quando a entrada for uma senéide com 10 V de pico com uma freqiiéncia de 10 kHz. Solugdo, Para integrar freqlncias ubsixo de 100 Uz, é preciso que /. << 100 Hz, Vamos escolher f, com um valor de uma década abaixo de 100 Hz: f. = 10 Hz. Portanto, pela Equagio 14.48(a), ae f= = aeRe Escolha C = 0,01 pF. Entio, —1_ 2k, (10%) 10 — = Saaaes ~ NSM Para satisfazer o item 2, precisamos escolher R, de modo que ganho em 10 kHz seja Supondo que R, possa ser desprezada nesta freqiéncia (trés décadas acima de f.), 0 ganho € 0 mesmo para 0 caso de um integrador ideal, dado pela Equagio 14.47: Portanto, sc 2e x 10'RUO) = 001 1 Qn x 10! x (2,01 « 10°) te 0 cireuito pedido esté mostrado na Figura 14.23. Observe que Re = (1,59 MQ) Il (159 kQ) = 145 KO.Volume Cap. 14 _Aplicagées dos amplificadores operacionais 13 hse. igura 14.23, (Exempio 149) 9K asia: Quando a entrada for de 50 mV ce, a saida seré 50 mV, vezes o ganho em malha fechada: “Ry 1,59MQ By Somv) 159k (S0mV) = -0.5V Para encerrar nosso estudo sobre o integrador, devemos observar que € posstvel estabelecer fatores mul- tiplicativos e integrar varios sinais de entrada simultaneamente, por meio de uma configuragao similar & usada para © circuito somador estudado anteriormente, A Figura 14.24 mostra um integrador prético de trés entradas que executa a seguinte operacZo nas frequéncias acima de f. (14.49) A Equagio 14,49 € equivalente a (14.50) asst)14 _Dispositvas e Cireuitos ElerrOnicos Cap. 14 Volume IL Siewert)" ll LR, Figura 14.24 Integrador de trés entradas. renciagao Eletrénica Um diferenciador eletrdnico produz uma forma de onda de safda cujo valor em qualquer instante & igual & taxa de variaedo da entrada naquele instante. Em geral, a diferenciagio é exatamente © oposto, ou a operagao inversa da integrago. De fato, a integracdo é chamada também de “antidiferenciagio”. Se fosse aplicado um sinal em um integrador ideal em cascata com um diferenciador ideal, a saida final seria exatamente mesma do sinal original de entrada, A Figura 14.25 mostra a operagdo de um diferenciador eletOnico ideal. Neste exemplo, a entrada é uma rampa de tensio v,, = Et. A taxa de variacdo, ou inclinagao, desta rampa € uma constante de E volts/segundo. (A cada segundo, 0 sinal aumenta em um adicional de E volts). Como a taxa de variagao da entrada € constante, vemos que a saida do diferenciador ¢ o nivel cc constante de E volts. © simbolo padrio usado para representar a diferenciagio de uma tensio v 6 dv/dt. (Esta representagio rio deve ser interpretada como uma fra¢io. O termo dr no denominador significa simplesmente que estamos calculando a taxa de variagio de v em relagio ao tempo, 1.) No exemplo mostrado na Figura 14.25, podemos eserever diy AE) cade Observe que a derivada de uma constante (nivel cc) é zero, na medida em que uma constante nio varia ‘com 0 tempo e, consequentemente, tem uma taxa de variagdo igual a zero.Volume I! Cap. 14 _Aplicacdes dos amplificadores operacionais us “Ties ‘seninieo z 7 tempo emo Figura 14.25 Um diferenciador eleténico ideal produz uma safda igual 8 taxa de variagdo da entrada, Como a taxa de variago de uma rampa € constant, a saida neste exemplo é um nivel ec A Figura 14,26 mostra como um diferenciador ideal é construido usando-se um amplificador opera- ional. Observe que agora temos uma entrada capacitiva e uma realimentagdo resistiva — novamente, © oposto de uum integrador. Podemos mostrar que a safda deste diferenciador € a, “RCS 14.52) Portanto, a tensio de saida € a derivada da entrada (invertida), multiplicada pela constante RyC. Se a rampa de tensio na Figura 14.25 fosse aplicada a entrada desse diferenciador, a saida seria um nivel ce egativ. [ Figura 14.26 Um diferenciador eletrGnico ideal, s leitores nio-familiarizados com 0 céleulo podem saltar este parigrafo, no qual mostraremos como 0 ircuito da Figura 14.26 executa uma diferenciagdo. Como a corrente que entra pelo terminal ~ é zero, temos, pela lei de Kirchhoff para a corrente, +50 (14.53) Como v- = 0, Ve = Vy & (4.54) Ry, de modo que