Tocci pg 610

recibe una sola entrada y la

distribuye a travs de varias salidas. La figura 9-28 muestra el diagrama funcional
para un demultiplexor digital. Las flechas gruesas para las entradas y las salidas
pueden representar una o ms lneas. El cdigo de entrada de seleccin determina
cul de las salidas transmitir la entrada de DATOS. En otras palabras, el demultiplexor
recibe una fuente de datos de entrada y la distribuye en forma selectiva a 1
de N canales de salida, justo igual que un interruptor de mltiples posiciones.

Ejercicio Pg 69
Pg

Aplicaciones

La aplicacin fundamental es la transmisin de datos poder transferir la informacin que ingresa por un nico
canal a diferentes canales de salida. Tambin se puede utilizar para representar funciones boleanas
Circuito combi nacional

En una planta de molido de maz se tiene 4 toberas de maz interconectadas con 3 molinos. La tobera TA deja
pasar 5lb/s, la tobera TB deja pasar 15 lb/s, la tobera TC deja Pasar 25lb/s y la tobera D deja pasar 30lb/s de
maz. Si solo pueden dejar pasar maz mximo dos toberas a la vez a los molinos y la capacidad de
procesamientos de los molinos nunca va a ser sobrepasada. Si el molino MA puede procesar 5 lb/s, si el
molino MB puede procesar 10lb/s y el molino MC puede procesar 20 lb/s.
Obtener las funciones lgicas simplificadas y implementar un circuito de control empleando
demultiplexores(DEMUX) de 3 entradas de control.

Solucion:
Obtener la tabla de verdad sabiendo que no van a estar ms de dos toberas alimentando los molinos
ponemos una X debido a que ese caso en especial nunca va ha suceder, tambin cuando superen la capacidad
de procesamiento de los molinos en conjunto ponemos una x debido a que la planta nunca va a trabajar en
ese caso.

Entradas Salidas
5 10 25 30 entran 5 10 20 Salen Posicion
TA TB TC TD MA MB MC
0 0 0 0 0 0 0 0 0 0
0 0 0 1 30 0 1 1 30 1
0 0 1 0 25 1 0 1 25 2
0 0 1 1 55 X X X --- 3
0 1 0 0 10 0 1 0 10 4
0 1 0 1 40 X X X --- 5
0 1 1 0 35 1 1 1 35 6
0 1 1 1 65 X X X ---- 7
1 0 0 0 5 1 0 0 5 8
1 0 0 1 35 1 1 1 35 9
1 0 1 0 30 0 1 1 30 10
1 0 1 1 60 X X X --- 11
 1 1 0 0 15 1 1 0 15 12
1 1 0 1 45 X X X --- 13
1 1 1 0 40 X X X --- 14
1 1 1 1 70 X X X --- 15

Se muestran las funciones simplificada utilizando mapas de karnaugh

MA AB
CD 00 01 11 10
00 0 0 1 1
01 0 X X 1
11 X X X X
10 1 1 X 0

2/3/6/7 = AC

8/9/12/13 = A C

C+ A C
MA= A

MB AB
CD 00 01 11 10
00 0 1 1 0
01 1 X X 1
11 X X X X
10 0 1 X 1

1/3/5/7/13/15/9/11/ = D
4/5/6/7/12/13/14/15 = B
10/11/14/15= AC

MA= AC + D+ B

MB AB
CD 00 01 11 10
00 0 0 0 0
01 1 X X 1
11 X X X X
10 1 1 X 1

1/3/5/7/13/15/9/11/ = D
3/2/7/6/15/14/11/10/ = C

MA=C+ D
Para realizar la implementar el circuito de control empleando de multiplexores de 3 entradas de control. Como
tenemos 4 entradas en el sistema a la ms significativa va a ser la seal de entrada de datos por lo cual
solo tendremos la mitad de la tabla de verdad, por lo cual implementamos otro multiplexor en el cual la
seal de entrada es la mima pero esa es negada para as poder obtener la otra mitad de la tabla de verdad.

Como se va a utilizar el demultiplexor 74LS138 las salidas en cada pin para su correspondiente cdigo de
seleccin es cero y tenemos que sumar las salidas se las sumas con una compuerta NAND que al tener
entradas negativas tiene una salida igual a la compuerta Or esto se comprueba utilizando el teorema de
Morgan, por lo cual conectamos a l cada compuerta NAND todos los pines que representan un uno en la
tabla de verdad para la respectiva salida deseada.