Problemas de

Sistemas Digitales

Grados en tica
I.Informa
e tica
I.Informa de Sistemas

Curso 2013 2014

 n
Introduccio

1. Utilizando tablas de verdad, comprobar que cualquier funcion logica de dos

variables puede implementarse utilizando u
nicamente puertas AND, OR e
inversores.

2. Utilizando las propiedades basicas del algebra de Boole, y la propiedad

A B = A B + A B, demostrar lo siguiente (no utilizar tablas de verdad,
demostrarlo mediante igualdades, basandose en el algebra de Boole):

A (B C) = (A B) (A C)
AB =AB =AB =AB
AB =AB+AB
AB =AB =AB
A + (B C) = (A + B) (A + C)

3. Hemos estudiado en clase que A B = A B.

Se cumple que A B C = A B C?
Qu 12 han de cumplir las variables independientes para que
A B . . . N = A B . . . N?
Qu 12 han de cumplir las variables independientes para que
A B . . . N = A B . . . N?

4. Consideremos el conjunto formado por los conmutadores, los cuales pueden

tomar dos estados perfectamente diferenciados: conmutador abierto (no pa-
sa corriente) y conmutador cerrado (pasa corriente). Definiremos un con-
mutador abierto como 1 logico, y un conmutador cerrado como 0 logico.
4

Que dos funciones suma y producto logicos definiras para que el conjunto
formado por los conmutadores junto con las operaciones definidas formen
un algebra de Boole?

5. Disponemos de una puerta AND de dos entradas, que funciona en logica

positiva. Si utilizamos esa misma puerta pero en logica negativa, que fun-
cion realizara?
Supongamos ahora que tenemos una puerta X-OR que funciona en logica
negativa. Si utilizamos esa misma puerta pero en logica positiva, que fun-
cion realizara?

6. En una estantera hay 5 libros v,w,x,y,z. Deben escogerse cumpliendo las 5

condiciones siguientes:

Se seleccionan v o w o ambos a la vez.

Se seleccionan x o z, pero no ambos a la vez.
Se seleccionan tanto v como z juntos, o bien se hace una seleccion que
no incluya a ninguno de ellos.
Si se selecciona y, entonces z tambien debe seleccionarse.
Si se selecciona w, entonces ha de seleccionarse tanto v como y.

Que posibles selecciones de libros pueden hacerse de forma que cumplan

todas las condiciones mencionadas?

7. Una estudiante consulta el boletn de la universidad, y encuentra que puede

matricularse en un determinado curso de electronica solo si satisface por lo
menos una de las siguientes condiciones:

Tiene como mnimo 60 creditos y un buen expediente.

Tiene como mnimo 60 creditos, estudia ingeniera y tiene el apoyo del
departamento.
Tiene menos de 60 creditos y esta estudiando ingeniera.
Tiene un buen expediente y tiene apoyo del departamento.
Es estudiante de ingeniera y no tiene apoyo del departamento.
 5

Encontrar la solucion mas sencilla posible que indique que debe cumplir
dicha estudiante para poder matricularse.

8. Simplificar la siguiente funcion logica, utilizando diagramas de Karnaugh:

F (A, B, C, D, E) = (0, 2, 4, 6, 8, 10, 12, 14, 16, 19, 22, 25, 28, 31)

9. Dise
nar un sumador completo de n umeros en binario natural de un bit a
partir de dos semisumadores de un bit y una puerta logica.

10. Realizar un circuito logico que tenga por entrada un n umero en codigo
Gray de 4 bits, y por salida el correspondiente binario. Hacer lo mismo
para la situacion contraria (entrada en binario de 4 bits y salida en Gray).
Implementar ambos circuitos utilizando puertas X-OR.

11. Se utiliza verificacion de paridad impar con n

umeros de 8 bits que se envan
de un procesador a otro. El bit de paridad se agrega al extremo derecho de
cada numero. Se enva la combinacion 110100101.
Supongamos cuatro casos diferentes: la combinacion enviada se recibe como
110100100, 110100101, 100100101, o bien como 100100100.
Para cada uno de los cuatro casos, responder a las si guientes preguntas:

Ocurrio un error en la transmision?

Detecto un error el sistema de verificacion de paridad?
Si no utilizaramos la verificacion de paridad, enviando u
nicamente los
8 bits, habra operado el procesador de destino con informacion inco-
rrecta?
6
Circuitos Combinacionales

1. Dise
nar un circuito con cuatro entradas (X,Y,Z,V) y dos salidas (F,G), lo
mas sencillo posible, cuyo funcionamiento quede descrito por las siguientes
condiciones:

Si XY = 00, entonces F = Z y G = V
Si XY = 01, entonces F = 0 y G = Z OR V
Si XY = 10, entonces F = Z AND V y G = 0
Si XY = 11, entonces F = G = 1

2. Dadas las siguientes funciones:

F1 = A C D + AD + BD + AB +

+ BD + ABC + ABD
F2 = A C + B C D + AC D + B C D + AC D +
+ ABD + ABC + ABC + ABD + AC

Minimizar dichas funciones utilizando diagramas de Karnaugh.

Implementar ambas funciones utilizando 2 puertas X-OR, y un solo
chip de 4 puertas NAND de 2 entradas.
Hallar la expresion algebraica de F3 = F1 + F2 . Simplificarla utilizando
las propiedades del algebra de Boole.
Una puerta X-OR puede implementarse con un chip como el anterior
(4 puertas NAND de 2 entradas). Demostrarlo.
Implementar una puerta X-NOR con las mnimas puertas NOR de 2
entradas.
Implementar F3 con el anterior chip (4 puertas NAND de 2 entradas)
y una puerta NAND de 3 entradas.
8

3. Se desea poder encender y apagar una lampara desde 3 interruptores dife-

rentes. Cuando los 3 interruptores esten en la posicion que llamaremos 0,
la lampara estara apagada. Cada vez que se acciona un interruptor, debe
cambiar el estado de la lampara. Implementar un circuito combinacional
para controlar el estado de la lampara, cuyas entradas sean los estados de
los interruptores. Utilizar el menor n
umero de puertas logicas posibles.

4. Disenar un circuito digital que sea capaz de detectar temperaturas com-

prendidas entre T1 y T2 por un lado, y entre T3 y T4 por otro lado, donde
T1 < T2 < T3 < T4 . El sistema toma informacion de 4 sensores termicos
capaces de detectar si la temperatura es mayor que T1 , T2 , T3 y T4 respec-
tivamente.
Implementar el circuito utilizando puertas NAND. Volver a implementarlo
utilizando puertas NOR.
Dise
nar ahora un circuito capaz de detectar errores en los sensores del sis-
tema descrito. Implentarlo en dos niveles AND-OR y OR-AND.

5. Un circuito logico tiene 5 entradas y 1 salida. Cuatro de las entradas A,B,C

y D representan un dgito decimal escrito en codigo BCD. La quinta entrada
E es de control. Cuando el control este en 0 logico, la salida sera 0 si el
n
umero decimal es par y 1 si el n umero decimal es impar. Cuando el control
este en 1 logico, la salida sera 0 cuando la entrada sea m ultiplo de 3 y 1
cuando no lo sea. Dise nar dicho circuito.

6. En un registro de 4 bits cuyas salidas estan disponibles al exterior, se al-

macena informacion en codigo BCD.

Realizar la tabla de verdad de un circuito logico que detecte si el

n
umero contenido en el registro es mayor que 7 o menor que 3.
Funcion logica que se obtiene a partir de la tabla realizada en el apar-
tado anterior.
Implementar el circuito con puertas NAND.
Implementar el circuito con puertas NOR.
 9

7. Se desea transmitir informacion codificada en binario (palabras de 4 bits)

entre dos lugares alejados fsicamente. Para proteger al sistema frente a
posibles errores en la transmision se desea a
nadir un bit de paridad par.

Dise
nar el circuito logico que genere dicha paridad e implementarlo
con puertas X-OR.
Dise
nar el circuito logico que detecte la paridad de la informacion en-
viada, para conocer posibles errores en la transmision. Utilizar igual-
mente puertas X-OR para su implementacion.

8. A partir de los cronogramas de la figura, correspondientes a las entradas

A, B, C y la salida F de un circuito logico, determinar una de sus posibles
estructuras de puertas.

B A
B Circuito
Digital F
C
C

9. Implementar la siguiente funcion logica, de modo que no aparezcan fenome-

nos aleatorios:

F (A, B, C, D, E) = (0, 2, 4, 6, 8, 10, 12, 14, 16, 19, 22, 25, 28, 31)

10. Implementar mediante puertas logicas un conversor de codigo. El codigo de

partida sera un codigo Gray de 3 bits. El codigo final sera el de un display
de 7 segmentos.
Realizar ahora otro conversor de codigo similar al anterior, pero ahora el
codigo de partida sera el Johnson de 4 bits.
10

11. Sea un sistema digital que dispone de 16 lneas de peticion de servicio activas
en baja. Dise
nar un circuito que nos muestre a traves de dos displays el
n
umero de la lnea de peticion de servicio de mayor prioridad activa en
cada instante. Si no hay ninguna lnea activa, no mostrara nada. Hacer el
dise
no con dos codificadores de prioridad 148, dos conversores de codigo
48 y dos displays. Utilizar las puertas que sean necesarias.

12. Disenar un multiplexor de 16 canales a partir de dos multiplexores 151,

y las puertas logicas necesarias. El multiplexor de 16 canales dispondra de
una entrada de habilitacion activa en baja.

13. Sea la funcion logica de 4 variables

f (a, b, c, d) = (0, 2, 4, 5, 6, 11, 12, 14)

Implementar esta funcion utilizando un multiplexor 151 y un inversor.

14. Se dispone de dos sensores de temperatura S1 y S2 . El sensor S1 perma-

nece activo mientras la temperatura sea mayor que 20 C y el sensor S2
permanece activo mientras la temperatura sea mayor que 25 C (ambos
sensores se activan en alta). Tambien se dispone de dos ventiladores VA y
VB controlados por sendos interruptores IA e IB que se activan en alta.
Se desea controlar la activacion de ambos ventiladores siguiendo las siguien-
tes reglas:

Cuando se superen los 20 C, se debe encender un ventilador, y cuando

se superen los 25 C, se han de encender los dos ventiladores (siempre
que sea posible).
Un ventilador solo se puede activar si su interruptor esta activado.
En caso de duda se activara el ventilador A.
En caso de fallo en los sensores de temperatura, no se encendera ning
un
ventilador.
Los ventiladores se activan en alta.

Disenar el circuito logico que controle la activacion de los ventiladores uti-

lizando exclusivamente un multiplexor 151 y una puerta logica.
 11

15. Dise
nar un circuito que nos muestre el valor absoluto en binario natural de
n
umeros de 4 bits en complemento a dos. Utilizar 2 combinacionales inte-
grados (los que se deseen, pero un maximo de 2) y los inversores necesarios.

16. En la siguiente figura aparece un cruce entre dos carreteras. Se colocan

sensores a lo largo de todos los carriles (A,B,C,D) para detectar la presencia
de coches. La salida de los sensores es 0 cuando no pasa ning un coche y 1
cuando pasa un coche delante de ellos. Para controlar el trafico, se colocan
dos semaforos, en las direcciones N-S y E-O, como puede verse en la figura.
Dise
nar un circuito que controle los semaforos de la siguiente forma:

N
A
O E

S
C
D

El semaforo verde correspondera a la direccion que contenga mas ca-

rriles ocupados.
En caso de que ambas direcciones tengan el mismo n
umero de carriles
ocupados, tendra preferencia la direccion E-O.

Implementar el circuito utilizando exclusivamente un multiplexor 151.

17. Utilizando un decodificador 138 y un multiplexor 151, dise

nar un circuito
que permita detectar la identidad de 2 palabras de 3 bits.

18. Se dispone de dos circuitos integrados. El primero de ellos contiene dos

sumadores completos de 2 bits, y el segundo es un multiplexor 151. Utili-
zando los 2 circuitos anteriores y los inversores que se necesiten, dise
nar un
circuito capaz de detectar la presencia de 3 y solo 3 bits a 1 en palabras de
6 bits en paralelo.
12

19. Disenar un circuito que realice la suma del n

umero A de 4 bits (A3 A2 A1 A0 )
con el mayor de los dos n umeros B (B3 B2 B1 B0 ) y C (C3 C2 C1 C0 ). Los 3
numeros estan codificados en binario natural. Si los n
umeros B y C son
iguales, el resultado ha de ser igual al n
umero A. Utilizar para el montaje
los circuitos combinacionales integrados que sean necesarios.

20. Dise
nar:

Un circuito sumador-restador de n umeros de 4 bits en complemento a

2. Utilizar para ello un circuito sumador 83 y las puertas X-OR que
sean necesarias.
Un detector de rebasamiento para el sumador-restador del anterior
apartado.
Un sumador-restador de 7 bits con detector de rebasamiento.

21. Dise
nar un sumador aritmetico en codigo BCD para n
umeros positivos de
una cifra a partir de dos sumadores integrados 83 y las puertas logicas
necesarias. Generalizarlo para sumar n
umeros BCD de mas de una cifra.

22. Utilizando las puertas AND necesarias y sumadores completos de 4 bits,

dise
nar un circuito digital que permita realizar el producto de 2 n
umeros
en binario natural de 4 bits.

23. Dise
nar un multiplexor de 64 canales de entrada a partir de 8 multiplexores
151 y de un decodificador 138.

24. Construir un decodificador de 6 lneas de entrada de direccion y 64 lneas

de salida a partir de 9 decodificadores 138.

25. Se desea realizar un circuito que nos indique el momento y el tipo de cam-
panadas que debe dar un reloj (no el n umero). Las campanadas son de 3
tipos: cuartos, medias y enteras. Para hacer esto, se dispone de los minutos
en un codigo BCD natural. Como salida debemos tener 3 bits (A,B,C ), tal
 13

que las u
nicas combinaciones que pueden darse en la salida y su significado
aparecen en la siguiente tabla:

A B C Significado
0 0 0 No ha de sonar
1 0 0 Tipo horas enteras
0 1 0 Tipo medias horas
0 0 1 Tipo cuartos

Dise
nar el circuito utilizando el n
umero mnimo de comparadores 85 y de
puertas logicas.

26. Se dispone de 2 termometros digitales A y B. Cada uno de ellos entrega

una se
nal binaria de 4 bits (en binario natural). Los dos termometros no
siempre dan la misma temperatura, por lo que interesa disenar un circuito
que realice 4 funciones segun dos se
nales de control G1 y G0 , tal y como
aparece en la siguiente tabla:

G1 G0 Funcion
0 0 Media redondeada por defecto
0 1 Temperatura de A
1 0 Temperatura de B
1 1 Media redondeada por exceso

Se dispone para el diseno de un sumador integrado 83, 2 multiplexores 157

y las puertas logicas necesarias.
14
Circuitos Secuenciales

1. Dadas las siguientes se

nales, dibujar la salida correspondiente a cada caso:
J-K (Clk es la se
nal de habilitacion).
Las se
nales se introducen en un flip-flop J-K maestro-esclavo.
Las senales se introducen en un flip-flop J-K activado por flanco (en
el flanco positivo).

Nota: Suponer que en t = 0, Q = 0.

Clk

K
16

2. Analizar el circuito de la figura y dibujar el diagrama de niveles logicos por

los que van pasando las salidas A, B y C, a medida que van llegando los
impulsos de reloj en los dos siguientes casos:

Inicialmente A=B=C=0.
Inicialmente A=B=1 y C=X.

3. Se dispone de una se nal digital periodica C, de perodo T. A partir de

dicha se
nal, y en sincronismo con sus flancos de subida, se necesita generar
otra se
nal cuyo perodo y cuyo ancho de impulso deben ser seleccionables
mediante 2 se nales de control C0 y C1 , tal y como se indica en la tabla
adjunta. Disenar un circuito logico capaz de generarlas.

Controles Caractersticas de la se
nal
C0 C1 Ancho de impulso Perodo
0 0 No se genera impulso
0 1 T 2T
1 0 2T 3T
1 1 3T 4T

4. Disenar un divisor de frecuencia por 3 sncrono, utilizando flip-flops J-K

activados por el flanco negativo.

5. Los numeros entre 0 y 3, expresados en binario natural, se transmiten en

serie por una lnea de datos Y. Primero se transmite el bit mas significativo,
y la transmision esta sincronizada con una se
nal de reloj.
 17

Se desea disenar un circuito secuencial tal que la salida Z nos entregue un 1

durante el tiempo del segundo bit si la combinacion que llego a traves de Y
fue 0 o 3, permaneciendo el resto del tiempo a 0. Ademas, el circuito debe
contar con otra entrada X que es la u nica capaz de inicializar el sistema:
X=1 provoca el paso al estado inicial y en ese estado queda el sistema hasta
que X=0. En el momento en el que X pase a valer 0, se tratara de nuevo
de detectar el 0 o el 3. Siempre que X=1, Z valdr 12 0.

6. Un circuito secuencial tiene 2 entradas (X1 y X2 ) y 2 salidas (Z1 y Z2 ). Las

entradas representan un n umero en binario natural N de 2 bits. Si el valor
presente de N es mayor que el valor inmediatamente anterior, entonces la
salida Z1 se pone a 1. Si dicho valor es menor, Z2 se pone a 1. En cualquier
otro caso, Z1 = Z2 = 0. Suponer que el sistema se inicializo hace tiempo.

Describir el diagrama de flujo del sistema como automata de Mealy.

Cuantos estados tendra el circuito equivalente de Moore?
Disenar el circuito con flip-flops tipo D activados en el flanco negativo
de la se
nal de reloj.

7. Dise nar un sistema secuencial capaz de detectar la secuencia 11010 en una

lnea X de datos en serie sincronizados con una senal de reloj C.

Con el mnimo n
umero de flip-flops tipo D como automata de Moore.
Con el mnimo n
umero de flip-flops J-K como automata de Mealy.
Con un registro de desplazamiento y las puertas logicas necesarias
como automata de Moore.
Con un registro de desplazamiento y las puertas logicas necesarias
como automata de Mealy.

8. Dise
nar un sistema secuencial capaz de detectar la secuencia 111 basandose
en un registro de desplazamiento. Dise
narlo de las dos formas siguientes:

Con solapamiento.
Sin solapamiento.
18

9. Dise
nar un dado electronico utilizando un contador integrado 161. Con un
pulsador se simulara la tirada del dado, y el resultado debera aparecer en
un display de 7 segmentos.

10. Dise
nar un contador binario sncrono de modulo 16 utilizando flip-flops J-
K activados por flanco. Generalizar el montaje para cualquier contador de
modulo 2n , con n entero.

11. Demostrar que en los contadores asncronos se cumple lo siguiente:

Conexion de reloj Flanco activo de los flip-flops Sentido de cuenta

Q Negativo Ascendente
Q Positivo Descendente
Q Negativo Descendente
Q Positivo Ascendente

Nota: La conexion de reloj indica si la entrada de reloj de un flip-flop

(excepto el primero) se conecta a la salida directa o complementada del
flip-flop anterior.

12. Se desea disponer de un contador asncrono que cuente de 0 a 50. Utilizar

para su construccion flip-flops J-K activados por el flanco negativo con una
entrada asncrona de reset y las puertas logicas necesarias.

13. Consideremos un contador de anillo de 4 bits cuya secuencia es la siguiente:

Q0 Q1 Q2 Q3 = 1000 0100 0010 0001

Demostrar que si por accidente el contador se encuentra en un estado

diferente a los cuatro permitidos, el contador se bloquea.
A continuacion se hace la siguiente modificacion: se a
nade una puerta
logica cuya salida es D0 = Q0 + Q1 + Q2 en vez de conectar directa-
mente D0 a Q3 . Demostrar que en este caso, si el contador abandona
su secuencia de conteo, no se bloquea.
Modificar el circuito del anterior apartado si la secuencia de conteo
tiene un 0 que se desplaza en lugar de un 1.
 19

14. Dise
nar un generador de secuencias que, a partir de una se nal de reloj,
produzca las se
nales S1 a S8 que aparecen representadas en la figura. Utilizar
para ello un contador integrado 161, un decodificador integrado 138 y las
puertas NAND que sean necesarias.

Reloj
S1
S2
S3
S4
S5
S6
S7
S8

15. Dise
nar un contador en binario natural reversible de modulo 4 (partira del
00) utilizando un contador integrado 161. Debera tener dos entradas: una
entrada X nos dara el sentido de cuenta, y otra entrada Y podra parar el
contador.

16. Dise
ne un circuito que implemente el diagrama de flujo mostrado, utilizando
un contador 161 y las puertas logicas necesarias.

0 0
E 1 A
1 0 1
* 1

D 1 B 0 C
0 0 1 0
20

17. Cual es la frecuencia maxima a la que puede funcionar un circuito secuen-

cial sncrono?

18. Completar el diagrama de tiempos para el circuito de la figura.

Obtener el diagrama de flujo.
Nota: Suponer que inicialmente el flip-flop se encuentra en estado de set.

Reloj
X

X Z

Q T
Q Reloj

19. Construir un registro que permita realizar las siguientes operaciones: es-
critura desde un bus, lectura al mismo bus, complemento, incremento y
puesta a 0. Todas las operaciones deberan ser sncronas, salvo la de lectura.
Implementar el registro con flip-flops J-K y la logica que sea necesaria.

20. Disenar un registro de desplazamiento de 4 bits con tres se

nales de control
C2 , C1 y C0 tales que:

Si C2 C1 C0 = 000, el registro se pone a 0 (reset).

Si C2 C1 C0 = 001, el registro se desplaza a la derecha.
Si C2 C1 C0 = 010, el registro mantiene la informacion.
Si C2 C1 C0 = 011, el registro desplaza cclicamente (rotacion) a la de-
recha.
Si C2 C1 C0 = 100, el registro desplaza a la izquierda.
Si C2 C1 C0 = 101, el registro carga informacion en paralelo.
 21

Si C2 C1 C0 = 110, el registro desplaza cclicamente (rotacion) a la iz-

quierda.
Si C2 C1 C0 = 111, el registro se pone a 1 (set).

Todas estas operaciones deben realizarse en sincronismo con la se nal de

reloj. Efectuar el dise
no utilizando flip-flops tipo D y los combinacionales
integrados que sean necesarios.

21. Dise
nar un registro de 4 bits (A3 A2 A1 A0 ) que realice las operaciones que
se muestran en la tabla, dependiendo del valor que tomen tres se nales de
control (C2 C1 C0 ).

C2 C1 C0 Operaci on
0 0 0 no operacion
0 0 1 resetear el contenido
0 1 0 cargar en el registro el dato de entrada
0 1 1 incrementar la palabra almacenada
1 0 0 rotar la palabra almacenada. Ej. 1011 1101
1 0 1 desplazar bits a la derecha colocando un 0
en el bit mas significativo. Ej. 1011 0101

Todas las operaciones deben ser sncronas. Utilizar un contador 161, un

multiplexor 157 y las mnimas puertas logicas necesarias.