DEPARTAMENTO DE CIENCIAS DE LA ENERGA Y MECNICA

INGENIERA MECATRNICA

Nrc: 2162

Informe

ALU

Autores:

ANDRES CARRILLO

Docente:

Ing. Miroslava Zapata

Sangolqui-Ecuador

02 de febrero del 2016

TEMA
Memorias 3x4

OBJETIVO GENERAL

Realizar la memoria 3x4 con los conocimientos de circuitos

combinacionales y secuenciales.

OBJETIVOS ESPECFICOS

Realizar la simulacin en el software proteus de la memoria 3x4.

Comprender el funcionamiento embebido en el circuito de la
memoria 3x4
Disear la memoria de 3x4 utilizando el registro universal 74LS194.
Armar el circuito con la visualizacin en los displays de 7 segmentos
donde se pueda observar los datos de Escritura y los datos de
Lectura de la memoria.
Disear el circuito de control de habilitadores de los registros
universales, multiplexores y decodificadores con la finalidad de tener
direccionamiento para lectura, escritura.

DIAGRAMAS DE BLOQUES
 Ingresar las Ingresar el
entradas codigo BCD

Dependiendo de
Activar el buffer
la funcin

Proceder a
realizar la Registrar salidas
operacin

Multiplicar Restar

Circuito
Visualizar en
Indicador de
displays
resultados

EQUIPOS Y MATERIALES
Un computador porttil
Software de diseo electrnico Proteus
PROCEDIMIENTO
Circuito De Ingreso De Datos
En esta parte sern obtenidos todos los valores necesarios para las
operaciones de la unidad aritmtica lgica y a su vez sern llevados a las
siguientes funciones del circuito para los diferentes procesos.

Circuito de Control Con Llamada De Funcin

Para proceder a realizar las operaciones suma, resta y multiplicacin se
tiene que elegir cada funcin mediante cdigo bcd (se habilitar F1, F2 y
F3) y se activara un buffer que permitir el paso de la tensinm

Circuito restador de dos bits

Despus de registrar las entradas slo ocuparemos dos de estas para la
operacin de la resta, sern visualizados en digitalprobe bigs.
Displays Indicadores De Resultados
Sabemos que existen restricciones fundamentales dentro de las entradas
de los displays.
Se ha colocado dos displays de 4 entradas ya que en el mdulo de
impresin poseemos R1, R2, R3, R4 y D, sin embargo D significa el
sobrepaso de bits.

Circuito multiplicador de 4 bits

En esta parte se llama a todas las entradas desde A1 hasta B4 contando
con la excepcin de que para el programa tambin se puede aterrizar dos
bits o dejarlos de utilizarlos para multiplicar slo dos entradas y realice lo
establecido, cuando sobrepasa el numero de 4 bits en el resultado se
enciende D, esto quiere decir que ya no puede continuar multiplicando ni
mostrando su resultado.

Mdulo de resultados
En esta parte se llama a los resultados y salidas de todos los otros mdulos,
para nuestro caso slo hemos ocupado 3 llamadas de funcin F1, F2 y F3
(Suma, Resta, Multiplicacin respectivamente), las respuestas son
expresadas en nmero binario adems de un display verde.

BIBLIOGRAFA

Alvarez, Lissette (2004).Estructuras de Control, Venezuela, Versin

1.0, Disponible en prof.usb.ve/mvillasa/compcient/estructuras/ALU
.pdf
 Wikipedia.org (2010). ALU (electrnica) , Estados unidos, Versin
1.0, Disponible en http://es.wikipedia.org/wiki/ALU
%C3%B3n_(matem%C3%A1tica).

DESARROLLO
La memoria de acceso aleatorio (Random Access Memory, RAM) se utiliza
como memoria de trabajo de computadoras para el sistema operativo, los
programas y la mayor parte del software. En la RAM se cargan todas las
instrucciones que ejecuta la unidad central de procesamiento (procesador)
y otras unidades del computador.
Se denominan de acceso aleatorio porque se puede leer o escribir en una
posicin de memoria con un tiempo de espera igual para cualquier
posicin, no siendo necesario seguir un orden para acceder (acceso
secuencial) a la informacin de la manera ms rpida posible.
Durante el encendido de la computadora, la rutina POST verifica que los
mdulos de RAM estn conectados de manera correcta. En el caso que no
existan o no se detecten los mdulos, la mayora de tarjetas madres emiten
una serie de sonidos que indican la ausencia de memoria principal.
Terminado ese proceso, la memoria BIOS puede realizar un test bsico
sobre la memoria RAM indicando fallos mayores en la misma.
DIFICULTADES

Existen dos clases de errores en los sistemas de memoria, las fallas (Hard
fails) que son daos en el hardware y los errores (soft errors) provocados
por causas fortuitas. Los primeros son relativamente fciles de detectar (en
algunas condiciones el diagnstico es equivocado), los segundos al ser
resultado de eventos aleatorios, son ms difciles de hallar. En la actualidad
la confiabilidad de las memorias RAM frente a los errores, es
suficientemente alta como para no realizar verificacin sobre los datos
almacenados, por lo menos para aplicaciones de oficina y caseras. En los
usos ms crticos, se aplican tcnicas de correccin y deteccin de errores
basadas en diferentes estrategias:

La tcnica del bit de paridad consiste en guardar un bit adicional por cada
byte de datos y en la lectura se comprueba si el nmero de unos es par
(paridad par) o impar (paridad impar), detectndose as el error.

Una tcnica mejor es la que usa cdigo de autochequeo y autocorrector

(error-correcting code, ECC), que permite detectar errores de 1 a 4 bits y
corregir errores que afecten a un slo bit. Esta tcnica se usa slo en
sistemas que requieren alta fiabilidad.

Por lo general, el sistema con cualquier tipo de proteccin contra errores

tiene un coste ms alto, y sufren de pequeas penalizaciones en
desempeo, con respecto a los sistemas sin proteccin. Para tener un
sistema con ECC o paridad, el chipset y las memorias deben tener soporte
para esas tecnologas. La mayora de placas base no poseen dicho soporte.

Para los fallos de memoria se pueden utilizar herramientas de software

especializadas que realizan pruebas sobre los mdulos de memoria RAM.
Entre estos programas uno de los ms conocidos es la aplicacin
Memtest86+ que detecta fallos de memoria.

SOLUCIONES

Para realizar la operacin de derecha a izquierda se tiende a voltear

los dgitos de cada lista y as el lenguaje maquina haga las
operaciones de izquierda a derecha.
Se coloc una funcin para igualar cifras con valores ceros para que
no ocurra algn problema al momento de realizar las operaciones.
Para amenorar el tiempo de ejecucin no se puede implementar la
funcin de impresin.

CONCLUSIONES

Se lleg a la conclusin de que si existen los algoritmos para calcular

el cociente y el residuo para su implementacin en cada una de las
estructuras de control repetitivas del paradigma estructurado por lo
que se comprob la hiptesis.
Los algoritmos obtenidos son eficientes para casos en que el divisor
es proporcional al dividendo, pero cuando hay casos extremos es
decir un divisor muy pequeo y un dividendo muy grande los
algoritmos son ms lentos.
Sin ejecutar la funcin de la impresin habr tiempos menos de
ejecucin.
Se podra implementar una forma de saber un nmero cercano al
dividendo para que los algoritmos funcionen de forma ms eficiente
en casos extremos.

BIBLIOGRAFA
 Alvarez, Lissette (2004).Estructuras de Control, Venezuela, Versin
1.0, Disponible en prof.usb.ve/mvillasa/compcient/ estructuras .pdf
Wikipedia.org (2010). Divisin (matemtica) , Estados unidos,
Versin 1.0, Disponible en http://es.wikipedia.org/wiki/Divisi
%C3%B3n_(matem%C3%A1tica).