Você está na página 1de 97

UNIVERSIDAD AGRARIA DEL

ECUADOR

ESCUELA DE COMPUTACION E
INFORMATICA

MATERIA: DIGITALES

DOCENTE:ING.Carlota Delgado

ALUMNO: Marlon Moreira Tern

AO 2015 2016
INTRODUCCION
DE LA MATERIA

La digitalizacin de la informacin, la transmisin de datos, la


utilizacin de los micro controladores, chips y partes electrnicas
hacen de esta materia una herramienta fundamental para el
desempeo profesional del Ingeniero en Computacin e Informtica,
por lo que requiere de una fundamentacin en temas relacionados
con la electrnica digital, para desarrollar nuevos proyectos que sean
de un impacto mayor e innovador para este tiempo que la tecnologa
va avanzando muy rpido. Ya que de esta manera con nuestros
proyectos daremos solucin a los problemas cotidianos

2
TABLA DE CONTENIDO

CONTENIDO:
INTRODUCCION DE LA MATERIA
.................................................................................................
2
TABLA DE CONTENIDO
.................................................................................................
3
DESARROLLO DE LA MATERIA
.................................................................................................
5
GRUPO # 1 FLIP FLOP SINCRONIZADOS POR RELOJ RS.
..............................................................................................
5
INTRODUCCIN
............................................................................................
5
REGISTRO BSICO CONSTRUIDO CON COMPUERTAS NAND
............................................................................................
5
SEALES DE RELOJ (CLOCK) Y FF CONTROLADOS POR
RELOJ
............................................................................................
6
FLIP FLOP EN RS
............................................................................................
7
BIESTABLE RS (SET RESET) ASNCRONO
............................................................................................
7
BIBLIOGRAFA
............................................................................................
8
GRUPO # 2 FLIP FLOP SINCRONIZADOS POR RELOJ JK.
..............................................................................................
9
INTRODUCCIN
............................................................................................
9
SEALES DE RELOJ (CLOCK) Y FF CONTROLADOS POR
RELOJ
..........................................................................................
10
FLIP FLOP TIPO "J-K"
..........................................................................................
11
CONSTANTES DE TIEMPO DE ESTABLECIMIENTO Y DE
RETENCIN
..........................................................................................
11
ENTRADAS ASNCRONAS EN LOS FF
..........................................................................................
12
TABLA DE VERDAD DEL FF TIPO "J - K" CON ENTRADAS
ASNCRONAS
..........................................................................................
13
REFERENCIAS:
..........................................................................................
13
GRUPO # 3 FLIP FLOP SINCRONIZADOS POR RELOJ D.
.............................................................................................
14
INTRODUCCIN
..........................................................................................
14
FLIP.FLOP QUE DISPARA TRANSICIONES EN PENDIENTE
POSITIVA
..........................................................................................
14
FORMAS DE ONDA
..........................................................................................
14
GRUPO # 4 DISPAROS DE FLIP FLOP.
.............................................................................................
16
INTRODUCCIN
..........................................................................................
16
TIPOS DE DISPARO:
..........................................................................................
16
FLIP-FLOP MAESTRO - ESCLAVO
..........................................................................................
16
FLIP-FLOP DISPARO POR BORDE
..........................................................................................
18
DISPARO POR FRANCO POSITIVO
..........................................................................................
18
DISPARO POR FRANCO POSITIVO
..........................................................................................
18
GRUPO # 5 MULTIVIBRADORES ASTABLES.
.............................................................................................
18
INTRODUCCIN
..........................................................................................
18
MULTIVIBRADORES ASTABLES
..........................................................................................
19
EL TEMPORIZADOR 555
..........................................................................................
19
EMPLEO DEL TEMPORIZADOR 555 COMO UN
MULTIVIBRADOR ASTABLE
20
3
GRUPO # 6 MULTIVIBRADORES MONOESTABLES.
.............................................................................................
22
INTRODUCCIN
..........................................................................................
22
MONOESTABLE
..........................................................................................
22
MULTIVIBRADOR:
..........................................................................................
22
CIRCUITO MULTIVIBRADOR MONOESTABLE
..........................................................................................
22
CIRCUITO MULTIVIBRADOR MONOESTABLE
..........................................................................................
23
DIVERSOS TIPOS DE MONOESTABLES:
..........................................................................................
23
OTROS MONOESTABLES
..........................................................................................
24
CIRCUITO INTEGRADO 555
..........................................................................................
24
PINES DEL 555.
..........................................................................................
25
CONCLUSIN
..........................................................................................
25
BIBLIOGRAFA
..........................................................................................
25
GRUPO # 7 SUMADORES Y RESTADORES PARALELOS.
.............................................................................................
27
INTRODUCCIN
..........................................................................................
27
SUMADORES BINARIOS
..........................................................................................
27
EJEMPLO: SUMADORES BINARIOS
..........................................................................................
27
RESTA BINARIA
..........................................................................................
28
SUMADORES Y RESTADORES EN PARALELO.
..........................................................................................
31
SUMADORES PARA LA RESTA
..........................................................................................
32
REGLAS SUMADORES PARA LA RESTA.
..........................................................................................
32
GRUPO # 8 CONTADORES SNCRONOS Y ASNCRONOS.
.............................................................................................
32
INTRODUCCIN
..........................................................................................
33
CONTADORES SNCRONOS Y ASNCRONOS PARALELOS
..........................................................................................
33
DEFINICIN
..........................................................................................
33
CONTADORES SNCRONOS
..........................................................................................
33
74160 CONTADOR PROGRAMABLE BCD CON PUESTA A
CERO
PRIORITARIA.
..........................................................................................
33
74393 DOBLE CONTADOR BINARIO DE 4 BITS.
..........................................................................................
36
74193 Contador/Descontador de 4 bits programable.
..........................................................................................
37
CONTADORES ASNCRONOS
..........................................................................................
39
7490 CONTADOR DE DCADAS.
..........................................................................................
39
7492 CONTADOR DIVISOR POR DOCE.
..........................................................................................
42
7493 CONTADOR BINARIO DE 4 BITS.
..........................................................................................
43
74193 CONTADOR/DESCONTADOR DE 4 BITS
PROGRAMABLE.
..........................................................................................
44
CONCLUSIONES
..........................................................................................
46
BIBLIOGRAFA
..........................................................................................
46
ALARMA CON SENSOR DE MOVIMIENTO (PROYECTO)
................................................................................................
47
FODA DE LA MATERIA
................................................................................................
51

4
DESARROLLO DE LA MATERIA

GRUPO # 1 FLIP FLOP SINCRONIZADOS POR RELOJ RS.

INTRODUCCIN

Todos los circuitos digitales utilizan datos binarios para funcionar


correctamente, los circuitos estn diseados para contar, sumar,
separar, etc. los datos segn nuestras necesidades, pero por el tipo
de funcionamiento de las compuertas digitales, los datos presentes en
las salidas de las mismas, cambian de acuerdo con sus entradas, y no
hay manera debitarlo, si las entradas cambian, las salidas lo harn
tambin, entonces Cmo podemos hacer para mantener un dato o
serie de datos en un lugar hasta que los necesitemos? La respuesta
son las memorias.

El corazn de una memoria son los Flip Flops, este circuito es una
combinacin de compuertas lgicas, A diferencia de las caractersticas
de las compuertas solas, si se unen de cierta manera, estas pueden
almacenar datos que podemos manipular con reglas preestablecidas
por el circuito mismo. Esta es la representacin general par un Flip
Flop (comnmente llamado "FF")

Los FF pueden tener varias entradas, dependiendo del tipo de las


funciones internas que realice, y tiene dos salidas:

Las salidas de los FF slo pueden tener dos estados (binario) y


siempre tienen valores contrarios, como podemos ver en la siguiente
tabla:

Las entradas de un FF obligan a las salidas a conmutar hacia uno u


otro estado o hacer "flip flop" (Trmino anglosajn), ms adelante
explicaremos cmo interactan las entradas con las salidas para
lograr los efectos caractersticos de cada FF. El FF tambin es
conocido como:
REGISTRO BSICO CONSTRUIDO CON COMPUERTAS NAND

Este es el circuito ms sencillo y bsico de un FF, Puede ser


construido a partir de dos compuertas NAND o dos compuertas NOR
con dos entradas, a continuacin, se ilustra con compuertas NAND, y
es denominado "Registro Bsico NAND". La forma de conectarlas es la
siguiente: Se deja libre una de las entradas de cada compuerta, las
sobrantes son conectadas independientemente de manera cruzada
hacia la salida de la compuerta contraria. Quedando la conexin de la
siguiente manera:

5
La siguiente tabla muestra el estado inicial del Registro Bsico NAND,
cuando sus entradas se encuentran en ALTO (Estado de reposo del
FF). Para comenzar la accin de "Flip Flop" ser necesario enviar a
BAJO alguna de las entradas, con su correspondiente cambio de
estado a la salida.

SEALES DE RELOJ (CLOCK) Y FF CONTROLADOS POR RELOJ

Hasta ahora hemos visto que un Registro Bsico tiene dos variables
de entrada y responde de manera predecible a ellas, pero Qu
podamos hacer si necesitramos otra variable de control? Cmo
podramos hacer que el registro acte cuando sea conveniente para
nosotros, y no al momento de cambiar sus entradas? Todos los
sistemas digitales tienen bsicamente dos formas de operacin:
Operacin en modo ASNCRONO. En este modo, las salidas
cambian de manera automtica siguiendo las rdenes de las
entradas.

Operacin en modo SNCRONO. En este modo, las salidas


cambian siguiendo las rdenes de las entradas, pero slo
cuando una seal de control, llamada RELOJ (CLOCK, CLK, CP)
es aplicada al registro.

Los circuitos digitales ASNCRONOS son muy complicados en lo que a


diseo y reparacin se refiere, ya que, al encontrarnos con una falla
en un circuito de 10 registros interconectados, el rastreo de los
cambios en todas las compuertas nos provocara un severo dolor de
cabeza. Los circuitos digitales SNCRONOS son ms fciles de disear
y reparar, debido a que los cambios de las salidas son eventos
"esperados" (ya que fcilmente podemos saber el estado de cada una
de las entradas o salidas sin que estas cambien repentinamente), y
los cambios dependen del control de una sola seal aplicada a todos
los registros, la seal de RELOJ .La seal de reloj es una onda
cuadrada o rectangular, los registros que funcionan con esta seal,
slo pueden cambiar cuando la seal de reloj hace una transicin,
Tambin llamados "flancos", por lo tanto, la seal de reloj slo puede
hacer 2 transiciones (o Flancos):

6
La Transicin con pendiente positiva (TPP) o Flanco positivo
(FP). Es cuando la seal de reloj cambia del estado BAJO al
estado ALTO.

La Transicin con pendiente negativa (TPN) o Flanco Negativo


(FN). Es cuando la seal de reloj cambia del estado ALTO al
estado BAJO.

Principales caractersticas de los FF sincronizados por Reloj.


Todos los FF cuentan con una entrada con el rtulo (RELOJ,
CLOCK, CLK, CP) y un distintivo crculo para saber cmo debe
ser la seal activa. Los que no tienen crculo, son sincronizados
por una TPP, los que cuentan con un crculo son sincronizados
por una TPN.

Todos los FF cuentan con entradas de control, que determinan


el cambio que van a tener las salidas, al igual que en los
Registros bsicos, pero estas entradas no pueden modificar las
salidas arbitrariamente, slo podrn hacerlo cuando el FF reciba
su transicin activa.

Resumiendo, Las entradas de control del FF nos permiten saber cmo


van a cambiar las salidas, pero slo la seal de Reloj podr hacer
efectivo este cambio.

FLIP FLOP EN RS

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo),


cuyas entradas principales permiten al ser activadas:
R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el


estado que posea tras la ltima operacin de borrado o grabado. En
ningn caso deberan activarse ambas entradas a la vez, ya que esto
provoca que las salidas directas (Q) y negada (Q') queden con el
mismo valor: abajo, si el flip-flop est construido con puertas NOR, o
a alto, si est construido con puertas NAND. El problema de que
ambas salidas queden al mismo estado est en que al desactivar
ambas entradas no se podr determinar el estado en el que quedara
la salida. Por eso, en las tablas de verdad, la activacin de ambas
entradas se contempla como caso no deseado (N. D.).

BIESTABLE RS (SET RESET) ASNCRONO


Slo posee las entradas R y S. Se compone internamente de dos
puertas lgicas NAND o NOR, segn se muestra en la siguiente
figura:

7
Tabla de verdad biestable RS
Q
R S (NOR) Q' (NAND)
0 0 q N. D.
0 1 1 0
1 0 0 1
1 1 N. D. q
N. D.= Estado no deseado q=
Estado de memoria

BIBLIOGRAFA

Electrnica Digital. (s.f.). Obtenido de:


http://www.ladelec.com/teoria/electronica-digital/364-flip-flop-flip-
flop-rs
Lpez, R. C. (12 de 05 de 2015). ladelec. Obtenido de:
http://www.ladelec.com/teoria/electronica-digital/364-flip-flop-flip-
flop-rs
(Lpez, 2015) (Electrnica Digital, s.f.)
8
GRUPO # 2 FLIP FLOP SINCRONIZADOS POR RELOJ JK.

INTRODUCCIN

Todos los circuitos digitales utilizan datos binarios para funcionar


correctamente, los circuitos estn diseados para contar, sumar,
separar, etc. los datos segn nuestras necesidades, pero por el tipo
de funcionamiento de las compuertas digitales, los datos presentes en
las salidas de las mismas, cambian de acuerdo con sus entradas, y no
hay manera debitarlo, si las entradas cambian, las salidas lo harn
tambin, entonces Cmo podemos hacer para mantener un dato o
serie de datos en un lugar hasta que los necesitemos? La respuesta
son las memorias, bsicamente son sistemas que pueden almacenar
uno o ms datos evitando que se pierdan, hasta que nosotros lo
consideremos necesario, es decir, pueden variar su contenido a
nuestra voluntad. El corazn de una memoria son los Flip Flops, este
circuito es una combinacin de compuertas lgicas, A diferencia de
las caractersticas de las compuertas solas, si se unen de cierta
manera, estas pueden almacenar datos que podemos manipular con
reglas preestablecidas por el circuito mismo. Esta es la
representacin general par un Flip Flop (comnmente llamado "FF")

Los FF pueden tener varias entradas, dependiendo del tipo de las


funciones internas que realice, y tiene dos salidas:

Las salidas de los FF slo pueden tener dos estados (binario) y


siempre tienen valores contrarios, como podemos ver en la siguiente
tabla:
Las entradas de un FF obligan a las salidas a conmutar hacia uno u
otro estado o hacer "flip flop" (Trmino anglosajn), ms adelante
explicaremos cmo interactan las entradas con las salidas para
lograr los efectos caractersticos de cada FF. El FF tambin es
conocido como:
"Registro Bsico" trmino utilizado para la forma ms sencilla de
un FF.
"Multivibrador Biestable" trmino pocas veces utilizado para
describir a un FF.
9
SEALES DE RELOJ (CLOCK) Y FF CONTROLADOS POR RELOJ

Hasta ahora hemos visto que un Registro Bsico tiene dos variables
de entrada y responde de manera predecible a ellas, pero Qu
podamos hacer si necesitramos otra variable de control? Cmo
podramos hacer que el registro acte cuando sea conveniente para
nosotros, y no al momento de cambiar sus entradas? Todos los
sistemas digitales tienen bsicamente dos formas de operacin:

Operacin en modo ASNCRONO. En este modo, las salidas


cambian de manera automtica siguiendo las rdenes de las
entradas.

Operacin en modo SNCRONO. En este modo, las salidas


cambian siguiendo las rdenes de las entradas, pero slo
cuando una seal de control, llamada RELOJ (CLOCK, CLK, CP)
es aplicada al registro.

Los circuitos digitales ASNCRONOS son muy complicados en lo que a


diseo y reparacin se refiere, ya que, al encontrarnos con una falla
en un circuito de 10 registros interconectados, el rastreo de los
cambios en todas las compuertas nos provocara un severo dolor de
cabeza. Los circuitos digitales SNCRONOS son ms fciles de disear
y reparar, debido a que los cambios de las salidas son eventos
"esperados" (ya que fcilmente podemos saber el estado de cada una
de las entradas o salidas sin que estas cambien repentinamente), y
los cambios dependen del control de una sola seal aplicada a todos
los registros, la seal de RELOJ. La seal de reloj es una onda
cuadrada o rectangular, los registros que funcionan con esta seal,
slo pueden cambiar cuando la seal de reloj hace una transicin,
Tambin llamados "flancos", por lo tanto, la seal de reloj slo puede
hacer 2 transiciones (o Flancos):

La Transicin con pendiente positiva (TPP) o Flanco positivo


(FP). Es cuando la seal de reloj cambia del estado BAJO al
estado ALTO.

La Transicin con pendiente negativa (TPN) o Flanco Negativo


(FN). Es cuando la seal de reloj cambia del estado ALTO al
estado BAJO.

Principales caractersticas de los FF sincronizados por Reloj.


Todos los FF cuentan con una entrada con el rtulo (RELOJ,
CLOCK, CLK, CP) y un distintivo crculo para saber cmo debe
ser la seal activa. Los que no tienen crculo, son sincronizados
por una TPP, los que cuentan con un crculo son sincronizados
por una TPN.

Todos los FF cuentan con entradas de control, que determinan


el cambio que van a tener las salidas, al igual que en los
Registros bsicos, pero estas entradas no pueden modificar las
salidas arbitrariamente, slo podrn hacerlo cuando el FF reciba
su transicin activa.

Resumiendo, Las entradas de control del FF nos permiten saber cmo


van a cambiar las salidas, pero slo la seal de Reloj podr hacer
efectivo este cambio.

10
FLIP FLOP TIPO "J-K"

Este FF es uno de los ms usados en los circuitos digitales, y de


hecho es parte fundamental de muchos circuitos avanzados como
contadores y registros de corrimiento, que ya vienen integrados en un
chip. Este FF cuenta con dos entradas de datos J y K, su funcin es
en principio la misma que el Registro bsico NAND o NOR, pero con la
diferencia que la condicin en las entradas J = 1, K = 1, a diferencia
del Registro NAND, que generara una salida errnea o no deseada,
en un FF J-K, obliga a las salidas a conmutar su estado al opuesto
(Toggle) a cada pulso del reloj. Esto lo convierte en un tipo de FF muy
verstil. Tabla de verdad de un FF tipo J-K sncrono.

Observando la tabla de verdad observamos los cambios que provoca


en sus salidas este FF:
Si J y K = 0, no hay cambios en las salidas.

Si J = 1, y K = 0, se forzan las salidas

a Q = 1, /Q = 0 Si J = 0, y K = 1, se

forzan las salidas a Q = 0, /Q = 1

Si J = 1, y K = 1, las salidas conmutan su estado hacia el


siguiente a cada pulso del reloj (Toggle)

CONSTANTES DE TIEMPO DE ESTABLECIMIENTO Y DE


RETENCIN
La siguiente figura nos indica cmo estn compuestos los dos
detectores de Transiciones.
Detector de Transiciones Positivas (TPP)

11
Circuito Detector de Transiciones Negativas

Las figuras nos muestran del lado izquierdo de la lnea verde el pin de
entrada de Reloj del FF, el lado derecho nos muestra el circuito
interno del FF. La diferencia entre CK y CK se debe al retraso en la
propagacin que cualquier compuerta tiene, desde que se aplica una
seal en la entrada, hasta que esta se refleja en la salida. Esta
diferencia en tiempo, nos permite obtener un pulso de salida
solamente cuando ocurre la transicin para la que estn diseados, y
por lo tanto accionar el FF.

ENTRADAS ASNCRONAS EN LOS FF

Como ya hemos visto, cada FF tiene entradas que pueden cambiar el


estado de las salidas de manera sincronizada con el pulso de reloj,
pero Dnde quedaron nuestras entradas asncronas? Es posible
seguir usando estas entradas en FF sncronos? La respuesta est en
los FF sncronos de cualquier tipo que poseen entradas asncronas,
esto aade dos pines ms de control a nuestros
12
FF, los conocidos SET y RESET (Los cules pueden ser activos en el
estado ALTO o BAJO). Entonces tenemos FF sncronos (Tipo "J - K", o
tipo "D) con un par de entradas que no dependen en ningn
momento del pulso de Reloj. Haciendo una combinacin perfecta de
entradas que controlan las salidas de manera automtica
(Asncronas) o controladas por un pulso de reloj (Sncronas).La
siguiente figura nos muestra los smbolos de los FF Tipo "J - K" y "D"
con sus entradas asncronas.

TABLA DE VERDAD DEL FF TIPO "J - K" CON ENTRADAS


ASNCRONAS

(Las "X" significan que no importa el estado actual de esa entrada).


(El FF tiene una entrada de Reloj que funciona con TPP)(Las entradas
asncronas con activas ALTAS)

El funcionamiento bsico sigue siendo el mismo, pero las salidas


sern forzadas a ALTO o BAJO, si se activan las entradas Asncronas
correspondientes (SET, RESET) sin importar el estado de las entradas
"J - K" o CLK.
REFERENCIAS:
http://www.freelibros.org/electronica/sistemas-digitales-ronald-j-
tocci.html
http://catedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema
%204%20Flip-Flops%202009.pdf
13
GRUPO # 3 FLIP FLOP SINCRONIZADOS POR RELOJ D.

INTRODUCCIN

El reloj FLIP-FLOP D tiene una entrada

sncrona de control. D significa dato.

Las operaciones del FLIP-FLOP es muy sencilla, es decir:

Q va hacia el mismo estado en el que se encuentra la entrada D


cuando ocurre esto en un TTP en
CLK

Es decir que lo que se presente en D se almacena en el FLIP-FLOP en

el que se presente una TTP El flip-flop tipo D es una modificacin del

FLIP-FLOP RS sincronizado por nivel.

La entrada D se aplica directamente a la entrada S, y su


complemento a la entrada.

FLIP.FLOP QUE DISPARA TRANSICIONES EN PENDIENTE


POSITIVA

FORMAS DE ONDA
14
La entrada D se aplica directamente a la entrada S, y su
complemento a la entrada. R. El nombre de flip-flop D viene como
consecuencia de su capacidad de transferir datos desde la lnea de
entrada a la salida, siempre que los pulsos de reloj lo permitan.
Cuando D es 0, se activa R0 y el flip-flop pasa a Q = 0; mientras que,
cuando D es 1, se activa S 0 y el flip-flop pasa a Q = 1. En ambos
casos, la entrada se transmite a la salida.
1
5
GRUPO # 4 DISPAROS DE FLIP FLOP.

INTRODUCCIN

El estado de un flip-flop se cambi por una modificacin momentnea


en la seal de entrada.

Este cambio momentneo se denomina gatillo o disparo y l transicin


que provoca se dice que se dispara el flip-flop.

Los flip-flops asncronos como los circuitos bsicos requieren una


entrada de gatillo definida por un cambio de nivel de seal. este nivel
debe de volver a su valor inicial (0 en NOR y 1 en NAND) antes de
que aplique un segundo gatillo.

Los flip-flops temporizados se disparan por pulsos. Un pulso comienza


desde un valor inicial de 0, pasa en forma momentnea a 1 y despus
de un corto tiempo, regresa a su valor 0 inicial.

El intervalo de tiempo desde la aplicacin del pulso hasta que ocurre


la transicin de la salida es un factor crtico que requiere ms
investigacin.

Un pulso de reloj puede ser positivo o bien negativo. Una fuente


positiva de reloj permanece 0 durante el intervalo entre pulsos y pasa
a 1 al ocurrir un pulso.

El pulso pasa a travs de dos transiciones de seal: desde 0 a 1 y el


regreso de 1 a 0, La transicin positiva se define como borde positivo
y la transicin negativa como el borde negativo, esta definicin
tambin se aplica a los pulsos negativos.

TIPOS DE DISPARO:

Flip-Flop Maestro

Esclavo
Disparado por
Tipos de Disparo
Flanco Positivo
Disparo por
Borde
Disparado por
Flanco Negativo

FLIP-FLOP MAESTRO - ESCLAVO


Concepto:

Este arreglo, se construye mediante dos flip-flops separados.
un circuito sirve como un maestro y el otro como un esclavo.
Este circuito consta adems de lo ya mencionado con un
inversor.


Cuando el pulso de reloj CP es 0, la salida del inversor es 1.
Ya que la entrada de reloj del esclavo es, el flip-flop est
habilitado si la salida Q es igual a Y, en tanto que Q es igual
a Y. El flip-flop maestro se habilita porque CP=0.
1
6

Cuando el pulso llega a 1, entonces la informacin en las
entradas externas R y S se transmiten al flip-flop maestro,
sin embargo, el flip-flop esclavo est aislado mientras el
pulso este en su nivel 1, ya que la salida del inversor es 0.
Cuando el pulso regresa a 0, el flip-flop maestro est aislado
lo cual evita que lo afecten las entradas externas. el flip-flop
esclavo pasa entonces al mismo estado que el flip-flop
maestro.

El comportamiento del flip-flop maestro-esclavo que acaba


de describirse dicta que los cambios de estado en todos los
flip-flops coincidan con la transicin de borde negativo del
pulso. No obstante, algunos flip-flops maestro-esclavo IC
cambian los estados de salida en la transicin de borde
positivos de los pulsos de reloj.

Esto sucede en flip-flops que tienen un inversor adicional en


la CP terminal y la entrada del maestro, tales se disparan
con pulsos negativos de modo que el borde negativo del
pulso afecte al maestro y el borde positivo afecte al esclavo
y las terminales de salida.

S Res C
et et K Smbolo
0 0 No hay Cambio

17
0 1 Q1

1 0 Q0

Q(Se
1 1 Complementa)

FLIP-FLOP DISPARO POR BORDE

Concepto:

Otro tipo de flip-flop que sincroniza los cambios de estado
durante la transicin de pulsos de reloj es el disparado por
borde en este tipo de flip-flop, las transiciones de salida ocurren
en un nivel especfico del pulso de reloj.


Cuando el nivel del pulso de entrada excede el nivel umbral, las
entradas estn bloqueadas y, de este modo, el flip-flop no
responde a los cambios adicionales en las entradas hasta que el
pulso de reloj regresa a 0 y ocurre otro pulso. Algunos flip-flops
disparados por borde provocan una transicin en el borde
positivo del pulso y otros causan una transicin en el borde
negativo del pulso.

DISPARO POR FRANCO POSITIVO

Concepto:

Cambian de estado en la subida de reloj o bien de la forma de
onda, que se va de la Tensin GND a +5 V.

Este franco se denomina de BAJA a ALTA

DISPARO POR FRANCO POSITIVO

Concepto:

Este franco tambin se denomina de ALTA a BAJA (H a L) del
pulso de reloj

Aunque tambin se conoce como Franco Negativo o Posterior
del Pulso del Reloj

GRUPO # 5 MULTIVIBRADORES ASTABLES.

INTRODUCCIN
Es un tipo de circuito que genera ondas cuadradas, cuando esta baja
se dice que est en 0 voltios y cuando sube puede tener un valor
determinado como 5v.
18
Hay 3 tipos de multivibradores:


Astables

Monoestables

Biestables

MULTIVIBRADORES ASTABLES

Los flip-flops tienen dos estados estables; por consiguiente, puede


decirse que son multivibradores biestables. Los MV monoestables solo
tienen un estado estable. Un tercer tipo de multivibrador es aquel que
no tiene estados estable y se llama multivibrador astable. Este tipo de
circuito lgico cambia su salida una y otra vez (oscila) entre dos
estados inestables. El circuito es til para generar seales de reloj
para circuitos digitales sncronos.

EL TEMPORIZADOR 555

El temporizador 555 es un dispositivo verstil y muy utilizado,


porque puede ser configurado de dos modos distintos, bien como
multivibrador monoestable o como multivibrador aestable (oscilador).
Un multivibrador aestable no tiene estados estables y vara, por
tanto, una y otra vez (oscila) entre dos estados inestables, sin utilizar
un circuito de disparo externo.
19
EMPLEO DEL TEMPORIZADOR 555 COMO UN MULTIVIBRADOR
ASTABLE

Formulas:
Tiempo alto = 0.69(R1+R2)x C1
Tiempo bajo = 0.69x R2 x C1
Periodo = T1+T2
Frecuencia = 1/T

20
2
1
GRUPO # 6 MULTIVIBRADORES MONOESTABLES.

INTRODUCCIN

Los multivibradores son circuitos de mucha utilizacin dentro de la


electrnica digital. De acuerdo con sus caractersticas, se dividen en
biestables, monoestables y astables. Los biestables pueden
permanecer de manera permanente en uno cualquiera de sus dos
estados estables, los monoestables poseen un estado estable y otro
inestable, utilizndose como generador de pulsos de compuerta
(pulsos anchos) de duracin controlable o como circuito de demora,
mientras que los astables no poseen estados estables, por lo que se
mantienen oscilando de un estado a otro con una frecuencia que
depende de los parmetros del circuito.

De todos los multivibradores profundizaremos en los monoestables

MONOESTABLE

Es un circuito multivibrador que realiza una funcin secuencial


consistente en que, al recibir una excitacin exterior, cambia de
estado y se mantiene en l durante un periodo que viene
determinado por una constante de tiempo. Transcurrido dicho
perodo, la salida del monoestable vuelve a su estado original. Por
tanto, tiene un estado estable (de aqu su nombre) y un estado casi
estable.

MULTIVIBRADOR:

En electrnica, es un circuito oscilador capaz de generar una onda


cuadrada. Segn su funcionamiento, los multivibradores se pueden
dividir en dos clases:

De funcionamiento continuo (si posea los 2 estados biestable).

De funcionamiento impulsado (Si poseen uno, se le llama
monoestable.)

CIRCUITO MULTIVIBRADOR MONOESTABLE


22
En esta figura se representa el esquema de un circuito multivibrador
monoestable, realizado con componentes discretos, cuyo
funcionamiento es el siguiente:

Al aplicar la tensin de alimentacin (Vcc), los dos transistores


iniciarn la conduccin, ya que sus bases reciben un potencial
positivo a travs de las resistencias R-2 y R-3, pero como los
transistores no sern exactamente idnticos, por el propio proceso de
fabricacin y el grado de impurezas del material semiconductor, uno
conducir antes o ms rpido que el otro.

CIRCUITO MULTIVIBRADOR MONOESTABLE

Supongamos que es TR-2 el que conduce primero. El voltaje en su


colector estar prximo a 0 voltios (salida Y a nivel bajo), por lo que
la tensin aplicada a la base de TR-1 a travs del divisor formado por
R-3, R-5, ser insuficiente para que conduzca TR-1. En estas
condiciones TR-1 permanecera bloqueado indefinidamente.

Pero si ahora aplicamos un impulso de disparo de nivel alto por la


entrada T, el transistor TR-1 conducir y su tensin de colector se
har prxima a 0 V, con lo que C-1, que estaba cargado a travs de
R-1 y la unin base-emisor de TR-2, se descargar a travs de TR-1 y
R-2 aplicando un potencial negativo a la base de TR-2 que lo llevar
al corte (salida Y a nivel alto). En esta condicin la tensin aplicada a
la base de TR-1 es suficiente para mantenerlo en conduccin, aunque
haya desaparecido el impulso de disparo en T.

Seguidamente se inicia la carga de C-1 a travs de R-2 y TR-1 hasta


que la tensin en el punto de unin de C-1 y R-2 (base de TR-2) sea
suficiente para que TR-2 vuelva a conducir y TR-1 quede bloqueado.
La duracin del periodo casi estable viene definida por los valores de
C-1 y R-2.

DIVERSOS TIPOS DE MONOESTABLES:


Restaurable o resetable: Una entrada de reset permite
interrumpir el pulso en cualquier momento, dejando el
dispositivo preparado para un nuevo disparo.

Redisparable (retriggerable): Permite reiniciar el pulso con
un nuevo disparo antes de completar la temporizacin. Digamos
que se tiene un temporizador de 4 ms, pero a los 2 ms de
iniciado el pulso se realiza un nuevo disparo; la duracin que se
obtiene es de 2 + 4 = 6 ms. Los monoestables no redisparables
slo permiten el disparo cuando no existe ninguna
temporizacin en curso. Es decir, en el ejemplo anterior
ignorara el segundo disparo y se obtendra un pulso de 4 ms
solamente.

Monoestable-Multivibrador: Son monoestables dobles (Dos,
normalmente independientes) en la misma cpsula que
permiten su conexin de forma que el fin del pulso generado
por uno de ellos dispara al otro.

Para temporizaciones largas, se aaden contadores a un
multivibrador que prolongan la duracin del pulso. Por
ejemplo, el ICM7242.
El uso de monoestables en circuitos digitales est fuertemente
desaconsejado, ya que aaden imprecisiones debidas a los
componentes analgicos, mayor sensibilidad al ruido y a fuertes
golpes, y aumentan el consumo en niveles altsimos y el tamao es
demasiado grande. En su lugar se utilizarn contadores digitales que
generen las temporizaciones a partir de un reloj de referencia

23
OTROS MONOESTABLES

Adems de los circuitos anteriores, existen circuitos con una parte


digital muy reducida, que se pueden utilizar bien como monoestables
o como multivibradores y existen tanto en tecnologa bipolar como
cmos. El NE555 es el paradigma de este tipo de circuitos.

CIRCUITO INTEGRADO 555

NE555 de Signetics en un dual in line package.

El temporizador IC 555 es un circuito integrado (chip) que se utiliza


en una variedad de aplicaciones y se aplica en la generacin de
pulsos y de oscilaciones.

DESCRIPCIN DE LAS PATILLAS DEL TEMPORIZADOR 555


24
PINES DEL 555.


GND (normalmente la 1): es el polo negativo de la
alimentacin, generalmente tierra (masa).

Disparo (normalmente la 2): Es donde se establece el inicio
del tiempo de retardo si el 555 es configurado como
monoestable. Este proceso de disparo ocurre cuando esta
patilla tiene menos de 1/3 del voltaje de alimentacin. Este
pulso debe ser de corta duracin, pues si se mantiene bajo por
mucho tiempo la salida se quedar en alto hasta que la entrada
de disparo pase a alto otra vez.
Pines del 555.

Salida (normalmente la 3): Aqu veremos el resultado de la
operacin del temporizador, ya sea que est conectado como
monoestable, estable u otro. Cuando la salida es alta, el voltaje
ser el voltaje de alimentacin (Vcc) menos 1.7 V. Esta salida
se puede obligar a estar en casi 0 voltios con la ayuda de la
patilla de reinicio (normalmente la 4).

Reinicio (normalmente la 4): Si se pone a un nivel por
debajo de 0.7 Voltios, pone la patilla de salida a nivel bajo. Si
por algn motivo esta patilla no se utiliza hay que conectarla a
alimentacin para evitar que el temporizador se reinicie.

Pines del 555.



Control de voltaje (normalmente la 5): Cuando el
temporizador se utiliza en el modo de controlador de voltaje, el
voltaje en esta patilla puede variar casi desde Vcc (en la
prctica como Vcc -1.7 V) hasta casi 0 V (aprox. 2 V menos).
As es posible modificar los tiempos. Puede tambin
configurarse para, por ejemplo, generar pulsos en rampa.

Umbral (normalmente la 6): Es una entrada a un
comparador interno que se utiliza para poner la salida a nivel
bajo.

Descarga (normalmente la 7): Utilizado para descargar con
efectividad el condensador externo utilizado por el temporizador
para su funcionamiento.

Voltaje de alimentacin (VCC) (normalmente la 8): es la
patilla donde se conecta el voltaje de alimentacin que va de
4.5 V hasta 16 V.

CONCLUSIN


El temporizador 555 nos ayuda a realizar seales de impulso de
acuerdo a nuestras necesidades.

El circuito monoestable posee un estado estable, en el cual
permanece hasta que se le aplica un impulso externo mediante
el pulsador; y que al transcurrir el tiempo t vuelve a su estado
original.

El 555 es un integrado sumamente verstil, pudiendo ser
configurado para trabajar en un rango muy amplio de
frecuencias y, puede trabajar con ciclos de trabajo de casi 0%
al 100%.

BIBLIOGRAFA
25

Sistemas Digitales, Ronald Tocci, pgs: 220-221.

Millman y Taub Circuitos de pulsos digitales y de conmutacin.


McGraw-Hill, 1965.

Robert Coughlin. Circuitos Integrados Liniales. Prentice-Hall


1987.

Curso Prctico de Electrnica Digital, editorial CEKIT, pgs:


202-205.

http://www.national.com - datasheet del 555

http://www.onsemi.com -datasheets de los otros integrados.

https://itzelarmenta.wordpress.com/2014/12/04/practi
ca-vii-modo-astable-y-monoestable-del-timer-555/

http://unicrom.com/tut_multivibrador_monostable_555.asp

26
GRUPO # 7 SUMADORES Y RESTADORES PARALELOS.

INTRODUCCIN

SUMADORES BINARIOS

Lo sorprendente de las computadoras digitales es la capacidad para


realizar grandes volmenes de operaciones y la rapidez con que las
ejecutan, se debe a que las operaciones se efectan en forma
binaria, es decir, con ceros y unos.

EJEMPLO: SUMADORES BINARIOS

La adicin de nmeros binarios es una operacin muy sencilla, que


se basa en las siguientes reglas:

SUMANDO SUMANDO ACARREO SUMA


A B C0 S

O O 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Tabla
(a)

+ 0 1

0 0 1

1 1 10
Tabla (b)
27
Las tablas (a) y (b) muestran las reglas para sumar dos nmeros de
1 bit cada uno, pero estas mismas reglas se aplican cuando se
suman nmeros con un nmero finito de bits. Por ejemplo.

111 ACARREO
SUMANDO
1101 1A
SUMANDO
+0111 0B

1 0 1 0 0 1 SUMA

De la tabla (a) se observa que la operacin suma de 2 bits, equivale


a un circuito combinacional de 2 salidas, una de ellas es la suma
como resultado, la cual se instrumenta con la O EXCLUSIVA y la otra
salida corresponde al acarreo generado cuando ambos dgitos tienen
el valor lgico 1 y corresponde a la funcin Y.

Cuando sucede que la suma es nicamente entre dos bits, sin tomar
en cuenta la posible suma de un bit de acarreo previo, el circuito que
realiza tal operacin se llama CIRCUITO SEMISUMADOR. Su tabla
funcional se muestra a continuacin.

DEC A B
C S
0
0 0 0 0 0
1 0 1 0 1
2 1 0 0 1
3 1 1 1 0

De la tabla se obtienen las siguientes funciones de conmutacin y


su diagrama correspondiente se presenta.

S(A, B) = 3m (1,2) = A'B + AB'


=AB (1)
C0(A, B) = 3m (3) = AB
RESTA BINARIA

2
8
La resta o sustraccin binaria es otra de las operaciones aritmticas
comnmente realizadas en las computadoras digitales, la cual se basa
en las reglas mostradas en la siguiente tabla funcional:

TABLA FUNCIONAL
MINUENDO SUBSTRAENDO RESTA PRSTAMO
A B R P0
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

Analizando la tabla funcional de la resta, se observa que la operacin


resta al igual que la suma, se realiza por medio de O EXCLUSIVA.
Si no se considera el prstamo de entrada anterior, entonces se
tendr el SEMI-RESTADOR (S-R), cuyas funciones de conmutacin
son:

R(A, B) = A r B (20)
P0(A, B) = A'B (21)
De las ecuaciones (20) y (21), se obtiene el Diagrama de la Figura
14.

La tabla funcional para el RESTADOR COMPLETO (R-C) es aquella


que considera como una tercera entrada al prstamo de entrada
anterior:
2
9
TABLA
FUNCIONAL
PRSTAM
MINUENDO PRSTAMO O
DE SUBSTRAENDO RESTA DE
C DE ENTRADA SALIDA
A B R
Pi P0
0 0 0 0 0 0
1 0 0 1 1 1
2 0 1 0 1 1
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 0
6 1 1 0 0 0
7 1 1 1 1 1

Las funciones de conmutacin de la resta y el prstamo de salida


son:
R(A, B, Pi) = 3m (1,2,4,8) (22)
P0(A, B, Pi) = 3m
(1,2,3,7) (23)

La minimizacin por mapas K, las funciones reducidas y el logograma,


se muestran en las siguientes figuras:
30
SUMADORES Y RESTADORES EN PARALELO.

Un sumador se toma el bit LSB de cada una de las palabras que


vayan a ser sumados y se llevan hacia las dos entradas de un
semisumador (HA); donde la salida de suma puede mandarse a un
visualizador el cual sera el LSB del resultado de la suma y la otra
salida es la del CARRY OUT.

Esta es llevada a un sumador completo (FA), el cual tiene presente 3


entradas que son: los dos bits consecutivos a los LSB de cada palabra
binaria y un arrastre o acarreo de entrada que como mencionamos
viene del semisumador (CARRY IN).

Si an te preguntas donde est la conexin en paralelo regresa a la


figura anterior y observa que los bits que son sumados (en HA y/o
FA) son aquellos que tiene el mismo peso o valor por posicin en cada
uno de las palabras binarias. RESTADORES

La columna del 1 de la figura que se muestra al final utiliza un


semirestador (HS). Las columnas del 8,4 y 2 utilizan restadores
completos (FS). Cada una de las salidas Di de los restadores est
conectada a un indicador de salida para mostrar la diferencia.

Las lneas de prstamo conectan la salida Bo de un restador a la


entrada Bin del siguiente bit ms significativo. Las lneas de
prstamos siguen las pistas de los muchos prestamos de la resta
binaria. Este tipo de restador da una respuesta casi inmediata.
Figura 9: Restador paralelo

31
SUMADORES PARA LA RESTA

En una resta binaria estn involucradas tres variables bien definidas:


Minuendo, Sustraendo y Diferencia. Segn la ley de la resta, estos
parmetros se relacionan as:
Minuendo - Sustraendo = Diferencia

La resta de dos nmeros se puede expresar tambin como la suma


del minuendo ms el negativo del sustraendo, es decir:
Minuendo + (-Sustraendo) = Diferencia
Por ejemplo, la resta de 10 menos 5 se puede expresar como:
10 + (-5) = 5

REGLAS SUMADORES PARA LA RESTA.

Surge entonces una nueva forma en que podemos realizar la resta


binaria, la cual se rige por las siguientes reglas:

Cambiar el sustraendo a su forma en complemento a 2.

Sumar el minuendo al sustraendo en complemento a 2.

No considerar el overflow (rebose). Se descarta el MSB,
y los bits restantes indican la diferencia binaria.

Figura 11: Restador de 4 bits utilizando sumadores


completos
La razn por la cual el circuito anterior funciona como restador, se
debe a que los cuatro inversores convierten el sustraendo binario a su
complemento a 1 (cada 1 es cambiado a 0 y cada 0 a 1).

El nivel alto de la entrada Cin en el FA del 1 es lo mismo que sumar


+1 al sustraendo. El minuendo y el sustraendo en complemento a 2
se suman. El terminal Co del ultimo FA se descarta (overflow).
GRUPO # 8 CONTADORES SNCRONOS Y ASNCRONOS.

3
2
INTRODUCCIN

En electrnica es bastante frecuente y necesita contabilizar eventos y


por lo tanto se requiere utilizar un contador, en este tema se tratar
de un contador electrnico digital. Un contador electrnico
bsicamente consta de una entrada de impulsos que se encarga de
conformar (escuadrar), de manera que el conteo de los mismos no
sea alterado por seales no deseadas, las cuales pueden falsear el
resultado final.

Existen varios tipos de contadores nuestro grupo hablara de los


contadores sncronos y asncronos con sus respectivos ejemplos.

CONTADORES SNCRONOS Y ASNCRONOS PARALELOS

DEFINICIN

Se denomina contador todo circuito secuencial capaz de almacenar en


cada momento el nmero de pulsos aplicados a una determinada
entrada del circuito.

Estn realizados con slip-flops S-R, J-K- D o T encadenados,


dependiendo del nmero la cantidad de pulsos que puede almacenar.

Aunque los contadores electrnicos presentan gran nmero de


variantes, todos ellos pueden reducirse a dos tipos fundamentales:
Contador asncrono o contador serie.
Contador asncrono o contador paralelo.

El contador asncrono est constituido por un conjunto de slip-flops


en los que los pulsos que se aplican a la entrada, generalmente
procedentes de un reloj, deben atravesar el primer slip-flop antes de
poder mandar al segundo y as sucesivamente hasta el ltimo slip-
flop.

El contador sncrono est formado por una serie de slip-flops a los


que se les aplica simultneamente todas las entradas o pulsos de
reloj de forma que todos los slip-flops cambian simultneamente de
estado.

Los contadores asncronos son ms lentos que los sncronos, ya que


en estos ltimos se suprimen los tiempos de propagacin entre las
diversas etapas del contador. Por otra parte, la circuitera de un
circuito sncrono es, con las mismas caractersticas de
funcionamiento, ms compleja que la de un contador asncrono.

CONTADORES SNCRONOS
En los contadores sncronos la seal de reloj se aplica
simultneamente a todas las entradas de reloj de los biestables de los
que est compuesto.
Algunos circuitos integrados contadores sncronos son los siguientes:
74160 CONTADOR PROGRAMABLE BCD CON PUESTA A CERO
PRIORITARIA.

Informacin:

33
Este circuito integrado es un contador programable de 4 bits con
carga de datos paralelo. El reset es asncrono. Dispone de una salida
de acarreo para contajes en cascada, as como de dos entradas de
control del contaje.
Pines:
La relacin de pines de este integrado es la siguiente:
A, B, C, D: Pines de entrada de datos de preseleccin. Estos pines
indican el valor de carga del contaje para realizar un contaje
programado. La carga de estos pines se hace de forma paralela y
sncrona. A es el bit de menor peso (LSB). Entradas sin inversin.

CLK: Pin de entrada de reloj. El avance del contaje se realiza con


cada flanco ascendente de la seal de reloj. Entrada sin inversin.

: Pin de reset. Se trata de un reset asncrono, es decir, no se


necesita que esta seal est sincronizada en el tiempo con la seal de
reloj. Entrada con inversin.

: Pin de carga de los datos de preseleccin. Cuando se da un


flanco ascendente de la seal de reloj y esta entrada tiene un nivel
lgico bajo, se realiza la carga del dato de preseleccin de las
entradas A...D al interior del contador. Entrada con inversin.

ENT, ENP: Pines de entrada control de contaje. La combinacin del


estado de estas dos entradas permite el control del contaje. Entradas
sin inversin.

QA, QB, QC, QD: Pines de salida del contaje. Estas salidas indican el
valor del contaje. QA es el bit de menor peso (LSB). Salidas sin
inversin.

RCO: Pin de salida de sobrepasamiento. Cuando el contador se


encuentra al mximo estado (1001) esta seal pasar a estado lgico
alto. Esta seal puede ser utilizada como seal de reloj para
sucesivos contadores en cascada. Esta seal se mantendr en valor
alto mientras dure el estado mximo de contaje. Salida sin inversin.
La ecuacin lgica de esta seal es: RC0=Enable
T QA QD

Funcionamiento:

Un nivel lgico bajo en la entrada pone todas las salidas a


valor lgico bajo. Para realizar la carga del valor de las entradas de
datos A, B, C y D se deber meter un nivel lgico
bajo en la entrada cuando se d un flanco ascendente de la
seal de reloj. La funcin de
contaje esta deshabilitada mientras la seal se encuentre a
nivel lgico bajo. Si se carga el contador con un valor de contaje
superior al mximo (1001), el contador volver a la secuencia de
contaje normal.
El contador dispone de dos entradas de habilitado del contaje (T y P),
ste empieza cuando estas
dos entradas y la entrada de carga de los datos de preseleccin (
) tengan un nivel lgico alto. Este y otros funcionamientos se
pueden observar en la siguiente tabla de funcin:

34
3
5
74393 DOBLE CONTADOR BINARIO DE 4 BITS.

Este circuito integrado contiene dos contadores de 4 bits


independientes. Dispone de una entrada de reset (CLR) y otra por
donde se introducen los pulsos a contar (A). Se trata de dos
contadores de salida binaria cuyo contaje vara desde cero hasta
quince.
Pines:

La relacin de pines de este integrado, sabiendo que los pines


referenciados con un 1 por delante pertenecen al primer contador y
los referenciados con un 2 por delante pertenecen al segundo
contador, es la siguiente:

, : Pines de entrada de pulsos a contar de cada contador. El


avance del contaje se realiza cada nivel lgico bajo de la seal de
entrada. Entradas con inversin.

1CLR, 2CLR: Pines de reset. Un nivel lgico alto en esta entrada


resetea el contador correspondiente. Entrada sin inversin.

1QA, 1QB, 1QC, 1QD, 2QA, 2QB, 2QC, 2QD: Pines de salida del
contaje de cada contador. Estos pines indican el valor del contaje.
1QA y 2QA son los bits de menor peso (LSB). Se trata de cuatro pines
de salida sin inversin.

Funcionamiento:
Un nivel lgico alto en la entrada CLR pone todas las salidas a valor
lgico bajo. La funcin de contaje esta deshabilitada mientras la seal
CLR se encuentre a nivel lgico alto. Cuando el pin CLR posea un
nivel lgico alto los pulsos que se reciban por la entrada A sern
contados y se ir incrementando el valor de la salida del contador
conforme aumente el nmero de estos.
36
74193 Contador/Descontador de 4 bits programable.

Este circuito integrado es un contador/descontador programable de 4


bits con carga de datos paralelo. Dispone de dos salidas de sobre
pasamiento para contajes en cascada, as como de dos entradas de
control del contaje, ascendente o descendente.
Pines:
La relacin de pines de este integrado es la siguiente:

UP: Pin de entrada de pulsos a contar de forma ascendente. El


avance del contaje se realiza con cada nivel lgico alto de esta seal.
Entrada sin inversin.

DOWN: Pin de entrada de pulsos a contar de forma descendente. El


avance del des contaje se realiza cada nivel lgico alto de esta seal.
Entrada sin inversin.
CLR: Pin de reset. Entrada sin inversin.

: Pin de carga de los datos de entrada. Cuando se da un flanco


ascendente de la seal de reloj y este pin tiene un nivel lgico bajo,
se realiza la carga del dato de preseleccin de las entradas A, B, C y
D. Entrada con inversin.

QA, QB, QC, QD: Pines de salida del contaje. Estos pines indican el
valor del contaje. QA es el bit de menor peso (LSB). Salidas sin
inversin.

: Pin de sobre pasamiento del contaje ascendente. Cuando el


contador se encuentra en el mximo estado (1111) esta seal pasar
a estado lgico bajo. Esta seal se mantendr en valor bajo mientras
dure el estado mximo de contaje. Salida con inversin.

: Pin de sobre pasamiento del contaje descendente. Cuando el


contador se encuentra en el mnimo estado (0000) esta seal pasar
a estado lgico bajo. Esta seal se mantendr en valor bajo mientras
dure el estado mnimo de contaje. Salida con inversin.

37
A, B, C, D: Pines de entrada de datos de entrada. Estos pines indican
el valor de carga del contaje para realizar un contaje programado. La
carga de estos pines se hace de forma paralela y de forma sncrona.
A es el bit de menor peso (LSB). Entradas sin inversin.

Funcionamiento:
Un nivel lgico alto en la entrada CLR pone todas las salidas a valor
lgico bajo. Para realizar la carga del valor de las entradas de datos
se deber meter un nivel lgico bajo en la entrada
. La funcin de contaje esta deshabilitada mientras la seal se
encuentre a nivel lgico bajo. El contador dispone de dos entradas de
control del contaje (UP y DOWN), mediante las cuales se selecciona el
tipo de operacin a realizar, contaje o des contaje respectivamente. El
contaje empieza cuando estos pines se encuentran en los estados que
indica la tabla de funcin, as como el des contaje. Para saber cundo
se ha llegado al estado mximo del contaje o estado mnimo del
contaje se disponen de dos pines de salida que lo indican ponindose
a nivel lgico
bajo mientras dure el estado correspondiente ( y
respectivamente). Estos funcionamientos se pueden observar en la
siguiente tabla de funcin.
38
CONTADORES ASNCRONOS

En los contadores asncronos la seal de reloj no se aplica


simultneamente a todas las entradas de reloj de los biestables de los
que est compuesto, sino que algunas de las salidas Q de unos
biestables sirven para actuar sobre la seal de reloj de otros
biestables. Esto hace que sean circuitos ms sencillos que los
sncronos a costa de la velocidad y de que pueden presentar
fenmenos aleatorios.
Algunos circuitos integrados contadores asncronos son los siguientes:

7490 CONTADOR DE DCADAS.

Pines:
La relacin de pines de este integrado es la siguiente:

, : Pines de entrada de reloj. Entradas con inversin.

R01, R02: entradas de puesta a 0 de las salidas. Entradas sin


inversin.
R91, R92: entradas de puesta a 9 de las salidas. Entradas sin
inversin.
QA, QB, QC y QD: Pines de salida. Salidas sin inversin.
Funcionamiento:
Cuando las entradas de puesta a nueve R91 y R92 estn a nivel alto a
la vez en las salidas aparece el nmero 9 en BCD. Si una de estas
entradas est a nivel bajo y las entradas R01 y R02 estn a nivel
lgico alto las salidas estn a nivel bajo. Cuando una de las entradas
de puesta a nueve R91 y R92 y otra de las entradas R01 y R02 estn
a nivel lgico bajo se produce la cuenta. Tabla de verdad de las
entradas de reset:

39
ENTRADAS DE
SALIDAS
RESET
R01 R02 R91 R92 QDQCQBQA

1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
X 0 X 0 CUENTA
0 X 0 X CUENTA
0 X X 0 CUENTA

La cuenta puede realizarse de dos modos diferentes:

- La salida QA est conectada a la entrada para cuenta en BCD.


Los pulsos de cuenta se introducen por la entrada

, actuando en los flancos de bajada de stos pulsos.

SALIDAS

CUENTA
QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Conectamos R02 y R92 a nivel alto para que la puesta a 9 y a 0 la
realicen R91 y R01.

40
- La salida QD est conectada a la entrada para cuenta BI-
QUINARIA. Los pulsos de cuenta se introducen por la entrada ,
actuando en los flancos de bajada de stos pulsos.

SALIDA
S

CUENTA
QD QC QB QA

0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 1 0 0 0
6 1 0 0 1
7 1 0 1 0
8 1 0 1 1
9 1 1 0 0
Conectamos R02 y R92 a nivel alto para que la puesta a 9 y a 0 la
realicen R91 y R01.

41
7492 CONTADOR DIVISOR POR DOCE.

Pines:
La relacin de pines de este integrado es la siguiente:

, : Pines de entrada de reloj. Entradas con inversin.

R01, R02: entradas de puesta a 0 de las salidas. Entradas sin


inversin.
QA, QB, QC y QD: Pines de salida. Salidas sin inversin.
Funcionamiento:

Cuando las entradas de puesta a cer0 R01 y R02 estn a nivel alto a
la vez en las salidas aparece el nmero 0 en BCD (todas las salidas a
nivel bajo). Si una de estas entradas est a nivel bajo se produce la
cuenta. Tabla de verdad de las entradas de reset:

ENTRADAS DE
RESET SALIDAS

Q Q Q
R01 R02 D QC B A

1 1 0 0 0 0
0 X CUENTA
X 0 CUENTA
La salida QA est conectada a la entrada para cuenta en BCD.
Los pulsos de cuenta se introducen por la entrada , actuando en
los flancos de bajada de stos pulsos.

42
SALIDA
S

CUENTA
QD QC QB QA

0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 1 0 1 0
7 1 0 1 1
8 1 0 0 0
9 1 0 0 1
10 1 1 1 0
11 1 1 1 1
7493 CONTADOR BINARIO DE 4 BITS.

Pines:
43
La relacin de pines de este integrado es la siguiente:

, : Pines de entrada de reloj. Entradas con inversin.

R01, R02: entradas de puesta a 0 de las salidas. Entradas sin


inversin.
QA, QB, QC y QD: Pines de salida. Salidas sin inversin.
Funcionamiento:

Cuando las entradas de puesta a cer0 R01 y R02 estn a nivel alto a
la vez en las salidas aparece el nmero 0 en BCD (todas las salidas a
nivel bajo). Si una de estas entradas est a nivel bajo se produce la
cuenta. Tabla de verdad de las entradas de reset:

ENTRADAS DE
RESET SALIDAS

R01 R02 QDQCQBQA

1 1 0 0 0 0
0 X CUENTA
X 0 CUENTA

La salida QA est conectada a la entrada para realizar la cuenta.


Los pulsos de cuenta se introducen por la entrada , actuando en
los flancos de bajada de stos pulsos.

SALIDA
S

CUENTA
QD QC QB QA

0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

74193 CONTADOR/DESCONTADOR DE 4 BITS PROGRAMABLE.

Este circuito integrado es un contador/descontador programable de 4


bits con carga de datos paralelo. Dispone de dos salidas de
sobrepasamiento para contajes en cascada, as como de dos entradas
de control del contaje, ascendente o descendente.

44
Pines:
La relacin de pines de este integrado es la siguiente:

UP: Pin de entrada de pulsos a contar de forma ascendente. El


avance del contaje se realiza con cada nivel lgico alto de esta seal.
Entrada sin inversin.

DOWN: Pin de entrada de pulsos a contar de forma descendente. El


avance del descontaje se realiza cada nivel lgico alto de esta seal.
Entrada sin inversin.
CLR: Pin de reset. Entrada sin inversin.

: Pin de carga de los datos de entrada. Cuando se da un flanco


ascendente de la seal de reloj y este pin tiene un nivel lgico bajo,
se realiza la carga del dato de preseleccin de las entradas A, B, C y
D. Entrada con inversin.

QA, QB, QC, QD: Pines de salida del contaje. Estos pines indican el
valor del contaje. QA es el bit de menor peso (LSB). Salidas sin
inversin.

: Pin de sobrepasamiento del contaje ascendente. Cuando el


contador se encuentra en el mximo estado (1111) esta seal pasar
a estado lgico bajo. Esta seal se mantendr en valor bajo mientras
dure el estado mximo de contaje. Salida con inversin.

: Pin de sobrepasamiento del contaje descendente. Cuando el


contador se encuentra en el mnimo estado (0000) esta seal pasar
a estado lgico bajo. Esta seal se mantendr en valor bajo mientras
dure el estado mnimo de contaje. Salida con inversin.

A, B, C, D: Pines de entrada de datos de entrada. Estos pines indican


el valor de carga del contaje para realizar un contaje programado. La
carga de estos pines se hace de forma paralela y de forma sncrona.
A es el bit de menor peso (LSB). Entradas sin inversin.

Funcionamiento:
Un nivel lgico alto en la entrada CLR pone todas las salidas a valor
lgico bajo. Para realizar la carga del valor de las entradas de datos
se deber meter un nivel lgico bajo en la entrada
. La funcin de contaje esta deshabilitada mientras la seal se
encuentre a nivel lgico bajo. El contador dispone de dos entradas de
control del contaje (UP y DOWN), mediante las cuales se selecciona el
tipo de operacin a realizar, contaje o descontaje respectivamente. El
contaje empieza cuando estos pines se encuentran en los estados que
indica la tabla de funcin as como el descontaje. Para saber cundo
se ha llegado al estado mximo del contaje o estado mnimo del
contaje se disponen de dos pines de salida que lo indican ponindose
a nivel lgico
bajo mientras dure el estado correspondiente ( y
respectivamente). Estos funcionamientos se pueden observar en la
siguiente tabla de funcin.

45
CONCLUSIONES

Los contadores son circuitos integrados capaces de almacenar en


cualquier momento el nmero de pulsos aplicados a una determinada
entrada del circuito. Los contadores se dividen principalmente en:
Asncronos
Sncronos

El principal componente de un contador son los flip-flops que no son


ms que operadores lgicos biestables, es decir, tienen dos estados
estables de funcionamiento.

BIBLIOGRAFA

(201
0). Contadores. Obtenido de
http://catedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema
%205%20Contadores%202009.pdf
Floyd (2014) Fundamen sistem digitale Obtenid
, T. L. . tos de as s. o de
http://streaming.i2basque.es:8080/varios/fundamentos-de-
sistemas-digitales-floyd-9ed.pdf
Mano M. (s.f.). DISEO DIGITAL. Obtenido de
, M. http://xlibros.com/wp-
content/uploads/2014/03/dise%C3%B1o-digital-3-ed-
morris-mano.pdf
(2014). SISTEMAS DIGITALES Principios y
Tocci,R. J. aplicaciones. Obtenido de
http://comunicacion3unlz.com.ar/wp-
content/uploads/2014/07/Sistemas-digitales-Ronald-
Tocci.pdf

46
ALARMA CON SENSOR DE
MOVIMIENTO (PROYECTO)
MATERIALES

LED INDICADOR "HAY O NO MOVIMIENTO"


FOTOCELDA
LED ROJO --> QUE HACE LA SEAL PARA LA FOTOCELDA
FUNCIONARIA COMO PUNTO FIJO
TRANSISTOR 2N2222
RESISTENCIA DE 2K ROJO NEGRO ROJO DORADO
RESISTENCIA DE 220 OHM ROOJO ROJO CAFE DORADO
RESISTENCIA DE 1 K CAFE NEGRO ROJO DORADO
RESISTENCIA DE 15K CAFE VERDE NARANJA DORADO
CABLE DE PROTOBOARD
PROTOBOARD
BOMBILLO DE 110 V
BOQUILLA
RELEVO 5 VOLTIOS A 110 V
CABLE DE DOS LINEAS
ENCHUFE

47
ALARMA CON SENSOR DE MOVIMIENTOS

INTRODUCCION

La alimentacin ser de 12v primero hay que conectar el 2n2222


luego la resistencia de 15k conectndola desde positivo a cualquier
punto del protoboard, luego la resistencia de 1k conectndola en
seria para la resistencia de 15k que ira cerca de negativo para el
LDR.

El LDR va a la resistencia de 1 k y 2n2222, el LED indicador la parte


negativa va en direccin al 2n222 y luego la resistencia de 220 ohm
desde el positivo para el led.

Frente la fotocelda se coloca el LED indicador por ltimo se pone el


relevo para que haga el cambio de apagado a encendido el cual
permite que los focos se enciendan.
OBJETIVOS GENERAL

Disear el circuito digital para el encendido del sensor de tal


manera una vez interrumpido el LED indicador se activara el
relevo para que se enciendan las luces

OBJETIVO ESPECIFICO
Implementar el circuito en el protoboard
Comprobar la funcionalidad del dispositivo elaborado
Disear los diagramas respectivo para el funcionamiento

48
LED INDICADOR "HAY O NO MOVIMIENTO

Indicador led es aquel que te avisa de algn cambio en el


dispositivo as como batera baja o marcador de lnea o seal
algunos son verdes o rojos en su mayora.
LED ROJO

Sigla de la expresin inglesa light-emitting diode, diodo emisor de


luz, que es un tipo de diodo empleado en computadoras, paneles
numricos.
FOTOCELDA

Una fotocelda es una resistencia, cuyo valor en ohmios, vara ante


las variaciones de la luz. Estas resistencias estn construidas con un
material sensible a la luz, de tal manera que cuando la luz incide
sobre su superficie, el material sufre una reaccin qumica, alterando
su resistencia elctrica.
TRANSISTOR 2N2222

El 2N2222, tambin identificado como PN2222, es un transistor


bipolar NPN de baja potencia de uso general. Sirve tanto para
aplicaciones de amplificacin como de conmutacin. Puede amplificar
pequeas corrientes a tensiones pequeas o medias; por lo tanto,
slo puede tratar potencias bajas.
RELEE

Dispositivo electromagntico que, estimulado por una corriente


elctrica muy dbil, abre o cierra un circuito en el cual se disipa
una potencia mayor que en el circuito estimulador.
49
5
0
FODA DE LA MATERIA
FORTALEZA:
Adquir conocimiento y dominio en el manejo de la circuitera
electrnica y manejo de proyectos del mismo
OPORTUNIDADES:

Esta materia tiene un gran campo en desarrollo ya que se puede


dividir en muchas reas y que lo digital est arrasando en el rea de
las telecomunicaciones la telemtica y la informtica que van a paso
agigantados

Ya que al ser una materia muy importante y siempre hay que estar
actualizando y como ya acabo el periodo de la materia me quedare
con las ganas de seguir preparndome mas por lo que es una materia
muy interesante.

DEBILIDADES:
En el dominio de la materia me falta mas para hacer un buen
proyecto