Você está na página 1de 186

GRANDE

Eltri a

SU
PR ES
TESE DE DOUTORADO
A OM UC
NES LUX L
Engenharia
CAMPINA

Inversores Multinveis obtidos a


partir do Empilhamento de Clulas
DE

de Dois Nveis
em
FEDERAL
Ps-graduao

JO O HELDER GONZAGA MUNIZ DA SILVA


UNIVERSIDADE

SU S
PR CE
A OM LU
NES LUX
de
Curso

CAMPINA GRANDE  PARABA


NOVEMBRO  2016
A
Do umento preparado om o sistema L TEX.
Do umento elaborado om os re ursos gr os e de informti a do LEIAM/UFCG
Inversores Multinveis obtidos a partir do Empilhamento de Clulas

de Dois Nveis

Joo Helder Gonzaga Muniz da Silva

Tese de Doutorado apresentada ao Programa de Ps-Graduao

em Engenharia Eltri a da Universidade Federal de Campina

Grande omo parte dos requisitos ne essrios para obteno do

grau de Doutor em Cin ias, no domnio da Engenharia Eltri a.

rea de Con entrao: Pro essamento da Energia

Prof. Edison Roberto Cabral da Silva

Orientador

Campina Grande - PB

Novembro - 2016
S586i
2016 Silva, Joo Helder Gonzaga Muniz da,
Inversores Multinveis obtidos a partir do Empilhamento de C-
lulas de Dois Nveis / Joo Helder Gonzaga Muniz da Silva. 
Campina Grande, 2016.
162 f.: il. olor.

Tese (Doutorado)  Universidade Federal de Campina Grande,


Centro de Engenharia Eltri a e Informti a.
Orientao: Prof. Dr. Edison Roberto Cabral da Silva, Prof.
Dr. Euzeli Cipriano dos Santos Jnior

1. Inversores. 2. Clula de Dois Nveis. 3. Modulao de


Inversores. I. Silva, Edison Roberto Cabral da. II. Santos Jnior,
Euzeli Cipriano dos.

CDU  621.314.572(043)
Dedi o este trabalho minha esposa
Renata Arnaud, aos meus lhos
Tarsila e Bernardo. Ao meu Pai
Joo Muniz, minha me Auristela
Muniz, s minhas irms Fabiana
Muniz e Fernanda Muniz, aos meus
avs Antonio Gonzaga, Maria
Albuquerque (in memorian), Silvino
Muniz (in memorian) e Severina
Muniz(in memorian), a todos os
meus tios, primos e demais parentes
e amigos.
Agrade imentos

Agradeo a Deus pela minha existn ia, por ter me propor ionado vrias oportunidades e

por estar sempre presente em minha vida.

Agradeo a minha querida esposa Renata Arnaud por todo arinho, dedi ao e suporte.

Aos meus pais Joo Muniz e Auristela pelo suporte e ensinamentos ao longo da vida. Aos

meus sogros Fran is o Arnaud e Elza Arnaud pelas valorosas ajudas. A Maria Let ia e

Isabel Muniz que tiveram valiosa parti ipao na minha formao.

A Euzeli Cipriano dos Santos Jnior pelas enormes ontribuies e por ser um exemplo

de dedi ao naquilo que faz.

Um agrade imento espe ial ao professor Edison Roberto Cabral, uja orientao foi

muito alm do es opo desse trabalho.

Aos professores Cursino Brando, Talvanes Meneses Oliveira, Cassiano Re h e Demer il

de Souza Oliveira pelas olaboraes que engrande eram este trabalho.

Aos amigos que tenho muita estima: Lu iano Barros, Wellington de Sousa Lima, Alvaro

de Medeiros Ma iel, Abinadabe Silva Andrade, Antnio Isaa , Luis Gustavo Guedes Pereira

Castro, Antonio de Paula Dias Queiroz, Edgar Luiz, Bruno Emanuel, talo Roger e demais

amigos de LEIAM.

Ao CNPQ pelo suporte nan eiro que permitiu a realizao deste trabalho.

v
Resumo

Os inversores multinveis foram introduzidos omo uma alternativa para o aumento da qua-

lidade e da e in ia dos sistemas alimentados por inversores. Dependendo do nvel de

tenso . . do barramento apli ado ao inversor, pode ser inevitvel a utilizao de topolo-

gias multi-nveis. Estas topologias possibilitam a reduo da tenso sobre ada um destes

dispositivos. Contudo, uma quantidade maior de interruptores no s aumenta o usto -

nal do inversor, omo tambm requer o uso de estratgias mais omplexas de modulao e

ontrole. Ainda, alguns pontos inerentes aos inversores multinveis omo: reduo da tenso

de modo- omum, tolern ia faltas e desbalan eamento das tenses dos apa itores, entre

outros, pre isam ser investigados. Neste enrio, so de muito interesse os estudos de novas

topologias multinveis, alm de novas t ni as de modulao simpli adas.

Neste trabalho sero estudados inversores multinveis om diferentes prin pios de ope-

rao, abordando topologias hbridas formadas pelo empilhamento de lulas dois nveis. A

primeira delas, onsiste de um inversor monofsi o de quatro nveis em ponte. Este inversor

omposto de um brao de dois nveis e um brao de trs nveis apresentando mesma tenso

de bloqueio para todas as haves. Na segunda topologia, os pontos entrais de ada um dos

braos so one tados ao mesmo ponto, om o brao externo envolvendo o interno, repre-

sentando uma estrutura pou o investigada. Esta topologia ne essita de haves bidire ionais

para tornar possvel seu orreto fun ionamento. feito ainda um estudo de um inversor de

2/3 nveis, onde proposto um algoritmo de modulao simpli ado, onde onsegue-se uma

signi ativa reduo no nmero de operaes realizados. Por m, estudado um inversor

multinvel simtri o hbrido baseado nas topologias meia-ponte e ANPC, onde so propostas

duas alteraes na topologia que juntamente om a modi ao do padro de haveamento,

forne e um melhor ontrole no balan eamento das tenses dos apa itores, alm de reduzir

a quantidade de fontes . . utilizadas pelo mesmo.

vi
Resumo vii

Palavras- have: inversores, lulas de dois nveis, modulao de inversores.


Abstra t

Multilevel inverters are an alternative for both quality and e ien y in rease of inverter

fed systems. Depending on the voltage level . . of the bus applied to the inverter, the

usage of multilevel topologies is inevitable. Those topologies redu e the voltage over ea h of

those devi es. However, a higher quantity of swit hes in reases the inverters nal ost, and

requires more omplex approa hes for ontrol and modulation. Also, few inherent aspe ts of

the multilevel inverters in luding: redu tion of the ommon-mode voltage, fault toleran e and

unbalan e apa itors voltages, among other, need to be investigated. In this s enario, new

multilevel topologies have great interest, also with new and simplied modulation te hniques.

In this work we study multilevel inverter with dierent operational prin iples, formed by

formed by sta king two levels ells. The rst one, onsist of a single-phase inverter with a

four level bridge. This inverter is omposed of a two level leg and a three level leg, presenting

the same blo king voltage for all the swit hes. In the se ond topology, every entral point of

ea h of the leg is onne ted into a ommon single point, with the extern leg over the intern

one, a stru ture poorly studied. This topology needs bidire tional swit hes for a orre t well

fun tion. A study of the 2/3 level inverter is done, in whi h a signi ant redu tion of the

operation numbers is a hieved. Finally, a hybrid symmetri multilevel inverter is studied

based on both half-bridge and ANPC topologies, in whi h two hanges in the topology are

proposed alongside with some hanges in the swit hing standard. This provides a better

ontrol in the apa itors voltage balan e, and redu es the amount of sour es . . used by

them.

Keywords: inverters, two-level ells, modulation inverters.

viii
ndi e

Agrade imentos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . v

Resumo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vi

Abstra t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . viii

ndi e . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ix

ndi e de Tabelas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xii

ndi e de Figuras . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xiii

Lista de Smbolos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xx

1 Introduo Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1.1 Lo alizao do Tema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1.2 Reviso Bibliogr a . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.2.1 Inversores Multinveis . . . . . . . . . . . . . . . . . . . . . . . . . . 5

1.2.2 T ni as de Modulao para Inversores Multinveis . . . . . . . . . . 19

1.3 Empilhamento de Clulas Dois Nveis . . . . . . . . . . . . . . . . . . . . . . 24

1.4 Justi ativa e Contribuies do Trabalho . . . . . . . . . . . . . . . . . . . . 34

1.5 Organizao do Trabalho . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

1.6 Produo Gerada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2 Inversor 2L3L . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

2.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

2.2 Operao do Inversor 2L3L . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

2.3 Estratgia de Modulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

ix
ndi e x

2.4 Balan eamento das Tenses dos Capa itores . . . . . . . . . . . . . . . . . . 42

2.5 Comparao Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

2.5.1 Nmero de Dispositivos . . . . . . . . . . . . . . . . . . . . . . . . . 45

2.5.2 Distoro Harmni a da Tenso de Carga . . . . . . . . . . . . . . . 45

2.5.3 Correntes nos Capa itores do Barramento . . . . . . . . . . . . . . . 46

2.5.4 Perdas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

2.6 Inversor 2L3L om Nmero de Fontes Reduzido . . . . . . . . . . . . . . . . 48

2.7 Resultados de Simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.8 Resultados Experimentais . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

2.9 Con luses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3 Conguraes Multinveis Nested . . . . . . . . . . . . . . . . . . . . . . . 54

3.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.2 Prin pio de operao do inversor Nested . . . . . . . . . . . . . . . . . . . . 55

3.3 Estratgia de Modulao PWM . . . . . . . . . . . . . . . . . . . . . . . . . 58

3.3.1 Estratgia PWM Hbrida . . . . . . . . . . . . . . . . . . . . . . . . . 58

3.3.2 Estratgia de Modulao Vetorial . . . . . . . . . . . . . . . . . . . . 62

3.4 Anlise de THD e WTHD . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

3.5 Seleo de omponentes e ir uito de a ionamentos . . . . . . . . . . . . . . 64

3.6 Estudo de Perdas nos semi ondutores . . . . . . . . . . . . . . . . . . . . . . 69

3.7 Generalizao e omparao entre topologias . . . . . . . . . . . . . . . . . . 72

3.8 Resultados de Simulaes . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

3.9 Resultados Experimentais . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

3.10 Con luses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

4 Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3


Nveis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

4.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

4.2 Operao do inversor 2/3 Nveis . . . . . . . . . . . . . . . . . . . . . . . . . 83

4.3 Estratgia de modulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

4.4 Estratgia de modulao Proposta . . . . . . . . . . . . . . . . . . . . . . . 93

4.5 Conversor hbrido 2/3 nveis utilizando lula NPC . . . . . . . . . . . . . . 98

4.6 Estudo de perdas nos semi ondutores . . . . . . . . . . . . . . . . . . . . . . 99


ndi e xi

4.7 THD e WTHD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

4.8 Resultados de Simulaes . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

4.9 Resultados Experimentais . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

4.10 Con luses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

5 Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-


Ponte e ANPC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

5.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

5.2 Inversor Hbrido Simtri o de Cin o Nveis baseado nas Topologias Meia-

ponte e ANPC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

5.2.1 Modos de operao . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

5.2.2 Anlise Quantitativa . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

5.3 Inversor Hbrido de Cin o Nveis baseado nas Topologias Meia-Ponte e ANPC/Capa itor

Flutuante . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

5.3.1 Modos de operao . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

5.3.2 Anlise Quantitativa . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

5.4 Inversor Hbrido de Cin o Nveis baseado nas Topologias Meia-Ponte e ANPC/Fonte

Flutuante . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

5.4.1 Modos de Operao . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

5.4.2 Anlise Quantitativa . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

5.5 Estratgia PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

5.6 Cara tersti as Gerais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

5.6.1 Os ilao das tenses dos apa itores . . . . . . . . . . . . . . . . . . 133

5.6.2 Seleo da indutn ia auxiliar . . . . . . . . . . . . . . . . . . . . . . 134

5.6.3 Corrente mxima nas haves . . . . . . . . . . . . . . . . . . . . . . . 135

5.6.4 Perdas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

5.7 Resultados de simulaes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.8 Resultados Experimentais . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.9 Con luses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

6 Con luses e Trabalhos Futuros . . . . . . . . . . . . . . . . . . . . . . . . 147

Refern ias Bibliogr as . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151


ndi e de Tabelas

2.1 Tenso de sada onsiderando todos os estados de haveamento possveis . . 42

2.2 Perdas do inversor NPC de quatro nveis . . . . . . . . . . . . . . . . . . . . 47

2.3 Perdas do inversor 2L3L . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

2.4 Comparao entre o inversor NPC 4N e o inversor 2L3L . . . . . . . . . . . . 48

2.5 Parmetros utilizados na simulao do inversor 2L3L . . . . . . . . . . . . . 49

3.1 Tenso de plo onsiderando todos os estados de haveamento . . . . . . . . 57

3.2 Tenso de bloqueio e orrente nas haves da topologia Nested de quatro nveis. 66

3.3 Tenso de bloqueio e orrente nas haves da topologia Nested de in o nveis. 66

3.4 Perdas do inversor NPC de quatro nveis . . . . . . . . . . . . . . . . . . . . 70

3.5 Perdas do inversor Nested de quatro nveis . . . . . . . . . . . . . . . . . . . 70

3.6 Perdas do inversor NPC de quatro nveis operando sob ondio nominal

1200V/50A. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

3.7 Perdas do inversor Nested de quatro nveis operando sob ondio nominal

1200V/50A. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

3.8 Comparao entre onversores de quatro nveis . . . . . . . . . . . . . . . . . 73

3.9 Parmetros utilizados na simulao do inversor Nested . . . . . . . . . . . . 74

4.1 Parmetros utilizados na simulao do inversor 2/3 nveis . . . . . . . . . . . 103

5.1 Possveis estados de omutao . . . . . . . . . . . . . . . . . . . . . . . . . 113

5.2 Estados de omutao utilizados na lgi a de a ionamento . . . . . . . . . . 114

5.3 Estados de omutao utilizados na lgi a de a ionamento do inversor HB-

ANPC/FC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

5.4 Comparao entre os onversores de in o nveis . . . . . . . . . . . . . . . . 139

5.5 Parmetros utilizados na simulao dos onversores de in o nveis . . . . . . 140

xii
ndi e de Figuras

1.1 Pro essador de Potn ia (Conversor Estti o) . . . . . . . . . . . . . . . . . 2

1.2 Classi ao de Kouro et al. (2010) modi ada . . . . . . . . . . . . . . . . 4

1.3 Topologia de in o nveis em Cas ata . . . . . . . . . . . . . . . . . . . . . . 7

1.4 Inversores NPC tipo I e II (ou T): (a) brao de inversor NPC de trs nveis

tipo I; (b) brao de inversor NPC de trs nveis tipo II. . . . . . . . . . . . . 8

1.5 Inversores multinveis Bhagwat e NPC: (a) Brao de inversor de Bhagwat de

sete nveis; (b) Brao de inversor NPC de in o nveis. . . . . . . . . . . . . 8

1.6 Brao de um inversor FC de trs nveis. . . . . . . . . . . . . . . . . . . . . . 9

1.7 Brao de um inversor om grampeamento por diodos . . . . . . . . . . . . . 10

1.8 Brao de um inversor ANPC: (a) ANPC de trs nveis; (b) ANPC de in o

nveis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.9 Inversores em as ata: (a) utilizando meia-ponte; (b) utilizando meia-ponte

mista; ( ) formando um brao de inversor; (d) simetri amente one tados em

relao a um ponto entral. . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.10 Brao de um inversor hbrido NPC/FC de trs nveis. . . . . . . . . . . . . . 12

1.11 Generalizao do brao de um inversor ANPC/FC. . . . . . . . . . . . . . . 12

1.12 Brao de um inversor ANPC/FC de in o nveis om reduo de omponentes. 13

1.13 Ponte inversora NPC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

1.14 Ponte inversora FC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

1.15 Ponte inversora NPC/FC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

1.16 Ponte inversora ANPC/FC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

1.17 Ponte inversora NPC/meia-ponte . . . . . . . . . . . . . . . . . . . . . . . . 15

1.18 Ponte inversora ANPC/meia-ponte . . . . . . . . . . . . . . . . . . . . . . . 15

1.19 Inversor multinvel de in o nveis . . . . . . . . . . . . . . . . . . . . . . . . 16

1.20 Inversor hbrido om nmero reduzido de omponentes . . . . . . . . . . . . 16

xiii
ndi e de Figuras xiv

1.21 Inversor multinvel hbrido simtri o . . . . . . . . . . . . . . . . . . . . . . 16

1.22 Ponte inversora om uma fonte . . omum: (a) Diagrama de blo os; (b)

Topologia de trs nveis para onversores de potn ia de baixa tenso. . . . . 17

1.23 Inversores formado por braos one tados em estrela: (a) Diagrama de blo os;

(b) Inversor trifsi o meia-ponte/ANPC; ( ) brao formado por pontes em

as ata. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

1.24 Fonte multinvel alimentando um inversor onven ional: (a) Diagrama de blo-

os; (b) Inversor om fonte Multinvel. . . . . . . . . . . . . . . . . . . . . . 19

1.25 Inversores trifsi os om um dos braos de nvel maior: (a) Diagrama de

blo os; (b) Inversor Hbrido de 2/3 nveis. . . . . . . . . . . . . . . . . . . . 20

1.26 Classi ao de Kouro et al. (2010) . . . . . . . . . . . . . . . . . . . . . . . 25

1.27 Clulas de dois nveis: (a) lula . .; (b) lula . . positiva; ( ) lula . .
negativa; (d) lula .a.; (e) lula bidire ional . . . . . . . . . . . . . . . . . 26

1.28 Empilhamento de lulas .a.: (a) empilhamento de duas lulas; (b) empi-

lhamento de quatro lulas para gerao de mais nveis . . . . . . . . . . . . 28

1.29 Empilhamento de duas lulas . . do tipo positivo e negativo . . . . . . . . 28

1.30 Topologia FC obtidas pelo empilhamento de lulas .a.: (a) brao FC; (b)

generalizao do FC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

1.31 Topologia ANPC obtidas pelo empilhamento de lulas .a.: (a) brao ANPC;

(b) generalizao do ANPC. . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.32 Brao de inversor ANPC/FC . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

1.33 Inversor NPC/FC de in o nveis . . . . . . . . . . . . . . . . . . . . . . . . 31

1.34 Topologia Nested: (a) Inversor NPC tipo II; (b) Nested de in o nveis. . . . 31

1.35 Pontes hbridas: (a) simtri a; (b) assimtri a. . . . . . . . . . . . . . . . . . 32

1.36 Classi ao de topologias multinveis fonte de tenso . . . . . . . . . . . . . 32

2.1 Formao do inversor 2L3L . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.2 Topologia em ponte H 2L3L . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.3 Congurao onven ional e forma de onda da tenso de sada (a) topologia

em ponte H om quatro haves de trs nveis (b) topologia em ponte H om

oito haves de in o nveis . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40


ndi e de Figuras xv

2.4 Formas de ondas da modulao seno-tringulo para (a) vl /2 > 0 (b) vl /2 = 0


( ) vl /2 < 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

2.5 Caminho da orrente nos apa itores onsiderando todos os estados de ha-

veamento: (a)-(d) para il >0 e (e)-(h) para il <0 . . . . . . . . . . . . . . . 44

2.6 Congurao NPC de quatro nveis onven ional . . . . . . . . . . . . . . . . 45

2.7 WTHD da tenso de arga em funo do ndi e de modulao obtida por

simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

2.8 Inversor 2L3L om duas fontes de alimentao . . . . . . . . . . . . . . . . . 48

2.9 Inversor 2L3L trifsi o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

2.10 Resultados de simulao (de ima para baixo) tenso de polo no brao dois

nveis, tenso de polo no brao trs nveis, tenso de arga e orrente de arga 50

2.11 Resultados de simulao (de ima para baixo) tenso de arga, tenses nos

apa itores vc2 e vc3 e orrente de arga . . . . . . . . . . . . . . . . . . . . . 50

2.12 Resultados Experimentais (de ima para baixo) tenso de polo no brao dois

nveis, tenso de plo no brao trs nveis, tenso de arga e orrente de arga 51

2.13 Resultados Experimentais (de ima para baixo) tenso de arga, tenses nos

apa itores vc2 e vc3 e orrente de arga . . . . . . . . . . . . . . . . . . . . . 51

3.1 Formao do Nested: (a) Empilhamento de lulas om diferentes dispositivos

(b) formao da have bidire ional e ( ) Nested de trs nveis ou NPC de trs

nveis do tipo II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

3.2 Conguraes Multinveis Nested: (a) Quatro nveis (b) Cin o nveis e ( )

Seis nveis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

3.3 Fluxo de orrente atravs das haves no brao da topologia Nested. . . . . . 58

3.4 Fluxo de orrente atravs das haves no brao da topologia NPC de quatro

nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

3.5 Denio de Pa , Pb e Pc em um inversor de 4-nveis. . . . . . . . . . . . . . . 60

3.6 Diagrama de blo os da PWM hbrida . . . . . . . . . . . . . . . . . . . . . . 61

3.7 Implementao analgi a da PWM. . . . . . . . . . . . . . . . . . . . . . . . 61

3.8 Diagrama Vetorial. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

3.9 WTHD da tenso de arga em funo de v . . . . . . . . . . . . . . . . . . . 64


ndi e de Figuras xvi

3.10 THD da orrente de arga em funo do ndi e de modulao para as on-

guraes om (a) quatro nveis (b) in o nveis e ( ) seis nveis. . . . . . . . . 65

3.11 Tenses nas haves do brao a. . . . . . . . . . . . . . . . . . . . . . . . . . . 67

3.12 Corrente nas haves do brao a. . . . . . . . . . . . . . . . . . . . . . . . . . 68

3.13 Cir uito de a ionamento de um brao do Nested om trs drivers high-side e

um low-side. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

3.14 Generalizao da ongurao Nested om nmero de nveis: (a) par e (b)

mpar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

3.15 Topologias propostas na literatura t ni a: (a) inversor multinvel om dio-

dos grampeados (b) onversor NPC ativo ( ) inversor de quatro nveis e (d)

inversor a apa itores utuantes. . . . . . . . . . . . . . . . . . . . . . . . . 73

3.16 Resultados de simulao do Nested de quatro nveis. (a) Tenso de polo; (b)

De ima para baixo: tenso de linha, tenso de polo e orrente de fase; e ( )

De ima para baixo: Tenso de linha e orrentes trifsi as na arga. . . . . . 75

3.17 Resultados de simulao do Nested de in o nveis. (a) Tenso de polo; (b)

De ima para baixo: tenso de linha, tenso de polo e orrente de fase; e ( )

De ima para baixo: Tenso de linha e orrentes trifsi as na arga. . . . . . 76

3.18 Resultados de simulao do Nested de seis nveis. (a) Tenso de polo; (b) De

ima para baixo: tenso de linha, tenso de polo e orrente de fase; e ( ) De

ima para baixo: Tenso de linha e orrentes trifsi as na arga. . . . . . . . 77

3.19 Resultados de simulao do Nested de quatro nveis om fatores de potn ia

igual a: (a) 0,6, (a) 0,8, e (a) 1,0. . . . . . . . . . . . . . . . . . . . . . . . . 78

3.20 Resultados experimentais do Nested de quatro nveis. (a) Tenso de polo; (b)

De ima para baixo: tenso de linha, tenso de polo e orrente de fase; e ( )

De ima para baixo: Tenso de linha e orrentes trifsi as na arga. . . . . . 79

3.21 Resultados experimentais do Nested de in o nveis monofsi o: Tenso de

polo e orrente na arga monofsi a. . . . . . . . . . . . . . . . . . . . . . . 80

4.1 Formao do inversor de 2/3 nveis . . . . . . . . . . . . . . . . . . . . . . . 83

4.2 Inversor Hbrido de 2/3 nveis . . . . . . . . . . . . . . . . . . . . . . . . . . 83

4.3 Apli ao do vetor 0,-1,-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

4.4 Apli ao do vetor 1,-1,-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85


ndi e de Figuras xvii

4.5 Apli ao do vetor 1,1,-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

4.6 Apli ao do vetor 1,1,0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

4.7 Prin pio da modulao por portadora do inversor 2/3 N . . . . . . . . . . . 86

4.8 Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 1 do setor 1 87

4.9 Tringulos formados pelas tenses va e vb om as portadoras . . . . . . . . . 87

4.10 Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 2 do setor 1 88

4.11 Tringulos formados pelas tenses vb e vc om as portadoras . . . . . . . . . 89

4.12 Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 3 do setor 1 90

4.13 Intervalos do setor 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

4.14 Fluxograma da modulao proposta por (Mihala he, 2006): (a) para os setores

1, 3 e 5; (b) para os setores 2, 4 e 6. . . . . . . . . . . . . . . . . . . . . . . . 92

4.15 Mtodo introduzido por Mihala he, mostrando os seis setores e os dezoitos

intervalos a serem determinados . . . . . . . . . . . . . . . . . . . . . . . . . 94

4.16 Mtodo proposto: utilizando as equaes (4.17) e (4.18) . . . . . . . . . . . . 95

4.17 Fluxograma da modulao proposta . . . . . . . . . . . . . . . . . . . . . . . 95

4.18 Diagrama vetorial 2N . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

4.19 Diagrama vetorial 2/3N . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

4.20 Diagrama vetorial 3N . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

4.21 Inversor Hbrido de 2/3 nveis . . . . . . . . . . . . . . . . . . . . . . . . . . 99

4.22 Sequn ias de onguraes para para o intervalo 1 do Setor 1 . . . . . . . . 100

4.23 Comparao de perdas totais versus frequn ia de haveamento e tenso do

barramento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

4.24 WTHD: (a) 2kHz ; (b) 10kHz . . . . . . . . . . . . . . . . . . . . . . . . . . 102

4.25 THD: (a) 2kHz ; (b) 10kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

4.26 Resultados de simulaes. (a) (de ima para baixo) tenso de polo e orrentes

na arga trifsi a; (b) (de ima para baixo) tenso de linha e tenses nos

apa itores do barramento . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

4.27 Detalhes da tenso de polo . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

4.28 Resultados experimentais. (a) tenso de polo; (b) tenso de linha e ( ) or-

rentes trifsi as . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

4.29 Implementao no DSP do prin pio da modulao do inversor 2/3 N . . . . 106


ndi e de Figuras xviii

5.1 Formao das topologias propostas: (a) om apa itor no brao ANPC (b)

om fonte de tenso no brao ANPC . . . . . . . . . . . . . . . . . . . . . . 109

5.2 Inversor trifsi o HB-ANPC utilizando seis fontes isoladas . . . . . . . . . . 110

5.3 Modos de operao do inversor HB-ANPC: semi- i lo positivo . . . . . . . . 111

5.4 Modos de operao do inversor HB-ANPC: semi- i lo negativo . . . . . . . . 112

5.5 Estrutura trifsi a HB-ANPC om trs fontes de tenso . . . . . . . . . . . . 114

5.6 Os ilao das tenses dos apa itores do inversor da Fig 5.5 . . . . . . . . . 115

5.7 Conversor proposto om lula ANPC/ apa itor utuante . . . . . . . . . . 117

5.8 Modos de operao da estrutura HB-ANPC/FC . . . . . . . . . . . . . . . . 118

5.9 Estados transitrios no semi- i lo positivo . . . . . . . . . . . . . . . . . . . 119

5.10 Variao das tenses: vC1 , vC2 e vC3 . . . . . . . . . . . . . . . . . . . . . . . 120

5.11 Conversor HB-ANPC/FC om indutn ias . . . . . . . . . . . . . . . . . . . 120

5.12 Variao das tenses: vC1 , vC2 e vC3 om C3 = 2C1 = 2C2 . . . . . . . . . . . 121

5.13 Cir uitos equivalentes dos modos 2 e 3 . . . . . . . . . . . . . . . . . . . . . 121

5.14 Cir uito equivalente na mudana do modo 2 para o modo 1 . . . . . . . . . . 123

5.15 Conversor om lula ANPC/fonte utuante . . . . . . . . . . . . . . . . . . 127

5.16 Modos de operao da estrutura HB-ANPC/FS . . . . . . . . . . . . . . . . 129

5.17 Conversor HB-ANPC/FS om indutn ias . . . . . . . . . . . . . . . . . . . 129

5.18 Cir uitos equivalentes dos modos 1 e 3 da estrutura HB-ANPC/FS . . . . . 130

5.19 Cir uitos equivalentes dos modos 2 e 4 da estrutura HB-ANPC/FS . . . . . 131

5.20 Denio de Pa , Pb e Pc em um inversor de 5-nveis. . . . . . . . . . . . . . . 132

5.21 Os ilao da tenso dos apa iotres das trs topologias estudadas . . . . . . 134

5.22 Valores de indutn ias permitidos em funo dos apa itores utilizados . . . 136

5.23 Corrente mxima nas haves dos inversores propostos . . . . . . . . . . . . . 136

5.24 Distribuio da perdas por haveamento . . . . . . . . . . . . . . . . . . . . 138

5.25 Distribuio das perdas por onduo . . . . . . . . . . . . . . . . . . . . . . 138

5.26 Perdas totais dos onversores . . . . . . . . . . . . . . . . . . . . . . . . . . 139

5.27 Congurao HB-ANPC om apa itn ias de 2200F . (a) De ima para

baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos

apa itores; orrente de arga. . . . . . . . . . . . . . . . . . . . . . . . . . . 141


ndi e de Figuras xix

5.28 Congurao HB-ANPC om apa itn ias de 200F . (a) De ima para

baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso

nos apa itores; orrente de arga. . . . . . . . . . . . . . . . . . . . . . . . . 141

5.29 Congurao HB-ANPC/FC om apa itn ias de 200F . (a) De ima para

baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos

apa itores; orrente de arga. . . . . . . . . . . . . . . . . . . . . . . . . . . 142

5.30 Congurao HB-ANPC/FS om apa itn ias de 200F . (a) De ima para

baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos

apa itores; orrente de arga. . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.31 Congurao HB-ANPC om apa itn ias de 200F . (a) De ima para

baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso

nos apa itores; orrente na arga. . . . . . . . . . . . . . . . . . . . . . . . . 143

5.32 Congurao HB-ANPC/FC om apa itn ias de 200F . (a) De ima para

baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos

apa itores; orrente na arga. . . . . . . . . . . . . . . . . . . . . . . . . . . 144

5.33 Congurao HB-ANPC/FS om apa itn ias de 200F . (a) De ima para

baixo: Tenso de polo; orrente de arga (b) De ima para baixo: tenso nos

apa itores; orrente na arga. . . . . . . . . . . . . . . . . . . . . . . . . . . 144


Lista de Smbolos

fs  Frequn ia haveamento

S1 , S2 , S3 , S4  Chaves de inversores

Vl  Tenso de arga

va0 , vb0 , vc0  Tenses de polo

va0

, vb0

, vc0

 Tenses de referen ia

Vcc  Tenso da fonte

Vc1 , Vc2, Vc3  Tenses nos apa itores


va0

, vb0

, vc0

 Tenses de refern ias modi ada

v  Tenso homopolar

Pa , Pb , Pc  Diferena de entre os nveis e as senoides de refern ia

N  Nmero de nveis

Ta , Tb , Tc  Tempo de a ionamento das haves

vt1

, vt2

, vt3

 Sinais da portadora

vd , vq  Tenses em quadratura

THD  Distoro harmni a total

WTHD  Distoro harmni a total ponderada

ia , ib , ic  Corrente de arga

vmax , vmed , vmin  Valores mximo, mdio e mnimo de tenso

a1  Amplitude da tenso fundamental

xx
Lista de Smbolos xxi

p  Nmero de harmni os total

ah  Amplitude da n-sima harmni a

m  ndi e de modulao

Vf  Tenso da fonte

R  Resistn ia da arga

wl  Reatn ia do indutor de arga

Zl  Reatn ia da arga

vc  Variao de tenso dos apa itores

ic1 , ic2 , ic3  Corrente nos apa itores

Ts  Perodo de haveamento do onversor

Qc  Variao de arga do apa itores

wo  Frequn ia de ressonn ia
1
Introduo Geral

1.1 Lo alizao do Tema


O domnio da energia tem sido de extrema importn ia para o progresso da humanidade e o

per entual de onsumo um dos indi adores do estgio de desenvolvimento de uma nao.

Como dados demonstrativos, os Estados Unidos (maior e onomia mundial) e om apenas

4% da populao mundial, onsome er a de 28% da energia global gerada. J a China,

que possui er a de 20% da populao mundial, e que onsumia menos que 2, 5% no in io

da d ada passada, experimentou forte res imento e onmi o e agora possui a segunda

maior e onomia, onsumindo energia quase no mesmo nvel que os Estados Unidos (Bose,

2013). Assim, os pases bus am ada vez mais o seu fortale imento e onmi o e investem

no res imento industrial. Observa-se que o domnio do manuseio da energia eltri a foi

um fator determinante nas transformaes que o orreram no mundo nos ltimos s ulos,

sendo esse tipo de energia o mais utilizado no mundo. Sua demanda global tem res ido

ontinuamente e, em 2030, a apa idade de gerao eltri a no mundo ter res ido er a de

100% (Steimer, 2010).

A energia eltri a obtida a partir de outras formas de energia, tais omo a hdri a, a

eli a, a solar, a geotrmi a, a das ondas, a das mars e as bio- ombustveis, entre outras

(Bose, 2013). As estratgias de ontrole e az da produo, transporte e uso nal dessa

energia tm sido bem su edidas graas eletrni a de potn ia. A eletrni a de potn ia

a rea da engenharia dedi ada ao estudo do pro essamento e ontrole do uxo de energia

1
Introduo Geral 2

eltri a entre uma fonte (de tenso ou orrente) e uma arga. O pro essamento da energia

feito por meio de onversores estti os que so ir uitos eltri os ompostos de elemen-

tos ativos (dispositivos semi ondutores). Por meio do ontrole dos tempos de onduo e

bloqueio dos elementos ativos, pode-se onverter a tenso de entrada om amplitude Ve e

frequn ia fe em uma tenso na sada om amplitude Vs e frequn ia fs , Fig. 1.1.

Processador
de Potncia Carga
ve , fe vs , fs
ie is
Sinal de
Controle Medio

Controlador
Referncia

Figura 1.1: Pro essador de Potn ia (Conversor Estti o)

A era da eletrni a de potn ia moderna omeou em 1957 quando o primeiro tiristor,

um dispositivo semi ondutor de potn ia que re ebeu o nome de Reti ador Controlado

de Sil io (SCR, do ingls Sili on Controlled Re tier ), foi tornado omer ial pela General
Ele tri Company. O SCR substituiu o Reti ador a Ar o de Mer rio, inventado em 1902,

o Tiratron, inventado em 1923, e o Ignitron, inventado em 1931, tornando mais e onmi o

o uso de vrios ir uitos industriais, on ebidos entre os anos 20 e 40, em adio ponte

de Graetz patenteada em 1897. Os SCRs foram utilizados em onversores durante mais

de um quarto de s ulo e ainda reinam supremos nas apli aes om potn ias elevadas.

Contudo, os SCRs so onsiderados lentos e dif eis de omutar em apli aes de orrente

ontnua e mesmo nas apli aes de orrente alternada j no so onsiderados a melhor

opo. Re entemente, a onun ia de dois fatores provo ou um res imento explosivo na

Eletrni a de Potn ia e uma grande revoluo na indstria eltri a: 1) novos dispositivos

j disponveis para tenses e orrentes elevadas, mais e ientes, de ontrole mais f il e de

haveamento mais rpido; 2) o uso de pro essadores digitais omo o DSP (do ingls, Digital
Signal Pro essor ) e o FPGA (do ingls, Field Programmable Gate Array ). O impa to destes

dois fatores foi to signi ativo quanto o apare imento do SCR, permitindo, assim, o uso de

novos on eitos de omando e de t ni as de ontrole moderno dos onversores.

Vrios dispositivos so usados hoje em dia: o BJT ( Bipolar Unijun tion Transistor ), de
1970, em apli aes de baixa a mdia potn ias e frequn ias, j pou o utilizado; o tiristor

GTO ( Gate Turn-o, GTO), em torno de 1973, em apli aes de baixa a alta potn ias e
Introduo Geral 3

de baixa a mdia frequn ias; o MOSFET ( Metal-oxide Semi- ondu tor Field-ee t Tran-
sistor ), de 1978, em apli aes de baixa potn ia e frequn ia elevada; o IGBT ( Insulated
Bipolar Gate Transistor ) de 1983, em apli aes de baixa a mdia potn ias e frequn ias;

o IGCT ( Integrated Gate Commutated Thyristor ), de 1997, e o ETO (Emitter Turn-o ), de


1998, em apli aes de mdia a alta potn ias e de baixa a mdia frequn ias. Assim, os

equipamentos podem operar na faixa de alguns pou os watts at os GW, a faixa de frequn-

ia indo de algumas entenas de Hz at algumas entenas de kHz, dependendo da potn ia

manuseada (Bat, 2004) e da limitao pela Interfern ia Eletromagnti a.

Com tantos dispositivos, formando um leque omposto pelas mais variadas ara tersti-

as de tenso, orrente e frequn ia, e om a fa ilidade de uso de novas t ni as de ontrole

atravs de mi ro omputadores e de outros pro essadores, a eletrni a de potn ia passou a

ser utilizada em um nmero ada vez maior e diversi ado de apli aes. Elas podem ser

do tipo residen ial (refrigerao, aque imento, iluminao, alimentao de omputadores,

et .), omer ial (aque imento, ventilao, elevadores, fontes de emergn ia, et .), industrial

(bombas, ompressores, exaustores, moinhos, laminadores, trituradores, ventiladores, robs,

aque imento indutivo, solda, a ionamento de motores, et .), transporte (ve ulos eltri os,

arregadores de bateria, lo omotivas, metr, eletrni a de automvel, et ), utility systems


(transmisso de alta tenso em orrente ontnua, gerao de energia, ompensao de re-

ativos, FACTS, et .), aero-espa ial (sistemas de alimentao em naves espa iais, satlites e

aeronaves), tele omuni aes (fontes de alimentao e equipamentos de radio-transmisso)

e onverso de energias alternativas (fonte eli a, fonte fotovoltai a, fonte de lulas om-

bustveis, propulsores marinhos, et .) (Kouro et al., 2010).

Nessas apli aes, os equipamentos de eletrni a de potn ia baseiam-se nos hamados

onversores estti os de energia. Esses onversores podem ser lassi ados de a ordo om

sua funo de onverso da energia eltri a na forma ontnua ( . .) ou alternada ( .a.), em


sua entrada, para uma energia eltri a na forma ontnua ou alternada, em sua sada, ou

seja: onversores .a./ .a., onversores .a./ . ., onversores . ./ .a. e onversores . ./ . .


Em espe ial, os onversores .a./ . . so referidos omo reti adores e onversores . ./ .a.
omo inversores. Os onversores .a./ .a. podem ser diretos ou indiretos, omo indi ado

na lassi ao apresentada por (Kouro et al., 2010), mostrada na Fig. 1.2. Os onversores

diretos so onstitudos por i lo onversores e por onversores matri iais. Em parti ular,
Introduo Geral 4

os onversores indiretos realizam, ini ialmente, uma onverso .a./ . . e, em seguida, uma

onverso . ./ .a.. Ou seja, nesse onversor, um reti ador alimenta um inversor. Tambm,

os onversores podem ser do tipo fonte de tenso, do tipo fonte de orrente ou do tipo fonte

Z, esta ltima tendo sido a res entada lassi ao de Kouro.

Conversores

Converso Direta Converso Indireta


(ca-ca) ca-cc-ca

Matriciais Cicloconversores Fonte de Tenso Fonte de Corrente Fonte Mista: Z

Inversor fonte de Inversor com comutao


Inversores de 2 nveis corrente PWM de carga
Conversores
Multinveis

Figura 1.2: Classi ao de Kouro et al. (2010) modi ada

Cada apli ao utiliza um tipo adequado de onversor e envolve diferentes aspe tos no

que tange o uso da eletrni a de potn ia. Por exemplo, dentre as apli aes industriais, os

sistemas de a ionamento so, sem dvida, os mais utilizados. Na tentativa de se melhorar

o desempenho dos motores atravs da melhoria das formas de onda de alimentao, o usto

e tamanho de fontes em geral, a existn ia de dispositivos rpidos e onveis permitiu a

elevao das frequn ias de operao dos onversores. Entretanto, isto leva a um aumento

das perdas produzidas durante a operao dos onversores, o que piora om o aumento de

potn ia nos grandes motores. Tambm, a introduo de onversores provo ou, em muitos

asos, a deteriorao da qualidade da energia e a introduo de harmni os na linha gerando

normas que impem valores mnimos de fator de potn ia e valores mximos do ontedo

de harmni os produzidos. Isto a arretou desenvolvimento de novos ampos de pesquisa e

novos mtodos, tais omo aqueles que possuem o objetivo de reduzir as perdas. Em par-

ti ular, a apli ao dos onversores em utility systems e a bus a da melhoria da qualidade

de energia levou ao on eito de Sistemas Flexveis de Transmisso CA, FACTS (do ingls

Flexible Alternate Current Transmission Systems ) e ao desenvolvimento de ltros ativos e

ompensadores de fator de potn ia, no nvel de sistemas de distribuio. Como aumentar

a potn ia dos onversores mantendo nveis a eitveis de qualidade de energia e de e in-

ia energti a? Parte dessa exign ia do mer ado foi satisfeita om o desenvolvimento de

dispositivos omo o IGBT e, posteriormente, o IGCT e o ETO, e de estruturas de onverso-


Introduo Geral 5

res, omo os hamados multinveis, apazes de operar nos nveis de mdia a alta potn ia,

rea antes restrita ao uso do SCR utilizados em onversores de dois nveis em onjunto om

transformadores de potn ia elevada. Dentro da lassi ao de Kouro, onforme a Fig.

1.2, os onversores tipo fonte de tenso so os mais utilizados. Dentro deste ontexto, sero

investigados, espe i amente, os inversores multinveis.

1.2 Reviso Bibliogr a


Foi realizada uma pesquisa bibliogr a para veri ar o estado da arte om respeito s

topologias de inversores multinveis e estratgias de modulao para inversores fonte de

tenso. Alguns dos trabalhos analisados so apresentados nesta seo.

1.2.1 Inversores Multinveis

Como men ionado, os inversores multinveis foram introduzidos omo uma alternativa para

o aumento da qualidade e dos nveis de tenso dos sistemas alimentados por inversores.

A reduo do ontedo harmni o possibilitada por estes inversores, alm de melhorar a

qualidade dos sinais na sada do inversor, ontribui diretamente para reduo das perdas nos

motores ausadas pelas omponentes harmni as das orrentes e pela omponente pulsante

do torque (Corra, 2002).

As estruturas de inversores multinveis possibilitam o ontrole de nveis maiores de tenso

e potn ia mxima suportveis pelos interruptores. Com uma quantidade maior de nveis

para ompor o sinal modulado, estes inversores possibilitam sinais de sada om um ontedo

harmni o bem menor, ou possibilitam a operao em freqn ia de omutao mais baixa,

porm om a mesma qualidade de um inversor de dois nveis operando em freqn ia elevada.

Com isso, possvel diminuir as perdas por omutao e a interfern ia eletromagnti a (dos

Santos, 2005).

Os onversores multinveis tm sido fonte de pesquisa e desenvolvimento por mais de trs

d adas e tm sido apli ados om su esso em apli aes industriais. Muitas ontribuies

e topologias omer iais tm sido reportadas nos ltimos anos. Atualmente, os onversores

tm sido omer ializados de forma padronizada ou de forma personalizada de a ordo om


Introduo Geral 6

ada apli ao espe  a. Embora seja uma te nologia j onsolidada, o onversor multinvel

apresenta um horizonte desaador, om pesquisadores de todo mundo ontribuindo para o

melhoramento da e in ia, onabilidade, densidade de potn ia, simpli ao e usto. A

ampliao ada vez maior de seu ampo de apli ao tem tornado os onversores multinveis

mais atrativos e ompetitivos do que as topologias lssi as, dependendo dos nveis de tenso,

orrente e potn ia utilizada.

As primeiras estruturas utilizadas para obteno de formas de onda de tenso multinveis

eram ompostas por vrios onversores onven ionais de dois nveis ujas sadas alimenta-

vam transformadores ujos enrolamentos se undrio eram one tados em srie (Flairty, 1962;

Morgan e Hoft, 1964). As sadas dos onversores eram defasadas e somadas vetorialmente de

modo a produzir, no se undrio, uma forma de onda quase-senoidal, formada por diferentes

degraus de tenso. Essas estruturas foram propostas ini ialmente omo soluo para a io-

namentos eltri os de alta potn ia e alto desempenho (Nabae, Takahashi e Akagi, 1981).

Entretanto, elas requerem transformadores espe iais om doze ou mais se undrios, sendo de

projeto ompli ado, aros e, normalmente, sem atenderem aos ensaios de des argas par iais

exigidos em ub ulos de mdia tenso.

A primeira estrutura de inversor multinvel, sem a ne essidade de uso de transformadores,

registrada foi do tipo em as ata om inversores monofsi os em ponte ompleta alimentados

por fontes . . separadas e one tados em srie para sintetizar as tenses .a. de sada na

forma de degraus (Baker e H., 1975). Sua estrutura, amplamente utilizada para se onseguir

mltiplos nveis de tenso pode ser vista na Fig. 1.3, para um inversor em as ata de in o

nveis. A tenso de sada obtida somando-se a tenso de sada de ada mdulo. Embora a

estrutura tenha surgido em 1975, seu uso s se deu a partir do nal dos anos 80 (Mar hesoni

et al., 1988; Mar hesoni, 1989). Posteriormente, essa mesma topologia foi investigada para

apli ao em ompensadores estti os de reativos (Lai e Peng, 1996; Peng et al., 1996).

Note-se que o omponente bsi o desta estrutura, o mdulo, o inversor monofsi o em

ponte ompleta, apaz de operar em trs nveis desde que os disparos dos interruptores de

ada brao sejam defasados um em relao ao outro.

A topologia de inversor de trs nveis om diodos de grampeamento NPC (do ingls, Neu-
tral Point Clamped ), Fig. 1.4(a), uma alternativa para o inversor de trs nveis em as ata,

foi introduzida em (Baker, 1980), tendo despertado interesse aps o trabalho apresentado
Introduo Geral 7

S a1 S a2
a
Vcc

S a4 S a3

S a5 S a6
Vcc
N
S a7 S a8

Figura 1.3: Topologia de in o nveis em Cas ata

em (Nabae, Takahashi e Akagi, 1981). Como o prprio nome diz, possui diodos de grampe-

amento que so one tados ao barramento . . do inversor. Observa-se na Fig. 1.4(a) que

ada brao do inversor de trs nveis NPC formado por quatro dispositivos semi onduto-

res om seus respe tivos diodos em anti-paralelo e dois diodos ligados ao ponto entral do

barramento. A tenso sobre os interruptores mantida igual tenso dos apa itores C1 ou

C2 atravs dos dois diodos de grampeamento em ada brao. A tenso em ada apa itor

deve ser mantida o mais prximo possvel do valor ideal Vcc /2 para garantir que as tenses

de polo assumam os valores Vcc /2, 0 ou Vcc /2. Um segundo tipo do inversor NPC, indi ado

Fig. 1.4(b), foi tambm investigado em (Nabae, Takahashi e Akagi, 1981). Nesse aso, o

a esso ao ponto entral obtido atravs de um interruptor bidire ional e, embora o nmero

de interruptores seja reduzido, os do brao, one tados ao barramento . . tm que suportar,

toda sua tenso.

S posteriormente, o on eito de inversor multinvel foi apli ado em uma estrutura gene-

ralizada para N nveis (Bhagwat e Stefanovi , 1983; Choi et al., 1991), a partir da introduo

de interruptores adi ionais (tiristores, no aso de Bhagwat e GTOs no aso de Choi) one -

tando a fase aos pontos intermedirios entre vrios apa itores olo ados no barramento . ..
Esses ir uitos so indi ados nas Figs. 1.5(a) e 1.5(b). Embora, sem ter o mesmo impa to

de outras topologias, o inversor generalizado de Bhagwat mostrou as vantagens da reduo

de harmni as atravs da utilizao das estruturas multinveis. Em parti ular, a verso para

trs nveis do inversor de Bhagwat orresponde segunda verso do NPC apresentada em


Introduo Geral 8

(Nabae, Takahashi e Akagi, 1981), Fig. 1.4(b). J o inversor proposto por Choi uma

generalizao direta do NPC de trs nveis da Fig. 1.4(a).

+
V
-

R
+
V
+ -
V A
- +
V
-
(a) (b)

Figura 1.4: Inversores NPC tipo I e II (ou T): (a) brao de inversor NPC de trs
nveis tipo I; (b) brao de inversor NPC de trs nveis tipo II.

+
V
-

+
V
-

V +
-

+
V -

(a) (b)

Figura 1.5: Inversores multinveis Bhagwat e NPC: (a) Brao de inversor de


Bhagwat de sete nveis; (b) Brao de inversor NPC de in o nveis.

No in io da d ada de 90, surgiu mais uma alternativa para inversores multinveis: o

prin pio do inversor multinvel om apa itores utuantes, indi ado na Fig. 1.6 e proposto

por (Meynard e Fo h, 1992). Nela, a tenso sobre os interruptores limitada utilizando-se

apa itores em lugar dos diodos, o que diminui as perdas em onduo. No entanto, o uso

deste prin pio aumenta a omplexidade das t ni as utilizadas para equalizar as tenses,

no s no barramento . ., mas tambm nos apa itores utuantes.


Introduo Geral 9

Na po a, os inversores NPC, os inversores a apa itor utuante e os inversores em as-

ata foram onsiderados os mais importantes, tendo sido, por esta razo, realizados diversos

estudos omparativos entre os mesmos (Lai e Peng, 1996; Peng et al., 1996). Da em diante,

muitas onguraes, apazes de gerar trs ou mais nveis de tenso em sua sada, foram

propostas (Suh et al., 1998), (Rodriguez et al., 2002), om o intuito de reduzir o ontedo

harmni o da tenso de sada (Mariethoz e Rufer, 2004; Weng et al., 2007), de diminuir a

quantidade de omponentes ativos e passivos, de melhorar a e in ia e diminuir os esforos

de tenso sobre os semi ondutores (Kouro et al., 2010; Chan et al., 2009; Boora et al., 2010),

espe ialmente em apli aes de mdia e de alta potn ia, omo ompensadores de potn ia

reativa e a ionamento de motores .a.. Por exemplo, os diodos do inversor multinvel indi-

ado na Fig. 1.5(b) suportam tenses desiguais, onforme sua lo alizao. Uma modi ao

efetuada para minorar este problema foi a de distribuir estas tenses elevadas em diodos

adequadamente one tados em srie (Lai e Peng, 1996). Um grampeamento adequado para

equalizar as tenses sobre os diodos foi obtida em (Xiaoming Yuan, 2000), mostrado na Fig.

1.7. Uma outra on epo, que tinha omo proposta melhorar a distribuio das perdas nos

interruptores, em relao ao NPC, foi tornada onhe ida na sua verso de trs nveis em

(Bru kner e Bemet, 2001; Bru kner et al., 2005) e apresentada em sua forma generalizada

em (Peng, 2001): o inversor multinvel om grampeamento ativo do neutro (ANPC - A tive

Neutral Point Clamped), apresentado na Fig. 1.8.

V1

V2

Figura 1.6: Brao de um inversor FC de trs nveis.

Uma bus a na reduo de omponentes, levou onexo de meia pontes, tambm ali-

mentadas por fontes isoladas, resultando numa fonte multinvel . . (Su e Adams, 2001; Su,

2005), ujo nmero de omponentes foi ainda mais reduzido, posteriormente, om a utiliza-
Introduo Geral 10

Figura 1.7: Brao de um inversor om grampeamento por diodos

+
V
A
-

V
+
-

-
(a) (b)

Figura 1.8: Brao de um inversor ANPC: (a) ANPC de trs nveis; (b) ANPC de
in o nveis
Introduo Geral 11

o de meia-ponte mistas (Chen et al., 2008). Estas duas topologias so indi adas nas Figs.

1.9(a) e 1.9(b). Essas fontes de tenso . . varivel so utilizadas para alimentar um brao

de inversor, omo indi a a Fig. 1.9( ).

Um outro prin pio inventado a partir da onexo srie de estruturas em meia-ponte,

de dois nveis, foi a de inversor modular (Lesni ar e Marquardt, 2003). Como se observa,

a onexo as ata utiliza fontes individuais, sem tenso de barramento . . O on eito de

inversor modular impli a em substituir a fonte isolada por um apa itor de armazenamento,

ada meia ponte e seu apa itor onstituindo um mdulo. Dois onjuntos ompostos, ada

um, de vrios mdulos em as ata, simetri amente one tados em relao a um ponto entral

so alimentados por um barramento . , omo ilustra a Fig. 1.9(d).

+
M M

+ + V C
V V
- -

+ + V C
V V
- -
R A

+ + V C
V V
- -

+ +
V N V N V C
- -

-
(a) (b) ( ) (d)

Figura 1.9: Inversores em as ata: (a) utilizando meia-ponte; (b) utilizando meia-
ponte mista; ( ) formando um brao de inversor; (d) simetri amente
one tados em relao a um ponto entral.

Outras onguraes resultaram de diferentes tipos de ombinaes, dando origem aos

onversores hbridos, havendo um grande nmero de possibilidades para sua gerao. Por
Introduo Geral 12

exemplo, pode ser feita uma asso iao de diferentes prin pios, ou de partes de diferentes

estruturas, na formao de um brao. o aso do inversor no qual um apa itor utuante

adi ionado topologia NPC (Suh e Hyun, 1997). Tal estrutura, apresentada na Fig. 1.10,

tem omo vantagem a reduo da utuao de tenso no ponto neutro e do balan eamento

das tenses de bloqueio nos interruptores e omo desvantagem o a rs imo de omponentes.

Este tipo de ombinao foi, posteriormente, estendido para o aso do inversor ANPC, de

modo generalizado, em (Peng, 2001), Fig. 1.11, e para in o nveis, om reduo do nmero

de omponentes em (Barbosa et al., 2005), Fig. 1.12.

+
V
-

+
V
-

Figura 1.10: Brao de um inversor hbrido NPC/FC de trs nveis.

Figura 1.11: Generalizao do brao de um inversor ANPC/FC.

Outra possibilidade de estrutura hbrida obtida quando se utiliza diferentes valores

nas fontes de alimentao ou das tenses nos apa itores de armazenamento. Por exemplo,
Introduo Geral 13

+
C
-

+
C
-

Figura 1.12: Brao de um inversor ANPC/FC de in o nveis om reduo de om-


ponentes.

quando o apa itor utuante do inversor da Fig. 1.6 substitudo por uma fonte xa, de valor

diferente da metade da tenso do barramento . ., o nmero de nveis de tenso aumenta,

para um mesmo nmero de dispositivos semi ondutores (Kou, Corzine e Familiant, 2002). O

mesmo o orre quando as tenses das fontes isoladas da estrutura em as ata da Fig. 1.3 tm

valores diferentes (Manjrekar e Lipo, 1998). Tambm, topologias hbridas foram on ebidas

a partir da asso iao de diferentes tipos de dispositivos semi ondutores (Manjrekar e Lipo,

1998).

Outra possibilidade, ainda, a de gerar pontes inversoras hbridas para apli aes de

alta tenso e alta potn ia utilizando braos de inversores multinveis, tipo NPC (Ding et al.,

2003), (Sneineh et al., 2006), FC/NPC (Zhang e Ruan, 2005) ou FC/ANPC (Li et al., 2009)

para substituir os braos de uma ponte inversora de dois nveis, onstantes da Fig. 1.3. As

Figs. 1.13 a 1.16 ilustram essas pontes inversoras. Quando esses mdulos so one tados

em as ata, onsegue-se um aumento do nmero de nveis om um nmero menor de fontes

isoladas.

O nmero de omponentes das pontes multinveis a ima pode ser reduzido quando um

dos braos substitudo por uma estrutura de dois nveis, dando origem a uma hibridez

quanto ao nmero de nveis em ada brao da ponte. A topologia meia ponte e NPC, indi ada

na Fig. 1.17, foi proposta em (Kai et al., 2004) e (Almeida et al., 2006). Uma variao,

apresentada na Fig. 1.18 permite que dispositivos mais rpidos e de alta tenso operem em

sinergismo. Essa topologia tambm permite a omutao de metade dos interruptores em

baixa frequn ia (a da modulante), ontribuindo, assim, om a reduo das perdas (Silva


Introduo Geral 14

+
V
-
R S

+
V
-

Figura 1.13: Ponte inversora NPC

A B

Figura 1.14: Ponte inversora FC

+
V
-
R S

+
V
-

Figura 1.15: Ponte inversora NPC/FC


Introduo Geral 15

+
V
-
A B

+
V
-

-
Figura 1.16: Ponte inversora ANPC/FC

et al., 2011).

+
V
-

A B

+
V
-

Figura 1.17: Ponte inversora NPC/meia-ponte

A B

Figura 1.18: Ponte inversora ANPC/meia-ponte

Como se observa das Figs. 1.17 e 1.18, os dispositivos que ompem o brao de dois

nveis suportam toda a tenso do barramento, o que limita sua potn ia de apli ao. Outras

solues que utilizam o mesmo prin pio so ilustradas nas Figs. 1.19 (Ceglia et al., 2004),

1.20 (Oliveira Jr, Silva e Ja obina, 2006). Algumas solues pro uraram minorar este pro-

blema, omo o inversor da Fig. 1.21 (Astudillo et al., 2008). As trs topologias operam om
Introduo Geral 16

in o nveis de tenso na sada. Entretanto, a topologia da Fig. 1.21 apaz de manusear

potn ias mais elevadas.

A B

-
Figura 1.19: Inversor multinvel de in o nveis

A B

-
Figura 1.20: Inversor hbrido om nmero reduzido de omponentes

A B

Figura 1.21: Inversor multinvel hbrido simtri o

Ainda, o on eito de fonte multinvel . . deu origem a inmeras topologias hbridas e

pode ser apli ado a muitas das topologias j men ionadas a ima (Baek et al., 2005), (Lezana

e Rodriguez, 2007), (Rosas-Caro et al., 2008), (Ruiz-Caballero et al., 2010), (Banaei e Salary,

2010), (Rodrguez-Rodrguez et al., 2011), (Naja e Yatim, 2012), (Basha e Nayeemuddin,

2013), (K. Ra hel, 2013).

Tambm, possvel obter topologias hbridas atravs da asso iao de onversores em

ponte om omponentes magnti os omo indutores e transformadores. o aso de braos

de pontes one tados atravs de reatores a oplados (Ueda et al., 1995; Matsui et al., 1996;

Hausmann e Barbi, 2009; Vafakhah et al., 2010; Flori au et al., 2011; Ewan huk et al., 2012)
Introduo Geral 17

Alm disso o on eito de inversores modulares tem sido amplamente apli ado a inmeras

topologias, omo pontes ompletas, resultando em inmeros inversores hbridos (Hiller et al.,

2009; Marquardt, 2010; Solas et al., 2013; Ilves et al., 2015; Nami et al., 2015).

Existem diferentes possibilidades de formao de inversores multinveis trifsi os, ujos

prin pios sero dis utidos a seguir. Uma primeira possibilidade o de uma ponte inversora

om uma fonte . . omum, ilustrado no esquema da Fig. 1.22(a). Um exemplo a onexo

de trs braos de inversores NPC, formando a ponte om fonte omum de alimentao, omo

mostra a Fig. 1.22(b) (Tei hmann e Bernet, 2003). Diferentes braos podem ser utilizados

nesse arranjo, omo o aso da utilizao de inversores ANPC, a apa itor utuante, inver-

sores modulares formados por meia-ponte (Lesni ar e Marquardt, 2003), por ponte ompleta,

por uma ombinao de ponte ompleta e meia-ponte (Feldman et al., 2012) e outros tipos

(Nami et al., 2015).

A B C
A B C

(a) (b)

Figura 1.22: Ponte inversora om uma fonte . . omum: (a) Diagrama de blo os;
(b) Topologia de trs nveis para onversores de potn ia de baixa
tenso.

Uma segunda possibilidade o de um inversor formado por braos one tados em estrela,

ujo esquema indi ado na Fig. 1.23(a). Um exemplo o inversor ilustrado na Fig. 1.23(b)

em que a ponte mostrada na Fig. 1.18 forma um dos braos da onexo em estrela (E Silva,

2012). Outros exemplos so o aso do uso dos inversores onstantes das Figs. 1.17 (Ding

et al., 2003), 1.20 (Tang et al., 2009) e 1.21 (Carmona et al., 2008). Tambm, o aso de

pontes em as ata formando o brao, omo ilustrado na Fig. 1.23( ) (Lai e Shyu, 2002).

O prin pio ilustrado na Fig. 1.24(a) o de uma fonte multinvel alimentando um inversor

onven ional de dois nveis. Uma realizao deste prin pio mostrada na Fig. 1.24(b) (Su
Introduo Geral 18

A B C

(a)

Sa1 Sb1 Sc1


Sa6 Vcc Sb6 Vcc Sc6 Vcc
2 Sa7 Sa2 2 Sb7 Sb2 2 Sc7 Sc2
n A n O
B n C
O O
Sa3 Sb3 Sc3
Sa5 Vcc Sa8 Sb5 Vcc Sb8 Sc5 Vcc Sc8
2 Sa4 2 Sb4 2 Sc4

(b)

a
A B

A B

A B

o
B
A

A
B
B
A

A
B
B
A

c b
B

( )

Figura 1.23: Inversores formado por braos one tados em estrela: (a) Diagrama
de blo os; (b) Inversor trifsi o meia-ponte/ANPC; ( ) brao formado
por pontes em as ata.
Introduo Geral 19

e Adams, 2001).

A B C

A B C

(a) (b)

Figura 1.24: Fonte multinvel alimentando um inversor onven ional: (a) Diagrama
de blo os; (b) Inversor om fonte Multinvel.

No esquema da Fig. 1.25(a), um dos braos de nvel maior do que os outros dois. No

exemplo da Fig. 1.25(b), o inversor, nomeado omo 2/3 nveis (Mihala he, 2006), formado

por um brao ANPC de trs nveis e dois braos de dois nveis. Este aso, tambm pode ser

onsiderado omo originrio da adio de mais uma fase da ponte monofsi a ilustrada na

Fig. 1.21 (Astudillo et al., 2008).

Outras possibilidades resultam da ombinao de pontes trifsi as, asso iao de pontes

monofsi as H e transformadores. Exemplos so dados em (Veenstra e Rufer, 2003).

1.2.2 T ni as de Modulao para Inversores Multinveis

Com o aumento do nmero de semi ondutores nas estruturas de inversores objetivando me-

lhorar a qualidade da tenso de sada; reduzir as perdas do inversor; e realizar o balan ea-

mento de tenso entre os apa itores do barramento . .; Diversas t ni as de modulao e


estratgias de ontrole tm se desenvolvido. Vrias so as estratgias dis utidas e utilizadas
Introduo Geral 20

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
C Vcc O B
A B Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

(a) (b)

Figura 1.25: Inversores trifsi os om um dos braos de nvel maior: (a) Diagrama
de blo os; (b) Inversor Hbrido de 2/3 nveis.

na literatura t ni a para o omando dos inversores de tenso multinveis. Embora, ada

uma delas tenha suas ara tersti as e vantagens prprias, a seleo da melhor estratgia

baseia-se na satisfao de vrios fatores (dos Santos, 2005):

Menor ontedo harmni o nas tenses e nas orrentes de sada

Menor rudo a sti o e interfern ia eletromagnti a provo ados pelo inversor no sis-

tema.

Menores perdas por omutao e em onduo.

Operao na regio de sobremodulao.

Nos anos 60, as tenses de sada dos inversores multinveis tinham a forma de degraus

de diferentes nveis, obtidos pela soma das sadas de vrios inversores operando em paralelo

atravs do defasamento das mesmas entre si (Flairty, 1962). Em 1977 foi desenvolvida uma

t ni a de modulao em degrau, apli ada a um inversor de trs nveis a transistores (Baker,

1977a; Baker, 1977b). Em 1983, om o objetivo de ontrolar a tenso de sada foi on ebido

o primeiro ontrole de um inversor em trs nveis usando uma forma de onda triangular, a

t ni a PWM uniforme, em que a modulante um sinal onstante (ou uma onda quadrada

na frequn ia de sada) e os pulsos gerados so equidistantes e de largura onstante. Sabe-se

que om um nmero su iente de pulsos por i lo o ontedo harmni o de uma forma de

onda modulada se aproxima da envoltria (Patel e Hoft, 1974). Entretanto, para harmni os

de ordem mais elevada, ne essrio um grande nmero de pulsos, para obter uma reduo

apre ivel de harmni os (Maz, 1997).


Introduo Geral 21

Em 1988, duas estratgias PWM para inversores de trs nveis foram desenvolvidos a

partir de dois mtodos lssi os para inversores de dois nveis. O primeiro mtodo, o PWM

otimizado ou pr- al ulado, utiliza l ulos fora de operao, de a ordo om os ontedos

harmni os ou outros ritrios omo otimizao, eliminao de harmni os e outros, que so

armazenados para serem reproduzidos em operao (Patel e Hoft, 1974; Bowes e Bird, 1975;

Buja e Indri, 1977). O segundo mtodo, o mtodo PWM sub-harmni o, desenvolvido em

1964 para inversores de dois nveis e hoje tambm onhe ido om PWM por portadora,

uma estratgia baseada na interse o em tempo real de uma modulante senoidal om uma

portadora triangular (S hnung e Stemmler, 1964). Em 1981 foi feita uma generalizao do

mtodo sub-harmni o para operaes om o ndi e de modulao maior que um (m > 1),
tanto para modulaes de dois nveis omo modulaes de trs nveis (Mazzu helli et al.,

1981). Em 1988, na verso de trs nveis, foram utilizadas duas modulantes senoidais e uma

portadora triangular, a t ni a sendo nominada pelos autores omo dipolar (Velaerts et al.,

1988).

Uma outra abordagem da t ni a PWM por portadora foi on ebida em 1992, de forma

generalizada, para ontrole de inversores de trs nveis ou mais nveis, monofsi os, ou tri-

fsi os. Essa t ni a onsiste no uso de uma modulante senoidal e de N 1 portadoras

triangulares(Carrara et al., 1992). Os dois tipos mais interessantes de disposio das por-

tadoras so dis utidos: a) aquela om deslo amento de fase ( Phase-Shifted Pulse Width
Modulation - PSPWM) e (b) aquela om deslo amento de nvel ( Level-Shifted Pulse Width
Modulation - LSPWM).

A Modulao por Largura de Pulso om Deslo amento de Fase, utiliza duas portadoras

triangulares defasadas em ento e oitenta graus, para apli aes em inversores de trs nveis

(Carrara et al., 1992). A vantagem dessa t ni a de modulao a simpli idade de sua

implementao, alm de ela permitir o balan eamento natural das tenses nos apa itores

utuantes. Como desvantagem pode-se itar a Distoro harmni a Total (DHT) da tenso

de sada apresentada em inversores que utilizam esta modulao, prin ipalmente para apli-

aes que utilizam baixos ndi es de modulao (Flori au et al., 2009). Outra limitao

desta t ni a que ela no pode ser apli ada ao inversor NPC. Para superar esta desvan-

tagem que foram desenvolvidas outras t ni as utilizando duas portadoras defasadas em

nveis de tenso, as de Modulao por Largura de Pulso om Deslo amento de Nvel. Depen-
Introduo Geral 22

dendo da disposio das triangulares e seu defasamento no tempo, esta modulao pode ser

dividida em trs tipos distintos: PD ( Phase Disposition, do ingls, em fase), POD ( Phase-
Opposition Disposition, do ingls, disposio em oposio de fase) (Carrara e Mar hesoni,

1992), e APOD ( Alternate Phase-Opposition Disposition, do ingls, disposio em oposio


om alternn ia de fase) (E Silva, 2012).

Ainda em 1988 surgiu a apli ao da modulao vetorial (VSM) aos onversores multi-

nveis (Steinke, 1988). Depois ela foi estendida e generalizada para N nveis (Kouro et al.,

2010). Uma ara tersti a omum a todas s t ni as de modulao vetorial que este al-

goritmo dividido em trs estgios: no primeiro, denido o estado das haves ou vetor

a ser utilizado para a modulao, o qual usualmente um dos trs vetores mais prximos

da refern ia; no segundo estgio so denidos os tempos de onduo e bloqueio das ha-

ves; e no ter eiro estgio denida a sequn ia na qual os vetores so gerados (M Grath

e Holmes, 2002). Diferentes ontribuies tm sido reportadas no sentido de tornar mais

e iente alguns desses trs estgios (Gopinath et al., 2009). Entretanto, algumas t ni as

foram introduzidas para empregar a modulao vetorial de modo algbri o (Seixas et al.,

2000).

As modulaes por portadora e vetorial tm sido as mais empregadas e estudadas. O

estabele imento das primeiras relaes entre as duas t ni as o orreram no in io do s ulo

XXI (Wu e He, 2001). Para inversores de dois nveis, obteve-se o mesmo desempenho onse-

guido om a modulao vetorial, empregando uma modulao hbrida, divulgada em (Blasko,

1996). Essa t ni a hbrida usa um sinal de sequn ia zero om o triplo da frequn ia das ten-

ses de refern ia omo o termo de tenso omum. A modulao por portadora (CB-PWM)

pode produzir os mesmos resultados da modulao vetorial (SV-PWM) quando um sinal

adequado de sequn ia zero injetado nas tenses de refern ia (Wu e He, 2001). Tambm,

pode diminuir as os ilaes nas orrentes, estender a regio de linearidade (sobremodulao),

reduzir a frequn ia de omutao mdia, assim omo, diminuir os harmni os de orrente

(Lee et al., 1999). A t ni a permite efetuar algebri amente os l ulos para determina-

o dos vetores de tenso e seus tempos de apli ao a partir da estratgia de omando

vetorial, diminuindo a omplexidade e o tempo das operaes. Essa t ni a hbrida inte-

ressante para o omando de inversores multinveis devido ao fato de estes terem um nmero

elevado de vetores de tenso, o que aumenta a di uldade de implementao da estratgia


Introduo Geral 23

SV-PWM onven ional. Uma generalizao dessa t ni a foi introduzida posteriormente em

(de Oliveira et al., 2004) e pode ser fa ilmente adaptada a diferentes topologias.

Como visto, existem diferentes tipos de inversores hbridos. Uma viso geral dos mto-

dos de modulao apli ados a inversores hbridos multinveis apresentada em (Chandwani

e Matnani, 2012). visto que para alguns inversores hbridos as t ni as lssi as PWM

podem ser apli adas de forma direta, enquanto para outras topologias so ne essrias algu-

mas modi aes e adaptaes (Radan et al., 2007; Aghdam et al., 2008; Re h e Pinheiro,

2007).

Alm do desenvolvimento dos mtodos de modulao, alguns pontos espe  os omo

reduo da tenso de modo- omum, dete o de faltas e balan eamento das tenses dos

apa itores do barramento . . so igualmente importantes. Destes tpi os, o problema

mais onhe ido o de desbalan eamento das tenses dos apa itores de inversores multinveis

omo o NPC (Kouro et al., 2010). Parti ularmente, o desbalan eamento em inversores de trs

nveis NPC, foi extensivamente estudado e inmeras solues foram reportadas (Rodriguez

et al., 2009).

Geralmente, o ontrole da tenso do barramento apa itivo dos inversores multinveis

feito utilizando t ni as em malha fe hada. No entanto, existem alguns mtodos que

empregam ir uitos auxiliares. Uma dessas t ni as, apresentada por (Von Jouanne et al.,

2002), a onexo ao ponto entral do barramento de um indutor L que transfere a arga

ex edente de um apa itor para outro, mantendo as tenses equilibradas. Esta soluo

muito utilizada em fontes UPS para manter balan eadas as tenses nas baterias. Outra

maneira de manter os valores das tenses nos apa itores . . iguais utilizando, na entrada

do reti ador, um transformador om dois enrolamentos no se undrio, ligados ada um

a uma ponte reti adora e a um apa itor do barramento. Os dois enrolamentos devem

garantir a mesma tenso em ada um dos apa itores aso no sejam utilizados interruptores

ontrolados nas pontes reti adoras. Para inversores NPC de quatro ou mais nveis e em

diversas outras topologias, o ontrole da tenso do barramento no pode ser onseguido om

t ni as onven ionais, sendo um dos pontos que vem exigindo bastante ateno por parte

de pesquisadores (Kouro et al., 2010).


Introduo Geral 24

1.3 Empilhamento de Clulas Dois Nveis


A lassi ao dos onversores multinveis segundo (Kouro et al., 2010), ilustrada na

Fig. 1.26. Essa lassi ao baseada nos prin ipais tipos de topologias: Multinvel em

Matriz (MM), om Capa itor Flutuante (FC), om Ponto Neutro Grampeado (NPC), em

Cas ata e Hbridas. Cada lasse engloba diferentes topologias de onversores, obrindo a

maioria das topologias dis utidas. Entretanto, no observa alguns pontos levantados na

reviso bibliogr a efetuada a ima. Por exemplo, no onsidera na lasse de topologias

hbridas a fuso de dois prin pios diferentes omo o ANPC e FC; esse aso mostrado omo

uma possibilidade de onexo entre os dois onversores. Existem outras lassi aes mais

espe  as. Por exemplo, em (Mariethoz e Rufer, 2004), foi proposta uma lassi ao dos

onversores onforme seu nvel de hibridez. Estes seriam divididos em trs ategorias:

Inversores one tados em srie, om a mesma topologia e diferentes tenses de alimen-

tao;

Inversores one tados em srie, om diferentes topologias e diferentes tenses de ali-

mentao;

Conversores de naturezas diferentes one tados em srie, om diferentes topologias e

diferentes tenses de alimentao.

Devido innidade de ombinaes que pode ser obtida por meio de onexo em as ata

de onversores, em (Bats hauer et al., 2010) apresentada uma abordagem genri a para

inter onexo de lulas, sendo elas:

Asso iao de lulas monofsi as om nmero de nveis distintos;

Asso iao de lulas trifsi as e monofsi as;

Asso iao de duas lulas trifsi as

Asso iao de lulas de onversores utilizando omponentes magnti os omo induto-

res e transformadores
Introduo Geral 25

Levando em onsiderao o que foi onsiderado omo topologia hbrida, no estudo an-

terior, estas lassi aes no so satisfatrias. Embora, no seja objetivo deste trabalho

estabele er uma lassi ao ompleta dos onversores, alguns aspe tos sero estabele idos

a seguir, nesse sentido.

Conversores
Multinveis

Conversor Multinvel Capacitor Flutuante NPC Topologias em Cascata


em Matriz Topologias Hbridas

NPC +
MMC Cascata em ponte H
SFC H-NPC
(Cascata em meia-ponte)

Capacitor Flutuante +
CHB Cascata em ponte H
NPCs em Cascata
(Cascata em ponte H)

CCC + 5L-ANPC
Transistores Grampeados Fontes CC
TCC (or NPP) desiguais

Outros
Fontes CC
3L-ANPC iguais

5L-ANPC

Figura 1.26: Classi ao de Kouro et al. (2010)

Foi mostrado em (dos Santos e da Silva, 2014) que possvel gerar as diferentes topologias

de inversores multinveis utilizando diferentes onexes de lulas de dois nveis. Estas lulas

podem ser formadas por diversos tipos de haves, nas quais so lassi adas tomando por

base as seguintes ara tersti as estti as e dinmi as:

Disparo e desligamento no- ontrolados (diodos);

Disparo ontrolado e desligamento no- ontrolado (SCR);

Disparo e desligamento ontrolados (BJT, MOSFET, GTO, IGBT, SIT, MCT);

Ne essidade de sinal ontnuo na porta (BJT, MOSFET, IGBT, SIT);

Ne essidade de pulso de gatilho na porta (SCR, GTO, MCT);

Capa idade de suportar tenso bipolar (SCR, GTO);

Capa idade de suportar tenso unipolar (BJT, MOSFET, IGBT, MCT);


Introduo Geral 26

Capa idade de onduo de orrente bidire ional (TRIAC, RCT);

Capa idade de onduo de orrente unidire ional (SCR, BJT, MOSFET, GTO, IGBT,

SIT, MCT, diodo);

As lulas indi adas na Fig. 1.27 so: do tipo . . (no- ontrolada, unidire ional em

orrente), formada por dois diodos, Fig. 1.27(a); do tipo . . misto (semi- ontrolada, unidi-

re ional em orrente), formada por um diodo e um interruptor ativo e que podem ser do tipo

. . positivo ou . . negativo, omo ilustram as Figs. 1.27(b) e 1.27( ); do tipo .a. (to-

talmente ontrolada, bidire ional em orrente), formada por dois interruptores ativos, Fig.

1.27(d); e do tipo bidire ional (totalmente ontrolada, bidire ional em orrente e tenso),

tambm formada por dois interruptores ativos, omo ilustra a Fig. 1.27(e).

(a) (b) ( ) (d) (e)

Figura 1.27: Clulas de dois nveis: (a) lula . .; (b) lula . . positiva; ( )
lula . . negativa; (d) lula .a.; (e) lula bidire ional

As lulas da Fig. 1.27 podem ser one tadas, individualmente, a fontes isoladas, ou,

indiretamente, a um barramento . .. Alm disso, elas podem estar, ou no, one tadas a um

apa itor dito de armazenamento. A asso iao, de diferentes modos, dessas possibilidades

apaz de gerar onversores multinveis om variveis . . ou .a. de sada. Para uma melhor

visualizao, as fontes isoladas sero aqui representadas por uma bateria.

O empilhamento de lulas uma dessas possveis asso iaes. O esquema de duas

lulas .a. empilhadas, om o uso da lula da Fig. 1.27(d), mostrado na Fig. 1.28(a),

sua topologia para mais nveis sendo indi ada na Fig. 1.28(b). J na Fig. 1.29 mostrado

o empilhamento de duas lulas . ., uma do tipo positivo e outra do tipo negativo.

A seguir sero mostradas omo essa t ni a pode ser a origem topologias onsideradas

omo bem diversas, na literatura t ni a existente.


Introduo Geral 27

Considere-se na Fig. 1.28(a), ini ialmente, a onexo de V1 e V3 a um barramento . .


e de um apa itor de armazenamento entre os terminais A e B, a sada sendo obtida atravs

do terminal V2 , omo indi a a Fig. 1.30(a). A topologia resultante a de um inversor FC,

j indi ado na Fig. 1.6. A generalizao deste inversor a partir da Fig. 1.28(b) indi ada

na Fig. 1.30(b). Esta topologia pode ser vista omo o resultado do embri amento de lulas

.a., uma das quais tem um dos terminais de um apa itor de armazenamento one tado a
um de seus terminais.

Considere-se, agora, que no empilhamento da Fig. 1.28(a), dois apa itores so one -

tados, um entre V1 e V2 e ou outro entre V2 e V3 , enquanto uma tenso de barramento

one tada entre V1 e V3 . Existem duas possibilidades de obteno de uma tenso .a. a

partir dos terminais A e B:

Conexo dos terminais atravs de uma lula .a. - Esta onexo mostrada na Fig.

1.31(a) e orresponde ao inversor ANPC; sua apli ao a um inversor de in o nveis

ilustrada na Fig. 1.31(b), idnti o topologia da Fig. 1.8(b); a apli ao de uma

lula .a. ao empilhamento da Fig. 1.29 resulta no inversor NPC de trs nveis, j

mostrado na Fig. 1.4(a); sua generalizao obtida om a ombinao das lulas . .,


. . positiva e . . negativa das Figs. 1.27(a), 1.27(b) e 1.27( ), respe tivamente, e

orresponde topologia da Fig. 1.7;

(2) Conexo dos terminais atravs de uma lula .a. om um apa itor de armaze-

namento entre seus terminais - Esta onexo ilustrada na Fig. 1.32 e orresponde

ao inversor ANPC/FC de trs nveis. Sua verso multinvel orresponde topologia

da Fig. 1.11, que, omo men ionado, pode ser lassi ada omo uma topologia h-

brida ANPC/FC; o mesmo prin pio apli ado mesma onexo feita empilhamento da

Fig. 1.29 gera o onversor hbrido NPC/FC de trs nveis, da Fig. 1.10, uja verso

multinvel apresentada na Fig. 1.33;

Uma outra forma de se obter uma tenso .a. a partir dos terminais A e B atravs

do empilhamento de lulas om diferentes tipos de haves omo indi a a Fig. 1.34(a),

onde so empilhadas lulas do tipo . . positiva e negativa om IGBTs e uma lula

om transistor BJT. Per ebe-se que atravs do urto- ir uito dos terminais A e B resulta

em uma have bidire ional entre os pontos V2 e A. Substituindo a have bidire ional, pela
Introduo Geral 28

have bidire ional formada por IGBTS da Fig. 1.27(e), resulta no inversor NPC Tipo II

da Fig. 1.4(b). Atravs do empilhamento de um nmero maior de lulas, realizando um

urto- ir uito nos seus terminais pode-se hegar a topologia da Fig. ??, que orresponde
verso moderna do inversor de Bhagwat, da Fig. 1.5(a), que pode ser hamado de Nest.

V1

V2

V3
V1

A C

V2 V4

B D

V3 V5
(a) (b)

Figura 1.28: Empilhamento de lulas .a.: (a) empilhamento de duas lulas; (b)
empilhamento de quatro lulas para gerao de mais nveis

V1

V2

V3

Figura 1.29: Empilhamento de duas lulas . . do tipo positivo e negativo

As pontes hbridas simtri as e assimtri as apresentadas nas Figs. 1.13 a 1.18, podem

ser reproduzidas a partir das Figs 1.35(a) e 1.35(b), obtidas a partir da Fig. 1.28(b), sem e
Introduo Geral 29

V1 A

V2

V3
(a) (b)

Figura 1.30: Topologia FC obtidas pelo empilhamento de lulas .a.: (a) brao
FC; (b) generalizao do FC.

om reduo no nmero de omponentes.

Este estudo mostra que topologias sem aparente relao possuem uma origem omum

omo o aso da topologia de Bhagwat, indi ada na Fig. 1.5(a). A Fig. 1.36 mostra uma

lassi ao que permite levar esta nova onstatao em onsiderao. Ela se restringe,

entretanto, aos inversores fonte de tenso e, por isso, no in lui os inversores multinveis

matri iais, fonte de orrente e fonte Z.

As topologias empilhadas so ompostas de estruturas FC, NPC, ANPC e Nested. As

topologias em ponte in luem a verso mais bsi a da ponte, tipo H, simtri a, e a assim-

tri a. A topologia em as ata engloba a estrutura omposta por vrias estruturas meia-ponte

one tadas em srie, seja om ada meia-ponte alimentada for uma fonte isolada ou por um

apa itor de armazenamento havendo um barramento . . (inversor modular bsi o). Em-

bora a ongurao dita em as ata tenha sido originalmente empregada para a onexo

srie de pontes monofsi as tipo H, esse tipo aqui onsiderado omo parte da lasse topo-

logias hbridas, que ontm muitas possibilidades. Uma lista-tentativa dessas possibilidades

dada a seguir:
Introduo Geral 30

V1

V2

V3 R

+
V
-
V4
R

+
V
-

V5
(a) (b)

Figura 1.31: Topologia ANPC obtidas pelo empilhamento de lulas .a.: (a) brao
ANPC; (b) generalizao do ANPC.

+
V
-

+
V
-

Figura 1.32: Brao de inversor ANPC/FC


Introduo Geral 31

V1

V2

V3 R

V4

V5

Figura 1.33: Inversor NPC/FC de in o nveis

V1

V1

V2
A

V3
R
V2

V4

V3 V5
(a) (b)

Figura 1.34: Topologia Nested: (a) Inversor NPC tipo II; (b) Nested de in o nveis.
Introduo Geral 32

V1 V1

A A A

V2 V2

B B B
A

V3 V3

C C B C

V4 V4

D D D

V5 V5
(a) (b)

Figura 1.35: Pontes hbridas: (a) simtri a; (b) assimtri a.

Topologias
Multinveis

Topologias Topologias Topologias Topologias


empilhadas em ponte em cascata hbridas

Figura 1.36: Classi ao de topologias multinveis fonte de tenso


Introduo Geral 33

Utilizao de diferentes valores nas fontes de alimentao ou das tenses nos apa itores

de armazenamento;

Utilizao de braos om um mesmo nmero de nveis e om nmeros diferentes de

nveis, em pontes multinveis;

Asso iao de onversores em ponte om omponentes magnti os, omo indutores e

transformadores;

Asso iao de diferentes tipos de dispositivos semi ondutores em uma estrutura;

Conexo em srie de uma mesma topologia om diferentes tenses de alimentao;

Conexo em srie de diferentes topologias om diferentes tenses de alimentao;

Conversores de naturezas diferentes one tados em srie, om diferentes topologias e

diferentes tenses de alimentao;

Asso iao de mdulos monofsi os om nmero de nveis distintos;

Asso iao de mdulos trifsi os e monofsi os;

Asso iao de dois mdulos trifsi os.

As topologias multinveis, possibilitam a reduo da tenso sobre ada um destes dis-

positivos. Contudo, o uso de uma quantidade maior de interruptores aumenta o usto nal

do inversor. Com isso, uma estrutura mais omplexa de inversor multinvel pode ne essitar

de um nmero maior de omponentes e ir uitos eletrni os auxiliares ( ir uitos de proteo

ontra urto- ir uito, t ni as para ompatibilidade eletromagnti a, ir uitos para aquisi-

o de sinais imunes a rudos, et .). Por isso, de grande interesse os estudos de topologias

multinveis hbridas om nmero reduzido de omponentes, alm de novas t ni as de on-

trole. Alm disso, alguns pontos inerentes aos inversores multinveis, tais omo reduo da

tenso de modo- omum, tolern ia faltas e desbalan eamento das tenses dos apa itores,

entre outros, pre isam ser investigados.


Introduo Geral 34

1.4 Justi ativa e Contribuies do Trabalho


Considerando-se, ini ialmente, a topologia da ponte assimtri a formada por um brao de

trs nveis e por outro de dois nveis, omo indi am as topologias das Fig. 1.17 e 1.18. Alm

do uso de braos NPC e ANPC de trs nveis, s h um estudo re ente em que o apa itor

utuante de um brao FC substitudo por uma fonte . . (Babaei et al., 2014). No

foi en ontrado na literatura t ni a, o uso das topologias hbridas NPC/FC ou ANPC/FC

na formao de pontes assimtri as. Entretanto, o estudo em (Suh e Hyun, 1997) assinala

omo vantajosa, na topologia inversora NPC/FC, a reduo da utuao de tenso no ponto

neutro . . e a manuteno das tenses de bloqueio nos terminais dos dispositivos em

bloqueio, apesar do a rs imo de omponentes.

Como se observa das Figs. 1.17 e 1.18, os dispositivos do brao de dois nveis re ebem

toda a tenso do barramento, o que limita a potn ia manuseada pela ponte. Na topologia

apresentada em (Astudillo et al., 2008), Fig. 1.21, os dispositivos do brao de trs nveis

bloqueiam uma tenso mxima que metade da tenso do barramento . , enquanto a tenso
bloqueada pelos dispositivos da ponte a tenso do barramento . ., de modo que este um
problema a resolver. possvel que essa diferena de tenso favorea a es olha de dispositivos

base de arboneto de sil io ou nitreto de glio para tais lo alizaes enquanto os outros

dispositivos podem ser onven ionais. Isto pode ser interessante para a "esque ida"topologia

de Bhagwat, Fig. 1.5(a), que pode ser hamada de Nested (aninhado, em portugus) devido

ao fato de que seus interruptores internos pare erem estar "aninhados"dentro do brao mais

externo. A omparao dessa topologia, para quatro nveis, om as topologias do NPC,

derivadas duas verses das Figs. 1.5(b) e 1.7, do ANPC, derivada da verso da Fig. 1.8(b),

ANPC/FC, derivada da Fig. 1.11 e FC, derivada da Fig. 1.30(b), mostra que ela possui um

nmero de omponentes (seis interruptores om diodos em antiparalelo) mais baixo do que

as outras estruturas, om ex eo do inversor FC, que ne essita, entretanto de apa itores

utuantes. Sua desvantagem, portanto, est ligada a distribuio desigual dos esforos de

tenso, valendo a pena o seu estudo mais aprofundado.

Ainda, de um modo geral, uma estrutura mais omplexa de inversor multinvel ne essita

de estratgias de ontrole mais sosti adas do que aquelas empregadas em onversores de dois

nveis. Com o aumento do nmero de nveis do inversor aumenta tambm a quantidade de


Introduo Geral 35

interruptores, ou seja, h um aumento na quantidade total de possibilidades dos estados de

onduo e bloqueio. Isto torna os l ulos mais omplexos nas t ni as vetoriais apli adas

aos inversores multinveis. Nesse aspe to, a proposio de novas t ni as e/ou simpli ao

de t ni as hbridas de modulao j existentes, que aliam a simpli idade de implementao

da modulao senoidal om alguns dos benef ios da modulao vetorial, so de grande

importn ia. Por exemplo, na topologia da Fig. 1.21 foi utilizada uma modulao para

um inversor de trs braos, omo um inversor trifsi o (Astudillo et al., 2008). Na t ni a

de modulao empregada, o modulador omposto de trs senoides defasadas de 120 graus

entre si omparadas om duas portadoras defasadas de 180 graus. J a topologia apresentada

na Fig. 1.25(b) pode ser vista resultante da adio de um ter eiro brao topologia da Fig.

1.21, podendo, tambm, ser vista omo um inversor trifsi o omposto de um brao ANPC

de trs nveis e dois braos de dois nveis. Essa topologia, em sua verso trifsi a, pode ser

lassi ada omo perten ente ao grupo de inversores multinveis simtri os hbridos. Ela

forne e um maior nmero de nveis do que um onversor de dois nveis onven ional, usando

quatro haves adi ionais. Utiliza uma modulao de dois e trs nveis simultaneamente,

modulando dois braos em trs nveis e um brao em dois nveis. Entretanto, diferentemente

do inversor proposto por (Astudillo et al., 2008), utiliza um algoritmo bastante omplexo

em sua operao PWM (Mihala he, 2006).

De a ordo om as onsideraes feitas anteriormente, objetiva-se om este trabalho, o

estudo de diferentes onguraes de inversores multinveis, onde estes apresentam diferen-

tes prin pios de operaes, originadas atravs do empilhamento de lula de dois nveis.

Basi amente so inversores que podem ser lassi ados omo topologias empilhadas, Fig.

1.36, onde quatro topologias utilizam lulas NPC e ANPC e uma topologia utiliza o arranjo

Nested.

Como prin ipais ontribuies, tm-se:

Con epo de um inversor monofsi o de quatro nveis em ponte utilizando um brao

de dois nveis e um brao de trs nveis;

Estudo de um inversor que emprega o on eito do arranjo Nested (aninhado), onde

so investigados inversores de quatro, in o e seis nveis. analisado seu omporta-

mento empregando uma estratgia PWM hbrida, omparando-o a outras topologias


Introduo Geral 36

existentes;

Desenvolvimento de um algoritmo de modulao simpli ado para apli ao no inversor

de 2/3 nveis;

Con epo de dois inversores multinveis hbridos de in o nveis baseado nas topologias

meia-ponte e ANPC, no qual apresentam um melhor ontrole no balan eamento das

tenses dos apa itores, reduzindo a quantidade fontes . . utilizadas pelo mesmo.

1.5 Organizao do Trabalho


A apresentao do trabalho distribui-se da seguinte forma:

Captulo 2 - Neste aptulo apresentada a topologia intitulada de 2L3L. Trata-se, de um

inversor monofsi o de quatro nveis em ponte. Este inversor omposto de um brao de dois

nveis e um brao de trs nveis apresentando mesma tenso de bloqueio para todas as haves.

feito um estudo omparativo entre a ongurao proposta e o inversor onven ional NPC

de quatro nveis onde algumas vantagens da topologia proposta so observadas.

Captulo 3 - estudado o inversor denominado de Nested (do ingls, aninhado). Neste

inversor, o ponto entral de ada um dos braos so one tados ao mesmo ponto, om o

brao externo envolvendo o interno. Esta topologia ne essita de haves bidire ionais em

orrente para tornar possvel seu orreto fun ionamento. realizado o estudo omparativo

do Nested de quatro nveis om outras topologias, sobretudo a topologia NPC de quatro

nveis, elen ando as prin ipais vantagens e desvantagens entre elas. So analisadas ainda as

topologias de in o e seis nveis;

Captulo 4 - realizado o estudo do inversor de 2/3 nveis, onde proposto um algoritmo

de modulao simpli ado. Ainda neste aptulo realizado o estudo omparativo entre

a ongurao de 2/3 nveis, a topologia NPC de trs nveis e o inversor de dois nveis

onven ional, onde so analisados os parmetros rela ionados a perdas totais, THD e WTHD;

Captulo 5 - Neste aptulo so propostos dois inversores multinveis baseado nas topo-

logias meia-ponte e ANPC, que juntamente om a modi ao do padro de haveamento,

forne e um melhor ontrole no balan eamento das tenses dos apa itores, alm de reduzir

a quantidade de fontes . . utilizadas pelo mesmo. So analisados em detalhe os modos


Introduo Geral 37

de operao das topologias propostas, a estratgia de modulao empregada, assim omo o

estudo quantitativo das topologias.

1.6 Produo Gerada


A partir deste trabalho e dos desdobramentos de algumas questes rela ionadas om o as-

sunto tratado ao longo do texto foram publi ados ou a eitos sete artigos de ongressos (dos

Santos et al., 2011), (dos Santos et al., 2012), (da Silva et al., 2013), (Muniz et al., 2013),

(da Silva et al., 2014), (Muniz et al., 2015), (Andrade et al., 2015), e dois artigos em revista

(d. Santos et al., 2015), (Muniz et al., 2016).


2
Inversor 2L3L

2.1 Introduo
Mais re entemente, inversores multinveis monofsi os tm sido explorados em apli aes de

baixa potn ia, espe ialmente em apli aes fotovoltai as, visto que possvel gerar formas

de onda de tenso de alta qualidade om as haves semi ondutoras de potn ia operando

a uma frequn ia prxima da fundamental (Villanueva et al., 2009). O nmero de fontes

. . no tem sido um fator restritor e onsiderando por exemplo o aso em que apenas uma

fonte . . disponvel, possvel empregar onversores multinveis om diferentes fontes . .


usando um ir uito adi ional (Nami et al., 2011).

Os diversos inversores multinveis monofsi os propostos, em sua grande maioria, apre-

sentam tenses de bloqueio desiguais para ada have de potn ia, sendo algumas delas

submetidas altas tenses (Nami et al., 2011). Neste aptulo proposto um inversor de

quatro nveis monofsi o denominado de 2L3L.

O inversor 2L3L pode ser obtido atravs do empilhamento de duas lulas .a. de dois

nveis om uma lula . . sendo one tada aos terminais A e B, formando o brao trs

nveis. O brao de trs nveis one tado a um barramento apa itivo juntamente om

um brao de nveis de forma que este ltimo brao seja submetida metade da tenso do

barramento total, omo ilustrado na Fig. 2.1.

Este inversor, Fig. 2.2 pode ser onsiderado omo uma ongurao intermediria entre

38
Inversor 2L3L 39

V1
A

V2

B
V3

Figura 2.1: Formao do inversor 2L3L

a topologia em ponte H om quatro haves de trs nveis, omo observado na Fig.2.3(a) e a

topologia em ponte H om oito haves de in o nveis, Fig.2.3(b). As haves S1 , S1 , S2 e S2


so usadas para ompor o brao de trs nveis, enquanto que as haves S3 e S3 so usadas

para ompor o brao de dois nveis. As haves S1 , S 2 , S3 so omplementares das haves S1 ,


S2 , S3 , respe tivamente. Tal topologia ne essita de trs fontes . . independentes. Dentre

suas vantagens, alm de apresentar um nmero reduzido de omponentes, suas haves so

sempre submetidas ao mesmo valor de tenso de bloqueio reversa, apresentando ainda um

menor valor de tenso de bloqueio das haves quando omparadas om outras topologias.

+ s1
V1 vc1+

s3 s2 il
vc2+
+
+ a
V2 0 vl
b
+
v s3 s1
c3

V3
+ vc4+ s2

Figura 2.2: Topologia em ponte H 2L3L


Inversor 2L3L 40

(a)

(b)

Figura 2.3: Congurao onven ional e forma de onda da tenso de sada (a)
topologia em ponte H om quatro haves de trs nveis (b) topologia
em ponte H om oito haves de in o nveis
Inversor 2L3L 41

2.2 Operao do Inversor 2L3L


Para garantir uma tenso de sada simtri a, ne essrio fazer V1 = V3 = 0, 5V2 = V . Como

pode ser observado na Fig. 2.2, a arga monofsi a one tada aos pontos a e b, ento

vl = va0 vb0 (2.1)

onde

va0 = 2V se s1 = s2 = 1

va0 = 0 se s1 = s2 = 1

va0 = 2V se s1 = s2 = 0

vb0 = V se s3 = 1

vb0 = V se s3 = 0

om Sj (j = 1, 2, 3) representando o estado de onduo das haves Sj (j = 1, 2, 3), sj = 1


para have ligada e sj = 0 para have desligada.

Considerando todas as possibilidades dos estados de haveamento disponveis, a tenso

de sada determinada pela Tabela 2.1. Desta tabela possvel observar que h quatro nveis

para vl . Considerando fontes . . om diferentes valores, possvel in rementar o nmero de

nveis da forma de onda de sada do onversor proposto. No entanto, isto no onsiderado

neste trabalho, visto que a tenso de bloqueio reversa nas haves, seria bem diferente.

2.3 Estratgia de Modulao


A estratgia de modulao empregada ao onversor 2L3L uma ombinao das t ni as

PWM de dois e trs nveis, o qual signi a que, para o brao de dois nveis (2L) ser

empregada apenas uma portadora triangular, enquanto que para o brao de trs nveis sero
Inversor 2L3L 42

Tabela 2.1: Tenso de sada onsiderando todos os estados de haveamento possveis

Estados {S1 S2 S3 } vl
1 {0 0 0} -V

2 {0 0 1} -3V

3 {0 1 0} V

4 {0 1 1} -V

5 {1 1 0} 3V

6 {1 1 1} V

utilizadas duas portadoras triangulares omo observado na Fig. 2.4. Da eq. 2.1 possvel

es rever as seguintes relaes para as tenses de polo de refern ia


va0 = vl /2 (2.2)


vb0 = vl /2 (2.3)

Os estados de haveamento das haves de potn ia so obtidos omparando a tenso de

polo de refern ia om as formas de ondas triangulares, i.e.; a tenso va0



ser omparada

om vt1 e vt2 para denir os estados de haveamento de S1 e S2 , respe tivamente; do mesmo

modo a tenso vb0



ser omparada om vt3 para denir o estado de haveamento de S3 .

Na Fig. 2.4 ilustrado, de ima para baixo, as tenses de polos de refern ia, estados

de haveamento, tenso de polo e tenso de arga. Nas Figs 2.4(a), 2.4(b) e 2.4( ) so

mostradas essas variveis para vl > 0, vl = 0 e vl < 0, respe tivamente. Desta gura

possvel observar a gerao de quatro nveis.

2.4 Balan eamento das Tenses dos Capa itores


O balan eamento das tenses dos apa itores C2 e C3 obtido naturalmente om a estrat-

gia de modulao usada. Este balan eamento natural pode ser expli ado pelas orrentes nos

apa itores, omo observado na Fig.2.5. Nesta gura mostrada o aminho da orrente nos

apa itores onsiderando todos os estados de haveamento. Nas Figs 2.5(a)-2.5(d) so real-
Inversor 2L3L 43

va0
* va0
* va0
*
vl*/2 vt1
vt1 vl*/2 vt1
t t t
vl*/2
vt2 vt2 vt2

vb0
* vb0
* vb0
*

vt3 vt3 -vl*/2

t t t
-vl*/2
-vl*/2 vt3

s1 s1 s1
1 1 1
0 t 0 t 0 t
s2 s2 s2
1 1 1
0 t 0 t 0 t
s3 s3 s3
1 1 1
0 t 0 t 0 t
va0 va0 va0
2V 0 t
0 t
0 t 2V
vb0 vb0 vb0
V V V
0 t 0 t 0 t
V V V
vl vl vl
3V V 0 t
0 t V
V
0 t V 3V
(a) (b) ( )

Figura 2.4: Formas de ondas da modulao seno-tringulo para (a) vl /2 > 0 (b)
vl /2 = 0 ( ) vl /2 < 0
Inversor 2L3L 44

adas as orrentes nos apa itores para il > 0, enquanto nas Figs. 2.5(e)-2.5(h) so realadas

as orrentes nos apa itores para il < 0. Pode ser visto, que depois de um perodo senoidal,

a arga e a des arga dos apa itores C2 e C3 so garantidas por il . Como os apa itores

C1 e C4 so one tados a fontes de tenso . . individuais (V1 e V3 , respe tivamente) uma

estratgia de balan eamento no ne essria.

S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on

S1 S1 S1 S1

S3 S2 il S3 S2 il S3 S2 il S3 S2 il

S3 S1 S3 S1 S3 S1 S3 S1

S2 S2 S2 S2

(a) (b) ( ) (d)

S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on S1 - on S2 - on S3 - on
S1 - on S2 - on S3 - on
S1 S1 S1
S1

S3 S2 il S3 S2 il S3 S2 il
S3 S2 il

S3 S1 S3 S1 S3 S1 S3 S1

S2 S2 S2 S2

(e) (f) (g) (h)

Figura 2.5: Caminho da orrente nos apa itores onsiderando todos os estados de
haveamento: (a)-(d) para il >0 e (e)-(h) para il <0

2.5 Comparao Geral


Nesta seo ser apresentada uma omparao entre a ongurao proposta, Fig. 2.2 e a

ongurao de quatro nveis onven ional, Fig.2.6. Quatros aspe tos sero onsiderados

nessa omparao, i.e, o nmero de dispositivos semi ondutores, o WTHD da tenso de

arga, as orrentes dos apa itores do barramento e as perdas nos semi ondutores.
Inversor 2L3L 45

Figura 2.6: Congurao NPC de quatro nveis onven ional

2.5.1 Nmero de Dispositivos

Por uma omparao direta, a ongurao proposta apresenta um nmero reduzido de

omponentes, om a reduo de dois diodos. Alm disso, a onexo ao ponto entral do

barramento feita apenas para ser possvel obter tenso zero no brao de trs nveis, o que

signi a que orrentes na ordem de baixas frequn ias no iro uir atravs dos apa itores

( arga no one tada ao barramento). Por outro lado, a onexo ao ponto mdio do bar-

ramento da ongurao onven ional on ebida para garantir a onexo da arga, o que

signi a que orrentes na ordem de baixas frequn ia iro uir atravs dos apa itores C2 e

C3 .

2.5.2 Distoro Harmni a da Tenso de Carga

A distoro harmni a total ponderada WTHD (do ingls Weighted Total Harmoni Distor-
tion ) foi al ulada usando:

v
u p
100 u X ah
W T HD(h) = t ( )2 (2.4)
a1 h=2
h

onde a1 a amplitude da tenso fundamental, ah a amplitude da hh omponente harmni a


e p o nmero de harmni as a ser onsiderado. A Fig. 2.7 ilustra as urvas do WTHD

da tenso de arga (vl ) da ongurao onven ional e da proposta em funo do ndi e de

modulao.
Inversor 2L3L 46

6
Quatro Nveis NPC
2L3L
5

WTHD
3

0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
m (ndice de Modulao)

Figura 2.7: WTHD da tenso de arga em funo do ndi e de modulao obtida


por simulao

Como esperado, para a ongurao onven ional e a proposta, a distoro harmni a

total de res e na medida em que o ndi e de modulao aumenta. Para todos os ndi es de

modulao onsiderados, o onversor proposto sempre apresenta um valor de WTHD menor

omparado ao onversor onven ional, o qual pode ser expli ado pela baixa os ilao da

tenso do barramento para o ir uito proposto.

2.5.3 Correntes nos Capa itores do Barramento

Os valores RMS ( Root Mean Square ) das orrentes dos apa itores das extremidades (C1

e C4 ) so quase os mesmos para inversor 2L3L e a topologia NPC onven ional, enquanto

que as orrentes dos apa itores entrais (C2 e C3 ) apresentaram uma reduo de 36% na

topologia proposta, a qual pode ser expli ada pelo fato de que a arga na topologia NPC

ligada diretamente a esses apa itores.

2.5.4 Perdas

A estimao das perdas foi obtido utilizando um modelo de regresso, o qual foi al anado por

testes experimentais omo obtido em (Caval anti, da Silva, Boroyevi h, Dong e Ja obina,

2003). O dispositivo de potn ia usado no teste experimental foi o IGBT dual mdulo

CM50DY-24H (POWEREX) ontrolado por um drive SKHI-10 da SEMIKRON. O modelo

de perdas da have in lui: a) perdas de onduo do IGBT e do diodo, b) perdas por


Inversor 2L3L 47

Tabela 2.2: Perdas do inversor NPC de quatro nveis

fs (Hz ) fs = 720Hz fs = 5kHz


Perdas por
5,4 5,5
onduo (W)

Perdas por
0,4 2,88
haveamento (W)

Perdas
5,8 7,88
totais (W)

Tabela 2.3: Perdas do inversor 2L3L

fs (Hz ) fs = 720Hz fs = 5kHz


Perdas por
5,2 5,0
onduo (W)

Perdas por
0,78 5,85
haveamento (W)

Perdas
5,98 10,85
totais (W)

haveamento (perdas de bloqueio e de disparo do IGBT e perdas de bloqueio do diodo).

Este modelo foi utilizado em todos os onversores estudados neste trabalho.

Nas Tabelas 2.2 e 2.3 so apresentadas as perdas totais para o inversor NPC de quatro

nveis e o inversor 2L3L, respe tivamente. No inversor NPC foi utilizado uma tenso de

barramento de 450V e no inversor 2L3L foi utilizado uma tenso de barramento de 300V de

forma que todas as haves  assem submetidas a uma mesma tenso de bloqueio e que se

tivesse a mesma tenso e orrente de arga em ambos os onversores. O estudo foi realizado

utilizando as frequn ia de haveamento de 720Hz e 5kHz e uma arga omposta de um

resistor R = 65 e uma indutn ia L = 7mH .

Pode-se veri ar que as perdas totais no inversor 2L3L maior que as perdas do inversor

NPC. A perda por onduo do inversor 2L3L ligeiramente inferior, visto que possui dois

diodos de grampeamento a menos. No entanto, a perda por omutao menor no inversor

NPC, pois apesar das haves estarem submetidas ao mesmo esforo de tenso, o brao de

dois nveis do inversor 2L3L omuta durante todo o perodo do sinal de sada, elevando as

perdas por omutao nessas haves, sendo este fato preponderante para as perdas totais do
Inversor 2L3L 48

Tabela 2.4: Comparao entre o inversor NPC 4N e o inversor 2L3L

Chaves Distribuio
Diodos Perdas Distoro Nmero
de potn ia irregular
extras totais harmni a de fontes
ontroladas de perdas

NPC 4N 6 2 no menor maior 3


2L3L 6 4 sim maior menor pode usar duas

inversor NPC serem menores que as perdas do inversor 2L3L.

Na Tabela 2.4 exposto um resumo om os itens mais relevantes das onguraes

estudadas neste apitulo. As guras de mrito onsiderados na omparao so: 1) nmero

de interruptores ontrolados, 2) nmero de diodos extras, 3) distribuies de perdas entre os

interruptores, 4) perdas totais, 5) distoro harmni a, e 6) nmero de fontes utilizadas.

2.6 Inversor 2L3L om Nmero de Fontes Reduzido


O inversor 2L3L pode ainda operar om duas fontes de alimentao omo ilustrado na Fig.

2.8. Neste aso, para garantir uma tenso de sada simtri a ne essrio fazer V1 = 2V2 .
Mais uma vez, o balan eamento das tenses dos apa itores obtido naturalmente om

a estratgia de modulao usada, visto que as os ilaes das tenses do barramento se

omplementam a ada meio i lo da tenso de sada.

s1
+
v c1

s3 s2 il
vc2+
+
a
V1 V2 0 vl
b
+
v s3 s1
c3

vc4+ s2

Figura 2.8: Inversor 2L3L om duas fontes de alimentao

Utilizando a verso om duas fontes, pode obter-se ainda a verso trifsi a do onversor

2L3L, ilustrada na Fig. 2.9. Comparando-se a outras topologias trifsi a, apresentam a


Inversor 2L3L 49

vantagem de possuir a mesma tenso de bloqueio em todas as haves e omo prin ipal

desvantagem a quantidade de fontes utilizadas (seis no total) e a quantidade de apa itores

ne essrio, doze no total

s1 s1 s1
vc1+ vc5+ vc9+

s3 s2 s3 s2 s3 s2
vc2+ vc6+ vc10+
A B C
V1 V2 0 V3 V4 0 V5 V6 0
o o o
+ +
+
vc3 s3 s1 vc7 s3 s1 vc11 s3 s1

vc4+ s2 vc8+ s2 vc12+ s2

Figura 2.9: Inversor 2L3L trifsi o

2.7 Resultados de Simulao


O omportamento do inversor ponte H 2L3L, ilustrado na Fig. 2.2, foi estudado atravs

de um programa de simulao, usando o ambiente PSIM. Estes resultados foram obtidos

utilizando os seguintes parmetros apresentados na Tabela 2.5.

Tabela 2.5: Parmetros utilizados na simulao do inversor 2L3L

Frequn ia de haveamento 5kHz


C1 e C2 2200F
L 7mH
R 65
V1 = V3 75V
V2 150V
ndi e de modulao de amplitude 0, 9

Na Fig. 2.10, so ilustrados os resultados de simulao da ongurao ponte H proposta.

As formas de ondas apresentadas nestas guras so, de ima para baixo: tenso de polo no

brao dois nveis (vb0 ); tenso de polo no brao trs nveis (va0 ); tenso de arga (vl ) e

orrente de arga (il ).

Na Fig. 2.11 so apresentados os resultados de simulao indi ando a tenso de arga

(vl ), tenses nos apa itores do barramento vc2 e vc3 e orrente de arga (il ).
Inversor 2L3L 50

100

b0 0
V
100
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
200
a0

0
(V) v

200
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
200
ICarga(A) Carga

0
200
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
V

4
2
0
2
4
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
t (s)

Figura 2.10: Resultados de simulao (de ima para baixo) tenso de polo no brao
dois nveis, tenso de polo no brao trs nveis, tenso de arga e
orrente de arga
(V)

200
Carga

0
200
V

0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
ICarga(A) V , V (V)

90
80
c2 c3

70
60
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
4
2
0
2
4
0.72 0.725 0.73 0.735 0.74 0.745 0.75 0.755 0.76 0.765
t (s)

Figura 2.11: Resultados de simulao (de ima para baixo) tenso de arga, tenses
nos apa itores vc2 e vc3 e orrente de arga
Inversor 2L3L 51

2.8 Resultados Experimentais


Os resultados experimentais foram obtidos a partir de uma plataforma de desenvolvimento

experimental ontrolado pelo pro essador digital de sinais TMS320F28335. O objetivo desses

resultados omprovar os resultados do inversor 2L3L obtidos em nvel de simulao. Os

resultados foram obtidos utilizando os mesmos parmetros usados na simulao.

Figura 2.12: Resultados Experimentais (de ima para baixo) tenso de polo no
brao dois nveis, tenso de plo no brao trs nveis, tenso de arga
e orrente de arga

Figura 2.13: Resultados Experimentais (de ima para baixo) tenso de arga, ten-
ses nos apa itores vc2 e vc3 e orrente de arga

Na Fig. 2.12, so ilustrados os resultados experimentais da ongurao ponte H pro-

posta. As formas de ondas apresentadas nestas guras so, de ima para baixo: tenso de
Inversor 2L3L 52

polo no brao dois nveis (vb0 ); tenso de polo no brao trs nveis (va0 ); tenso de arga (vl )
e orrente de arga (il ).

Na Fig. 2.13 so apresentados os resultados experimentais indi ando a tenso de arga

(vl ), tenses nos apa itores do barramento vc2 e vc3 e orrente de arga (il ). Analisando os

resultados obtidos em simulao e experimentais evidente a on ordn ia entre esses resul-

tados. importante men ionar que as tenses dos apa itores C1 e C2 so balan eadas sem

fazer uso de nenhuma t ni a espe  a. Como dis utido na anlise teri a, o balan eamento

dos apa itores naturalmente al anado om a estratgia de modulao empregada.

2.9 Con luses


Um inversor monofsi o de quatro nveis hamado de inversor 2L3L foi proposto neste a-

ptulo, no qual omposto de um brao de dois nveis e um brao de trs nveis NPC. Foi

feito um estudo omparativo entre a ongurao proposta e o inversor onven ional NPC

de quatro nveis onde algumas vantagens da topologia proposta foram observadas.

Com relao ao nmero de omponentes, possui seis IGBTs e dois diodos, enquanto a

topologia NPC faz uso tambm de seis haves, no entanto utiliza quatro diodos. O balan-

eamento das tenses nos apa itores do barramento da topologia proposta obtido natu-

ralmente, omo foi visto e isso o orre porque as orrentes nos apa itores entrais se anulam

em um perodo. Considerando no idealidades omo a apli ao do tempo morto ou ainda

o aumento da orrente de arga, observa-se um pequeno aumento nas os ilaes das tenses

apa itivas, sobretudo no brao de dois nveis, no omprometendo, no entanto, a qualidade

da resposta do onversor.

A WTHD do inversor 2L3L inferior para todos os ndi es de modulao WTHD do

inversor NPC, visto que a os ilao de tenso nos apa itores inferior na nova topologia.

As perdas totais no inversor 2L3L maior que as perdas do inversor NPC. A perda

por onduo do inversor 2L3L menor, visto que possui dois diodos de grampeamento a

menos. No entanto, a perda por omutao menor no inversor NPC, pois apesar das haves

estarem submetidas ao mesmo esforo de tenso, o brao de dois nveis do inversor 2L3L

omuta durante todo o perodo do sinal de sada, elevando as perdas por omutao nessas
Inversor 2L3L 53

haves.

Foi veri ado ainda que o inversor 2L3L pode operar utilizando duas fontes de tenso,

sem omprometer o ontrole das tenses. Usando a verso om duas fontes obteve-se a

verso trifsi a, na qual ne essita de doze apa itores e seis fontes independentes para sua

onstruo.

O inversor 2L3L um onversor simpli ado que se mostrou bastante atrativo frente

ao inversor NPC de quatro nveis para apli aes monofsi as. A grande vantagem deste

onversor reside no fato de que suas haves so sempre submetidas ao mesmo valor de tenso

de bloqueio reversa, alm de reduzir as orrentes nos apa itores.


3
Conguraes Multinveis Nested

3.1 Introduo
Neste aptulo, so investigadas as topologias de inversores baseadas no on eito de arranjo

Nested (do ingls, aninhado.) Tais topologias, so assim denominadas uma vez que o ponto

entral de ada um dos braos so one tados ao mesmo ponto, om o brao externo envol-

vendo o interno.

O inversor Nested pode ser obtido atravs do empilhamento de lulas om diferentes

tipos de haves, onde so empilhadas lulas do tipo . . positiva e negativa om IGBTs

e uma lula om transistor BJT, Fig. 3.1(a). Per ebe-se que atravs do urto- ir uito dos

terminais A e B resulta em uma have bidire ional one tada ao ponto V2 , Fig. 3.1(b). Subs-

tituindo a have bidire ional, pela have bidire ional formada por IGBTS da Fig. 1.27(e),

resulta no Nested de trs nveis ou inversor NPC Tipo II, Fig. 3.1( ). Atravs do empi-

lhamento de um nmero maior de lulas, realizando um urto- ir uito nos seus terminais

pode-se hegar a topologia da Fig. 3.2(b). Eliminando a have bidire ional que liga o brao

formado por IGBTs ao ponto entral, hega-se ao Nested om nmeros pares de nveis.

O termo Nested foi empregado em alguns trabalhos omo em (Dijkhuizen e Duarte,

2001; Dijkhuizen e Duarte, 2004), onde um polo ressonante auxiliar foi apli ado em uma

lula Nested de trs nveis, no entanto, trata-se de estruturas diferentes das apresentadas

na Fig. 3.2. Um onversor de sete nveis monofsi o, utilizando tiristores e om um brao

54
Conguraes Multinveis Nested 55

V1

V1 V1
V2

V2 V2

V3 V3 V3

(a) (b) ( )

Figura 3.1: Formao do Nested: (a) Empilhamento de lulas om diferentes dis-


positivos (b) formao da have bidire ional e ( ) Nested de trs nveis
ou NPC de trs nveis do tipo II

a mais que o onversor da Fig. 3.2(b) foi apresentado por (Bhagwat e Stefanovi , 1983).

Por sua vez, o onversor da Fig. 3.2(b) usando MOSFET foi patenteado tempos mais tarde

por (Mizukoshi, 1999). A prin ipal ontribuio deste trabalho forne er uma apresentao

formal das onguraes multinveis Nested de quatro a n nveis, apli ando uma estratgia

de modulao PWM e fazendo um estudo omparativo om outras topologias presentes na

literatura t ni a, sobretudo a topologia NPC, elen ando vantagens e desvantagens entre

elas. Resultados de simulao e experimentais so apresentados para validar as expe tativas

teri as.

3.2 Prin pio de operao do inversor Nested


Cada brao do inversor na Fig. 3.2(a) onstitudo de duas haves ontroladas (Sx1 and

Sx4 ) e duas haves ontroladas bidire ionais (Sx2 and Sx3 ) om x = a, b, c.

A operao do Nested de quatro nveis para um i lo ompleto, pode ser dividido em trs

intervalos. Em um primeiro momento os interruptores Sx1 e Sx2 omutam de forma omple-

mentar, enquanto as outras haves do mesmo brao permane em em bloqueio. No segundo

intervalo, Sx2 e Sx3 passam a omutar de forma omplementar, enquanto as demais haves do
brao  am em bloqueio. E por m, agora Sx3 e Sx4 so omutados omplementarmente e as
Conguraes Multinveis Nested 56

Vcc1 C1 Sa1 Sb1 Sc1 Vcc1 C1 Sa1 Sb1 Sc1

Sa2 Sb2 Sc2 Sa2 Sb2 Sc2


C2 C2
Sa3 Sa3 Sa3
Vcc2 0 Vcc2 0

C3 Sa3 Sb3 Sc3 C3 Sa3 Sb3 Sc3

Vcc3 C4 Sa4 Sb4 Sc4 Vcc3 C4 Sa4 Sb4 Sc4

A B C A B C
(a) (b)

Vcc1 C1 Sa1 Sb1 Sc1

Vcc2 C2 Sa2 Sb2 Sc2

Sa3 Sb3 Sc3


C3
Vcc3 0

C4 Sa4 Sb4 Sc4

Vcc4 C5 Sa5 Sb5 Sc5

Vcc5 C6 Sa6 Sb6 Sc6

A B C
( )

Figura 3.2: Conguraes Multinveis Nested: (a) Quatro nveis (b) Cin o nveis e
( ) Seis nveis
Conguraes Multinveis Nested 57

outras permane em em bloqueio. Para garantir uma tenso de sada simtri a, ne essrio

fazer Vcc1 = Vcc2 = Vcc3 = Vcc , o que signi a que VC1 = VC4 = Vcc e VC2 = VC3 = Vcc /2.
Como a arga trifsi a one tada aos pontos entrais de ada brao, ento as tenses de

polo podero ter os seguintes valores:

vx0 = 1, 5V se sx1 = 1, sx2 = 0, sx3 = 0, sx4 = 0

vx0 = 0, 5V se sx1 = 0, sx2 = 1, sx3 = 0, sx4 = 0

vx0 = 0, 5V se sx1 = 0, sx2 = 0, sx3 = 1, sx4 = 0

vx0 = 1, 5V se sx1 = 0, sx2 = 0, sx3 = 0, sx4 = 1

om vx0 (x = a, b, c) representando as tenses de polo e sxj (x = a, b, c)(j = 1, 2, 3) represen-

tando o estado de onduo das haves, onde sxj = 1 para have ligada e sxj = 0 para have

desligada.

Considerando todas as possibilidades dos estados de haveamento disponveis, a tenso

de sada expli itada na Tabela 3.1. Desta tabela possvel observar que h quatro nveis

para a tenso de plo vxj .

Tabela 3.1: Tenso de plo onsiderando todos os estados de haveamento

Estados Sx1 Sx2 Sx3 Sx4 vx0


1 1 0 0 0 Vcc1 + Vcc2/2
2 0 1 0 0 Vcc2/2
3 0 0 1 0 Vcc2 /2
4 0 0 0 1 Vcc1 Vcc2 /2

Nas Figs. 3.3 e 3.4 mostrado o per urso da orrente no brao da topologia Nested e

NPC de quatro nveis, respe tivamente. Nota-se que na gerao do nvel mais alto de tenso,

Fig. 3.4(a), a orrente positiva (ix ) ui atravs de trs haves, i.e., Sx1 , Sx2 e Sx3 , enquanto

a orrente negativa ui atravs de trs diodos. Na Fig. 3.3 a orrente fui no mximo por

duas haves por vez.


Conguraes Multinveis Nested 58

Vcc1 Sx1 Vcc1

Vcc2 Vcc2 Sx2


2 2
0 X 0 X
Vcc2 Vcc2
2 2

Vcc3 Vcc3

(a) (b)

Vcc1 Vcc1

Vcc2 Vcc2
2 2
0 X 0 X
Vcc2 Vcc2
2 Sx3 2

Vcc3 Vcc3
Sx4

(c) (d)

Figura 3.3: Fluxo de orrente atravs das haves no brao da topologia Nested.

3.3 Estratgia de Modulao PWM


3.3.1 Estratgia PWM Hbrida

A estratgia de modulao das onguraes Nested foi implementada usando a estratgia

hbrida des rita nesta seo. A estratgia PWM baseada nos prin pios da CB-PWM om

as portadoras dispostas em nveis. As diferenas entre as tenses de refern ia e os nveis de

tenso do barramento . . so utilizados para l ulo dos tempos de onduo das haves

do inversor.

Para implementao da PWM hbrida, as tenses de refern ia va , vb e vc so ini ial-

mente denidas e pre isam ser modi adas para garantir as mesmas vantagens da modulao

vetorial om a fa ilidade de implementao do PWM es alar. Ento as tenses de refern ia



modi adas va , vb e vc podem ser denidas a partir das trs tenses senoidais de refern ias
Conguraes Multinveis Nested 59

d1

x
x d2

(a) (b)

d3 x
x

d4

( ) (d)

Figura 3.4: Fluxo de orrente atravs das haves no brao da topologia NPC de
quatro nveis.

va , vb e vc omo segue:


va = va + v (3.1)


vb = vb + v (3.2)


vc = vc + v (3.3)

onde v a tenso de seqn ia zero, ou tenso homopolar.

Observa-se que as eq. (3.1) - (3.3) no podem ser resolvidas se v no for onhe ido. A

tenso v pode ser al ulada levando em onta o fator de distribuio de roda livre () de
Conguraes Multinveis Nested 60

modo que:

E
v = Pmin (1 )( Pmax ) (3.4)
N 1
onde Pmax = maxP , Pmin = minP , P = {Pa , Pb , Pc }, N (neste aso N = 4) o nmero de

nveis do inversor e E a tenso total do barramento. Os parmetros Pa , Pb e Pc indi am

a diferena entre os nveis e a orrespondente senoide de refern ia em um erto instante da

modulao, omo pode ser visto na Fig. 3.5.

* * *
3V/2 k =1
Pa
k =2
V/2
Pc

V/2
k =3

Pb k =4
3V/2

Figura 3.5: Denio de Pa , Pb e Pc em um inversor de 4-nveis.

As variveis Pa , Pb e Pc podem ser determinadas onsiderando-se que ada nvel do

inversor representado por uma linha horizontal que limita as senoides de refern ia va , vb
e vc . Os valores desses nveis so dados por

1 k1
Eixo(k) = ( )E (3.5)
2 N 1
om k = 1, ..., 4 o qual podem ser vistos na Fig. 3.5.

Uma vez determinado os valores dos eixos, al ula-se Pa , Pb e Pc da seguinte forma

Se(Eixo(k)) > vx > Eixo(k + 1), entao, px = eixo(k) vx (3.6)

om k = 1, 2, 3, 4 e x = a, b, c.

Com isso, pode se determinar os tempos de a ionamento das haves Ta , Tb e Tc om as


Conguraes Multinveis Nested 61

seguintes equaes:

Px
Tj = E
Ts (3.7)
3

Tx = Ts Tj (3.8)

om j = 1, 2, 3 e x = a, b, c.

O diagrama de blo os da estratgia hbrida utilizada, exibido na Fig. 3.6, onde na

implementao experimental foi utilizado um pro essador digital de sinais para obter os

sinais de haveamento. Alternativamente, os sinais de haveamento podem ser denidos

usando uma implementao analgi a omo ilustrado em Fig. 3.7. Neste aso, as portadoras

so defasadas em amplitude. A lgi a empregada na Fig. 3.7 permite a gerao dos sinais

de haveamento omo apresentado na Tab. 3.1.

va* vb* vc*

Determinao de
Pmin e Pmax
va*
vm* vb* Clculo dos
..
Escolha de m Eq. (4) S vc*
pulsos de
Chaveamento
.

Escolha de N

Figura 3.6: Diagrama de blo os da PWM hbrida

vx*
Sa1 Sa1
driver
vt1
*
Sa2 Sa2
driver vo
Sa3
vt2
* driver
Sa3
Sa4
driver Sa4
vt3
*

Figura 3.7: Implementao analgi a da PWM.


Conguraes Multinveis Nested 62

3.3.2 Estratgia de Modulao Vetorial

Para utilizao da modulao vetorial, realiza-se a transformao de trs fases para duas, e

pode ser mostrado que as tenses em quadratura vd e vq na refern ia esta ionria pode ser

expressa, em funo das tenses de arga desejadas van , vbn e vcn omo segue:


  r  1 1  van
vsd 2 1 2 2
=
3

3
vbn (3.9)
vsq 3 0 2 2 vcn

onde

van = va0 vn0 (3.10)

vbn = vb0 vn0 (3.11)

vcn = vc0 vn0 (3.12)

om

va0 = Sa1 S a2 S a3 S a4 (V1 ) + S a1 Sa2 S a3 S a4 (V2 )

+S a1 S a2 Sa3 S a4 (V3 ) + S a1 S a2 S a3 Sa4 (V4 ) (3.13)

vb0 = Sb1 S b2 S b3 S b4 (V1 ) + S b1 Sb2 S b3 S b4 (V2 )

+S b1 S b2 Sb3 S b4 (V3 ) + S b1 S b2 S b3 Sb4 (V4 ) (3.14)

vc0 = Sc1 S c2 S c3 S c4 (V1 ) + S c1 Sc2 S c3 S c4 (V2 )

+S c1 S c2 Sc3 S c4 (V3 ) + S c1 S c2 S c3 Sc4 (V4 ) (3.15)

V1 = Vcc1 + Vcc2/2, V2 = Vcc2 /2, V3 = Vcc2 /2, V4 = Vcc3 Vcc2 /2; Sxj so os estados

das haves (j = 1, 2, 3, 4) om os omplementares representados por S xj = 1 Sxj ; e vn0 =


1/3 (van + vbn + vcn ).

H sessenta e quatro possveis ombinaes para os estados das haves em um inver-

sor de quatro nveis, o qual origina quatro vetores nulos e sessenta vetores espa ialmente
Conguraes Multinveis Nested 63

deslo ados omo ilustrado na Fig. 3.8. Nota-se nesta gura que h trinta e seis vetores

no-redundantes.

Visto que a modulao vetorial envolve equaes vetoriais volt-segundo entre o vetor de

referen ia desejado e os vetores de sada, dois vetores adja entes podem ser es olhidos para

sintetizar a tenso desejada omo des rito em (Dordevi , Jones e Levi, 2013).

90
120 60

150 30

180 0

210 330

240 300
270

Figura 3.8: Diagrama Vetorial.

3.4 Anlise de THD e WTHD


Foi realizada uma anlise do desempenho das onguraes Nested om quatro, in o e seis

nveis usando omo parmetro a THD e a WTHD.

A distoro harmni a total ponderada WTHD (do ingls Weighted Total Harmoni
Distortion ) foi al ulada usando:

v
u p
100 u X ah
W T HD(h) = t ( )2 (3.16)
a1 h=2
h

onde a1 a amplitude da tenso fundamental, ah a amplitude da hh omponente harmni a


e p o nmero de harmni as a ser onsiderado.

A distoro harmni a total, THD, denida da seguinte forma:

pPp 2
h=2 ah
T HD = (3.17)
a1
Conguraes Multinveis Nested 64

onde a1 a amplitude da tenso fundamental, ah amplitude da omponente harmni a de

ordem h e p o nmero de harmni os onsiderado.

Na Fig. 3.9 mostrada a inun ia de sobre a qualidade da forma de onda gerada

pela topologia Nested om quatro, in o e seis nveis. A melhor soluo em termos de

WTHD = 0.5, devido simetria dos pulsos gerados. Por outro lado, a es olha de =0
ou = 1 garante uma melhor e in ia para o onversor. As Figs. 3.10(a), 3.10(b) e

3.10( ) apresentam a THD da orrente de arga em funo do ndi e de modulao para as

onguraes om quatro, in o e seis nveis, respe tivamente. Nas guras, so omparadas

a PWM implementada om e sem o parmetro v . Per ebe-se que a adio de um sinal de

sequn ia zero adequado s tenses de refern ia, alm de estender a regio de linearidade

(sobremodulao), pode tambm diminuir os harmni os de orrente (Lee, Kim e Hyun,

1999).

0.18
Nested 4N
Nested 5N
Nested 6N
0.16

0.14
WTHD

0.12

0.1

0.08

0.06
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
vh

Figura 3.9: WTHD da tenso de arga em funo de v .

3.5 Seleo de omponentes e ir uito de a ionamentos


A diretriz para a seleo de omponentes semi ondutores realizada observando alguns

parmetros omo: a tenso de bloqueio, orrente nominal e frequn ia de omutao de

todos os interruptores empregados nas onguraes.


Conguraes Multinveis Nested 65

6
Sem v
Com v
5

THD
3

0
0 0.2 0.4 0.6 0.8 1
m (ndice de modulao)

(a)

6
Sem v
Com v
5

4
THD

0
0 0.2 0.4 0.6 0.8 1
m (ndice de Modulao)

(b)

4.5
Sem v

4 Com v

3.5

3
THD

2.5

1.5

0.5
0 0.2 0.4 0.6 0.8 1
m (ndice de Modulao)

( )

Figura 3.10: THD da orrente de arga em funo do ndi e de modulao para as


onguraes om (a) quatro nveis (b) in o nveis e ( ) seis nveis.
Conguraes Multinveis Nested 66

Tabela 3.2: Tenso de bloqueio e orrente nas haves da topologia Nested de quatro
nveis.

Sx1 Sx2 Sx3 Sx4


Tenso de
1 2/3 2/3 1
bloqueio em pu
Corrente
1 1 1 1
nominal em pu

Tabela 3.3: Tenso de bloqueio e orrente nas haves da topologia Nested de in o


nveis.

Sx1 Sx2 Sx3 Sx4 Sx5


Tenso de
1 3/4 1/2 3/4 1
bloqueio em pu
Corrente
1 1 1 1 1
nominal em pu

Nas Tabelas 3.2 e 3.3 so mostradas a tenso de bloqueio e orrente das haves emprega-

das nas topologias Nested om quatro e in o nveis, respe tivamente. A tenso e a orrente

de arga foram onsiderados em pu (por unidade), om os valores de pi o assumindo o valor

de 1pu.

Nota-se que, embora as topologias Nested reduzam o nmero de diodos em omparao

om a topologia NPC onven ional, estes apresentam a tenso de bloqueio irregular entre

as haves. Na Fig. 3.11 so apresentadas as tenses atravs das haves onrmando os

resultados da Tab. 3.2. Por outro lado, a Fig. 3.12 mostra que as orrentes so as mesmas

para todas as haves. Observe que a tenso de bloqueio dos interruptores Sa1 e Sa4 so mais

elevadas do que a tenso de bloqueio dos interruptores Sa2 e Sa3 , o que ara teriza uma

importante desvantagem em relao topologia NPC. No entanto, uma forma de ontornar

esse problema utilizar os interruptores Sa1 e Sa4 om alta tenso de ruptura (por exemplo,

SiC e GaN), enquanto que para os interruptores Sa2 e Sa3 pode-se empregar dispositivos

semi ondutores onven ionais.

No que diz respeito a onexo dos dispositivos em relao refern ia, os dispositivos

utilizados nos onversores podem ter um a ionamento do tipo low-side ou do tipo high-side.
A abertura dos dispositivos a ionados no modo high-side so mais dif eis de realizar, pois
Conguraes Multinveis Nested 67

(V)
0

a1
v
1
0.5 0.505 0.51 0.515
t (s)
(a)

1
(V)

0
a2
v

1
0.5 0.505 0.51 0.515
t (s)
(b)

1
(V)

0
a3
v

1
0.5 0.505 0.51 0.515
t (s)
( )

1
(V)

0
a4
v

1
0.5 0.505 0.51 0.515
t (s)
(d)

Figura 3.11: Tenses nas haves do brao a.

geralmente a tenso nessas haves assume um omportamento utuante. Ao omparar a

ongurao Nested om a topologia NPC de quatro nveis, h trs interruptores a ionados


Conguraes Multinveis Nested 68

(A)
0

a1
i
1
0.5 0.505 0.51 0.515
t (s)
(a)

1
(A)

0
a2
i

1
0.5 0.505 0.51 0.515
t (s)
(b)

1
(A)

0
a3
i

1
0.5 0.505 0.51 0.515
t (s)
( )

1
(A)

0
a4
i

1
0.5 0.505 0.51 0.515
t (s)
(d)

Figura 3.12: Corrente nas haves do brao a.

no modo high-side Sx1 , Sx2 e Sa3 por brao para a topologia Nested, ao passo que a topologia
NPC requer in o.
Conguraes Multinveis Nested 69

High-side
driver Buffer Sx1
Convert.

SKHI10
High-side
driver
Buffer

Convert. Sx2
SKHI10

DSP
Buffer

Convert.
Sx3
SKHI10

High-side
driver
Buffer

Convert.

Low-side SKHI10
Sx4
driver

Figura 3.13: Cir uito de a ionamento de um brao do Nested om trs drivers high-
side e um low-side.

3.6 Estudo de Perdas nos semi ondutores


A ongurao Nested de quatro nveis, Fig. 3.2(a), foi omparada om a topologia NPC

de quatro nveis onven ional. A omparao, foi feita tomando vrias ondies de argas,

tenses do barramento e frequn ias de haveamento.

A estimao das perdas foi obtido utilizando um modelo de regresso, o qual foi al anado

por testes experimentais omo obtido em (Caval anti, da Silva, Boroyevi h, Dong e Ja obina,

2003). O dispositivo de potn ia usado no teste experimental foi o IGBT dual mdulo

CM50DY-24H (POWEREX) ontrolado por um drive SKHI-10 da SEMIKRON. O modelo

de perdas da have in lui: a) perdas de onduo do IGBT e do diodo, b) perdas por

haveamento (perdas de bloqueio e de disparo do IGBT e perdas de bloqueio do diodo).

Este modelo foi utilizado para todas as haves dos onversores investigados.

As Tabelas 3.4 e 3.5 apresentam as perdas por onduo, haveamento e perdas totais

para trs diferentes asos espe i ados logo seguir e onsiderando duas frequn ias de

haveamento (fs = 720Hz e fs = 5kHz ):

(i) Caso 1 - Tenso de barramento: 150V , R = 65 e L = 7mH ;


Conguraes Multinveis Nested 70

Tabela 3.4: Perdas do inversor NPC de quatro nveis

fs (Hz ) fs = 720Hz fs = 5kHz

Caso 1 2 3 1 2 3

Perdas por
5,38 5,15 5,37 5,34 5,12 5,34
onduo (W)

Perdas por
0,26 0,5 1,02 1,87 3,7 7,52
haveamento (W)

Perdas
5,64 5,65 6,39 7,21 8,82 12,86
totais (W)

Tabela 3.5: Perdas do inversor Nested de quatro nveis

fs (Hz ) fs = 720Hz fs = 5kHz

Caso 1 2 3 1 2 3

Perdas por
2,58 2,41 2,5 2,6 2,43 2,51
onduo (W)

Perdas por
0,26 0,5 1,07 1,87 3,69 7,5
haveamento (W)

Perdas
2,84 2,91 3,57 4,47 6,12 10,91
totais (W)

(ii) Caso 2 - Tenso de barramento: 300V , R = 142 e L = 15, 3mH ;


(iii) Caso 3 - Tenso de barramento: 600V , R = 278 e L = 30, 64mH ;

Nas Tabelas 3.6 e 3.7 so apresentadas as perdas totais da topologia NPC de quatro

nveis e da topologia Nested om os interruptores operando sob ondies nominais (1200

V / 50 A). Per ebe-se que em todos os asos, a ongurao Nested apresentou vantagens,

espe ialmente devido a reduo das perdas por onduo.

As perdas por haveamento so prati amente iguais nos dois inversores. Deve-se veri ar

que os esforos de tenso nas haves do Nested maior que o esforo de tenso experimentado

pelas haves do inversor NPC sob as mesmas ondies de tenses, gerando nesse aso maiores

perdas nos IGBTs do Nested, no entanto, o NPC de quatro nveis, possui doze diodos (de

grampeamento) a mais que o Nested, ontribuindo de forma signi ativa para o aumento da

perda total do NPC.


Conguraes Multinveis Nested 71

Tabela 3.6: Perdas do inversor NPC de quatro nveis operando sob ondio nomi-
nal 1200V/50A.

fs = 720Hz fs = 5kHz
Perdas por
270,54 270,51
onduo (W)

Perdas por
27,64 197,82
haveamento (W)

Perdas
298,18 468,33
toatis (W)

Tabela 3.7: Perdas do inversor Nested de quatro nveis operando sob ondio no-
minal 1200V/50A.

fs = 720Hz fs = 5kHz
Perdas por
136,76 136,75
onduo (W)

Perdas por
27,65 197,73
haveamento (W)

Perdas
164,41 334,48
toatis (W)
Conguraes Multinveis Nested 72

Com relao as perdas por onduo do Nested serem menores que as perdas do NPC,

isso pode ser expli ado devido ao nmero de haves em onduo simultnea do Nested ser

menor que o nmero de haves em onduo simultnea do NPC.

3.7 Generalizao e omparao entre topologias


As topologias Nested podem ser generalizadas para maiores nmeros de nveis, utilizando o

mesmo prin pio omo apresentado na Fig. 3.2, isto , o brao externo envolvendo o interno.

A Fig. 3.14 retrata a generalizao das onguraes Nested, onde na Fig. 3.14 (a)

mostrando a generalizao para um nmero par de nveis e na Fig. 3.14 (b) mostrado a

generalizao de um nmero mpar de nveis.

(a) (b)

Figura 3.14: Generalizao da ongurao Nested om nmero de nveis: (a) par


e (b) mpar.

Na Tabela 3.8 exposta uma omparao da ongurao Nested e outras topologias

propostas na literatura t ni a apazes de gerar o mesmo nmero de nveis, Fig. 3.15. As

guras de mrito onsiderados na omparao so: 1) nmero de interruptores ontrolados,

2) nmero de diodos extra, 3) distribuies de perdas entre os interruptores de alimentao,

4) ne essidade de apa itores utuantes, e 5) a omplexidade das estratgias de ontrole e


Conguraes Multinveis Nested 73

Tabela 3.8: Comparao entre onversores de quatro nveis

Chaves Distribuio
Diodos Capa itor Complexidade
de potn ia irregular
extras utuante de ontrole
ontroladas de perdas

Fig. 3.2(a) 6 0 sim 0 baixo


Fig. 3.4 6 4 sim 0 baixo
Fig. 3.15(a) 6 4 sim 0 baixo
Fig. 3.15(b) 12 0 no 0 alta
Fig. 3.15( ) 12 0 no 3 alta
Fig. 3.15(d) 6 0 sim 2 baixo

PWM.

(a) (b) ( ) (d)

Figura 3.15: Topologias propostas na literatura t ni a: (a) inversor multinvel om


diodos grampeados (b) onversor NPC ativo ( ) inversor de quatro
nveis e (d) inversor a apa itores utuantes.

3.8 Resultados de Simulaes


O omportamento do inversor Nested foi investigado ini ialmente por meio de simulaes,

utilizando os parmetros espe i ados na Tabela 3.9.

Na Fig. 3.16 so ilustrados os resultados de simulao para a ongurao Nested de

quatro nveis. As formas de ondas apresentadas nessas guras so: (a) Tenso de polo; (b) De
Conguraes Multinveis Nested 74

Tabela 3.9: Parmetros utilizados na simulao do inversor Nested

Frequn ia de haveamento 10kHz


C1 e C2 2200F
L 7mH
R 65
Vcc ( ada fonte) 50V
ndi e de modulao 0, 9

ima para baixo: tenso de linha, tenso de polo e orrente de fase; e ( ) De ima para baixo:

Tenso de linha e orrentes trifsi as na arga. As mesmas formas de ondas so apresentadas

nas Figs. 3.17 e 3.18 para in o e seis nveis, respe tivamente. O omportamento do Nested

de quatro nveis submetido argas om diferentes fatores de potn ia exibido na Fig.

3.19, tendo sido utilizados argas om fatores de potn ia igual a: 0,6, 0,8, e 1,0.

3.9 Resultados Experimentais


Para veri ar a validade das onguraes multinveis Nested, foi implementado um onver-

sor om IGBTs, modelo SKM 50GB 123D e haves bidire ionais, modelo SK80GM063, todos

da SEMIKRON. O ontrole das haves foi implementado utilizando um pro essador digital

de sinais (DSP) TMS320F28335. Os parmetros usados no prottipo experimental foram os

mesmos des ritos na Tabela 3.9.

Nas Figs. 3.20 e 3.21, so ilustrados os resultados experimentais para o inversor Nested

de quatro e in o nveis. Em de orrn ia da quantidade de haves e anais PWM ne essrios

para implementao do Nested de in o nveis trifsi o, implementou-se apenas a estrutura

monofsi a. A on ordn ia entre os resultados obtidos por simulaes e experimentos alm

de validar as estruturas, demonstram a viabilidade de implementao destas.

3.10 Con luses


Neste aptulo foram investigadas estruturas denominadas Nested, onde o ponto entral de

ada um dos braos so one tados ao mesmo ponto, om o brao externo envolvendo o

interno. Ne essita na sua estrutura, de haves bidire ionais nos braos mais internos, para
Conguraes Multinveis Nested 75

100

va0 (V)
0

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vc0 (V)

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(a)

100
vac (V)

0
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)

100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15

1
ib (A)

0
1
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(b)

100
vac (V)

100

0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15

1
ia,ib,ic (A)

1
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
( )

Figura 3.16: Resultados de simulao do Nested de quatro nveis. (a) Tenso de


polo; (b) De ima para baixo: tenso de linha, tenso de polo e or-
rente de fase; e ( ) De ima para baixo: Tenso de linha e orrentes
trifsi as na arga.
Conguraes Multinveis Nested 76

100

va0 (V)
0

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vc0 (V)

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(a)

100
vac (V)

0
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)

100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15

1
ib (A)

0
1
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(b)

100
vac (V)

100

0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15

1
ia,ib,ic (A)

1
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
( )

Figura 3.17: Resultados de simulao do Nested de in o nveis. (a) Tenso de polo;


(b) De ima para baixo: tenso de linha, tenso de polo e orrente de
fase; e ( ) De ima para baixo: Tenso de linha e orrentes trifsi as
na arga.
Conguraes Multinveis Nested 77

100

va0 (V)
0

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vc0 (V)

100
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(a)

100
vac (V)

0
100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
100
vb0 (V)

100
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15

1
ib (A)

0
1
0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
(b)

100
vac (V)

100

0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15

1
ia,ib,ic (A)

1
0.1 0.105 0.11 0.115 0.12 0.125 0.13 0.135 0.14 0.145 0.15
t(s)
( )

Figura 3.18: Resultados de simulao do Nested de seis nveis. (a) Tenso de polo;
(b) De ima para baixo: tenso de linha, tenso de polo e orrente de
fase; e ( ) De ima para baixo: Tenso de linha e orrentes trifsi as
na arga.
Conguraes Multinveis Nested 78

100

(V)
0

a0
v
100
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112

i (A)
0

a
1
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
t(s)
(a)

100
(V)

0
a0
v

100
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112

1
i (A)

0
a

1
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
t(s)
(b)

100
(V)

0
a0
v

100
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112

1
i (A)

0
a

1
0.096 0.098 0.1 0.102 0.104 0.106 0.108 0.11 0.112
t(s)
( )

Figura 3.19: Resultados de simulao do Nested de quatro nveis om fatores de


potn ia igual a: (a) 0,6, (a) 0,8, e (a) 1,0.

evitar que o orra urto- ir uito nos apa itores do barramento.

Para o ontrole das haves, foi utilizado uma estratgia de modulao PWM hbrida

baseada nos prin pios da CB-PWM om as portadoras dispostas em nveis. No entanto, esta

estratgia faz uso de apenas uma portadora, onde os sinais de refern ias so modi ados de

modo a produzir os mesmos efeitos da CB-PWM. adi ionado ainda s tenses de refern ia,

o termo homopolar, estendendo a regio de linearidade do mesmo modo que a modulao

vetorial.

Na anlise da THD do Nested de quatro, in o e seis nveis, foi visto que a adio

do termo homopolar, melhora a resposta de distoro harmni a em todos os asos, omo


Conguraes Multinveis Nested 79

(a)

(b)

( )

Figura 3.20: Resultados experimentais do Nested de quatro nveis. (a) Tenso


de polo; (b) De ima para baixo: tenso de linha, tenso de polo e
orrente de fase; e ( ) De ima para baixo: Tenso de linha e orrentes
trifsi as na arga.
Conguraes Multinveis Nested 80

Figura 3.21: Resultados experimentais do Nested de in o nveis monofsi o: Ten-


so de polo e orrente na arga monofsi a.

previsto. Em relao a WTHD, a melhor soluo usando = 0.5, devido simetria dos

pulsos gerados.

Em omparao om a topologia NPC, possui a vantagem de no ne essitar de diodos

de grampeamento. Em relao ao NPC de quatro, in o e seis nveis por exemplo, h

uma reduo de doze, dezoito e vinte e quatro diodos, respe tivamente, e onomizando-se

ainda mais a medida que se eleva o nmero de nveis. Em ontra partida, uma importante

desvantagem do Nested que este apresenta tenso de bloqueio irregular entre as haves,

onde as haves situadas nas extremidades (brao externo)  am submetidas a tenso total

do barramento, limitando uso da topologia em asos que ne essita-se tenses mais elevadas.

A menos que se utilize dispositivos om alta tenso de ruptura (por exemplo, SiC e GaN)

apenas nos interruptores das extremidades.

Com relao s perdas do NPC e Nested, foi visto que as perdas por haveamento so

prati amente as mesmas. Mesmo sendo, os esforos de tenso nas haves do Nested maiores

que os esforos de tenso nas haves do inversor NPC, o NPC de quatro nveis, possui doze

diodos (de grampeamento) a mais que o Nested, ontribuindo de forma signi ativa para o

aumento da perda total do NPC. J as perdas por onduo do Nested so menores que as

perdas do NPC, isso pode ser expli ado devido ao nmero de haves em onduo simultnea

do Nested ser menor que o nmero de haves em onduo simultnea do NPC.

As topologias Nested podem ser generalizadas para maiores nmeros de nveis, adi ionando-

se braos externos em ada fase. A modulao hbrida empregada, favore e a generalizao,


Conguraes Multinveis Nested 81

visto que para apli ao em onversores om mais nveis, basta apenas alterar o valor da

varivel N.

O inversor Nested mostra-se vivel uma vez que no possui muitas haves na sua om-

posio em omparao a outras topologias existentes na literatura t ni a, omo foi visto

na Tabela 3.15, alm de apresentar baixa omplexidade no seu ontrole.


4
Estratgia de Modulao Simpli ada
para o Conversor Hbrido 2/3 Nveis

4.1 Introduo
Ao longo dos estudos que abordam inversores multinveis, vrias ara tersti as no desejadas

tm sido enumeradas em relao a esses onversores, omo o elevado nmero de omponen-

tes e estratgias de ontrole omplexas. Diante disto, vrios estudos foram realizados no

sentido de reduzir esses problemas. Uma soluo alternativa que ombina ara tersti as de

inversores de dois e trs nveis om um nmero reduzido de omponentes o inversor de 2/3


nveis proposto por (Mihala he, 2006). Este inversor omposto por um brao ANPC de

trs nveis e dois braos de dois nveis.

O inversor 2/3 nveis pode ser obtido atravs do empilhamento de duas lulas .a. de

dois nveis om trs lulas .a. sendo one tada em paralelo aos terminais A e B, formando

um brao ANPC de trs nveis e dois braos de dois nveis. O brao ANPC one tado ao

ponto mdio do barramento apa itivo, omo ilustrado na Fig. 4.1.

Neste aptulo feito um estudo do inversor 2/3 nveis onde proposta uma modi ao
na topologia (reduo do nmero de omponentes) enquanto as ara tersti as prvias so

mantidas, alm de apresentar uma modi ao no algoritmo de operao do inversor, o

que ontribui para a reduo no nmero de operaes realizadas. Tambm realizado um

estudo omparativo de THD, WTHD e perdas entre as topologias de dois nveis, trs nveis

82
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 83

Figura 4.1: Formao do inversor de 2/3 nveis

e 2/3 nveis, visto que esta ltima possui ara tersti as inerentes as outras duas topologias.

Resultados de simulao e experimentais demonstram a validade do mtodo proposto e suas

vantagens.

4.2 Operao do inversor 2/3 Nveis


Na Fig. 4.2, observa-se o inversor 2/3 nveis proposto por (Mihala he, 2006). Tal onversor

onstitudo por um brao ANPC de trs nveis omposto pelas haves S1 , S2 , S3 , S4 , Sa1
e Sa2 e dois braos de dois nveis Sx1 e Sx2 (x = b, c). Estas quatro haves, juntas om Sa1 e

Sa2 , formam um inversor trifsi o de dois nveis que alimenta uma arga trifsi a. O brao

de trs nveis one ta o inversor trifsi o aos polos: positivo, negativo e ao ponto neutro do

barramento.

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

Figura 4.2: Inversor Hbrido de 2/3 nveis

As haves S1 e S2 so omplementares entre si, assim omo as haves S3 e S4 , om isso, a


utilizao desse brao faz om que seja possvel havear as tenses de polo, em um momento
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 84

omo trs nveis e em outro omo dois nveis. De modo que, quando em uma das fases o

haveamento realizado sob o modo trs nveis, ser apli ada esta fase uma tenso entre

Vcc /2 e 0 ou uma tenso entre 0 e Vcc /2, sendo apli ada apenas a metade da tenso do

barramento nesses instantes. J quando em uma das fases apli ado o haveamento no

modo dois nveis, apli ada esta fase uma tenso entre Vcc /2 e Vcc /2, sendo apli ada

toda a tenso do barramento.

Quando em uma das fases A, B ou C so apli adas as tenses Vcc /2, 0 ou Vcc /2 (mo-

dulao em trs nveis), a have do brao orrespondente da ponte trifsi a onde est sendo

apli ada a tenso, permane e fe hada, enquanto que as haves do brao auxiliar omutam

apli ando as tenses do barramento. Para o emprego da modulao em dois nveis em uma

das fases A, B ou C, so apli adas as tenses Vcc /2 e Vcc /2, para isso as haves do brao

orrespondente da ponte trifsi a onde est sendo apli ada a tenso, omutam de modo

sin ronizado om as haves S1 e S4 .

Para uma melhor ompreenso, a seguir apli ada uma sequn ia de estados onde as

fases A, B e C so submetidas s modulaes: trs nveis, dois nveis e trs nveis, respe ti-

vamente.

Ini ialmente na fase A apli ada a tenso 0, enquanto nas fases B e C so apli adas a

tenso Vcc /2, Fig.4.3. Per ebe-se neste momento que, estando a fase B sob modulao dois

nveis,  a impossibilitado de a ionar a have Sb1 para a apli ao de Vcc /2.

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

Figura 4.3: Apli ao do vetor 0,-1,-1

Em seguida, a have S1 a ionada apli ando Vcc /2 na fase A, Fig. 4.4.

Como agora a have S1 est onduzindo, pode-se a ionar a have Sb1 , apli ando Vcc /2
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 85

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

Figura 4.4: Apli ao do vetor 1,-1,-1

tambm na fase B, Fig. 4.5.

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

Figura 4.5: Apli ao do vetor 1,1,-1

A fase C, que estava sendo apli ada a tenso Vcc /2 at o momento, pode agora apli ar

a tenso 0 a ionado a have S3 , uma vez que, na fase B est sendo imposta a tenso Vcc /2.
Como pode ser observado na Fig. 4.6.

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
S2
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
S3
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

Figura 4.6: Apli ao do vetor 1,1,0

Pela des rio feita anteriormente possvel per eber que o brao ANPC tem o seu uso
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 86

ompartilhado pelos trs braos da ponte trifsi a. Com isso, no se pode havear os trs

braos em trs nveis simultaneamente, o mximo que onsegue-se a modulao de duas

fases em trs nveis e uma fase em dois nveis ao mesmo tempo.

4.3 Estratgia de modulao


A estratgia de modulao proposta em (Mihala he, 2006) utiliza duas portadoras triangula-

res em fase para modulao em trs nveis e uma portadora para a modulao de dois nveis

onven ional omo pode ser observado na Fig. 4.7. Estas portadoras so omparadas a trs

tenses de refern ia senoidais (va , vb e vc ) para determinar os estados das haves do onver-

sor. A ideia , quando possvel, havear a tenso mxima vmax entre Vcc /2 e 0 e havear a

tenso mnima vmin entre 0 e Vcc /2 (referida omo modulao em trs nveis - 3N) enquanto
que a tenso mdia vmed haveada entre Vcc /2 e Vcc /2 (referida omo modulao em dois

nveis - 2N), onde vmax = max(va , vb , vc ), vmin = min(va , vb , vc ) e vmed = med(va , vb , vc ).


Quando a modulao em 3N no possvel para vmax e vmin , ento a modulao em 2N

utilizada para a fase orrespondente.

Amplitude

1 va vb vc
Vt1
0.5

0 Vt2
-0.5 Vt3
-1
I II III IV V VI Setor

Figura 4.7: Prin pio da modulao por portadora do inversor 2/3 N

Ini ialmente, a estratgia de modulao divide as tenses de refern ias em seis setores

de 60 , onde em ada setor possvel denir vmax , vmed e vmin , Fig. 4.7.

Para entender omo realizada a seleo do tipo de modulao 2N ou 3N , ser feita a

anlise do setor I, onde (va > vb > vc ). Visto que o mesmo ra io nio pode ser estendido aos

demais setores.

No in io do setor 1, a tenso de refern ia va bem maior que as tenses vb e vc ,


enquanto essas duas possuem valores prximos. Isso impli a que os pulsos gerados por va
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 87

so maiores que os pulsos gerados por vb e vc , omo pode ser visto na Fig. 4.8. Ento,

possvel usar a modulao em trs nveis para va e a modulao em dois nveis para as

tenses de refern ias vb e vc . Esta operao possvel enquanto o pulso para S1 (fase A

sob modulao 3N om Sa1 mantida a ionada) for maior que o pulso para Sb1 (fase B sob

modulao 2N).

1 va
Vt1
Vt2
0
vb
vc
-1
Vcc 2

0 Fase A

Vcc 2
0 Fase B
Vcc 2
Vcc 2
0 Fase C
Vcc 2
y
z x
0,-1,-1 1,-1,-1 1,1,1 1,-1,-1 0,-1,-1
1,1,-1 1,1,-1

Figura 4.8: Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 1 do
setor 1

A equao que representa a ondio des rita, pode ser obtida por meio da Fig. 4.8

utilizando semelhana de tringulo. Analisando a Fig. 4.8, per ebe-se que as portadoras Vt1
e Vt2 formam tringulos om as tenses de refern ias omparadas, Fig. 4.9.

1 Vt2
1-va 0
Vt1 -vb
va
-1
0 y z
x x
(a) (b)

Figura 4.9: Tringulos formados pelas tenses va e vb om as portadoras

Dos tringulos 4.9(a) e 4.9(b), obtm-se as seguintes equaes, respe tivamente.


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 88

1 va 1
= y = x(1 va ) (4.1)
y x
1 vb 2 x
= z = (1 vb ) (4.2)
z x 2

Conforme des rito anteriormente, essa operao s possvel enquanto o pulso para S1
for maior que o pulso para Sb1 , ou seja, enquanto y < z, logo:

x
x(1 va ) < (1 vb )
2

1 vb
va > + (4.3)
2 2

Como vb res e e vc de res e no de orrer do setor 1, a diferena entre as duas fases se

torna grande o bastante para empregar a modulao 3N na fase C, permane endo a fase b

om modulao 2N. Em outras palavras, os pulsos gerados por vb se tornam maiores que

os pulsos gerados por vc , omo pode ser observado na Fig. 4.10. Esta ondio satisfeita

enquanto o pulso da have Sb1 (fase B sob modulao 2N) for maior que o pulso da have

S3 (fase C sob modulao 3N om Sc2 mantida a ionada).

1 va
Vt1
Vt2
0
vb
Vt3 vc
-1
Vcc 2

0 Fase A

Vcc 2
0 Fase B
Vcc 2

0 Fase C
Vcc 2
y
z
x
0,-1,-1 1,-1,-1 1,1,-1 1,1,1 1,1,-1 1,-1,-1 0,-1,-1

Figura 4.10: Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 2
do setor 1

Da Fig. 4.10, veri a-se a formao dos tringulos retngulos da Fig. 4.11.
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 89

Vt2 0
0
-vb -vc Vt3

-1 -1
y z x
x
(a) (b)

Figura 4.11: Tringulos formados pelas tenses vb e vc om as portadoras

Por semelhana de tringulos, obtm-se as seguintes equaes, respe tivamente.

1 vb 2 x
= y = (1 vb ) (4.4)
y x 2
vc 1
= z = xvc (4.5)
z x

Essa operao s possvel, onforme visto anteriormente, enquanto o pulso da have

Sb1 for maior que o pulso da have S3 , ou seja, enquanto y < z, portanto:

x
(1 vb ) < xvc
2

1 1
vb > + vc (4.6)
2 2

Ao aproximar-se do trmino do setor 1, hega-se a um erto ponto em que a eq. (4.3)

passa a no mais ser satisfeita, uma vez que, ao longo do setor, va de res e enquanto vb e vc
res em e om isso a diferena entre os pulsos das fases A e B se torna muito pequena, Fig.

4.12. A ondio para este aso, pode ser expressa pela seguinte equao:

1 vb
va < + (4.7)
2 2

Do exposto at aqui, observa-se que o setor 1 divide-se em momentos ou intervalos

diferentes, Fig. 4.13. No primeiro intervalo, apenas a equao (4.3) satisfeita. No segundo

intervalo, as equaes (4.3) e (4.6) so satisfeitas e no ter eiro intervalo a equao (4.3) no

mais satisfeita.
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 90

1 va
Vt2
vb
0
Vt3
vc
vc
-1
Vcc 2

0 Fase A
Vcc 2
Vcc 2
0 Fase B
Vcc 2

0 Fase C
Vcc 2

1,-1,-1 1,1,-1 1,1,0 1,1,-1 1,-1,-1


-1,-1,-1 -1,-1,-1

Figura 4.12: Pulsos da modulao proposta por (Mihala he, 2006) no intervalo 3
do setor 1

O intervalo 1 o perodo do setor 1 onde a modulao 3N apli ada apenas a vmax ,


enquanto o intervalo 3 o perodo onde apenas a vmin modulada em 3N. O intervalo 2,

vmax e vmin esto sob modulao 3N. As equaes que representam estes intervalos so dadas

por:

1 1 1 1
va > + vb e vb < + vc , (4.8)
2 2 2 2
1 1 1 1
va > + vb e vb > + vc (4.9)
2 2 2 2
1 1 1 1
va < + vb e vb > + vc (4.10)
2 2 2 2

As equaes (4.8), (4.9) e (4.10) orrespondem aos intervalos 1, 2 e 3, respe tivamente.

Visto que no setor 1, va possui o maior valor de tenso, vb o valor mdio e vc o

menor valor entre as trs quando omparadas entre si e omo vmax = max(va , vb , vc ),
vmin = min(va , vb , vc ) e vmed = med(va , vb , vc ). As eqs.(4.8) - (4.10) podem ser generali-

zadas para todos os setores omo:


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 91

Amplitude
Int. 2
1
va vb vc

0.5

-0.5

-1
I II III IV V VI setor
Int. 1 Int. 3

Figura 4.13: Intervalos do setor 1

1 1 1 1
vmax > + vmed e vmid < + vmin (4.11)
2 2 2 2
1 1 1 1
vmax > + vmed e vmid > + vmin (4.12)
2 2 2 2
1 1 1 1
vmax < + vmed e vmid > + vmin (4.13)
2 2 2 2

Na implementao prti a, os intervalos 1, 2 e 3 no pre isam ser al ulados para es-

tabele er que tipo de modulao 2N ou 3N ne essrio para ada fase. Em vez disso, o

mtodo onsiste em avaliar se as eqs. (4.11) - (4.13) so verdadeiras ou falsas e, baseado

nessas de ises, apli ar a modulao 2N ou 3N para uma das fases identi adas omo vmax ,
vmed e vmin em ada setor de 60 , omo pode ser observado nos uxogramas das Figs. 4.14(a)

e 4.14(b).

Observa-se nos uxogramas que quando as eqs. (4.11) - (4.13) no so satisfeitas, todas

as fases so moduladas em 2N. Isso o orre quando utiliza-se um ndi e de modulao abaixo

de 0, 5. Neste aso, os pulsos gerados por vmax no so maiores o su iente do que os pulsos

gerados por vmed , que por sua vez no so maiores su ientes que vmin para poder modular

alguma das fases em 3L.

Portanto, o pro edimento para apli ao da estratgia de modulao proposta por (Miha-

la he, 2006) onsistem em:

Denir as tenses de refern ias va , vb e vc ;

Determinar vmax , vmed e vmin ;


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 92

Setores 1, 3 e 5

Sim No
vmax > 0,5 + 0,5 * vmed

Sim No Sim No
0,5 *vmed > 0,5+ vmin 0,5 *vmed > 0,5+ vmin

vmax -3N vmax -3N vmax -2N vmax -2N


vmed -2N Intervalo 2 vmed -2N vmed -2N Intervalo 1 vmed -2N
vmin -3N Intervalo 3 vmin -2N vmin -3N vmin -2N
(a)

Setores 2, 4 e 6

Sim No
0,5 * vmed > 0,5+ vmin

Sim No Sim No
vmax > 0,5 + 0,5 * vmed vmax > 0,5 + 0,5 * vmed

vmax -3N vmax -2N vmax -3N Vmax-2N


vmed -2N Intervalo 2 vmed -2N vmed -2N Intervalo 3 Vmid-2N
vmin -3N Intervalo 1 vmin -2N vmin -2N Vmin-2N

(b)

Figura 4.14: Fluxograma da modulao proposta por (Mihala he, 2006): (a) para
os setores 1, 3 e 5; (b) para os setores 2, 4 e 6.
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 93

Determinar os seis setores de 60 ;

Avaliar em ada setor se as equaes (4.11), (4.12) e (4.13) so verdadeiras ou no,

onforme os uxogramas da Fig. 4.14.

Apli ar o tipo de modulao orrespondente 2N ou 3N.

4.4 Estratgia de modulao Proposta


Na estratgia onven ional, do inversor 2/3 nveis abordada na seo anterior, ne essrio

identi ar seis setores, onde ada setor dividido em trs intervalos, resultando no total de

dezoito intervalos, omo pode ser visto na Fig. 4.15, na qual as ondies de (4.11) a (4.13)

so representadas. Alm disso, para ada intervalo determinado qual tipo de modulao

ser apli ado para ada fase, dois ou trs nveis. Isto resulta no total de 54 operaes, o

que leva a um erto esforo omputa ional, alm de demandar muito trabalho por parte do

usurio. Por essas razes uma nova t ni a introduzida a seguir.

Rearranjando as equaes (4.8), (4.9) e (4.10) possvel rees rev-las omo:

1 1 1 1
va > + vb e + vb < vc (4.14)
2 2 2 2
1 1 1 1
va > + vb e + vb > vc (4.15)
2 2 2 2
1 1 1 1
va < + vb e + vb > vc (4.16)
2 2 2 2

Relembrando que para o intervalo 1, va haveada om modulao 3N, enquanto vb e

vc om modulao 2N. Para o intervalo 2, va e vc so haveadas om modulao 3N e vb


om modulao 2N; e para o intervalo 3, va e vb so haveadas om modulao 2N e vc om

modulao 3N. Diante desta observao, as ondies impostas pelas equaes (4.14) - (4.16)

podem ser expressas de forma genri a omo:

1 1 1 1
Se, vref > + vmed ou vref < + vmed , modula se em 3 niveis (4.17)
2 2 2 2

1 1 1 1
Se, + vmed < vref < + vmed , modula se em 2 niveis (4.18)
2 2 2 2
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 94

Onde vref = {va , vb , vc } e vmed = medio{va , vb , vc }

Em suma, a satisfao das ondies (4.17) e (4.18) pelas refern ias va , vb ou vc , lara-

mente dene o tipo de modulao a ser empregado.

Como ilustrado na Fig. 4.16, a diviso por setores no mais ne essrio. A simpli a-

o al anada om este mtodo pode ser medida em termos do esforo omputa ional. A

omparao das tenses de refern ias om as expresses em funo de vmed para determinar

que tipo de modulao ser apli ado em ada fase, dois ou trs nveis, feito om um total

de nove operaes. Por sua vez, a modulao onven ional ne essita de inquenta e quatro

operaes.

O pro edimento para a apli ao da estratgia de modulao proposta, onsiste nas

seguintes etapas:

Denir as tenses de refern ias va , vb e vc ;

Determinar vmed ;

Comparar as tenses de refern ias onforme as equaes (4.17) e (4.18);

Apli ar o tipo de modulao orrespondente 2N ou 3N.

Setor 1 Setor 2 Setor 3 Setor 4 Setor 5 Setor 6


va vb vc
0,5+0,5vmed

0,5vmed

0,5+vmin

1 2 31 2 31 2 31 2 31 2 31 2 3
}

Intervalo

Figura 4.15: Mtodo introduzido por Mihala he, mostrando os seis setores e os
dezoitos intervalos a serem determinados

O uxograma orrespondente modulao proposta ilustrado na Fig. 4.17

O mtodo tradi ional e o proposto, foram apresentados onsiderando apenas a modulao

senoidal, no entanto, pode se adi ionar s tenses de refern ias, a tenso de sequn ia zero ou

tenso homopolar para obteno das mesmas vantagens do PWM vetorial. Para modulao
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 95

va vb vc

0,5+0,5vmed

-0,5+0,5vmed

Figura 4.16: Mtodo proposto: utilizando as equaes (4.17) e (4.18)

vref ={va ,vb ,vc }

Sim No
vref > 0.5 + 0.5 vmed

Modulao
3N

Sim No
vref > -0.5 + 0.5 vmed

Modulao Modulao
2N 3N

Figura 4.17: Fluxograma da modulao proposta


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 96

em trs ou mais nveis, a obteno da tenso homopolar mais omplexa que para modulao

em dois nveis, pois a primeira e a ltima transio em ada perodo de haveamento no so

determinadas pelas refern ias de maior e menor valor, respe tivamente. Observando as Figs

4.8 - 4.12 pode ser visto que na modulao do inversor 2/3N, a primeira e a ltima transio

em ada perodo de haveamento determinada pela tenses de refern ias mxima e mnima

(Mihala he, 2006). Ento neste aso, a tenso homopolar ne essria para estender a regio

de linearidade tornando possvel al anar um ndi e de modulao igual 1.15, idnti a a

modulao dois nveis, eq. (4.19).

vmax + vmin
vh = (4.19)
2

Adi ionado o termo vh , as equaes (4.17) e (4.18) podem ser rees ritas tornando:

1 1 1 1
Se, vref > + vmed ou vref < + vmed , modula se em 3 niveis (4.20)
2 4 2 4

1 1 1 1
Se, + vmed < vref < + vmed , modula se em 2 niveis (4.21)
2 4 2 4

Nas Figs. 4.18, 4.19 e 4.20 so mostrados os disgramas vetoriais dos inversores de 2

nveis, 2/3 nveis e 3 nveis, respe tivamente. Per ebe-se que o onversor 2/3 nveis no

produz os vetores mdios.

b q
V3 V2
1,1,-1
-1,1,-1

V V0 1,1,1 V
4 1
-1,1,1 -1,-1,-1 1,-1,-1 a
d

V5
V6
-1,-1,1
1,-1,1
c

Figura 4.18: Diagrama vetorial 2N


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 97

b q
V11 V9
1,1,-1
-1,1,-1

V V 2
3
-1,0,-1 0,0,-1
0,1,0 1,0,0

V V4 V V 1 V
13 0 7
-1,1,1 -1,0,0 0,0,0 0,-1,-1 1,-1,-1
0,1,1 -1,-1,-1 1,0,0 a
1,1,1 d
V5
V6
-1,-1,0 0,-1,0
0,0,1 1,0,1
V15 V
17
-1,-1,1
1,-1,1
c

Figura 4.19: Diagrama vetorial 2/3N

b V q
10
V11 0,1,-1 V9
1,1,-1
-1,1,-1

V V V 2 V8
12 3
-1,1,0 -1,0,-1 0,0,-1 1,0,-1
0,1,0 1,0,0

V V4 V V 1 V
13 0 7
-1,1,1 -1,0,0 0,0,0 0,-1,-1 1,-1,-1
0,1,1 -1,-1,-1 1,0,0 a
1,1,1 d
V 14 V5 V
V6 18
-1,0,1 -1,-1,0 0,-1,0 1,-1,0
0,0,1 1,0,1
V15 V
17
-1,-1,1
V16 1,-1,1
c 0,-1,1

Figura 4.20: Diagrama vetorial 3N


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 98

Os vetores do grupo zero (Z = Zero Ve tor, V0 ) e do grupo grande (L = Large Ve tors,

V7 , V9 , V11 , V13 , V15 eV17 ) so riados por apenas uma ombinao dos interruptores. Estes

vetores no afetam o equilbrio das tenses nos apa itores . ., uma vez que as ombinaes
dos interruptores que os originam no possibilitam nem a arga nem a des arga das tenses

nestes apa itores.

Cada vetor do grupo pequeno (S = Small Ve tors, V1 , V2 , V3 , V4 , V5 e V6 ), riado por

duas ombinaes diferentes dos interruptores. Dependendo do sentido da orrente na fase,

uma das duas ombinaes dos interruptores possibilita arregar um apa itor e des arregar

o outro, enquanto a outra ombinao faz o inverso.

J para o grupo dos vetores mdios (M = Middle Ve tors, V8 , V10 , V12 , V14 , V16 e V18 ),
os seus vetores tambm afetam o equilbrio da tenso no ponto entral do barramento . .,
porm, no se pode utilizar a mesma estratgia denida para o grupo S, uma vez que ada

vetor do grupo M tambm determinado por apenas uma ombinao dos interruptores.

Ento, o efeito imediato que o balan eamento da tenso atravs de C1 e C2 re-

lativamente f il, bastando apenas utilizar dois estados redundantes em dois perodos de

haveamento onse utivos.

4.5 Conversor hbrido 2/3 nveis utilizando lula NPC


A apli ao da estratgia de modulao ao ir uito da Fig. 4.2, tem revelado que no h

orrente nas haves S2 e S3 para uma erta ondio de arga apli ada. Isto signi a que a

lula ANPC pode ser substituda por uma lula NPC, para efeito de reduo do nmero

de omponentes, omo mostrado na Fig. 4.21. Na Fig. 4.22 so ilustradas as onguraes

equivalentes no intervalo 1 do setor 1.

Uma desvantagem da topologia proposta, que este opera de forma satisfatria para

argas om fator de potn ia a ima de aproximadamente 0, 66. Para fatores de potn ia

menores que esse limite, a direo da orrente interfere na apli ao do nvel 0. Por exemplo,

se o onversor est operando om a modulao 3N no semi i lo positivo, e os nveis 1 e 0


esto sendo apli ados, o nvel 0 no pode ser apli ado se a orrente ui da arga para o

barramento . ., at a orrente se tornar positiva.


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 99

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

Figura 4.21: Inversor Hbrido de 2/3 nveis

4.6 Estudo de perdas nos semi ondutores


A ongurao 2/3 nveis om lula ANPC, foi omparada om a topologia NPC de trs

nveis e o inversor de dois nveis onven ional em termos de perdas, uma vez que o inversor

em estudo apresenta ara tersti as omum a esses dois inversores. Tal omparao, foi feita

utilizando trs valores de tenso do barramento: 150V , 300V e 600V , tomando quatro valores
de frequn ia de haveamento: 750Hz , 2kHz , 5kHz e 10kHz . A impedn ia da arga foi

alterado de a ordo om a tenso de barramento apli ada de forma que a orrente de arga

fosse mantida em 10A para todos os asos.

Na Fig. 4.23 ilustrado o gr o om as perdas totais para as trs onguraes,

onsiderando todos os asos analisados.

Como se pode observar, para maiores frequn ias de haveamento e tenso de barramento

apli adas, as perdas no inversor de dois nveis onven ional so as mais altas, enquanto que

o inversor NPC de trs nveis apresenta as menores perdas. Isto o orre devido as haves do

inversor de trs nveis serem submetidas metade da tenso do barramento, fazendo om

que as perdas por omutao sejam bem inferiores que s demais topologias.

Para a frequn ia de haveamento mais baixa e a tenso de barramento menor dentre

as onsideradas, as perdas totais no onversor de dois nveis so menores, visto que apresen-

tam perdas por onduo bem inferiores em virtude de possuir menos haves que os outros

inversores.

O inversor 2/3 nveis por ser uma topologia que possui ara tersti as de ambas as

onguraes omparadas, se sai melhor que o inversor de dois nveis para as mais altas
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 100

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

(a)

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

(b)

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

( )

S1 D1
C1 Vcc
2 D2 D c1
Da1 D b1
Sa1 Sb1 S c1
Za
A Zb
Vcc O B
Zc N
C
D3 Da2 D b2 D c2
Sa2 S b2 S c2
Vcc
C2
2 D4
S4

(d)

Figura 4.22: Sequn ias de onguraes para para o intervalo 1 do Setor 1


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 101

200
180
160
140
120
100
80
60
40
20
0

150 300 600 150 300 600 150 300 600 150 300 600 V

720 Hz 2 kHz 5 kHz 10 kHz

Frequency

3L NPC 2/3L NPC 2L

Figura 4.23: Comparao de perdas totais versus frequn ia de haveamento e ten-


so do barramento

frequn ias de haveamento e maiores tenses . .. Com relao ao NPC, apresenta melhor

desempenho para baixa frequn ia e tenso. Isso pode ser expli ado pelo fato do inversor

2/3 nveis possuir a vantagem do inversor NPC, ou seja, apresenta haves que omutam

om frequn ias diferentes, reduzindo perdas por onduo. Em ontra-partida, possui a

desvantagem do inversor de dois nveis de que algumas das haves so submetidas tenso

total do barramento quando esto bloqueadas, fazendo om as perdas por haveamento se

elevem.

4.7 THD e WTHD


Foi realizado um estudo omparativo de WTHD e THD do inversor 2/3 nveis, do inversor

NPC de trs nveis e o inversor de dois nveis onven ional.

Nas Figs. 4.24 (a) e (b) so ilustradas as urvas da WTHD da tenso de arga das trs

topologias, enquanto que nas Figs. 4.25 (a) e (b) so ilustradas as urvas da THD. Tanto

a WTHD quanto a THD foram al ulados onsiderando duas frequn ias de haveamento

2kHz e 10kHz

Em todos os asos o inversor 2/3 nveis mostrou melhores resultados que o inversor

de dois nveis e piores resultados que o inversor de trs nveis, visto que a modulao da

ongurao de 2/3 nveis impe ambos os modos de operao.


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 102

3.5 1.1
NPC 3N NPC 3N
2/3N 1 2/3N
2N 2N
3
0.9

0.8
2.5

WTHD (10KHz)
WTHD (2KHz)

0.7

2 0.6

0.5
1.5
0.4

0.3
1
0.2

0.5 0.1
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
m (ndice de Modulao) m (ndice de Modulao)

(a) (b)

Figura 4.24: WTHD: (a) 2kHz ; (b) 10kHz

3.5 1.1
NPC 3N NPC 3N
2/3N 1 2/3N
2N 2N
3
0.9

0.8
2.5
WTHD (10KHz)
WTHD (2KHz)

0.7

2 0.6

0.5
1.5
0.4

0.3
1
0.2

0.5 0.1
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
m (ndice de Modulao) m (ndice de Modulao)

(a) (b)

Figura 4.25: THD: (a) 2kHz ; (b) 10kHz


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 103

4.8 Resultados de Simulaes


Na Fig. 4.26 so ilustrados os resultados de simulao do onversor 2/3 nveis utilizando o

algortimo proposto. Nas Figs. 4.26 (a) e (b) so ilustrados de ima para baixo: tenso de

plo, orrentes na arga trifsi a, tenso de linha e tenses nos apa itores do barramento.

Os parmetros utilizados na simulao so espe i ados na Tabela 4.1.

Tabela 4.1: Parmetros utilizados na simulao do inversor 2/3 nveis

Frequn ia de haveamento 10kHz


C1 e C2 2200F
L 7mH
R 65
Vcc 100V
ndi e de modulao 0, 9

Detalhes da tenso de polo so dados na Fig. 4.27, no qual os intervalos do setor 1 so

indi ados. Nota-se, para o intervalo 1, que a fase A modulada em 3N enquanto as fases B

e C so moduladas em 2N. No intervalo 2, a fase C passa a ser modulada em 3N, enquanto

as fases A e B mantm a modulao prvia, que so 3N e 2N, respe tivamente. Finalmente,

pode ser visto no intervalo 3 que a fase A muda para a modulao 2N enquanto as fases B

e C mantm a modulao do intervalo 2, que so, 2N e 3N, respe tivamente.

4.9 Resultados Experimentais


Para veri ar a validade do algoritmo, foi implementado o onversor 2/3 nveis om IGBTs

da SEMIKRON ontrolados por um pro essador digital de sinais (DSP) TMS320F28335.

Os parmetros utilizados para obteno dos resultados experimentais foram os mesmos da

Tabela 4.1.

Na Fig. 4.28, so ilustradas as urvas da (a) tenso de polo; (b) tenso de linha e ( )

orrentes trifsi a na arga. Das Figs. 4.26 e 4.28 pode-se observar a on ordn ia entre os

resultados de simulaes e experimentais.

Um importante aspe to na implementao via DSP, que as formas de ondas triangulares

(portadoras) possuem apenas valores positivos, visto que so implementados via ontadores.
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 104

100

Va0
0

100
0.72 0.73 0.74 0.75 0.76

10
Ia,Ib,Ic (A)

10
0.72 0.73 0.74 0.75 0.76
t (s)
(a)

200
Vab (V)

200
0.72 0.73 0.74 0.75 0.76
90
Vc1, Vc2(V)

80
70
60
0.72 0.73 0.74 0.75 0.76
t (s)
(b)

Figura 4.26: Resultados de simulaes. (a) (de ima para baixo) tenso de polo e
orrentes na arga trifsi a; (b) (de ima para baixo) tenso de linha
e tenses nos apa itores do barramento

Setor 1 Setor 2 Setor 3 Setor 4 Setor 5 Setor 6


va vb vc

-1

-1

-1 1 2 3
}

Intervalo

Figura 4.27: Detalhes da tenso de polo


Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 105

(a)

(b)

( )

Figura 4.28: Resultados experimentais. (a) tenso de polo; (b) tenso de linha e
( ) orrentes trifsi as
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 106

Amplitude Contador va (2N) va (3N)


1

Figura 4.29: Implementao no DSP do prin pio da modulao do inversor 2/3 N

A implementao da modulao do onversor de trs nveis ne essita de dois ontadores para

a emulao dos sinais da portadora e apenas um ontador disponvel no DSP. Para resolver

tal problema, foi implementado um onjunto formado por um ontador, uma refern ia

senoidal para operao em dois nveis e uma refern ia modi ada (adio de um sinal . .
ao semi- i lo negativo) para operao em trs nveis, omo pode ser observado na Fig. 4.29.

Sendo relevante men ionar que este sinais equivalem aos da Fig. 4.7.

4.10 Con luses


Neste aptulo, foi proposto um algoritmo de modulao simpli ado para o inversor de 2/3

nveis proposto em (Mihala he, 2006). A nova estratgia PWM reduz signi ativamente

o nmero de operaes realizada, ne essitando de apenas nove operaes, em vez de 54

ne essrias na modulao tradi ional, gerando os mesmos resultados.

A apli ao da nova estratgia de modulao ao inversor, revelou que a lula ANPC

pode ser substituda por uma lula NPC, para efeito de reduo do nmero de omponentes,

sem perdas das ara tersti as dos sinais de sada para argas om fator de potn ia a ima

de aproximadamente 0, 66. No entanto, um fato que mitiga a importn ia de tal limitao,

que a maioria das argas industriais omo motores eltri os possuem fator de potn ia a ima

desse valor.

Tambm, foi realizado um estudo omparativo entre a ongurao de 2/3 nveis, a

topologia NPC de trs nveis e o inversor de dois nveis onven ional. Nesse estudo foram

analisadas as perdas totais, o WTHD das tenses na arga e o THD das orrentes da arga.

O inversor 2/3 nveis por ser uma topologia que possui ara tersti as de ambas as on-
Estratgia de Modulao Simpli ada para o Conversor Hbrido 2/3 Nveis 107

guraes omparadas, se sai melhor que o inversor de dois nveis para as mais altas frequn-

ias de haveamento e maiores tenses . .. Com relao ao NPC, este apresenta melhor

desempenho para baixa frequn ia e tenso. Isso pode ser expli ado pelo fato do inversor

2/3 nveis possuir a vantagem do inversor NPC, ou seja, apresenta haves que omutam

om frequn ias diferentes, reduzindo perdas por onduo. Em ontra-partida, possui a

desvantagem do inversor de dois nveis, de que algumas das haves so submetidas tenso

total do barramento quando esto bloqueadas, fazendo om as perdas por haveamento se

elevem, essa ara tersti a sugerem que o inversor 2/3 nveis uma boa opo em apli aes

om baixa tenso.

Com relao a THD e WTHD, em todos os asos o inversor 2/3 nveis mostrou melhores

resultados que o inversor de dois nveis e piores resultados que o inversor de trs nveis, visto

que a modulao da ongurao de 2/3 nveis impe ambos os modos de operao.


5
Inversores Hbridos de Cin o Nveis
baseados nas Topologias Meia-Ponte e
ANPC

5.1 Introduo
Neste aptulo so apresentados dois inversores derivados da topologia hbrida de in o nveis

apresentada por (Silva et al., 2011), denominado de inversor multinvel hbrido simtri o de

in o nveis baseado nas toplogias meia-ponte e ANPC - HB-ANPC. Como o prpiro nome

diz, este inversor oriundo de duas estruturas bem onhe idas na literatura, a meia-ponte

(HB - Half - Bridge), que apresenta omo ara tersti a a possibilidade do aumento do n-

mero de nveis quando ombinado a outras estruturas, e a om grampeado ativo pelo neutro

(ANPC - A tive Neutral Point Clamped), on ebida om o intuito de distribuir as perdas

de maneira mais uniforme que a topologia NPC. Apesar do inversor apresentar diversas

vantagens frente a outras topologias omo des ritas por (Silva et al., 2011), possui omo

desvantagem prin ipal a ne essidade de um elevado nmero de fontes isoladas para imple-

mentao da ongurao trifsi a (seis no total). Uma forma de ontornar esse obst ulo,

onsiste na utilizao de barramento apa itivos. Porm, a os ilao das tenses presente

nos apa itores da estrutura, obriga a implementao de t ni as de ontrole. Sendo estas

bastante di ultosas por se trata de um inversor de in o nveis.

As duas topologias propostas podem ser obtidas atravs do empilhamento de duas lulas

108
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 109

.a. de dois nveis om uma lula .a. sendo one tada em paralelo aos terminais A e B,

formando um brao ANPC de trs nveis. O brao de trs nveis one tado em paralelo

a um brao de dois nveis, formando uma lula monofsi a. Na primeira topologia, um

apa itor one tado no brao ANPC e na segunda topologia o apa itor substitudo por

fonte de tenso, omo so ilustrados nas Figs. 5.1(a) e 5.1(b).

A A

B B

(a) (b)

Figura 5.1: Formao das topologias propostas: (a) om apa itor no brao ANPC
(b) om fonte de tenso no brao ANPC

As duas topologias propostas forne em um melhor ontrole do balan eamento das tenses

dos apa itores, alm de reduzir o nmero de fontes . . utilizadas. So analisados em detalhe

os modos de operaes das topologias, assim omo a estratgia de modulao empregada.

Ao nal do aptulo feito um estudo omparativo entre as trs topologias onde so

analisados alguns pontos relevantes.

5.2 Inversor Hbrido Simtri o de Cin o Nveis baseado


nas Topologias Meia-ponte e ANPC
A topologia proposta por (Silva et al., 2011) mostrada em sua verso trifsi a na Fig. 5.2,

onde ada fase alimentada por uma estrutura em ponte- ompleta formada por um brao

dois nveis e um brao ANPC de trs nveis, utilizando em sua alimentao seis fontes de

tenses isoladas. A seguir so analisadas algumas ara tersti as a er a do inversor.


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 110

Sa1 Sb1 Sc1


Sa6 Vcc Sb6 Vcc Sc6 Vcc
2 Sa7 Sa2 2 Sb7 Sb2 2 Sc7 Sc2
n A n O
B n C
O O
Sa3 Sb3 Sc3
Sa5 Vcc Sa8 Sb5 Vcc Sb8 Sc5 Vcc Sc8
2 Sa4 2 Sb4 2 Sc4

Figura 5.2: Inversor trifsi o HB-ANPC utilizando seis fontes isoladas

5.2.1 Modos de operao

Algumas restries podem ser observadas om relao ao haveamento da topologia ilustrada

na Fig. 5.2 as haves Sa5 e Sa6 apresentam baixa frequn ia de operao e no podem ser

a ionadas simultaneamente; as haves Sa2 e Sa3 no podem ser desligadas ao mesmo tempo;

por m Sa4 e Sa8 no podem ser fe hadas simultaneamente assim omo Sa1 e Sa7 .

Na Fig. 5.3 so ilustrados quatro modos de operao do inversor onsiderando uma fase

durante o semi- i lo positivo, no qual a have Sa5 mantida a ionada, enquanto a have

Sa6 mantida aberta. No modo 1 (Fig. 5.3(a)), as haves Sa1 , Sa2 e Sa5 so mantidas

fe hadas, enquanto todas as demais haves permane em desligadas. Isto permite obter +Vcc .
Os modos 2 (Fig. 5.3(b)) e 3 (Fig. 5.3( )), podem ser usados para obter +Vcc /2 dependendo
do padro de haveamento utilizado. No modo 2, Sa2 , Sa5 e Sa7 so a ionadas,  ando

todas as outras haves em estado de bloqueio. Por sua vez, no modo 3, Sa3 , Sa5 e Sa8 so

a ionadas, enquanto as demais haves so bloqueadas. O modo 4 (Fig. 5.3(d)), gera o nvel

0, as haves Sa3 , Sa5 e Sa4 onduzem juntas enquanto todas as demais haves so bloqueadas

nesse instante. Durante o semi- i lo negativo, a have Sa5 bloqueada e a have Sa6

a ionada, om os modos de operao de 1 a 4 sendo novamente apli ados, Fig. 5.4.

Assim, utilizando-se uma modulao adequada, possvel se obter 5 nveis de tenso

na sada deste inversor. Os possveis estados que retornam nveis de tenso na sada so

apresentados na Tabela 5.1.

Portanto, h oito possibilidades para obter o nvel 0, quatro possibilidades de obter +Vcc ,
quatro maneiras de obter o nvel Vcc , nove maneiras de obter +Vcc /2 e nove formas de obter
Vcc /2.
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 111

Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
(a) (b)

Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
( ) (d)

Figura 5.3: Modos de operao do inversor HB-ANPC: semi- i lo positivo


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 112

Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
(a) (b)

Sa1 Sa1
Sa6 Vcc Sa6 Vcc
2 Sa7 Sa2 2 Sa7 Sa2
n A n A
O O
Sa3 Sa3
Sa5 Vcc Sa8 Sa5 Vcc Sa8
2 Sa4 2 Sa4
( ) (d)

Figura 5.4: Modos de operao do inversor HB-ANPC: semi- i lo negativo


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 113

Tabela 5.1: Possveis estados de omutao

Sa1 Sa2 Sa3 Sa4 Sa5 Sa6 Sa7 Sa8 Tenso na arga
0 0 1 0 0 1 0 1 Vcc /2
0 0 1 0 0 1 1 1 Vcc /2
0 0 1 0 1 0 0 1 Vcc /2
0 0 1 0 1 0 1 1 Vcc /2
0 0 1 1 0 1 0 0 Vcc
0 0 1 1 0 1 1 0 Vcc
0 0 1 1 1 0 0 0 0
0 0 1 1 1 0 1 0 0
0 1 0 0 0 1 1 0 Vcc /2
0 1 0 0 0 1 1 1 Vcc /2
0 1 0 0 1 0 1 0 Vcc /2
0 1 0 0 1 0 1 1 Vcc /2
0 1 0 1 0 1 1 0 Vcc /2
0 1 0 1 1 0 1 0 Vcc /2
0 1 1 0 0 1 0 1 Vcc /2
0 1 1 0 0 1 1 0 Vcc /2
0 1 1 0 0 1 1 1 Vcc /2
0 1 1 0 1 0 0 1 Vcc /2
0 1 1 0 1 0 1 0 Vcc /2
0 1 1 0 1 0 1 1 Vcc /2
0 1 1 1 0 1 0 0 Vcc
0 1 1 1 1 0 0 0 0
1 0 1 0 0 1 0 1 Vcc /2
1 0 1 0 1 0 0 1 Vcc /2
1 0 1 1 0 1 0 0 Vcc
1 0 1 1 1 0 0 0 0
1 1 0 0 0 1 0 0 0
1 1 0 0 0 1 0 1 0
1 1 0 0 1 0 0 0 Vcc
1 1 0 0 1 0 0 1 Vcc
1 1 0 1 0 1 0 0 0
1 1 0 1 1 0 0 0 Vcc
1 1 1 0 0 1 0 0 0
1 1 1 0 1 0 0 0 Vcc

Dos trinta e quatro estados possveis apresentados, apenas oito so efetivamente utili-

zados de a ordo om a lgi a adotada para obteno da tenso de sada om in o nveis,

Tabela 5.2. A transio entre os nveis feita de forma que haja o mnimo de haveamento

possvel, visando a reduo de perdas por omutao.

Uma forma alternativa de reduzir a quantidade de fontes dessa estrutura pode ser vista
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 114

Tabela 5.2: Estados de omutao utilizados na lgi a de a ionamento

Sa1 Sa2 Sa3 Sa4 Sa5 Sa6 Sa7 Sa8 Tenso na arga
1 1 0 0 1 0 0 0 Vcc
0 1 0 0 1 0 1 0 Vcc /2
0 0 1 0 1 0 0 1 Vcc /2
0 0 1 1 1 0 0 0 0
1 1 0 0 0 1 0 0 0
0 1 0 0 0 1 1 0 Vcc /2
0 0 1 0 0 1 0 1 Vcc /2
0 0 1 1 0 1 0 0 Vcc

na Fig. 5.5. No entanto, o uxo de orrente no ponto entral dos apa itores faz om que

haja uma os ilao desbalan eando as tenses nos apa itores.

Sa1 Sb1 Sc1


Sa6 C1 Sb6 C3 Sc6 C5
Sa7 Sa2 Sb7 Sb2 Sc7 Sc2
n A n B n C
Vcc O Vcc O Vcc O

C2 Sa8 Sa3 C4 Sb8 Sb3 C6 Sc8 Sc3


Sa5 Sb5 Sc5
Sa4 Sb4 Sc4

Figura 5.5: Estrutura trifsi a HB-ANPC om trs fontes de tenso

Nas Figs 5.3 e 5.4 que representam os modos de operao nos semi- i los positivo e

negativo, per ebe-se que durante o semi- i lo positivo quando apli ado o nvel de tenso

+Vcc /2 a orrente ir ula do ponto entral das fontes em direo a arga. Em ontra-partida

no semi- i lo negativo quando apli ado o nvel de tenso Vcc /2, a orrente ui no sentido

inverso. Ao substituir as fontes de tenses por apa itores, no semi- i lo positivo a orrente

que ui do ponto entral em direo a arga faz om que C1 arregue e C2 des arregue, j

no semi- i lo negativo, a orrente que ui da arga ao ponto entral do barramento faz om

que C1 des arregue e C2 arregue. A os ilao de tenso retratada na Fig. 5.6 em um

intervalo de um i lo da tenso de sada.

Para evitar essas os ilaes, a utilizao de uma t ni a ontrole dessas tenses ne es-

srio.
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 115

Amplitude
v
C1

v C2

0 0,5 1 Ciclo (60 Hz)

Figura 5.6: Os ilao das tenses dos apa itores do inversor da Fig 5.5

5.2.2 Anlise Quantitativa

Para quanti ar a variao de tenso sofrida pelos apa itores do barramento, deve-se de-

terminar a orrente mdia iC que ir ula em ada apa itor durante meio- i lo de operao

do inversor. Desse modo, iC expressa em funo das orrentes de arga (il ) e da fonte de

entrada (if ), visto que as expresses dessas orrentes podem ser fa ilmente en ontradas.

A orrente de arga pode ser expressa por:

ma Vf
il = sen(t + ) (5.1)
R 2 + l 2

onde: ma - ndi e de modulao em amplitude;

Vf - tenso da fonte de entrada;

R - resistn ia da arga;

l - reatn ia do indutor da arga.

Utilizando o prin pio de onservao de energia e aps algumas manipulaes algbri as

e trigonomtri as pode-se obter a seguinte expresso para a orrente da fonte:

cos(2t)
if = (5.2)
2

ma 2 Vf
onde: = ;
R 2 + l 2
Cada semi- i lo da tenso de sada do inversor divido em trs intervalos, onde a orrente

nos apa itores assume diferentes valores:

 
Intervalo 1: 0 iC = if
6
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 116

 
5
Intervalo 2: iC = il if
6 6
 
5
Intervalo 3: iC = if
6

Cal ulando o valor mdio de iC para os trs intervalos, obtm-se:

!
1 3 3
Intervalo 1: iC =
2 4
!
3 3 1 3 3
Intervalo 2: iC =
2ma 2 8
!
1 3 3
Intervalo 3: iC =
2 4

Atravs dos valores mdios obtidos para os trs intervalos, pode-se expressar iC para

meio- i lo de operao do inversor, omo:

Vf
0, 55ma 0, 44m2a

iC = (5.3)
|Zl |

onde, |Zl | o mdulo da impedn ia da arga.

A variao de tenso no apa itor pode ser rela ionada om iC do seguinte modo:

iC
VC = Tm (5.4)
C

onde Tm o perodo de meio- i lo da tenso de sada.

Substituindo (5.3) em (5.4) hega-se a

Vf
0, 55ma 0, 44m2a

VC = (5.5)
120C|Zl|

Per ebe-se que a varivel ma exer e um pequena inun ia em iC e onsequentemente

em VC .
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 117

5.3 Inversor Hbrido de Cin o Nveis baseado nas Topo-


logias Meia-Ponte e ANPC/Capa itor Flutuante
A topologia proposta nesta seo ilustrada na Fig. 5.7, denominda de inversor hbrido de

in o nveis baseada nas topologias meia-ponte e ANPC/ apa itor utuante - HB-ANPC/FC.

Onde um ter eiro apa itor one tado em paralelo om a lula ativa (Sa7 e Sa8 ), visando

melhorar ontrole das tenses nos apa itores. Esta on epo foi empregada em diversas

topologias (Oh et al., 2006), mas no na estrutura que aqui se en ontra. O brao trs nveis

da topologia proposta pode ser onsiderado omo um misto do inversor ANPC e do inversor

a apa itores utuantes.

Sa1 Sb1 Sc1


Sa6 C1 Sb6 C4 Sc6 C7
Sa7 Sa2 Sb7 Sb2 Sc7 Sc2
n C3 A n C6 B n C9 C
Vcc O Vcc O Vcc O

C2 Sa8 Sa3 C5 Sb8 Sb3 C8 Sc8 Sc3


Sa5 Sb5 Sc5
Sa4 Sb4 Sc4

Figura 5.7: Conversor proposto om lula ANPC/ apa itor utuante

5.3.1 Modos de operao

Considerando C1 = C2 = C3 = C . Os modos de operao para uma fase so ilustrados na

Fig 5.8. Supe-se que o valor ideal da tenso vC3 +Vcc /2, embora, na prti a haja uma

os ilao em torno desse valor. Pode-se notar que a onduo simultnea das haves Sa1 e

Sa7 , Sa2 e Sa3 , Sa4 e Sa8 , Sa7 e Sa8 so operaes proibidas para evitar urto- ir uito nos

apa itores.

Similar ao ir uito da Fig. 5.3(a), quando Sa1 a ionado, a fase A one tada ao lado

positivo do barramento om o valor de +Vcc . No entanto, no modo 1 da Fig. 5.8(a), alm

das haves Sa1 , Sa2 e Sa5 serem a ionadas, a have Sa8 tambm a ionada de modo a pr o

apa itor C3 em paralelo om C1 . Como na Fig. 5.3(b), +Vcc /2 apli ado bloqueando Sa1 ,
a ionando Sa7 enquanto se mantm Sa2 em estado de onduo, porm agora Sa4 tambm

a ionada de forma a pr C3 em paralelo om C2 . Outra possibilidade de obter o nvel

+Vcc /2 dada na Fig. 5.8( ), denindo o modo 3. Neste aso a have Sa1 a ionada, alm

das haves Sa3 , Sa5 e Sa8 da Fig. 5.3( ), fazendo om que C3 que novamente em paralelo
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 118

om C1 . O nvel 0, obtido ligando Sa3 , Sa4 , Sa5 , alm da have Sa7 , pondo C3 em paralelo

om C2 , modo 4, Fig. 5.8(d).

No semi- i lo negativo, esses quatro modos tambm so apli ados, sendo que agora

tm-se que Sa6 a ionada, enquanto Sa5 bloqueada

Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(a) (b)

Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
( ) (d)

Figura 5.8: Modos de operao da estrutura HB-ANPC/FC

Em omparao om o inversor da Fig. 5.2, a estrutura proposta tambm possui oito

estados de haveamento, apli ando os mesmos in o nveis de tenso arga, diferen iando

apenas nos estados apli ados, j que uma have a mais a ionada por estado.

Pela des rio do modo de operao, per ebe-se que o apa itor C3 a ada estado de

omutao, ora  a em paralelo om C1 , ora  a em paralelo om C2 de forma alternada. No

entanto, no  a eviden iado de que forma a atuao de C3 preponderante para diminuio


das os ilaes de tenso de C1 e C2 . Na Fig. 5.9, so ilustrados os estados transitrios que

o orrem na mudana entre os modos 1, 2, 3 e 4, eviden iando o omportamento da orrente

transitria representada por linhas tra ejadas, em ada elemento do ir uito.

Na mudana do modo 1 para o modo 2, Fig. 5.9(a), C3 que antes estava em paralelo om

C1 (modo 1) passa a  ar em paralelo om C2 (modo 2). Como no modo 1, vC1 = vC3 > vC2
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 119

Tabela 5.3: Estados de omutao utilizados na lgi a de a ionamento do inversor


HB-ANPC/FC

Sa1 Sa2 Sa3 Sa4 Sa5 Sa6 Sa7 Sa8 Tenso na arga
1 1 0 0 1 0 0 1 Vcc
0 1 0 1 1 0 1 0 Vcc /2
1 0 1 0 1 0 0 1 Vcc /2
0 0 1 1 1 0 1 0 0
1 1 0 0 0 1 0 1 0
0 1 0 1 0 1 1 0 Vcc /2
1 0 1 0 0 1 0 1 Vcc /2
0 0 1 1 0 1 1 0 Vcc

Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(a) (b)

Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n A n A
Vcc O C3 Vcc O C3
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
( ) (d)

Figura 5.9: Estados transitrios no semi- i lo positivo

omo ilustrado na Fig. 5.10, o orre um pi o de orrente passando por C3 em direo ao

ponto entral do barramento fazendo om que vC2 aumente e vC1 diminua, e este pro esso

o orre at que vC3 atinja o valor de vC2 . Na mudana do modo 2 para o modo 1, Fig. 5.9(b),

C3 volta a  ar em paralelo om C1 . Como no modo 2, vC1 > vC2 = vC3 , h um pi o de

orrente passando por C3 em direo ao ponto entral do barramento fazendo om que vC2
aumente e vC1 diminua, at que vC3 se torne igual a vC1 . As permutas do modo 3 para o

modo 4 e do modo 4 para o modo 3, o orre de forma similar om se pode ver nas Figs. 5.9( )
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 120

e 5.9(d).

v
C1

v C3

v
C2
2 2 1 1 1 2 2 2 1 1 1 2

Figura 5.10: Variao das tenses: vC1 , vC2 e vC3

Como j era esperado, os pi os de orrente o asionado pela variao de tenso experi-

mentada pelos apa itores, possuem valores elevados dependendo da arga alimentada. Para

limitar essa elevao de orrente, um pequeno indutor one tado ao ponto neutro omo

ilustrado na Fig. 5.11.

Observando a Fig. 5.10 que ilustra a variao de tenso dos trs apa itores C1 , C2 e C3 ,
repara-se que no modo 2 quando apli ado o nvel de tenso +Vcc /2 o orre o desbalan eamento
das tenses vC1 e vC2 da mesma forma que d-se no inversor da Fig. 5.2, entretanto este

desbalan eamento orrigido atravs de C3 logo em seguida, ao retornar ao modo 1.

At o momento, onsiderou-se apenas C1 = C2 = C3 , omo a orrente em C3 duas

vezes maior que a orrente nos apa itores C1 e C2 , onsequentemente a variao de tenso

de vC3 duas vezes maior que as variaes de vC1 e vC2 . Isso impli a que ao nal de ada

estado transitrio, vC1 sempre  a om um valor maior que vC2 . Uma forma de aprimorar

o ontrole da tenso utilizar C3 = 2C1 = 2C2 , om isso ao nal do transitrio do modo

de operao 2 para o modo de operao 1, tem-se que vC1 = vC2 = vC3 eliminando o estado

transitrio do modo 1 para o modo 2, omo ilustrado na Fig. 5.12.

Sa1 Sb1 Sc1


Sa6 C1 Sb6 C4 Sc6 C7
Sa7 Sa2 Sb7 Sb2 Sc7 Sc2
n C3 A n C6 B n C9 C
Vcc O
L Vcc O
L Vcc O
L
C2 Sa8 Sa3 C5 Sb8 Sb3 C8 Sc8 Sc3
Sa5 Sb5 Sc5
Sa4 Sb4 Sc4

Figura 5.11: Conversor HB-ANPC/FC om indutn ias


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 121

v
C1

vC3

v
C2
2 2 1 1 2 1 2 1

Figura 5.12: Variao das tenses: vC1 , vC2 e vC3 om C3 = 2C1 = 2C2

5.3.2 Anlise Quantitativa

Variao das tenses dos apa itores

Como observado anteriormente, as variaes nas tenses dos apa itores vc1 , vc2 e vc3 o orrem
nos modos de operaes 2 e 3, havendo o reequilbrio dessas tenses nas transies para os

modos subsequentes. Os ir uitos equivalentes dos modos de operao 2 e 3 so ilustrados

na Fig. 5.13.

C1 C1 C3

Vcc O Vcc O

C2 C3 Zl C2 Zl

(a) (b)

Figura 5.13: Cir uitos equivalentes dos modos 2 e 3

Nessas guras, per ebe-se que nos dois modos, a orrente que alimenta a arga formada

pela orrente que sai do ponto entral do barramento apa itivo adi ionada da orrente que

ir ula por C3 . Logo:

il = iC1 + iC2 + iC3 (5.6)


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 122

Como C3 = 2C1 = 2C2 , a equao (5.6) pode ser rees rita omo:

il = iC + iC + 2iC il = 4iC (5.7)

A ondulao de tenso no apa itor VC diretamente propor ional variao de arga

no mesmo e inversamente propor ional apa itn ia, logo:

QC = CVC (5.8)

Podendo expressar tambm a variao de arga do apa itor em funo da orrente:

QC = iC TS (5.9)

onde TS o perodo de haveamento do onversor.

Substituindo (5.9) em (5.8), tem-se:

iC
iC TS = CVC VC = TS (5.10)
C

Expressando a variao de tenso do apa itor em funo da orrente de arga do inver-

sor, substituindo (5.7) em (5.10), hega-se a:

il
VC = TS (5.11)
4C

Por m, a variao de tenso entre os apa itores do barramento C1 e C2 pode ser

expressa omo:

 
il il
VC12 = VC1 VC2 = TS TS
4C 4C
il il
VC1 V0 (VC2 V0 ) = TS + TS
4C 4C

il
VC12 = TS (5.12)
2C
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 123

Corrente mxima no indutor auxiliar

Para obteno da orrente mxima no indutor posi ionado no ponto entral do barramento,

deve-se analisar os estados transitrios que o orrem na mudana dos modos de operao.

Na Fig. 5.9, possvel notar que a orrente transitria ausada pelas diferenas de tenses

de C1 , C2 e C3 no semi- i lo positivo, sempre ir ula por C3 entrando no ponto entral do

barramento, de forma a arregar C2 e des arregar C1 . Alm disso, a orrente transitria no

"vista"pela arga, podendo desprez-la nesta anlise. O ir uito equivalente em um dos

estados transitrio, pode ser visto na Fig. 5.14.

C1 C3
L
Vcc O Zl

C2

Figura 5.14: Cir uito equivalente na mudana do modo 2 para o modo 1

No instante logo aps a mudana do modo 2 para o modo 1, a tenso em C3 a mesma

que em C2 , om isso gera-se uma diferena de poten ial de V entre C1 e C3 . Apli ando

Leis de Kir hho no ir uito, pode-se es rever a seguinte equao:

vC3 + vRC3 + vL + vRL + vC1 + vRC1 = 0 (5.13)

Substituindo as equaes de vL e vC , tem-se.

t t
di 1 1
Z Z
L + idt + V0 + idt + V0 + Req i = 0
dt C3 0 C1 0

onde Req = RC1 + RC3 + RL ;

Aps algumas manipulaes algbri as, obtm-se a seguinte equao diferen ial de 2
a

ordem:
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 124

d2 i Req di 1
 
1 1
+ + + i=0
dt2 L dt L 2C1 C3

Uma abordagem lssi a admitir que v = Aest , onde A e S so onstantes, portanto:

 
2 st Req A 1 1
As e + Asest + + est = 0
L L 2C1 C3

  
st 2 Req 1 1 1
Ae s + s+ + =0 (5.14)
L L 2C1 C3
 
2 Req 1 1 1
A equao (5.14) s pode ser satisfeita para todo t se A = 0 ou s + s+ + =
L L 2C1 C3
0, logo:

 
2Req 1 1 1
s + s+ + =0 (5.15)
L L 2C1 C3

A equao (5.15) denominada de equao ara tersti a do ir uito RLC e suas razes

determinam o arter matemti o de i(t). As duas razes da equao so:

s 2  
Req Req 1 1 1
s1 = + + (5.16)
2L 2L L 2C1 C3

s 2  
Req Req 1 1 1
s2 = + (5.17)
2L 2L L 2C1 C3

Usando uma notao de ampla utilizao na literatura, (5.16) e (5.17) podem ser repre-

sentadas omo:

p
s1 = + 2 0 2 (5.18)

p
s1 = 2 0 2 (5.19)
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 125

onde

Req
= (5.20)
2L

s  
1 1 1
0 = + (5.21)
L 2C1 C3

As equaes (5.20) e (5.21) so onhe idas omo Frequn ia de Neper e Frequn ia de

Ressonn ia, respe tivamente.

Para o aso parti ular em que C3 = 2C1 , (5.21) pode ser simpli ada omo

2
0 = (5.22)
2LC3

ou ainda

1
0 = (5.23)
LC1

A natureza das razes s1 e s2 depende dos valores de e 0 . H trs resultados possveis.

Primeiro, se 0 < , ambas as razes so distintas e diz-se a resposta em orrente supe-

ramorte ida. Se 0 > , ambas as razes so omplexas e onjugadas uma a outra. Nessa

situao, diz-se que a resposta subamorte ida. O ter eiro resultado possvel se 0 = .
Nesse aso, s1 e s2 so reais e iguais e a resposta em orrente denominada de riti amente

amorte ida. Para esse trs asos, tem-se:

C1 R 2
0 < L < (5.24)
4
C1 R 2
0 = L = (5.25)
4
C1 R 2
0 > L > (5.26)
4

A resposta subamorte ida possui um arter os ilatrio no qual diminui exponen ial-

mente. Esse omportamento os ilatrio provo ado pelos elementos armazenadores de ener-

gia presentes no ir uito, no permite ou di ulta a equalizao das tenses dos apa itores
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 126

do barramento, impedindo que o inversor opere de modo adequado. Em funo disso, o on-

versor deve ser projetado para operar no modo superamorte ido ou riti amente amorte ido,

sendo este ltimo o pior aso em termos de pi o de orrente sofrida pelo indutor.

A expresso da orrente durante a resposta riti amente amorte ida representada por:

i(t) = D1 tet + D2 et (5.27)

Substituindo ondies ini iais do ir uito i(0+ ) = 0 e di/dt(0+ ) = V /L em (5.27),

hega-se a:

V t
i(t) = te (5.28)
L

Representando R em funo de L e C, tem-se:

r
L
R=2 (5.29)
C

Simpli ando utilizando (5.29), obtm-se a equao (5.30)

p
2 L/C 1
= = (5.30)
2L LC

Para a har o ponto de mxima orrente, efetua-se a derivada da expresso de i(t) = 0,


resolvendo em seguida a equao para o tempo t, portanto:

V  t 
i (t) = e + t et ()
L

V  t 
0= e tet
L

0 = 1 t

1
t= (5.31)

Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 127

logo

1 2L
t= = = LC (5.32)
R

Determinando imax substituindo (5.32) em (5.28), hega-se a:

1


( LC )
V LC
imax = LCe
L

r
V C
imax = (5.33)
e L

Substituindo (5.12) em (5.33), determina-se imax em funo da orrente de arga il do

inversor:

il Ts
imax = (5.34)
2e LC

5.4 Inversor Hbrido de Cin o Nveis baseado nas Topo-


logias Meia-Ponte e ANPC/Fonte Flutuante
A topologia proposta nesta seo ilustrada na Fig. 5.15, denominada de inversor hbrido

de in o nveis baseada nas topologias meia-ponte e ANPC/fonte utuante - HB-ANPC/FS.

Onde o apa itor C3 da topologia da Fig. 5.7, substitudo por uma fonte de tenso om

metade do valor da fonte utilizada nesta topologia. Os apa itores C1 e C2 no so mais

one tados em uma fonte de tenso xa. Para efeito de simpli ao da anlise, ser onsi-

derada a verso monofsi a do inversor.

Sa1 Sb1 Sc1


Sa6 C1 Sb6 C4 Sc6 C7
Sa7 Sa2 Sb7 Sb2 Sc7 Sc2
Vcc A Vcc B Vcc C
n O
2
n O
2
n O
2
C2 Sa8 Sa3 C5 Sb8 Sb3 C8 Sc8 Sc3
Sa5 Sb5 Sc5
Sa4 Sb4 Sc4

Figura 5.15: Conversor om lula ANPC/fonte utuante


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 128

5.4.1 Modos de Operao

Considerando C1 = C2 = C , os modos de operao para uma fase so ilustrados na Fig 5.16.


Pode-se notar que a onduo simultnea das haves Sa1 e Sa7 , Sa2 e Sa3 , Sa4 e Sa8 , Sa7 e

Sa8 so operaes proibidas para evitar urto- ir uito nos apa itores.

O haveamento do inversor da Fig. 5.15 idnti o ao haveamento do inversor da Fig.

5.7, alterando apenas o omportamento da orrente no ir uito e a forma omo as tenses de

C1 e C2 so desbalan eadas e restabele idas. Para todos os modos aqui expostos, a have Sa5
mantida ligada, enquanto Sa6 mantida desligada, ara terizando o semi- i lo positivo.

No modo 1, quando as haves Sa2 e Sa8 so ligadas, a tenso do apa itor vC2 somada om

a tenso da fonte, fazendo om que a tenso apli ada arga seja igual a +Vcc , Fig. 5.16(a).

Ento a orrente de arga ui atravs da fonte e de C2 , des arregando o apa itor. Alm disso,

Sa1 tambm a ionada one tando a fonte em paralelo om C1 , evitando uxo de orrente

nesse apa itor durante o intervalo. Como ilustrado na Fig. 5.16(b), o inversor apli a +Vcc /2
arga, a ionando as haves Sa2 , Sa4 e Sa7 enquanto todas as outras haves permane em

abertas. Neste momento, a fonte posta paralelo om C2 e omo vC2 < +Vcc /2, C2 arrega

atravs de Sa7 e Da4 . No modo 3, o inversor tambm apli a +Vcc /2 arga, Fig. 5.16( ).

Neste aso, a have Sa2 desligada e Sa3 a ionada, juntamente om Sa1 e Sa8 . A orrente de

arga ui des arregando C2 e no h orrente uindo em C1 uma vez que a fonte en ontra-se

em paralelo. No modo 4, o nvel 0 de tenso obtido a ionando Sa3 , Sa4 e Sa7 , Fig. 5.16(d).

Como vC2 < +Vcc /2, C2 arrega pela onduo de Sa7 e Da4 . No semi- i lo negativo, esses

quatro modos tambm so apli ados, a ionando Sa6 e bloqueando Sa5 .

Per ebe-se que a fonte one tada em paralelo de forma alternada om C1 ou C2

medida que vo sendo realizados os modos de operao. Durante o semi- i lo positivo vC1
no se altera, visto que no h orrente uindo atravs de C1 . Comportamento anlogo

o orre om C2 no semi- i lo negativo.

Da mesma forma que o inversor proposto na seo anterior, apenas oito estados so

efetivamente utilizados de a ordo om a lgi a adotada para obteno da tenso de sada

om in o nveis, esses estados so os mesmos apresentados na Tabela 5.2.

Como foi visto anteriormente, nos modos de operao 1 e 3, a orrente de arga ui

pela apa itn ia C2 , fazendo om que sua tenso diminua nesses intervalos. Logo aps a
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 129

Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n Vcc A n Vcc A
O 2 O 2
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
(a) (b)

Sa1 Sa1
Sa6 C1 Sa6 C1
Sa7 Sa2 Sa7 Sa2
n Vcc A n C3 Vcc A
O 2 O 2
C2 Sa8 Sa3 C2 Sa8 Sa3
Sa5 Sa5
Sa4 Sa4
( ) (d)

Figura 5.16: Modos de operao da estrutura HB-ANPC/FS

transio dos modos 1 e 3 para os modos 2 e 4, onde a fonte de tenso  a em paralelo om

C2 , omo vC2 < +Vcc /2, essa diferena de tenso provo a uma orrente elevada "vista"pelas

haves e a fonte de tenso, sendo ne essrio o uso de um pequeno indutor para limitar este

efeito omo pode ser visualizado na Fig. 5.17.

Sa1 Sb1 Sc1


Sa6 C1 Sb6 C4 Sc6 C7
Sa7 Sa2 Sb7 Sb2 Sc7 Sc2
Vcc A Vcc B Vcc C
n O
2
n O
2
n O
2
L L L
C2 Sa8 Sa3 C5 Sb8 Sb3 C8 Sc8 Sc3
Sa5 Sb5 Sc5
Sa4 Sb4 Sc4

Figura 5.17: Conversor HB-ANPC/FS om indutn ias

5.4.2 Anlise Quantitativa

Variao das tenses dos apa itores

Os ir uitos equivalentes dos modos 1 e 3 em que o orre o desbalan eamento de C2 , podem

ser observados na Fig. 5.18.


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 130

Vcc Zl Vcc
2 C2 2
Zl

C2

(a) (b)

Figura 5.18: Cir uitos equivalentes dos modos 1 e 3 da estrutura HB-ANPC/FS

Seguindo os mesmos passos utilizados para determinar VC da topologia HB-ANPC/FC,

hega-se a seguinte equao:

iC
VC = TS (5.35)
C

Nas Fig. 5.18, per ebe-se nos dois modos que a orrente que ir ula por C2 igual a

orrente de arga il , logo:

il
VC12 = TS (5.36)
C

Pela anlise feita at aqui, foi visto que no inversor HB-ANPC/FC, h desbalan eamento

simultneo de C1 e C2 . Enquanto que no inversor HB-ANPC/FS, apenas um dos apa itores

sofre variao de tenso por vez, C2 no semi- i lo positivo e C1 no semi- i lo negativo. En-

tretanto, defrontando as equaes (5.11) e (5.36), onstata-se que vC do primeiro inversor,

metade do valor vC do segundo inversor. Isto se deve ao fato de que, na topologia HB-

ANPC/FC, a orrente que ui atravs dos apa itores do barramento 1/4 da orrente de

arga. J na topologia HB-ANPC/FS, a orrente que ui pelos apa itores igual orrente

de arga.

Corrente mxima no indutor auxiliar

Para obteno da orrente mxima no indutor posi ionado no ponto entral do barramento,

deve-se analisar os modos 2 e 4 em que a fonte de tenso alimenta a arga e restabele e a

tenso de C2 . Na Fig. 5.19, so ilustrados os ir uitos equivalentes dos modos 2 e 4, onde


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 131

desprezando a arga, torna-se um iru ito RLC em srie. As linhas tra ejadas representam

as orrentes transitrias o asionadas devido a diferena de tenso entre a fonte e C2 logo

aps as mudanas dos modos de operaes.

L
L Vcc
2
Vcc
Zl C2
2
C2
Zl
(a) (b)

Figura 5.19: Cir uitos equivalentes dos modos 2 e 4 da estrutura HB-ANPC/FS

Da anlise feita anteriormente para o ir uito RLC srie, na Eq. (5.33) foi visto que

imax diretamente propor ional a diferena de poten ial (v ) sobre o indutor. Substituindo

portanto, (5.36) em (5.33), obtem-se:

il Ts
imax = (5.37)
e LC

Comparando as equaes (5.34) e (5.37) onstata-se que o indutor do segundo inversor

proposto, submetido a uma orrente duas vezes maior que o primeiro, de orrente da v
maior no qual o indutor submetido.

Este inversor tambm, s opera satisfatoriamente nos regimes superamorte ido e riti-

amente amorte ido, pois havendo orrente remanes ente devido ao regime subamorte ido

ao nal dos modos 2 e 4, esta orrente ir ular por C1 des arregando-o, devido nova

ongurao das haves nos modos 1 e 3.

5.5 Estratgia PWM


O ontrole das estruturas propostas foi implementada usando a estratgia hbrida a qual

des rita nesta seo.

A estratgia PWM baseada em portadoras (CB-PWM - Carrier Based - PWM), estando


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 132

estas dispostas em nveis. As diferenas entre as tenses de refern ia e os nveis de tenso do

barramento . . so utilizados para l ulo dos tempos de onduo das haves do inversor.

Para implementao do PWM hbrido, as tenses de refern ia va , vb e vc pre isam ser

modi adas para garantir as mesmas vantagens da modulao vetorial. Ento as tenses de

refern ia modi adas va , vb e vc podem ser denidas a partir das trs tenses senoidais

de refern ias (va , vb vc )



e omo segue:


va = va + v (5.38)


vb = vb + v (5.39)


vc = vc + v (5.40)

onde v a tenso de sequn ia zero, ou tenso homopolar.

Observa-se que as Eqs. (5.38) - (5.40) no podem ser resolvidas se v no for obtido. A

tenso v pode ser al ulada levando em onta o fator de distribuio de roda livre () omo
segue:

E
v = Pmin (1 )( Pmax ) (5.41)
4
onde Pmax = maxP e Pmin = minP ; om P = {Pa , Pb , Pc }

Os valores Pa , Pb e Pc medem a diferena entre os nveis e a orrespondente senoide de

refern ia em um erto instante da modulao, omo pode ser visto na Fig. 5.20.

+E/2
va Pa vb vc
+E/4

0
Pb

-E/4
Pc
-E/2

Figura 5.20: Denio de Pa , Pb e Pc em um inversor de 5-nveis.


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 133

As variveis Pa , Pb e Pc podem ser determinadas onsiderando-se que ada nvel do

inversor representado por uma linha horizontal que limita as senoides de refern ia va , vb
e vc . Os valores desses nveis so dados por

1 k1
Eixo(k) = ( )E (5.42)
2 4
om k = 1, 2, 3, 4, 5

Determinado os valores dos eixos, al ula-se Pa , Pb e Pc da seguinte forma


Se (Eixo(k)) > vx > Eixo(k + 1), ento, px = eixo(k) vx (5.43)

om k = 1, 2, 3, 4, 5 e x = a, b, c.

Com isso pode se determinar os tempos de a ionamento das haves Ta , Tb e Tc

Px
Tj = E
Ts (5.44)
4

Tx = Ts Tj (5.45)

om j = 1, 2, 3 e x = a, b, c.

5.6 Cara tersti as Gerais


Nesta seo sero abordadas algumas ara tersti as dos onversores HB-ANPC/FC, HB-

ANPC/FS e do onversor HB-ANPC utilizando apenas uma fonte por fase. Ser feito um

estudo omparativo, onde os seguintes aspe tos sero onsiderados: os ilao da tenso dos

apa itores; seleo da indutn ia auxiliar; orrente mxima nas haves e perdas. Por m,

dada uma tabela, omo forma de fa ilitar a visualizao das prin ipais ara tersti as e

diferenas dos onversores.

5.6.1 Os ilao das tenses dos apa itores

Na Fig. 5.21, ilustrado o gr o ontendo as os ilaes dos apa itores das trs topologias

em funo do valor da apa itn ia utilizada. Este gr o foi obtido utilizando as equaes
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 134

(5.5), (5.12) e (5.36) onsiderando os seguintes parmetros: Fonte de alimentao 200 V;

orrente de arga 10 A; frequn ia de haveamento 5 kHz e ndi e de modulao igual a 0, 9.

140
HBANPC
HBANPC/FC
HBANPC/FS
120

100

80
vC

60

40

20

0
100 200 300 400 500 600 700 800 900 1000
C ( F)

Figura 5.21: Os ilao da tenso dos apa iotres das trs topologias estudadas

Notadamente, a e in ia das topologias propostas em relao as os ilaes das tenses

se d, sobretudo, para pequenas apa itn ias, om a topologia HB-ANPC/FC apresentando

a melhor resposta dentre elas. Deve-se levar em onsiderao que uma maneira de diminuir

a ondulao das tenses aumentando a frequn ia de haveamento, elevando no entanto as

perdas por haveamento.

5.6.2 Seleo da indutn ia auxiliar

Como demonstrado anteriormente, a seleo dos indutores auxiliares deve ser realizada de

forma que o ir uito RLC trabalhe sob o regime riti amente amorte ido ou superamorte ido,

ou seja:

CR2
L (5.46)
4

No inversor HB-ANPC/FC, o ir uito no estado transitrio formado por duas apa i-


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 135

tn ias, duas haves e a indutn ia, logo, a resistn ia do ir uito RLC dada por:

R = 2RC + 2RS + RL (5.47)

onde RC a resistn ia do apa itor, RS a resistn ia das haves e RL a resistn ia do

indutor.

Os valores das resistn ias dos apa itores e das haves foram obtidos nos manuais dos

fabri antes. Foi utilizado um apa itor de 220F da mar a EPCOS uja resistn ia de

aproximadamente 0, 06. J as haves utilizadas, foram IGBTs da SEMIKRON modelo

SKM 50GB 123D uja resistn ia de 22m. O indutor usado om valor 1F , foi projetado
em laboratrio possuindo uma resistn ia de 0, 015 aproximadamente.

No inversor HB-ANPC/FS, o ir uito no estado transitrio formado por uma apa i-

tn ia, duas haves e a indutn ia, om isso, a resistn ia expressa omo:

R = RC + 2RS + RL (5.48)

Substituindo os valores das resistn ias nas equaes, possvel obter uma faixa per-

missvel de valores de indutn ia em funo dos apa itores empregados nos inversores. Na

Fig. 5.22, observa-se alguns valores de indutn ia para os dois inversores. Os indutores

possuem valores muito baixos, de orrente do baixo valor da resistn ia do ir uito RLC.

Aumentando os valores dos apa itores, possibilita tambm empregar indutores om valores

maiores, no entanto, perde-se um pou o da vantagem das topologias que reside no fato de

poder operar om omponentes passivos de baixo valor e onsequentemente menor tamanho

fsi o. Os indutores que devem ser utilizados, devem possuir valores menores ou iguais s

retas plotadas.

5.6.3 Corrente mxima nas haves

Na Fig. 5.23, ilustrada a orrente mxima que as haves dos onversores onduzir, quando

imposta uma determinada orrente de arga. Para obteno desses valores utilizou-se uma

frequn ia de haveamento de 5 kHz, apa itor de 220F e indutn ia de 1H .


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 136

9
HBANPC/FC
HBANPC/FS
8

6
L ( H)

0
100 200 300 400 500 600 700 800 900 1000
C ( F)

Figura 5.22: Valores de indutn ias permitidos em funo dos apa itores utilizados

160
HBANPC/FC
HBANPC/FS
140

120

100
Imax(A)

80

60

40

20

0
5 10 15 20 25 30
Il(A)

Figura 5.23: Corrente mxima nas haves dos inversores propostos


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 137

A orrente mxima do inversor HB-ANPC/FC er a de metade da orrente mxima do

inversor HB-ANPC/FS, omo j havia sido expli itado em (5.34) e (5.37). Como a orrente

mxima inversamente propor ional frequn ia de haveamento e aos omponentes passi-

vos dos inversores, h a possibilidade de manipulao desses parmetros, para equiparao

dos valores obtidos nos dois inversores.

5.6.4 Perdas

Em termos de perdas nos inversores, foi feito um estudo omparativo entre a topologia pro-

posta por (Silva et al., 2011) e as topologias propostas neste trabalho: HB-ANPC/FC e

HB-ANPC/FS. Alm das perdas totais em ada onversor, foi analisado tambm a distribui-

o das perdas em ada dispositivo. Este estudo foi realizado utilizando 200V omo tenso

de barramento, frequn ia de haveamento de 5kHz e uma arga omposta de um resistor

R = 25 e uma indutn ia L = 7mH .

Investigou-se a distribuio de perdas apenas nas haves: Sa1 , Sa2 , Sa6 e Sa7 , uma vez

que as perdas destas, so iguais respe tivamente s perdas das haves: Sa4 , Sa3 , Sa5 e Sa8 .

Observando as perdas por haveamento, nota-se que Sa1 e Sa7 possuem maiores perdas

que as haves Sa2 e Sa6 , pois as haves Sa1 e Sa7 operam na frequn ia da portadora, enquanto
que as haves Sa2 e Sa6 operam em baixa frequn ia.

Analisando as perdas por onduo, per ebe-se que as perdas nas haves Sa2 e Sa6
possuem valores prximos para as trs topologias estudadas, omportamento esse que no

pode ser observado nas haves Sa1 e Sa7 .

A have Sa1 apresenta menores perdas por onduo e haveamento na topologia HB-

ANPC/FS, enquanto que para o inversor HB-ANPC/FC possui as maiores perdas tanto

por onduo quanto por haveamento. Isso o orre em virtude da have Sa1 no onduzir

orrente no semi- i lo positivo da topologia HB-ANPC/FS, diferentemente da topologia HB-

ANPC/FC que alm de onduzir orrente nos modos de operaes 2 e 3, onduz uma orrente

mais elevada nas transies do modo 2 para o modo 1 e do modo 4 para o modo 3.

A have Sa7 possui maiores perdas por onduo e por haveamento na ongurao

HB-ANPC/FS e menores perdas na ongurao HB-ANPC/FC tanto por onduo quanto


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 138

por haveamento. No inversor HB-ANPC/FS, Sa7 sempre onduz a orrente de arga, alm

de onduzir uma sobre orrente no modo de operao 2 quando vC2 < Vcc . J na topologia

HB-ANPC/FC, a have Sa7 onduz apenas 1/4 da orrente de arga onsiderando que C3 =
2C1 = 2C2 .

Com relao as perdas totais, Fig. 5.26, o onversor proposto por (Silva et al., 2011)

apresenta menores perdas totais que os inversores propostos neste trabalho, uma vez que este

no possui omponentes passivos e tambm no apresenta sobre orrentes nos dispositivos e

determinados instantes.

Figura 5.24: Distribuio da perdas por haveamento

Figura 5.25: Distribuio das perdas por onduo

Na Tabela 5.4 exposta as prin ipais ara tersti as das onguraes propostas neste

trabalho e da ongurao proposta por (Silva et al., 2011) utilizando trs e seis fontes de

tenso, onde  am melhor eviden iadas as diferenas entre elas.


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 139

Figura 5.26: Perdas totais dos onversores

Tabela 5.4: Comparao entre os onversores de in o nveis

Fontes Componentes Tenso


Conversores vC imax
Isoladas Passivos Ne essria
Fig. 5.2 6 0 Vcc 0 il
0, 14vf
Fig. 5.5 3 6 Vcc il
120C|Z|
il il Ts
Fig. 5.11 3 12 Vcc TS
2C 2e LC
il il Ts
Fig. 5.17 3 9 Vcc /2 TS
C e LC
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 140

5.7 Resultados de simulaes


Nas Figs. 5.27 e 5.28 so ilustrados os resultados de simulao da ongurao HB-ANPC

om apa itn ias de C = 2200F e de C = 200F , respe tivamente. As formas de ondas

apresentadas nessas guras so: (a) tenso de polo e orrente de arga (b) tenso nos apa-

itores C1 e C2 e orrente na arga. Os parmetros utilizados na simulao so apresentados

na Tabela 5.5.

Nas Figs. 5.29 e 5.30 so ilustrados respe tivamente os resultados de simulao da

ongurao HB-ANPC/FC e da ongurao HB-ANPC/FS usando apa itn ias de C=


200F . As formas de ondas apresentadas nessas guras so: (a) tenso de polo e orrente

de arga (b) tenso nos apa itores C1 e C2 e orrente na arga.

Tabela 5.5: Parmetros utilizados na simulao dos onversores de in o nveis

Frequn ia de haveamento 5kHz


C1 e C2 200F e 2200F
L 7mH
L auxiliar 1H
R 25
Vcc 200V
ndi e de modulao 0, 9

5.8 Resultados Experimentais


Para veri ar a validade do inversor proposto, foi implementado um onversor om IGBTs

da SEMIKRON ontrolado por um pro essador digital de sinais (DSP) TMS320F28335.

Os parmetros utilizados para obteno dos resultados experimentais foram os mesmos da

Tabela 5.5.

Nas Figs. 5.31, 5.32 e 5.33 so ilustrados os resultados experimentais para as on-

guraes HB-ANPC, HB-ANPC/FC e HB-ANPC/FS, respe tivamente. Todas utilizando

apa itn ias de C = 200F . As formas de ondas apresentadas nessas guras so: (a)

tenso de polo e orrente de arga (b) tenso nos apa itores C1 e C2 e orrente na arga.

Tanto os resultados obtidos por meio de simulaes quanto os resultados experimen-


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 141

(a)

(b)

Figura 5.27: Congurao HB-ANPC om apa itn ias de 2200F . (a) De ima
para baixo: Tenso de polo; orrente de arga (b) De ima para baixo:
tenso nos apa itores; orrente de arga.

(a)

(b)

Figura 5.28: Congurao HB-ANPC om apa itn ias de 200F . (a) De ima
para baixo: Tenso de polo; orrente de arga (b) De ima para baixo:
tenso nos apa itores; orrente de arga.
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 142

(a)

(b)

Figura 5.29: Congurao HB-ANPC/FC om apa itn ias de 200F . (a) De


ima para baixo: Tenso de polo; orrente de arga (b) De ima para
baixo: tenso nos apa itores; orrente de arga.

tais, eviden iam a e in ia das topologias propostas quando utiliza-se pequenas apa itn-

ias. Na Fig. 5.31 per ebe-se que mesmo utilizando altos valores de apa itn ia, ainda

h os ilaes nas tenses no inversor HB-ANPC. No o orrendo este fato om os inversores

HB-ANPC/FC e HB-ANPC/FS, visto que, utilizando apa itores de 200F onsegue-se um

bom ontrole das os ilaes. Os resultados experimentais eviden iam e validam as novas

topologias propostas.

5.9 Con luses


Em (Silva et al., 2011) introduzido um onversor onde ada lula omposta de um brao

de dois nveis e um brao ANPC de trs nveis, denominado de inversor multinvel hbrido

simtri o de in o nveis baseado nas toplogias meia-ponte e ANPC - HB-ANPC. Dentre

suas vantagens, este onversor permite uma melhor distribuio das perdas de haveamento

no brao (Bru kner et al., 2005). No entanto, utiliza seis fontes de tenso independentes,

podendo-se reduzir para trs a quantidade de fontes utilizadas, Fig. 5.5, ontudo, utilizando
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 143

200

va0 (V)
0

200
0.2 0.22 0.24 0.26 0.28
10

Ia (A)
0

10
0.2 0.22 0.24 0.26 0.28

(a)
vc1, vc2 (V)

105

100

95
0.2 0.22 0.24 0.26 0.28
10
Ia (A)

10
0.2 0.22 0.24 0.26 0.28

(b)

Figura 5.30: Congurao HB-ANPC/FS om apa itn ias de 200F . (a) De


ima para baixo: Tenso de polo; orrente de arga (b) De ima para
baixo: tenso nos apa itores; orrente de arga.

(a) (b)

Figura 5.31: Congurao HB-ANPC om apa itn ias de 200F . (a) De ima
para baixo: Tenso de polo; orrente de arga (b) De ima para baixo:
tenso nos apa itores; orrente na arga.
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 144

(a) (b)

Figura 5.32: Congurao HB-ANPC/FC om apa itn ias de 200F . (a) De


ima para baixo: Tenso de polo; orrente de arga (b) De ima para
baixo: tenso nos apa itores; orrente na arga.

(a) (b)

Figura 5.33: Congurao HB-ANPC/FS om apa itn ias de 200F . (a) De


ima para baixo: Tenso de polo; orrente de arga (b) De ima para
baixo: tenso nos apa itores; orrente na arga.
Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 145

barramento apa itivo, o inversor apresenta os ilaes nas tenses dos apa itores, mesmo

usando apa itores de valores elevados. Como forma de sanar este problema proposto

neste aptulo duas topologias. A primeira delas denominada de inversor hbrido de in o

nveis baseada nas topologias meia-ponte e ANPC/ apa itor utuante - HB-ANPC/FC, um

ter eiro apa itor one tado em paralelo om a lula ativa (Sa7 e Sa8 ), para melhorar

ontrole das tenses nos apa itores. A segunda topologia denominada de inversor hbrido

de in o nveis baseada nas topologias meia-ponte e ANPC/fonte utuante - HB-ANPC/FS,

o apa itor C3 da topologia HB-ANPC/FC, substitudo por uma fonte de tenso om

metade do valor da fonte utilizada nesta.

Uma das desvantagens de ambas as solues que durante o pro esso de orreo do

desbalan eamento das tenses apa itivas origina-se pi os de orrente que podem atingir um

valor diversas vezes superior a orrente nominal das haves, omo foi visto anteriormente.

Para limitar essa elevao de orrente, um pequeno indutor one tado ao ponto entral

do barramento. A adio da indutn ia auxiliar forma juntamente om os apa itores do

barramento, um ir uito RLC srie, onde a seleo do valor da indutn ia a ser utilizada

depende do valor dos apa itores e da resistn ia do ir uito. A resistn ia presente no

ir uito advm das haves e dos prprios omponentes passivos, ou seja, uma resistn ia

muito baixa o que impli a em valores de indutn ia tambm baixos uma vez que o ir uito

deve operar no modo superamorte ido ou riti amente amorte ido. Aumentando os valores

dos apa itores, possibilita tambm empregar indutores om valores maiores, no entanto,

perde-se um pou o da vantagem das topologias de poder operar om omponentes passivos

de baixo valor e onsequentemente menor tamanho fsi o.

A variao de tenso nos apa itores da topologia HB-ANPC/FC, metade do valor

vC do inversor HB-ANPC/FS. Isto se deve ao fato de que na topologia HB-ANPC/FC, a

orrente que ui atravs dos apa itores do barramento 1/4 da orrente de arga. J na

topologia HB-ANPC/FS, a orrente que ui pelos apa itores igual orrente de arga. Isso

a arreta tambm em um pi o de orrente duas vezes maior que no inversor HB-ANPC/FC.

Como a orrente mxima inversamente propor ional frequn ia de haveamento e aos

omponentes passivos dos inversores, h a possibilidade de manipulao desses parmetros,

para equiparao dos valores obtidos nos dois inversores, no entanto haveria um aumento

das perdas por haveamento no inversor HB-ANPC/FS.


Inversores Hbridos de Cin o Nveis baseados nas Topologias Meia-Ponte e ANPC 146

Na nova estratgia de modulao empregada nos onversores propostos, h um maior

nmero de omutao das haves, gerando maiores perdas por haveamento, alm tambm de

haver uma pior distribuio dessas perdas por have. Alm disso, a presena de omponentes

passivos, aliada a presena de sobre orrentes nos dispositivos em determinados instantes,

propor ionam maiores perdas totais nos inversores aqui apresentados.

Nas verses trifsi as, os onversores HB-ANPC/FC e HB-ANPC/FS possuem respe ti-

vamente doze e nove omponentes passivos ontra nenhum omponente passivo no onversor

HB-ANPC. Em ontra-partida, os onversores HB-ANPC/FS e HB-ANPC/FS utilizam trs

fontes de tenso independentes ontra 6 fontes de tenso do onversor HB-ANPC. Apesar

do onsidervel nmero de omponentes passivos empregados, deve-se salientar que estes

omponentes possuem baixo valor, favore endo a ompa tao dos onversores.

Conjuntamente om a estratgia de modulao utilizada, as topologias propostas mostraram-

se e ientes no que diz respeito ao ontrole das tenses nos apa itores, uma vez que utili-

zando apa itn ias de apenas 200F obteve-se resultados bastante satisfatrios.
6
Con luses e Trabalhos Futuros

Ao longo deste trabalho, foi demonstrado que possvel gerar diferentes topologias multi-

nveis utilizando diferentes onexes de lulas dois nveis, e o empilhamento de lulas

uma dessas possveis asso ias. Este trabalho teve omo fo o investigar algumas dessas

onguraes de inversores multinveis obtidas pelo empilhamento de lulas dois nveis. So

inversores que apresentam diferentes prin pios de operaes, omo a topologia Nested e as

topologias formadas pela lula ANPC e seus derivados.

Em um primeiro momento, no aptulo 2 foi apresentado um inversor monofsi o de

quatro nveis hamado de inversor 2L3L, no qual omposto de um brao de dois nveis

e um brao de trs nveis NPC. Em relao ao inversor NPC de quatro nveis foi visto

que a nova topologia, possui seis IGBTs e dois diodos, enquanto a topologia NPC faz uso

tambm de seis haves, no entanto utiliza quatro diodos. O balan eamento das tenses nos

apa itores do barramento da topologia proposta obtido naturalmente, devido s orrentes

nos apa itores se anularem em um perodo. Mesmo apli ando orrentes mais elevadas,

observou-se uma boa resposta do onversor.

Com relao as perdas totais, o inversor 2L3L apresenta maior perdas que o inversor

NPC. A perda por onduo do inversor 2L3L menor, visto que possui dois diodos de

grampeamento a menos. No entanto, a perda por omutao menor no inversor NPC, pois

apesar das haves estarem submetidas ao mesmo esforo de tenso, o brao de dois nveis

do inversor 2L3L omuta durante todo o perodo do sinal de sada, elevando as perdas por

147
Con luses e Trabalhos Futuros 148

omutao nessas haves.

O inversor 2L3L mostrou melhores respostas em termos de distribuio harmni a em

relao ao inversor NPC, visto que a os ilao de tenso nos apa itores inferior na nova

topologia. Podendo este operar utilizando duas fontes de tenso, sem omprometer o ontrole

das tenses.

A grande vantagem deste onversor reside no fato de que suas haves so sempre sub-

metidas ao mesmo valor de tenso de bloqueio reversa, alm de reduzir as orrentes nos

apa itores.

No aptulo 3 foram investigadas estruturas denominadas Nested, onde o ponto entral

de ada um dos braos so one tados ao mesmo ponto, om o brao externo envolvendo o

interno. Ne essita de haves bidire ionais nos braos mais internos, para evitar que o orra

urto- ir uito nos apa itores do barramento. Em relao ao NPC de quatro, in o e seis n-

veis por exemplo, h uma reduo de doze, dezoito e vinte e quatro diodos, respe tivamente,

e onomizando-se ainda mais a medida que se eleva o nmero de nveis. A prin ipal desvan-

tagem do Nested est no fato de apresentar tenso de bloqueio irregular entre as haves,

onde as haves situadas nas extremidades (brao externo)  am submetidas a tenso total

do barramento, limitando uso da topologia em asos que ne essita-se tenses mais elevadas.

A menos que se utilize dispositivos om alta tenso de ruptura (por exemplo, SiC e GaN)

apenas nos interruptores das extremidades. As perdas por haveamento do Nested e NPC

so prati amente as mesmas. Mesmo sendo, os esforos de tenso nas haves do Nested mai-

ores que os esforos de tenso nas haves do inversor NPC, o NPC de quatro nveis, possui

doze diodos (de grampeamento) a mais que o Nested, ontribuindo de forma signi ativa

para o aumento da perda total do NPC. J as perdas por onduo do Nested so menores

que as perdas do NPC, isso pode ser expli ado devido ao nmero de haves em onduo

simultnea do Nested ser menor que o nmero de haves em onduo simultnea do NPC.

Foi visto ainda que as topologias Nested podem ser generalizadas para maiores nmeros

de nveis, adi ionando-se braos externos em ada fase.

No aptulo 4, foi proposto um algoritmo de modulao simpli ado para o inversor de

2/3 nveis proposto em (Mihala he, 2006). A nova estratgia PWM reduz signi ativamente

o nmero de operaes realizada, ne essitando de apenas nove operaes, em vez de 54


Con luses e Trabalhos Futuros 149

ne essrias na modulao tradi ional, gerando os mesmos resultados.

O inversor 2/3 nveis por ser uma topologia que possui ara tersti as de ambas as

onguraes omparadas, se sai melhor que o inversor de dois nveis para as mais altas

frequn ias de haveamento e maiores tenses . .. Com relao ao NPC, apresenta melhor

desempenho para baixa frequn ia e tenso. Isso pode ser expli ado pelo fato do inversor

2/3 nveis possuir a vantagem do inversor NPC, ou seja, apresenta haves que omutam om

frequn ias diferentes, reduzindo perdas por onduo. Em ontra-partida, possui a desvan-

tagem do inversor de dois nveis de que algumas das haves so submetidas tenso total

do barramento quando esto bloqueadas, fazendo om as perdas por haveamento se elevem,

essa ara tersti a sugerem que o inversor 2/3 nveis uma boa opo em apli aes om

baixa tenso. Mostrou melhores resultados que o inversor de dois nveis e piores resultados

que o inversor de trs nveis, em termos de distores harmni as, visto que a modulao da

ongurao de 2/3 nveis impe ambos os modos de operao.

Por m, no aptulo 5 foram apresentadas duas topologias. A primeira delas denominada

de inversor hbrido de in o nveis baseada nas topologias meia-ponte e ANPC/ apa itor u-

tuante - HB-ANPC/FC, um ter eiro apa itor one tado em paralelo om a lula ativa

(Sa7 e Sa8 ), para melhorar ontrole das tenses nos apa itores. A segunda topologia deno-

minada de inversor hbrido de in o nveis baseada nas topologias meia-ponte e ANPC/fonte

utuante - HB-ANPC/FS, o apa itor C3 da topologia HB-ANPC/FC, substitudo por

uma fonte de tenso om metade do valor da fonte utilizada nesta.

Uma das desvantagens de ambas as solues que durante o pro esso de orreo do

desbalan eamento das tenses apa itivas origina-se pi os de orrente que podem atingir um

valor diversas vezes superior a orrente nominal das haves, sendo ne essrio um indutor

para limitar as orrentes.

A variao de tenso nos apa itores da topologia HB-ANPC/FC, metade do valor

VC do inversor HB-ANPC/FS. Isto se deve ao fato de que na topologia HB-ANPC/FC, a

orrente que ui atravs dos apa itores do barramento 1/4 da orrente de arga. J na

topologia HB-ANPC/FS, a orrente que ui pelos apa itores igual orrente de arga. Isso

a arreta tambm em um pi o de orrente duas vezes maior que no inversor HB-ANPC/FC.

Nos onversores propostos, h um maior nmero de omutao das haves, gerando maiores
Con luses e Trabalhos Futuros 150

perdas por haveamento.

Nas verses trifsi as, os onversores HB-ANPC/FC e HB-ANPC/FS possuem respe ti-

vamente doze e nove omponentes passivos ontra nenhum omponente passivo no onversor

HB-ANPC, em ontra-partida, os onversores HB-ANPC/FS e HB-ANPC/FS utilizam trs

fontes de tenso independentes ontra 6 fontes de tenso do onversor HB-ANPC. Apesar

do onsidervel nmero de omponentes passivos empregados, deve-se salientar que estes

omponentes possuem baixo valor, favore endo a ompa tao dos onversores.

Como sugestes para trabalhos futuros, dando prosseguimento ao estudo apresentado

neste trabalho, pode-se itar:

Realizao de um estudo omparativo entre a topologia 2L3L om diversas outras topo-

logias onsiderando, perdas, distribuio de perdas por have, THD, WTHD, nmero

de dispositivos empregados, entre outros;

Investigao do onversor Nested om relao a tolern ia falhas;

Veri ar a possibilidade de apli ao da modulao des ontnua no inversor 2/3 nveis,

alm de veri ar a distribuio de perdas nas have;

Implementao de t ni a de ontrole de tenso dos apa itores das topologias em

ponte ompleta ANPC para reduo das os ilaes de tenso;


Refern ias Bibliogr as

(1997) Power ele troni s handbook, Elsevier.

(2004) Power Ele troni Cir uits, John Wiley and Sons, In .

Aghdam, M. G. H.; Fathi, S. H. e Gharehpetian, G. B. (2008) Analysis of multi- arrier pwm

methods for asymmetri multi-level inverter, In: 2008 3rd IEEE Conferen e on Industrial
Ele troni s and Appli ations, pp. 20572062.
Almeida, K. V.; Oliveira, T.; Freitas, I. e Ja obina, C. (2006) Controle de orrente em

onversor / a monofsi o multinvel usando uma quantidade reduzida de omponen-

tes, In: XII Brazilian Congress on Automati Control and Latin-Ameri an Congress on
Automati Control.
Andrade, A. S.; Muniz, J. H. e da Silva, E. R. (2015) Three-level hybrid ying d -sour e

anp inverter: Appli ation as a photovoltai a sour e, In: 2015 IEEE 24th International
Symposium on Industrial Ele troni s (ISIE), pp. 10941099.
Astudillo, R.; Ruiz-Caballero, D.; Ortmann, M. e Mussa, S. (2008) New symmetri al hybrid

multilevel d -a onverters, In: Power Ele troni s Spe ialists Conferen e, 2008. PESC
2008. IEEE, pp. 19161922.
Babaei, E.; Alilu, S. e Laali, S. (2014) A new general topology for as aded multilevel inver-

ters with redu ed number of omponents based on developed h-bridge, IEEE Transa tions

on Industrial Ele troni s, 61(8):39323939.


Baek, J. W.; Yoo, D. W.; Rim, G. H. e Lai, J.-S. (2005) Solid state marx generator using

series- onne ted igbts, IEEE Transa tions on Plasma S ien e, 33(4):11981204.
Baker, R. H. (1977a) U.s. patent 4 135 235, In: Synthesizer ir uit for generating three-tier
waveforms.
Baker, R. H. (1977b) U.s. patent 4 137 570, In: Waveform synthesizer.

151
Refern ias Bibliogr as 152

Baker, R. H. (1980) High-voltage onverter ir uit, U. S. Patent 4 203 151, USA.

Baker, R. H. e H., B. L. (1975) Ele tri power onverter, U. S. Patent 3 867 643, USA.

Banaei, M. R. e Salary, E. (2010) New multilevel inverter with redu tion of swit hes and

gate driver, In: 2010 18th Iranian Conferen e on Ele tri al Engineering, pp. 784789.
Barbosa, P.; Steimer, P.; Steinke, J.; Winkelnkemper, M. e Celanovi , N. (2005) A tive-

neutral-point- lamped (anp ) multilevel onverter te hnology, In: Power Ele troni s and
Appli ations, 2005 European Conferen e on, pp. 10 pp.P.10.
Basha, N. K. e Nayeemuddin, M. A. (2013) A new as aded multilevel inverter with less

number of swit hes, International Journal of Resear h in Engineering and Te hnology

(IJRET).

Bats hauer, A.; Perin, A.; Mussa, S. e Heldwein, M. (2010) Evaluation of the hybrid four-

level onverter employing half-bridge modules for two dierent modulation s hemes, In:

Applied Power Ele troni s Conferen e and Exposition (APEC), 2010 Twenty-Fifth An-
nual IEEE, pp. 909914.
Bhagwat, P. M. e Stefanovi , V. (1983) Generalized stru ture of a multilevel pwm inverter,

Industry Appli ations, IEEE Transa tions on, IA-19(6):10571069.


Blasko, V. (1996) A hybrid pwm strategy ombining modied spa e ve tor and triangle om-

parison methods, In: Power Ele troni s Spe ialists Conferen e, 1996. PESC '96 Re ord.,
27th Annual IEEE, vol. 2, pp. 18721878 vol.2.
Boora, A.; Nami, A.; Zare, F.; Ghosh, A. e Blaabjerg, F. (2010) Voltage-sharing onverter

to supply single-phase asymmetri al four-level diode- lamped inverter with high power

fa tor loads, Power Ele troni s, IEEE Transa tions on, 25(10):2507 2520.
Bose, B. (2013) Global energy s enario and impa t of power ele troni s in 21st entury,

Industrial Ele troni s, IEEE Transa tions on, 60(7):26382651.


Bowes, S. R. e Bird, B. M. (1975) Novel approa h to the analysis and synthesis of modulation

pro esses in power onvertors, Ele tri al Engineers, Pro eedings of the Institution of,

122(5):507513.
Bru kner, T. e Bemet, S. (2001) Loss balan ing in three-level voltage sour e inverters ap-

plying a tive np swit hes, In: Power Ele troni s Spe ialists Conferen e, 2001. PESC.
2001 IEEE 32nd Annual, vol. 2, pp. 11351140 vol.2.
Refern ias Bibliogr as 153

Bru kner, T.; Bernet, S. e Guldner, H. (2005) The a tive np onverter and its loss-balan ing

ontrol, Industrial Ele troni s, IEEE Transa tions on, 52(3):855868.


Buja, G. S. e Indri, G. B. (1977) Optimal pulsewidth modulation for feeding a motors,

IEEE Transa tions on Industry Appli ations, IA-13(1):3844.


Carmona, G.; Ramos, R.; Ruiz-Caballero, D.; Mussa, S. A. e Meynard, T. (2008) Sym-

metri al hybrid multilevel d -a onverters using the pd- sv modulation, In: Industrial
Ele troni s, 2008. IECON 2008. 34th Annual Conferen e of IEEE, pp. 33273332.
Carrara, G.; Gardella, S.; Mar hesoni, M.; Salutari, R. e S iutto, G. (1992) A new multilevel

pwm method: a theoreti al analysis, Power Ele troni s, IEEE Transa tions on, 7(3):497
505.

Caval anti, M. C.; da Silva, E.; Boroyevi h, D.; Dong, W. e Ja obina, C. B. (2003) A feasible

loss model for IGBT in soft-swit hing inverters, In: Pro . IEEE PESC, pp. 18451850.
Ceglia, G.; Grau, V.; Guzman, V.; San hez, C.; Ibanez, F.; Walter, J.; Millan, A. e Gimenez,

Devi es, Cir uits and Systems, 2004.


M. I. (2004) A new multilevel inverter topology, In:

Pro eedings of the Fifth IEEE International Cara as Conferen e on, vol. 1, pp. 212218.
Chan, P.; Chung, H.-H. e Hui, S. (2009) A generalized theory of boundary ontrol for a

single-phase multilevel inverter using se ond-order swit hing surfa e, Power Ele troni s,

IEEE Transa tions on, 24(10):2298 2313.


Chandwani, H. B. e Matnani, M. K. (2012) A review of modulation te hniques for hybrid

multilevel inverter, In: Emerging Te hnology Trends in Ele troni s, Communi ation and
Networking (ET2ECN), 2012 1st International Conferen e on, pp. 17.
Chen, J. P.; Ru, F.; He, Y. Y. e Xiao-lane, M. (2008) On novel stru ture of multilevel d -link

inverter, In: 2008 Chinese Control and De ision Conferen e, pp. 15161520.
Choi, N.; Cho, J. e Cho, G. H. (1991) A general ir uit topology of multilevel inverter, In:

Power Ele troni s Spe ialists Conferen e, 1991. PESC '91 Re ord., 22nd Annual IEEE,
pp. 96103.

Corra, M. B. d. R. (2002) Estruturas Estti as Alternativas para A ionamentos de Motores

de Induo, Tese de doutorado, Universidade Federal Campina Grande, Rua Aprigio

Veloso, Campos I.
Refern ias Bibliogr as 154

Dijkhuizen, F. e Duarte, J. (2001) Pulse ommutation in nested- ell onverters through

auxiliary resonant pole on epts, In: Industry Appli ations Conferen e, 2001. Thirty-
Sixth IAS Annual Meeting. Conferen e Re ord of the 2001 IEEE, vol. 3, pp. 17311738

vol.3.

Dijkhuizen, F. e Duarte, J. (2004) Basi auxiliary resonant pole (arp) applied to three-level

nested ells swit hing leg, In: Power Ele troni s Spe ialists Conferen e, 2004. PESC 04.
2004 IEEE 35th Annual, vol. 6, pp. 44344440 Vol.6.
Ding, K.; ping Zou, Y.; Wang, Z.; hao Wu, Z. e Zhang, Y. (2003) A new diode- lamp

as ade multilevel onverter, In: Industrial Ele troni s So iety, 2003. IECON '03. The
29th Annual Conferen e of the IEEE, vol. 3, pp. 25662569 Vol.3.
Dordevi , O.; Jones, M. e Levi, E. (2013) A omparison of arrier-based and spa e ve tor

pwm te hniques for three-level ve-phase voltage sour e inverters, Industrial Informati s,

IEEE Transa tions on, 9(2):609619.


E Silva, R. N. A. L. (2012) Inversor Multinvel Hbrido Simtri o Trifsi o de Cin o Nveis

Baseado nas Topologias Half-Bridge e ANPC, Tese de doutorado, Universidade Federal

do Cear.

Ewan huk, J.; Haque, R. U.; Knight, A. e Salmon, J. (2012) Three phase ommon-mode

winding voltage elimination in a three-limb ve-level oupled indu tor inverter, In: 2012
IEEE Energy Conversion Congress and Exposition (ECCE), pp. 47944801.
Feldman, R.; Watson, A. J.; Clare, J. C.; Wheeler, P. W.; Trainer, D. R. e Crookes, R. W.

(2012) D fault ride-through apability and stat om operation of a hybrid voltage sour e

onverter arrangement for hvd power transmission and rea tive power ompensation,

In: Power Ele troni s, Ma hines and Drives (PEMD 2012), 6th IET International Con-
feren e on, pp. 15.
Flairty, C. W. (1962) A 50-kva adjustable-frequen y 24-phase ontrolled re tier inverter,

Industrial Ele troni s, IRE Transa tions on, IE-9(1):5660.


Flori au, D.; Gateau, G.; Flori au, E. e Leredde, A. (2009) Redu ing of the average swit hing

frequen y using three-level a tive-snp onverter, In: Power Ele troni s and Appli ations,
2009. EPE '09. 13th European Conferen e on, pp. 17.
Flori au, D.; Flori au, E. e Gateau, G. (2011) New multilevel onverters with oupled indu -
Refern ias Bibliogr as 155

tors: Properties and ontrol, IEEE Transa tions on Industrial Ele troni s, 58(12):5344
5351.

Gopinath, A.; Mohamed, A. e Baiju, M. R. (2009) Fra tal based spa e ve tor pwm for

multilevel inverters:a novel approa h, Industrial Ele troni s, IEEE Transa tions on,

56(4):12301237.
Hausmann, R. e Barbi, I. (2009) Three-phase multilevel bidire tional d -a onverter using

three-phase oupled indu tors, In: 2009 IEEE Energy Conversion Congress and Exposi-
tion, pp. 21602167.
Hiller, M.; Krug, D.; Sommer, R. e Rohner, S. (2009) A new highly modular medium

voltage onverter topology for industrial drive appli ations, In: Power Ele troni s and
Appli ations, 2009. EPE '09. 13th European Conferen e on, pp. 110.
Ilves, K.; Taner, F.; Norrga, S.; Antonopoulos, A.; Harnefors, L. e Nee, H. P. (2015) A

submodule implementation for parallel onne tion of apa itors in modular multilevel

onverters, IEEE Transa tions on Power Ele troni s, 30(7):35183527.


K. Ra hel, U. R. (2013) Pwm for single phase ve level transistor lamped strategies h bridge

inverter with voltage boosting apa ity, International Journal of Resear h in Engineering

and Te hnology (IJRET).

Kai, D.; Yun-ping, D.; Zheng-ying, C.; Zhi- hao, W.; Fei, L. e Xiang-lian, X. (2004) A

novel single-phase 5-level asymmetri inverter, In: Power Ele troni s and Motion Control
Conferen e, 2004. IPEMC 2004. The 4th International, vol. 2, pp. 793798 Vol.2.
Kou, X.; Corzine, K. A. e Familiant, Y. L. (2002) Full binary ombination s hema for oating

voltage sour e multi-level inverters, In: Industry Appli ations Conferen e, 2002. 37th IAS
Annual Meeting. Conferen e Re ord of the, vol. 4, pp. 23982404 vol.4.
Kouro, S.; Malinowski, M.; Gopakumar, K.; Pou, J.; Franquelo, L.; Wu, B.; Rodriguez, J.;

Perez, M. e Leon, J. (2010) Re ent advan es and industrial appli ations of multilevel

onverters, Industrial Ele troni s, IEEE Transa tions on, 57(8):25532580.


Lai, J.-S. e Peng, F. Z. (1996) Multilevel onverters-a new breed of power onverters, IEEE

Transa tions on Industry Appli ations, 32(3):509517.


Lai, Y. S. e Shyu, F. S. (2002) Topology for hybrid multilevel inverter, IEE Pro eedings -

Ele tri Power Appli ations, 149(6):449458.


Refern ias Bibliogr as 156

Lee, Y.-H.; Kim, R.-Y. e Hyun, D.-S. (1999) A novel svpwm strategy onsidering d -link

balan ing for a multi-level voltage sour e inverter, In: Applied Power Ele troni s Confe-
ren e and Exposition, 1999. APEC '99. Fourteenth Annual, vol. 1, pp. 509514 vol.1.
Lesni ar, A. e Marquardt, R. (2003) An innovative modular multilevel onverter topology

suitable for a wide power range, In: Power Te h Conferen e Pro eedings, 2003 IEEE
Bologna, vol. 3, pp. 6 pp. Vol.3.
Lezana, P. e Rodriguez, J. (2007) Mixed multi ell as aded multilevel inverter, In: 2007
IEEE International Symposium on Industrial Ele troni s, pp. 509514.
Li, J.; Huang, A.; Bhatta harya, S. e Tan, G. (2009) Three-level a tive neutral-point- lamped

(anp ) onverter with fault tolerant ability, In: Applied Power Ele troni s Conferen e and
Exposition, 2009. APEC 2009. Twenty-Fourth Annual IEEE, pp. 840845.
Manjrekar, M. D. e Lipo, T. A. (1998) A hybrid multilevel inverter topology for drive ap-

Applied Power Ele troni s Conferen e and Exposition, 1998. APEC '98.
pli ations, In:

Conferen e Pro eedings 1998., Thirteenth Annual, vol. 2, pp. 523529 vol.2.
Mar hesoni, M. (1989) High performan e urrent ontrol te hniques for appli ations to mul-

tilevel high power voltage sour e inverters, In: Power Ele troni s Spe ialists Conferen e,
1989. PESC '89 Re ord., 20th Annual IEEE, pp. 672682 vol.2.
Mar hesoni, M.; Mazzu helli, M. e Ten oni, S. (1988) A non onventional power onverter

for plasma stabilization, In: Power Ele troni s Spe ialists Conferen e, 1988. PESC '88
Re ord., 19th Annual IEEE, pp. 122129 vol.1.
Mariethoz, S. e Rufer, A. (2004) New ongurations for the three-phase asymmetri al mul-

tilevel inverter, In: Industry Appli ations Conferen e, 2004. 39th IAS Annual Meeting.
Conferen e Re ord of the 2004 IEEE, vol. 2, pp. 828  835 vol.2.
Marquardt, R. (2010) Modular multilevel onverter: An universal on ept for hvd -networks

and extended d -bus-appli ations, In: Power Ele troni s Conferen e (IPEC), 2010 In-
ternational, pp. 502507.
Matsui, K.; Ueda, F.; Tsuboi, K.; Iwata, K. e Kobayashi, T. (1996) Parallel onne tions

of pulsewidth modulated np onverters using urrent sharing rea tors, In: Industrial
Ele troni s, Control, and Instrumentation, 1996., Pro eedings of the 1996 IEEE IECON
22nd International Conferen e on, vol. 3, pp. 17761783 vol.3.
Refern ias Bibliogr as 157

Mazzu helli, M.; Puglisi, L. e S iutto, G. (1981) Pwm systems in power onverters: An

extension of the subharmoni  method, IEEE Transa tions on Industrial Ele troni s

and Control Instrumentation, IECI-28(4):315322.


M Grath, B. e Holmes, D. (2002) Multi arrier pwm strategies for multilevel inverters, In-

dustrial Ele troni s, IEEE Transa tions on, 49(4):858867.


Meynard, T. A. e Fo h, H. (1992) Multi-level onversion: high voltage hoppers and voltage-

sour e inverters, In: Power Ele troni s Spe ialists Conferen e, 1992. PESC '92 Re ord.,
23rd Annual IEEE, pp. 397403 vol.1.
Mihala he, L. (2006) A hybrid 2/3 level onverter with minimum swit h ount, In:Industry
Appli ations Conferen e, 2006. 41st IAS Annual Meeting. Conferen e Re ord of the 2006
IEEE, vol. 2, pp. 611618.
Mizukoshi, M. (1999) U.s. patent 6 005 787, In: Multilevel Power Converter In luding Swit-
hing Cir uits, pp. 1585 1591.
Morgan, R. E. e Hoft, R. G. (1964) Magneti -s r amplier with lo k-out ontrols for

syn hronizing and prote tion, IEEE Transa tions on Communi ation and Ele troni s,

83(73):371373.
Muniz, J. H. G.; da Silva, E. R. C.; da Nbrega, R. B. e dos Santos, E. C. (2013) An

improved pulse-width-modulation for the modied hybrid 2/3-level onverter, In: 2013
Brazilian Power Ele troni s Conferen e, pp. 248253.
Muniz, J. H. G.; da Silva, E. R. C.; Andrade, A. S. e dos Santos, E. C. (2015) A new ve-level

half-bridge based on a hybrid a tive neutral point lamped/ying d -sour e inverter, In:

2015 IEEE Energy Conversion Congress and Exposition (ECCE), pp. 36013606.
Muniz, J. H. G.; da Silva1, E. R. C.; dos Santos Jr, E. C. e Bueno, D. A. A. (2016) Pulse-

width-modulation for a modied hybrid 2/3-level onverter, Brazilian Journal Of Power

Ele troni s.

Nabae, A.; Takahashi, I. e Akagi, H. (1981) A new neutral-point- lamped pwm inverter,

Industry Appli ations, IEEE Transa tions on, IA-17(5):518523.


Naja, E. e Yatim, A. H. M. (2012) Design and implementation of a new multilevel inverter

topology, IEEE Transa tions on Industrial Ele troni s, 59(11):41484154.


Refern ias Bibliogr as 158

Nami, A.; Zare, F.; Ghosh, A. e Blaabjerg, F. (2011) A hybrid as ade onverter topology

with series- onne ted symmetri al and asymmetri al diode- lamped h-bridge ells, Power

Ele troni s, IEEE Transa tions on, 26(1):51 65.


Nami, A.; Liang, J.; Dijkhuizen, F. e Demetriades, G. D. (2015) Modular multilevel onver-

ters for hvd appli ations: Review on onverter ells and fun tionalities, IEEE Transa -

tions on Power Ele troni s, 30(1):1836.


Oh, W.-S.; Han, S.-K.; Choi, S.-W. e Moon, G.-W. (2006) Three phase three-level pwm

swit hed voltage sour e inverter with zero neutral point potential, Power Ele troni s,

IEEE Transa tions on, 21(5):13201327.


de Oliveira, A. S.; da Silva, E. R. e Ja obina, C. B. (2004) A hybrid pwm strategy for

multilevel voltage sour e inverters, In: Power Ele troni s Spe ialists Conferen e, 2004.
PESC 04. 2004 IEEE 35th Annual, vol. 6, pp. 42204225 Vol.6.
Oliveira Jr, A. S.; Silva, E. R. C. d. e Ja obina, C. B. (2006) Inversor de tres niveis om um

numero reduzido de omponentes, In: 7o. Congresso Latino-Ameri ano De Automati a.


Patel, H. S. e Hoft, R. G. (1974) Generalized te hniques of harmoni elimination and voltage

ontrol in thyristor inverters: Part ii  voltage ontrol te hniques, IEEE Transa tions

on Industry Appli ations, IA-10(5):666673.


Peng, F. Z. (2001) A generalized multilevel inverter topology with self voltage balan ing,

Industry Appli ations, IEEE Transa tions on, 37(2):611618.


Peng, F. Z.; Lai, J.-S.; M Keever, J. e VanCoevering, J. (1996) A multilevel voltage-sour e

inverter with separate d sour es for stati var generation, Industry Appli ations, IEEE

Transa tions on, 32(5):11301138.


Radan, A.; Shahirinia, A. H. e Falahi, M. (2007) Evaluation of arrier-based pwm methods for

multi-level inverters, In: 2007 IEEE International Symposium on Industrial Ele troni s,
pp. 389394.

Re h, C. e Pinheiro, J. R. (2007) Impa t of hybrid multilevel modulation strategies on input

and output harmoni performan es, IEEE Transa tions on Power Ele troni s, 22(3):967
977.

Rodrguez-Rodrguez, J. R.; Moreno-Goytia, E. L. e Venegas-Rebollar, V. (2011) A trans-

formerless, single d -input, d -a 7-levels boost onverter for pv appli ations, In: North
Refern ias Bibliogr as 159

Ameri an Power Symposium (NAPS), 2011, pp. 16.


Rodriguez, J.; Lai, J.-S. e Peng, F. Z. (2002) Multilevel inverters: a survey of topologies,

ontrols, and appli ations, Industrial Ele troni s, IEEE Transa tions on, 49(4):724738.
Rodriguez, J.; Franquelo, L.; Kouro, S.; Leon, J.; Portillo, R.; Prats, M. e Perez, M. (2009)

Multilevel onverters: An enabling te hnology for high-power appli ations, Pro eedings

of the IEEE, 97(11):17861817.


Rosas-Caro, J. C.; Ramirez, J. M. e Gar ia-Vite, P. M. (2008) Novel d -d multilevel boost

onverter, In: 2008 IEEE Power Ele troni s Spe ialists Conferen e, pp. 21462151.
Ruiz-Caballero, D.; Ramos-Astudillo, R.; Mussa, S. e Heldwein, M. (2010) Symmetri al hy-

brid multilevel d -a onverters with redu ed number of insulated d supplies, Industrial

Ele troni s, IEEE Transa tions on, 57(7):23072314.


dos Santos, E. e da Silva, E. R. (2014) Advan ed Power Ele troni s Converters: PWM

Converters Pro essing AC Voltages, Wiley-IEEE Press.

dos Santos, E. C. (2005) Estratgia Generalizada de Modulao por Lagura de Pulso para

Inversores Multinveis, Tese de doutorado, Universidade Federal Campina Grande, Rua

Aprigio Veloso, Campos I.

dos Santos, E. C.; Muniz, J. H. G. e da Silva, E. R. C. (2011) 2l3l inverter, In: XI Brazilian
Power Ele troni s Conferen e, pp. 924929.
dos Santos, E. C.; Muniz, J. H. G.; da Silva, E. R. C. e Ja obina, C. B. (2012) Nested

multilevel ongurations, In: 2012 IEEE Energy Conversion Congress and Exposition
(ECCE), pp. 324329.
d. Santos, E. C.; Muniz, J. H. G.; da Silva, E. R. C. e Ja obina, C. B. (2015) Nested

multilevel topologies, IEEE Transa tions on Power Ele troni s, 30(8):40584068.


S hnung, A. e Stemmler, H. (1964) Stati frequen y hangers with subharmoni ontrol in

onjun tion with reversible variable speed a. . drives, Brown Boweri Rev., 51(8):555?577.
Seixas, P. F.; Mendes, M. A. S.; Donoso-Gar ia, P. e Lima, A. M. N. (2000) A spa e

ve tor pwm method for three-level voltage sour e inverters, In: Applied Power Ele troni s
Conferen e and Exposition, 2000. APEC 2000. Fifteenth Annual IEEE, vol. 1, pp. 549
555 vol.1.
Refern ias Bibliogr as 160

da Silva, E. R. C.; Muniz, J. H. G.; dos Santos, E. C.; Silva, R. N. A. e Barreto, L. H. (2013)

Capa itor balan e in a ve-level based halfbridge onverter by use of a mixed a tive- ell,

In: 2013 IEEE Energy Conversion Congress and Exposition, pp. 414419.
da Silva, J. C. L.; da Silva, E. R. C. e Muniz, J. H. G. (2014) Inversor monofsi o 2l3l om

indutores a oplados, In: Anais do XX Congresso Brasileiro de Automti a (CBA), pp.

562568.

Silva, R. N. A. L.; Barreto, L. H. S. C.; Oliveira, D.; Henn, G. A. L.; Pra a, P.; Heldwein,

M. e Mussa, S. (2011) Five-level hybrid onverter based on a half-bridge/anp ell, In:

Power Ele troni s Conferen e (COBEP), 2011 Brazilian, pp. 898902.


Sneineh, A. A.; y. Wang, M. e Tian, K. (2006) A hybrid apa itor- lamp as ade multilevel

onverter, In: IECON 2006 - 32nd Annual Conferen e on IEEE Industrial Ele troni s,
pp. 20312036.

Solas, E.; Abad, G.; Barrena, J. A.; Aurtenetxea, S.; Cr ar, A. e Zaj? , L. (2013) Modular

multilevel onverter with dierent submodule on epts 2014;part i: Capa itor voltage

balan ing method, IEEE Transa tions on Industrial Ele troni s, 60(10):45254535.
Steimer, P. (2010) Enabled by high power ele troni s - energy e ien y, renewables and

smart grids, In: Power Ele troni s Conferen e (IPEC), 2010 International, pp. 1115.
Steinke, J. K. (1988) Control strategy for a three phase a tra tion drive with three-level

gto pwm inverter, In: Power Ele troni s Spe ialists Conferen e, 1988. PESC '88 Re ord.,
19th Annual IEEE, pp. 431438 vol.1.
Su, G.-J. (2005) Multilevel d -link inverter, IEEE Transa tions on Industry Appli ations,

41(3):848854.
Su, G.-J. e Adams, D. J. (2001) Multilevel d link inverter for brushless permanent magnet

motors with very low indu tan e, In: Industry Appli ations Conferen e, 2001. Thirty-
Sixth IAS Annual Meeting. Conferen e Re ord of the 2001 IEEE, vol. 2, pp. 829834

vol.2.

Suh, B.-S. e Hyun, D.-S. (1997) A new n-level high voltage inversion system, IEEE Transa -

tions on Industrial Ele troni s, 44(1):107115.


Suh, B.-S.; Sinha, G.; Manjrekar, M. D. e Lipo, T. A. (1998) Multilevel power onversion - an

overview of topologies and modulation strategies, In: Optimization of Ele tri al and Ele -
Refern ias Bibliogr as 161

troni Equipments, 1998. OPTIM '98. Pro eedings of the 6th International Conferen e
on, vol. 2, pp. AD11AD24.
Tang, Q.; Czarkowski, D.; Yang, X. e Lu, S. (2009) A new diode- lamping multilevel onver-

ter with redu ed devi e ount and d voltage balan ing ontrol, In: 2009 IEEE Energy
Conversion Congress and Exposition, pp. 31163123.
Tei hmann, R. e Bernet, S. (2003) Three-level topologies for low voltage power onverters

in drives, tra tion and utility appli ations, In: Industry Appli ations Conferen e, 2003.
38th IAS Annual Meeting. Conferen e Re ord of the, vol. 1, pp. 160167 vol.1.
Ueda, F.; Matsui, K.; Asao, M. e Tsuboi, K. (1995) Parallel- onne tions of pulsewidth modu-

lated inverters using urrent sharing rea tors, IEEE Transa tions on Power Ele troni s,

10(6):673679.
Vafakhah, B.; Ewan huk, J. e Salmon, J. (2010) Multi- arrier interleaved pwm strategies for

a new ve-level np inverter using a 3-phase oupled indu tor, In: 2010 IEEE Energy
Conversion Congress and Exposition, pp. 23122319.
Veenstra, M. e Rufer, A. (2003) Control of a hybrid asymmetri multi-level inverter for om-

Industry Appli ations Conferen e, 2003.


petitive medium-voltage industrial drives, In:

38th IAS Annual Meeting. Conferen e Re ord of the, vol. 1, pp. 190197 vol.1.
Velaerts, B.; Mathys, P.; Tatakis, E. e Bingen, G. (1988) A novel approa h to the genera-

tion and optimization of three-level pwm wave forms for indu tion motor inverters, In:

Power Ele troni s Spe ialists Conferen e, 1988. PESC '88 Re ord., 19th Annual IEEE,
pp. 12551262 vol.2.

Villanueva, E.; Correa, P.; Rodriguez, J. e Pa as, M. (2009) Control of a single-phase as-

aded h-bridge multilevel inverter for grid- onne ted photovoltai systems, Industrial

Ele troni s, IEEE Transa tions on, 56(11):4399 4406.


Von Jouanne, A.; Dai, S. e Zhang, H. (2002) A multilevel inverter approa h providing d -link

balan ing, ride-through enhan ement, and ommon-mode voltage elimination, Industrial

Ele troni s, IEEE Transa tions on, 49(4):739745.


Weng, H.; Chen, K.; Zhang, J.; Datta, R.; Huang, X.; Gar es, L.; Wagoner, R.; Ritter, A.

e Rotondo, P. (2007) A four-level onverter with optimized swit hing patterns for high-

speed ele tri drives, In: Power Ele troni s Spe ialists Conferen e, 2007. PESC 2007.
Refern ias Bibliogr as 162

IEEE, pp. 1585 1591.


Wu, H. e He, X. (2001) Inherent orrelation between multilevel arrier-based pwm and spa e

ve tor pwm: prin iple and appli ation, In: Power Ele troni s and Drive Systems, 2001.
Pro eedings., 2001 4th IEEE International Conferen e on, vol. 1, pp. 276281 vol.1.
Xiaoming Yuan, I. B. (2000) Fundamentals of a new diode lamping multilevel inverter,

Power Ele troni s, IEEE Transa tions on, 15(4):711718.


Zhang, Z. e Ruan, X. (2005) Full-bridge three-level onverter with the ying apa itor and

two lamping diodes, In: 2005 IEEE 36th Power Ele troni s Spe ialists Conferen e, pp.
425430.

Você também pode gostar