CELERON PPGA370, PENTIUM III

FCPGA, CYRIX III

 ARQUITECTURAS DE COMPUTADORAS
ARQ. VON NEUMANN: Ejecucin secuencial de las
instrucciones de un programa
AVANCES EN LAS ARQ. ACTUALES:
SEGMENTACIN DE INSTRUCCIONES (pipelining): Las inst.
comparten el mismo hardware pero se encuentra en distintas
fases de ejecucin
EJECUCIN SUPERESCALAR: varias inst. se ejecutan
simultneamente utilizando distintos elementos de hardware
PALABRAS DE INSTRUCCIN MUY LARGAS (VLIW, very
long instruction word): cada palabra especifica varias
instrucciones (de menor tamao) que se ejecutan en forma
simultanea
ARQUITECTURAS
 ARQUITECTURAS RISC/CISC

CISCSec. programado
RISCSec. Cableado
 ARQUITECTURAS RISC/CISC
CISC (Complex Instruction Set Computer) repertorio
muy amplio de instrucciones muy complejas y potentes.
El diseo de esta arq. Est marcado por la tecnologa
existente en los aos 60.
RISC (Reduced Instruction Set Computer) repertorio de
instrucciones lo ms reducido posible con un alto
porcentaje que se completan en un ciclo de reloj
El hecho de tener actualmente mecanismos rpidos
de acceso a memoria, buses de alta velocidad y
compiladores especializados en estas arquitecturas,
hace que los ordenadores RISC obtengan mejores
rendimientos.
Cualquier tarea necesita ms instrucciones en RISC
que en CISC, ya que en RISC las instrucciones son
ms elementales.
 La brecha semntica
Lenguaje de MUY ALTO NIVEL: PROCESARORES DE TEXTO,
PLANILLAS DE CALCULO, etc

LENGUAJE DE ALTO NIVEL

Assembler -
ensamblador

COMPILADOR
LENGUAJE DE MQUINA
INTERPRETE
COMPILADOR
programa que toma como entrada
un texto escrito en un lenguaje,
llamado fuente y da como salida
otro texto en un lenguaje,
denominado objeto.

INTRPRETE: Analiza el programa fuente y lo ejecuta

directamente, sin generar ningn cdigo equivalente
 CISC Y RISC
Los avances en la tecnologa electrnica, redujo la
diferencia en la velocidad de procesamiento de los
microprocesadores con las velocidades de las
memorias, lo que repercuti en el desarrollo de los
microprocesadores.
Posiblemente en breve los microprocesadores RISC
sustituirn a los CISC. Pero los microprocesadores
CISC tienen un mercado de software muy difundido,
esto limitar la sustitucin en lo inmediato.-
En los trminos complejo y reducido, se deben tomar
como referencia las instrucciones y tambin la
complejidad del hardware del procesador.
 CISC Y RISC
La comparacin entre CISC y RISC no es algo
simple, ya que no es slo una cuestin de
diferencias en el conjunto de instrucciones,
puesto que es fundamental resaltar el mejor uso
y aprovechamiento de los recursos del silicio, es
decir, menor tiempo de diseo y empleo de
menor nmero de transistores, lo que redunda
en menor nmero de errores de diseo y menor
tiempo de ejecucin para instrucciones
individuales.
 CISC Y RISC

Con tecnologas de semiconductores

comparables e igual frecuencia de reloj,
un procesador RISC tpico necesita un
tiempo de procesamiento dos a cuatro
veces mayor que la de un CISC, pero su
estructura de hardware es tan simple, que
se puede realizar en una fraccin de la
superficie ocupada por el circuito
integrado de un procesador CISC.
RISC (Reduced instruction set computer)
En los 70, las mejoras tecnolgicas permitieron tener
velocidades en la memoria principal similares a la memoria
de control, lo que hizo posible trabajar con instrucciones
simples (que se completan en un ciclo de reloj) y por tanto
acelerar considerablemente la ejecucin de instrucciones (al
terminar la ejecucin de todas las microinstrucciones se
empieza con la ejecucin de la siguiente instruccin).

La arquitectura (RISC), se caracteriza por poseer un juego de

instrucciones lo ms reducido posible con un porcentaje alto
de ellas que se completan en un ciclo de reloj. Alguna
instruccin compleja, necesitar ms de un ciclo de reloj,
pero la mayor parte de ellas se realizan a partir de
operaciones fundamentales. Es una constatacin estadstica
que la potencia prctica de un ordenador reside en un
repertorio pequeo de instrucciones, con lo cual si se reduce
dicho repertorio se sigue conservando la potencia del
ordenador, y disminuye la complejidad del diseo y el costo
 INICIALMENTE CISC
La tendencia de los programadores hacia los
lenguajes de alto nivel (HLL), hizo tender a
repertorios de instrucciones ms ricos con
instrucciones ms complejas (para disminuir
la brecha semntica)
Esta tendencia buscaba simplificar los
compiladores y mejorar las prestaciones
los programas cada vez ms grandes y
complejos demandan mayor velocidad en el
procesamiento de informacin, lo que implica la
bsqueda de procesadores ms rpidos y
eficientes.
 CLAVES FILOSOFICAS RISC
(Miles J. Murdocca)

1. Bsqueda anticipada de instrucciones tener en la

CPU una cola de instrucc. antes que se las necesite
disminuye el tiempo necesario para la bsqueda de la
instruccin
2. Con de costo de mem. y velocidad en la bsqueda
de las instrucc. no se justifica CISC todas las
secuencias de instrucc. deberan pertenecer a RISC
(para = problema, Inst. CISC = 1/3 RISC)
3. Disear inst. RISC para arquitectura segmentada
4. No se justifica integracin de inst. CISC pudiendo
descomponerse en secuencias de inst. RISC mas
simples.
LOS PROCESADORES CISC

Capacidad para ejecutar un gran nmero

de instrucciones en lenguaje de mquina,
mas de cien
La microprogramacin es una
caracterstica importante y esencial de
casi todas las arqutecturas CISC
Dificultad para implementar el paralelismo
entre instrucciones
 LOS PROCESADORES RISC
Caractersticas comunes a todos los procesadores RISC,:
Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar). Slo las
instrucciones Load/Store acceden a memoria; Ello simplifica el direccionamiento y acorta
los tiempos de los ciclos de la CPU,
Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la
informacin que existe en alguno de los registros, como consecuencia de la ejecucin
normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el
resultado de una operacin sobrescribe uno de los registros que contena a los operandos.
Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos
operandos y de su resultado. Por lo tanto, los operandos origen como el destino, son
mantenidos en los registros tras haber sido completada la operacin. Esta arquitectura "no
destructiva" permite reutilizar los operandos optimizando la concurrencia.
Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las
instrucciones simples reducen de manera muy significativa el esfuerzo para su
descodificacin, y favorecen su ejecucin en pipelines. Todas las instrucciones tienen una
longitud equivalente a una palabra y estn almacenadas en forma secuencial.
Ausencia de microcdigo. El microcdigo no se presta a la ejecucin en ciclos nicos, ya
que requiere que el hardware sea dedicado a su interpretacin dinmica. La programacin
en microcdigo no hace que el software sea ms rpido que el programado con un
conjunto de instrucciones simples. Todas las funciones y el control, en los procesadores
RISC, estn "cableados", para lograr una mxima velocidad y eficiencia.
Ejecucin en conductos (pipelined). Las instrucciones simples, de formato fijo y ciclo
nico permiten que las diferentes etapas de los ciclos de ejecucin (bsqueda o fetch,
descodificacin, ejecucin, y escritura del resultado o result write-back) para instrucciones
mltiples, se puedan realizar simultneamente, de un modo ms simple y eficaz.
Ejecucin en ciclos nicos: cada instruccin puede ser ejecutada en un nico ciclo de la
CPU.
Caractersticas de las RISC que la distinguen de la CISC
Miles H. Murdocca

1. Todas las inst. son de long. fija = 1 palabra

2. Todas las inst. ejecutan inst. simples, en una
estructura segmentada se realizan en 1 ciclo de reloj.
Las operac. complejas son convertidas por el
compilador en inst. simples
3. Todos los operandos estn contenidos en registros
antes de iniciar las operaciones
4. Los modos de direccionamiento son los mas simples
5. Existe gran cantidad de registros de uso general las
operaciones aritmticas utilizan las variables
temporarias que estn en los registros en lugar de
tenerlas en una pila en MC
 RISC y CISC
Pueden combinarse las ventajas RISC y CISC
en una mquina
Los procesadores Intel-Pentium son CISC de
alto rendimiento
Usan un traductor de hardware que sustituye cada
instrucc. CISC por una secuencia de operaciones
RISC
Desarrollo de las operaciones simples con gran
rapidez
Utilizacin de los beneficios y mtodos de
aceleracin aplicables a los conjuntos de
instrucciones RISC los procesadores CISC
 RISC y CISC
"Desde el 486, los procesadores Intel
tienen tecnologa RISC incorporada. El
486 posee un ncleo RISC rodeado por
una compleja arquitectura CISC".
.Las diferencias son cada vez ms borrosas entre las
arquitecturas CISC y RISC. Las CPU's combinan
elementos de ambas y no son fciles de encasillar. Por
ejemplo, el Pentium Pro traduce las largas
instrucciones CISC de la arquitectura x86 a micro
operaciones sencillas de longitud fija que se ejecutan
en un ncleo de estilo RISC.
 MAINFRAMES

DECADA DEL 70

DECADA DEL 60

PRINCIPIOS DE LOS 80
Mainframe z10 de IBM