Você está na página 1de 105

Funes Lgicas e

Portas Lgicas
 Nesta apresentao ser
fornecida uma introduo
ao sistema matemtico de
anlise de circuitos lgicos,
conhecido como lgebra de
Boole
 Sero vistos os blocos
bsicos e suas
equivalncias

Jos Augusto Baranauskas augusto@usp.br


Departamento de Computao e Matemtica FFCLRP-USP http://dcm.fmrp.usp.br/~augusto
Histrico
 Em meados do sculo XIX o
matemtico ingls George Boole
desenvolveu um sistema
matemtico de anlise lgica
 Em meados do sculo XX, o George Boole (1815-1864)

americano Claude Elwood


Shannon sugeriu que a lgebra
Booleana poderia ser usada para
anlise e projeto de circuitos de
comutao
Claude Elwood Shannon (1916-2001)
2
Histrico
 Nos primrdios da eletrnica, todos os problemas eram
solucionados por meio de sistemas analgicos
 Com o avano da tecnologia, os problemas passaram a
ser solucionados pela eletrnica digital
 Na eletrnica digital, os sistemas (computadores,
processadores de dados, sistemas de controle,
codificadores, decodificadores, etc) empregam um
pequeno grupo de circuitos lgicos bsicos, que so
conhecidos como portas e, ou, no e flip-flop
 Com a utilizao adequadas dessas portas possvel
implementar todas as expresses geradas pela lgebra
de Boole

3
lgebra Booleana
 Na lgebra de Boole, h somente dois estados
(valores ou smbolos) permitidos
 Estado 0 (zero)
 Estado 1 (um)
 Em geral
 O estado zero representa no, falso, aparelho
desligado, ausncia de tenso, chave eltrica
desligada, etc
 O estado um representa sim, verdadeiro, aparelho
ligado, presena de tenso, chave ligada, etc

4
lgebra Booleana

 Assim, na lgebra booleana, se


representarmos por 0 uma situao, a
situao contrria representada por 1
 Portanto, em qualquer bloco (porta ou
funo) lgico somente esses dois estados
(0 ou 1) so permitidos em suas entradas e
sadas
 Uma varivel booleana tambm s assume
um dos dois estados permitidos (0 ou 1)
5
lgebra Booleana
 Nesta apresentao trataremos dos seguintes blocos
lgicos
 E (AND)
 OU (OR)
 NO (NOT)
 NO E (NAND)
 NO OU (NOR)
 OU EXCLUSIVO (XOR)
 Aps, veremos a correspondncia entre expresses,
circuitos e tabelas verdade
 Por ltimo, veremos a equivalncia entre blocos lgicos

6
Funo E (AND)
 Executa a multiplicao (conjuno) booleana
de duas ou mais variveis binrias
 Por exemplo, assuma a conveno no circuito
 Chave aberta = 0; Chave fechada = 1
 Lmpada apagada = 0; Lmpada acesa = 1

A B

7
Funo E (AND)
 Situaes possveis:

A=0 B=0 S=0 A=1 B=0 S=0

A=0 B=1 S=0 A=1 B=1 S=1


8
Funo E (AND)
 Se a chave A est aberta (A=0) e a chave B aberta (B=0), no haver
circulao de energia no circuito, logo a lmpada fica apagada (S=0)
 Se a chave A est fechada (A=1) e a chave B aberta (B=0), no
haver circulao de energia no circuito, logo a lmpada fica apagada
(S=0)
 Se a chave A est aberta (A=0) e a chave B fechada (B=1), no
haver circulao de energia no circuito, logo a lmpada fica apagada
(S=0)
 Se a chave A est fechada (A=1) e a chave B fechada (B=1), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
 Observando todas as quatro situaes possveis (interpretaes),
possvel concluir que a lmpada fica acesa somente quando as
chaves A e B estiverem simultaneamente fechadas (A=1 e B=1)

9
Funo E (AND)

 Para representar a expresso


S=AeB
 Adotaremos a representao
 S = A.B, onde se l S = A e B
 Porm, existem notaes alternativas
S=A&B
 S = A, B
S=AB

10
Tabela Verdade

A tabela verdade um mapa onde so


colocadas todas as possveis
interpretaes (situaes), com seus
respectivos resultados para uma expresso
booleana qualquer
 Como visto no exemplo anterior, para 2
variveis booleanas (A e B), h 4
interpretaes possveis
 Em geral, para N variveis booleanas de
entrada, h 2N interpretaes possveis
11
Tabela Verdade da Funo E (AND)

A B A.B

0 0 0

0 1 0

1 0 0

1 1 1

12
Porta Lgica E (AND)
 A porta E um circuito que executa a funo E
 A porta E executa a tabela verdade da funo E
 Portanto, a sada ser 1 somente se ambas as
entradas forem iguais a 1; nos demais casos, a sada
ser 0
 Representao
Porta E
(AND)

Entrada A
Sada S
Entrada B

13
A
Porta Lgica E (AND) B
S=A.B

A B S=A.B A B S=A.B
0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0
0 1
1 0 0 1 0 0
1 1 1 1 1 1

A B S=A.B A B S=A.B
1 0 0 0 1 0 0 0
0 0 1 0 1 0 1 0
0 1
1 0 0 1 0 0
1 1 1 1 1 1

14
Porta Lgica E (AND)
 possvel estender o
conceito de uma porta E
para um nmero qualquer
de variveis de entrada A
 Nesse caso, temos uma
B
porta E com N entradas e
S=A.B.CN
somente uma sada C


 A sada ser 1 se e
N
somente se as N entradas
forem iguais a 1; nos
demais casos, a sada
ser 0

15
Porta Lgica E (AND)
Por exemplo,
A B C D S
 0 0 0 0 0
S=A.B.C.D 0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
A
0 1 0 1 0
0 1 1 0 0
B
0 1 1 1 0
S=A.B.C.D
C 1 0 0 0 0
1 0 0 1 0
D
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1

16
Funo OU (OR)
 Executa a soma (disjuno) booleana de duas
ou mais variveis binrias
 Por exemplo, assuma a conveno no circuito
 Chave aberta = 0; Chave fechada = 1
 Lmpada apagada = 0; Lmpada acesa = 1

B
17
Funo OU (OR)

A=0 A=1

S=0 S=1

B=0 B=0

A=0 A=1

S=1 S=1

B=1 B=1
18
Funo OU (OR)
 Se a chave A est aberta (A=0) e a chave B aberta (B=0), no haver
circulao de energia no circuito, logo a lmpada fica apagada (S=0)
 Se a chave A est fechada (A=1) e a chave B aberta (B=0), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
 Se a chave A est aberta (A=0) e a chave B fechada (B=1), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
 Se a chave A est fechada (A=1) e a chave B fechada (B=1), haver
circulao de energia no circuito e a lmpada fica acesa (S=1)
 Observando todas as quatro situaes possveis, possvel concluir
que a lmpada fica acesa somente quando a chave A ou a chave B
ou ambas estiverem fechadas

19
Funo OU (OR)

 Para representar a expresso


 S = A ou B
 Adotaremos a representao
 S = A+B, onde se l S = A ou B
 Porm, existem notaes alternativas
S=A|B
 S = A; B
S=AB

20
Tabela Verdade da Funo OU
(OR)
 Observe que, no
A B A+B
sistema de numerao
binrio, a soma
1+1=10 0 0 0
 Na lgebra booleana,
1+1=1, j que 0 1 1
somente dois valores
so permitidos (0 e 1) 1 0 1

1 1 1
21
Porta Lgica OU (OR)
 A porta OU um circuito que executa a funo OU
 A porta OU executa a tabela verdade da funo OU
 Portanto, a sada ser 0 somente se ambas as entradas forem
iguais a 0; nos demais casos, a sada ser 1
 Representao
Porta OU
(OR)

Entrada A Entrada A
Sada S Sada S
Entrada B Entrada B

22
A
Porta Lgica OU (OR) B
S=A+B

A B S=A+B A B S=A+B
0 0 0 0 0 0 0 0
0 0 1 1 1 0 1 1
0 1
1 0 1 1 0 1
1 1 1 1 1 1

A B S=A+B A B S=A+B
1 0 0 0 1 0 0 0
1 0 1 1 1 0 1 1
0 1
1 0 1 1 0 1
1 1 1 1 1 1

23
Porta Lgica OU (OR)
 possvel estender o
conceito de uma porta OU
para um nmero qualquer
de variveis de entrada A
 Nesse caso, temos uma
B
porta OU com N entradas
e somente uma sada C
S=A+B+C++N

 A sada ser 0 se e
N
somente se as N entradas
forem iguais a 0; nos
demais casos, a sada
ser 1

24
Porta Lgica OU (OR)
Por exemplo,
A B C D S
 0 0 0 0 0
S=A+B+C+D 0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
A
0 1 1 0 1
0 1 1 1 1
B
S=A+B+C+D 1 0 0 0 1
C 1 0 0 1 1
1 0 1 0 1
D
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1

25
Funo NO (NOT)

 Executa o complemento (negao) de


uma varivel binria
 Se a varivel estiver em 0, o resultado da
funo 1
 Se a varivel estiver em 1, o resultado da
funo 0
 Essafuno tambm chamada de
inversora

26
Funo NO (NOT)
 Usando as mesmas convenes dos circuitos
anteriores, tem-se que:
 Quando a chave A est aberta (A=0), passar corrente
pela lmpada e ela acender (S=1)
 Quando a chave A est fechada (A=1), a lmpada
estar em curto-circuito e no passar corrente por
ela, ficando apagada (S=0)

A=0 A=1

S=1 S=0
27
Funo NO (NOT)
 Para representar a  Tabela verdade da
expresso funo NO (NOT)
 S = no A
 Adotaremos a
representao A
 S = , onde se l S = no A
 Notaes alternativas
0 1
 S = A
1 0
 S=A
 S=

28
Porta Lgica NO (NOT)
 A porta lgica NO, ou inversor, o circuito que executa
a funo NO
 O inversor executa a tabela verdade da funo NO
 Se a entrada for 0, a sada ser 1; se a entrada for 1, a sada ser
0
 Representao Porta
NO
(NOT) Alternativamente,
Aps um
Entrada A Sada S bloco lgico

Antes de um
bloco lgico

29
Porta Lgica NO (NOT) A S=

A S=
0 1
0 1
1 0

A S=
1 0 0 1
1 0

30
Funo NO E (NAND)
 Composio da  Tabela verdade
funo E com a
funo NO, ou seja, A B S=A.B
a sada da funo E
invertida 0 0 1
 S = (A.B) = A.B
= (A.B) 0 1 1
= (A.B)
1 0 1

1 1 0
31
Porta NO E (NAND)
 A porta NO E (NE) o bloco lgico que executa
a funo NO E, ou seja, sua tabela verdade
 Representao

A A
S=A.B S=A.B
B B

32
Porta NO E (NAND)
 Como a porta E, a porta
NO E pode ter duas ou
mais entradas
 Nesse caso, temos uma A
porta NO E com N
B
entradas e somente uma
S=A.B.CN
sada C


 A sada ser 0 se e
N
somente se as N entradas
forem iguais a 1; nos
demais casos, a sada
ser 1

33
Funo NO OU (NOR)
 Composio da  Tabela verdade
funo OU com a
funo NO, ou seja, A B S=A+B
a sada da funo OU
invertida 0 0 1
 S = (A+B) = A+B
= (A+B) 0 1 0
= (A+B)
1 0 0

1 1 0
34
Porta NO OU (NOR)
 A porta NO OU (NOU) o bloco lgico que
executa a funo NO OU, ou seja, sua tabela
verdade
 Representao

A A
S=A+B S=A+B
B B

35
Porta NO OU (NOR)
 Como a porta OU, a porta
NO OU pode ter duas ou
mais entradas
 Nesse caso, temos uma A
porta NO OU com N
B
entradas e somente uma
sada C
S=A+B+C++N

 A sada ser 1 se e
N
somente se as N entradas
forem iguais a 0; nos
demais casos, a sada
ser 0

36
Funo OU Exclusivo (XOR)
 A funo OU  Tabela verdade
Exclusivo fornece
 1 na sada quando as A B S=AB
entradas forem 0 0 0
diferentes entre si e
0 1 1
 0 caso contrrio
1 0 1
S =AB
= .B + A. 1 1 0

37
Porta OU Exclusivo (XOR)
como Bloco Bsico
Simbologia adotada

A
S=AB
B

Outros smbolos utilizados

A A
S=AB | S=AB
B B

38
Porta OU Exclusivo (XOR)
como Circuito Combinacional

S=AB

39
Resumo dos Blocos Lgicos
Bsicos
Nome Smbolo Grfico Funo Algbrica Tabela Verdade
A B S=A.B
A S=A.B 0 0 0
E (AND) B
S=A.B
S=AB
0 1 0
1 0 0
1 1 1
A B S=A+B
A 0 0 0
OU (OR) S=A+B S=A+B 0 1 1
B 1 0 1
1 1 1

S=
NO (NOT) A S=
A S= S=A 0 1
Inversor S= A
1 0

A B S=A.B
A S=A.B 0 0 1
NE (NAND) B
S=A.B S=(A.B) 0 1 1
1 0 1
S= (A.B) 1 1 0
A B S=A+B
A
S=A+B 0 0 1
NOU (NOR) S=A+B S=(A+B) 0 1 0
B 1 0 0
S= (A+B) 1 1 0
A B S=AB
A 0 0 0
XOR S=AB S=AB 0 1 1
B 1 0 1
1 1 0
41
Correspondncia entre expresses,
circuitos e tabelas verdade
 Todo circuito lgico executa uma
expresso booleana
 Um circuito, por mais complexo que seja,
composto pela interligao dos blocos
lgicos bsicos
 Veremos, a seguir, como obter as
expresses booleanas geradas por um
circuito lgico

42
Expresses Booleanas Geradas
por Circuitos Lgicos
 Seja o circuito:

B
S
C

43
Expresses Booleanas Geradas
por Circuitos Lgicos
 Vamos dividi-lo em duas partes (1) e (2)
 No circuito (1), a sada S1 contm o produto
A.B, j que o bloco uma porta E
 Portanto, S1 = A.B

A S1
B
(1) S
C
(2)

44
Expresses Booleanas Geradas
por Circuitos Lgicos
 No circuito (2), note que a sada S1 utilizada
como uma das entradas da porta OU
 A outra entrada da porta OU corresponde
varivel C, o que nos leva :
 S = S1 + C

A S1=A.B
B
(1) S=S1+C
C
(2)

45
Expresses Booleanas Geradas
por Circuitos Lgicos
 Para obter a expresso final em relao s
entradas A, B e C basta substituir a expresso S1
na expresso de S, ou seja:
 (1) S1 = A.B
 (2) S = S1 + C
 Obtm-se S = S1 + C = (A.B) + C

A S1=A.B
B
(1) S=S1+C
C
(2)

46
Expresses Booleanas Geradas
por Circuitos Lgicos
 Portanto, a expresso que o circuito executa :
 S = (A.B) + C = A.B + C

A A.B
B
S=A.B+C
C
(2)

47
Exerccio

 Escreva a expresso booleana executada


pelo circuito

48
Soluo

A
(A+B)
B

S=(A+B).(C+D)

C (C+D)
D

49
Exerccio

 Determinar a expresso booleana


caracterstica do circuito
A

C S

50
Soluo

A (A.B)

S=(A.B)+C+(C.D)
C
C

(C.D)

51
Circuitos Gerados por
Expresses Booleanas
 At o momento, vimos como obter uma
expresso caracterstica a partir de um
circuito
 Tambm possvel obter um circuito
lgico, dada uma expresso booleana
 Nesse caso, como na aritmtica elementar,
parnteses tm maior prioridade, seguidos
pela multiplicao (funo E) e, por ltimo,
pela soma (funo OU)
52
Circuitos Gerados por
Expresses Booleanas
 Seja a expresso
 S = (A+B).C.(B+D)
 Vamos separar as subfrmulas da
expresso, ou seja:
 S = (A+B) . C . (B+D)

53
Circuitos Gerados por
Expresses Booleanas
 Seja a expresso
 S = (A+B).C.(B+D) A

 Vamos separar as subfrmulas da S1=(A+B)


B
expresso, ou seja:
 S = (A+B) . C . (B+D)
 Dentro do primeiro parntese temos a B
soma booleana S1=(A+B), portanto o S2=(B+D)
circuito que executa esse parntese ser D
uma porta OU
 Dentro do segundo parntese temos a
soma booleana S2=(B+D). Novamente, o
circuito que executa esse parntese ser
uma porta OU

54
Circuitos Gerados por
Expresses Booleanas
 Seja a expresso
 S = (A+B).C.(B+D) A

 Vamos separar as subfrmulas da S1=(A+B)


B
expresso, ou seja:
 S = (A+B) . C . (B+D)
 Dentro do primeiro parntese temos a B
soma booleana S1=(A+B), portanto o S2=(B+D)
circuito que executa esse parntese ser D
uma porta OU
 Dentro do segundo parntese temos a
soma booleana S2=(B+D). Novamente, o S1
circuito que executa esse parntese ser
C S
uma porta OU
 Portanto, temos: S2
 S = S1 . C . S2
 Agora temos uma multiplicao booleana
e o circuito que a executa uma porta E
55
Circuitos Gerados por
Expresses Booleanas
O circuito completo :

A S1=(A+B)

B
S = (A+B).C.(B+D)
C

D
S2=(B+D)

56
Exerccio

 Desenhe o circuito lgico que executa a


seguinte expresso booleana
 S = (A.B.C) + (A+B).C

57
Soluo
 importante lembrar que as entradas que representam a mesma
varivel esto interligadas
 Contudo o desenho sem interligaes facilita a interpretao do
circuito
A
A.B.C
B
C S=(A.B.C)+(A+B).C

A A+B
B
(A+B).C

58
Exerccio

 Desenhe o circuito lgico cuja expresso


caracterstica
 S = (A.B + C.D)

59
Soluo

A A.B

B
S=((A.B)+(C.D))

C
C.D
D

60
Expresses ou Circuitos
representados por Tabelas Verdade
 Uma forma de estudar uma funo booleana
consiste em utilizar sua tabela verdade
 Como visto anteriormente, h uma equivalncia
entre o circuito lgico e sua expresso
caracterstica
 Podemos obter um circuito a partir de sua expresso
 Podemos obter expresses a partir dos circuitos
 Uma tabela verdade representa o comportamento
tanto do circuito como de sua expresso
caracterstica

61
Como obter a Tabela Verdade a
partir de uma Expresso
 Colocar todas as possibilidades (interpretaes)
para as variveis de entrada
 Lembrar que para N variveis, h 2N possibilidades
 Adicionar colunas para cada subfrmula da
expresso
 Preencher cada coluna com seus resultados
 Adicionar uma coluna para o resultado final
 Preencher essa coluna com o resultado final

62
Exemplo
 Considere a expresso A B C D
0
 S = A.B.C + A.D + A.B.D 1
 Como h 4 variveis de 0
1
entrada (A, B, C, D), h 0
24=16 interpretaes 1
 Variao 1 zero, 1 um 0
1
0
1
0
1
0
1
0
1

63
Exemplo
 Considere a expresso A B C D
0 0
 S = A.B.C + A.D + A.B.D 0 1
 Como h 4 variveis de 1 0
1 1
entrada (A, B, C, D), h 0 0
24=16 interpretaes 0 1
 Variao 1 zero, 1 um 1 0
 Variao 2 zeros, 2 um 1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1

64
Exemplo
 Considere a expresso A B C D
0 0 0
 S = A.B.C + A.D + A.B.D 0 0 1
 Como h 4 variveis de 0 1 0
0 1 1
entrada (A, B, C, D), h 1 0 0
24=16 interpretaes 1 0 1
 Variao 1 zero, 1 um 1 1 0
 Variao 2 zeros, 2 um 1 1 1
0 0 0
 Variao 4 zeros, 4 um 0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

65
Exemplo
 Considere a expresso A B C D
0 0 0 0
 S = A.B.C + A.D + A.B.D 0 0 0 1
 Como h 4 variveis de 0 0 1 0
0 0 1 1
entrada (A, B, C, D), h 0 1 0 0
24=16 interpretaes 0 1 0 1
 Variao 1 zero, 1 um 0 1 1 0
 Variao 2 zeros, 2 um 0 1 1 1
1 0 0 0
 Variao 4 zeros, 4 um 1 0 0 1
 Variao 8 zeros, 8 um 1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

66
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0
 A seguir, adicionar uma 0 0 0 1
coluna para cada 0 0 1 0
0 0 1 1
subfrmula de S, alm de 0 1 0 0
uma coluna para o 0 1 0 1
resultado final S 0 1 1 0
 A.B.C 0 1 1 1
1 0 0 0
 A.D 1 0 0 1
 A.B.D 1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

67
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0
 A seguir, adicionar uma 0 0 0 1
coluna para cada 0 0 1 0
0 0 1 1
subfrmula de S, alm de 0 1 0 0
uma coluna para o 0 1 0 1
resultado final S 0 1 1 0
 A.B.C 0 1 1 1
1 0 0 0
 A.D 1 0 0 1
 A.B.D 1 0 1 0
 Preencher cada coluna 1 0 1 1
1 1 0 0
com seu respectivo 1 1 0 1
resultado 1 1 1 0 1
1 1 1 1 1

68
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0 0
 A seguir, adicionar uma 0 0 0 1 0
coluna para cada 0 0 1 0 0
0 0 1 1 0
subfrmula de S, alm de 0 1 0 0 0
uma coluna para o 0 1 0 1 0
resultado final S 0 1 1 0 0
 A.B.C 0 1 1 1 0
1 0 0 0 0
 A.D 1 0 0 1 0
 A.B.D 1 0 1 0 0
 Preencher cada coluna 1 0 1 1 0
1 1 0 0 0
com seu respectivo 1 1 0 1 0
resultado 1 1 1 0 1
1 1 1 1 1

69
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0 0
 A seguir, adicionar uma 0 0 0 1 0
coluna para cada 0 0 1 0 0
0 0 1 1 0
subfrmula de S, alm de 0 1 0 0 0
uma coluna para o 0 1 0 1 0
resultado final S 0 1 1 0 0
 A.B.C 0 1 1 1 0
1 0 0 0 0
 A.D 1 0 0 1 0 1
 A.B.D 1 0 1 0 0
 Preencher cada coluna 1 0 1 1 0 1
1 1 0 0 0
com seu respectivo 1 1 0 1 0 1
resultado 1 1 1 0 1
1 1 1 1 1 1

70
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0 0 0
 A seguir, adicionar uma 0 0 0 1 0 0
coluna para cada 0 0 1 0 0 0
0 0 1 1 0 0
subfrmula de S, alm de 0 1 0 0 0 0
uma coluna para o 0 1 0 1 0 0
resultado final S 0 1 1 0 0 0
 A.B.C 0 1 1 1 0 0
1 0 0 0 0 0
 A.D 1 0 0 1 0 1
 A.B.D 1 0 1 0 0 0
 Preencher cada coluna 1 0 1 1 0 1
1 1 0 0 0 0
com seu respectivo 1 1 0 1 0 1
resultado 1 1 1 0 1 0
1 1 1 1 1 1

71
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0 0 0
 A seguir, adicionar uma 0 0 0 1 0 0
coluna para cada 0 0 1 0 0 0
0 0 1 1 0 0
subfrmula de S, alm de 0 1 0 0 0 0
uma coluna para o 0 1 0 1 0 0
resultado final S 0 1 1 0 0 0
 A.B.C 0 1 1 1 0 0
1 0 0 0 0 0
 A.D 1 0 0 1 0 1
 A.B.D 1 0 1 0 0 0
 Preencher cada coluna 1 0 1 1 0 1
1 1 0 0 0 0
com seu respectivo 1 1 0 1 0 1 1
resultado 1 1 1 0 1 0
1 1 1 1 1 1 1

72
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0 0 0 0
 A seguir, adicionar uma 0 0 0 1 0 0 0
coluna para cada 0 0 1 0 0 0 0
0 0 1 1 0 0 0
subfrmula de S, alm de 0 1 0 0 0 0 0
uma coluna para o 0 1 0 1 0 0 0
resultado final S 0 1 1 0 0 0 0
 A.B.C 0 1 1 1 0 0 0
1 0 0 0 0 0 0
 A.D 1 0 0 1 0 1 0
 A.B.D 1 0 1 0 0 0 0
 Preencher cada coluna 1 0 1 1 0 1 0
1 1 0 0 0 0 0
com seu respectivo 1 1 0 1 0 1 1
resultado 1 1 1 0 1 0 0
1 1 1 1 1 1 1

73
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0 0 0 0
 A seguir, adicionar uma coluna
0 0 0 1 0 0 0
para cada subfrmula de S, 0 0 1 0 0 0 0
alm de uma coluna para o 0 0 1 1 0 0 0
resultado final S 0 1 0 0 0 0 0
 A.B.C 0 1 0 1 0 0 0
 A.D 0 1 1 0 0 0 0
 A.B.D 0 1 1 1 0 0 0
1 0 0 0 0 0 0
 Preencher cada coluna com
1 0 0 1 0 1 0 1
seu respectivo resultado
1 0 1 0 0 0 0
 Por ltimo, preencher a coluna 1 0 1 1 0 1 0 1
do resultado final 1 1 0 0 0 0 0
1 1 0 1 0 1 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 1 1 1

74
Exemplo
 S = A.B.C + A.D + A.B.D A B C D A.B.C A.D A.B.D S
0 0 0 0 0 0 0 0
 A seguir, adicionar uma coluna
0 0 0 1 0 0 0 0
para cada subfrmula de S, 0 0 1 0 0 0 0 0
alm de uma coluna para o 0 0 1 1 0 0 0 0
resultado final S 0 1 0 0 0 0 0 0
 A.B.C 0 1 0 1 0 0 0 0
 A.D 0 1 1 0 0 0 0 0
 A.B.D 0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
 Preencher cada coluna com
1 0 0 1 0 1 0 1
seu respectivo resultado
1 0 1 0 0 0 0 0
 Por ltimo, preencher a coluna 1 0 1 1 0 1 0 1
do resultado final 1 1 0 0 0 0 0 0
1 1 0 1 0 1 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 1 1 1

75
Exerccio
 Encontre a tabela
verdade da expresso
 S = +B+A.B.C

76
Exerccio
A B C C A.B.C S
 Encontre a tabela
0 0 0 1 1
verdade da expresso
0 0 1 1 0
 S = +B+A.B.C 0 1 0 1 1
0 1 1 1 0
1 0 0 0 1
1 0 1 0 0
1 1 0 0 1
1 1 1 0 0

77
Soluo
A B C C A.B.C S
 Encontre a tabela
0 0 0 1 1 0 1
verdade da expresso
0 0 1 1 0 0 1
 S = +B+A.B.C 0 1 0 1 1 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 1 0 0 0 0
1 1 0 0 1 1 1
1 1 1 0 0 0 1

78
Exerccio

 Montar a tabela verdade da expresso


 S = A.B.C + A.B.C + A.B.C + A.B.C

79
Exerccio

 Montar a tabela verdade da expresso


 S = A.B.C + A.B.C + A.B.C + A.B.C
A B C A B C A.B.C A.B.C A.B.C A.B.C S
0 0 0 1 1 1
0 0 1 1 1 0
0 1 0 1 0 1
0 1 1 1 0 0
1 0 0 0 1 1
1 0 1 0 1 0
1 1 0 0 0 1
1 1 1 0 0 0

80
Soluo

 Montar a tabela verdade da expresso


 S = A.B.C + A.B.C + A.B.C + A.B.C
A B C A B C A.B.C A.B.C A.B.C A.B.C S
0 0 0 1 1 1 0 0 0 1 1
0 0 1 1 1 0 0 0 1 0 1
0 1 0 1 0 1 0 0 0 0 0
0 1 1 1 0 0 0 0 0 0 0
1 0 0 0 1 1 0 0 0 0 0
1 0 1 0 1 0 0 1 0 0 1
1 1 0 0 0 1 0 0 0 0 0
1 1 1 0 0 0 1 0 0 0 1

81
Equivalncia de Expresses
Booleanas por Tabela Verdade
 Sejam S1 e S2 duas expresses booleanas
 S1 e S2 so equivalentes se e somente se para
todas as interpretaes possveis (linhas) na
tabela verdade ocorre S1=S2
 Se S1S2 em pelo menos uma interpretao,
ento S1 e S2 no so equivalentes

82
Exerccio
 Verifique, usando tabela A B A+B S1 S2
verdade, se as expresses S1
0 0
e S2 so equivalentes
 S1 = A 0 1
 S2 = A.(A+B) 1 0
1 1

83
Soluo
 Verifique, usando tabela A B A+B S1 S2
verdade, se as expresses S1
0 0 0 0 0
e S2 so equivalentes
 S1 = A 0 1 1 0 0
 S2 = A.(A+B) 1 0 1 1 1
 Como S1=S2 em todas as 1 1 1 1 1
interpretaes possveis na
tabela verdade, as expresses
so equivalentes
 A.(A+B) = A
 Como veremos mais adiante,
esta uma propriedade,
conhecida como absoro

84
Exerccio
 Verifique, usando tabela A B 1+B A.B S1 S2 S3
verdade, se as expresses S1,
0 0
S2, S3 so equivalentes entre
si 0 1
 S1 = A 1 0
 S2 = A.(1 + B) 1 1
 S3 = A + A.B

85
Soluo
 Verifique, usando tabela A B 1+B A.B S1 S2 S3
verdade, se as expresses S1,
0 0 1 0 0 0 0
S2, S3 so equivalentes entre
si 0 1 1 0 0 0 0
 S1 = A 1 0 1 0 1 1 1
 S2 = A.(1 + B) 1 1 1 1 1 1 1
 S3 = A + A.B
 Como S1=S2=S3 em todas as
interpretaes possveis na
tabela verdade, as expresses
so equivalentes
 A + A.B = A.(1+B) = A
 Como veremos mais adiante,
esta uma propriedade,
conhecida como absoro
86
Exerccio
 Verifique, usando tabela A B C B+C A.B A.C S1 S2
verdade, se as expresses S1 0 0 0
e S2 so equivalentes 0 0 1
 S1 = A.(B + C)
0 1 0
 S2 = A.B + A.C
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

87
Soluo
 Verifique, usando tabela A B C B+C A.B A.C S1 S2
verdade, se as expresses S1 0 0 0 0 0 0 0 0
e S2 so equivalentes 0 0 1 1 0 0 0 0
 S1 = A.(B + C)
0 1 0 1 0 0 0 0
 S2 = A.B + A.C
0 1 1 1 0 0 0 0
 Como S1=S2 em todas as
interpretaes possveis na 1 0 0 0 0 0 0 0
tabela verdade, as expresses 1 0 1 1 0 1 1 1
so equivalentes 1 1 0 1 1 0 1 1
 A.(B + C) = A.B + A.C 1 1 1 1 1 1 1 1
 Como veremos mais adiante,
esta a propriedade
distributiva da multiplicao
booleana

88
Exerccio
 Verifique, usando tabela A B C B.C A+B A+C S1 S2
verdade, se as expresses S1 0 0 0
e S2 so equivalentes 0 0 1
 S1 = A+(B.C)
0 1 0
 S2 = (A+B) . (A+C)
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

89
Soluo
 Verifique, usando tabela A B C B.C A+B A+C S1 S2
verdade, se as expresses S1 0 0 0 0 0 0 0 0
e S2 so equivalentes 0 0 1 0 0 1 0 0
 S1 = A+(B.C)
0 1 0 0 1 0 0 0
 S2 = (A+B) . (A+C)
0 1 1 1 1 1 1 1
 Como S1=S2 em todas as
interpretaes possveis na 1 0 0 0 1 1 1 1
tabela verdade, as expresses 1 0 1 0 1 1 1 1
so equivalentes 1 1 0 0 1 1 1 1
 A+(B.C) = (A+B) . (A+C) 1 1 1 1 1 1 1 1
 Como veremos mais adiante,
esta a propriedade
distributiva da adio
booleana

90
Exerccio
 Verifique, usando tabela A B A B A.B S1 S2
verdade, se as expresses S1
0 0
e S2 so equivalentes
 S1 = (.) 0 1
 S2 = (A.B) 1 0
1 1

91
Soluo
 Verifique, usando tabela A B A B A.B S1 S2
verdade, se as expresses S1
0 0 1 1 0 1 1
e S2 so equivalentes
 S1 = (.) 0 1 1 0 0 0 1
 S2 = (A.B) 1 0 0 1 0 0 1
 Como S1S2 em pelo menos 1 1 0 0 1 0 0
uma interpretao (de fato, em
2 das 4 possveis) na tabela
verdade, as expresses no
so equivalentes
 Portanto,
 (.) (A.B)

92
Resumo de Algumas Propriedades
provadas por Tabelas Verdade
 Absoro
 A + (A.B) = A
 A . (A+B) = A
 Distributiva
 A.(B+C) = A.B + A.C
 A+(B.C) = (A+B) . (A+C)

93
Obtendo a Tabela Verdade a
partir de um Circuito
 De forma anloga, possvel estudar o
comportamento de um circuito por meio da
sua tabela verdade
 Dado um circuito, necessrio extrair sua
expresso caracterstica; a partir dela
possvel montar a tabela verdade
correspondente

94
Exemplo

A partir do circuito:

95
Exemplo

A partir do circuito:

A
(A+B)
B

S=(A+B).(B.C)

B (B.C)

 Extramos sua expresso caracterstica


 S = (A+B) . (B.C)
96
Exemplo
A B C A+B B.C (B.C) S
 A partir da expresso
0 0 0 0 0 1 0
 S = (A+B) . (B.C) 0 0 1 0 0 1 0
 Obtm-se a tabela 0 1 0 1 0 1 1
verdade, como 0 1 1 1 1 0 0
anteriormente 1 0 0 1 0 1 1
1 0 1 1 0 1 1
explicado
1 1 0 1 0 1 1
1 1 1 1 1 0 0

97
Equivalncia de Blocos Lgicos
 Qualquer bloco lgico bsico pode ser obtido utilizando
outro bloco qualquer e inversores
 Inversores podem ser obtidos a partir de portas NAND e
NOR
 Veremos a seguir essas equivalncias entre
determinados blocos
 Tais equivalncias podem ser provadas pela tabelas
verdades correspondentes da seguinte forma
 Seja S1 a expresso caracterstica do primeiro bloco B1
 Seja S2 a expresso caracterstica do segundo bloco B2
 Se para todas as interpretaes possveis de B1 e B2, sempre
ocorrer que S1=S2, ento B1 equivalente a B2

98
Inversor a partir de porta NAND
 Inversor  Ao interligar as
entradas de uma porta
A S=
NAND, obtm-se um
A S inversor
0 1
1 0
A
S=
A B
S=A.B
B

A B S Note que, para cada A B S


0 0 1 interpretao 0 0 1
0 1 1 possvel, os 1 1 0
1 0 1 resultados so
1 1 0 equivalentes
99
Inversor a partir de porta NOR
 Inversor  Ao interligar as
entradas de uma porta
A S=
NOR, obtm-se um
A S inversor
0 1
1 0
A
S=
A B
S=A+B
B

A B S A B S
0 0 1 0 0 1
0 1 0 1 1 0
1 0 0
1 1 0
100
Porta NOU a partir de porta E e
inversores
 Porta E e inversores  Porta NOU

A


B

A A
S S=A+B
B B

A B  S A B S=A+B
0 0 1 1 1 0 0 1
0 1 1 0 0 0 1 0
1 0 0 1 0 1 0 0
1 1 0 0 0 1 1 0

101
Equivalncia de Blocos Lgicos

 De maneira similar, a equivalncia entre os


blocos mostrados a seguir pode ser
verificada

102
Blocos Lgicos Equivalentes
Nome Bloco Lgico Bloco Equivalente

A A
AND S=A.B S=(+)
B B

A A
NAND S=A.B S=+
B B

A A
OR S=A+B S=(.)
B B

A A
NOR S=A+B S=.
B B

103
Exerccio

 Prove,usando tabela verdade, que os


seguintes blocos lgicos so equivalentes

A A
S1=A+B S2=(.)
B B

104
Soluo

S1= S2=
A B  .
A+B .

A
0 0 1 1 1 0 0
S1=A+B
B

0 1 1 0 0 1 1

A 1 0 0 1 0 1 1
S2=(.)
B

1 1 0 0 0 1 1

105
Copyright Apresentao 2012 por
Jos Augusto Baranauskas
Universidade de So Paulo

Professores so convidados a utilizarem esta apresentao da maneira que lhes


for conveniente, desde que esta nota de copyright permanea intacta.

Slides baseados em:


Idoeta, I.V. & Capuano, F.G.; Elementos de Eletrnica Digital, 12. edio,
rica, 1987.
E. Mendelson; lgebra booleana e circuitos de chaveamento, McGraw-Hill,
1977.

106