Diodo MOSFET

ID
Pequea seal
ID
1
rD=
gm

VD
1/rD = g m
rD
V D = VGS
V T V T + VOV

Entrada: Corriente, ID Salida: Tensin, VGS

 Espejo de Corriente
entrada salida
I2 A iI1
I1 I2
A iI1
+
VO
M1 M2 M2 en saturacin
M2
ohm.
VO
V OV V OV +V T
W 2 /L 2
I2 = I 1 = A iI1
W 1 /L 1

si L 1 = L 2 = L 1
I2 ro = rds2 =
W2 I2
A i=
W1
 Espejo CASCODO
entrada salida
I2
I1 I2

M2, M4
M4 en Ohmica,
M3 M4 en Saturacin
M2, M2
M4 en Saturacin
ohm.
VO
M1 M2 V OV V T +2V OV

2
ro gm4rds4rds2 gmrds
 Espejo CASCODO de baja tensin
entrada salida
I2
I1 I2
VC

M2 M2, M4
M3 M4
M2, sat. en Saturacin
M4 M4
ohm. ohm.
VO
M1 M2 V OV 2VOV

V C = V T + 2VOV

- Mayor rango de salida (+VT ) - Peor ro

 Amplificador INVERSOR
Vdd

V GS2

M2
C gd1
ID vo

vo M1 vo
vi
vi
M1 vi
C gs1 g m1 v i r ds1
r ds2 CL
V GS1

Baja frecuencia
Zi
ro = rds1|| rds2 = I ( 1+ )
D 1 2
AV = gm1ro
 Amplificador INVERSOR
Respuesta en frecuencia

vo roCgd1s gm1ro Polo : s r1

oCL
H(s) = =
vi 1 + ro(CL +Cgd1)s Cero : s = +g m1
Cgd1

Diagrama de Bode
dB(Av)
Lugar de las races

GBW

Polo Cero log( )

p z

180

270

margen
de fase
360

gm
Ci = Cgs1 + (1 AV )Cgd1 (e f ecto Miller) GBW = |Av|| p| =
CL
 Amplificador CASCODO

ID
vo vo
io
M2 gm2 vs2 rds2
VC vi vs2
io
vi
M1 g m1 v i rds1

Baja frecuencia
ro gm2 rds2 rds1 ro muy grande -> fuente
 de corriente

AV gm1ro = gm1 gm2 rds1 rds2 ganancia grande 104
 Amplificador CASCODO
Amplificador de alta ganancia Efecto Miller
Vdd

V BP M3
vo
ID
V CN M2
V CP M4
vo C gd1
v d1

V CN M2

vi M1
vi M1 C gs1

Efecto Miller reducido:

AV 1 = vd1 = gm1ri2 = g
v m1 1
i gm2

Cin = Cgs1 + (1 AV 1)Cgd1 = Cgs1 + 2Cgd1 Cgs1

 Amplificador CASCODO PLEGADO
Vdd

I D2 +I D1

M2 V CP
vo

vi M1 I D2

ID2 6= ID1 , se puede hacer gm2 > gm1

Mayor consumo de corriente

Mejor polarizacin (VDS1 grande). Mayor rango de salida

 PAR DIFERENCIAL bipolar
I EE
I1 I2
I2 I1

V B1 Q1 Q2 V B2
VEE

I EE
2%IEE
V B1 VB2
100mV +100mV

 
I1 = IS exp VB1VVEE

IEE
T
I1 = 1+exp(V
DIF /VT )



 


VB2 VEE
I2 = IS exp

/V )

V T exp(VDIF T
I2 = IEE 1+exp(V
DIF /VT )

IEE = I1 + I2



 
VDIF


I1 I2 = IEE tanh 2V
T


VDIF = VB1 VB2

 PAR DIFERENCIAL con FETs
I SS
I1 I2
I2 I1

V G1 V G2
V SS

I SS
V G1 VG2
2V + 2V
ov ov

2 2
r !

ISS
I1 = 2 (VG1 VSS VT H )2
VDIF VDIF
I = + 1

1






22Vov 2Vov






2
I2 = 2 (VG2 VSS VT H )

2 2
r !


ISS VDIF VDIF
I2 = 2 2Vov + 1 2Vov
ISS = I1 + I2











r
VDIF = VG1 VG2 2

V V

I1 I2 = ISS VDIF 1 2V DIF


ov ov

Vov : Tensin de overdrive cuando VG1 = VG2 , I1 = I2 : VOV = ISS /

p
 Par Diferencial. Transconductor. Distorsin
Vdd
Espejo de I 1 I 2 VDIF = Amp sen(t)
corriente
M3 M4 I SS

I 1 I2
Amp THD

2V 1 Vov 28 dB
I1 I2 ov
VDIF
+ 2V
0.75 Vov 34 dB
V I+ M1 M2 V I ov

0.5 Vov 41 dB
I SS
0.25 Vov 54 dB
I SS
0.125 Vov 67 dB
 Amplificador Diferencial
Vdd Circuito equivalente Circuito equivalente
Espejo de para modo diferencial para modo comn
M3 M4
corriente
M3
I 1 I2 r ds4 || rds2
VO vo
I1 I2 vo
v cm M1
V I+ M1 M2 V I v dif M1

2 rds5
V BN M5 I SS

AV,DIF = gm1(rds4|| rds2) ( 102)

AV,DIF
CMRR = ( 104)
1/g AV,CM
AV,CM 2 r m3 = 2 g 1r ( 102)
ds5 m3 ds5
 Amplificador Diferencial
Rangos de entrada y de salida (todos los transistores en saturacin)

VO
Vdd
Vdd Vdd
M1 ohm. M4 ohm. V OV
M3 M4 |VTP |
|VTP |
V TN Rango de Rango de
+|VOV | +|VOV |
entrada en salida
VO
modo comn
V CMI VTN
V I+ M1 M2 V I
V CMI
M2 ohm.
V TN M5 ohm.
V BN M5
+2VOV M1 corte
Vss Vss V DIF
 Amplificador Operacional OTA-Miller
Primera etapa Segunda etapa
Vdd

M3 M4 M6 Dos etapas: Amplificador diferencial + inversor

CL

Condensador de compensacin C C
VO
CC Mejora la estabilidad (Margen de fase)
V I M1 M2 V I+
Reduce el ancho de banda
Su valor se ve multiplicado por el efecto Miller
M5
V BN M7

Vss Resistencia de salida alta => slo cargas capacitivas

 Amplificador Operacional OTA-Miller
Ganancia 1 etapa: AV 1 = gm1 (rds2|| rds4)

Vdd Ganancia 2 etapa: AV 2 = gm6 (rds6|| rds7)

M3 M4 M6 AV = gm1gm6 (rds2|| rds4) (rds6|| rds7)
CL

VO Polo dominante. CMiller AV 2CC

CC
V I M1 M2 V I+ p1 = (r 1
ds2 || rds4 )AV 2CC
p1 = Agm1
V CC
M5
V BN M7
Producto Ganancia Ancho de Banda
Vss
GBW = AV p1 = gCm1
C
 Amplificador Operacional OTA-Miller
p1
dB(Av)

g
Segundo polo: p2 Cm6
L

g
Cero en semiplano positivo: z = Cm6
GBW
p2 z
C
0 dB log( )

Margen de fase:    
MF = 90o arctan GBW GBW
p2 arctan z
0
   
g C
MF = 90o arctan g m1CL arctan ggm1
m6 C m6
90
Margen
de Fase
180
C
si CC = 51 y ggm1 = 10
1 queda:
L m6

MF = 90o 26,6o 5,7o = 57,7o 270

 Amplificador Operacional OTA-Miller
Cero en semiplano positivo, z

Nos obliga a mantener gm6 gm1 para obtener un margen de fase aceptable

Esto puede no ser deseable por otros motivos (ruido)

Solucin: Resistencia en serie con CC

1 etapa M6
RZ CC

M7
z =  1
1

CC RZ g
m6

si RZ = g1 entonces el cero desaparece: z

m6
 Amplificador Operacional OTA-Miller
Slew Rate limitado

Tensin de entrada diferencial grande: M1 o M2 en corte

Rampas de tensin en la salida

Rampa de bajada Rampa de subida

Vdd Vdd
CC
M6 M4
M4 M6
en corte en corte
en hmica CC CC
VO VO VO
M2
M2 en hmica
en corte I6 CL I5 CL I5

integrador

I I
SRDN = dV
dt
o = 6
CL +CC SRUP = dV
dt
o = 5
CC
 Diseo de un A. O. OTA-Miller
Especificaciones de partida

Capacidad de carga mxima, CL Slew Rate mnimo

Producto GBW mnimo Ganancia en DC, AV , mnima

1. Elegimos gm6 = 10 gm1 y CC = 0,2CL para tener un buen margen de fase.

2. gm1 = GBW CC , gm6 = 10 gm1

3. Elegimos una tensin de overdrive, VOV , y obtenemos las corrientes I5 e I6 : ID = gmVOV /2

4. Obtenemos otras corrientes a partir del Slew Rate: I5 = SRUPCC , I6 = SRDN (CL +CC )

5. Hemos de elegir las corrientes ms grandes para cubrir simultaneamente las especificaciones de GBW y
SR

6. De las corrientes y VOV obtenemos W /L para todos los transistores

7. Probamos con distintos valores de L hasta obtener una ganancia en DC, AV , suficientemente grande
 A. O. OTA-Miller. RUIDO
- Slo ruido trmico (ruido blanco)

- Consideramos que todo el ruido se genera en la primera etapa

M3 M4
in3 in4
ino
M1 in1 M2
in2

M5

i2n1 = i2n2 = 4KT N gm1 , i2n3 = i2n4 = 4KT Pgm3

El ruido del transistor M5 est en modo cumn y se cancela en la salida. Queda:

i2no = i2n1 + i2n2 + i2n3 + i2n4 = 4KT (2gm1N + 2gm3P)

Si VOV 1 = VOV 3, entonces gm1 = gm3. El ruido equivalente en la entrada es:

2 i2no 8KT (N +P)

vnieq = 2 = gm1
gm1
 A. O. OTA-Miller. RUIDO
Para reducir el ruido equivalente en la entrada es necesario que gm1 sea grande

Pero gm1 gm6 por cuestin de estabilidad (margen de fase). Esto implica que gm6 ha de ser muy grande,
lo que supone un ancho de banda excesivo y un gran consumo de potencia

Compensando el cero del semiplano positivo y aumentando CC /CL se puede hacer gm1 grande sin
comprometer la estabilidad

Para reducir el ruido flicker el rea de puerta de los transistores de la primera etapa debe ser grande. Pero
en esta etapa las corrientes son pequeas y no se necesitan transistores grandes.

En la primera etapa se puede usar una longitud de canal, L, mayor que en la segunda. Esto adems
aumenta la ganancia en DC
 A. O. Cascodo Plegado
Vdd
Una sla etapa
V BP M3 M10 M11
Estable para cualquier valor de CL
IB M8
V CP M9
No necesita condensador de compensacin
VO
Gran rango de entrada en modo comn
V i+ M1 M2 V i
I B /2 I B /2
Incluye VSS
V CN
M6
M7 Bajo ruido (gm1 grande)
I B /2 I B /2
CL
Zo muy alta => slo cargas capacitivas
IB
M4
IB Mayor consumo de corriente
V BN M5
Menor rango de salida. (problema si Vdd pequea)
Vss
 A. O. Cascodo Plegado
Vdd
Vdd
V BP M3 M10 M11
2VOV M9, M11 ohm.
M1 corte
|VTP |
M8
+2VOV
V CP M9 M3 ohm.
Rango de

VO salida
V i+ M1 M2 V i
Rango de
M6
V CN M7 entrada en
modo comn 2VOV M5. M7 ohm.
V OV
Vss
|VTP |
M4
V BN M5
M1, M4 ohm.
Vss
 A. O. Cascodo Plegado
Vdd

V BP M3 M10 M11

IB M8
V CP M9

VO Parmetros del A. O.
I B /2 I B /2
V i+ M1 M2 V i
M6 ro [(rds2|| rds5) gm7 rds7] || (rds11 gm9 rds9)
V CN M7
I B /2 I B /2
CL
AV = gm1ro
IB IB
V BN
M4
M5 GBW = gCm1
L
Vss
SR = CIB
L
 Polarizacin del Cascodo Plegado
Vdd Vdd

W/4L W/L
I ref I ref
I ref
V BP V CN

V CP V BN
I ref I ref I ref

W/4L W/L
Vss Vss

VBP = V dd |VT P| |VOV | VBN = V ss +VT N +VOV

VCP = V dd |VT P| 2|VOV | VCN = V ss +VT N + 2VOV

 A. O. totalmente diferenciales
- Los bloques digitales generan pulsos de corriente en la alimentacin

- La impedancia de los hilos de conexin convierte los pulsos en ruido en las alimentaciones internas del chip

capacidades
Vo L R Chip Vdd
parsitas
Vdd
Hilos de
conexin al Vdd Vdd
Idd chip Vin
Vo Analog. Digital

Vin Vss Vss

Vss Iss
Vss

- El ruido en Vss se suma a las seales de entrada

- El ruido (Vdd-Vss) se puede colar si los bloques analgicos tienen un PSRR malo

- Para las seales diferenciales el ruido de la alimentacin est en modo comn y se rechaza
 A. O. totalmente diferenciales
- Salida diferencial

VO+ +VO V dd
(VO+ VO) = AV (VI+ VI) = VOCM = cte
2 2

A. O. totalmente diferencial Integrador totalmente diferencial

V i+ V o

V i V o+

- Problema: mantener constante VOCM para tener un buen CMRR y rango de salida
 A. O. totalmente diferenciales
Ncleo del Circuito de control del modo comn
A. O. V o

Amplificador
de error
V i+ Red de V OCM
cmfb
V i Promediado

Vdd/2
V o+

- Red de promediado: Calcula VOCM a partir de VO+ y VO

- Amplificador de error: Acta sobre el ncleo para corregir las diferencias entre VOCM y V dd/2
 A. O. totalmente diferenciales
Redes de promediado

V OCM
C C
Vdd
V o V o+
V o V o+
R R 1 1 1
R R C C
V o V o+
V OCM
V OCM
2 2 2
Vdd/2
Vss
Vbias

Carga slo capacitiva

Lineal Carga mnima Lineal
Rango de salida amplio No muy lineal Rango de salida amplio
Supone carga resistiva Rango de entrada limitado Desplazamiento de DC controlado
Reduccin de ganancia Desplazamiento de DC en V OCM Necesita una seal de reloj
 A. O. totalmente diferenciales
OTA MIller

NUCLEO A. O. CONTROL del MODO COMUN

+Vdd
M7 M5 M9 M12
V BP
Promediado

R M10 M11
V OCM
V o+ V o
V i+ M1 M2 V i

CC CC

cmfb
M6 M3 M4 M8 M13 M14

Vss

- R > rds , de lo contrario hay una disminucin importante de ganancia

- Amp. de error con poca ganancia (estabilidad modo comn)

 A. O. totalmente diferenciales
Estabilidad del modo comn

Circuito equivalente del modo comn en lazo abierto Red de promediado ms estable

C gs10 C

V o+
R/2
CC
M10 R
V OCM
cmfb R
cmfb 1/g m13
M4 M8 V o

- R/2 y Cgs10 introducen un polo que compromete la estabilidad ( p = RC2 )

gs10

- Unos condensadores en paralelo con las resistencias compensan el polo con un cero
 A. O. totalmente diferenciales
Cascodo plegado

Ncleo A. O.
+Vdd
M10
M3
V BP M11 V o+

M8
Control del modo comn
V CP M9
1 2

V i+ M1 M2 V i C C
1 2 V BN

M6 C C
1 2
V CN M7

cmfb

M4 M5
V o
Vss

- No se necesita amplificador de error (entrada cmfb inversora)

- Realimentacin del modo comn estable

 Transconductores
Transconductor simple Mayor rango de entrada MOSFET en lugar de resistencia
en modo comn Vdd
Vdd Vdd

I o I o+

I o I o+ I o I o+
V i+ V i

V i+ M1 M2 V i V i+ M1 M2 V i
R R
2R

cmfb cmfb

Vss Vss cmfb

Vss
Gm R=0
V i+ I o 1
Gm cmfb Gm =
1
V i I o+ R+
g m1
V DIF
Rango de entrada

- Las resistencias de fuente mejoran la linealidad y el rango dinmico a costa de reducir Gm

Transconductores. Ejemplos de circuitos
Resistencia Integrador Autoinduccin
control del
control del modo comn
modo comn

Gm2
Gm Vi Gm Vo

C C
Gm1

C C
1 Gm
H(s) =
Gm Cs

C
L=
Gm1 Gm2
Transconductores. Ejemplo: Filtro Biquad
control del control del
realimentacin
modo comn modo comn

Gm3

Vi Gm1 Gm2 Gm4 Vo

C1 C1 C2 C2
resistencia

integrador integrador con prdidas

K
H(s) =
s2 + 1 s + 1
o2 Q 0

s s
Gm1 Gm2 Gm3 C2 Gm2 Gm3
K= 0 = Q=
Gm3 C1C2 C1 G2m4
 Transconductores. Comentarios
Circuitos simples sin realimentacin

Anchos de banda grandes

Distorsin

Rango dinmico pequeo (no muy problemtico para V dd pequea)

Necesitan sintona para compensar las variaciones del proceso de fabricacin.

Gm depende de la corriente de polarizacin del transconductor

 Interruptores analgicos
El transistor MOSFET como interruptor

CLK
CLK estado r g on r on
transistor
0 OFF

8
n en hmica
is Vdd ON r on transistor
vs en corte
vs 1
r on = = V THN
VS is g on

W
g on = Kp (VddVS VTHN )
L VS
0 Vdd

is
CLK estado r g on r on
p
0 ON r on transistor
en hmica
vs transistor
Vdd OFF 8
en corte
CLK
vs 1
r on = =
VS is g on V THP

W
g on = Kp (V S |V THP |)
L VS
0 Vdd

- No conducen para VS grandes (canal N) o pequeas (canal P)

 Interruptores analgicos
El interruptor CMOS

CLK

CLK CLK estado r

g on r on
n
0 Vdd OFF

8
p Vdd 0 ON r on

is
vs r max
CLK g on = g onN + g onP

1 V THP V THN
VS r on =
g on VS
0 Vdd

- Conduccin para todas las seales entre 0 y V dd

- Resistencia dependiente de VS. Distorsin

 Interruptores analgicos
- Los interruptores CMOS no son siempre necesarios

Conexin a tierra (Vss) Conexin a alimentacin (Vdd) Conexin entre nodos flotantes
o nodos de tensin baja o nodos de tensin alta
EN
nodo nodo Vdd Vdd
n
EN n EN p nodo1 nodo2 nodo1 nodo2
p
Vss Vss nodo nodo

slo MOSFETN slo MOSFETP Interruptor CMOS EN

 Interruptores analgicos. Distorsin
- La resistencia del interruptor depende de la tensin y esto puede producir distorsin.

- Ejemplos de circuitos con interruptores (PGAs)

BIEN MAL MUY MAL!

S3 R4 R4 S3
R1 R2 R3 R4
Vi
S2 S2 R3 R3 S2
S1 S3

R1 S1 R2 R1 R2 S1
Vo Vi Vi

Vo Vo

No circula corriente por los interruptores Las resistencias de los interruptores Error en la ganancia
se suman a las de realimentacin
Sin error de ganancia Ningn lado del interruptor
Error en la ganancia a tensin contante => r on variable
Lineal Uno de los lados de los interruptores DISTORSIN
tiene una tensin constante =>
ron = cte (lineal)
 Interruptores analgicos. Inyeccin de carga
- Interruptor en serie con un condensador (circuitos SC: capacidades conmutadas)

V G = Vdd
S D
CLK

Q=C ox WL(Vdd V V )
TH S
VS
CL
VG :
S D

~Q/2 ~Q/2

Error en el voltaje de CL : VC 12 CoxCW L (V dd VT H VS)

L

El error depende de VS => Distorsin

 Interruptores analgicos. Inyeccin de carga
Recomendaciones para reducir el efecto de la inyeccin de carga:

Usar transistores con L mnima

El transistor nunca opera en saturacin y su valor de no importa

Aumentar el valor de CL

Implica mayor rea de chip y mayor consumo de potencia

Usar seales diferenciales

VC puede ser una seal en modo comn

Aadir un interruptor Dummy con el reloj complementado para absorber la carga inyectada

CLK CLK
Dummy
W/L (W/2)/L

VS
CL
 Comparadores
Comparadores Asncronos

No tienen seal de reloj

Amplificador Operacional en lazo abierto sin condensador de compensacin

Retardos de propagacin relativamente grandes

Comparadores Regenerativos

Sncronos: tienen una seal de reloj

Latch: Realimentacin positiva. Ganancia en DC infinita

Muy rpidos
 Comparadores regenerativos
Esquema simplificado 1 Track Regen.

1 2
nodo X T REG
V i+ VX
VX Vdd
2

2 V XY0
1 dato
V i VY vlido
nodo Y

VY Vss

instante de
muestreo

- Dos fases: Tracking y Regeneracin

- Durante la fase de tracking las capacidades parsitas de los nodos X e Y se cargan hasta alcanzar las tensiones
de la entrada

- Durante la regeneracin el circuito es un latch con una fuerte realimentacin positiva. La tensin VX VY se
amplifica exponencialmente

- Al final de la fase de regeneracin VX y VY tienen tensiones digitales (Vdd o Vss)

 Comparadores regenerativos
AV
Suponiendo que los inversores del latch tienen un nico polo: H(s) = 1+s/ p

VY + sp VY = AV VX 1 dVY +V = A V
p dt Y V X

Para el otro inversor tenemos

1 dVX +V = A V
p dt X V Y

Restando las dos ecuaciones diferenciales obtenemos

1 dVXY = (A 1)V
p dt V XY

donde VXY = VX VY . La solucin de esta ecuacin diferencial es una exponencial:

VXY = VXY 0 exp (AV 1) pt VXY 0 exp [GBW t]

 
 Comparadores regenerativos
METAESTABILIDAD

- El latch no termina de amplificar la tensin inicial VXY 0 hasta V dd si:

VXY 0 V dd exp (GBW TREG)

cuando esto sucede tenemos un fallo por metaestabilidad

- Suponiendo VIMAX < VXY 0 < +VIMAX y una densidad de probabilidad uniforme para VXY 0, podemos esti-
mar el tiempo medio entre fallos:

exp(GBW TREG )
MT BF = V dd f
VIMAX CLK

Ejemplo: GBW = 1 GHz , VIMAX = V dd

fCLK (MHz) TREG (ns) MTBF (s)

50 10 3,9 1019 (1,2 1012 aos, 80 edad Universo)
100 5 440 103 (5 das)
200 2,5 33 103 (30 fallos / s)
 Comparadores regenerativos
Preamp LATCH Buffer
Vdd
CLK
CLK
n
p

OUT
n
OUT
p

V i+
CLK

V i

CLK
Vss

- Preamp: Aislamiento de la entrada. Ganancia pequea. Ancho de banda grande

- Buffer: Minimiza la carga capacitiva en el latch

 Circuitos de polarizacin
Referencia de corriente de tensin umbral

Vdd
I

I D (VGS ),M1
I ref
I ref I ref
I ref V GS
R
M1
I ref
R
V GS
Vss V THN V THN +V OV1

V +VOV 1
Ire f = T HN
R

- Corriente poco dependiente de V dd

- VT H , KP (VOV ) y R tienen variaciones de proceso grandes y dependen de la temperatura

 Circuitos de polarizacin
Referencia de corriente de tensin de overdrive

Vdd

x4
I ref 4 Iref

VOV R

V TH + VOV V TH + 2VOV

Vss

V
Ire f = OV
R

- Corriente independiente de VT H
 Circuitos de polarizacin
Referencia de corriente proporcional a la temperatura absoluta (PTAT)

Vdd

I ref I ref

V GS

R V BE1 VBE2

Q1

Vss
Q2 = N x Q1

Ire f = VBE1VBE2 = VT ln(N) K ln(N)

R R = T qR

VBE1 VBE2 : decenas de mV => Es necesario un buen matching entre transistores

( 200 V de VGS 1C de error para N = 10)

 Circuitos de polarizacin
Referencia de tensin BAND-GAP

Vdd

Vdd
I ref
I PTAT I ref I ref

V ref

R VR V ref

R1 R2
V BE Q2 = N x Q1

Vss
Q1

Vss

VBE VR Vre f VBE VR

T
< 0 , T
> 0 ; T
= T
+ T = 0

R2
Vre f = VBE +VT ln(N) R1

VBE VT
T
2000 V /K ; T
= +86,6 V /K => ln(N) R2 23 => V
R1 re f 1,25V
 Circuitos de polarizacin
Referencia de tensin BAND-GAP

La tensin de salida no depende del valor absoluto de las resistencias, sino de su cociente R2/R1

R2 y R1 deben construirse con el mismo material para que tengan un buen matching

La tensin obtenida coincide con el ancho del gap del silicio en eV

La primera derivada de Vre f (T ) es nula para T0 => mximo o mnimo local:

Vre f (T ) Vre f 0 + 2(T T0)2

El buen matching de los transistores y pequeo son fundamentales

VGS < 1 mV => Area de puerta muy grande

Usar espejos de tipo cascodo

 Circuitos digitales (en entornos analgicos)
NOT NAND (n=2) NOR (n=2)
(inversor) Vdd Vdd
3W/L 3W/L Z I
6W/L Vddd
A
Vdda
Vdd Z
Out 6W/L Vdd Vdd
3W/L B
B 2W/L Analogico Digital
In Out Out
W/L W/L
Z Vss Vsus Vss
W/L 2W/L A
Vssa
Vss Vssd
Vss Vss Z I
Vsus Vsus Vsus

n n

- Transistores con L mnima. Reduccin de capacidad parsita

- NAND mejor que NOR (canal N en serie, canal P en paralelo)

- n 4 . Conectar en cascada para n grandes

- Alimentaciones y tierras separadas. Ruido slo en Vdd digital

 Circuitos digitales
Multiplexor 2 a 1 (6 T) Puerta XOR (10 T) Puerta XOR (12 T)
Vdd

S A B
n
A0 A 0
A0
p Out
C A B
S 1
A1
C Out
B
n A A
A1
0 p
1 B B
S
Vss

- Los interruptores analgicos tambin son tiles para la lgica digital

 Circuitos digitales
FlipFlop dinmico (10 T)
FlipFlop D maestroesclavo (18 T)
Vdd
Q

CLK CLK
1 1
Q
D 0 0 D Q
CLK CLK

CLK

Vss

- El flip-flop dinmico requiere una frecuencia de reloj mnima

- Para el flip-flop esttico es muy adecuado un reloj de fases no solapadas

 Circuitos digitales
Generacin de reloj de fases no solapadas

1 Inversor lento
Vdd
1
1
CLK
S S 2
In Out
1

S S 2

Vss
2
todos inactivos
2