Você está na página 1de 321

Electrónica Geral

Transparências de apoio às aulas


Mestrado Integrado em Engenharia Biomédica
Mestrado Bioengenharia e Nanossistemas

2º semestre 2012/2013

João Costa Freire


Instituto Superior Técnico
Fevereiro de 2013

1
Problemas
Based on

PowerPoint Overheads for

Sedra/Smith
Microelectronic Circuits 5/e
Chap 5. – BJTs
Chap. 6 – Differential

©2004 Oxford University Press.


Bipolar Junction Transistors (BJTs)
Teóricas EG 2010/2011
Problemas EG 2011/2012/2013
3
3
Símbolos

Figure 5.13 Circuit


symbols for BJTs: npn
(a) and pnp (b).

C(n) B(p) E(n) C(p) B(n) E(p)


Um transistor de junção bipolar TJB tem duas junções pn costas com costas
3 terminais: Coletor, Base e Emissor; Coletor e Emissor do mesmo tipo
(n ou p) e a Base de tipo oposto (p ou n)
Nos símbolos a seta no Emissor indica o sentido pn da junção Base-Emissor
(Base p e Emissor n se aponta para fora do símbolo (sentido da corrente
usual no Emissor) ou Base n e Emissor p se aponta para dentro (sentido
da corrente usual no Emissor.
4
wB Física
Se Junção BE com
polarização directa e
Junção BC inversa ⇒
eletrões injectados de E
para C através de B

•Se nE > nC E tem mais


eletrões que C
•Se a Base fôr estreita
wB < µm
•Se o Emissor fôr
Figure 5.3 Current flow in an npn transistor biased to operate
rodeado pelo Coletor
in the active mode. ⇓
Tipicamente
β= iC/ iB ⇒ iC ≈ iE
Figure 5.6 Cross- β ≈ 100 – 300
section of an npn iC = α iE ⇒ α>0.99≈1
BJT.

5
Modelos Totais: relações i(v) não lineares

Figure 5.20 Large-signal equivalent-circuit models of an npn BJT operating in the active mode
in the common-emitter configuration.

Os dois modelos Totais são equivalentes desde que Is BE = Is / β


e
iC = Is [exp (vBE / nVT) – 1] (assume-se que a junção é abrupta: n=1)
ou iB = Is BE[exp (vBE / nVT) – 1]
ro representa a inclinação das característica i(v) no plano iC(vCE)
6
Modelos Totais com sentidos das tensões e correntes

Table 5.3
npn and pnp BJT ´symbols and equivalent simple models indicating the positive
current flow and voltages when they are biased at forward active region.

7
4 regiões de funcionamento
saturação 1. BE e BC OFF
vBE, vBC < VDON=0.5V
TJB OFF (iC,B,E≈0)
ativa direta 2. BE e BC ON
vBE ≈ vBC > VDON ⇒
vCE = vCB - vBE ≈ 0V
(VCEsat ≈ 0.2 - 0.3V)
TJB ON (saturado)
3. BE ON e BC OFF
corte
vBE > VDON e vCE > 0.3V ⇒
vBC<VDON
TJB ativo (com ganho)

Figure 5.23 An expanded view of the common-emitter 4. BE OFF e BC ON


characteristics in the saturation region. Não útil porque E é mau C e
Zone 1 and 2 – Digital applications (ON or OFF) o Coletor é mau Emissor ⇒
Zone 3 – Analog applications (active with gain) ganho baixo ou atenuação
8
Tensão de Early

ICQ oQ

VCEQ
Figure 5.19 (a) Conceptual circuit for measuring the iC –vCE characteristics
of the BJT. (b) The iC –vCE characteristics of a practical BJT.

Da fig.5.19 – iC ≈ Is evBE/nVT (1+vCE/VA) @ região ativa. Todas as curvas


passam pelo ponto iC=0 e vCE = - VA (VA tensão de Early)
a resistência equivalente à inclinação das curvas num ponto ICQ e VCEQ
vale: rCE = ro = (VCEQ + VA) / ICQ ≈ VA / ICQ se VCEQ << VA
9
Tensão de disrupção

Figure 5.21 Common-emitter characteristics. Note that the horizontal scale


is expanded around the origin to show the saturation region in some detail.

Se a tensão VCE aumentar muito atinge-se a disrupção do material BVCEO (BV -


breakdown voltage com a base em aberto – IB=0): este avlor pode ir de alguns Volt
até dezenas ou centenas de Volt ⇒ BVCEO >> VCEsat
10
inversor
High: 1

Amplificador

Low: 0

Figure 5.26 (a) Basic common-emitter amplifier circuit. (b) Transfer characteristic of the
circuit in (a). The amplifier is biased at a point Q, and a small voltage signal vi is superimposed
on the dc bias voltage VBE. The resulting output signal vo appears superimposed on the dc
collector voltage VCE. The amplitude of vo is larger than that of vi by the voltage gain Av.
11
inversor
High: 1

Amplificador

Low: 0

Figure 5.26 (a) Basic common-emitter amplifier circuit. (b) Transfer characteristic of the
circuit in (a). The amplifier is biased at a point Q, and a small voltage signal vi is superimposed
on the dc bias voltage VBE. The resulting output signal vo appears superimposed on the dc
collector voltage VCE. The amplitude of vo is larger than that of vi by the voltage gain Av.
12
Ponto de funcionamento em DC: análise gráfica e analítica (1de2)

Figure 5.28 Graphical construction for the


determination of the dc base current in the
Figure 5.27 Circuit whose operation circuit of Fig. 5.27.
is to be analyzed graphically.
KVL – malha entrada
Em DC interseção da curva iB(vBE)
com a equação de Kirchoff das tensões VBB + vi = RB iB + vBE
da malha de entrada: PFR Reta de Carga da Entrada
13
Ponto de funcionamento em DC: análise gráfica e analítica (2de2)

KVL – Malha saída


VCC = RC iC + vCE
Reta de carga da saída

Figure 5.29 Graphical construction for determining


the dc collector current IC and the collector-to-emitter
voltage VCE in the circuit of Fig. 5.27.

14
Exercício TJB1a: Polarização DC simples
Dado : TJB com β = 100
DBE: IS = 1 fA; n=1,2; VT = 25 mV; VCC = 6 V; e RB = 100 kΩ .
Pedido: (a) RC e VBB para VCE ≈ 3.2 V; IC ≈ 1 mA.

KVL entrada
VBB + vi = RB iB + vBE em DC
vi = 0 ⇒ VBB = RB IB + VBE =
= RB IC / β + VBE
como iC = Is [exp (vBE / nVT) – 1]
VBB = (RB / β) IC + n VT ln(IC / IS)
⇒ VBB = 1,83 V
KVL saída
VCC = RC IC + VCE ⇒
RC = (VCC - VCE) / IC = 2,8 kΩ
15
Circuito Total, em DC e em AC
Figure 5.48 (a) Conceptual
circuit to illustrate the
operation of the transistor as
an amplifier. (b) The circuit of
(a) with the signal source vbe
eliminated for dc (bias)
analysis.

Circuito em DC
Fontes AC eliminadas
Condensadores em Circuito
Aberto
Circuito Total
Bobinas em Curto Circuito
Figure 5.50 The amplifier circuit of Fig. 5.48(a) with the dc
sources (VBE and VCC) eliminated (short circuited). Thus only the
signal components are present. Note that this is a representation of
the signal operation of the BJT and not an actual amplifier circuit.

Circuito em AC
Fontes DC eliminadas & TJB com modelo incremental
16
Modelo para análise em AC: modelo incremental ou dinâmico
Figure 5.58 The hybrid-p small-signal
model, in its two versions, with the
resistance ro included.
(a) represents the BJT as a voltage-
controlled current source (a
Transconductance amplifier), and that
in (b) represents the BJT as a current-
controlled current source (a current
amplifier).

Modelo incremental linear AC do TJB


•Junção BE: zona ativa (ICQ>>Is) ⇒ iB ≈ (Is / β) exp (vBE / VT) ⇒
gbe = ∂iB / ∂vBE |VBEQ = ICQ / (β VT) ⇒ rπ = rbe = 1/gbe = β (VT / ICQ)
•Fonte de corrente do coletor : ic = β ib = β vbe / rπ = gm vbe
com gm = β / rπ = ICQ / VT (= ∂iC / ∂vBE |VBEQ: iC comandada por vBE)
•Resistência de saída: considerando o efeito de Early
ro = 1 / (∂iC / ∂vCE |ICQ) = (VCEQ + VA) / ICQ ≈ VA / ICQ se VCEQ << VA

17
Exercício TJB1b&c: Baseado no Sedra 5.2
Dados: β = 100, n = 1, VT = 25 mV, IS = 1 fF;
VCEsat = 0,3 V; VCC = 6 V; RB = 100 kΩ.
Pedido: (b) AV = ∆vO / ∆vBE e Av = Vo / Vbe
(c) ∆vI para TJB sempre na zona activa.
considere como em (a) iC ≈ IS exp (vBE/n VT)
(b) AV = dvCE / dvBE|Ic=1mA =
− RC (diC / dvBE) |Ic=1mA =
= dvCE / dvBE|Ic=1mA = − [RC IS / (nVT)] [exp (vBE/(nVT)] =
= − RC IC / (nVT) = − 120 iguais porque são duas formas de fazer o

Av = − gm RC = − 120
} mesmo cálculo (gm = (diC / dvBE) |Ic=1mA) =
= 40 mS)

(c) Corte iC = 0 ⇒ vCE = VCC e Saturação ⇒ vCE = VCEsat


∆vCE = VCC–VCE = 3 V ou ∆vCE = VCEsat–VCE = − 2,7 V ⇒ 1º satura
∆vBE = ∆vCE / AV (+) ∆vBE = ∆vI rbe / (RB+rbe) ⇒ ∆vI = 0,9 V com rbe=
β / gm = 2,5 kΩ. 18
Análise gráfica
VBB + vi = RB iB + vBE VCC = RC iC + vCE
Reta de carga da entrada Reta de carga da saída
AC (slope rbe) DC (slope -RB) Slope -RC

Figure 5.30 Graphical determination of the signal components vbe, ib, ic, and vce when a signal
component vi is superimposed on the dc voltage VBB (see Fig. 5.27).
19
Polarização DC por RE: RE comum à malha de entrada e saída

Figure 5.40 Circuits for Example 5.10.


TJB polarizado em VBB = RBB iB + vBE + RE iE
DC com RE Se VBB >> ∆VBE
VCC = RC iC + vCE + RE iE
realimentação e RE >> RBB / β
negativa iC↑ ⇒ vRE↑ iE ≈ iC ⇓ β>>1 ⇓
⇒ vBE↓ ⇒ iC↓ iC ≈ (VBB - vBE)/(RE+RBB/β) iC ≈ constante
20
Polarização DC por RB: RB comum ao nó de entrada e de saída
TJB polarizado em
DC por RB
RB realimentação
negativa porque
iC↑ ⇒ vCE↓ & iBRB↑
⇒ vBE↓ ⇒ iC↓
causa é contrariada
Figure 5.46 (a) A common-emitter transistor amplifier biased pelo efeito
by a feedback resistor RB. (b) Analysis of the circuit in (a).

TJB polarizado em iC = (VCC - vBE) / (RC + RB / β)


DC por RB ⇓

vCE = RB iB + vBE iC ≈ constante se
VCC = RC iC + vCE ∆vBE << VCC e RC >> RB/β
21
Resposta em frequência: efeito dos condensadores

Condensadores de
Co acoplamento em AC (Ci &
Co) e de contorno de
Ci
AC (CE)

Por cada condensador a


função de transferência
CE
tem 1 zero ωz e 1 pole ωp

Figure 5.71 (a) Capacitively coupled common-emitter amplifier.

todos têm comportamento passa alto


ωz = 0 para Ci & Co (ideal C → ∞)
⇒ ⇓
e ωz < ωp para CE
Ci, Co & CE definem a frequência
limite inferior fL do circuito
22
Resposta em frequência: efeito dos condensadores
rx – acesso à base:
As junções EB e CB armazenam cargas resistência da pista de
⇒ condensadores no modelo AC do TJB metal

Com rx o circuito tem


a forma dum Π
assimétrico ⇒
“modelo-π híbrido”
x µ

π o

Figure 5.67 The high-frequency hybrid-π model.


introduzem um comportamento
passa-baixo
(ideal é C → 0)
ωz > ωp para Cπ & Cµ ⇒ ⇓
Cπ & Cµ definem o
comportamento do circuito em
alta frequência
23
Resposta em frequência: efeito dos condensadores

Ci, Co & CE Cπ & Cµ


definem o definem o
comporta- comporta-
mento em mento em
baixa alta
frequência frequência

comportamento em Ci, Co & CE → ∞ : curto-circuito



média frequência  Cπ & Cµ → 0 : circuito aberto
(constante: sem Cs) 
Figure 5.71 (b) Sketch of the magnitude of the gain of the CE amplifier versus frequency.
The graph delineates the three frequency bands relevant to frequency-response determination.

24
Resposta em frequência: efeito dos condensadores



Z’be
V’sig zπ
R’sig
Figure 5.72 Determining the high-frequency response of the CE amplifier: (a) equivalent circuit.

Vπ = Iµ (1/sCµ) + (Iµ - gmVπ)R’L ⇒ Vπ = Iµ (1/sCµ) + (Iµ - gmVπ)R’L


⇒ Z’be = Vπ / Iµ = [(1/sCµ) + R’L] / (1 + gmR’L)
Thevenin esquerda de rπ: R’sig=rx+RB//Rsig; V’sig= Vsig[RB/(Rsig+RB)]
divisor de tensão: Vπ = V’sig (zπ//Z’be) / [ R’sig + (zπ//Z’be) ]

Nó de saída: Vo = ( -gmVπ + Iµ ) R’L = Vπ ( Y’be – gm ) R’L


25
Resposta em frequência: efeito dos condensadores
Gv = Vo / Vsig =
[RB/(Rsig+RB)] { (zπ//Z’be) / [ R’sig + (zπ//Z’be)] } ( Y’be – gm ) R’L
onde zπ = rx // Cπ = 1 / ( gπ + s Cπ ) e
Z’be = [(1/sCµ) + R’L] / (1 + gmR’L) = 1 / Y’be

Gv = Gv0 (1 + s / sz ) / [ (1 + s / sp1) (1 + s / sp2) ]


com Gv0 = Gv (s=0) = – gm R’L [ RB / ( Rsig + RB ) ] [ rπ / ( R’sig + rπ )]







ganho em média frequência do EC divisor de temsão da entrada
Low-pass circuito passa-baixo |Gv| Gv0
com dois pólos ω1,2 = |sp1,2| e um -20dB/dec
zero ωz = |sz| -40dB/dec
exercício: calcular as expressões ω1 ω2 ωz -20dB/dec logω
de ω1,2 e ωz 26
Exercício TJB5: Baseado no Sedra 5.14 (1 de 3)
(a) Em regime contínuo (vulgo DC) calcule as
correntes e tensões em todos os ramos do
circuito sabendo que o BJT tem β=100. Enuncie
as Leis da Teoria de Circuitos e as relações do
BJT que utilizar.
KVL malha de entrada V = R i + v
BB BB B BE
+
Relação da junção BE vBE ≈ 0,7 V
⇓ para V~Volt e R~kΩ ⇒ I~mA
iB = (VBB - vBE) / RBB = 23µA
KVL malha de saída VCC = RC iC + vCE
+
Relação de correntes no BJT iC = β iB Figure 5.53 Example 5.14: (a) circuit;
β>>1 ⇓ iE ≈ iC (b) dc analysis; (c) small-signal model.

iC ≈ (VBB - vBE)/RBB/β) = 2,3 mA VCE ≈ VCC – RC iC = 3,1 V


27
Exercício TJB5: Baseado no Sedra 5.14 (2 de 3)
(b)Se o parâmetro β duplicar qual é o novo valor
das tensões e correntes no circuito?
(c)E se a resistência RC aumentar para 4kΩ ?
(b) Não se altera a malha de entrada logo iB = 23µA
iC = 200 × 23µA = 4,6 mA duplica também ⇒
polarização não estabilizada
vCE = 10 – 3k × 4,6m = -3,8 V ⇒ impossível porque BJT saturou
VCE < VCEsat ~ 0,2 a 0,3 V para IC ~ mA ⇒ iC ≠ β iB
KVL malha de saída iC = (VCC - VCEsat) / RC ≈ 3,2 mA
(c) Não se altera a malha de entrada logo iB = 23µA e iC = 2,3 mA
vCE = 10 – 4k × 2,3m = 0,8 V ⇒ BJT ainda está na zona activa
(VCE > VCEsat) logo iC = β iB e os cálculos está correctos
RC não afecta iC desde que BJT continue na zona activa ⇒
BJT fonte de corrente (iC independente da reistência RC que alimenta) 28
Exercício TJB5: Baseado no Sedra 5.14 (3 de 3)
(d) Em regime dinâmico (vulgo AC) com os
dados fornecidos e calculados na alínea (a)
calcule o ganho de tensão Av a impedância de +
Zo vo
entrada Zi e a impedância de saída Zo do Zi

circuito da figura 5.53. Enuncie as Leis da
Teoria de Circuitos e as relações do BJT que
utilizar.
modelo dinâmico do BJT
gm = IC / VT ≈ 2,3 mA / 25 mV = 92 mA/V (mS)
rπ = β / gm ≈ 100 / 92 = 1,09 kΩ
KVL malha de saída v = R i + r i
i BB b π b
+ = (RRB + rπ) vbe / rπ
KVL malha de saída
KCL nó de saída vo = - gm RC vbe Figure 5.53 Example 5.14: (a) circuit;
(c) small-signal model.
⇓ ⇒ A = v /v = - gm R [r /(R
v o i C π BB + rπ)] = - 3,04
Zi = Vi/Ii = RBB + rπ = 101kΩ ; Zo = Vo/Io = RC = 3kΩ 29
Exercício TJB6: Baseado no Sedra 5.13 (1 de 3)
(a) Dimensione a rede de polarização do BJT da figura para se ter
IC=1mA para que seja pouco sensível às variações tèrmicas de -
25ºC a 125ºC sabendo que β = 100 @ 25ºC e vBE(25ºC,mA) ≈ 0,7 V.
Relações do BJT
vBE ≈ 0,7 V
para V~Volt e R~kΩ ⇒ I~mA
iC = β iB & β>>1 ⇒ iE ≈ iC
KVL malha de entrada
VBB = RBB iB + vBE + RE iE
= [(RBB/β)+RE] iC + vBE

iC = (VBB - vBE)/ [(RBB/β)+RE]


Figure 5.44 Classical biasing for BJTs using a single
power supply: (a) circuit; (b) circuit with the voltage KVL malha de saída
divider supplying the base replaced with its Thévenin
equivalent. VCC = RC iC + vCE + RE iE 30
Exercício TJB6: Baseado no Sedra 5.13 (2 de 3)

(a) Variações típicas de BJT com T ∆vBE (T) ≈ - 2 mV / ºC


∆T = 125 – 25 = 150ºC ⇒ ∆VBE = 0,3 V
Para IC pouco sensível
VBB >> ∆VBE e RBB<< β RE
Se VBB = 4V ⇒ RE ≈ (VBB – vBE)/IC = 3,3kΩ
& RBB << 330 kΩ ⇒ RBB < 33 kΩ
Para VB insensível a IB
VBB = VCC R2 / (R1 + R2) ⇒ R1 = 2 R2
Se RBB = 10 kΩ (RBB ↑ ⇒ Consumo↓)
R1 R2 / (R1 + R2) = 10 kΩ ⇒ R2 = 15 kΩ & R1 = 30 kΩ
IC RC = VCC – VRE - VCE ⇒ RC ≈ 4,35 kΩ
Se ICRC = VCE
VCE ≈ 4,35 V
Se R1 + R2 ↓ ⇒ R2 e R1 ↓ ⇒ RBB ↓ ⇒ mais válidas as aproximações31
Exercício TJB6: Baseado no Sedra 5.13 (3 de 3)
(b) Quais sâo os valores de IC e VCE se β = 500 a 25ºC? Não faça
aproximações.
(c) Quais os valores de IC e VCE se RC=0 e RC=6 kΩ?

(b) IC aumenta e VCE baixa ligeiramente


IC=(VBB-vBE)/[(RBB/β)+RE(β+1)/β] = 0.998mA

VCE = - RC IC + VCC - RE IE = 4,36 V

(c) IC mantem-se e VCE baixa (cuidado)

IC = (VBB - vBE)/ [(RBB/β)+RE] = 0,990 mA

VCE = - RC IC + VCC - RE IE = 4,39 V

Colector com polarização da base fixa é uma fonte de corrente


32
2/20/2013

Electrónica Geral
Transparências de apoio às aulas

Mestrado Integrado em Engenharia Biomédica


Mestrado Bioengenharia e Nanossistemas

2º semestre 2012/2013

João Costa Freire


Instituto Superior Técnico
Janeiro de 2013
1

Funcionamento da UC
Objectivo
Entender o funcionamento básico dos circuitos eletrónicos mais
utilizados em equipamento de medida de sinais biológicos
Organização das aulas / elementos de estudo
•Aulas Teóricas 2 x 1h30m x 13,5 semanas: slides
•Aulas Problemas 1h30m x 7 semanas: slides e enunciados problemas
•Aulas Laboratório: Guias e Esquema de relatório
Introdução e Simulação 1h30m x 3 semanas
Medidas experimentais 2h x 3 semanas

Bibliografia: Microelectronic Circuits, 5ª Edição, Sedra/Smith


Saunders College Publishing, 2004
Circuitos com Transistores Bipolares e MOS - 2ª edição, Medeiros Silva,
FCGulbenkian, 2003
Introdução aos Circuitos Electrónicos 2ª Edição, Medeiros Silva, FCGulbenkian, 2001
2

1
2/20/2013

Funcionamento da UC Planeamento
Calendário Planeamento da execução

Semana Datas Teóricas Práticas Laboratório Avaliações


Apresentação. Sistemas de
1 13 - 16 Fev medida e bio

Sistemas Biometricos DC&AC


2 18 - 23 Fev
TECMOS DC TEC
TECMOS Análise
3 25 Fev - 2 Mar ------ Lab 0
AC/DC
4/4ª5ª SPICE (DC, AC, Trans)
4 - 9 Mar Resp Freq TJB&TEC Lab 0 turno 2
JEB Inversor CMOS

5 11 - 16 Mar Amplificadores Lab1 sim turno 3ªf17h Lab 1 simulação

Amplificadores
6 18 - 23 Mar ------ Lab 1 medida entregue Relat
Filtros
7/8 25 - 26 Mar Filtros Filtros Lab 1 med turno 2
Pásco
a 3 - 6 Abr Osciladores

9 8- 13 Abr Osciladores ------ Lab 2 simulação 1ºTeste 10/4


10 15 - 20 Abr Conv AD&DA Osciladores Lab 2 sim turno 2
11/5ªF 22 - 27 Abr Conv AD&DA ------ Lab 2 medida entregue Relat

12/4ªF 29 Abr - 4 Mai PLL / Misturadores PLL Lab 2 med turno 2

Conversores de
13 6 - 11 Mai ------ Lab 3 circ c AOs entregue Relat
potência
Conversores de
14 13 - 18 Mai Conv Pot Lab 3 med turno 2
potência
15 20 - 24 Mai Sist Eletr Biomedicos
3

Funcionamento da UC

Avaliação
Duas componentes.
•Relatórios de Laboratório: ponderação de 35% da média das
notas de 3 relatórios. Relatórios entregues 21h após a sessão de
medidas. Sem nota mínima.
Os horários de dúvidas são no laboratório para que se possam tirar dúvidas
da parte de medidas experimentais. Os alunos podem efectuar medidas para
preparação da aula.

•Testes / Exame Teórico: ponderação de 65% da nota de dois


testes ou exame final. Há exame de recurso (2ª data). Nota
mínima do exame ou média dos testes 8,0 valores.
Alunos aprovados em Laboratório em 2011 ou 2012 estão dispensados: a
nota está limitada pela do exame ou 14 se a do exame for < 14.
Alunos de melhoria de nota, só vão a exame (uma das duas datas).
Laboratório não é considerado.

2
2/20/2013

Capítulo 1

Sistemas de Medida de Sinais


Biológicos

1. Sinais Eléctricos
Os sinais elécricos (tensões ou correntes) apresentam uma dada variação no tempo
vX(t) ou iX(t). No entanto, pode haver interesse no seu processamento no domínio
do tempo ou da frequência, consoante a aplicação.
Para matemáticamente obter a descrição equivalente no domínio da frequência
V(ω
ω) ou I(ω
ω), de sinais periódicos usa-se as séries ou transformadas de Fourier TF.
Para sinais não periódicos a transformada de Laplace TL.

Sinais analógicos típicos vX(t) e seus espectros Vx(ω


ω)

Figure 1.3 Sine-wave Figure 1.2 An arbitrary


Figure 1.4 A symmetrical square- voltage signal vs(t).
voltage signal of amplitude Va
wave signal of amplitude V.
and frequency f = 1/T Hz.

Figure 1.6 The frequency


Frequency spectrum of the Sine- Figure 1.5 Frequency spectrum of spectrum of an arbitrary
wave of Fig. 1.3 is only a spike. periodic square wave of Fig.1.4. waveform of Fig. 1.2. 6

3
2/20/2013

1. Sinais Eléctricos
Sinal analógico periódico soma de 3 componentes sinusoidais no
tempo ( onda aproximadamente quadrada com tempos de
subida e de descida não nulos e ondulações na amplitude nos
patamares) ⇒ 3 riscas na frequência (1ª, 2ª e 3ª harmónica)

Duas formas de visualizar uma só realidade 7

1. Sinais Eléctricos
Sinais digitais vX(t)
Os sinais elétricos digitais têm um espectro muito rico. Sinais têm só 2 valores
possíveis “0” e “1”. Cada valor corresponde a uma unidade: bit.
A limitação da resposta em alta frequência dos sistemas electrónicos (fH)
deforma-os . Deixa de haver transições abruptas e surgem atrasos.
No exemplo da figura em que a duração de cada bit é de 1ns (1Gbit/s) nota-se
claramente os tempos de subida e descida dos impulsos (bit).
No exemplo de 10ns (100Mbit/s) os sinais são aproximadamente ideais
(transições abruptas e patamares “0” e “1” constantes.

0 1 0 0 0 1 1 1 0

a 100Mbits/s

010001110 (palavra digital)

a 1Gbit/s

4
2/20/2013

1. Sinais Eléctricos
Os sinais eléctricos (tensões ou correntes) são afectados pelo ruído (sinais
indesejáveis normalmente aleatórios).
Muitas vezes, nomeadamente em sistemas de medida de sinais biológicos
que são de baixa frequência, há ruído não aleatório, que está associado à
rede de alimentação de energia eléctrica (50 Hz e suas harmónicas). Este
ruído pode ser proveniente de radiação ou sinal conduzido por condutores
(deficiente filtragem dos circuitos de alimentação).

Sinal analógico
com ruído

Sinal digital
com ruído

2. Medição de sinais no tempo (osciloscópio)


Um osciloscópio apresenta no mostrador uma representação amplitude da
tensão / tempo.
Permite medir: amplitude e período e/ou frequência dum sinal (tensão) e
diferença de fase entre dois sinais (tensões).

tensão total: AC+DC tensão AC (DC=0) Colocando um condensador em


série com a entrada anula-se a
componente contínua permitindo
medi-la.
Comando: DC/AC
Consoante a forma como é processada a tensão de entrada os osciloscópios são
denominados: analógicos ou digitais 10

5
2/20/2013

2. Medição de sinais no tempo (osciloscópio analógico)


Múltiplas entradas Amplificador ganho variável
(escala de tensões)
Atenuador variável
(escala de tensões)

Ponta de prova H&V


pode ter atenuador ou Mostrador Placas de
conversor corrente/tensão TRC CRT Deflexão

Sistema de sincronismo
de cada varrimento do
ecrã ⇒ imagem fixa
Define início da rampa Amplificador ganho variável
(escala de tempos)
Gerador de onda triangular
não sincronizado sincronizado (frequência variável)
11

2. Medição de sinais no tempo (osciloscópio digital)


Matriz de pontos. Se a
Processador de cores: cada ponto tem 3
Atenuador e Amplificador Sinais Digitais cores básicas RedGreenBlue
variáveis (escala de tensões) DSP

Conv. Anal. Dig.

Ponta de prova Memória


pode ter atenuador ou
conversor corrente/tensão Processador
digital de
imagem

Sistema de sincronismo
de cada varrimento do
ecrã ⇒ imagem fixa Gerador do relógio
Define fase do relógio
conversor tensão corrente para osciloscópio ou voltímetro: ponta de corrente 12

6
2/20/2013

2. Medição de sinais no tempo (osciloscópio digital)


Para sinais muito rápidos, nos osciloscópios digitais, pode-se digitalizar sinais
periódicos somando amostras de vários ciclos de amostragem. Obviamente, a
criação da imagem é lenta mas mais fidedigna do que se só se usasse um ciclo
(amostragem em tempo real)

Amostragem em tempo real

Conversor corrente-tensão: Ponta de


Amostragem em multi-ciclos corrente (abraça um condutor do circuito)
13

2. Medição de sinais no tempo (osciloscópio digital)


Outra forma de melhorar a imagem de um sinal amostrado é atravès da criação
de pseudo-amostras por interpolação das amostras obtidas em tempo real.

Interpolação linear
Visualização sem interpolação

Interpolação senx/x
Visualização com interpolação 14

7
2/20/2013

2. Medição de sinais no tempo (osciloscópio digital)


Para medir sinais elevados introduz-se pontas de prova com atenuação. Para
compensar a componente capacitiva da impedância de entrada do osciloscópio a
ponta de prova também tem um circuito RC.

Ponta de prova com


atenuação e
compensação da
componente
capacitiva.
15

3. Medição de sinais na frequência (analisador de espectros)


Misturador é usualmente um multiplicador: vOUT = vIN1 × vIN2
ωxt ⇒ vOUT = V1cosω
Se vINX = Vxcosω ω1t×
×V2cosω
ω2t = V1V2 [cos(ω
ω2+ω
ω1)t + cos(ω
ω2−ω1)t] / 2

Exemplo de Multiplicador:
par diferencial com uma
entrada na fonte de
polarização
Filtra ruído alta-frequência
amplificado (escala log) e rectificado
vIN1 = V1cos ω1t

vIN2 = V2cos ω2t Filtro passa-banda estreita ω2 − ω1


se ω2 = ω1 ⇒ filtro passa-baixo mas
problema de DC offset

Rampa que comanda fo do oscilador local


⇒ converte frequência em tempo
16

8
2/20/2013

3. Medição de sinais na frequência (multiplicador)

Exemplo de Multiplicador:
par diferencial com 2ª entrada na fonte de polarização

+VCC vo ≈ − gm RC vi1 (+) gm = ICQ3 / VT


RC1 RC2

vo vo ≈ − (vi2 – vBE4) RC vi1 / RF VT
T1 T2
vi1 se vBE4 ≈ constante

IEE vo ≈ − (RC / RF VT) vi1 vi2
vi2 RF
T4 T3 ⇓
-VEE vo ~ vi2 vi1 ⇒ multiplicador

17

3. Medição de sinais na frequência (analisador de espectros)


Exemplo do funcionamento dum analisador de espectros com filtro centrado em 3,6 XHz
(unidade relativa)
Oscilador local LO (local oscillator) varre de 3,6 a 6,5 XHz durante um período de
varrimento do ecrã
Sinal de entrada varrido de 0 a 2,9 XHz. Para fS = 1,4XHz só para fLO = 5 XHz é que se
tem fFI = 3,6XHz e há sinal à saída do filtro.

Não se tem no ecrã uma risca mas uma imagem da curva do filtro 18

9
2/20/2013

3. Medição de sinais na frequência (analisador de espectros)

Exemplo de um sinal mostrado num analisador de espectro


Nota-se o patamar de ruído
Ruído mais ou menos branco – amplitude constante na frequência

A escala de amplitudes é em
geral logarítmica (dB) e a
variável é em geral a
potência (dBm ou dBW)
19

4. ECG: medição no tempo

Electrocardiógrafo portátil com armazenamento digital

1.Eléctrodos, que recolhem o sinal à superfície do corpo do paciente


Só representado um par de eléctrodos mas tipicamente há vários
2.Amplificador diferencial
3.Filtros, para eliminar ruídos
4.Processador que converte o sinal de analógico para digital e o
acondiciona para transmissão ou gravador com impressora
20

10
2/20/2013

4. ECG: medição no tempo


Filtro Activo PBx: integrador
0,5 a 5 mV Filtro Passivo PA + 2 secções PBx Sallen & Key

injecçao de
compensação Amplificador
do ruído ganho variável

Amplificador
diferencial
VDC IN VDC OUT1
Filtro Passivo: Duplo T RC
VDC OUT2
elimina banda (50Hz rede)

Conversor −VDC OUT1


DC/DC
Esquema geral de um
Electrocardiógrafo 21

4. ECG: medição no tempo


Integrador
Amplificador
(Filtro Activo PBx)
diferencial Filtro Passivo
PA

Amplificador não
inversor de ganho
ajustável

Amplificador para reinjectar


sinal no tornozelo:
compensar ruído
22

11
2/20/2013

4. ECG: medição no tempo


2 secções PBx Sallen & Key

Filtro Rejeita-banda
atenua ruído de 50 Hz

23

4. ECG: medição no tempo LM3040 zener Voltage reference

pilha recarregável de Ni-Mh 8,2V

LM1117 Linear Regulator ICL7660 CMOS Voltage Converter 24

12
2/20/2013

4. ECG: medição no tempo pilha recarregável de Ni-Mh 8,2V

Electrónica analógica Electrónica digital


componentes SMD:surface componentes SMD:surface
mounting devices mounting devices

amplificadores, filtros, ADC, µP, memórias


reguladores de tensão 25

5. Medição com sensores ópticos (frequência cardíaca)


Para medir sinais biológicos através de sensores ópticos emite-se um sinal
óptico, por exemplo com um LED – Ligth Emmitting Diode. Recupera-se
o sinal reflectido ou transmitido com um fotodetector, por exemplo um
Foto Díodo ou Transístor – corrente proporcional aos fotões incidentes.
U1: Conversor
corrente/tensão
R1C1R2C2: Filtro Passa-
Baixo elimina ruído de alta
de frequência
U2: Isolador (buffer)
U3: Amplificador Passa-
Alto elimina DC
U4: Cria sinal pulsado
retificado pelo díodo D
Potenciómetro R: comanda
ajusta o ganho porque a intensidade do sinal óptico é o ganho para evitar
função da capacidade de absorção do utilizador saturação dos AmpOps.
26

13
2/20/2013

5. Medição com sensores ópticos (SFC - frequência cardíaca)


Exemplos de colocação do par LED/Foto Díodo
em reflexão ou transmissão.
Cuidado com colocação do
par LED/Foto Díodo
menos tecido atravessado ⇒
mais sensível a perturbações
do percurso e troços de ar
(má colocação)

Exemplos de sinais captados


em reflexão
ou transmissão com e sem
movimento do utilizador ⇒
sinal transmitido é mais
insensível a movimento
(mais tecido atravessado)

27

5. Medição com sensores ópticos (SFC - frequência cardíaca)


Emissão de Infravermelhos: normalmente quanto mais baixa a frequência mais
penetra nos tecidos - Infravermelhos de baixa frequência (comprimento de onda
longo) são também mais fáceis de gerar.

O isolamento que
se consegue com os
sensores ópticos
garante mais
segurança para o
paciente

28

14
2/20/2013

6. Medição com sensores elétricos - elétrodos


Elétrodos: modelo equivalente para simulação de circuitos

29

6. Medição com sensores elétricos


Elétrodos: modelo equivalente para simulação de circuitos

30

15
2/20/2013

6. Medição com sensores elétricos


Elétrodos: modelo equivalente para simulação de
circuitos incluindo o primeiro amplificador que é
diferencial para reduzir ruído de modo comum
(comum aos dois elétrodos colocado no paciente em teste)

31

16
Electrónica Geral
Transparências de apoio às aulas

Mestrado Integrado em Engenharia Biomédica


Mestrado Bioengenharia e Nanossistemas

2º semestre 2012/2013

João Costa Freire


Instituto Superior Técnico
Outubro de 2012
1
Based on PowerPoint Overheads for
Sedra/Smith
Microelectronic Circuits 5/e
Chap 4. – FETs
Capítulo 1 (TMOS) – Foi dado 4.1 menos
4.1.6 (não foi dada a dedução das relações i(v)
mas apenas o resultado –Resumo 4.1.8). Foi
dado 4.2 menos 4.2.5. Foi dado 4.3 a 4.6
menos 4.6.7 e 4.6.8. O parágrafo 4.7 é
aplicação do dado nos parágrafos anteriores e
o método de análise é idêntico ao usado nos
Transístores Bipolares. No parágrafo 4.8 é
dado e aplicado o resultado (4.8.3 e 4.8.4) mas
não a dedução das capacidades (4.8.1 e 4.8.2)
O parágrafo 4.9 é aplicação do dado em 4.8. É
dado o parágrafo 4.10.1 e 4.10.2. É dado o
parágrafo 4.11. Para o estudo do inversor
CMOS deve-se ver também 10.1 e 10.2.1 a 3.

Problemas: Example 4.2 a 4.14 do Sedra e MOS1 a MOS11


MOSFETs
Metal-Oxide-Semiconductor
Field-Effect Transistors

3
1. Símbolo: MOSFET canal n
D

(d)

Figure 4.10 (a) Circuit symbol for the n-channel enhancement-type


MOSFET. (b) Modified circuit symbol (c) Simplified circuit symbol
(d) Símbolo com S ≡ B (tracejado indica que não há canal)
Os transistores MOS tem em geral 4 terminais (mais um que os bipolares):
D dreno (drain); G porta (gate) ; S fonte (source); B substrato

Analogia com os bipolares:


Figure 5.13 Circuit
D ↔ C; G ↔ B ; S ↔ E; B ↔ ∃
symbols for BJTs:
npn (a)
Muitas vezes B ≡ S
(4º modelo da figura)
4
2. Estrutura básica: MOSFET canal n
M etal
Ó xido
S emicondutor

Figure 4.1 Physical structure of


the enhancement-type NMOS
transistor: (a) perspective view;
(b) cross-section.

Entre S e D há duas junções “costas com


costas”: np em série com pn ⇒ 1 inversa
5
3. Princípio de Funcionamento (MOSFET canal n)
atraem-se cargas negativas para
junto do Óxido em quantidade
vGS = vGD > Vt > 0 ⇒ suficiente para se formar um canal
V Tensão de Limiar tipo n (cargas negativas) entre S e D
t
vGS = vGD ⇒ canal uniforme (retângular)
(t - Threshold)
Forma-se um canal
entre S e D ⇒ deixa
de haver 2 junções
“costas com costas”
devido ao Figure 4.2 The enhancement-type NMOS
transistor with a positive voltage applied to
Efeito de Campo (elétrico) the gate. An n channel is induced at the top
of the substrate beneath the gate.
Field Effect Transistor - FET
6
4. Regiões de funcionamento: Relações i(v).
iG = 0 porque o óxido é isolante: Rox ≈ ∞
1.Se vGS & vGD< Vt & vDS qualquer
⇒ duas junções pn em série “costas com costas” ⇒ uma inversa
⇒ iD ≈ 0: FET OFF - ZONA DE CORTE (sem canal)
2. Se vGS & vGD > Vt ⇒ de KVL vDS = vDG+vGS = vGS–vGD < vGS–Vt = VDSS > 0
⇒ iD > 0: FET ON – ZONA DE TRÍODO (canal entre Fonte e Dreno)
e demonstra-se que:
iD ≈ K [2 (vGS – Vt) vDS – vDS2]
com K=µnCOX(W/L)/2 (coeficiente da corrente [A V-2])
Quando vDS=VDSS ⇒ vGD = Vt canal estrangulado no dreno
Canal: vDS = 0 ⇒ rectangular; 0< vDS < VDSS⇒ trapezoidal;
vDS = VDSS ⇒ triangular;

3. Se vGS > Vt & vGD < Vt ⇒ vDS > VDSS = vGS – Vt


⇒ iD > 0 e demonstra-se que iD ≈ K (vGS – Vt)2
⇒ iD independente de vDS: FET SATURADO – Figure 4.3 An NMOS transistor
with vGS > Vt and with a small vDS
ZONA DE SATURAÇÃO (canal triangular) K = ½ µnCoxW / L 7
4. Regiões de funcionamento: Relações i(v) ideais.

Figure 4.12 The iD–vGS characteristic


for an enhancement-type NMOS
transistor in saturation normalized
(Vt = 1 V, k’n W/L = 1.0 mA/V2). Figure 4.11 (a) An
n-channel
enhancement-type
MOSFET with vGS
and vDS applied. (b)
The iD–vDS
characteristics
8
4. Regiões de funcionamento: Relações i(v) reais.
Figure 4.16 Effect of vDS on iD in
the saturation region. The
MOSFET parameter VA depends
on the process technology and, for
a given process, is proportional to
the channel length L.

1/λ = VA = V’A L
Tensão de Early
V’A = função da tecnologia
≈ 5 a 50 V µm-1
Não há uma saturação perfeita (iD depende de vDS) portanto
iD = iD (vGS, vDS). Admitindo a dependência com vDS linear, a equação na zona
de saturação escreve-se: iD ≈ K (vGS - Vt) 2 (1 + λ vDS)
Para haver continuidade na zona de tríodo tem-se:
iD ≈ K [2 (vGS – Vt) vDS – vDS2] (1 + λ vDS) (se 1/λ >> VDSS despreza-se λ no tríodo)
Da fig.4.16 a inclinação das curvas iD(vDS) num ponto IDQ(VDSQ) define uma
resistência rds = ro = (∂iD / ∂vDS)-1:
ro = 1 / K λ (VGSQ − Vt)2 = (VDSQ + 1/λ) / IDQ (≈ 1 / λ IDQ se VDSQ << 1/λ)
9
5. Modelos equivalentes: sinais fortes
Corte Tríodo (geral) Tríodo vDS ≈ 0
iG=0 iD=0 iG=0 iD iG=0 iD
G D G D G D
vGS vDS vGS vDS vGS RON vDS
iDT

S S S
iDT ≈ K [2 (vGS – Vt) vDS – vDS2] (1 + λ vDS) RON ≈ 1 / 2 K (vGS – Vt)
vDS ≈ 0 ⇒ vDS<< 2(vGS-Vt)
Saturação
Figure 4.17 Large-signal equivalent
circuit model of the n-channel MOSFET
in saturation, incorporating the output
resistance ro. The output resistance
models the linear dependence of iD on
vDS and is given by Eq. (4.22).

iD ≈ K (vGS - Vt) 2 (1 + λ vDS) = K (vGS - Vt) 2 + K (vGS - Vt) 2 λ vDS =


= K (vGS - Vt) 2 + vDS / ro com ro = 1 / K λ (vGS - Vt) 2
10
1. Símbolo: MOSFET canal p
D

Todas as fórmulas e gráficos


G apresentados para o nMOS são
facilmente adaptados ao pMOS:
S basta trocar os sentidos das
(e) tensões e correntes
(vXY → vYX, iD sai e iS entra)
KpMOS < KnMOS
porque a mobilidade das cargas
p é menor do que a das cargas n.
Recorde-se que pelo mesmo
Figure 4.18 (a) Circuit symbol p-channel motivo se tem no BJT
enhancement-type MOSFET. (b) Modified symbol (c)
Simplified circuit symbol (d) pMOSFET voltages βpnp < βnpn
applied and current flow indicated. Note that vGS and
⇒ Os BJT npn e os nMOS são
vDS are negative and iD flows out of the drain terminal
(e) Símbolo com B ≡ S. os mais usados

11
4. Regiões de funcionamento do MOSFET canal p. Relações i(v).
iG = 0 porque o óxido é isolante: Rox ≈ ∞
1. Se vSG & vDG < |Vtp| (porque Vtp < 0) & vSD qualquer
⇒ duas junções pn em série “costas com costas” ⇒ uma inversa
⇒ iD ≈ 0: FET OFF - ZONA DE CORTE (sem canal)
2. Se vSG & vDG > |Vtp| ⇒ de KVL vSD = vSG + vGD = vSG – vDG < vSG – |Vtp| = VSDS >
0
⇒ iD > 0: FET ON – ZONA DE TRÍODO (canal entre Fonte e Dreno)
e demonstra-se que:
iD ≈ K [2 (vSG – |Vtp|) vSD – vSD2] Introdução do efeito
com K=µnCOX(W/L)/2 (coeficiente da corrente [A V-2]) de λ em 2. e 3. ⇒
Quando vSD=VSDS ⇒ vDG = |Vtp| canal estrangulado no dreno multiplicar iD por
Canal: v = 0 ⇒ rectangular; 0< v < V ⇒ trapezoidal; (1 + λ vSD)
DS SD SDS

SD = VSDS ⇒ triangular;
3. Se vvSG > |Vtp| & vDG < |Vtp| ⇒ vSD > VSDS = vSG – |Vtp|
⇒ iD > 0 e demonstra-se que iD ≈ K (vSG – |Vtp|)2
⇒ iD independente de vSD: FET SATURADO – ZONA DE SATURAÇÃO
(canal triangular)
12
5. Modelos equivalentes: sinais fracos (definição)
cada grandeza iX ou vX (componente total) é decomposta numa parcela
constante IX ou VX (valor médio – vulgo DC) e numa variável ix e vx (vulgo AC)
iX = IX + ix ou vX = VX + vx

desenvolvendo-a em série de Taylor em torno de um ponto (valor médio ou DC)


Por exemplo iD num ponto VGS e VDS: iD = iD (vGS , vDS) =
= ID(VGS, VDS) + (∂iD/∂vGS|VGS, VDS) vgs + (∂iD/∂vDS|VGS, VDS) vds +
+ (∂2iD/∂vGS2|VGS, VDS / 2!) vgs2 + (∂2iD/∂2vDS|VGS, VDS / 2!) vds2 + ...
se vgs e vds são sinais muito pequenos ⇔ vgs, vds >> vgsn, vdsn com n inteiro > 1
pode-se só considerar os termos de primeira ordem (regime de sinais fracos)
⇓ Princípio da Sobreposição
iD = ID + id com ID = iD(VGS, VDS) e id = gm vgs + gds vds
com gm = ∂iD/∂vGS|VGS, VDS e gds = ∂iD/∂vDS|VGS, VDS
ID calculado só com fontes contínuas (análise DC) e id só com fontes variáveis
(análise AC)
13
5. Modelos equivalentes: sinais fracos (esquema eléctrico e equações)

Figure 4.37 Small-signal models for the MOSFET:


(b) including the effect of channel-length modulation,
modeled by output resistance ro = |VA| /ID.

iD ≈ K (vGS - Vt) 2 (1 + λ vDS) @ zona de saturação

gm= ∂iD / ∂vGS |VGSQ, VDSQ = 2 K (VGSQ− Vt) (1 + λ VDSQ) =


= 2 [IDQ K (1 + λ VDSQ)]½
Para a mesma currente ID (MOS) = IC (BJT) ⇒ gm (BJT) >> gm (MOS)
lembrar que gm(BJT) = |IC| / VT e que VT = kT/q ≈ 25 mV @ 18ºC

go = 1 / ro = ∂iD / ∂vDS |VGSQ, VDSQ = K (VGSQ − Vt)2 λ =


= IDQ / (1 / λ + VDSQ)
14
5. Modelos equivalentes: sinais fracos (efeitos capacitivos)
O transístor MOS tem na sua estrutura básica um condensador formado pelo
Metal/Óxido/Semicondutor. Um dos terminais é o terminal da Porta e o outro
é o canal. É assim um condensador distribuido ao longo do canal que só é
uniforme quando vDS≈0 (zona linear do tríodo). Este efeito é representado no
modelo equivalente por dois condensadores concentrados nos extremos do
canal (Porta-Fonte e Porta-Dreno) que normalmente têm valores diferentes
Cgs e Cgd: na saturação Cgs > Cgd (canal estrangulado junto ao dreno).

vDS ≈ 0 canal uniforme Cgs + Cgd ≈ Cox


Cox = WL εox / tox
como condensador de pratos paralelos

W
Figure 4.47 (c) Simple High-frequency equivalent tOX L
circuit model for the MOSFET (to simplify analysis).

15
6. Circuitos: Polarização com realimentação por RS (PFR)
Polarização DC do MOSFET com
realimentação negativa: RS série-série
(RS comum às malhas de entrada & saída)
+ iD↑ ⇒ vRS↑ ⇒ vGS↓ ⇒ iD↓
VGG KVL – malha de entrada
- VGG = VDD RG2 / (RG1 + RG2) = vGS + RS iD
recta de carga da entrada (ILL)
Figure 4.23 (a) Circuit for Example 4.5. ILL com RS = 0
característica i(v) do MOSFET
iD ≈ K (vGS - Vt)2 @ saturação VGG / RS

Se RS = 0 ⇒ VGS = constante ⇒ ∆ID grande


VGG
Se RS ≠ 0 ⇒ VGS ≠ constante ⇒ ∆ID reduzido Figure 4.29 The use of fixed bias
(constant VGS) Devices 1 and 2
Desvantagem: elevado VDD para mesmo IDQ e VDSQ represent units of the same type.
16
6. Circuitos: EXERCÍCIO MOS1 Polarização por RS (PFR)
Dados: NMOS K = 0,25mAV−2, Vt = 2±0.5V
Pedido: ID = ? & VDS = ?
Equivalente de Thévenin da entrada:

+ VGG = VDD RG2 / (RG1 + RG2) = 5V


KVL – malha de entrada: VGG = vGS + RS iD
VGG
Equação i(v) do MOS na Sat: iD = K (vGS – Vt)2
-
⇒ iD(mA) = 0,25 (5 − 6 iD(mA) − 2±0,5)2
Figure 4.23 (a) Circuit for Example 4.5.

Se Vt = 1,5V ⇒ iD = 378µA ⇒ vDS = 5,46V ⇒


vGS = 2,73V > Vt & vGD = -2,73V < Vt ⇒ MOS na saturação OK
Se Vt = 2,5V ⇒ iD = 250µA ⇒ vDS = 7V ⇒
vGS = 3,5V > Vt & vGD = −3,5V < Vt ⇒ MOS na saturação OK
iDav = (378+250)/2 = 314µA ⇒ ∆iD = 378–250 = 128µA (iDav±20%)
17
6. Circuitos: Análise gráfica nos planos iD(vGS) e iD(vDS)

VDD RG2 / RS (RG1 + RG2) VDD / (RD + RS)

corrente de saída corrente de saída

VDD RG2 / (RG1 + RG2)


VDD
tensão de entrada

OLL – recta de carga da


Figure 4.35 Small-signal operation of saída
the enhancement MOSFET amplifier.
VDD = vDS + (RD + RS) iD
ILL – recta de carga da entrada
(ou de transferência) Figure 4.28 Example 4.8.
VDD RG2 / (RG1 + RG2) = vGS + RS iD
tensão de saída
18
6. Circuitos: Análise gráfica no plano iD(vDS) DC ≠ AC
condensador de contorno
⇒ recta de carga DC ≠
recta de carga AC
VDD/(RD+RS)

VDD
CS recta de carga dinâmica
da saída (“AC”)
0 = RD id + vds ⇒
Example 4.5 circuit with bypass
capacitor at Source resistor.
⇒ vo = vds = - RD id
recta de carga estática da
saída (“DC”) ⇓
VDD = RD iD + vDS + RS iD vo = - gm RD vgs
19
6. Circuitos: EXERCÍCIO MOS2 Polarização por RS (AC)
Dados: NMOS K = 0,25mAV2, Vt = 1.5V
Pedido: Ganho de tensão Gv = vout / vin com
RG1 RD e sem condensador CS tal que 1/ωCS ≈ 0
+ com CS (S curto-circuitado à referência)
+
CS vout
vin = vgs e vout = − gm vgs RD
vin ⇓
RG2
- - Av = vout / vin = − gm RD
Example 4.5 circuit with bypass gm = 2 (ID K)½ = 615µS ⇒ Av = - 3,7
capacitor at Source resistor. sem CS (S ligado à referência por 6kΩ)
+ +
vin = vgs + gm vgs RS e vout = − gm vgs RD
5MΩ

vout
6kΩ

vin ⇓
- - Av = vout / vin = − gmRD / (1+ gmRS) = − 0,79
Atenua: se gmRS>>1 ⇒ Av≈−RD/RS
+ +
Como nos circuitos com AOs com realimentação negativa, AV só
vin vout depende das resistências exteriores ao componente electrónico
- - Neste caso o componente é o MOSFET e a realimentação por RS
20
6. Circuitos: Polarização com realimentação por RG
Polarização DC do MOSFET com realimentação
negativa: RG paralelo-paralelo
(RG entre um nó da malha de entrada e um da de saída)

iD↑ ⇒ vGS = vDS ↓ ⇒ iD↓


I/OLL – Recta de carga da entrada e saída
vGS = vDS = VDD - RD iD

a chamada recta de
t1 < t2
ou
carga de entrada MOS1 MOS2
Figure 4.32 Biasing the iD(vGS) devia antes
MOSFET using a large Vt1 < Vt2
drain-to-gate feedback ser chamada recta VDD / RD
resistance, RG. de transferência da
entrada para a saída
∆iD
porque vGS entrada e iD saída VDD
21
6. Circuitos: EXERCÍCIO MOS3 Polarização por RG (1de3)
Dados: NMOS K = 0,25mAV−2,
Vt = 1,5V, λ = 0,02 V-1
Pedido: Ganho de tensão Gv = vout / vin,
as resistências de entrada e saída, Rin e
Rout Rout, e a máxima amplitude de vin “sem
distorcer” o sinal de saída.
Figure 4.38 Example 4.10: Cálculo dos valores dos elementos do modelo
(a) amplifier circuit equivalente em regime dinâmico depende do PFR
KVL – 15 = ID RD + VDS = ID 10k + VGS
i(v) do MOS na Sat: iD= K (VGS – Vt)2 (1 + λ VGS) ⇒ ID = 1,14mA e
VGS = 3,57V > Vt logo saturação OK

2 K (VGS – Vt) (1 + λ VDS) = 1,11mS


gm =

gds = go = K (VGS – Vt)2 λ = 21,3µS ⇒ rds = 1 / gds = 46,8kΩ

22
7. Circuitos: EXERCÍCIO MOS3 polarização por RG (2de3)

Figure 4.38 Example 4.10: (a) amplifier


circuit; (b) equivalent-circuit model.

AV = vo / vi = [− gmvi + (vi − vo) GG] (ro // RD // RL) / vi =


= [− gm + (1 - AV) GG] (ro // RD // RL) ⇒ AV = − 5,00
se gm >> AV GG ⇔ |AV| << gm / GG ≈ 104
RG >> ro // RD // RL ⇒ iRG << iro//RD//RL⇒ RG desprezável em AC na saída

AV ≈ − gm(ro//RD//RL) = − 5,00 ⇒ |AV| <<< 104
Rin = [vi / (vi−vo)] RG = RG / (1-Av) = 1,67MΩ
RG não desprezável em AC na entrada senão Rin = ∞ (ii = 0)
Rout (vin=0) = ro // RD // RG = 8,2kΩ
23
7. Circuitos: EXERCÍCIO MOS3 polarização por RG (3de3)
Para o TMOS se manter na saturação
(zona linear com ganho)
1) canal estrangulado junto ao Dreno
vGD < Vt ⇒ vGS – vDS < Vt ←OLL (AC)

⇒ vDS > vGS – Vt e como vGS↑ ⇒ iD↑ PFR


(DC)
~ 1 / (RD//Ro//ro)

⇒ vDS↓ (amplificador inversor AV<0)


⇒ vDSmin = vGSmax – Vt

VDS − |∆vDSmx| = VGS + |∆vGSmx| – Vt como |∆vDSmax| / |∆vGSmx | = |AV|


⇒ |∆vGSmx | = (VDS − VGS + Vt) /(1+|AV|) = 1,5 / (1+5) = 0,25V
2) canal não estrangulado junto à Fonte ⇒ TMOS ON ⇒
vGSmin = VGS − |∆vGSmx| = 3,57 – 0,25 = 3,35V > Vt = 1,5V ⇒
amplitude máxima do sinal de entrada é 0,25 V e começa a distorcer
primeiro na alternância negativa de vDS (entrada no tríodo vGD = Vt)
24
7. Circuitos: fonte de corrente em repouso (DC)
Polarização DC do
MOSFET com fonte de
corrente I
realimentação negativa
iD1↑ ⇒ vGS1 = vDS1 =

{ (VDD + VSS) – R iD1↓ ⇒


⇒ iD1 ↓

Figure 4.33 (a) Biasing the MOSFET using a constant-current


source I. (b) Implementation of the constant-current source I (VDD+VSS) / R
using a current mirror.

vGS1 = vGS2 ⇒ iD2 = iD1 “espelho” ∆iD1 VDD + VSS


iD ~ W/L: W1=nW2 ⇒ iD1 = n iD2
“espelho concavo n<1 ou convexo n>1”
25
7. Circuitos: fonte de corrente múltipla em repouso
MOSFET da fig. KVL
4.33 (a) polarizado VDD = R IREF + vGS1
pela fonte de
corrente MOS da MOSFET iD(vGS,vDS)
fig. 4.33 (b) vGD = 0 ⇒ saturação

IREF = K (vGS1-Vt)2 ⇒ IREF = K (VDD − R IREF − Vt)2

Para vGS1 = vGS2


se Q2 mais largo que Q1 (W2 > W1)
iD = iD2 > iD1
se Q2 mais estreito que Q1 (W2 < W1)
iD = iD2 < iD1
Qn
Uma fonte de corrente de referência Q1
define “n” ≠ fontes de corrente com
“n” MOSFETs com igual vGS
26
7. Circuitos: EXERCÍCIO MOS4 fonte de corrente em repouso
Dado: NMOS: Vt=0,6V; K = µn Cox W / 2 L =
0,5mAV-2; λ = 0; e VDD = 3V.
Pedido: R = ? para iD = 80µA
vGD = 0 ⇒ Sat ou Corte. Se Corte vGS = VDD = 3V > Vt
= 0,6V ⇒ impossível ⇒ Sat ⇒
iD = 80µA ≈ K (vGS – Vt)2 =
Figure 4.21 Ex 4.3. = µn Cox (W / 2 L) [(VDD − iD R) − Vt]2 ⇒ R ≈ 25 kΩ
e vD = vGS ≈ VDD – iD R = 1V > Vt OK
Dado: Se NMOS λ = 0,05 V-1.
Pedido: R = ? para ID = 80µA
iD = K (vGS – Vt)2 (1 + λ vDS) =
= µn COX (W / 2 L) [(VDD − iD R) − Vt]2 [1 + λ (VDD − iD R)]
⇒ R ≈ 25,12 kΩ e vD = vGS = VDD – iD R = 0,99V > Vt OK
27
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (1de5)
Dado: NMOS: Vt=1,5V; K =
0,5mAV-2; λ = 1/75 V-1;
VDD = − VSS = 10V e I = 0,5mA;
RD = RS = 15kΩ e RG=4.7MΩ;
Rsig = 100kΩ ; RL = 10kΩ.
RS
Pedido: (a) VDS, VGS = ?
(b) Máximo ∆vD para
Figure 4.49 (Ex 4.30 and 4.31) Capacitively se manter na saturação
coupled common-source amplifier & (a) i =0 ⇒ v =0; v =V
common-drain with RS as load G G D DD − I RD=2,5V
⇒ vGD = vG – vD = - 2,5V < Vt ⇒ sat.

0,5 = iD = K (vGS–Vt)2 (1+λvDS) = 0,5 (−vS– 1,5)2 [1+(2,5-vS)/75]


⇒vS = − 2,47V ≈ − 2,5V ⇒ vGS = 2,5V > Vt OK; vDS = vD − vS = 5V
(b) limite da saturação ⇒ vGD = Vt = 1,5V ⇒ vDmin = − vGD = − 1,5V
⇒ ∆vDmax = vD – vDmin = 2,5 – (− 1,5) = 4V
28
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (2de5)
Pedido: (c) RS=0: Av, Rin e Rout = ?
i
Fonte comum
OD

+ gm =2 K (VGS – Vt) (1 + λ VDS) = 1,03mS


iOS vOD

+
- gds = go = K (VGS – Vt)2 λ = 6,25µS ⇒
RS vOS ro = rds = 1 / gds = 159,9kΩ
-

AV = voD / vsig =
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier & − gm (rds//RD//RL) [RG / (RG+Rsig)] =
common-drain with RS as load
= − 5,85

Rin = vi / ii = RG = 4,7 MΩ
Rout = voD / ioD = ro // RD =
= 13,7 kΩ
29
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (3de5)
Pedido: (d) RL=0: Av, Rin e Rout = ?
Dreno comum ou seguidor de Fonte
+
vOD
-

RS vOS
vOS
-
RS
is
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier &
common-drain with RS as load
÷ tensão ⇒ vsigRG / (RG+Rsig) = vgs+vos
Rin = RG = 4,7MΩ KCL ⇒ gmvgs = vos/ (rds//RS)
vsig = 0 ⇒ vos = - vgs ⇒ ⇓
gerador gmvgs é uma AV = voS / vsig = [RG/ (RG+Rsig)] ×
resistência 1/gm ⇒ × [gm (rds // RS) / (1 + gm (rds // RS))] =
Rout=rds//1/gm = 1,03kΩ = 0,915 ≤ 1
30
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (4de5)
Dado: Agora λ = 0
Pedido: (f1) RS=0: Av, Rin e Rout = ?
= K (vGS–Vt)2 ⇒ VGS=2,5V>Vt
+
vOD
PFR: 0,5

VDS=VDD–RDI+VGS = 5 V ⇒
-

RS vOS
-
VGD= VGS − VDS = − 2,5V < Vt sat. OK
gm = 2 K (VGS – Vt) = 1 mS
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier &
gds = go = 0 ⇒ rds = 1 / gds = ∞
common-drain with RS as load AV = voD / vsig = −gm(RD//RL)[RG/(RG+Rsig)]
= − 5,88

Rin = RG = 4,7MΩ
Rout = RD = 15kΩ

31
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (5de5)
Dado: Agora λ = 0
Pedido: (f2) RL=0: Av, Rin e Rout = ?
+
vOD
-

RS vOS
- vOS

RS
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier &
common-drain with RS as load / vsig = [RG/ (RG+Rsig)] ×
Rin = RG = 4,7MΩ × [÷ tensão ⇒ vsigRG / (RG+Rsig) =
vgs+voS
vsig = 0 ⇒ voS = - vgs ⇒
KCL ⇒ gmvgs = vos/ (rds//RS)
gerador gmvgs é uma

resistência 1/gm ⇒
AV = voS gm RS / (1 + gm RS)] =
Rout= 1/gm = 1 kΩ
= 0,918 ≤ 1
32
7. Circuitos: EXERCÍCIO MOS6 polarização com fonte de corrente
e saída no dreno e entrada na fonte em regime dinâmico sem rds (1de3)
Dado: igual a MOS5f.
Pedido: (a) AV, Rin, Rout = ?

PFR igual a MOS5f


gm = 1mS ; gds = 0
Rout= RD = 15kΩ

Rin = vi / ii ; KCL − ii = gmvgs; vi= −vgs ⇒ Rin = 1 /gm = 1kΩ


Av = vo / vsig = gm (RD//RL) / (1 + gmRsig) = 0,06
Av << 1 mas SE Rsig << 1/gm ⇒ Av ≈ gm (RD//RL) = 6
33
7. Circuitos: EXERCÍCIO MOS6 polarização com fonte de corrente
e saída no dreno e entrada na fonte em regime dinâmico com rds (2de3)
Dado: igual a MOS5a (λ ≠ 0)
Pedido: (a) AV, Rin, Rout = ?

PFR igual a MOS5 (a) e (b)


gm = 1,03mS ; gds = 6,25 µS
Rin = vi / ii ; KCL − ii = gmvgs + (vgs + vo) gds; vi= −vgs; vo(GD+GL)= ii
⇒ Rin = (gds+GD+GL) / [(GD+GL)(gm+gds)] = 1kΩ ≈ 1/gm = 968Ω
Rout= RD//(vo/id) e id = gmvgs+(vo+vgs)gds e vgs= − idRsig
⇒ Rout = RD // {rds [1+(gm+gds)Rsig]} = 14,99kΩ ≈ RD = 15kΩ
34
7. Circuitos: EXERCÍCIO MOS6 polarização com fonte de corrente
e saída no dreno e entrada na fonte em regime dinâmico com rds (3de3)

AV = vo / vsig ; KCL − ii = gmvgs + (vgs + vo) gds;


KVL vsig= ii Rsig – vgs; Lei Ohm vo = ii (RD//RL)

Av=(gm+gds)(RD//RL//rds)/{1+(gm+gds)Rsig/[(GD+GL)/(GD+GL+gds)]}
= 0,06 << 1 porque Rsig>>>Rin
Não se usa este circuito quando Rsig elevado
Para Rsig = 0 ⇒ AV = 6 ≈ ganho do Fonte Comum
muito mais trabalhoso mas o resultado é semelhante a λ = 0
35
7. Circuitos: EXERCÍCIO MOS7 polarização por RS e entrada na
fonte e saída no dreno em regime dinâmico (1de2)
iDD ← Dado: nMOS: Vt = 0,5V,
iD ↓ iR1↓ K = 0,5mAV-2 e ID = 0,05mA; VDS =
VRD = VR3, VDD = 1,5V, Rsig = 100Ω,
D IR1 << ID.
Rsig Pedido: (a) R1, R2, R3 e RD=? PDD= ?
vsig S G
(b) AV, Rin, Rout = ?
(a) KVL GS:VDDR2/(R1+R2)=VGS+R3ID
VDS=VRD= VR3 ⇒ RD = R3 & VDS = RD,SID ⇒ KVL DS: VDD=3RD ID
⇒ RD = R3 = 10kΩ & VDS = 0,5V. MOS na sat. ⇒ ID=K (VGS−Vt)2
⇒ VGS = 0,82V > Vt e VGD=VGS+VSD=0,82−0,5=0,32<Vt ⇒
saturação OK. IR1 = VDD / (R1+R2) < ID / 100 ⇒ R1+R2 > 3MΩ
KVL GS: R2=(VGS + R3 ID)(R1+R2) / VDD= 2,63MΩ ⇒ R1 = 368kΩ
PDD = VDD IDD = VDD (ID+IR1) = 75,8µW
36
7. Circuitos: EXERCÍCIO MOS7 polarização por RS e entrada na
fonte e saída no dreno em regime dinâmico (2de2)
(b)
iD ↓
iout Av = gm (RD//RL) / (1 + gmRsig) = 0,06
D gm=2K(VGS-Vt)=0,32mS

vsig
Rsig G ⇒ Rsig << 1/gm = 3,2kΩ
S
⇒Av ≈ gm RD = − 3,16
sem aproximação
Av = gmRD / [1+(gm+G3)Rsig] = 3,04
Impedância vista da S: RinS = Vs / - Is = −Vgs / − gmVgs = 1 /gm
⇒ Rin = RinS // G3 = 3,2k // 10k = 2,4kΩ

Rout = Vout / Iout = RD = 10kΩ

37
7. Circuitos: polarização com bobinas de bloqueio
Em alta frequência onde é mais fácil
+VDD
realizar boas bobinas (ex: sistemas de
comunicações sem fios), pode-se usar
+VGG LD bobinas para polarizar transístores.
1 Em DC: vGS = VGG e vDS = VDD
LG vOUT Em AC: LG e LD são equivalentes a um
circuito aberto (bloqueiam AC)
Bobinas de Bloqueio Lch (Choke inductor):
vIN atenção que muitos autores traduzem
erradamente por Bobinas de Choque

Bobinas de Bloqueio Lch (LD e LG na figura) são dimensionadas de


forma a ter-se: Impedância vista aos seus terminais ZTH << ω Lch
para todos as frequências da banda em que se pretende o circuito
processe o sinal vIN e o entregue à saída vOUT.
38
7. Circuitos: Resumo da polarização de MOS & BJT

Realimentação por resistência série-


série (comum à malha de entrada e
saída) MOS: RS & BJT: RE

Realimentação por resistência paralelo-


paralelo (entre o nó de entrada e o nó de
saída) MOS: RG & BJT: RB
Não confundir com RGG e RBB equivalente de
Thévenin do circuito de G e B no caso anterior

Fonte de corrente =
Dreno dum MOS com
VGS=VDS & Colector
dum BJT com VCE=VBE
(como díodo)
39
7. Circuitos: Resumo de amplificadores simples com MOS & BJT
Andar/Característica AV AI Rin Rout Aplicação típica
Fonte Comum (CS) ↑(<0) ↑↑ ↑ ↑ amplificador
Dreno Comum (CD) ≤1 ↑↑ ↑↑ ↓↓ isolador / amplif. corrente
Porta Comum (CG) ↑(>0) = 1 ↓↓ ↑ banda larga
Degeneração de Fonte (SD) ↑(<0) ↑↑ ↑↑ ↑ amplificador / isolador
Emissor Comum (CE) ↑↑(<0) ↑ ↑ ↑ amplificador
Colector Comum (CC) ≤1 ↑ ↑↑ ↓↓ isolador / amplif. corrente
Base Comum (CB) ↑↑(<0) ≤ 1 ↓↓ ↑ banda larga
Degeneração de Emissor (ED) ↑ ↑ ↑↑ ↑ amplificador / isolador

40
7. Circuitos: Resumo de amplificadores simples com MOS & BJT
Montagem AV AI Rin Rout
Fonte Comum − gmR’L ∞ ∞ { // RGG } RD // rds

Dreno Comum gmR’L/(1+gmR’L) ∞ ∞ { // RGG } 1/gm // rds

Porta Comum gmR’L 1 1/gm // rds RD // rds

Degen. Fonte ≈ − RD / RS ∞ ∞ { // RGG } ≈ RD

Emissor Comum − gm R’L β = gm rπ rπ { //RBB } RC { // ro }

Colector Comum gmR’L/(1+gmR’L) 1 + gm rπ (rπ+(1+β)RE){//RBB} 1/gm { // ro }

Base Comum gm R’L gmrπ/(1+gmrπ)≈1 ≈ 1/gm RC { // ro }

Degen. Emissor ≈ − RC / RE β = gm rπ rπ+(1+β)RE{//RBB} ≈RC

•{//RX} termo adicional


se não desprezar RX: •R’L = RL//RD,C//rds,o
RX= ro do BJT; = RBB ou •nota: as expressões referem-se
RGG - equivalente de aos nós de entrada e saída de
Thévenin do circuito de cada montagem. Ex.G comum:
polarização da Base ou
da Porta. AV = Vdg/Vsg, AI = Id/Is , Ri = Vs/Is , Ro = Vd/Id
41
7. Circuitos: Inversores nMOS (simples) e CMOS (composto)
Simples: Fonte Comum sem polarização de
Porta nem realimentação: A componente
contínua de vI (VI - valor médio) é que
polariza em DC
↓ nota
CMOS: tecnologia que
tem nMOS e pMOS
BiCMOS: tecnologia que Figure 4.53
tem nMOS, pMOS e BJT The CMOS
inverter.

CMOS: 2 MOS Complementares em Fonte
Figure 4.26 Comum em totem. Polarização de Porta: A
The NMOS
inverter. componente contínua de vI (VI - valor médio)
é que polariza em DC.
42
7. Circuitos: Inversor nMOS (simples)
vGS<Vt ⇒ corte (OFF): iD = 0 ⇒ vO = VDD
Inversor nMOSFET
com carga resistiva Vt< vGS<vDS + Vt ⇒ saturação: iD ≈ K (vI − Vt) 2 ⇒
vO = VDD – RD K (vI − Vt) 2
vGS>vDS+Vt ⇒ tríodo (ON): iD≈K[2(vGS– Vt)vDS– vDS2]
⇒vO = VDD – RD iD ≈ K [2 (vI – Vt) vO – vO2]
limite saturação-tríodo: vGS = vI = vDS + Vt = vO + Vt

VDD
OFF

Amplificador
GV = - gm RD
vO = v I − Vt
ON
Figure 4.26 The NMOS inverter. −Vt Vt VDD
Figure 4.26 (c) Transfer characteristic showing vOmin = 0,17V
operation as an amplifier biased at point Q.
43
VDD
7. Circuitos: EXERCÍCIO MOS 8 Inversor nMOS iD
VDD = 5 V
R= 5 kΩ
Dado: Inversor nMOS da figura K=10−3 e Vt = 2V
D

RD

TEC
vD
vG

Pedido:
Característica de
transferência vO(vI)

Vt=2V
OFF: corte
VDD=5V

saturação
vI=vO+Vt=2,9V
ON: tríodo
vO=0,9
V 44
7. Circuitos: Inversor CMOS (composto) (1de6)

vI = VDD

vI

Figure 4.54 Operation of the CMOS inverter when vI is high: (a) circuit with vI = VDD (logic-1
level, or VOH); (b) graphical construction to determine the operating point; (c) equivalent circuit.

VDD - |VtP| < vI < VDD


vI = VDD ⇒ vSGP = 0 < |VtP| & vGSN = VDD > VtN ⇒ PMOS OFF
&NMOS ON (tríodo porque iD=0) ⇒ vO = vDSN = VDD + vDSP ≈ 0
MOSn rDSN = (diDN/dvDSN)-1 | vGSN=VDD= 1 / 2 KN (VDD - VtN)

iDN ≈ KN [2 (vGSN – VtN) vDSN – vDSN2] (triode) = 0
Mantem-se nesta zona para VDD - |VtP| < vI < VDD
45
7. Circuitos: Inversor CMOS (composto) (2de6)

vI
vI = 0

Figure 4.55 Operation of the CMOS inverter when vI is low: (a) circuit with vI = 0 V (logic-0
level, or VOL); (b) graphical construction to determine the operating point; (c) equivalent circuit.

0 < vI < VtN


vI = 0 ⇒ vGSN = 0 <VtN & vGSP = - VDD < VtP < 0 ⇒ NMOS OFF
& PMOS ON (tríodo) ⇒ vO = vDSN = VDD + vDSP ≈ VDD
PMOS rDSP = (diDP/dvDSP)-1 | vGSP=VDD= 1 / 2 KP (VDD + VtP)

iDP ≈ KP [2 (vGSP + VtP) vDSP – vDSP2] (tríodo) = 0
Mantém-se nesta zona para 0 < vI < VtN
46
7. Circuitos: Inversor CMOS (composto) (3de6)
Para que os MOS possam estar os dois ON ⇒ VDD > VtN + |VtP|

Em geral tenta-se ter KN = KP e VtN = − VtP ⇒ Simetria (como na figura)

VtN < vI < vO – |VtP| (zona AB)


vI > VtN ⇒ vGSN > VtN & vDGP = vO − vI > |VtP| ⇒
⇒ vSGP = VDD − vI > |VtP|
(no limite desta zona vI = VtN ⇒ vO = VDD = vDSN &
vSDP = 0) ⇒
NMOS ON (sat) & PMOS ON (tríodo) ⇒
iDN = KN (vI − VtN)2 =
iDP = KP [2(VDD − vI − |VtP|) (VDD − vO) − (VDD − vO)2]
Mantem-se nesta zona até vI = vO – |VtP|
⇒ vDGP = |VtP| quando PMOS satura
Figure 4.56 The voltage transfer
characteristic of the CMOS inverter.
47
7. Circuitos: Inversor CMOS (composto) (4de6)

De forma análoga se terá na zona CD


vO + VtN < vI < VDD – |VtP|
vI < VDD − |VtP| ⇒ vSGP > |VtP| & vGDN = vI - vO > VtN
⇒ vGSN > VtN
(no limite desta zona vImax = VDD − |VtP| ⇒
vO = 0 = vDSN & vSDP = VDD) ⇒
NMOS ON (tríodo) & PMOS ON (sat) ⇒
iDP = KP (VDD − vI − |VtP|)2 =
= iDN = KN [2 (vI − VtN) vO − vO2]

O limite inferior desta zona é vGDN= vI– vO < VtN


Figure 4.56 The voltage transfer ⇒ vI = vO + VtN quando NMOS satura
characteristic of the CMOS inverter.

48
7. Circuitos: Inversor CMOS (composto) (5de6)
Na zona BC
vOAB – |VtP| < vI < vOCD + VtN
Das análises anteriores NMOS & PMOS ON sat

QP in iDN = KN (vI − VtN)2 = iDP = KP (VDD − vI − |VtP|)2


triode
region Esta equação dá apenas um valor para vI ⇒
troço de recta vertical ⇒ ganho infinito

Se os transístores tiverem
parâmetros idênticos (KP = KN &
QN in triode VtN = |VtP|) a característica é
region

simétrica e vI = VDD / 2
(exemplo da figura)
Figure 4.56 The voltage transfer
characteristic of the CMOS
inverter.
49
7. Circuitos: Inversor CMOS (composto) (6de6)

Uma análise em regime dinâmico no caso limite (λ = 0) também


conduz a um ganho infinito: em regime dinâmico.
Como PMOS//NMOS
Gn = Gp Dn = Dp
ron rop
Vi Vo
gmnVgs gmpVgs
Sn = Sp Esquema dinâmico

Gv = Vo / Vi = − (gmn + gmp) (ron // rop)

para λn = λp = 0 ⇒ ron = rop = ∞ ⇒ Gv = ∞

50
7. Circuitos: EXERCÍCIO MOS9 Inversor CMOS (1de3)
Dado: Inversor CMOS da figura.
Pedido: Característica de transferência vO(vI)

VDD=5V
Kn=0,1mAV-2
Kp=50µAV-2
Vtn=1V
Vtp=1V

51
7. Circuitos: EXERCÍCIO MOS9 Inversor CMOS (2de3)

52
7. Circuitos: EXERCÍCIO MOS9 Inversor CMOS (3de3)
• Este exemplo tem ganho infinito na
vO (V)
zona média (Qn e Qp saturados) porque
λ=0 e não há carga (RL = ∞), portanto
High 1

inversor em vazio. Senão, a zona média

}
amplifica
Qn e Qp sat.
teria uma inclinação (derivada) igual ao
ganho
Gv = − (gmn + gmp) (ron // rop // RL)
Low 0
onde RL representa a carga do inversor.
vI (V)
Neste exemplo e na teoria considerou-se
sempre RL = ∞.
Vtn VDD−Vtn
• Para Kn > Kp há uma deslocação da
High e Low ⇒ circuitos digitais
zona média para tensões abaixo de
Amplificador ⇒ circuitos analógicos
VDD/2, como se nota na figura.
• O mesmo sucede se Vtn < Vtp (sugere-se
adaptar os cálculos para verificar esta
afirmação).
53
7. Circuitos: Resistência variável MOS & EXERCÍCIO MOS10
• MOS equivalente a uma resistência
R comandada por tensão (vG)
RON ≈ 1 / 2 K (vGS – Vt)
vI vO para vDS ≈ 0 ⇒ vDS<< 2(vGS-Vt)
vG o circuito é um divisor de tensão ⇒
Gv = RON/(R+RON) = 1/ [1 + R 2 Kp (vGS - Vt)]

Dados: MOS K = 0,5mAV−2, Vt = 0,5V, R= 2kΩ.


Pedido: Calcule a variação de ganho quando 1V < vG < 5V. Que
amplitude máxima deve ter o sinal de entrada vI?
Ron (1V) = 2kΩ ⇒ Gv = 0,5; Ron (5V) = 222Ω ⇒ Gv = 0,1
Para vGS = 1V: vDS << 2 (1 − 0,5) = 1V ⇒ Vom < 0,1V ⇒
Vim < 0,1 / 0,5 = 200mV situação mais desfavorável pois Vom
menor e Gv maior ⇒ Vim menor
54
7. Circuitos: EXERCÍCIO MOS11 Resistência variável MOS
C Dados: MOS K = 0,5mAV−2, Vt = 0,5V.
Pedido: Calcule C para se ter f−3dB=1kHz
vI vO para vG = 3V. Qual a variação de f−3dB
vG quando 1V < vG < 5V. Que amplitude
máxima deve ter o sinal de entrada vI?
O circuito é um filtro passa alto RC de 1ª ordem (zero / pólo)
Ron (3V) = 400Ω ⇒ C = 1 / 2πf−3dB Ron = 398nF
f-3dB(1V) = 1 / 2πRonC = 200Hz; f-3dB(5V) = 1,8kHz
Para vGS = 1V: vDS << 2 (1 − 0,5) = 1V ⇒ Vom < 0,1V ⇒
Vim = 0,1 = 100mV situação mais desfavorável pois Vom menor
e na banda Gv = 1 (valor maior) ⇒ Vim menor na banda. Fora
da banda poderá ser maior e depende da frequência. Cresce o
valor admissível na entrada a 20dB/década porque a
atenuação aumenta a 20dB/década (1 pólo).
55
3/9/2013

Electrónica Geral
Transparências de apoio às aulas

Mestrado Integrado em Engenharia Biomédica


Mestrado Bioengenharia e Nanossistemas

2º semestre 2012/2013

João Costa Freire


Instituto Superior Técnico
Outubro de 2012
1

Based on PowerPoint Overheads for


Sedra/Smith
Microelectronic Circuits 5/e
A matéria incluida neste capítulo está em
diversos capítulos do Sedra (1, 4, 5, 7,12,14,
B).

1. Amplificador simples: Ch 4 e 5
2. Amplificador Diferencial: Ch 7
3. Amplificador de rendimento elevado: Ch 14
4. Amplificador de banda larga: Ch 12
5. Amplificador de ganho elevado: Ch 14
6. Resposta na frequência: Ch 6
7. Amplificador multiandar: Ch7
8. Caracterização aos terminais: Ch 1 e An B

Problemas:

1
3/9/2013

Amplificadores
Circuitos que aumentam o nível de energia associada a
um sinal eléctrico

iI +VDC iO iI iO
vI vO vI vO

−VDC

Figure 1.10 (a) Circuit symbol for amplifier. (b) An amplifier with a common
terminal (ground) between the input and output ports.

vO e, ou iO (saída) > vI e, ou iI (entrada)


o aumento de energia é obtido da fonte de alimentação DC do
Amplificador ≈ conversor de energia DC em energia associada ao sinal
(tem informação que se pretende processar)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
3

1. Amplificador simples: Resumo polarização MOS & BJT

Realimentação por resistência série-


série (comum à malha de entrada e
saída) MOS: RS & BJT: RE

Realimentação por resistência paralelo-


paralelo (entre o nó de entrada e o nó de
saída) MOS: RG & BJT: RB
Não confundir com RGG e RBB equivalente de
Thévenin do circuito de G e B no caso anterior

Fonte de corrente = Dreno


dum MOS com VGS=VDS
& Coletor dum BJT com
VCE=VBE (como díodo),
ambos com 1 R e espelho
de corrente.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
4

2
3/9/2013

1. Amplificador simples: Resumo com MOS & BJT (1de2)


Andar/Característica AV AI Rin Rout Aplicação típica
Fonte Comum (FC) ↑(<0) ↑↑ ↑ ↑ amplificador
Dreno Comum (DC) ≤1 ↑↑ ↑↑ ↓↓ isolador / amplif. corrente
Porta Comum (PC) ↑(>0) = 1 ↓↓ ↑ banda larga
Fonte Degenerada(FD) ↑(<0) ↑↑ ↑↑ ↑ amplificador / isolador
Emissor Comum (EC) ↑↑(<0) ↑ ↑ ↑ amplificador
Colector Comum (CC) ≤1 ↑ ↑↑ ↓↓ isolador / amplif. corrente
Base Comum (BC) ↑↑(<0) ≤ 1 ↓↓ ↑↑ banda larga
Emissor Degenerado (ED) ↑ ↑ ↑↑ ↑ amplificador / isolador

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


5

1. Amplificador simples: Resumo com MOS & BJT (2de2)

Montagem AV AI Rin Rout


Fonte Comum − gmR’L ∞ ∞ { // RGG } RD // rds

Dreno Comum gmR’L/(1+gmR’L) ∞ ∞ { // RGG } 1/gm // rds

Porta Comum gmR’L 1 1/gm // rds RD // rds

Fonte Degener. ≈ − RD / RS ∞ ∞ { // RGG } ≈ RD

Emissor Comum − gm R’L β = g m rπ rπ { //RBB } RC { // ro }

Colector Comum gmR’L/(1+gmR’L) 1 + g m rπ +(1+β E){//RBB} 1/gm { // ro }


(rπ+(1+β)R

Base Comum gm R’L gmrπ/(1+gmrπ)≈1 ≈ 1/gm RC { // ro }

Emissor Degener. ≈ − RC / RE β = g m rπ rπ+(1+β)R


+(1+β E{//RBB} ≈RC

•{//RX} termo adicional


se não desprezar RX: •R’L = RL//RD,C//rds,o
RX= ro do BJT; = RBB ou •nota: as expressões referem-se
RGG - equivalente de aos nós de entrada e saída de
Thévenin do circuito de cada montagem. Ex.G comum:
polarização da Base ou
da Porta. AV = Vdg/Vsg, AI = Id/Is , Ri = Vs/Is , Ro = Vd/Id
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
6

3
3/9/2013

1. Amplificador simples: Notas e Questões

•Polarização por realimentação com resistência série-série (RE ou


RS) embora seja a mais eficiente e fácil de projectar (várias
variáveis) exige condensador de contorno para ganho elevado,
que introduz limitação em baixa frequência e 2 resistências para
polarizar a base (porta).
•Polarização por realimentação com resistência paralelo-paralelo
(RB ou RG) tem menos resistências (menos variáveis) mas é
menos eficiente, reduz o ganho mas normalmente menos do que
RE ou RS quando não contornadas.
•Polarização por fonte de corrente é muito usada em circuitos
monolíticos (chips) pois um transístor ocupa muito menos espaço
que uma resistência de kΩ Ωs e em amplificadores com múltiplos
andares basta uma fonte de referência e adicionalmente um
espelho de corrente (1 transistor) por andar.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
7

1. Amplificador simples: Notas e Questões


•Para um gerador de tensão com uma impedância equivalente
elevada que tipo de andar se deve usar na entrada dum
amplificador?
•Para obter com um só andar um elevado ganho de potência
que tipo de andar de amplificação deve usar?
•Para um gerador de corrente com uma admitância média (kΩ Ω)
qual o andar que deve usar na entrada dum amplificador?
•Para excitar uma carga resistiva baixa (Ω
Ωs) que andar deve
usar na saída dum amplificador para maximizar a potência na
carga?
•Qual é o andar de amplificação capaz de melhor converter
uma baixa impedância (ΩΩs) numa elevada impedância
(100kΩΩs)?
•Qual é o andar de amplificação capaz de melhor converter
uma alta impedância (100kΩ Ωs) numa baixa impedância (Ω Ωs)?
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
8

4
3/9/2013

2. Resposta na frequência de andares simples: Introdução


Circuito amplificador em fonte comum (entrada na
porta e saída no dreno) e esquema incremental
D (dinâmico) do MOS
G +
vOD
S -

O circuito total tem 5 condensadores independentes


•não há malhas de condensadores – por exemplo num triângulo pela KVL a tensão num
deles é função da tensão nos outros dois.
• não há nós só com condensadores – por exemplo numa estrela pela KCL a corrente
num deles é função da corrente nos outros.
Conclusão: Qualquer função F(s) desta rede tem 5 polos e no
máximo 5 zeros pois um sistema real tem sempre funções finitas
(mais zeros que polos significa que se f→∞ π) ⇒ |F|→∞
∞ (f=s/j2π ∞)
Por simplicidade vai-se estudar o efeito de cada um deles isoladamente
considerando os outros em “curto” (se passa-alto) ou “aberto” (se passa-baixo) 9
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith

2. Resposta na frequência de andares simples: Médias Frequências

Embora se possa calcular a resposta em frequência de qualquer


função de rede (circuito) elétrica, na maioria dos casos refere-se a
um ganho de tensão: Gv(ω ω) = Vo(ω ω) / Vi(ω
ω)

Médias frequências: Dispositivos amplificadores (transístores


ou AOs) estão polarizados e são caracterizados por modelos para
sinais fracos independentes da frequência.
Os condensadores de bloqueio da polarização e de contorno de RE
(ou RS) em AC têm impedância desprezável (curto-circuito em
AC).
Em conclusão: em médias frequências tem-se uma resposta do
circuito constante com a frequência.

Exemplos: ganhos em AC das montagens básicas


com transístores, calculados nos capítulos sobre
transístores de efeito de campo e bipolares.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


10

5
3/9/2013

2. Resposta na frequência de andares simples: Médias Frequências


Exemplos: ganhos das montagens básicas com transístores calculados em
capítulos anteriores.
Emissor comum vo

}
Zin Zout
Gv = − [(rπ // RB)/(rπ //RB + Rsig)]] gm (RC // ro)

Dreno comum

Vgs = [RG / (RG + Rsig)]] Vsig - Vout Gv = Vout / Vsig =


Vout = gm Vgs ro = [RG / (RG + Rsig)]] gmro / (1+ gm ro)
Zin = RG e Zout = ro
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
11

2. Resposta na frequência de andares simples: Baixas Frequências

Baixas frequências: Dispositivos amplificadores (transístores


ou AOs) estão polarizados e são caracterizados por modelos
para sinais fracos independentes da frequência.
É considerado o efeito da impedância dos condensadores de
bloqueio da polarização e de contorno de RE (ou RS) bem como
de todos os condensadores existentes no circuito que produzem
uma resposta tipo passa alto.
Em conclusão: em baixas frequências tem-se uma resposta do
circuito tipo passa alto.

Circuitos típicos RC passa alto


R
C
RL vO

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


12

6
3/9/2013

2. Resposta na frequência de andares simples: Baixas Frequências


Circuitos RC passa alto:
condensador de bloqueio de DC ou acoplamento AC

Gv = Vo / Vi = s R C / (1 + s R C)
|Gv (0)| = 0 e |Gv (∞ ∞)| = 1
ωz = 0 e ωp = 1 / RC

condensador de contorno de AC de resistência série

Gv = [RL/(R+RL)]](1+sRC) / [1+s(R//RL)C]]
|Gv (0)| = RL/(R+RL) e |Gv (∞∞)| = 1
ωz = 1 / RC e
ωp = 1 / (R//RL)C > ωz
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
13

2. Resposta na frequência de andares simples: Baixas Frequências

condensador de contorno de resistência de realimentação série


Exemplo: contorno de RE (Bipolares em EC) ou RS (Efeito de
Campo em SC)

Vo = − g RL e Vi = v + g v (R//C) =
= v + g [R / (1 + s R C)]]

Gv= − [g RL / (1+g R)]] (1+s R C) / [1+s R C / (1 + g R)]]


|Gv (0)| = [g RL / (1+g R)]] e |Gv (∞∞)| = g RL

ωz = 1 / RC e ωp = (1 + g R) / RC > ωz
no caso do bipolar rπ torna os cálculos mais trabalhosos mas conclusão idêntica
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
14

7
3/9/2013

2. Resposta na frequência de andares simples: Altas Frequências


Altas frequências: Dispositivos amplificadores (transístores
ou AOs) estão polarizados e são caracterizados por modelos
para sinais fracos com efeitos capacitivos.
Os condensadores de bloqueio da polarização e de contorno de
RE (ou RS) bem como de todos os condensadores existentes no
circuito que produzem uma resposta tipo passa alto são
considerados em curto-circuito pois as suas impedâncias já se
consideram muito inferiores às dos outros componentes do
circuito a que estão ligados.
Em conclusão: em altas frequências tem-se uma resposta do
circuito tipo passa baixo.
Circuitos típicos RC passa baixo

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


15

2. Resposta na frequência de andares simples: Altas Frequências


Circuitos RC passa baixo:
condensador em paralelo para a referência
Exemplo: Cπ EC e BC (Cgs SC e GC);

Gv = Vo / Vi = [R / (RS + R)]] / [1 + s (R//RS) C]]


|Gv (0)| = R / (RS + R) e |Gv (∞
∞)| = 0
ωz = ∞ e ωp = 1 / (R//RS) C

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


16

8
3/9/2013

2. Resposta na frequência de andares simples: Baixas Frequências

Circuitos RC passa-baixo
condensador a realimentar em paralelo/paralelo
Exemplo: Cµ EC (Cgd SC);

Vo = [− g Vi + (Vi − Vo) s C]] RL ⇒

Gv = − g RL (1 − s C / g) / (1 + s C RL)
|Gv (0)| = g RL e |Gv (∞
∞)| = 1

ωz = g / C e ωp = 1 / RL C < ωz (g >> 1 / RL)

gRL
z
p 1
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
17

2. Resposta na frequência de andares simples: resposta global


circuito sem condensadores
baixa frequência C passa alto C.C. alta frequência
Condensadores C passa baixo C.A. Condensadores
que introduzem que introduzem
resposta passa reposta passa
alto baixo
⇓ média ⇓
influenciam fL frequência influenciam fH
⇓ ⇓
fL-3dB fH-3dB
Ex: Condensadores em Ex: Condensadores em
série com o caminho do paralelo com o caminho
sinal (acoplamento AC) & do sinal & a realimentar
de contorno AC de do nó de entrada ao de
resistências em saída (condensadores
realimentação série dos modelos dos
Transístores)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
18

9
3/9/2013

2. Resposta na frequência de andares simples: resposta global


MOS Bipolar

Analogia topológica dos amplificadores em Fonte Comum (MOS: entrada na Porta G e


saída no Dreno D) e em Emissor Comum (BJT: entrada na Base B e saída no Colector C)
⇒CC1, CC2 e CS,E introduzem ωz < ωp ⇒ passa-alto
⇒Cgs,ππ e Cgd,µµ introduzem ωp < ωz ⇒ passa-baixo
Para haver médias frequências (banda de passagem) ⇒ τC1, τC2 e τS,E >> τgs,ππ e τgd,µµ ⇒

admitindo resistências 100ΩΩ a 1MΩ ⇒ CC1,C2,S,E >> Cgs,π,gd,µ


Ω (4 déc.)⇒
⇒ tipicamente CC1,C2, S,E ~ mF/µ
µF >> Cgs,π,gd,µ ~ pF/fF (6 décadas)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
19

2. Resposta na frequência de andares simples: resposta global


Muitas vezes há um pólo associado a um condensador responsável por uma
resposta passa alto que é muito maior que os outros sendo o responsável por fL
(pólo dominante)
Esta situação pode ser verificada calculando o pólo devido a cada condensador
que introduz resposta passa alto com todos os outros do mesmo tipo em curto-
circuito (ω
ωp = 1 / R C onde R é a resistência equivalente de Thévenin aos
terminais de C). O pólo de maior valor será uma aproximação de fL. Esta
aproximação será tanto mais válida quanto maior for esse pólo em relação aos
outros. Considera-se uma boa aproximação se os outros estão pelo menos uma
década abaixo (pólo dominante).
Situação idêntica se passa com os condensadores responsáveis por uma
resposta passa baixo quando há um pólo muito menor que os outros sendo este
o responsável por fH.
Esta situação pode ser verificada calculando o pólo devido a cada condensador
que introduz resposta passa baixo com todos os outros do mesmo tipo em
circuito aberto. Esta aproximação será tanto mais válida quanto menor for
esse pólo em relação aos outros. Considera-se uma boa aproximação se outros
estão pelo menos uma década acima. Caso contrário tem de se analisar o
circuito com todos os condensadores.
Sugere-se usar simulador (ex: PSPICE). 20
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith

10
3/9/2013

2. Resposta na frequência de andares simples: resposta global


Fonte e Emissor Comum: andares mais usados porque |GV|,|GI| >> 1
baixa frequência: fonte e emissor são os terminais dos transistores com mais baixa
impedância ⇒ ZS,E << ZD,G,C,B ⇒ τC1,C2 >> τS,E ⇒ fL-3dB ≈ 1 / 2π
π τS,E

alta frequência: Cgs,ππ >> Cgd,µµ mas Cgd,µµ em realimentação (ligados entre o nó de
entrada e o de saída) ⇒ efeito multiplicativo para a entrada - efeito de Miller

ii Z Zin = vi / ii = Ri//[(vi Z/ (vi − Avo vi)] = Ri//[Z / (1 − Av)]


+ se Z = R ⇒ Zin = Ri // [R / (1-Avo)]]
vo se Z = 1 / sC ⇒
-
Zin = Ri // 1 / [sC (1-Avo)]
Fonte e Emissor comuns são inversores e |Avo|>>1
Realimentação é negativa ⇓
R em realimentação entre dois nós com uma relação de ganho de
tensão -Avo é vista da entrada dividida pelo |ganho| + 1
C em realimentação entre dois nós com uma relação de ganho de
tensão -Avo é visto da entrada multiplicado pelo |ganho| + 1
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
21

2. Resposta na frequência de andares simples: resposta global


Cálculo do pólo dominante usando o teorema de Miller
Dinâmico ou incremental
Total Thèvenin/Associação paralelo ⇓

Miller

Em geral
|1/sCgd| >> R’L
para que toda a
corrente da fonte vá Figure 4.50 High-frequency response CS amplifier: (a) equivalent
para a carga circuit; (b) simplified circuit (c) circuit with the equivalent
capacitance Ceq; (d) frequency response plot (low-pass).
pólo dominante: ωp ≈ 1/R’sig(Cgs+ Ceq) = 1/R’sig[Cgs+ Cgd(1 + gmR’L)]

sugestão: calcular os dois pólos a partir do esquema dinâmico geral


para verificar a validade da aproximação de pólo dominante 22
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith

11
3/9/2013

2. Resposta na frequência de andares simples: resposta global


Cálculo dos pólos de V1 V2 V3
alta frequência E
(caso geral)
Análise nodal
V1 = V’sig
(V2–V1)G’sig-V2sCgs+(V3-V2)sCgd=0
V3G’L+gmV1+(V3-V2)sCgd=0 GV = V3 / V1 =
G’sig(sCgd - gm) / {G’sigG’L+s[CgsG’L+Cgd(G’L+G’sig+gm)]+s2CgsCgd}

Gv0 = Gv (s=j0) = − gm R’L ωz = gm / Cgd


ωp1,2 = [b ±(b2-4ac)1/2] / 2a com: a = CgsCgd;
b = CgsG’L+Cgd(G’L+G’sig+gm); c = G’sigG’L
em geral ωp1 << ωp2 ⇒ ωp1 ≈ 1 / [Cgs + (1 + gmR’L) Cgd] R’sig
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
23

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4


Dado: nMOS gm=1mS, ro = 150kΩ Ω, Cgs = 1pF, Cgd = 0,4pF; Rsig = 100kΩ
Ω,
RG = 4,7MΩ,Ω, RD = RL = 15kΩΩ.
Pedido: (a) AV (fL<f<fH)=?
(b) fH=? usando a aproximação de pólo dominante sem e com o Teorema
de Miller, ou calculando os dois pólos. Comente os resultados obtidos.
(c) fL=? para CC1= CC2= CS= 1µµF usando a aproximação de pólo
dominante.
(d) Com um simulador trace AV e Zin vs log(f) e comente a curva obtida.

Soluções
(a) AV = − 7
(b) fH = 382 kHz
(c) fL = 160 Hz
(d) Av = − 7; fH = 371 kHz; Zin
fL = 153 Hz Example 4.12
e ± 4.13.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


24

12
3/9/2013

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4


Ganho em médias frequências
Total (AC+DC)
(a)Circuito AC com CC1,2,S em c.c.
& Cgs,gd em c.a.
Ω⇒
R’L = RL // RD // ro = 7,14kΩ
AV = − gm R’L RG / (Rsig+RG) = −7

Condensadores do modelo equivalente do transistor


Cgs (gs – porta-fonte) e Cgd (gd – porta-dreno).
AC
Rs Representa-se os
R’L circuitos de excitação
(vs/Rs) e carga (R’L)
pelos seus equivalentes
de Thévenin à
esquerda e direita do
amplificador
respectivamente
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
25

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4


Rs D
(b) Rs = Rsig//RG = 9,79 kΩ

G + +
vs vdsL
R’ vo vs=vsig RG / (RG + Rsig) =
- -
= 0,98 vsig
• Usando o teorema de Miller tem-se:
fH = 1 / 2 π Rs [Cgs+ Cgd(1 + gmR’L)] = 382 kHz
• Constantes de tempo isoladas tem-se com Rs= Rsig // RG:
• Cgs com Cgd “open”: ÷ tensão F(s) = Vgs / Vs = 1 / (1+sCgsRs)
função que tem só um polo em − 1 / Rs Cgs ⇒ fgs = 1,63MHz
• Cgd com Cgs “open”: KVL Vs = Rs (Vs − Vo) / (Rs + 1 / sCgd) + Vgs
KCL nó D (Vs − Vo) / (Rs + 1 / sCgd) = gm Vgs + Vo / R’L
⇒F(s) = Vo/Vs = (gm − sCgd) / {G’L + s Cgd [(1 + Rs (G’L + gm)]}
função com um zero em ωz = gm/Cgd ⇒ fz = 398MHz e um polo em
ωgd = − 1 / {Cgd [(R’L + Rs (1 + gm R’L)]} ⇒ fgd = 495kHz << fz 26
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith

13
3/9/2013

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4


• Análise rigorosa (Cgs e Cgd simultâneamente):
ωz = gm / Cgd ⇒ fz = 398MHz e ωp1,2 = [b ±(b2-4ac)1/2] / 2a com:
a = CgsCgd; b = CgsG’L+Cgd(G’L+G’sig+gm); c = GsG’L
fp1 = 380kHz e fp2 = 238MHz
Conclusões
• o método das constantes de tempo é pouco preciso neste caso
(εε ≈ +30%) devido á realimentação (efeito de Miller)
• o método de Miller é preciso ((εε ≈ +0,5%)

(c) Os Cs são todos iguais e o que vê menor resistência é CS


⇒ fL ≈ gm / 2 π CS = 159 Hz

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


27

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4


• Análise rigorosa (Cgs e Cgd simultâneamente):
ωz = gm / Cgd ⇒ fz = 398MHz e ωp1,2 = [b ±(b2-4ac)1/2] / 2a com:
a = CgsCgd; b = CgsG’L+Cgd(G’L+G’sig+gm); c = GsG’L
fp1 = 380kHz e fp2 = 238MHz
Conclusões
• o método das constantes de tempo é pouco preciso neste caso
(εε ≈ +30%) devido á realimentação (efeito de Miller)
• o método de Miller é preciso ((εε ≈ +0,5%)

(c) Os Cs são todos iguais e portanto o que “vê” menor


resistência é CS e será o principal responsáel por fL
⇒ fL ≈ gm / 2 π CS = 159 Hz

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


28

14
3/9/2013

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4


d) Simulação SPICE: esquema do circuito a simular (schematics)

definição dos limites


de frequência, tipo de
escalas e número de
pontos a simular

Análise de
varrimento em
frequência

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


29

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4


20dB/déc AV
d) Simulação SPICE
Zin −20dB/déc •|AV| ≈ 17dB ≈ 7
40dB/déc •fH ≈ 371 kHz
•fL ≈ 153 Hz
confirma validade
das aproximações

zoom baixa frequência zoom alta frequência

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


30

15
3/9/2013

2. Resposta na frequência de andares simples: EXERCÍCIO AMP4

AV
Simulação SPICE
− 20dB/déc (cont.)
Zin
fL fH
− 20dB/déc
Nesta zona Zin
apresenta um zero e
um pólo próximos

AV: Em baixa frequência o 2º pólo está ± 2 décadas abaixo de fL


e em altas frequências está a mais de 4 décadas acima de fH ⇒
aproximação de pólo dominante válida como se verifica
•Zin em baixa frequência é elevada (CC1 c.a. em f = 0) - 0,1 Hz.
•Zin ≈ RG quando CC1 ≈ c.c. ⇒ ZindB = 133dB – patamar de fzero ≈
0,1Hz (zero) até fpolo ≈ 10kHz (pólo).
•Zin em alta frequência tende para zero (Cgs c.c. em f = ∞).
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
31

2. Resposta na frequência de andares simples: Questões

•Num amplificador o que entende por baixa frequência?


•Um amplificador em EC tem 3 condensadores iguais: contorno de
RE e acoplamento de entrada e saída. Qual deve influenciar mais a
localização da frequência de corte inferior a -3dB (fL).
•Se aumentar o condensador Cµ do esquema dinâmico equivalente
dum transístor bipolar é de esperar que a largura de banda dum
amplificador em EC aumente, baixe ou se mantenha inalterada?
•Ao baixar o valor do condensador de acoplamento de entrada dum
amplificador em CC a largura de banda deve aumentar, baixar ou
manter-se inalterada?
•Em que condições o método de análise da resposta em frequência
dum amplificador estudando as constantes de tempo de cada
condensador independentemente dos outros conduz a resultados
mais precisos? Qual a maior vantagem deste método?
•O que entende por efeito de Miller? Explique-o analiticamente.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
32

16
3/9/2013

3. Amplificador diferencial B.H.C. Matthews 1934 (EEG)


Alan Dower Blumlein 1930’s (tubes)
Amplificador com duas entradas (nós)
e uma saída (nó) referenciadas a um
quarto terminal (nó) vO = A1 v1 + A2 v2
decomposição em Dois Modos de Excitação

Modo Diferencial: vD = v1 − v2 Modo Comum: vC = (v1 + v2) / 2


Princípio da sobreposição ⇒ v1 = vD / 2 + vC e v2 = − vD / 2 + vC ⇒
⇒ vD = v1 − v2 e vC = (v1 + v2) / 2
vO = vOD+vOC = ADvD+ACvC
e vO = A1 v1 + A2 v2
}⇒A D = (A1 – A2) / 2 e AC = A1 + A2

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


33

3. Amplificador diferencial
DC

Impedância Diferencial ZID Impedância de Modo Comum ZIC


ZID = vD / iID e ZIC = vC / iIC
DC

Amplificador Diferencial Ideal


⇒ ZIC = ∞ e AC = 0
⇔ A1 = − A2
DC

Amplificador Diferencial Real


|ZIC| >> |ZID| ~ MΩ

e
Relação de Rejeição do Modo Comum
CMRR = |AD / AC| → ∞ (|AD| >> |AC|)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
34

17
3/9/2013

3. Amplificador diferencial: com bipolares

vD/2 −vD/2

RI I
RI I
RI I

Figure 7.13 (a) The differential pair with a common-


Figure 7.12 The basic BJT differential-pair. mode input signal vCM.
(b) The differential pair with a “large” differential
input signal.
decomposição das duas entradas em duas componentes
vB1 = vD / 2 + vCM e vB2 = − vD / 2 + vCM
donde
vD = vB1 − vB2 e vCM = (vB1 + vB2)/2
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
35

3. Amplificador diferencial: com bipolares


Modo Comum – pela simetria “i” nos ramos de
ligação (horizontais) = 0 (+) Fonte I = 2 Fontes
I/2 em // com 2 resistências 2RI (→ → ∞) ⇒ 2
emissores degenerados em paralelo com RE = 2RI
GVC = vc1 / vcm = vc2 / vcm ≈ − RC / 2 RI → 0
GVC12 = (vc1 − vc2) / vcm = 0
RI I
Zic ≈ rπ + (1 + β) 2 RI → ∞

vD/2 −vD/2
Modo Diferencial – pela simetria “v” os nós
comuns ≡ ref em AC ⇒ Fonte I contornada ⇒
2 emissores comuns em paralelo com excitação em RI I
oposição de fase (ve1 = − ve2 = 0) e nós não ligados
em oposição (vc1 = − vc2)
GVD ≈ (vc1-vc2) / vd = − gm RC; Zid ≈ 2 rπ
CMRR = |GVD / GVC| >> 1 ⇒ 2 gm RI >> 1 (em geral RI → ∞)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
36

18
3/9/2013

3. Amplificador diferencial: com MOS Decompondo as entradas em


duas componentes (Modo
Comum e Modo Diferencial)
tem-se conclusão idêntica ao
caso dos bipolares

Modo comum:
2 amplificadores com
fonte degenerada em
RI
paralelo com RS = 2RI
Modo diferencial:
2 amplificadores com
fonte comum com
Figure 7.1 The basic MOS differential-pair configuration.
excitação em oposição
MC vG1,2=vG: GVC = vd1,2/vg ≈ − RD / 2 RI; de fase
GVC12 = (vd1−vd2) / vg = 0
MD vG1,2 = ± (vG1 − vG2) / 2 = vD / 2: GVD = vd1,2 / vd ≈ − gm RD /2;
GVD12 = (vd1−vd2) / vd ≈ − gm RD; Zid = Zic = ∞
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
37

3. Amplificador diferencial: EXERCÍCIO AMP1


Dados: I=0.5mA, RI=200kΩ Ω e RD=5kΩ;Ω;
MOS com K=0,5mAV-2 e Vt=0,5V.
Pedido: (a) PFR desprezando RI; (b) vid =
1mV cosω ωt calcule as amplitudes das
componentes de modo comum e modo
diferencial de vD1 e vD1−vD2; (c) CMRR = ?
para a saída vD1 e vD1−vD2.

RI (a) IDQ=I/2= 0,25mA; IDQ=K(VGSQ−Vt)2 ⇒ VGSQ = 1V;


VDSQ = − IDQ RD + VDD + VGSQ = 1,25 V;
VGDQ = − VDD + IDQ RD = − 0,25 V < Vt OK saturação

(b) gm=2√
√IDQK=1mS; Gvd=-gmRD/2=-2,5; Gvd = − gm RD / 2 = − 2,5;
Gvd12 = 2 Gvd = − 5; Gvc = − gm RD / (1+2gmRI)= − 0,0125;
0,01 Gvc = 0;
Vd1 = |Gvd| 1mV = 2,5 mV; Vd1 = |Gvd12| 1mV = 5 mV;
Vd1c = |Gvc| 0,5mV = 6,23 µV; Vd12c = 0×
×0,5mV = 0
(c) CMRRd1 = |Gvd / Gvc| = 200,5 = 46 dB; CMRRd12 = |Gvd12 / Gvc12| = ∞
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
38

19
3/9/2013

3. Amplificador diferencial: Notas & Questões

Amplificador diferencial permite


•Amplificar sinais flutuantes (nenhum dos terminais ligado à referência).
•Para excitação diferencial contorna a resistência (RE) ou fonte de
corrente (I) do emissor sem necessitar de condensador ⇒ menos
um zero/pólo.
•Com alimentação simétrica pode-se prescindir do condensador
de acoplamento de entrada (impondo em DC vD1 = vD2 = 0)
permitindo amplificar sinais de muito baixa frequência ou DC.
•Rejeita a componente de modo comum na saída diferencial ou na
saída assimétrica se RE,S (Rth da fonte de corrente) >> RC,D.
Questões
•Um amplificador diferencial em que condições é especialmente
utilizado?
•Que vantagem há em retirar o sinal de saída também diferencial?
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
39

4. Amplificador de Alto Rendimento

BJTs ou MOSFETs podem ser considerados como uma


fonte de corrente comandada por tensão
vE4

vE < VT ⇒ iS = 0 iS iS
VEsat
Isat Isat vE3
RCD
gmo <> iS (vS )
vE > VT ⇒
vE2

vE1

iS ≈ gm0 (vE-VT) VT VEsat vE vS

Classe A – Transístor conduz sempre VE≈(VEsat+VT)/2•• θ=2π


π
Classe B – Transístor conduz 1/2 ciclo VE≈VT • θ=π
π
Classe AB – Transístor conduz +1/2 ciclo VE>VT • π<θ
θ<2π
π
Classe C – Transístor conduz -1/2 ciclo VE<VT • θ<π
π

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


40

20
3/9/2013

4. Amplificador de Alto Rendimento

vE
vE vE
vE
VT

t t t t

iD iD iD iD
t t t t

2 = 360º 2 > 180º 2 = 180º 2 < 180º


classe A classe AB classe B classe C

Classes de Funcionamento: Função do ângulo de


condução 2αα dos transístores caracterizados por
uma relação iD(vE). A corrente iD é comandada
pela tensão vE a partir do limiar de condução VT
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
41

4. Amplificador de Alto Rendimento


Classe A: O transístor está sempre a conduzir
Classe AB: O transístor conduz em mais de meio ciclo mas em menos de um ciclo
Classe B: O transístor conduz em meio ciclo
Classe C: O transístor conduz em menos de meio ciclo
Classe D: O transístor opera como interruptor

Para se ter na saída um sinal idêntico ao da entrada:


Classe AB e B: Pelo menos 2 transístores para que em cada
instante pelo menos um esteja a conduzir
Classe C: Usa-se para sinais com espectro de frequência
estreito em torno de fo. A carga do amplificador é um filtro
sintonizado em fo com uma largura de banda que inclua
todo o espectro do sinal de entrada.
Classe D: Utiliza-se para amplificar sinais digitais (2 níveis)
por vezes modulados em largura de impulso (PWM - Pulse
Width Modulation). Neste caso pode-se recuperar o sinal
modulante (baixa frequência) com um filtro passa-baixo.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
42

21
3/9/2013

4. Amplificador de Alto Rendimento

Rendimento de Potência ou Eficiência Energética


η = PL / PDD onde PL = potência entregue à carga (saída)
PDD = potência fornecida pela fonte de alimentação DC

Nas Classes A e AB na ausência de sinal há consumo de


energia (vE > VT) pelo que mesmo quando não é necessária
amplificação se está a consumir energia - desvantagem.
vantagem – linearidade (classe AB com pelo menos 2 transístores)
Nas Classes B e C na ausência de sinal não há consumo de
energia (vE ≤ VT) porque iD = 0 - vantagem
desvantagem – não linearidade na classe C ou B com um só transístor
Na Classe D: num transístor ideal como interruptor como se
OFF iD = 0 e se ON vD = 0, nunca há consumo de energia ⇒
η = 100%. Com transístores reais η ≈ 90% - vantagem
desvantagem – forte não linearidade

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


43

4. Amplificador de Alto Rendimento: Classe A


Classe A não é de alto rendimento mas de alta linearidade: serve de
referência ao cálculo do rendimento e potência em amplificadores
Para aproveitar a máxima excursão de sinal o PFR (IDQ, VDQ) a
meio da RCE: iD varia de 0 a IDM = 2 IDQ e vD varia de 0 a VDM = 2 VDQ = VDD
Para simplificar despreza-se a zona não linear para vD≈0 (tríodo ou saturação)

VDD Ex: VDQ= VDD/2


VRD = VDD/2
IDQ= VDD/2RD
vD
Em repouso
vE Potencia fornecida
por VDD :
PDC = VDD IDQ = VDD2 / 2 RD

Potência entregue a RD e ao transístor Q: PRD = VRDIDQ= VDD2/4RD = VDQIDQ = PQ


⇒ em DC metade da potência fornecida pela fonte VDD vai para a RD e a outra
metade para o transístor Q.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
44

22
3/9/2013

4. Amplificador de Alto Rendimento: Classe A


Com sinal sinusoidal com máxima excursão (Vdm=VDD/2, Idm=VDD/2RD):
Idm=IDM−IDQ=IDQ=VDD/2RD e Vdm= VDM − VDQ = VDQ = VDD / 2 ⇒
PDD = (VDD iD)av = VDD IDQ = VDD2 / 2RD = PDC;
PQ = (vDiD)av = [(IDQ+Idmcosω ωt)]]av= VDQIDQ−IdmVdm/2 = VDD2/ 8RD
ωt)(VDQ−Vdmcosω
ωt)2 RD]av = (IDQ2 + Idm2/2)RD = VDD2/4RD+ VDD2/ 8RD
PL = PRD = [(IDQ+Idmcosω
onde PL = PLdc + PLac . Só o 2º termo está associado ao sinal
⇒η= PLac / PDD = 0,25 = 25%
Da potência fornecida por VDD ½ é entregue à carga em DC (inútil, sem
informação), ¼ é dissipada no transístor e só ¼ é entregue à carga em AC.
VDD

vD
vE

Em circuitos reais η ≈ 15 a 20% 45


Based on Microelectronic Circuits - Fifth Edition Sedra/Smith

4. Amplificador de Alto Rendimento: Classe B


“Push-Pull“ – 1920’s Edwin Colpitts: válvulas & transformadores

Polarizado no limiar da condução VEQ = VT: VDD

vD
vE

Para vE sinusoidal em torno de VEQ = VT a forma


de onda de iD e vD são sinusóides simplesmente
rectificadas. Para evitar usa-se montagens com 2
transístores complementares (npn/pnp ou
nMOS/pMOS) em que cada um conduz meio ciclo
Amplificador Vai-e-Vem (Push-Pull)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
46

23
3/9/2013

4. Amplificador de Alto Rendimento: Vai-e-vem (Push-pull) Bipolar


Dois transístores complementares (npn & pnp) em AC em paralelo
- seguidores de emissor vO ≈ vE
- vE>VBEonN ≈ 0,5V ⇒ QN ON e QP OFF
vO
- VBEonP<vE<VBEonN ≈ 0,5V ⇒ QN e QP OFF
- vE<VBEonP ≈ 0,5V ⇒ QN OFF e QP ON vE

vE vO Figure 14.6 Transfer characteristic for


the class B output stage in Fig. 14.5.

Figure 14.5 A class B output stage.

GV ≈ 1 ; GI ≈ β o ; Zo ≈ 1/gm ; Zi ≈ β o RL distorção de
Figure 14.7 class B transfer characteristic
cruzamento
results in crossover distortion. VCC>>VBEon ⇒ desprezável
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
47

4. Amplificador de Alto Rendimento: Vai-e-vem (Push-pull) Bipolar


Dois transístores complementares (npn & pnp) em AC em paralelo
se vI sinusoidal a
corrente na carga
iL = iCn − iCp
⇒ é sinusoidal de
amplitude Ilm
desprezando distorção de
cruzamento VT<<VCC
Classe B: cada transístor conduz 1/2 ciclo – iCN e iCp simplesmente rectificadas
Com sinal sinusoidal:
valor médio da corrente em cada transístor iCn,p av= Icm / π com Icm = Icmn,p
potência fornecida pelas fontes PCC= 2 VCC Icm/ π e PCCmax= 2 VCC2/ π RL
potência entregue à carga PL= Ilm2 RL / 2 onde Ilm= Icm
⇒ηη = PL / PCC = π Ilm RL / 4 VC que é máximo para Ilm = VCC / RL ⇒
⇒ ηmax = π / 4 ≈ 78,5%
potência dissipada num transístor PQ = (PCC − PL) / 2 que é máximo para
Ilm = 2 VCC / π RL e vale PQmax = 2 VCC2 / π2 RL
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
48

24
3/9/2013

4. Amplificador de Alto Rendimento: Vai-e-vem (Push-pull) Bipolar


Classe AB: cada transístor conduz >1/2 ciclo
díodos põem QN e QP a conduzir em repouso

Figure 14.12 Class AB Transfer


characteristic of Fig. 14.14.
Figure 14.14 Class AB with biasing diodes sem distorção de
cruzamento
normalmente os
díodos são TJBs Se QN e QP a conduzirem ligeiramente em
com CB em curto- repouso para não degradar muito o
circuito rendimento η: AB próximo de B
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
49

4. Amplificador de Alto Rendimento: Vai-e-vem (Push-pull) CMOS


com CMOS sem distorção de
cruzamento (classe AB) ⇓
fonte de tensão constante Q3+Q4+Ibias
VGS3+VSG4 = (√√Ibias / KN)+VtN+(√
√Ibias / KP)+|VtP|

para vO=0 (iO=0) quando vi=0 ⇒ transistores


emparelhados (Q1/Q2 with Q3/Q4) Figure P14.22
ID1=ID2≠0 (classe AB) dependente de Ibias e das
relações dos transistores (W/L)1 / (W/L)3

MOSFET
corrente baixa T↑↑ ⇒ mais cargas iD↑
↑ ⇒ mais colisões iD↓
corrente elevada T↑
corrente média iD(T) ≈ constante
com bipolares é sempre T↑ ↑ ⇒ iC↑
}
são termicamente mais críticos
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith Figure 14.37 Power MOSFET iD(vGS)50

25
3/9/2013

4. Amplificador de Alto Rendimento: EXERCÍCIO AMP2

Dados: Amplificador em classe AB


próxima de B ⇒ vI > 0 QN ON e QP OFF;
vI < 0 QN OFF e QP ON; VCC = 10 V e RL
= 100ΩΩ. VCENsat = −VCEPsat = 0,2V; β = 100.
Pedido: (a) Montagem do QN e QP, Gv ≈ ?
e Gi ≈ ? (b) ⇒ Para vI sinusoidal vOmax =?
⇒ PRL = ? (c) vOmax ⇒ PCC = ? e η = ?
(despreze IBIAS). Compare com ηmax
classe B.

(a) vI nas bases e vO nos emissores ⇒ Colector comum ou seguidor de


emissor ⇒ Gv ≈ 1 e Gi ≈ β.
(b) vOmax = VCC – VCENsat = 9,8 V; PRL = Vomax2 / 2RL = 0,48 W.
(c) PCC = 2 VCC Vomax / π RL = 0,624 W; η = PRL / PCC = 0,77 = 77% < 78,5%
ηmax para classe B porque vOmax < VCC devido a VCEsat.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


51

4. Amplificador de Alto Rendimento: Notas & Questões


Amplificador de Alto Rendimento
•Classe A (∆
∆tC condução do transístor 100%): alta linearidade
mas baixo rendimento (< 25%).
•Classe B (∆
∆tC = 50%): se 2 transístores (vai-e-vem) bom
rendimento (< 78,5%) mas distorção de cruzamento.
•Classe AB (∆∆tC >50%): se 2transístores tem boa linearidade e
bom rendimento se próximo de B (<78,5%).
∆tC <50%): ∆tC → 0 ⇒ rendimento → 100% mas Imax
•Classe C (∆
→ ∞ se PRL = constante (P = vi).
•Classe D: transístor interruptor ⇒ v ou i = 0 ⇒ rendimento
100%.
•Para se polarizar em classe AB usam-se transístores auxiliares
montados como díodos (Bipolar C ≡ B; MOS D ≡ G).
•Com alimentação simétrica facilmente possível VO = 0 ⇒ não
necessita condensador de acoplamento à carga
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
52

26
3/9/2013

4. Amplificador de Alto Rendimento: Notas & Questões


Questões
•Quando deve utilizar um amplificador em classe A?
•Como é usual polarizar um amplificador em classe AB? Como o
faria com transístores MOS?
•Qual é o valor máximo que consegue obter com um amplificador
em classe C? Tem interesse prático atingir esse valor? Justifique a
sua resposta.
•Em que circuitos surge a distorção de cruzamento? Como explica
a sua origem? Como atenuá-la?
•O que entende por rendimento de potência dum amplificador?
Qual o seu valor máximo para as classes de funcionamento que
estudou?
•Quais os transístores mais estáveis termicamente? Justifique a
sua resposta.
•Quando é importante verificar o rendimento dum amplificador?
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
53

5. Amplificador de Banda Larga: Cascode com Bipolares


"cascade to cathode“ - 1939 Hunt& Hickman: Cátodo Comum + Grelha Comum
Cascode – Emissor Comum (Q1) seguido de
um Base Comum (Q2): ec+bc
Zout
Emissor Comum: Zin ≈ rπ; GI ≈ β ↑; GV ≈ − 1
CL (GVEC ≈ − gm RL e como RL = ZinBC ≈ 1/gm ⇒ GVEC do
RL cascode ≈ −1 se ICEC = ICBC i.e gmEC = gmBC) ⇒
sem efeito de Miller ⇒ fH elevado
Base Comum: ZinBC ≈ 1/gm << RI ⇒ Fonte I
real ≈ c.a. em AC; GI ≈ 1; GV ≈ gmRL↑; Cπ
na entrada e Cµ na saída ⇒ sem efeito de
Miller ⇒ fH elevado; Zout ≈ ro2(1+β
β2)

|GVec+bc| ≈ |GVBC|; |GIec+bc| ≈ |GIEC|; Zinec+bc ≈ ZinEC; Zoutec+bc ≈ β ZoutEC


mas fHec+bc > fHEC especial para altas frequências e, ou banda larga e
quando se pretende muito alta impedância de saída
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
54

27
3/9/2013

5. Amplificador de Banda Larga: CC-BC com Bipolares


Quasi-Cascode – Colector Comum (Q1)
seguido de um Base Comum (Q2): cc+bc
Colector Comum: Zin↑; GI ≈ β↑; GV ≈ 1 ⇒
sem efeito de Miller ⇒ fH elevado
Base Comum: ZinBC ≈ 1/gm << RI ⇒ Fonte I
real ≈ c.a. em AC; GI ≈ 1; GV ≈ gmRC↑; Cπ
na entrada e Cµ na saída ⇒ sem efeito de
Miller ⇒ fH elevado; Zout ≈ RC//ro2

|GVcc+bc| ≈ |GVBC| e |GIcc+bc| ≈ |GICC|; Zincc+bc ≈ ZinCC; Zoutcc+bc ≈ ZoutBC
mas fHcc+bc > fHEC especial para altas frequências e, ou banda larga e
se pretende impedância de entrada muito alta
Comparação com ec+bc (cascode): ganhos idênticos mas
Zincc+bc > Zinec+bc e Zoutcc+bc < Zoutec+bc
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
55

5. Amplificador de Banda Larga: EXERCÍCIO AMP3


Dado: I = 1mA, β = 200,
ro = 130kΩΩ, Rsig = 3,6kΩ Ω
(resistência da fonte real
que excita vi), RL = 5kΩ
Ω.
CL
RL Pedido: Zin = ?; Zout = ?
GV = ?, GI = ? e GP = ?
Figure 6.40 (a) The BJT cascode amplifier
(b) Small-signal analysis
gm = 40 |I| = 40mS; rπ=200/40=5kΩ Ω
ro >> RL, rπ >> 1/gm; gm ro >> 1
Zin=rπ1= 5kΩ ( inEC); Zout = ro2+(1+gm2ro2)(ro1//rπ2) ≈ β2ro2= 26MΩ
Ω (=Z Ω
GV=− −[rπ1/(rπ1+Rsig)]]gm1(rπ2//ro1)/{[[(GL+go2)/(gm2+go2)]]+[[(rπ2//ro1)/RL]}
≈ − [rπ1 / (rπ1 + Rsig)]] gm1 RL) = − 116 (= GvEC)
GI=Gv(rπ1+Rsig)/RL≈ − gm1rπ1= β1= 200 (=GiEC); GP= GVGI ≈ 23,2× ×103
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
56

28
3/9/2013

5. Amplificador de Banda Larga: Cascode com MOS

Figure 6.36 (a) The MOS


cascode amplifier.
Tal como com bipolares 2 versões: fc+pc ou dc+pc
cascode ou quasi-cascode

também fH ↑ ⇒ especial para altas frequências e, ou banda larga


também Zin fc+pc < Zin dc+fc e Zout fc+pc > Zout dc+fc
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
57

6. Amplificador de ganho de corrente elevado: Darlington (super β)


1953 Sidney Darlington (Bell Labs)

iC
Darlington = Transistor com super β
iB
iC = iC1 + iC2 = β1 iB + (β
β1+1) β2 iB =
= [β
β1 + (β
β1 + 1) β2] iB ≈ β1 β2 iB

⇒ β = [β
β1 + (β
β1 + 1) β2] iB ≈ β1 β2
iE
Substitui um transístor bipolar simples que tem β ≈̶ 100 a
500 obtendo-se β ≈ 104 a 25× ×104
Atenção que VBEon dum Darlington ≈ 2× ×VBEon dum TJB
normal
VBE DARL = VBE1 + VBE2 e VBE1 < VBE2 porque IC1 = IC2 / β2
e
VCEsat DARL = VCEsat1 + VBE2 > VBE2 > VCEsat2 Q2 não satura

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


58

29
3/9/2013

5&6. Amplificador de banda larga e de ganho de corrente elevado:


Notas & Questões
Notas
•Amplificadores simples com maior ganho de potência (EC e FC)
têm um condensador a sofrer efeito de Miller (efeito multiplicador
qunado C entre nó de entrada e nó de saída) o que implica em
↑ ⇒ τ↑ ⇒ fpolo↓).
geral banda estreita (C↑
•Cascode (EC+BC ou FC+PC) não tem C com efeito de Miller ⇒
banda larga. também tem muito alta impedância de saída.
•Darlington (2 transístores com E1 ≡ B2) tem um β ≈ β1 β2 >> 100
mas necessita mais tensão para conduzir: VBEon = VBEon1+VBEon2.
Questões
•Que diferenças básicas há entre um Cascode e um Quasi-cascode
(CC+BC ou DC+PC).
•Quando deve usar um Darlington? Ele sofre efeito de Miller? É
mais grave ou menos grave do que num simples EC.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


59

7. Amplificador multiandar: Introdução


As 3 principais características dum amplificador são o seu ganho (de tensão, de
corrente ou de potência) e as suas impedâncias de entrada e saída. Para se obter
ganhos elevados e/ou níveis de impedância de entrada e de saída independentes
recorre-se a amplificadores com mais de um andar, eventualmente de tipos
diferentes. Já se apresentou algumas configurações de associação de 2
transístores com propriedades vantajosas sobre amplificadores com um só
transístor: cascode(EC+BC), quasi-cascode (CC+BC) e Darlington (super EC).

andares Zin Zout GV GI GP EC emissor comum


CC colector comum
EC+EC kΩ kΩ 10k 10k 100M BC base comum
EC+CC kΩ Ω 100 10k 1M
As unidades e valores
CC+EC MΩ kΩ 100 10k 1M indicados referem-se
apenas a uma ordem
EC+BC kΩ kΩ 100 100 10k de grandeza típica
CC+BC MΩ MΩ 100 100 10k
Tabela comparativa de amplificadores de 2 andares ideais
qualitativamente uma tabela equivalente se obtém para os MOS
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
60

30
3/9/2013

7. Amplificador multiandar: Introdução

Há 3 formas de acoplar os vários andares de um amplificador multiandar

Acoplamento RC: Introduz uma limitação nas baixas


frequências mas isola a polarização de cada andar (menos
sensibilidade).

Acoplamento Directo: Amplifica baixas frequências podendo ir


até DC mas há interacção entre o PFR dos vários andares. Ideal
para maior nível de integração, nomeadamente monolítica.

Acoplamento por transformador: Mais volumoso e dispendioso


só empregue normalmente em amplificadores de potência. De
difícil ou impossível integração monolítica.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


61

7. Amplificador multiandar: Acoplamento RC


2 andares em EC em cascata acoplados por RC
Cascata: o porto de saída de um circuito liga ao porto de entrada de outro

3 condensadores de
acoplamento
Entre o gerador (excitação)
e o 1º andar, entre os 2
andares, e entre o 2º andar
e a carga.
Ambos os andares EC estão
gerador 1º andar 2º andar carga polarizados com uma
resistência de emissor
O amplificador tem 3 condensadores de (realimentação que
acoplamento (zero triplo na origem e 3 estabiliza o PFR) e um
pólos) e 2 de contorno de RE (2 zeros < 2 divisor de tensão a definir a
pólos), logo apresenta em baixa frequência tensão na base
5 pólos. Com condensadores semelhantes
predominam os pólos de contorno de RE
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
62

31
3/9/2013

7. Amplificador multiandar: Acoplamento Directo Bipolar


2 andares diferenciais npn EC (tensão no nó de saída + alta) em cascata
com um pnp degeneração de E (tensão no nó de saída + baixa) seguido de
um npn CC (tensão no nó de saída baixa só VBEon) ⇒
⇒ possível V+ = V− = VO em DC
1º andar
3º andar Alternam-se andares npn com pnp para se
manter as tensões de entrada e saída a
meio das alimentações (VCC − VEE) / 2
( = 0 quando VEE = − VCC)
1ºe 2º andar
Alimentação simétrica e par diferencial
permite ter EC sem condensadores:
V+ = V− = 0 em DC e fonte de corrente
DC (espelho) contornada pela simetria.
3º andar
degeneração de EC com polarização
2º andar 4º andar com R ⇒ Z >Z
E in inEC ⇒ ↑ GV 2º andar

4º andar: CC com polarização com RE. Isolador com ZinCC >> e ZoutCC << RL
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
63

7. Amplificador multiandar: Acoplamento Directo Bipolar


1 andar diferencial pnp EC (tensão no nó de saída + baixa) em cascata
com um npn EC (tensão no nó de saída + alta) seguido de um npn CC
(tensão no nó de saída baixa só VBEon) ⇒ possível V+ = V− = VO em DC
1º andar
3º andar
Alimentação simétrica e par
diferencial permite ter EC
sem condensadores:
V+ = V− = 0 em DC
fonte de corrente DC
contornada pela simetria.
2º andar
1º andar 2º andar carga EC com carga elevada
(fonte de corrente estabilizada
Condensador C em realimentação paralelo em espelho // Z
inCC>>) tem
⇒ passa-baixo ⇒ amplificador desde DC. ganho elev1ado
Só pólos devido a modelos dos transístores e 3º andar
C (todos passa-alto). C com efeito Miller ⇒ Isolador
pólo dominante com C pequeno ZinCC >> e ZoutCC << RL
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
64

32
3/9/2013

7. Amplificador multiandar: Acoplamento Directo Bipolar ΑΟ µA741


µ
1º andar: diferencial quasi-cascode (npn CC + pnp BC) ⇒ com VOUT<VIN;
Zin↑ (2MΩ)
Ω);
Ω)
2º andar: pnp Darlington EC ⇒ Gv↑; com C pólo dominante; VOUT>VIN
3º andar: Push-Pull npn/pnp CC ⇒ VOUT<VIN; Zin↑; Zout↓ ↓
V+ = V− = VO = 0 em DC
fonte de corrente multiplicador de VBE +VCC
+
limitador
de corrente

1º andar
compensar
o
off-set
(assimetria)

3º andar

2º andar −VCC
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
65

7. Amplificador multiandar: Acoplamento Directo CMOS


1 andar diferencial pMOS FC (tensão no nó de saída + baixa) em cascata
com um nMOS FC (tensão no nó de saída + alta) ⇒
possível V+ = V− = VO = 0 em DC
1º andar
espelhos de corrente DC Alimentação simétrica e par
diferencial permite ter FC
sem condensadores:
V+ = V− = 0 em DC
fonte de corrente DC
contornada pela simetria.
RL 2º andar
FC com carga elevada
carga (fonte de corrente estabilizada
em espelho) tem ganho
1º andar 2º andar
elevado se RL elevada
Condensador C em realimentação paralelo ⇒ passa-baixo ⇒
amplificador desde DC. Só pólos devido a C e modelos dos transístores
(todos passa-alto). C efeito Miller ⇒ pólo dominante com C pequeno
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
66

33
3/9/2013

7. Amplificador multiandar: Acoplamento por transformador


Devido ao maior custo, peso e limitação na frequência é menos
utilizado. Por exemplo: é utilizado no acoplamento a cargas em
amplificadores de potência

Transformador evita que se dissipe


em DC energia na carga RL ⇒
rendimento em classe A 50% ⇒
ex: usado em Audio (até 20 kHz)
O colector vê no primário do TF uma
resistência de carga que vale
RL’ = RL / n2
sendo n a relação entre o número de
espiras do secundário e do primário
O ganho do emissor comum será Gv ≈ - gm RL’ = - gm RL/n2
Em DC, não existindo RC, VCE é superior. TF real terá um primário com
uma resistência em DC devido ao fio da bobina não ser um condutor ideal.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
67

7. Amplificador multiandar: Questões


•Qual é a vantagem de utilizar num amplificador multiandar
acoplamento directo? E a principal desvantagem?
•Num amplificador para sinais cardíacos os condensadores a usar
no acoplamento devem ser grandes ou podem ser pequenos?
Justifique a sua resposta.
•Porque é menos usado o acoplamento entre andares de
amplificadores por transformador?
•Nos amplificadores monolíticos como é usual polarizar os andares
de amplificação? Justifique a sua resposta.
•Em muitos amplificadores operacionais monolíticos há 3 andares
amplificadores. Qual a topologia de cada um deles e as suas funções
principais?
•Qual é a principal vantagem e desvantagem em usar uma
alimentação simétrica (±±VBIAS) num amplificador com acoplamento
directo?
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
68

34
3/9/2013

8. Amplificador caracterizado aos terminais: simples


Um amplificador simples (1 entrada e 1 saída únicas referenciadas
à massa; single ended) é caracterizado aos seus terminais por: uma
impedância de entrada; uma impedância de saída; e um ganho.
• A impedância de entrada afecta a forma como o amplificador recebe sinal do
bloco anterior caracterizado pelo seu equivalente de Thévenin. Deverá ser
baixa, média ou alta consoante as aplicações.
• A impedância de saída afecta a forma como o amplificador entrega sinal ao
bloco seguinte caracterizado pela sua impedância de entrada. Deverá ser
baixa, média ou alta consoante as aplicações.
• O ganho pode ser um ganho de tensão ou de corrente, uma impedância ou uma
admitância de transferência. Este ganho não depende só do amplificador mas
também das suas terminações: impedância de saída do bloco anterior e de
entrada do bloco seguinte. Também se poderá estar interessado num ganho de
potência GP = GV GI.
O ganho é normalmente especificado em unidades logarítmicas dB
GVdB = 20 log GV; GIdB = 20 log GI ; GPdB = 10 log GP

O tipo de ganho pretendido ⇒ uma forma de caracterizar aos terminais


Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
69

8. Amplificador (simples) caracterizado aos terminais: GV


esquema geral de um amplificador aos terminais: despreza-se a realimentação

ligação de um amplificador numa aplicação: colocado entre um gerador


(equivalente de Thevenin da saída do circuito que o excita) e uma carga
(equivalente de Thévenin da entrada do circuito que ele excita)

Para se ter vi elevado para um dado vs (e portanto Avo vi elevado) tem que
se ter Rs << Ri ⇒ se Rs elevado tem que se ter na entrada um andar DC
(ou Seguidor de F: SF) ou CC (ou Seguidor de E: SE). Note-se que DC e
CC têm Av ≈ 1 ⇒ preferível SF e SE que têm Ri elevado e Av>1.

Para se ter vo elevado tem que se ter Ro << RL ⇒ se RL baixo tem que se ter
na saída um andar DC ou CC.
No entanto, estes andares têm Av ≈ 1 ⇒ amplificador multiandar: na
entrada SF ou SF e na saída DC ou CC.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
70

35
3/9/2013

8. Amplificador (simples) caracterizado aos terminais: GV

ligação de um amplificador numa


aplicação: colocado entre um
gerador (vS ,RS) e uma carga (RL)

Os parâmetros do amplificador são dados por:


Ri = Vi / Ii; Ro = − Vo / Io com Vs= 0; Avo = Vo / Vi com Io= 0 (RL= ∞)

GV = Vo / Vs = [Ri / (Rs+Ri)]] Avo [RL / (Ro+RL)]]


Além de depender de Avo o ganho GV depende de dois divisores
de tensão: um na entrada e outro na saida.
O ganho máximo obtém-se com: Ri >> Rs e Ro << RL.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


71

8. Amplificador (simples) caracterizado aos terminais: GI


ligação de um amplificador
+ numa aplicação: colocado
vi entre um gerador (iS ,RS) e
- uma carga (RL)

Os parâmetros do amplificador são dados por:


Ri = Vi / Ii; Ro = − Vo / Io com Is= 0; Ais = Io / Ii com Vo= 0 (RL= 0)

GI = Io / Is = [RS / (RS+Ri)]] Ais [Ro / (Ro+RL)]]


Além de depender de Ais o ganho GI depende de dois divisores de
corrente: um na entrada e outro na saida.
O ganho máximo obtém-se com: Ri << Rs e Ro >> RL.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


72

36
3/9/2013

8. Amplificador (simples) caracterizado aos terminais: ZT


ligação de um amplificador
+ numa aplicação: colocado
vi entre um gerador (iS ,RS) e
-
uma carga (RL)

Os parâmetros do amplificador são dados por:


Ri = Vi / Ii; Ro = − Vo / Io com Is= 0; Rm = Vo / Ii com Io= 0 (RL= ∞)

ZT = Vo / Is = [RS / (RS+Ri)]] Rm [RL / (Ro+RL)]]


Além de depender de Rm o ganho ZT depende de dois divisores,
um de corrente na entrada e outro de tensão na saida.
O ganho máximo obtém-se com: Ri << Rs e Ro << RL.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


73

8. Amplificador (simples) caracterizado aos terminais: YT


ligação de um amplificador
numa aplicação: colocado
entre um gerador (vS ,RS) e
uma carga (RL)

Os parâmetros do amplificador são dados por:


Ri = Vi / Ii; Ro = − Vo / Io com Vs= 0; Gm = Io / Vi com Vo= 0 (RL= 0)

YT = Io / Vs = [Ri / (RS+Ri)]] Gm [Ro / (Ro+RL)]]


Além de depender de Gm o ganho YT depende de dois divisores,
um ÷ de tensão na entrada e outro ÷ de corrente na saida.
O ganho máximo obtém-se com: Ri >> Rs e Ro >> RL.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


74

37
3/9/2013

8. Amplificador caracterizado aos terminais: EXERCÍCIO AMP6


Dados: Amplificador de corrente Zi = 50 Ω // 1 pF, Zo = 100 kΩ Ω //
3 pF, Ai = 40; Excitação 10 kΩ
Ω // 5 pF, Is = 10 µA.
Pedido: (a) Para carga RL = 5 kΩ;
Ω; Gio = Io / Is = ? Io = ? (b) fH >
100 MHz ⇒ CLmax = ?

(a) Gio = Io / Is = [Rs / (Rs+Ri)]] Ai [Ro / (Ro+RL)]] = 37,9


Io = Gio Is = 379 µA e PR = Io2 RL / 2 = 0,359 mW
(b) fpi = 1 / [2 π (Rg//Ri) (Cg+Ci)]] = 533 MHz > 100 MHz
fpo = 1 / [2 π (Ro//RL) (Co+CL)]] > 100 MHz ⇒ CL < 31 pF e atenção
que fpi não é >> fpo pelo que CL terá de ser um pouco inferior
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
75

8. Amplificador caracterizado aos terminais: terminações múltiplas


Generalizando, um amplificador poderá ter mais de um terminal
de entrada e mais de um terminal de saída, referenciados à massa
Entrada dupla (2 terminais) e saída simples (1 terminal) : o caso
mais usual é o Amplificador Operacional
vO = A1 v1 + A2 v2
para vD = v1 − v2 e vC = (v1 + v2) / 2
vO = AD vD + AC vC = AD (vD + vC / CMRR )
ZID = vD / iID e ZIC = vC / iIC (ver 2.)

Entrada e saída dupla (2 terminais): Fully Differential


vOD = AD vID
com vID = vI+ − vI- e vIC = (vI+ + vI-) / 2
vOD = vO+ − vO- e vOC = (vO+ + vO-) / 2
VOC = VOCM imposto externamente ou
internamente VOCM = (VCC + VEE) / 2
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
76

38
3/9/2013

8. Amplificador caracterizado aos terminais: terminações múltiplas


Esquema dum amplificador duplamente diferencial

Contem 2 pares
diferenciais (Q1/Q2 e
Q3/Q4) com saídas
diferenciais polarizados
com fontes de corrente e a
carga do 2º par são 2
transístores (Q5/Q6) com
as bases ligadas à saída
do Vocm error amplifier

O amplificador de erro de modo comum (Vocm error amplifier):


compara o sinal de modo comum da saída vOC com a tensão VOCM e
impõe, através de realimentação negativa (Q5 e Q6 relativamente
ao sinal de erro ∼ vOC − VOCM são EC ⇒ inversores)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
77

8. Amplificador caracterizado aos terminais: terminações múltiplas


Aplicações: Amplificador Duplamente Diferencial básico
As resistências de realimentação ligam
terminais em oposição ⇒ Real. Negativa
vN = (vO+ − vI−−) R1 / (R1 + R2) + vI−− ⇒
vN = vI−− R2 / (R1 + R2) + vO+ R1 / (R1 + R2)
se R1 / (R1 + R2) = β1 ⇒
vN = vI−− (1 – β1) + vO+ β1
igual/ R3 / (R3 + R4) = β2 ⇒ vP = vI+ (1 – β2) + vO− β2
∆ ∆
de vO+ − vO−− = AD (vP – vN) e vO−− = 2 vOC − vO+ com vOC = VOCM
v I + (1 − β 2 ) − v I − (1 − β 1 ) + 2VOCM (β 2 + 1 / A D )
v O+ =
eliminando 1º


β1 + β 2 + 2 / A D
vO−− e depois
vO+ obtem-se − v I + (1 − β 2 ) + v I − (1 − β 1 ) + 2VOCM (β 1 + 1 / A D )
v O− =
β1 + β 2 + 2 / A D
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
78

39
3/9/2013

8. Amplificador caracterizado aos terminais: terminações múltiplas


Aplicações: Amplificador Duplamente Diferencial básico (conc.)

Admitindo AD β1,2 >> 1 para β1 = β2 = β e VOCM = 0 ⇒

vO+ ≈ (vI+ – vI−−) (1− −β) / 2 β ⇒


−β) / 2 β e =/ vO−− ≈ − (vI+ – vI−−) (1−
vOD / vID = (1 − β) / β = R2 / R1 = R4 / R3 e vOC = VOCM = 0

Aplicações: Conversor de sinais Simples em Diferenciais

Fazendo vI−− = 0, vI+ = vS e VOCM = 0

vOD = (vI+ − vI−−) R2 / R1 = vS R2 / R1


vOC = 0

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


79

8. Amplificador caracterizado aos terminais: terminações múltiplas


Aplicações: Conversor de sinais Simples em Diferenciais (cont.)
Os 4 circuitos apresentados em seguida são mais simples mas têm realimentação
assimétrica pelo que apresentam mais ruído de modo comum na saída que o
anterior (simétrico)
Fazendo vI−− = 0, vI+ = vS com β2 = 0 e VOCM = 0
vO+ = vI+ / β1 e vO−− = − vI+ / β1
⇒ vOD = 2 vI+ / β1 = vS 2 (1 + R2 / R1)
dobro do ganho dum não inversor com AO
vOC = 0
Fazendo vI+ = vS , vI−− = 0 com β1 = 0 e VOCM = 0
vO+ = vI+ (1 – β2) / β2 e vO−− = − vI+ (1 – β2) / β2
⇒ vOD = 2 vI+ (1 – β2) / β2 = vS 2 R2 / R1
dobro do módulo do ganho dum inversor
com AO
vOC = 0 80
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith

40
3/9/2013

8. Amplificador caracterizado aos terminais: terminações múltiplas


Aplicações: Conversor de sinais Simples em Diferenciais (conc.)
Fazendo vI−− = 0 com β1 = 1, vI+ = vS e VOCM = 0
vO+ = vI+ (1 – β2) / (1 + β2) e
vO−− = − vI+ (1 – β2) / (1 + β2)
⇒ vOD = 2 vI+ (1 – β2) / ( 1 + β2)
⇒ vOD = vS 2 R2 / (2 R1 + R2)
Se R2 = 2 R1 ⇒ ganho 1
vOC = 0
Fazendo vI−− = 0 com β1 = 1, vI+ = vS
com β2 = 0 (sem Rs) e VOCM = 0
vO+ = vI+ e vO−− = − vI+
⇒ vOD = 2 vI+
vOC = 0
conversor sem resistências (ganho 2)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
81

8. Amplificador caracterizado aos terminais: terminações múltiplas


Características Típicas de um circuito integrado monolítico
Fully Differential Output/Input Amplifier/Driver
Ganho Diferencial: AVOL = vOD / vID = 100dB
Produto Ganho Largura de Banda: GBW = 70MHz
Tensão Diferencial Residual referida à entrada: VOSDIF = ±2mV
Variação Térmica: ∆VOSDIF / ∆T = 3µ
µV/ºC
Tensão de Modo Comum Residual: VOSCM = vOC – VOCM = ±2,5mV
Variação Térmica: ∆VOSCM / ∆T = 5µ µV/ºC
Corrente de Entrada de Polarização e de Desvio: IB = - 18µ
µA e IOS = ±0,2µ
µA
Relação de Rejeição de Modo Comum: CMRR = ∆VOCM / ∆VOSDIF = 85dB
Resistência de Entrada de Modo Comum: RIC = 700kΩ

Resistência de Entrada de Modo Diferencial: RID = 4,5kΩ

Capacidade Diferencial de Entrada: CID = 2pF
Tensão de Alimentação: VS = ±2,375V a ±12,6V
Corrente de Curto-Circuito Máxima: ±85mA
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
82

41
3/9/2013

8. Amplificador caracterizado aos terminais: EXERCÍCIO AMP7


470 Dados: O Amplificador duplamente
120 +3V Diferencial da figura.
+ vO+
120 vO- Pedido: (a) Calcule o ganho diferencial Gd =
+
vS V = Vod / Vs (b) Verifique a validade das
DC aproximações admitindo que o CI tem as
VOCM especificações típicas do slide anterior. Até
470 que frequência é válida?

(a) Como VOCM = 0, se i+ = i− = 0 e AD β1,2 >> 1 ⇒ se 120 Ω = R1 e


470 Ω = R2 tem-se vOD = vS R2 / R1 ⇒ Gdo = 470 / 120 = 3,92
(b) β = R1 / (R1+R2) = 0,20 ⇒ AD β = 20× ×103 >> 1 mas AD = 105 só
para f < GBW / AD = 70× ×106 / 105 = 700 Hz (pólo dominante). A
partir do pólo AD cai a 20 dB / década. Para AD β = 10 ⇒ AD = 50 ⇒
f < 1,4 MHz. Zid(1,4MHz)min = Rid // (1 / j2π
πfmaxCid) = 4,5// − j 55,9 kΩ

⇒ |Zid| >> R1,2 ⇒ i+ e i− << iR1,2 (considerou-se >> pelo menos 10× ×).
Conclusão: aproximação válida até cerca de 1,4 MHz.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
83

8. Amplificador caracterizado aos terminais: Questões

•Por quantos parâmetros é usual caracterizar-se um amplificador


aos terminais. Em que condições se medem?
•Quando é útil caracterizar um amplificador aos terminais?
•Um amplificador é colocado entre uma fonte de corrente quase
ideal e uma carga elevada. Para se ter uma tensão de saída elevada
qual o valor relativo das suas impedâncias de entrada e saída em
relação às do gerador e carga? Nestas condições como o
caracterizaria aos terminais? Em que unidades se mede o ganho?
•O que entende por modo comum em amplificadores diferenciais?
•Porque é que normalmente na entrada de sistemas de aquisição de
sinais biológicos é usado um amplificador duplamente diferencial?
•Um amplificador duplamente diferencial tem 7 terminais
principais. Explique a função de cada um deles.

Based on Microelectronic Circuits - Fifth Edition Sedra/Smith


84

42
Electrónica Geral
Transparências de apoio às aulas

Mestrado Integrado em Engenharia Biomédica


Mestrado Bioengenharia e Nanossistemas

2º semestre 2012/2013

João Costa Freire


Instituto Superior Técnico
Dezembro de 2012
1
Based on PowerPoint Overheads for
Sedra/Smith
Microelectronic Circuits 5/e
Chap. 12 – Filters
Capítulo 2 (Filtros) Foi dado 12.1 a 12.6 e
refere-se exemplos de 12.8 como aplicação
de estudo de circuitos com AOs. Não
contido no Sedra, as conversões ao Passa-
baixo equivalente.
Além dos problemas contidos nesta
Apresentação, porpõe-se os ex (exercises) e
EX (example) do Sedra:
ex12.1 a 12.5 (recapitular funções de
rede/transferência, pólos e zeros); ex12.6 a
16 e EX12.1 e 2 (Aproximações); ex 12.17
a 20 e 28 a 29 (Realização de Circuitos)

2
Filters and Tuned Amplifiers

3
1. Definição de Filtro
Funcionalidade do Filtro: Dos vários sinais presentes num sistema é
necessário seleccionar o sinal que contém a informação relevante
(desejável) e atenuar todos os outros (sinais interferentes ou
indesejáveis)

4
1. Definição de Filtro

Ex: Sinal interferente de baixa frequência é o ruído da rede de


distribuição de energia eléctrica (60 Hz nos EUA mas 50Hz na Europa) e
sinal desejável em torno de 1kHz modulado (bandas laterais)

Filtro Passa-Alto para rejeição de interferências da rede

60 dB atenuação

5
1. Definição de Filtro
Os filtros encontram utilização em muitas aplicações:
• Selecionar energia em determinadas bandas (ex.: EEG)
• Suprimir componentes de Interferência Electromagnética (EMI
– ruído proveniente de campos electromagnéticos externos ou
internos: radiado ou conduzido) (ex.: 50 Hz da rede)
• Evitar espalhamento espectral ou aliasing (filtro anti-aliasing –
alisar. ex.: recuperação de imagens digitalizadas
em ecografias)
• Realizar integração ∫ ou diferenciação ∂ não ideais
• Reduzir o ruído por limitação do espectro no sistema (ex.:
amplificador sintonizado – Lock-in)
• Redução da radiação de ruído - Compatibilidade (com outros
sistemas) Electromagnética (EMC) (ex: supressão de harmónicas
geradas em sistemas de comutação que podem perturbar outros
sistemas) 6
1. Definição de Filtro
Um Filtro processa um sinal. Para uma análise no domínio da frequência
define-se a função de transferência T(s) em regime sinusoidal
xX(t) = XX + xx (t)
xx = componente variável de
valor médio (DC) nulo
em regime sinusoidal
xx = Xx cos (ω
ω t + φ)
Figure 12.1 The filters are linear circuits:
two-port network with transfer function Xx amplitude
T(s) ≡ Vo(s)/Vi(s) = N(s) / D(s). ω frequência angular = 2π πf(Hz)
φ fase na origem
T(s) = Vo(s) / Vi(s) = |T(s)| exp jφ
φT(s)
Um filtro processa a amplitude e, ou a fase do sinal vI
por forma a obter vO através de |T(s)| e φT(s)
T(s) = N(s) / D(s): N(s) = 0 ⇒ zeros sz; D(s) = 0 ⇒ pólos sp 7
1. Definição de Filtro: tipos de filtragem da Amplitude |T|
Banda de Passagem (Band-Pass) e Banda de Rejeição ou Atenuação (Band-Stop)
filtro ideal em janela

Figure 12.2 Ideal transmission characteristics of four major filter types:


8
(a) low-pass (LP), (b) high-pass (HP), (c) band-pass (BP), and (d) band-stop (BS).
2. Especificações: atenuação vs frequência
Amax
Especificações Passa-Baixo Máxima atenuação na
Um filtro Real tem banda de transição banda de passagem
(ondulação ripple)
ωP
Frequência limite da
banda de passagem
Amin
Mínima atenuação na
banda de rejeição
(tremor “ripple”)
ωS
Frequência limite da
banda de rejeição

Figure 12.3 Specification of the transmission characteristics of a low-pass filter.


The magnitude response of a filter that just meets specifications is also shown. 9
2. Especificações: atenuação vs frequência
Exemplo de T(s) Passa-Baixo

Função de
Transferência
com 5 pólos e
5 zeros no ∞

Figure 12.7 Fifth-order low-pass filter with all transmission zeros at infinity:
(a) Transmission characteristics and (b) Pole–zero pattern.
V0 (s ) ωp1ωp2 2 ωp2 4
T(s ) = =
Vi (s ) 2
sω p 2 2 2
sω p 4 2
(s + ωp1 )(s + + ωp 2 )(s + + ωp 4 )
Q Q 10
2. Especificações: atenuação vs frequência
Figure 12.5 Pole–zero pattern
Exemplo de T(s) Passa-Baixo for the low-pass filter of Fig.
12.3. Fifth-order filter (N = 5).

Função de Transferência
com 5 pólos e
4 zeros de transmissão

2 2 2 2
V0 (s ) ωp1ωp 2 ωp 4 (s 2 + ω l1 )(s 2 + ωl 2 )
T(s ) = =
Vi (s ) ωl21ω l22 2
sω p 2 2 2
sω p 4 2
(s + ωp1 )(s + + ωp 2 )(s + + ωp 4 ) 11
Q Q
2. Especificações: atenuação vs frequência
Especificações Passa-Banda Amax
Um filtro Real tem duas bandas de transição Máxima atenuação na
banda de passagem
ωP1,2
Frequencias limite da
banda de passagem
Amin
Minima atenuação nas
bandas de rejeição
ωS1,2
Frequencias limite da
banda de rejeição

Figure 12.4 Band-pass filter Transmission specifications.

Bandas de Rejeição podem ser assimétricas (frequencia em escala log)

Amin lower ≠ Amin upper and, or ωP1 ωP2 ≠ ωS1 ωS2 12


2. Especificações: atenuação vs frequência
Exemplo de T(s) Passa-Banda
Figure 12.6 Pole–zero pattern
for the band-pass filter of Fig.
12.4. Sixth-order filter (N = 6).

Função de Transferência
com 6 pólos & 5 zeros

2 2 2 2 2
V0 (s ) ωp1ωp 3 ωp 5 s(s 2 + ωl1 )(s 2 + ω l 2 )
T(s ) = =
Vi (s ) ω l21ω l22 2
sω p 1 2 2
sωp 3 2 2
sω p 5 2
(s + + ωp1 )(s + + ωp 3 )(s + + ωp 5 )
Q Q Q 13
3. Aproximação (matemática de T(s))
Função Matematica que obedece às especificações
Butterworth ou Aplanamento Máximo →

↓Chebyshev ou igual ondulação

Elíptico ou
igual ondulação e zeros transmission →
14
A fim de ajudar a proteger a sua priv acidade, o PowerPoint bloqueou a transferência automática desta imagem.

3. Aproximação: Butterworth
Ordem N ⇒ ∂(n)|T|/∂ω(n)|ω=0 = 0 @ n≤2Ν−1
1 1
| T( jω) |= | T( jωP ) |=
2 ω 2N
1+ ε ( ) 1 + ε2
ωP
Amax = A (ωP) = 10 log (1+ ε2)
A (ω) = 1 / |T(ω)|dB
⇒ ε = √(10Amax/10 – 1)
Amin < 10 log [1 + ε2 (ωS / ωP)2N] ⇒ N
Tabelas de polinómios normalizadas
Normalização à frequência fP: Ω = ω / ωP
Normalização à atenuação máxima Amax ⇔ ε :
ω / ωP) εN = Ω εN
Ω’ = (ω
Figure 12.8 The magnitude ω=0 ⇒ Ω’=0)| = 1
Para qualquer N: |T(ω
response of a Butterworth filter. e |T(ω ωP ⇒ Ω’=1)| = 1 / √
ω=ω √2 = − 3dB15
3. Aproximação: Butterworth

Figure 12.9 Magnitude response for


Butterworth filters of various order with ε =1
Nota: ε = 1 ⇔ Amax = −3dB = 0,707

Figure 12.10 Poles of order N


Butterworth filter. All in the left half of s
plane on a circle of radius ω0 = ωp(1/ε)1/N
(ε = √10Amax/10 – 1): (a) the general case,
(b) N = 2, (c) N = 3, and (d) N = 4.
16
3. Aproximação: Butterworth

Poljnómios de Butterworth Normalizados


Denominador da função passa-baixo D(S’)
S’+1
S’2 + √2 S’ + 1
(1+ S’)(1+ S’+ S’2)
(1 + 0.765 S’ + S’2)(1 + 1.848 S’ + S’2)
. . . . ….

Tabelas de polinómios normalizadas


com Normalização à frequência fP: Ω = ω / ωP
e Normalização à atenuação máxima Amax ⇔ ε :
ω / ωP) εN = Ω εN ⇒ S’ = j Ω’
Ω’ = (ω
ATENÇÃO: as tabelas normalmente estão normalizadas mas
usam para variável a letra s e não S’. NÃO CONFUNDIR
17
3. Aproximação: EXERCÍCIO FLT1 Butterworth 1de3
Dado:
T(0)=1
Amax=1dB
Amin=25dB
fP=10kHz
fS=15kHz
Pedido: T(s) = ?

ε = √(10Amax/10 – 1) = 0.5088
10 log [1 + ε2 (ωS / ωP)2N] > 25dB ⇒ N ≥ 9
⇒ω
ωo = ωP ε1/9 = 6.773 × 104 rad s-1
Das tabelas substituindo s (que devia ser S’) por s/ω
ωo obtem-se
próximo slide ⇒ 18
3. Aproximação: EXERCÍCIO FLT1 Butterworth 2de3
ωo9
T(s ) = 2 2 2 2
(s + ωo )(s + s1.879ωo + ωo )(s + s1.532ωo + ωo )
2 2
(s 2 + sωo + ωo )(s 2 + s0.347ωo + ωo )
+
s = j ω (rad s-1) = j 2 π f (Hz)
+
ωo = ωP (1/εε)1/9 = 6.773 × 104 rad s-1

|T(log f)|dB & arg T(log f)
diagrama de Bode de T(f)
Figure 12.11 Poles of the ninth-order
Butterworth filter of Example 12.1. 19
4. Aproximação: EXERCÍCIO FLT1 Butterworth 3de3
ω9o
T(s ) = 2 2 2 2
(s + ωo )(s 2 + s1.879ωo + ωo )(s 2 + s1.532ωo + ωo )(s 2 + sωo + ωo )(s 2 + s0.347ωo + ωo )

Verificação: |T(104)| = -1dB; |T(f>104)| -180dB/década; ∆φ = − 9 x 90º = − 810º

20
4. Aproximação: Chebyshev
Igual tremor – Amax = 10 log (1+εε2)
1
| T( jω) |= or ε = √(10Amax/10 – 1)
2 2
1 + ε C ( ω)
n

|ω Ω| ≤ 1 ⇒ Cn (Ω
ω / ωP| = |Ω Ω) = cos [(n arc cos(Ω
Ω)]
|ω Ω| > 1 ⇒ Cn (Ω
ω / ωP| = |Ω Ω) = cosh [(n arc cosh (Ω
Ω)]
C0 (Ω
Ω) = 1
C1 (Ω
Ω) = Ω
C2 (Ω Ω2 - 1
Ω ) = 2Ω
C3 (Ω Ω 3 - 3Ω
Ω ) = 4Ω Ω
C4 (Ω Ω 4 - 8Ω
Ω ) = 8Ω Ω2 + 1
C5 (Ω Ω 5 - 20Ω
Ω ) = 16Ω Ω 3 + 5Ω Ω
Figure 12.12 Sketches of the transmission ..............
characteristics of representative (a) even-order and Ω ) = 2n-1 Ω n - . . . . . . . . .
Cn (Ω
(b) odd-order Chebyshev filters. ..............
Notar que: a ordem n ⇒ nº de max+min na Banda de Passagem; A(ω
ωP) = Amax;
n par ⇒ A(0) = Amax & n impar ⇒ A(0) = 0 dB. 21
4. Aproximação: Chebyshev

Ω)] ⇒ n
Amin < 10 log [ 1 + ε2 Cn2(Ω 1 << ε2 Cn2

Amin < 10 log [ 1 + ε2 Cn2(Ω


Ω)] ≈
a = (γγ - 1/γγ) / 2
≈ 20 log [εε Cn (Ω
Ω)]
b = (γγ + 1/γγ) / 2
com γ = [ (εε-2 + 1)1/2 + ε-1]1/n ≈ 20 log (εε 2n-1 Ωn) ⇒ n
Cn ≈ 2n-1 Ωn - . . . .

Quando n dá ligeiramente inferior a


a um inteiro há que verificar a
expressão exacta para confirmar que
b as especificações são respeitadas por
excesso

Os pólos das funções de Chebyshev estão no semi-plano complexo esquerdo s


sobre uma elipse (igualmente espaçados como na de Butterworth). 22
4. Aproximação: Chebyshev
Filter
Order Chebyshev Butterworth sP=1
1 1.00s + 1 s+1

2 1.41s2 + 0.911s + 1 s2 + 1.41s + 1

3 3.98s3 + 2.38s2 + 3.70s + 1 s3 + 2.00s2 + 2.00s + 1

4 5.65s4 + 3.29s3 + 6.60s2 + 2.29s + 1 s4 + 2.61s3 + 3.41s2 + 2.61s + 1

5 15.9s5 + 9.11s4 + 22.5s3 + 8.71s2 + 6.48s + 1 s5 + 3.24s4 + 5.24s3 + 5.24s2 + 3.24s + 1

Tabela: Polinómios de Chebyshev normalizados na frequência


para Banda de Passagem com tremor de 3dB (εε = 1).
Estão escalados para que sejam iguais a 1 quando s = 0.
Chebyshev: A(ωω >> ωP) ≈ 20 log [εε 2n-1 (ωS / ωP)n]
Butterworth: A(ωω >> ωP) ≈ 20 log [εε (ωS / ωP)n]

Chebyshev tem maior atenuação mas a mesma
assímptota (20 n dB/década): para ω > & ≈ ωP ⇒ >20n dB/dec 23
4. Aproximação: Chebyshev
Tabela: Funções de Chebyshev passa-baixo normalizadas na frequência
A(Ω
ΩP) = Amax dB e na amplitude Amax = 0 dB (ver fig. e nota slide 21)
n D(S) para S = j Ω = j s / ωP KTmax=1

AP = 0,25 dB ⇔ ε = 0,243
1 S + 4,10811 4,10811
2 S2 + 1,79668 S + 2,12403 2,05405
3 (S + 0,76722)(S2 + 0,76722 S + 1,33863) 1,02702
4 (S2 + 0.42504 S + 1,16195)(S2 + 1.02613 S + 0,45485) 0,51352
5 (S + 0,43695)(S2 + 0.27005 S + 1,09543)(S2 + 0.70700 S + 0,53642) 0,25676
AP = 0,50 dB ⇔ ε = 0,349
1 S + 2,86278 2,86278
2 S2 + 1,42562 S + 1,51620 1,43138
3 (S + 0,62646)(S2 + 0,62646 S + 1,14245) 0,71570
4 (S2 + 0,35071 S + 1,14245)(S2 + 0,8466 S + 0,356412) 0,35785
5 (S + 0,362332)(S2 + 0.22393 S + 1,03578)(S2 + 0.58625 S + 0,47677) 0,17892
AP = 1 dB ⇔ ε = 0,509
1 S + 1,96523 1,96523
2 S2 + 1,09773 S + 1,10251 0,98261
3 (S + 0,49417)(S2 + 0,49417 S + 0,99420) 0,49130
4 (S2 + 0,27907 S + 0,98650)(S2 + 0,67374 S + 0,27940) 0,24565
5 (S + 0,28949)(S2 + 0.17892 S + 0,98831)(S2 + 0.46841 S + 0,42930) 0,12283 24
4. Aproximação: EXERCíCIO FLT2 Chebyshev vs Butterworth 1de3
Dado:
T(0)=1
Amax=1dB
Amin=25dB
fP=10kHz
fS=15kHz
Pedido: T(s) = ?

ε= √(10Amax/10 – 1) = 0.5088 ΩS = ωS / ωP
20 log [εε 2n-1 (ωS / ωP)n] > 25dB ⇒ N ≥ 4
Como ωS/ω
ωP = 1,5 (não >> 1)
ΩS)] > 25dB ⇒ N≥
20 log [εε Cn(Ω ≥5 ⇒ NCheb<NButt 25
4. Aproximação: EXERCíCIO FLT2 Chebyshev vs Butterworth 2de2
Da tabela normalizada para Amax = 1dB e N = 4
T(S) = 0,24565/(S2 + 0,27907 S + 0,98650)(S2 + 0,67374 S + 0,27940)
desnormalizando S = s / ωP = s / 2 π 104 = j f / 104
Graficos de Bode de T(log f) ⇒ Não se verifica a atenuação mínima a 15 kHz

Amax = 1dB

f > fS = 15 kHz fP = 10 kHz

92dB
∆φ = 4x90 = 360º

4x20=80dB

26
4. Aproximação: EXERCíCIO FLT2 Chebyshev vs Butterworth 2de2
Da tabela normalizada para Amax = 1dB para N = 5
T(S) =0,12283 / (S + 0,28949)(S2 + 0.17892 S+0,98831)(S2 + 0.46841 S + 0,42930)
desnormalizando S = s / ωP = s / 2 π 104 = j f / 104
Graficos de Bode de T(log f)
0,5

-0,5 Amax = 1dB

-1

3 4 5
-1,5
6000 8000 104
Frequência (Hz)
f < fS = 15 kHz fP = 10 kHz
0

-50
117dB

Amplitude dB
∆φ = 5x90 = 450º -100

-150
5x20=100dB
-200

-250
10 10 10 10 27
Frequência (Hz)
5. Transformações de frequência: Passa-alto – Passa-baixo
Tpa(s) = Tpbx(S)|S=ωP/s
Verifique-se para uma biquadrática (2º grau) sem perda de generalidade
N Bpbx (S) 1 (s / ωP ) 2
B pbx (S) = = 2
⇒ Bpa (s) =
D Bpbx (S) S + S / QP + 1 (s / ωP ) 2 + (s / ωP ) / Q P + 1

EXERCÍCIO FLT3
Calcule especificações do passa-baixo equivalente dum passa-alto que
deve atenuar menos de 1dB a partir de 1GHz e mais de 20dB antes de
900MHz.
Resolução: APpadB = 1dB; ωPpa = 2π fPpa = 2π 109; ASpadB = 20dB; ωSpa
= 2π fSpa = 2π 900×106. Atendendo à normalização S = ωP / s ⇒
APpbxdB = 1dB; ΩPpbx = 1; ASpbxB = 20dB; ΩSpbx = ωPpa /ωSpa = fPpa / fSpa
= 1 / 0,9 = 1,1(1). 28
5. Transformações de frequência: Passa-banda – Passa-baixo
Tpbd(s) = Tpbx(S)|S=[s2+ ωo2]/Bs com ωo2 = ωP1 ωP2 e B = ωP2 − ωP1
Verifique-se para uma função de 1º grau sem perda de generalidade
N Bpbx (S) 1 s / ωP Q P
Tpbx (S) = = ⇒ Tpbd (s) =
D Bpbx (S) S +1 (s / ωP ) 2 + (s / ωP ) / Q P + 1

ωP = ωo e QP = ωo / B; Tpbd(jωP)=1 (ωP=ωo frequência central T máx)


Esta transformação só permite obter funções simétricas em escala
logarítmica.

Para especificações assimétricas há que simetrizá-las antes de reduzir ao


passa-baixo equivalente.
29
5. Transformações de frequência: EXERCÍCIO FLT4 Passa-banda
– Passa-baixo
Exemplo FLT4
Calcule as especificações do passa-baixo equivalente dum passa-banda assimétrico
que deve atenuar menos de 1dB entre 80 e 110MHz e mais de 15dB antes de 50MHz
e mais 20dB depois de 140MHz.
Resolução:
• especificação em f com simetria aritmética : 80-50 = 140-110
mas não geométrica (escala natural e não logarítmica)
• especificação de amplitude assimétrica: AS1=15dB ≠ AS2=20dB ⇒
• simetrização por excesso: AS1 = AS2 = 20dB; fo2 = fP1 fP2 =
8800×1012Hz2 > fS1 fS2 = 7000 × 1012 Hz2 ⇒ fS1↑ ⇒ fS1 = fo2 / fS2 =
= 62,857MHz.
•normalização S = [s2 + ωo2] / Bs com ωo2 = ωP1 ωP2 e B= ωP2 – ωP1
⇒ s = jωP1 ⇔ ΩPpbx = 1 com APpbxdB = 1dB
e
s = jωS1 ⇔ ΩSpbx= (ωS2pbd−ωS1pbd)/(ωP2pbd−ωP1pbd) = (fS2−fS1)/(fP2−fP1)
= 2,57 com ASpbx = 20dB. 30
6. Circuitos de 1ª ordem

Vout (s ) ω1
|T|dB T(s) = =
Vin (s) s + ω1

1 pole s p = − ω1
f1
ω1 = 2 π f1 = 1 / (R1C1)
Τ( ω1) = 1 / (1+j) ⇒ |T|=1/√
Τ(jω √2
⇒ |T(ω ω1)|dB= - 3dB &
φT(jω
ω1) = - 45º
×
ω1
31
6. Circuitos de 1ª ordem

Figure 12.13 First-order filters. 32


6. Circuitos de 1ª ordem

Figure 12.14 First-order all-pass filter.

O filtro geral (pode ser passa-baixo ou passa-alto) tem


2 condensadores mas a função é de primeira ordem
porque fazem um caminho fechado com o gerador de
tensão. Portanto a tensão num condensador impõe a
tensão no outro (dependentes) 33
6. Circuitos de 1ª ordem: EXERCÍCIO FLT5 Passa-tudo
Dado: Filtro com C=100nF e R=1kΩ Ω
Pedido: Diagrama de Bode de Vout/Vin,
frequência própria e aplicação.
First-order R Vout − V− V− − Vin
V+ = Vi = V− =
all-pass R + 1 / sC RX RX
active filter
Vout sRC − 1
T(s ) = = πRC = 1,59kHz ⇒ ωp = –ω
fo = 1/2π ωo e ωz = ωo
Vin sRC + 1
Só varia a fase: usado para compensar ou gerar desvio de fase

|T(ω
ω)|dB φT(ω
ω)

(Hz) 34
(Hz)
7. Circuitos de 2ª ordem
2
V0(s) Kωo K
T(s) = = = 2
Vi (s) s2 + sωo +ω2 s s
o + +1
Q 2
ω ωoQ o
ωo 1
2 pólos s p 1, 2 =− ± jωo 1 −
2Q 4Q 2
sp1,2 = σ ± j ω & |s
| p1,2| = ωo

•Q<1/2 ⇒ sp1,2=(ω
(ωo/2Q)(-1 ±√1-4Q2)∈
∈R+
Figure 12.15
Definition of ⇒ √sp1sp2 = ωo (2 pólos reais ≠)
the parameters
ω0 and Q of a •Q=1/2 ⇒ sp1 = sp2 = − ωo ∈ R+ (2 pólos reais ≡)
pair of •Q>1/2 ⇒ sp1,2 = (ωo / 2Q)(1 ± j √4Q2-1)
complex-
conjugate poles. ⇒ √|sp1sp2| = ωo (2 pólos complexos conjugados)
35
6. Circuitos de 2ª ordem
Q < 1/2: T tem 2 pólos reais. Em cada um |T|dB está 3dB abaixo do andamento
assimptótico
Q = 1/2: T tem pólo real duplo em ωo onde |T|dB está 6dB abaixo (3dB por pólo)
1/2 < Q < 1/√2: 2 pólos complexos conjugados; |T(ωωo)|dB está entre 6dB e 3dB
abaixo
Q=1/√2: Aplanamento máximo ou Butterworth; em ωo |T(ω ωo)|dB está 3dB abaixo
Q > 1/ √2: |T| 2 pólos complexos conjugados; apresenta um máximo em ωmax < ωo

K=

ao=Kωo2 Q →∞ ⇒ ωmax → ωo

36
6. Circuitos de 2ª ordem
Os circuitos de 2ª ordem com Q > 1 / √2 (pólos complexos conjugados com
Im>Re) têm para ω > ωo um andamento inicial de |T|dB superior a
− 40dB / década (andamento assimptótico)
+ωo

K / ωo2

ωo
− ωo

ωo
37
6. Circuitos de 2ª ordem
Exemplos com Q > 1 / √2 (andamento inicial de |T|dB > − 40dB / década)

38
Figure 12.16 Second-order filtering functions.
6. Circuitos de 2ª ordem

Figure 12.16 (Continued) 39


6. Circuitos de 2ª ordem

Figure 12.16 (Continued)

40
6. Circuitos de 2ª ordem: passivos RC
Io = Vout s C2
1 1
Io //( R 2 + )
1 sC1 sC 2
Vout sC 2 ( R 2 + ) = Vin
sC 2  1 1 
R1 +  //( R 2 + )
 sC1 sC 2 

Vout 1
= 2
Vin s R 1R 2C1C 2 + s(C1 R 1 + C 2 R 1 + C 2 R 2 ) + 1

ωo = 1/ (R1R2C1C2)1/2
1 1
⇒ Q= <
 R 12 (C1 + C 2 ) 2 + C 22 R 22 + 2C 22 R 1 R 2  2
Q ωo = 1/ [ (C1+C2) R1 + R2 C2] 2+  
 R R C
1 2 1 2 C 

circuitos RC ⇒ Só pólos reais ⇒ impossível Q > 0.707 ⇒


São necessárias Bobinas (ou dispositivos activos: AOs ou transístores)
41
6. Circuitos de 2ª ordem: passivos RLC

Figure 12.17 (a) Second-order parallel LCR resonator. (b, c) Two ways of exciting the resonator of
(a) without changing its natural structure: resonator poles are those poles of Vo/I and Vo/Vi.

sK (b)
Vo(s) 1 sL ωoQ Passa-banda
Z T(s) = = R// //sL = = 2
I(s) sC sL ωo2 = 1 / LC
s 2LC + +1 s + s +1
R ω 2 ω oQ Q = R / ωo L
(c) o
1 K=R
Passa-baixo
R //
2
ωo = 1 / LC G (s ) = o V ( s ) sC 1 K
VT = = = 2
Vi (s ) 1 sL
Q = R / ωo L sL + R // s 2LC + +1 s + s +1
K=1 sC R ωo2 ωoQ
42
6. Circuitos de 2ª ordem: passivos RLC

Figure 12.18 Second-order filter using LCR resonator of Fig. 12.17(b): (a) general structure, (b) LP, (c) HP,43
(d) BP, (e) notch at ω0, (f) general notch, (g) LPN (ωn ≥ ω0), (h) LPN as s → ∞, (i) HPN (ωn < ω0).
6. Circuitos de 2ª ordem: EXERCÍCIO FLT6 passivos RLC 1de2
Dado: Filtro RLC com R=1kΩ

Pedido: L=? e C=? para Vout/Vin
Butterworth com frequência de corte a
1dB de 7,14kHz.
V0 (s) 1
=
Figure 12.17 The second- Vi (s ) 2 sL
s LC + +1
order parallel LCR resonator. R
Butterworth N=2 ⇒ S2 + 1.414 S + 1 normalizado com ΩP = 1 e ε = 1
Amax = 1dB ⇒ ε = 0,5088 ⇒ ωo (3dB) = ωP / ε1/N = 2 π 7,14x103 / 0,50881/2
⇒ ωo = 62,89 krad s-1como S = s / ωo ⇒
S2 + 1,414 S + 1 = (s/ωo)2 + 1.41(s/ωo) + 1

Como R=1kΩ e L / R =1,41/ωo ⇒ L=2,25 mH e C=1/(Lωo2) = 1125 pF

Se o valor de L é difícil ou impossível de obter ⇒ Filtro RC activo


= circuito RC com AOs e/ou transistores 44
6. Circuitos de 2ª ordem: EXERCÍCIO FLT6 passivos RLC 2de2
Verificação: |T(7140kHz)| = −1dB; |T(10kHz)| = − 3dB
∂|T|dB/∂
∂ log(f) = 40dB/década; φT(10kHz) = - 90º

45
6. Circuitos de 2ª ordem: EXERCÍCIO FLT7 passivos RLC 1de4

Dado: Na figura 12.18 representam-se diversas versões de


filtros passivos RLC do tipo divisor de tensão ou escada
(ladder filter) com 2 degraus, em que R é a carga, quando
aos seus terminais se define vO, ou a resistência equivalente
do gerador, quando em série com o gerador vI.

Pedido: Para cada um dos circuitos de (a) a (i), calcule a


função de transferência T(s) = Vo(s) / Vi(s) e as suas
singularidades (pólos e zeros) em função dos componentes.
Faça um esboço do diagrama de Bode de amplitude e fase
enunciado o tipo de filtragem de cada um e se existem ou
não zeros de transmissão, isto é zeros a frequência ω reais
(s = jω
ω imaginário puro).
Esboço do diagrama de Bode: ver figura 12.16
46
6. Circuitos de 2ª ordem: EXERCÍCIO FLT7 passivos RLC 2de4
Figure 12.18 Second-order LCR filter: (a) general structure, (b) LP, (c) HP
Z1(s) e Z2(s) são associações
Z 2 (s ) série ou paralelo RLC em
Ta (s ) =
Z1 ( s ) + Z 2 ( s ) que um ou mais dos 3
elementos pode ser nulo
sz - não tem zeros
1
Tb (s ) = sp = - 1/2RC ± (1-4R2C/L)1/2/2RC
sL
s 2LC + +1 Bode 12.16 (a)
R
ωpQp) + 1 ⇒ ωp2 = 1 / LC e Qp = R / ωp L = ωp C R
ωp)2 + (s/ω
na forma canónica (s/ω
Pólos sp1,2 complexos conjugados para 4 R2 C / L > 1 ⇒ Qp > 0,5 como se viu
Qp elevado significa R >> (L/C)1/2 / 2 portanto elevado (desprezar as perdas)

s 2LC sz = 0 dois zeros na origem


Tc (s ) =
2 sL
s LC + + 1 sp mesmos de (b)
R
Bode 12.16 (b) 47
6. Circuitos de 2ª ordem: EXERCÍCIO FLT7 passivos RLC 2de3
(d) bandpass , (e) notch at ωp, (f) general notch.

sL / R sz = 0 um zero na origem
Td (s ) =
s 2LC + sL / R + 1 sp mesmos de (b)
Bode 12.16 (c)

s 2LC + 1 sz = ±j ωp zeros de transmissão


Te (s ) =
s 2LC + sL / R + 1 sp mesmos de (b)
Bode 12.16 (d)
L2 s 2 L1C1 + 1
Tf (s ) =
L1 + L 2 s 2L1 // 2 (C1+ 2 ) + sL1 // 2 / R + 1

com L1//2 = L1 L2 / (L1 + L2) e C1+2 = C1 + C2


sz = ± j ωz com ωz = 1 /(L1C1)1/2 dois zeros de transmissão
sp = − 1/2RC1+2 ± (1-4R2C1+2/ L1//2)1/2 / 2 R C1+2 mesmo de (b) para C=C1+2 e
L=L1//2. Bode 12.16 (e) ou (f) 48
6. Circuitos de 2ª ordem: EXERCÍCIO FLT7 passivos RLC 3de3
s 2LC1 + 1
Tg (s ) = 2
s L(C1 + C 2 ) + sL / R + 1
sz = ± jωz e ωz = j / √ LC1 > ωo = 1 / √ L (C1+C2 )
sp mesmos de (b) com C = C1 + C2
Tg(j0) = 1 e Tg(j∞ ) = C1 / (C1+C2 ) < 1
Bode 12.16 (e)
C1
Th (s) = divisor capacitivo ideal (sem perdas)
C1 + C 2
L2 s 2L1C + 1
Ti (s) =
L1 + L 2 s 2 L1 // 2C + sL1 // 2 / R + 1
ωz = 1 / √ L1C < ωo = 1 / √ CL1L2 / (L1+L2 )
Ti(j0) = L2 / (L1 + L2 ) < 1 e Ti(j∞ ) = 1
Bode 12.16 (f)
Figure 12.18 Second-order LCR filter: (g) LPN (ωn ≥ ω0), (h) LPN as s → ∞,
(i) HPN (ωn < ω0). 49
6. Circuitos de 2ª ordem: EXERCíCIO FLT8 passa-tudo RLC
Dado: RLC da figura com L=100µ µH; C=1µµF;
R=10Ω Ω and R1=1kΩ Ω.
Pedido: T(s) = Vo/Vi, diagrama de Bode e tipo
de filtro e sua utilidade.
R1 L // C
÷ tensão Vo = V+ − V− = Vi − Vi
2R 1 R + L // C
Figure 12.19 Second-order all-pass Vo − sL / R 1
filter using a voltage divider and an T(s ) = = 2 +
LCR resonator. Vi s LC + sL / R + 1 2
+180º

+90º

φT(ω
ω) 0º

|T(ω
ω)|dB -90º

-180º
1kHz 100kHz 10MHz
1kHz 100kHz 10MHz
Só varia a fase: usado para compensar ou gerar desvio de fase 50
6. Circuitos de 2ª ordem: EXERCíCIO FLT9 rejeita-banda RC 1de2
X
Dado: RC da figura com C=47nF e R=68kΩ. Ω.
Pedido: T(s) = Vo/Vi, diagrama de Bode, tipo
de filtro e sua utilidade.
Y
I
+ O nó X: (Vi−Vx)/R + (Vo−Vx)/R − 2VxsC = 0

{ nó Y: (Vi−Vy)sC + (Vo−Vy)sC − 2Vy/R = 0


nó O: (Vo−Vy)sC + (Vo−Vx)/R = 0

Vo s 2 + 1 /( RC)2
Eliminando Vx e Vy em → T(s ) = = 2
Vi s + 4s / RC + 1 /( RC)2
⇒|T(ωω=0)| = |T(ω
ω=∞ ωz=1/RC)| = 0 ⇒ Rejeita banda
∞)| = 1 e |T(ω
que atenua sinais em torno de 50 Hz.
zero de transmissão em ωz = 1/RC = 312,9 rad s-1 ⇒ fz = 49,8 Hz
≈ 50 Hz que é a da rede de distribuição de Energia Eléctrica.
⇒ ωP = ωz = 1/RC e QP = 1 / 4 = 0,25 < 0,5 ⇒ 2 pólos reais com simetria
geométrica em torno de 50 Hz (fp1 fp2 = fo2).
51
6. Circuitos de 2ª ordem: EXERCíCIO FLT9 rejeita-banda RC 2de2
Diagrama de Bode que verifica as conclusões tiradas de T(ω)
amplitude fase
Amplitude dB

Fase º
amplitude: nota-se a rejeição dos sinais em torno de 50 Hz (cerca de 55dB) e
abaixo de 5 Hz ou acima de 500 Hz praticamente não há atenuação
fase: há primeiro um atraso de 90º devido ao 1º pólo real, depois bruscamente
um avanço de 180º devido ao zero de transmissão (sempre duplo), e finalmente
novo atraso de 90º devido ao 2º pólo real.
Note-se a simetria em ambas as curvas relativamente ao zero (50 Hz)

52
6. Circuitos de 2ª ordem: activos RC – simulação de bobina
Circuito equivalente a bobina: Leq = C RX RY
AO ideal: i− = i+ = 0 & v+ = v−
Vi = v+1 = v-1 = v-2 = v+2 = Vo
AO2 V0 1
Ii Ii
KVL entrada AO2 = IiRY
Ii
Vo
R X sC
Io Vi
Vi = Vo
Ii Io Z in = = sCR x R Y = sL eq
Vi Ii
AO1 Figure 12.20 The Antoniou L
simulation circuit.
Filtro Activo RLC Passa-alto com bobina activa

53
6. Circuitos de 2ª ordem: EXERCÌCIO FLT10 Bobina Activa 1de3
Dado: 2ª ordem bobina activa
PBd com Cx = C4,6 = 1,2nF e
R1,2,3,5 todos =s; T(ω
ωo)=10;
Amax=3dB; fo=10kHz;
B3dB=500Hz.
Pedido: Rx = R1,2,3,5 = ? e R6 = ?

Leq = C4 R1 R3 R5 / R2
s sωo
V0 R 6C 6 Q
=K =K
Vi 2 s 1 2 sωo
s + + s + + ωo2
R 6C6 L eqC6 Q
Q = fo / LB3dB = 104 / 500 = 20; K = 10
ωo/Q = 1/R6C6 ⇒ R6 = 265 kΩ
Ω & Rx = 1/ω
ωoCx = 13.26kΩ
Ω 54
6. Circuitos de 2ª ordem: EXERCÌCIO FLT10 Bobina Activa 2de3
Simulação no LTspice
Filtro passa-banda de 2ª ordem (20dB/déc.)
centrado em 10kHz com ganho de 20dB

500 Hz

20 dB

3 dB

← Fase de 0º a 10 kHz e atraso total de 180º


500 Hz Largura de Banda a −3dB de 500Hz
55
6. Circuitos de 2ª ordem: EXERCÌCIO FLT10 Bobina Activa 3de3
Netlist do LTspice: descrição do circuito em texto. Na figura indica-se a
numeração dos nós efectuada pelo LTspice
* C:\Program Files\LTC\LTspiceIV\Problema FLT10.asc
EA2 N007 0 N002 N004 100000
EK N001 0 N002 0 10
EA1 N003 0 N004 N005 100000 1
R6 N002 N006 265k
2
R1 N003 N002 13.26k 3
R2 N004 N003 13.26k 4 5
R3 N007 N004 13.26k
6 7
R5 0 N005 13.26k
C6 N002 0 1.2n
C4 N005 N007 1.2n
V1 N006 0 0 AC 1 0
RL 0 N001 10k
.ac lin 1000 9.5k 10.5k
.backanno
.end
1ª linha é comentário (*); 2ª à 13ª linha descrevem 12 componentes (indica nome, nós de ligação, 2 ou
4, e o valor – ATENÇÂO À ORDEM que indica o sentido das tensões e correntes do 1º ao 2º ou do 3º
ao 4º); 14ª linha descreve o tipo de análise pedida; a 15ª é sempre incluida automáticamente para
56
permitir introduzir pontas de prova (pin); e a 16ª indica o final da descrição.
6. Circuitos de 2ª ordem: EXERCÍCIO FLT11 Filtro activo RC 1de2
Dado: 2ª ordem biquadrática RC
método nodal
Pedido: (a) T(s) = Vo/Vi tipo de filtro e expressão
de Q e ωo. (b) Se R1,2=R e C4=mC3=C ωo=? e Q=?
(c) C=? e m=? para R=1kΩ Chebyshev
Vx
Amax=0,5dB e fP=1kHz
Vi − Vx Vo − Vx Vo − Vx V0 V − Vx
Nó x + o =0
R1
+
R2
+
1 / sC 4
=0 Nó + 1 / sC 3 R2

Ex D12.28 (a)
Vo 1
T(s ) = = Passa-baixo
Vi 1 + sC 3 ( R 1 + R 2 ) + s 2 R1R 2C 3C4
Com: ωo = 1/(R1R2C3C4)½ & Q = (R1R2C3C4)½/[C3(R1+R2)2]
(b) R1 = R2 = R & C4 = mC3 = C ⇒ ωo = √m / RC & Q = √m / 2
(c) Tabela: T(S) = 1,43138 / (S2 + 1,42562 S + 1,5162) e S = s / 2π103
⇒ T(s) = 0,94406 / (1,67064×10−8 s2 + 1,49647×10−4 s + 1) ⇒
Q = 0,86372 (>1/√2) e ωo = 7,73647krads-1 (fo=1,23kHz) ⇒
57
m = 2,98407 C= 223 nF
6. Circuitos de 2ª ordem: EXERCÍCIO FLT11 Filtro activo RC 2de2
Verificação: |T(1kHz)| = 0dB; |T(fmax = 707Hz)| = + 0,5dB
∂|T|dB/∂ log(f) = 40dB/década de 10k a 100kHz; ; φT(100Hz) = - 5,4º;
φT(707Hz) = - 44,8º; φT(1kHz) = - 70º; φT(10kHz) = - 171,8º

58
6. Circuitos de 2ª ordem: EXERCÍCIO FLT12 Filtro activo RC
Dado: Filtro Biquadrático
activo da figura.
Pedido: T(s) = Vo/Vi e tipo
de filtro.

Figure 12.30 Analysis of the circuit to determine its voltage transfer function T(s)

Passa-banda de 2ª ordem:
V0 − sαC 2 R 3
= α é o comando do ganho
Vi 1 + sR 4 (C1 + C 2 ) + s 2 R 3 R 4C1C 2 máximo (ωo=1/√R3R4C1C2)
59
6. Circuitos de 2ª ordem: EXERCÍCIO FLT13 Filtro activo RC
Dado: Filtro Sallen & Key da figura.
Pedido: T(s) = Vo/Vs e as expressões
do seu Q e ωo e o tipo de filtro.

nó +: (Vx − V+) G2 − V+ sC2 = 0


nó vX: (Vs − Vx) G1 + (V+ − Vx) G2 + (Vo − Vx) sC1 = 0
V+ = V- = Vo RB / (RB + RA) eliminando Vx ⇓

Vo k / R 1 R 2 C1 C 2
=
Vs 2  1 1 1 1− k  1
s + s ( + ) + +
 R 1 R 2 C1 R 2 C 2  R 1 R 2 C 1 C 2
com k = (RA+RB) / RB = ganho dum não inversor
ωo = 1 / √ R1 R2 C1 C2
Q = ωo / [1 / (R1//R2)C1 + (1−k) / R2C2]

Passa-baixo de 2ª ordem 60
6. Circuitos de 2ª ordem: EXERCÍCIO FLT14 Filtro activo RC
Dado: Filtro Sallen & Key da figura.
Pedido: T(s) = Vo/Vs e as expressões
do seu Q e ωo e o tipo de filtro.

nó +: (Vx − V+) sC2 − V+ / R2 = 0


nó vX: (Vs − Vx) sC1 + (V+ − Vx) sC2 + (Vo − Vx) / R1 = 0
V+ = V- = Vo RB / (RB + RA) eliminando Vx ⇓

Vo ks 2
=
Vs 2  1 1 1− k  1
s + s + + +
 R 2 C1 R 2 C 2 R 1C1  R 1 R 2 C1C 2
com k = (RA+RB) / RB = ganho dum não inversor
ωo = 1 / √ R1 R2 C1 C2
Q = ωo / [1 / (R1//R2) C1 + (1−k) / R2C2]

Passa-alto de 2ª ordem (transformação RC ↔ CR do circuito FLT12) 61


6. Circuitos de 2ª ordem: EXERCÍCIO FLT15 Filtro activo RC
Dado: Filtro Sallen & Key da figura.
Pedido: T(s) = Vo/Vs e as expressões
do seu Q e ωo e o tipo de filtro.

nó vX: (Vs-Vx)G1+(V+−Vx)sC1+(Vo−Vx)G2=0
nó +: (Vx−V+) sC1−V+G1−V+sC2=0
V+=V-=VoRB/ (RB+RA) eliminando Vx ⇓
Vo ks / R 1C 2
=
Vs C1 C1 + C 2 C 2 + C1 (1 − k )
+ +
2 R3 R1 R2 1
s +s +
C1 C 2 ( R 1 // R 2 )R 3 C1C 2
com k = (RA+RB) / RB = ganho dum não inversor
ωo = 1 / √ (R1//R2) R3 C1 C2
Q = C1 C2 ωo / {C1 G3 + (C1 + C2) G1 + [C2 + C1 (1 − k)] G2}
Passa-banda de 2ª ordem 62
Based on PowerPoint Overheads for
Sedra/Smith
Microelectronic Circuits 5/e
Chap. 13 – Signal Generators and
Waveform-Shaping Circuits
Capítulo 3 (Osciladores) Foi dado 13.1.1
a 3; 13.2.1 e 2, 4 e 5; 13.3 a 6.
Propõe-se os problemas ex (exercices)
13.1; 13.3 a e b; 13.4 a 19.

1. Introdução: Condições de Oscilação


Xs Xo Xo = A (Xs + Xβ ) & Xβ = β Xo


T = Xo / Xs = A / (1 - A β )
β=1⇒T=∞
Se Aβ
Figure 13.1 Basic sinusoidal oscillator:
⇒ possivel Xo ≠ 0 sem
positive-feedback loop (A amplifier and β
frequency-selective network). sinal na entrada Xs = 0
Aββ = 1 ⇒ |Aβ|
β| = 1 & φAββ = 0 : condições de oscilação
(criterio de Barkhausen)
circuitos reais : |Aβ|
β| > 1 & φAββ = 0, 2π
π na frequencia de oscilação
É necessário uma não-linearidade para reduzir o ganho A e
ter-se |Aβ| = 1 e definir-se a amplitude (potência na saída)
Normalmente A = A(|Xo|) é um circuito não-linear
e β = β(jω
ω) um circuito selectivo na frequencia (filtro)
2

1
1. Introdução: Especificações

Principais Especificações:
•Frequência de oscilação fo, sua estabilidade (df / fo)|fo e gama
de variação ∆fo
•Amplitude Ao ou Po, sua estabilidade (dA / Ao)|Ao
•Alimentação / Consumo (VDC & IDC ou PDC) ⇒ Rendimento
η = PRL / PDC
•Variação com a carga (load pulling): Nomeadamente fo não
deve variar com a impedância de carga. Pode usar-se um
isolador (buffer) para dessensibilizar
•Variação com a alimentação (supply pushing): variando VDC
varia o PFR do AO ou transistores (mais crítico neste caso)
variando os parametros do modelo dinâmico e as condições
de oscilação ⇒ varia fo e Ao.
3

1. Introdução: Especificações

Sinusoidal: ideal vO = Ao cos (ω


ωo t + φο) com Ao ωo φο constantes
mas real vO = A(t) cos[ω ωot + φ(t)] = A(t) cos [ω ω(t) t]

A(t) ⇒ modulação de amplitude


φ(t) ⇒ modulação de fase
Φ(t) = ωo t + φ(t) ⇒ mudulação de ângulo

∂ ⇒ modulação de frequência
ω(t) = ωo+ ∂φ / ∂t
O espectro do sinal real (-) e ideal
(↑
↑ uma risca)
dBc
Ruído de fase = x dBc @ ∆f MHz
Valor típico: −70 dBc @ 1kHz,
∆f
−100 dBc @ 1MHz
fo 1Hz
Q ↑ ⇒ Ruído de fase ↓ 4

2
2. Estabilidade da Frequência
Quando φ varia com a temperatura,
polarização, humidade, ...
∆ω = ∆φ / (∂φ/∂ω)
∂φ/∂
para a frequencia variar pouco

factor de estabilidade
S = ωo∂φ/ ∂ω|ωο >>
∂φ/∂ω|
⇓ se
β (s) é um filtro com Q>>1 (LB<<ωωo)
Figure 13.2 Oscillator-frequency
stability (slope of the phase response).

sωo ωω o
Q
j
Q φβ = π/2 – arctg[(ωω ωo2– ω2)]
ωωo) / Q(ω
β (s ) = K =K
2 sωo 2 2 2 ωω o
s +
Q
+ ωo (ωo − ω ) + j
Q ∂φ / ∂ω | ωο = 2Q

3. Estabilidade da Amplitude

⇑ ⇑ ⇑
|Aβ
β| < 1 |Aβ
β| = 1 |Aβ
β| > 1
Oscilações amortecidas Oscilações constantes Oscilações crescentes
Para evitar que o bloco com ganho A entre em regime não linear, o
que muitas vezes provoca limitação na frequência de
funcionamento, pode-se colocar um 3º bloco na malha de ação que
é não linear: por exemplo díodos limitadores.
Condição de oscilação: Aλβ
λβ = 1
λ define a amplitude vO
β define a frequência fo
A garante arranque (em sinais
fracos λ = 1) |Aβ
β| > 1 6

3
3. Limitação da Amplitude
Para simplificar chama-se A a Aλ.λ.
Quando Vfm ↑ a não-linearidade
amplifier/limiter
non-linear
filter bp or lp de A(Vfm) (saturação e, ou corte)
vF
A(Vfm)
vO
linear
vF ⇒ vO não sinusoidal ⇒ amplitude
non sinusoidal
f(ω)
Vo1
sinusoidal
Vf
da fundamental (1ª harmonica) Vo1
vO Vo2
Vo3
vF
aumenta menos ⇒
ω0
ω0 2ω0 3ω0
A = Vo1m / Vfm decresce
A(Vfm)=Vo1m/Vfm Da figura, reduzida variação da amplitude

A(Vfm) β(ω o) = 1
factor de estabilidade ∂Α/∂
Α/∂Vfm >>
1/β(ω 0) ⇓
elevada distorção
compromisso estabilidade
Conclusão:
0 vfsat V fm da amplitude vs baixa distorção
Vfmo oscillation magnitude

evitar Aββ >> 1 7

4. Oscilador RC/AO Oscilador em Ponte de Wien


amplificador não inversor
A = Vo / Va = 1 + R2 / R1
β = Va / Vo = Zp / (Zp + Zs)
+
Zp = 1 / (1/R + sC) = R / (1 + sRC)
Zs = R + 1/sC
Figure 13.4 A Wien-bridge oscillator. ⇓
1 + R 2 / R1 1 + R 2 / R1
Aβ = =
3 + sRC + 1 / sRC 3 + j(ωRC − 1 / ωRC)
ω = 1/RC = ωo frequência de oscilação
β=1⇒

R2 / R1 = 2 ganho mínimo
Para a oscilação arrancar ⇒ R2 / R1 > 2 8

4
4. Oscilador RC/AO
Oscilador em Ponte de Wien
factor de estabilidade da
frequência de oscilação


φAββ | = arctg [(ω
ωRC - 1/ωωRC) / 3]

ωo ∂φAββ / ∂ω|ωο = 2/3
Figure 13.4 A Wien-bridge oscillator. não é muito estável

bom para ser sincronizado
por um oscilador estável
9

4. Oscilador RC/AO: EXERCÍCIO OSC1 Wien

Dados: R1 = 5 kΩΩ, R2 = 10,5


kΩ,
Ω, R = 9 kΩ
Ω , C = 9 nF e AO
ideal.
Pedido: Tem oscilações auto
sustentadas? Qual a
frequência da oscilação em
Hz?

Resolução: Ganho não inversor Vo / Va = (R2 + R1) / R1 = 3,1 > 3


ganho na condição de oscilação do Wien ⇒
⇒ oscilações auto-sustentadas. Atenção que a margem ≈ +3,3%
não cobre a dispersão das resistências se forem de 10%.
fo = 1 / (2 π R C) = 1,965 kHz ≈ 1 kHz.
10

5
4. Oscilador RC/AO Oscilador de Desvio de fase
V0 V1 V2 V3 -KV3

Rede RC de 3ª ordem
x90º
max desvio de fase 3x
Figure 13.7 A phase-shift oscillator. ⇒ 180º para ωo
nó 3: V3G + (V3-V2) sC = 0
nó 2: V2G + (V2-V3) sC + (V2-V1) sC = 0
nó 1: V1G + (V1+KV3) sC + (V1-V2) sC = 0
V 1
β( jω) = 3 =
[ ] [
V0 1 − 5(ωRC)− 2 + j − 6(ωRC)−1 + (ωRC)− 3 ]
√6RC = ωo frequência de oscilação
ω = 1/√
β=1⇒

K = 29 mínimo ganho ⇒ K > 29 para arrancar 11

4. Oscilador RC/AO Oscilador de Desvio de fase

− 6[ωRC]−1 + [ωRC]−3 1 − 6( ωRC) 2


φ Aβ = arctg ≈
1 − 5[ωRC]− 2 ( ωRC) 3 − 5ωRC

arctg x ≈ x para x→
→0

ωo ∂φAββ / ∂ω|ωο = 12 √6 / 29 ≈ 1

não é muito estável

bom para ser sincronizado por um oscilador estável
(oscilador padrão por exemplo com cristal) 12

6
4. Oscilador RC/AO: EXERCÍCIO OSC2 Desvio de Fase

Dados: R = 1kΩΩ , C = 80nF, AO ideal.


Pedido: Dimensione Rf para o limiar da
condição de oscilação. Qual é a
frequência de oscilação em Hz?

V- = 0 ⇒ 3º Rs ligada à
massa através do Curto
Circuito Virtual da
entrada do AO

⇒ oscilador desvio fase ⇒ A = Vo / Vf = - Rf / R = -29


⇒ Rf = 29kΩ Ω
fo = 1 / (2 π R C) = 1,989 kHz ≈ 2 kHz.
13

4. Oscilador RC/AO
oscilador com filtro RLC activo
L simulado Z = s Leq = s CR2
A = V1 / Vβ = 2 (díodos OFF)
β = Vβ / V2 circuito R+(L//C)
Figure 13.10 Block diagram of λ = V2 / V1 (limitador a díodos)
the active-filter-tuned oscillator.

Vβ sL eq //(1 / sC) β
= =
V2 [
QR + sL eq //(1 / sC) ] Z
jωL eq / QR Vβ

= =β
1 − ω 2 LC + jωL eq / QR V2
A V1

ganho de retorno A β λ com


λ
λ = V2 / V1 (bloco não linear) Figure 13.11 An active-filter-tuned oscillator 14

7
4. Oscilador RC/AO
oscilador com filtro activo
2 jωL eq / QR
Aβ =
Z 1 − ω 2LC + jωL eq / QR
Vβ Vβ
Os díodos limitadores
V2 V1 evitam saturação do
AO que torna circuito
mais lento
Figure 13.11 An active-filter-tuned oscillator

√LC = ωo frequência de oscilação


ω = 1/√
β=1⇒

Aβ ωo) = 2 ⇒ condição de ganho sempre válida
β(ω

15

4. Oscilador RC/AO: EXERCÍCIO OSC3 L simulada


Dados: R=1kΩ Ω , C=80nF, AOs
I3 ideais.
Z
V1
Pedido: Z=? O circuito obedece à
Vβ I4 I2 I1 condição de oscilação? Qual é a
frequência de oscilação em Hz?
Vd Vo
Calcule uma estimativa da
amplitude de v1 se VD1,2ON = 0,7 V.
AO ideal ⇒ v+ = v− & i+ = i− = 0 ⇒ V1 = Vo / 2 = Vβ & I1 = V1 / R = I2 = I3 ⇒
I4 = I3 / (sRC) = V1 / (sR2C) ⇒ Z = Vβ / I4 = sR2C = s Leq com Leq = R2C = 80 mH
Em sinais fracos (arranque das oscilações) os díodos limitadores não conduzem.

β = Vo / Vβ × Vβ / Vo = 2 × (Leq//C) / [(Leq//C)+(QR + R1)]
Na ressonância (Leq//C) = ∞ ⇒ Aβ β = 2: |Aββ | > 1 e φAββ = 0 (independente de Q e R1)
⇒ verifica condição de oscilação com amplitudes crescentes até os díodos
conduzirem: fo = 1 / 2 π √ LeqC = 1 / 2 π R C = 1,989 kHz ≈ 2 kHz
⇒ vΒ≈0,7(2/π
vD onda quadrada ±0,7V⇒ π) sen(2π ⇒Vom=2×
πfot) se Q>>1⇒ ×0,7(2/π
π)=0,89V16

8
5. Oscilador LC/transístor oscilador LC - sintonizado
Circuito incompleto (sem polarização)
A = Vc / Vπ =
-gm [R//C1//(L+C2)]
só gerador gmvπ
+ A depende de β (L, C1 e C2)
Vc
− β = Vπ / Vc =
(1/sC2) / [sL + (1/sC2)]
Figure 13.12 & 13 Dynamic LC-tuned oscillators:
(a) Colpitts & simplified BJT AC model (only gm) √LCS
ωο = 1/√
− gmR
Aβ = 3 2
= CS = C1C2/ (C1+C2)
s LRC 2C1 + s LC 2 + sR (C 2 + C1 ) + 1
− gm R gm R = C2 / C1
= ⇓
[
1 − ω LC 2 + j ω(C1 + C 2 )R − ω 3 LC1C 2 R
2
] gm > C2 / (R C1)
Atenção: como não há nós com impedância ≈ ∞ (elevada) A e β não são disjuntos 17

5. Oscilador LC/transístor oscilador LC-sintonisado


Circuito incompleto (sem polarização) A = Vo / Vπ =
-gm [C1//(L+C2//rπ)]
gerador gmVπ e rπ
A depende de β (L, C1 e C2)

β = Vπ / Vo =
(C2//rπ) / [L + C2//rπ]
β depende de A (rπ)
Dynamic LC-tuned oscillators: (a) Colpitts & BJT AC
model simplified: only gm & rπ (more realistic), w/o R √LCS
ωο = 1/√
− βo
Aβ = 3 2
= CS = C1C2/ (C1+C2)
s Lrπ C1C 2 + s LC1 + srπ (C1 + C 2 ) + 1
β o = C1 / C2
− βo
= ⇓
[
1 − ω LC 2 + j ω(C1 + C 2 )rπ − ω 3 LC1C 2rπ
2
] βo > C1 / C2
Atenção: como não há nós com impedância ≈ ∞ (elevada) A e β não são disjuntos 18

9
5. Oscilador LC/transístor oscilador LC - sintonizado
Circuito incompleto (sem polarização)para o modelo simplificado do BJT
só com gmVπ

√(L
√( 2+L1)C
ωο = 1/√(
g m R > L1 / L2
Para ambos os circuitos o modelo
simplificado só com gm é válido se:
Figure 13.12 Dynamic LC-tuned
oscillators: (b) Hartley rπ>>1/ ωoC2 (Colpitts) ou ωoL2 (Hartley)

Colpitts: Cπ incluído em C2 (C2 + Cπ); ro incluído em R (R//ro); & Cµ


incluído em L (ωωL – 1/ω
ωCµ pelo que reduz L)
Hartley: Cπ incluído em L2 (ω
ωL2 – 1/ω
ωCπ pelo que reduz L2); ro
incluído em R (R//ro); & Cµ incluído em C.
19
Atenção: como não há nós com impedância ≈ ∞ (elevada) A e β não são disjuntos

5. Oscilador LC/transístor oscilador LC - sintonizado


Circuito incompleto (sem polarização)
para o modelo menos simplificado do
BJT com gm e rπ , e sem R (>>ω
ωL1)
√(L
√( 2+L1)C
ωο = 1/√(
gm rπ = βo > L2 / L1
Atenção: nota-se sempre nestes osciladores
que, como não há nós com impedância
Dynamic LC-tuned oscillator elevada (≈≈ ∞) onde se possa abrir o
circuit (b) Hartley circuito com realimentação sem se alterar
as condições de carga entre os dois blocos
C
do sistema com realimentação, A (ação) e β
(retroação), as suas funções de
L2 Vπ L1 transferências não são disjuntas. Com as
rπ Vo
aproximações até agora introduzidas, a
g m vπ
frequência de oscilação não depende do
ganho (bloco A) mas a condição de ganho
Dynamic circuit of an Hartley mínimo depende do filtro (Cs ou Ls).
oscillator with rπ (more realistic)
20
Sem aproximações ωo também depende dos elementos de A (gm e, ou rπ e,ou ro)

10
5. Oscilador LC/transístor oscilador LC - sintonizado
Circuito completo (com polarização) L de Bloqueio de RF
Rede de polarização DC ωoL >> |Zeq|

LC-circuito sintonizado
Cs de contorno β
1 / ωoC << |Zeq|
circuito com ganho
Figure 13.14 Complete circuit
A
for a Colpitts oscillator.
Atenção: Nos circuito LC até agora mostrados os esquemas, mesmo
com o símbolo do transístor, eram apenas dinâmicos. Não se
apresentaram os componentes da polarização que se consideraram
desprezáveis devido ao uso de condensadores de contorno e
21
acoplamento e, ou bobinas de bloqueio.

5. Oscilador LC/transístor: EXERCÍCIO OSC4 Hartley (1de2)


DD Dados: MOS com gm = 0,1 mS e rds = 50 kΩ;
Ω;
LG = 1 nH, C = 80 nF
D
GG
Pedido: Será possível ter oscilações estáveis a
10 MHz? Comente a sua resposta.
OUT
G
A = vout / vgs = -gm [rds // sLD//(sLG + 1/ sC)]
β = vgs / vout = sLG / (sLG + 1/ sC) ⇓

− g m rds sL D (s 2 L G C + 1)
A=
esquema ⇓ dinâmico s 3 CL G L D + s 2 rds C(L G + L D ) + sL D + rds
s 2L G C
gs out β=
s2LG C + 1

m gs

G D
− g m rds s 3 L G L D C
Aβ =
ds
s 3 CL G L D + s 2 rds C(L G + L D ) + sL D + rds
22

11
5. Oscilador LC/transístor: EXERCÍCIO OSC4 Hartley (2de2)
+ g m rds jω 3 L G L D C
ω⇒
Para s=jω Aβ( ω) =
[
jω( L D − ω 2 CL G L D ) + rds 1 − ω 2 C( L G + L D ) ]
Condição de oscilação em fo ⇒ |Aβ
β | = 1 e φAββ = 0 (Aβ
β ∈ ℜ +)
Condição necessária para arrancarem as oscilações em fo: |Aβ
β| > 1

β ∈ ℜ+ ⇒ 1 – ω2 C (LG + LD) = 0 ⇒ ω = ωo = 1 / √ (LG + LD) C


Aβ(
β(ωo) = gm rds LG / LD tem de ser > 1
β(ω

Para oscilar a 10 MHz ⇒ ωo = 2 π 107 = 1 / √ (10-9 + LD) 8× ×10-8 ⇒


LD = 2,17 nH
Aββ (fo) = 10-4 50×
×103 10-9 / (2,17×
×10-9) = 2,31 > 1 logo as oscilações
arrancam e tendem a colocar o MOS na zona de tríodo e, ou, corte
para reduzir o ganho à frequência fo até que Aβ β = 1. 23

5. Oscilador LC/transístor oscilador LC - sintonizado


LC-circuito sintonizado
√LC ⇒ Y = 1/Rp
ωo = 1/√

cascata de 2 fonte comum inversores em


médias frequências ⇒ ∆φ = 0
β é um cc ⇒ ∆φ = 0
Mesmo circuito redesenhado ⇒ acoplamento cruzado

Oscilador de acoplamento
cruzado
cross-coupled oscillator
muito usado, apresenta
duas saídas em oposição
de fase
Atenção: VGD = 0 24

12
6. Oscilador em anel
oscilador em anel: uma cascata de um número impar nI de
inversores realimentada com um curto circuito (β
β = 1)

β | >> 1 sempre ⇒ onda quadrada


• Aβ
⇒ regime comutação ⇒ não é
válido o critério de Barkhausen

• nI ímpar ⇒ desfasagem 180º


obrigando o 1º inversor a comutar

β = 1) ⇒
Ao fim de 3tD o sinal da saída inverte a entrada (β

⇒ T / 2 = tDtotal = nI tD ⇒ fo = 1 / To = 1 / (2 nI tD)
admitindo tDLH ≈ tDHL≈ tD

25

6. Oscilador em anel

• Frequência: Comandada pelo atraso de cada inversor tD


• Amplitude: Definida pelos níveis lógicos (∆
∆v = VON – VOFF)
• Arranque: Garantido (|Aβ
β | >> 1); não há um estado estável

Aumentar frequência: (1) VDC↑ ⇒ tD↓ mas PDC↑ ⇒ η↓


(2) nI↓
Baixar frequência: (1) VDC↓
(2) nI↓
(3) Introduzir atraso adicional
(por exemplo com rede RC passa-baixo)

Como a frequência depende dum parâmetro (tD) fortemente dependente


das características tecnológicas do inversor (dispersão de fabrico) não
tem uma frequência de oscilação estável.
26

13
6. Oscilador em anel/inversor: EXERCÍCIO OSC5 Anel
Dados: tecnologia
CMOS 0.24µ µm com
WPMOS=2WNMOS
para gmn≈ gmp e
tDHL≈ tDLH= 30ps
Pedido: frequência
de oscilação fo Nota: A informação xxx/yyy junto aos transístores MOS indica a
dimensão da sua porta (≈
≈ do canal): largura W e comprimento L

tD=30ps << τRC = 1k × 1p = 1 ns ⇒ ∆ttotal ≈ 3×


×1 ns ⇒ fo = 1/(2×
×3ns)
=167 MHz
Admite-se VDC tal que τ = RC é o tempo que demora C a carregar
até Vtn (NMOS ON) e descarregar de VDC a VDC − VtP (PMOS ON)

27

7. Oscilador a cristal

1a aplicação (1917 1ª Guerra Mundial) -


Detector ultra sónico submarino: cristal
de quartzo fino entre duas placas de aço
e um hidrofone para detectar o eco.

Disco Piezoeléctrico:
Gera uma tensão quando deformado (efeito piezoeléctrico)
Material Piezoelectrico apresenta o efeito contrário, efeito
piezoeléctrico inverso – a aplicação de um campo eléctrico produz
uma deformação mecânica nos materiais piezoeléctricos.
Materiais Piezoeléctricos : cristais de quartzo, certas cerâmicas e
materiais biológicos (osso, DNA, várias proteinas, ...)

28

14
7. Oscilador a cristal Z = Cp // (L+Cs+r)
Cristais comerciais - 1kHz < fp,s < 200MHz s 2 1 s
( ) + +1
1 ωs Qs ωs
Z=
s(Cp +Cs ) ( s )2 + 1 s +1
ωp Q p ωp

√LCs,P
ωs,p = 1/√
Qs,p = ωs,pL/r
Figure 13.15 A piezoelectric crystal.
(a) Symbol. (b) Equivalent circuit. com CP = CpCs/ (Cp+Cs)
(c) reactance versus frequency
em geral Cp >> Cs ⇒ CP ≈ Cs ⇒ fs <≈ fp

Parâmetros dum Cristal Típico


fs=1.6MHz, r=125Ω Ω, L=250mH, C=0.07pF, Co=4pF,
Q=20.000, fp-fs=8kHz, ST= (∆
∆f/fo) / T ≥ 1ppm/°°C 29

7. Oscilador a cristal – tipo LC


rede DC simples I =(V -V
B CC BEon) / RB
(sem realimentação)
+V
CC
R C
B CC

C Cx
bloq
bloqueio de AC
ωoL >> |Zeq|
ωs < ωo < ωp
C
1
L
3 cx Figure 13.16 A Pierce crystal oscillator
L
C
2
bloq utilizing a CMOS inverter as an amplifier.

exemplo prático
A Colpitts crystal oscillator
using series resonance ωs.
circuito LC sintonizado
β
30

15
8. Oscilador de relaxação Comparador simples
com AmpOp em malha aberta

AmpOp ideal
vO = AD v+ com AD →∞
para v+ > VR ⇒ vO = +VDC
para v+ < VR ⇒ vO = 0
no entanto devido ao sinal vI ter
ruído associado, para vI
crescente (figura) há várias transições de 0 para VCC (4) e de VCC
para 0 (3) quando sem ruído devia haver só uma de 0 para VCC.
solução: comparador com AmpOp em malha fechada 31

8. Oscilador de relaxação Circuitos Bi-estáveis


circuito bi-estável com AmpOp
+VDC AmpOp ideal
vO = AD v+ com AD →∞
-VDC para v+ > 0 ⇒ vO = +VDC
Figure 13.17 A positive- para v+ < 0 ⇒ vO = -VDC
feedback loop capable of
bistable operation. 2 estados estáveis ⇒ bi-estável

Figure 13.18 Physical analogy. The ball


cannot remain at the top of the hill for
any length of time (a state of unstable
equilibrium or metastability); the
inevitably present disturbance will cause
the ball to fall to one side or the other,
where it can remain indefinitely (the two
stable states). Equilíbrio Instável 32

16
8. Oscilador de relaxação Circuito Bi-estável como Comparador

v+ = vO R1 / (R1 + R2) > v- = vI ⇒ vO = +VDC


vI ↑ < mantém-se neste estado (vO = VDC = L+) até
vI = VTH = VDC R1 / (R1 + R2) = β VDC
vI↑
v+ = vO R1 / (R1 + R2) < v- = vI ⇒ vO = -VDC
vI ↓ < mantém-se neste estado (vO = −VDC = L-) até
vI = VTL = -VDC R1 / (R1 + R2) = -β
β VDC
característica de transferência com
vI↓
histerese
Figure 13.19 (a) The entre VTL e VTH tem memória
bistable circuit and (d)
transfer characteristics.
i.e. vO depende do passado
bi-estável ≡ comparador com histerese 33

8. Oscilador de relaxação Circuito Bi-estável como Comparador

Figure 13.22 Hysteresis comparator


as a means of rejecting interference.
A largura da janela de histerese VTH – VTL evita
múltiplas transições nas passagens por zero
Figure 13.20 (a) Non- devido ao ruído: Utilizado na recuperação de sinais
inverting comparator (b) and digitais \VTH – VTL ≈ VIH – VIL num inversor
hysteric transfer characteristic 34

17
8. Oscilador de relaxação Circuito Bi-estável como Comparador

Figure 13.23 Limiter circuits to obtain precise


VR output levels: R chosen to yield zener diodes
current required (a) L+ = VZ1 + VDon2 and L– = –
(VZ2 + VDon1) (b) L+ = VZ + VDon1 + VDon2 and L–
= –(VZ + VDon3 + VDon4).

VR

Figure 13.20/21 (a) OpAmp


comparator with hysteresis and
(b) transfer characteristic
having a reference, or
threshold, voltage VR. 35

8. Oscilador de relaxação Oscilador de relaxação com Comparador

Figure 13.24 (a) Bi-stable multivibrator


with an RC feedback loop: square-wave
generator. (b) OpAmp circuit (c) and
Waveforms.

equação da carga do circuito RC


vC = Vfin – (Vfin-Vini) exp[-(t-tini)/RC] 36

18
8. Oscilador de relaxação
Oscilador de relaxação com Comparador
vO equação da carga do circuito RC
vC = Vfin – (Vfin-Vini) exp[-(t-tini)/RC]

vO = L-→ L+ ⇒ v- = L+ - (L+ - β L-) e-t/RC até


VTL = β L+ ⇒ T1 = RC ln {[1-β
β (L-/L+)] / (1-ββ )}

vO = L+→ L-⇒ v-= L--(L--ββ L+) e-t/RC até


v- VTH = βL- ⇒ T2 = RC ln {[1-β
β (L+/L-)] / (1-β
β )}

T = T1+T2 = 2RC ln[(1+β


β)/(1-β
β)] = 1/f
se simétrico L−=L+

β = R1 / (R1 + R2)
v+ ⇓
f=
= (R2/2RC) / (2R1+R2) 37

8. Oscilador de relaxação Oscilador de relaxação com Comparador e


Carga de C a corrente constante (Integrador)
iC vI = − ∫ iC dt / C = − ∫ vO dt / R C
vO / R
T1 = RC ∆VT / L+
descarga de C igual à
vI vO
largura da janela do
Biestável ∆VT=L+−L−

integrador + comparador biestável vI T2 = RC ∆VT / -L-


vO carga de C igual à
largura da janela do
L+ Biestável ∆VT=L+−L−
∆VT

L-
T = T1 + T2 = 1/f =
RC∆
∆VT (1/L+-1/L-)
Figure 13.25 Generating triangular and square waveforms
O Biestável desta figura é um comparador de janela não inversor como o da
Figura 13.20, portanto este oscvilador tem 2 AOs: integrador + comparador 38

19
8. Oscilador de relaxação Gerador de impulsos
D1 ⇒ vB < VTH
vX vE vA sempre L+

vA
mono-estável

Quando vX transita
vC high/low vE ↓ ⇒ D2 ON ⇒
vC↓ ⇒ vA = L-
vB
até vB = βL-

Figure 13.26 (a) An op-amp mono-


stable circuit and (b) waveforms

vB = v- = βL+ - (L—βL+) e-t/RC até


VTL = β L- ⇒ T2 = RC ln {[1-β
β (L+/L-)] / (1-β
β )}
vA = L+ até vB = VDon < VTH e mantém-se até nova transição vX 39

9. Oscilador comandado por tensão VCO voltage controlled oscillator

VCO - tipo de oscilador muito utilizado : variável comandada é a


frequência de oscilação.
Realização mais usual - usar condensadores variáveis por tensão.
Dispositivos mais usados:
“Díodo varicap” – díodos polarizados inversamente (ao corte)
“MOScap” – Transístores MOS com D ≡ S ou D ≡ S com mesmo
tipo do substrato (B n ⇒ D e S n+; B p ⇒ D e S p+)

C0
C j ( VR ) =

V
Cvar + vG − − VR + 1 + ( R )γ

VR reverse voltage
C0 = CJ(0)

φ barreira de potencial
vG γ constante γSi= 0,7 γGaAs =1,3
40

20
9. Oscilador comandado por tensão
VCO voltage controlled oscillator
VCO – colpitts com díodo
varicap

Vcap Vcap polariza o varicap e


comanda a frequência

VCO – CMOS diferencial


com MOS varicap
Vctrl polariza o varicap e
comanda a frequência

Vantagem dos diferenciais: redução do ruído de modo comum e


geração de dois sinais síncronos na frequência em oposição de fase 41

9. Oscilador comandado por tensão


Monolithic CMOS VCO Inversor MOS
Isolador (buffer)
Varicap pMOS
diferencial
VCO – CMOS diferencial
com MOS varicap
Vcap polariza o varicap e
comanda a frequência

Bobinas em espiral

Fonte Espelho de corrente


de polarização DC 42

21
10. Considerações gerais

Realimentação LC
A gama de frequências
e a exigência de ruído
Anel
de fase definem o tipo
Realimentação
RC
Relaxação de oscilador a
empregar

• Ruído de fase é mais importante em sistemas em que há


muitos canais a utilizar fequências próximas: interferências
entre canais a transmitir em simultâneo.
• Para a limitação da amplitude, em circuitos com AOs ,
tenta-se evitar a sua saturação com limitadores a díodos ,
nomeadamente se a resposta em frequência é limitativa (se
trabalha próximo do limite superior da banda fH)
43

11. Simulação de Oscilador Oscilador em Ponte de Wien


(simulação com PSpice)

Figure 13.42 Example 13.1: Capture schematic of a Wien-bridge oscillator. 44

22
11. Simulação de Oscilador Oscilador em Ponte de Wien
(simulação com PSpice)

Ω ⇒ Aβ
R1a = 15 kΩ β = 1,33
tempo de estabelecimento da Ω ⇒ Aβ
R1a = 18 kΩ β = 1,1
oscilação 3ms e vO está saturada. tempo de estabelecimento
Truncada pelos díodos antes de da oscilação 13ms e não se
±15V±(-VCEsat): saturação do AO nota vO saturada

Figure 13.43 Start-up transient behavior of the Wien-bridge oscillator shown in


Fig. 13.42 for various values of loop gain. 45

11. Simulação de Oscilador Oscilador em Ponte de Wien


(simulação com PSpice)

Ω ⇒ Aβ
R1a = 25 kΩ β = 0.8
vO tem uma oscilação amortecida (não estável)
Anula-se ao fim de cerca de 4 ms
Figure 13.43 Start-up transient behavior of the Wien-bridge oscillator shown in
Fig. 13.42 for various values of loop gain. 46

23
11. Simulação de Oscilador Oscilador com filtro activo
(simulação com PSpice)

v2
v1

Figure 13.44 Example 13.2: Capture schematic of an active-filter-tuned oscillator


for which the Q of the filter is adjustable by changing R1.
47

11. Simulação de Oscilador Oscilador com filtro activo


(simulação com PSpice)

v1

Q=5
v2

Figure 13.45 Output waveforms of the active-filter-tuned oscillator shown in


Fig. 13.44 for Q = 5 (R1 = 50 kΩ).
V2 limitada pelos díodos em ±500 mV (iDmax = 15 V / 10 kW = 1,5 mA) 48

24
12. Notas &Questões
•Todos os Osciladores estudados têm realimentação
•Especificações principais: fo, Vout ou Pout e VDC/IDC ou PDC,
estabilidade da frequência (jitter), ruído de fase (espectro: dBc).
•Osciladores analógicos - os dispositivos activos são equivalentes a
fontes comandadas, operando apenas com pouca distorção parta
estabilizar e definir a amplitude (ex: Ponte de Wien, desvio de fase,
Colpitts, Hartley): análise baseada no critério de Barkhausern
(cálculo de fo e ganho mínimo).
•Osciladores de relaxação - os dispositivos activos comutam entre o
estado de condução e de corte, ON-OFF (ex: multivibrador e anel):
análise baseada nos tempos de carga e descarga de condensadores
que definem tempos de atraso e subida e descida (cálculo de fo).
• VCOs são osciladores com a frequência comandada por uma
tensão. Usam capacidades e, ou resistências comandadas por tensão:
Varicaps (díodos pn ou MOS) e, ou VCRs (voltage controlled
resistors, MOS).
•Osciladores a cristal: usam cristais piezoeléctricos que são
equivalentes a um circuito RLC com Q elevadíssimo. 49

12. Notas &Questões


•Um oscilador por desvio de fase poderá ter uma realimentação com
duas secções RC em escada e um amplificador inversor?
•Explique o funcionamento de um circuito composto por um
amplificador operacional em montagem não inversora de ganho
Gv=10 e uma rede de realimentação que tem à frequência de 1kHz
uma desfasagem nula e uma atenuação A=9.
•Um oscilador com um transístor bipolar e uma rede de
realimentação RLC, para ter oscilações sinusoidais estáveis deve
usar uma rede RLC passa-baixo, passa-alto, passa-banda ou rejeita
banda? Justifique a sua resposta.
•Explique como pode realizar um gerador de impulsos a partir dum
oscilador de relaxação.
•Como pode realizar um oscilador Colpitts com a frequência
comandada por uma tensão (VCO)?
•Em que modos de funcionamento pode ser usado um cristal
piezoeléctrico para estabilizar a frequência dum oscilador? Dê
exemplos para cada um dos modos desenhando um esquema
50
eléctrico.

25
Based on PowerPoint Overheads for
Sedra/Smith
Microelectronic Circuits 5/e
Chap. 9 – Operational-Amplifier and
Data-Converter Circuits
Capítulo 4 (Conversores de sinal) Foi
dado 9.7, 9.8, 9.9.1 a 9.9.4.
Para o estudo das portas lógicas básicas
CMOS deve-se ver também 10.3.1 a 7.
Recorde-se que 10.1 e 10.2.1 a 3 já foi
dado no capítulo de MOS (inversor
CMOS).
Propõe-se os problemas ex (exercices)
9.31 a 9.33 e 9.35.

©2004 Oxford University Press.


1
1. Sinais digitais
Os sinais físicos são analógicos (só a nível quântico é que não)
em particular os provenientes de transdutores
Para os recuperar usa-se em geral um amplificador de baixo ruído diferencial
(eliminar sinais de modo comum) e um filtro (eliminar sinais não desejáveis)
Quando é necessário processar o sinal é em geral mais preciso e
económico fazer processamento de sinal digital
digital signal processing (DSP)
sinal digital – binário:
sinal tem apenas dois níveis
possíveis (bi)
“1” e “0”
Exemplo: sinal de lógica positiva
“1” = 5V e “0” = 0V

Figure 1.8 Variation of a particular


binary digital signal with time. 2
2. Portas lógicas básicas
tabela equação
a: Inversor Lógico
vI vO
1 0 vO = vI
0 1

10110100
01001011
Figure 1.28 A logic inverter operating
from a dc supply VDD : vI = 0 or VDD

base 2 número base 10


10110100 = 27+25+24+22 = 128+32+16+4 = 180
01001011 = 26+23+21+20 = 64+8+2+1 = 75 3
2. Portas lógicas básicas

a: Inversor Lógico

esquema do inversor CMOS vI vO = vI

símbolos TMOS

vO = v I
vI

4
2. Portas lógicas básicas

b: E Lógico c: OU Lógico d: E negado e: OU negado


AND OR NAND NOR
tabela tabela tabela tabela
vI1 vI2 vO vI1 vI2 vO vI1 vI2 vO vI1 vI2 vO
0 0 0 0 0 0 0 0 1 0 0 1
1 0 0 1 0 1 1 0 1 1 0 0
0 1 0 0 1 1 0 1 1 0 1 0
1 1 1 1 1 1 1 1 0 1 1 0

equação equação equação equação


v O = v I1 • v I 2 v O = v I1 + v I 2 v O = v I1 • v I 2 v O = v I1 + v I 2
símbolo símbolo símbolo símbolo

5
2. Portas lógicas básicas

6
2. Portas lógicas básicas esquema de portas CMOS
associação série e/ou paralelo de transístores a partir do inversor CMOS
CMOS AND e OR negando
NAND e NOR

Figure 10.12 A two-input


Figure 10.13 A two-input
CMOS NOR gate.
CMOS NAND gate.

Y só é 0 (VY=0) quando Y só é 1 (VY=VDD) quando


QNA e QNB estão os dois QPA e QPB estão os dois ON
ON ⇒ A e B = 1 ⇒Ae B=0
7
(VA e VB = VDD) (VA e VB = 0)
2. Portas lógicas básicas esquemas de portas CMOS
com associação série e paralelo de transístores numa estrutura do inversor
básico pode-se aumentar o número de entradas ou obter funções complexas

Figure 10.16 Four-input NOR gate Figure 10.17 Four-input NAND gate.

Figure 10.15 Two-input


OU exclusivo: Função básica muito usada Exclusive-OR (XOR) function

Y só é 0 (VY=0) quando AB = 11 ou 00 (VA e VB = VDD ou VA e VB = 0)


Y só é 1 (VY=0) quando AB = 01 ou 10 (VA=0 e VB = VDD ou VA = VDD e VB = 0)
8
Note-se que o circuito N (Pull-Down) é dual do P (Pull-Up)
2. Portas lógicas básicas: EXERCÍCIO AD/DA1 (Sedra 10.3.4 e 5)

Dado: Porta lógica de 4 entradas da figura.


Pedido: Função lógica que executa a porta
Note-se que o
A B C D Y A B C D Y circuito N
0 0 0 0 1 1 0 0 0 1 (Pull-Down) é
0 0 0 1 1 1 0 0 1 1 dual do P (Pull-
0 0 1 0 1 1 0 1 0 1 Up): Nem
0 0 1 1 1 1 0 1 1 0 sempre é assim
0 1 0 0 1
(não é
1 1 0 0 0
necessário mas
0 1 0 1 1 1 1 0 1 0 suficiente)
0 1 1 0 1 1 1 1 0 0
0 1 1 1 1 1 1 1 1 0 Figure 10.14 CMOS
complex gate.

Y=0 (VY=0) quando: A=1 (VA= VDD) e B=1 (VB=VDD) ou CD=11 (VC=VD=VDD)
Y=1 (VY=VDD) quando: A=0 (VA= 0) ou B=0 (VB=0) e C ou D=0 (VC=VD=VDD)

Y=A + [Β • (C + D)] = A • [B + (C • D)]


Não é solução eficiente mas é possível realizar qualquer função lógica em
CMOS decompondo a função e associando PMOS e CMOS em série e paralelo 9
como neste exercício ou na realização do OU Exclusivo (pagina anterior)
3. Conversão de sinais
1. Conversor Analógico-Digital ADC
a) Analógico → Discreto (amostragem e
retenção “sample & hold” : escada com
degraus de altura irregular)
b) Discreto → Quantificado (escada com
degraus de altura fixa) → Digital (número
binário ou palavra digital com N-bits
dependente do número de degraus do sinal D
quantificado X≤2N) S
P
2. Processamento Digital (algorítmos)
ex: filtragem, cálculos, recuperação, . . .
3. Conversor Digital-Analógico DAC
a) Digital → Discreto (sample & hold: escada
com degraus de altura fixa) Figure 9.37 A/D and D/A
b) Discreto → Analógico (filtragem) converters
10
3. Conversão de sinais

Discreto ↔ Palavra Digital

Figure 9.37 The A/D and D/A converters as circuit blocks.


converter a gama de variação dum Ex: N=4 ⇒ 8 níveis
sinal analógico ∆V numa palavra
7
digital com N-bits (bit: binary digit) LSB εqmx
em português dígito binário é contra censo 6

sinal discreto com 8 níveis


: dígito vem de dedo (10) εq 5
D2 = b1 b2 b3 .... bN (∀
∀X: bX = 0 ou 1)

sinal analógico
4

⇒ 2N níveis ⇒ 2N-1 saltos ⇒ bit 3


menos significativo (LSB = Least
2
significant bit) = resolução (da conversão
AD) = 2 × máximo erro de 1

quantificação (εεq) = ∆V / (2N - 1) 0

↑ ⇒ ε↓ complexidade do circuito ↑
N↑ Palavra digital 0101 11
3. Conversão de sinais: EXERCÍCIO AD/DA2 (ex.9.31)
Dado: Sinal analógico de 0 a 10 V converter num digital de 8 bits.
Pedido: Resolução em V; palavra digital correspondente a 6V e a
6,2V; εq em V e em % da entrada e da entrada máxima para ambos
os sinais; εq máximo em % da entrada máxima

∆Vmax=10V e N=8 ⇒ 28 = 256 níveis (0 a 255) ⇒ resolução r =


=10/(256-1) = 39,22 mV;
Para 6 V/ 39,22 mV= 153 = 27+24+23+20 ⇒ 10011001 na base 2
Para 6,2 V / 39,22 mV = 158,1 ≈ 158 = 27+24+23+22+21 ⇒ 10011110
na base 2;
εq (6V) = 0 e εq (6,2V) = (158 − 158,1) r = 3,92 mV = 0,06%in =
0,039%max
εq (∆
∆Vmax) = r/2 = 19,61 mV = 0,196%max
12
3. Conversão de sinais: EXERCÍCIO AD/DA3
Dado: Sinal analógico de −2 V a 5 V.
Pedido: Qual o número de bits para converter com erro < 0,1 V?
Quanto vale LSB?

∆Vmax=5−
−(−−2)=7V ⇒ εqmax = ∆Vmax / [2 (2N−1)] < 0,1 V ⇒ N > 5,17
⇒ N = 6. Verificação: εmax = 0,0556 V < 0,1 V.
LSB = ∆Vmax / (2N−1) = 2 εmax = 0,111 V

13
4. Amostragem e retenção Analógico → Discreto
Sample&Hold vI
vS = controlo do interruptor
(sinal de relógio)
duração τ & período TS
1/TS = fS = frequência do relógio vS
Para vI com fmax = fI ⇒ fS tem de se ter
pelo menos fS > 2fI para se recuperar o
sinal analógico
Whittaker–Nyquist–Kotelnikov–Shannon
teorema da amostragem vO
Interruptor →
amostra
vS
vO
vI Retentor →

Figure 9.36 Periodically sampling an analog signal. (a) Sample-and-hold (S/H) circuit.
(b) Input, (c) Sampling (HI τ seconds & period T) and (d) Output signals waveform. 14
4. Amostragem e retenção
Analógico → Discreto - circuito
Interruptores MOS
vS vS Isolador ↓

vI vO Interruptor → vO

vI Retentor →
vS
vI vO
Sample & Hold (S/H)
τon= RSonC << τoff= RSoffC
vS se RSon << RSoff

Figure 10.24 Two voltage-controlled


amostra rápido (ττon) e
switch: (a) single NMOST ; (b) CMOS. retém longo (ττoff)
2º S&H com o período de amostragem a meio da retenção do 1º cria escada perfeita 15
4. Amostragem e retenção
exemplo: DAC + S&H + Isolador + Filtro PBx

D2 vS

vI vO

D2 = 101.110.111.101.011.001.000.010.101 Sequência de Palavras


111
vO 110 Digitais de 3 bits D2
101
100
que geram à saída do DAC
011 vI que após recuperação
vI 010
pelo S&H é filtrado para se
001
000 obter o sinal analógico vO
Figure 9.38 Output Analog samples of a D/A converter fed a sample-and-hold to 16
obtain a staircase waveform after filtered ⇒ smooth waveform.
4. Amostragem e retenção
Amostragem de um sinal lento: frequência de
amostragem >> frequência máxima do sinal
analógico

Amostragem de um sinal rápido: frequência de


amostragem < frequência máxima do sinal analógico
A frequência da amostragem tem de ser pelo menos igual ao dobro da
frequência mais alta do espectro do sinal a amostrar ”Nyquist frequency”.

Uma amostragem a uma frequência inferior à


frequência de Nyquist produz a criação de um
sinal erradamente mais lento (aliasing)
Uma imagem digital com poucos pontos cria no
mostrador uma diagonal em degraus
Evita-se “aliasing” do sinal usando na prática uma frequência da
amostragem pelo menos igual a 5 a 10 vezes superior à frequência mais
alta do espectro do sinal a amostrar. 17
5. DAC: Resistências de relação binária Binary-Weighted Resistors
SN = LSB
least significant bit
S1 = MSB
most significant bit
D2 = b1 b2 b3 .... bN
Figure 9.39 An N-bit D/A converter:
binary-weighted resistive ladder network
OpAmp amplificador inversor GV = ̶ Rf / Ri
vO = ̶ VREF (R/2) / [(bN × 2N-1 R) // ... // (b1 × R)]

para D2 = 0001 (1) vO = ̶ (VREF / 2) / 23 = ̶ VREF 1/16


×23 // 1] = ̶ VREF 9/16
para D2 = 1001 (9) vO = ̶ (VREF / 2) / [1×
para D2 = 1111 (15) vO = ̶ (VREF / 2) / (23//22//2//1) = ̶ VREF 15/16

atenção: VREF 15/16 < VDC para evitar saturação; Rmax/Rmin >> 1
18
5. DAC: Resistências R-2R em escada Resistors Ladder Network

R 2R R 2R R R SN = LSB
least significant bit
.........
S1 = MSB
most significant bit
D2 = b1 b2 b3 .... bN =
= 2N-1b1+...+bN = D10

Figure 9.40 DAC utilizing an R-2R ladder network.


1. Em cada nó da escada a corrente é dividida por 2 (2R//2R):
I1 = 2 I2 = 22 I3 = ... = 2N-1 IN = VREF / 2R
2. Os comutadores ligam cada degrau (nó) da escada à
referência: real (1) se bX=0; ou virtual (2) se bX=1: iO = Σ IX bX
para X=1,...,N 19
5. DAC: Resistências R-2R em escada
V ref R 2R SN = LSB
least significant bit
2R 2R 2R
Rf S1 = MSB
b1 b2 bN
most significant bit
V O D2 = b1 b2 b3 .... bN
MSB LSB iO = 2N-1b1+...+bN = D10

3. iO = I1 (b1 + b2 / 2 + b3 / 22 + ... + bN / 2N-1) com I1 = VREF / 2R


4. vO = − Rf iO = −VREF (b1/2 + b2 / 22 + b3 / 23 + ... + bN / 2N) Rf / R =
= − VREF (Rf /R) D10 2N ⇒ proporcional a D10 (palavra decimal)
5. VREF < VDC (R/Rf) / (b1 / 2 + b2 / 22 + b3 / 23 + ... + bN / 2N)

atenção: Rmax /Rmin=2 ⇒ Resistências com mesma ordem de grandeza


20
5. DAC: Resistências R-2R em escada EXERCÍCIO AD/DA4
V ref R 2R
Dado: 5 bits de entrada,
2R 2R 2R
Rf Vref = 5V, R=10kΩ e VDC =
b1 b2 bN
±5 V
V O
Pedido: Rf máximo para
MSB LSB iO que AO não sature.

entrada digital máxima (5 bits): 11111 ⇒


iOmax = (Vref/2R) (1+1/2+1/4+1/8+1/16) = 0,4844 mA
Rf iOmax < VDC ⇒ Rfmax = VDC / iOmax = 10,32 kΩ.
Ω.

usando directamente a relação 5. do slide anterior


Rf < VDC (R/VREF) / (1 / 2 + 1 / 22 + 1 / 23 + 1 / 24 + 1 / 25) = 10,32 kΩ

21
5. DAC: Correntes de relação binária Binary-Weighted Currents
IREF = VREF / RREF
QN = Qt
iCX = − α iEX

vBN = vBEN + (IN/α α) 2R
vB(N-1) = vBN + 2 (IN/α α) R =
= vBEN + (IN/α α ) 22 R
Nó B se vBEN = vBEN-1
Bases

dos 2R
BJTs nó N da v B(N-1) = vBE N-1
+ (I N /α
α ) 2
Figure 9.41 DAC utilizing escada ⇓IN-1 2R = IN 22 R
an R-2R ladder network IEN-1 = 2 IEN
Binary-Weighted Currents ⇓
Parecido a Binary-Weighted Resistors
>I1 = 2 I2 = 22 I3 = ... = 2N-1 IN
Vantagem – só resistências R e 2R
22
5. DAC: Correntes de relação binária

para
vBEN = vBEN-1 = ... = vBE1
e
I1 = 2 I2 = 22 I3 = ... = 2N-1 IN

Nó B Áreas das junções BE dos
Bases BJTs com relação binária
dos
BJTs
nó N=4 da

escada na figura todos os BJTs =s

da direita para a esquerda: 1 BJT; 2BJTs em //; 4 BJTs em //; ....

23
5. DAC: Correntes de relação binária
OpAmp amplificador inversor vO = ̶ iO R/2
vO ∼ D10

Figure 9.42 Switch Sm in the DAC

Com tecnologia BiCMOS (Bipolar & CMOS), Qms e Qmr podem ser MOSFETs,
evitando corrente de saida do OpAmp A1 elevada (corrente de base)
24
6. ADC: de realimentação TC Tracking ADC
vA vC Comparador Diferencial
vD
vA < vO ⇒ vD = 0
vO vA > vO ⇒ vD = 1
up/down converter
Contador Incr/Decremento
vD = 0 Decrementa ↓
Figure 9.43 Feedback-type A/D converter. vD = 1 Incrementa ↑
DAC
por exemplo um dos já
estudados
O contador está sempre a
tentar igualar a entrada
⇒ rápido mas mesmo com
vA DC a saída digital
(binária) não é estável 25
6. ADC: de realimentação TC
vA vC vA é um sinal amostrado
vD
passo T (fig.9.36) > 2N Tc
vO → T←
vA

Contador Incr/Decremento
Figure 9.43 Feedback-type A/D converter. com retenção
vD = 0 Decrementa ↓ (vX)
TC vX vD = 1 Incrementa ↑ (vY)
→ ←
quando vD 0→→1 ou vD 1→ →0
vC vY inversor
contador pára (hold) até
vD reiniciar nova contagem
detalhe das entradas do E (período T > 2N Tc)
contador “up/down” ⇓
lento mas estável 26
6. ADC: dupla rampa ADC
• vA amostrado com passo TS ⇒ vA = constante
S2
durante TS (S=Sample)
Integrador
• Integrador vOI = − ∫ (v1 / RC) dt = (v1 / RC) t +
+ constante ⇒ rampa (carga do C a i constante)
v A S1
Comparador Conversão em 3 fases
VREF v1 vOI vOC 1ª – S2 OFF & S1 = vA ⇒
∫ rampa ∼ vA durante T1 fixo < T
∆vOC / T1 = vA / RC
vD
2ª – S2 OFF & S1 = VREF ⇒
N ∫rampa de inclinação fixa
vC durante T2 variável até vOC = 0
∆vOC / T2 = VREF / RC
TC 3ª – S2 ON durante Treset ⇒
Figure 9.44 Dual-slope A/D converter (vA < 0) C descarrega i.e. ∫ reinicia
(reset)
A unidade de Controlo Lógico comanda S1 e S2 ⇒ T1 + T2 + Treset = TS passo
da amostragem e garante que o contador de N bits conta 27
6. ADC: dupla rampa ADC

O contador de N bits conta durante T2


vA que tem de ser:
RC T2 > 2N TC
VREF Na 1ª fase ∆vOC / T1 = vA / RC
RC
Na 2ª fase ∆vOC / T2 = VREF / RC

vA = VREF (T2 / T1) ~ T2
⇒ independente de RC ⇒
T1
independente da dispersão de fabrico
T2

elevada precisão mas lento
•No final da 2ª fase o valor de saída do contador é guardado num registo pois é
uma palavra de N bits proporcional a vA.
•O contador também é usado para contar durante a 1ª fase e em T1 dar
informação à unidade de controlo lógico que deve comutar S1 de vA para VREF 28
6. ADC: paralelo ou flash ADC

Figure 9.45 Parallel, simultaneous, or flash A/D conversion.

2N - 1 comparadores dão à unidade lógica a informação do


nível do sinal analógico só num período do relógio ⇒ circuit
de elevada complexidade mas rápido (por isso o nome flash)
Normalmente só se usa par Ν ≤ 8 29
6. ADC: paralelo ou flash: EXERCÍCIO AD/DA5 ADC
Dado: ADC flash; VREF = 8 V
a Pedido: Resolução r; Palavra
V1 digital de saída para VIN =
x 3,1 V e 5,8 V e respectivos
b
V2 erros de quantificação.
c y
V1,2,3,4 = 7,5,3,1 V
V3
d z VIN < 1 V ⇒ a,b,c,d = 1 ⇒
V4
B0=0; B1=0 ⇒ εq=1 ⇒ r = 2
VIN > 7 V ⇒ a,b,c,d = 0 ⇒ B0
= 0; B1 = 0 ⇒ VIN < 7 V
VIN tem de estar limitado a 7V
VIN = 3,1 V ⇒ a,b = 1 e c,d = 0 ⇒ x,z = 1 e y = 0 ⇒ B0 = 0; B1 = 1
102 = 210 (na base 10) ⇒ εq = 2 r – 3,1 = 0,9 V
VIN = 5,8 V ⇒ a = 1 b,c,d = 0 ⇒ x = 0 e y,z = 1 ⇒ B0 = 1; B1 = 1
112 = 310 (na base 10) ⇒ εq = 3 r – 5,8 = 0,2 V 30
7. Notas &Questões
•Sinais analógicos: variam de forma contínua
•Sinais digitais: só assumem dois valores possíveis – 1 ou 0, que
correspondem a dois valores de tensão (na prática, duas gamas de
valores para responder às limitações dos componentes e ruído)
•Bit (binary digit): algarismo dum número binário (base 2) – 1 ou 0
•Palavra digital: conjunto de N bits (ex: Processadores actuais
trabalham com palavras de 32=25 ou 64=26 bits)
•Conversão de sinais analógicos em digitais: 1ºAmostragem cria
sinal discreto (escada irregular); 2º Quantificação cria sinal discreto
só com X níveis prédefinidos; 3º Digitalização cria palavra digital
com N bits (2N ≥ X)
•A amostragem dum sinal analógico, para permitir a sua
recuperação posterior, tem de ser feita a um ritmo (frequência)
superior ao dobro da mais alta frequência do espectro do sinal a
amostrar. De preferência 5 a 10 vezes superior (evitar “aliasing”)
•Quantificação produz erros: resolução r é a distância entre 2 níveis
consecutivos da quantificação; εq erro de quantificação (εεqmax = r / 2)
12. Notas &Questões
•Conversão de sinais digitais em analógicos: 1º Somador cria um
sinal discreto (escada); 2º Filtragem cria sinal analógico contínuo
ao eliminar as componentes de alta frequência do espectro do
sinal discreto.
•Que portas lógicas de 3 entradas pode construir mais facilmente
a partir da tecnologia CMOS? Dê exemplos para cada uma delas.
•Que pode fazer para reduzir o erro de quantificação num
conversor AD? Que implicações tem na complexidade do circuito?
•Conversão de sinais digitais em analógicos: 1º Somador cria um
sinal discreto (escada regular); 2º Filtro cria um sinal analógico
contínuo atenuando componentes de alta frequência.
•Porque é mais fácil realizar um conversor DA que um AD?
• Que vantagens apresenta o conversor DA R-2R em relação ao de
resistências de relação binária?
•Que vantagem e desvantagem tem o conversor AD paralelo
(flash) em relação aos de realimentação? E se aumentar o número
de bits da palavra digital?
Based on PowerPoint Overheads for
Sedra/Smith
Microelectronic Circuits 5/e
Chap. 14 – Output Stages and Power Amplifiers
14.1 a 14.3 e 4, 14.5.1 , 14.6.
J. A. Pomilio, Fontes Chaveadas
Cap.1 − Topologias básicas de conversores CC-CC
1.1, 1.2 (não 1.2.2), 1.3 (não 1.3.2), 1.4 (não 1.4.2)

©2004 Oxford University Press.


1
Output Stages and Power
Amplifiers

2
1. Introdução
Os circuitos de sistemas electrónicos em que mais importante é
atender aos limites máximos de potência permitida, e respectivas
limitações térmicas, são em geral os andares de saída (excitadores
de periféricos) e as fontes de alimentação DC
• Os primeiros andares de um amplificador multiandar são
essencialmente amplificadores de tensão
(Gv>GI e Zo>> em geral EmissorC/FonteC, BaseC/PortaC, cascode)
• Os andares de saída são normalmente amplificadores de corrente
(GI>GV≈1, Zo<< em geral ColectorC/Dre noC).
Como a corrente e tensão já são ambas elevadas, a potência
também o é (pX = vX iX) e por isso é importante estudar os efeitos
térmicos associados á dissipação da potência
Para calcular a potência dissipada num dispositivo semicondutor é
necessário conhecer a classe de funcionamento do circuito em que
está inserido.
3
1. Introdução
Classes de funcionamento
BJTs ou MOSFETs podem ser considerados como uma fonte de
corrente comandada por tensão na zona activa ou saturação
vE = VE + ve com |vemax| = Ve iS iS
vE4
VEsat
Isat
vE<VT ⇒ iS = 0
vE3
Isat
RCD
gmo <> iS(vS ) vE2

VEsat>vE>VT ⇒ iS ≈ gm0 (vE-VT) vE1

vE>VEsat ⇒ iS ≈ Isat V V v
T Esat E vS

• Classe A – Transístor conduz sempre: VT < vE < VEsat (θ


θ = 2π
π)
• Classe B – Transístor conduz 1/2 ciclo: VE = VT (θ
θ = π)
• Classe AB – Transístor conduz +1/2 ciclo VE > VT & Ve > VE − VT

π<θ
θ<2ππ)
• Classe C – Transístor conduz −1/2 ciclo: VE < VT (θ
θ < π)
• Classe D – Transístor é um interruptor: vE = VON > VT ⇒ (vS=0)
ou vE = VOFF < VT ⇒ (iS=0)
4
1. Introdução

vE vE
vE
vE
VT

i i i i
S S S S

θ = 360 ° θ >180 ° θ =180 ° θ <180 °


classe A classe AB classe B classe C

oClasse A – o sinal de saída tem a mesma forma do de entrada


oClasse B e AB - há que ter dois transístores para que o sinal de
saída não seja truncado (há sempre pelo menos um na condução)
oClasse C – o sinal de saída tem a forma do de entrada truncado
(usado em circuitos sintonizados – filtro recupera sinal eliminando harmónicas)

oClasse D – Transístor é um interruptor ON / OFF (iS e vS ondas


5
quadradas)
2. Condução térmica em semicondutores

Figure 14.17 Electrical equivalent

equivalente eléctrico: T→V; P→I; θ→R

TJ – TA = PDθJA
TJ = PD (θJC + θCS + θSA) + TA < TJmax
equivalente à Lei de Ohm
θJC θCS & θSA
depende do processo de parametros de
projecto Figure 14.20 Thermal
fabrico do semicondutor
conduction with a heat sink 6
2. Condução térmica em semicondutores
variação da potência com a temperatura: existe saturação para baixas
temperaturas e para TA ou TC = TJmax não é possível dissipar energia, a
temperatura aumenta e o dispositivo deteriora-se.

transístor simples transístor com dissipador


PDmax
PDmax

-1/θJA -1/θJC

TA TC
TJmax
TJmax
Figure 14.21 Maximum power vs
Figure 14.18 Maximum power
transistor-case temperature.
dissipation vs ambient temperature
para TC < TCo
para TA < TAo = θJA PDo
PDmax = PDmax(TCo) = (TJmax − TCo) /
PDmax = PDo = (TJmax − TAo) / θJA θJC
para TA > TAo para TC > TCo
PDmax = (TJmax − TA) / θJA PDmax = (TJmax − TC) / θJC 7
3. Zona de Funcionamento Seguro (ZFS) - Safe Operating Area (SOA)

iC I
Cmax

PDmax = (vCEiC)média

PDmax2 local

BVCEO vCE

Figure 14.23 Safe operating area ZFS MOSFET de Potência SOA


(SOA) of a BJT. - - - - - rDSON (região de tríodo)
_ . _ . _ corrente máxima
_____ PDmax (limite térmico - TJmax)

8
2 & 3. Condução térmica e ZFS: EXERCÍCIO POT1
Dado: BJT com Tjmax=150ºC; PDmax=40W @ TC=25ºC; PDmax=2W @
TA=25ºC; e para T>25ºC θJC = 3.12ºC/W & θJA = 62.5ºC/W
Pedido: (a) PDmax= ? @ TA=50ºC
(b) PDmax= ? @ TA=50ºC com dissipador (heat sink) θCS=0.5ºC/W &
θSA=4ºC/W (c) PDmax= ? @ TA=50ºC com dissipador ideal

(a) PDmax = (TJmax – TA) / θJA = 1,6 W


(b) PDmax = (TJmax – TA) / (θJC + θCS +
θSA) = 100 / 7,62 = 13,1 W
(c) PDmax = (TJmax – TA) / θJC = 100 / 3,12
= 32 W- Como é possível se anunciam
PDmax = 40W? Porque 40W só se
verifica com TA = 25º.
9
4. Fontes de Alimentação DC – DC Power Supplies

A rede de distribuição de Energia Eléctrica é em geral AC


mas as fontes de alimentação dos circuitos electrónicos são
DC ⇒ é necessário conversores AC/DC regulados

Figure 3.24 Block diagram of a dc power supply

único bloco ainda não estudado – regulador de tensão


10
5. Reguladores de tensão analógicos - Zener
circuito analógico – dispositivos electrónicos operam continuamente
i
Figure 3.20 Circuit
+ symbol for a zener diode.
vS vR2 +v-
-

regulador de tensão contínua a Zener


vR2 sempre < VS
vS = VS ± ∆vs DC com tremor (ripple)
Zener ON inverso vR2 = VZ0 + iZ RZ
para iZ > IZK (K - knee = joelho)
⇒ VZ ≈ constante
⇓ (análise em regime dinâmico) ⇓
∆vR2 = ∆vS (RZ//R2) / [ (RZ //R2) +R1]
se RZ << R1,2 ⇒ ∆vR2 << ∆vS Figure 3.21 The diode
i–v characteristic
11
5. Reguladores de tensão analógicos - Zener

Características

iZ(vZ) de uma

família de

díodos de Zener

comerciais

12
5. Reguladores de tensão analógicos - Zener

Resistência

dinâmica rz(VZ0)

de uma família

de díodos de

Zener

comerciais

13
5. Reguladores de tensão analógicos - EXERCÍCIO POT2
iR2 Dado: Díodo Zener 1N4730A: 3,9V @
64mA, rZ = 9Ω
Ω, 400ΩΩ @ IZK = 1mA(30ºC),
iZ PDmax = 1W; R2 > 100Ω
Ω; vS = 5 ± 0,5V.
+
vS vR2 Pedido: R1 para que iZ > IZK e nestas
-
condições VR2 = ? e ∆vR2 = ? Ultrapassa
Pdmax?
Ω ⇒ VZ0 = 3,324 V
vR2 = vZ = 3,9 = VZ0 + iZ rZ = VZ0 + 64mA 9Ω

iZ > IZK como iZ = (vS – vZ) / R1 – vZ / R2 ⇒ situação mais desfavorável é


para vSmin = 4,5V e R2min = 100Ω Ω com vZ = 3,324 + iZ 9 ⇒
⇒ R1 < (vSmin - RZ IZK – VZ0) / [IZK (1+rZ/R2min) + VZ0/R2min] ⇒ R1 < 34 Ω
R1 = 33 Ω: vSmin ⇒ vR2min = 3,34 V & iZ = 1,76mA |
vSmax ⇒ vR2max = 3,54 V & iZ = 24mA | ⇒ ∆vR2 = 0,2 V
Verificação: análise linear dinâmica ∆vR2/∆
∆vS=(rZ//R2)/[(rZ//R2)+R1]=0,2
PDmax = 24 mA × 3,54 V = 85 mW << 1 W 14
5. Reguladores de tensão analógicos - Zener e TJB
Para iZ não variar directamente com iRL coloca-se TJB: ∆iZ = ∆iRL/β
β

vin = Vin ± ∆vin DC com tremor


Zenner ON vRL ≈ VZ0 – VBEon ≈ constante
A corrente de polarização do Zener é fornecida
pela fonte não regulada vIN através de RV.
Para analisar o tremor (AC)
substitui-se o TJB e o zener por esquemas regulador de tensão DC série
dinâmicos com um transístor e um Zener
C gm vπ E io
vout/vin= (gm+gπ) / [(1+Gv/gZ)(gm+gπ+GL)]
Rv rπ ib
que é < 1 ⇒ B
+ vin rZ vπ
⇒ ∆vout < ∆vin redução do tremor - vout RL
iz
circuito dinâmico equivalente
Como no regulador anterior (sem transístor), tem-se sempre
vOUT < vIN 15
5. Reguladores de tensão analógicos - EXERCÍCIO POT3 (1de2)
Dado: Zener 1N4728A – 3.3V@76mA, rZ=10Ω
& 400 Ω @ IZK = 1 mA at 30ºC (caixa); e BJT -
VBEon = 0,6 V, β = 100; RL > 100 Ω & vS = 5 ±
0.5V.
Pedido: RV = ? Calcule ∆Vout
vZ=3,3=VZ0+iZrZ=VZ0+76× ⇒VZ0=2,54 V
×9mV⇒

Para o Zener operar como tal; iZ > IZK = 1 mA regulador de tensão DC série
com IBmax=VOUT / (β 4
β+1)RLmin≈ 2,54/10 = 254µ µA ⇒ com um transístor e um Zener
Rv< (vSmin-VZ0-IZK rZ) / (IZK+IBmax) = 1,56kΩ

C gm vπ E io
Rv = 1,4 kΩΩ do esquema dinâmico com
Rv rπ ib
ICQmax = β IBmax = 25 mA ⇒ gm = 1 S e rπ = 100 Ω B
+ v vπ
| KCL nó B: (Vin − Vb) Gv = Vb gZ + (Vb − Vout) gπ - in r vout RL
Z iz
| KCL nó E: gmVπ + (Vb − Vout) gπ = Vout GL
circuito dinâmico equivalente
onde Gx = 1 / Rx e gx = 1 / rx

eliminando nestas duas equações Vb obtém-se Vout / Vin 16


5. Reguladores de tensão analógicos - EXERCÍCIO POT3 (2de2)
Vout (g m + g π )R L min
=
Vin Rv Rv Rv 
 r + r + (g m + g π ) r R L min  + [1 + (g m + g π )R L min ]
 Z π Z 
donde Vout / Vin = 0,00702 << 1
No entanto como β >> 1 ⇒ gm >> gπ ; gm RLmin ≈ 100 >> 1; rπ = 10 rZ ⇒
Vout/Vin≈ rZ / (Rv + rZ) = 0,00709
como ∆vIN = ± 0.5 V = 1 V
⇒ ∆vOUT = ∆vIN 0,0075 = 7,5 mV
⇒ Forte redução do tremor que é
“absorvido” por vCE desde que > VCEsat i.e.
TJB na zona activa para se ter β >> 1
Para se ter uma boa regulação deve-se ter
regulador de tensão DC série
Rv >> rZ com um transístor e um Zener
atenção que Rv está limitado superiormente
17
por iZ > IZK
5. Reguladores de tensão analógicos - Série (com realimentação)
Regulador série com Zener, AmpOp, TJB e realimentação
vIN = VIN ± ∆vin DC com tremor
Zener ON com corrente independente de RL
÷ de tensão ⇒ vOUT= vZ (R1 + R2 + R3) / (R’2 + R3)
onde vZ = VZ0 + rZ (vIN-VZ0) / (RV+rZ)

Como no anterior há uma


forte redução do tremor
(função de RV e rZ) e é
possível através do
potenciómetro R2 ajustar a
tensão VOUT
desde que TJB na zona activa (vCE > VCEsat)

18
5. Reguladores de tensão analógicos - EXERCÍCIO POT4
Dado: 1N4730A 3.9V@64mA, rZ=9Ω; Ω;
400Ω
Ω @ IZK=1mA (30ºC); PDmax = 1W;
RL > 10Ω
Ω & vIN = 15 ± 1V; AO ideal;
TJB β = 100, VBEon = 0,6 V.
Pedido: (a) Dimensione RV para izmin = 2
IZK. (b) Com R1+R2+R3 = 1000 RLmin
(a) vZ = 3,9V = VZ0 + 64mA ×9Ω Ω (0,1% da PLmáx dissipada em R123), para
⇒ VZ0 = 3,324 V. iZmin = 2 IZK < R1 = R2 = R3 calcule a gama de variação
< (vINmin – VZ0) / (rZ + RV) de VOUT com R2; (c) iBmax; (d)∆
∆vOUT/vOUT
Ω ⇒ RV = 5 kΩ
RV < (vINmin – VZ0 – 2 IZK rZ) / 2 IZK = 5,33 kΩ Ω
(b) vZ = VZ0 + (vIN – VZ0) rZ / (RV + rZ) ⇒ vZmin (vIN = 14 V) = 3,343 V e
vZmax (vIN = 16 V) = 3,347 V ⇒ vOUTmax = vZmax (R1+R2+R3) / R3 = 10,04 V
e vOUTmin = vZmin (R1+R2+R3) / (R2 + R3)= 5,015 V
(c) iTmax = vOUTmax / (RLmin // (R1 + R2 + R3)) = 1,005 A ⇒ iBmax = iTmax / β
= 10,05 mA. (d) ∆vOUT / VOUT = ∆vZ / vZ = (vZmax - vZmin) / vZav = 0,107%
19
⇒ forte redução do tremor e fácil ajuste de vOUT mas sempre vOUT < vIN
6. Reguladores de tensão comutados
dispositivos electrónicos operam como comutador
3 componentes básicos
Comutador Bobina Condensador
L
SW ligados de diferentes formas
VDC RL
C se forem ideais ⇒ sem perdas
⇒ rendiemnto η = Pout / Pin = 100 %
Vcontrol
Como nos transístores tswitch ≠ 0, vON ≠ 0 & iOFF ≠ 0 ⇒
⇒ 100% > η > 90% dependendo de Pout, fclock, volume, custo, . . .
Funciona em DC como um transformador em AC:
• Converte uma tensão DC rectificada (ex: 230√ √2) em várias tensões DC
para polarizar diferentes subsistemas.
•Converte a tensão DC dum acumulador (bateria) em várias tensões DC
para polarizar diferentes subsistemas.
PC 10.8V : 3V memória & audio; 1,5V CPU; 12V mostrador (display); ...
Bateria de carro 12V: 40V amplificador hi-fi; 1,5V CPU; ... 20
6. Reguladores de tensão comutados
dispositivos electrónicos operam como comutador
Para uma análise simples admite-se
L 1.L e C ideais: sem perdas
SW
VDC RL 2.Comutador ideal:
C
ON ⇒ vSW=0 (curto circuito)
Vcontrol
OFF⇒ iSW=0 (circuito aberto)
3.VDC = constante & vRL = VRL (sem tremor)
4.iL > 0: corrente na bobina sempre positiva
(modo contínuo)
5.De 1 & 2 (conservação da energia):
pIN = VDC iIN = VRL iRL = pOUT
Para o cálculo do tremor (aproximação de 2ª ordem) admite-se
tremor muito reduzido: se vRL ≈ VRL ⇒ iC ≠ 0 & iC << iRL
21
6. Reguladores de tensão comutados – Conversor Buck

τ = período sinal de controlo


L
1 + vL - RL SW em 1 - ∆t = D τ
+
SW em 2 - ∆t = (1-D) τ
SW 2 vO
CO D = duty cycle (% de τ - ON)
E -
Energia é armazenada em
Vcontrol L durante Dττ e entregue à
0 Dτ carga durante (1-D)ττ
Admitindo vO = constante = VO
τ) ⇒ vL = V1 = E – VO
t ∈ (0, Dτ)
t ∈ (Dττ, τ) ⇒ vL = V2 = − VO
Como vL av = VL = 0 ⇒
−D) VO = 0 ⇒
vL av = D (E–VO) − (1−
VO = D E < E “step down converter” 22
6. Reguladores de tensão comutados – Conversor Buck

iL iL = ∫ vL dt / L = iO = IO + io
RL ∆iL(0, Dτ) = ∆I = (E-vO) Dτ / L =
CO = vO (1-D) τ / L = E D (1-D) τ / L
0 Dτ iC v Admitindo iRL = constante = IO
IO = VO / RL = D E / RL
Condensador C carrega quando iL > IO
pelo que durante τ/2 ⇒
∆qC = ∫ iC dt = (1/2) (∆I/2) (τ/2) =
= ∆I τ / 8 ⇒
∆vO = ∆qC / CO = ED (1-D)τ2 / 8LCO
⇒ ∆vO / VO = (1-D) τ2 / 8 LCO
⇒ ∆vO / VO = (fO / fC)2 π2 (1 − D) / 2

tremor reduzido ⇒ fO = 1/2π


π√LCO << fC = 1 / τ 23
6. Reguladores de tensão comutados – Conversor Buck
Modo Contínuo ⇒ iL min > 0
⇒ ∆iL max / 2 < IO min ⇒
RL
CO
E D (1-D) τ / 2 L < VO / RL max
⇒ L > (1 – D) τ RL max / 2 =
0 Dτ iC v
= E (1-D) D τ / 2 IO min

As condições de comutador ideal


ON ⇒ vSW=0 (Curto circuito) e OFF ⇒ iSW=0 (Circuito aberto)

Transistor ideal: vCE sat = 0, iC off = ICS = 0 & β>>1 (iC≈iE, iB≈0)
ou vDS on = 0 (rDS on = 0), iD off = 0
Díodo Ideal : vD on = 0 & iD off = IS = 0

24
6. Reguladores de tensão comutados – Conversor Boost

L
τ = período do sinal de controlo
+ vL - 2 RL SW em 1 - ∆t = D τ
+
SW 1
CO vO
SW em 2 - ∆t = (1−−D) τ
E -
Energia é armazenada em L
Vcontrol durante Dττ e C alimenta a carga.
0 Dτ Durante (1-D)ττ a fonte E
recarrega C e alimenta a carga
Admitindo v = constante = V através de L.
O O
∈(0, Dττ) ⇒ vL = V1 = E
t∈
∈(Dττ, τ) ⇒ vL = V2 = E − VO
t∈
Como vL av = VL = 0 ⇒
vL av = D E + (1-D) (E–VO) = 0 ⇒
VO = E / (1-D) > E “step up converter” 25
6. Reguladores de tensão comutados – Conversor Boost
iI = iL = ∫ vL dt / L = iO + iT
iC ∆iI(0, Dτ) = ∆I = E Dτ / L =
RL
= VO (1 − D) Dτ / L
0 Dτ Admitindo que iRL = constante = IO
IO = VO / RL = E / (1-D) RL
Condensador CO alimenta RL quando T ON
& D OFF durante D τ ⇒
∆qC = ∫ iC dt = − IO D τ = − VO D τ / RL =
iC = − (E / RL) [D τ / (1 − D)] ⇒
IO |∆vO| = |∆qC|/CO= (E /RLCO) [Dτ / (1−D)] =
= (VO / RL CO) D τ ⇒
∆vO / VO = D τ / RL CO = D / fC RL CO

tremor reduzido ⇒ CO >> 1 / fC RLmin 26


6. Reguladores de tensão comutados – Conversor Boost

iC
RL

0 Dτ iC = iD − IO
deslocamento do eixo dos tempos
de – IO (azul no gráfico)

Modo Contínuo ⇒ iL min > 0


⇒ ∆iL max / 2 < IL min
iC
De Pin = Pout ⇒ E IL = VO IO ⇒
IO IL = VO / [RL (1 − D)] ⇒
VO D (1 − D) τ / 2 L < VO / [(1 − D) RLmax]
⇒ L > D (1 – D)2 τ RL max / 2 =
= E (1-D) D τ / 2 IO min
27
6. Reguladores de tensão comutados – Conversor Buck-Boost
τ = período do sinal de controlo
SW
1 2 RL SW em 1 - ∆t = D τ
+
+ SW em 2 - ∆t = (1 − D) τ
CO vO
E vL - Energia é armazenada em L
- L
Durante Dττ e C alimenta a carga
Durante (1 − D)ττ a carga e C são
Vcontrol 0 Dτ ambos alimentados por L
Assuming vO ≈ constante = VO
t∈ τ) ⇒ vL = V1 = E
∈(0, Dτ)
∈(Dττ, τ) ⇒ vL = V2 = VO
t∈
Como vL av = VL = 0 ⇒
vL av = D E + (1-D) VO = 0 ⇒
VO = − D E / (1-D) ⇒ |VO| > or < E
(Atenção: há sempre inversão de polaridade vO E < 0) 28
6. Reguladores de tensão comutados – Conversor Buck-Boost
atenção que vO > 0 na figura porque se inverteu
o sentido em relação à figura anterior

- iL = ∫ vL dt / L = iD + iT
RL ∆iL(0, D τ) = ∆I = E D τ / L =
0 Dτ iC = VO (1 − D) τ / L
iO^
Admitindo iRL = constante = IO
IO = VO / RL = D E / (1 − D) RL
IL Condensador CO alimenta RL quando T ON
& D OFF, i. e., durante D τ ⇒ iC = iO ⇒
∆qC = ∫ iC dt = IO D τ = VO D τ / RL
iC ⇒ |∆vO| = |∆qC| / CO= |VO| D τ / RLCO
IO ⇒ |∆vO / VO| = D τ / RLCO = D / fC RLCO

tremor reduzido ⇒ CO >> 1/fC RLmin


29
6. Reguladores de tensão comutados – Conversor Buck-Boost
atenção que vO > 0

- Valor médio de iL

IL = IT + ID = IT + IO

0 Dτ iC iO^ Se η = 100 % ⇒ E IT = VO IO

Donde IL = IO (1 + VO / E) = IO / (1 − D)
IL
Modo Contínuo ⇒ iL min > 0

⇒ ∆iL max / 2 < IL min ⇒


IO VO (1 − D) τ / 2 L < VO / RLmax (1 – D)

⇒ L > (1 − D)2 τ RLmax / 2 =

= E (1 − D) D τ / 2 IOmin 30
6. Reguladores de tensão comutados – EXERCíCIO POT5
Dado: Regulador Buck converte 12V em 3V. Sinal de comando de
1kHz.
Pedido: Intervalo de condução do transístor Dτ, Lmin para modo
contínuo com PRL=10W, se 3V constante e η=100%. Se únicas perdas
associadas a VCEon= 0,3V e VDon= 0,7V Pd=? e η=? com PRL=10W.

D = VO / E = 3/12 = 0,25
τ = 1 / f = 1 ms ⇒ Dττ = 0,25 ms iL

L > (1 – D) τ RLmax/2 e RL=32/10=0,9Ω RL


Lmin = 0,3375 mH CO

0 Dτ iC v
IO = VO / RL = 3,333 A
PTr = IO VCEsat D=200 mW Nota: Ao considerar VCEsat e VDon os
PD = IO (1 − D) VDon=1,75 mW cálculos que levaram a D não estão
PRL = VO IO = 10 W correctos pelo que há uma
η = PRL / (PRL+PD+PTr) = 83,3% aproximação adicional.
31
6. Reguladores de tensão comutados – EXERCÍCIO POT6
Dado: Regulador Buck converte 12V em 3V. Sinal de comando de
1kHz.
Pedido: Intervalo de condução do transístor Dτ se VCEon= 0,3V e VDon=
0,7V. Qual é o rendimento para PRL=10W?

Admitindo vO = constante = VO = 3 V iL
t ∈ (0, Dτ) ⇒ vL = V1 = − VCEsat + E – VO RL
t ∈ (Dτ, τ) ⇒ vL = V2 = − VDon − VO CO
Como vLav = VL = 0 ⇒ iC v
0 Dτ
vLav=D(−VCEsat+E–VO) − (1−D)(VDon+VO)=0
⇒ D = (VDon+VO) / (E−VCEsat+VDon) = 0,298
Dττ = 0,298 ms Nota: Em relação ao exercício
POT6 η ≈ constante pois ao
IO = PRL / VO = 3,333 A aumentar D o transistor conduz
PTr = IO VCEsat D=298 mW mais tempo mas o díodo conduz
PD = IO (1 − D) VDon=1,637 mW
menos. Se VCEsat=VDon η não
PRL = VO IO = 10 W
η = PRL / (PRL+PD+PTr) = 83,8% variava (independente de D).
32
6. Reguladores de tensão comutados – EXERCíCIO POT7
Dado: Regulador Boost converte 5V em 9V. Sinal de comando de 1kHz.
Pedido: COmin para tremor < 1% e 10W na carga e Lmin para
funcionamento contínuo
VO = E / (1-D) ⇒ D = 1 − E / VO = 4 / 9 = 0,444
RL = VO2 / PRL = 92 / 10 = 8,1 Ω

∆vO / VO = D τ / RL CO = D / fC RL CO
⇒ COmin = D / [fC RL (∆vO / VO)] = = 0,444 / (1000×8,1×0,01) = 5,49 mF
L > D (1 – D)2 τ RL max / 2 = 1,44 mH

iC
RL

0 Dτ
33
6. Reguladores de tensão comutados – EXERCíCIO POT8
Dado: Regulador Buck-Boost converte -5V em tensões de 2,5V a 12V.
Sinal de comando de 10kHz.
Pedido: Qual a duração mínima e máxima do sinal de comando do
transístor.

VO = − D E / (1-D) ⇒ D = VO / (VO – E)
VO1 = 2,5 V ⇒ D1 = 2,5 / (2,5+5) = 0,333 ⇒ D1 / fc = 33,3 µs
VO2 = 12 V ⇒ D2 = 12 / (12+5) = 0,706 ⇒ D2 / fc = 70,6 µs

0 Dτ iC iO^
34
6. Reguladores de tensão comutados
Valores máximos da corrente e tensão nos interruptores (TJB e D)
Quanto mais elevados maior o custo do componente

D
VIN IOUT VIN IOUT×D VOUT / VIN
(0<D<1)
1/(1-D)
VOUT IOUT VOUT / VIN VOUT IOUT VIN / VOUT
(0<D<1)

-D/(1-D)
VIN+|VOUT| VIN+|VOUT| IOUT |VOUT| / VIN
(0<D<1)

35
7. Comparação reguladores lineares vs. comutados
Cada tipo de reguladores tem as suas vantagens

Reguladores Lineares
•Baixo ruído (radiado principalmente a interferir nas bandas de RF e
conduzido nomeadamente na entrada interferindo com a rede de
distribuição de energia e outros equipamentos a ela ligados).
•Boa resposta a perturbações na entrada ou saída (carga).
•Para baixos níveis de potência são mais baratos e ocupam menos
espaço no PCB (printed circuit board) ou circuito integrado
monolítico (chip).

Reguladores Comutados
•Rendimento de potência alto (importante em equipamento portátil e
de alto consumo).
•Permitem obter tensões de saída mais elevadas que a de entrada.
•Para potências elevadas (acima de alguns Watts) são mais baratos
(por exemplo, reduzem a necessidade de dissipar calor – ventilação
forçada – devido ao elevado rendimento). 36
8. Notas & Questões
Reguladores Lineares
•Usam um díodo de Zener como referência de tensão, que tem de
ter sempre uma corrente superior à de joelho IZK para ter rz baixa.
•Tem sempre um elemento dissipativo em série com a carga ⇒
VOUT < VIN e rendimento de potência teórico máximo η < 100%.
•Não usam L ou C e usa-se análise DC para calcular VOUT e AC
com modelos dinâmicos para calcular ∆vOUT (tremor)
Reguladores comutados
•Circuitos LC com comutadores ⇒ análise rigorosa com equações
diferenciais de 2ª ordem ou > ⇒ análise simplificada aproximada
•Admite-se: vOUT = VOUT (constante) ⇒ vout = 0; comutador ideal.
1º calcula-se VOUT, iL(t) e vC(t) de VL = 0 e/ou IC = 0 e/ou PIN =
POUT; 2º calcula-se ∆vOUT a partir ∆qC admitindo uma perturbação
em torno de DC ; 3º calcula-se η admitindo comutador não ideal.
•Alternativa à análise aproximada: simulação (ex. SPICE)
8. Notas & Questões
Questões: reguladores lineares
•Que propriedade do díodo de Zener garante ser uma boa
referência de tensão?
•Qual é a diferença mínima que deve existir entre VIN e VOUT dum
regulador linear?
•Porque é que o ηteorico dum regulador linear é inferior a 100%?
Questões: reguladores comutados
•Dos 3 reguladores comutados estudados, qual o que deve
introduzir menos ruído na rede (iIN mais constante)
•Dos 3 reguladores comutados estudados, qual o que exige um
transístor que suporte vCEmax ou vDSmax superior para a mesma
carga (IOUT), VIN e VOUT?
•Dos 3 reguladores comutados estudados, qual o que exige um
díodo com maior vDmax×iDmax? Verifica-se simultàneamente vDmax e
iDmax? Em que situação é que o díodo dissipa mais energia?
38
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

1 Topologias Básicas de Conversores CC-CC não-isolados

1.1 Princípios básicos

As análises que se seguem consideram que os conversores não apresentam perdas de


potência (rendimento 100%). Os interruptores (transistores e diodos) são ideais, o que significa
que, quando em condução, apresentam queda de tensão nula e quando abertos, a corrente por eles
é zero. Além disso, a transição de um estado a outro é instantânea.
Serão apresentadas estruturas circuitais básicas que realizam a função de, a partir de uma
fonte de tensão fixa na entrada, fornecer uma tensão de valor variável na saída. Neste caso existe
um filtro capacitivo na saída, de modo a manter, sobre ele, uma tensão estabilizada e de
ondulação desprezível.
Quando uma variação topológica (surgida em função da condução dos interruptores)
provocar a conexão entre a fonte de entrada e um capacitor (ou entre dois capacitores), tal
caminho sempre deverá conter um elemento que limite a corrente. Este elemento, por razões de
rendimento, será um indutor.
Os circuitos serão estudados considerando que os interruptores comutam a uma dada
freqüência (cujo período será designado por τ), com um tempo de condução do transistor igual a
tT. A relação δ=tT/τ é chamada de largura de pulso, ciclo de trabalho, razão cíclica (duty-cycle).
A obtenção das características estáticas (relação entre a tensão de saída e a tensão de entrada,
por exemplo) é feita a partir da imposição de condições de regime permanente. Em geral esta
análise será feita impondo-se a condição de que, em cada período de comutação, a tensão média
em um indutor é nula, ou ainda de que a corrente média em um capacitor é nula.

1.2 Conversor abaixador de tensão (step-down ou buck): Vo<E

A tensão de entrada (E) é recortada pela chave T. Considere-se Vo praticamente


constante, por uma ação de filtragem suficientemente eficaz do capacitor de saída. Assim, a
corrente pela carga (Ro) tem ondulação desprezível, possuindo apenas um nível contínuo. A
figura 1.1 mostra a topologia.
Com o transistor conduzindo (diodo cortado), transfere-se energia da fonte para o indutor
(cresce io) e para o capacitor (quando io >Vo/R).
Quando T desliga, o diodo conduz, dando continuidade à corrente do indutor. A energia
armazenada em L é entregue ao capacitor e à carga. Enquanto o valor instantâneo da corrente
pelo indutor for maior do que a corrente da carga, a diferença carrega o capacitor. Quando a
corrente for menor, o capacitor se descarrega, suprindo a diferença a fim de manter constante a
corrente da carga (já que estamos supondo constante a tensão Vo). A tensão a ser suportada, tanto
pelo transistor quanto pelo diodo é igual à tensão de entrada, E.

iT io

L +
iD Ro
T
E D Vo

Io

Figura 1.1 Conversor abaixador de tensão

http://www.dsce.fee.unicamp.br/~antenor 1-1
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

Se a corrente pelo indutor não vai a zero durante a condução do diodo, diz-se que o
circuito opera no modo contínuo. Caso contrário tem-se o modo descontínuo. Via de regra
prefere-se operar no modo contínuo devido a haver, neste caso, uma relação bem determinada
entre a largura de pulso e a tensão média de saída. A figura 1.2 mostra as formas de onda típicas
de ambos os modos de operação.

Condução contínua Condução descontínua

tT tT t2 tx
Δ I Io i
o Io

i
D

i
T
E E
Vo v
D Vo
0 τ
0 τ
Figura 1.2 Formas de onda típicas nos modos de condução contínua e descontínua

1.2.1 Modo de condução contínua (MCC)


A obtenção da relação entrada/saída pode ser feita a partir do comportamento do elemento
que transfere energia da entrada para a saída. Sabe-se que a tensão média sobre uma indutância
ideal, em regime, é nula,como mostrado na figura 1.3.

A1 = A 2
(1.1)
V1 ⋅ t 1 = V2 ⋅(τ − t 1)

vL
V1
A1
t1 τ
A2

V2

Figura 1.3 Tensão sobre uma indutância em regime.

http://www.dsce.fee.unicamp.br/~antenor 1-2
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

No caso do conversor abaixador, quanto T conduz, vL=E-Vo, e quando D conduz, vL=-Vo

(E − Vo)⋅ t T = Vo ⋅(τ − t T )
Vo t T (1.2)
= ≡δ
E τ

1.2.2 Modo de condução descontínua (MCD)


A corrente do indutor será descontínua quando seu valor médio for inferior à metade de
seu valor de pico (Io<ΔIo/2). A condição limite é dada por:

Δi o (E − Vo)⋅ t T (E − Vo)⋅δ ⋅ τ
Io = = = (1.3)
2 2⋅L 2⋅L

Com a corrente sendo nula durante o intervalo tx, tem-se:

(E − Vo)⋅ t T = Vo ⋅(τ − t T − t x ) (1.4)

Vo δ
= (1.5)
E t
1− x τ

Escrevendo em termos de variáveis conhecidas, tem-se:

i o max ⋅ δ
Ii = (corrente média de entrada) (1.6)
2

(E − Vo)⋅ t T
i o max = (1.7)
L

Supondo a potência de entrada igual à potência de saída, chega-se a:

Vo Ii i o max ⋅ δ ( E − Vo) ⋅ δ 2 ⋅ τ
= = = (1.8)
E Io 2 ⋅ Io 2 ⋅ Io ⋅ L

Vo 2 ⋅ L ⋅ Ii
= 1− (1.9)
E E ⋅ τ ⋅ δ2

E Vo E ⋅ τ ⋅ δ2
Vo = ==> = (1.10)
2 ⋅ L ⋅ Io E 2 ⋅ L ⋅ Io + E ⋅ τ ⋅ δ 2
1+
E ⋅ τ ⋅ δ2

Definindo o parâmetro K, que se relaciona com a descontinuidade, como sendo:

L ⋅ Io
K= (1.11)
E⋅τ

http://www.dsce.fee.unicamp.br/~antenor 1-3
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

A relação saída/entrada pode ser reescrita como:

Vo δ2
= 2 (1.12)
E δ +2⋅K

O ciclo de trabalho crítico, no qual há a passagem do modo de condução contínuo para o


descontínuo é dado por:

1± 1− 8 ⋅ K
δ crit = (1.13)
2

A figura 1.4 mostra a característica estática do conversor para diferentes valores de K. Na


figura 1.5 tem-se a variação da tensão de saída com a corrente de carga. Note-se que a condução
descontínua tende a ocorrer para pequenos valores de Io, levando à exigência da garantia de um
consumo mínimo. Existe um limite para Io acima do qual a condução é sempre contínua e a
tensão de saída não é alterada pela corrente, ou seja, tem-se uma boa regulação, mesmo em malha
aberta. Este equacionamento e as respectivas curvas consideram que a carga tem um
funcionamento de consumo de corrente constante. Caso a carga tenha um comportamento diverso
(impedância constante ou potência constante), deve-se refazer este equacionamento.
1
Cond. descontínua

0.75
K=.1
Vo/E K=.01 K=.05
0.5

0.25

Cond. contínua
0
0 0.2 0.4 0.6 0.8 1
δ
Figura 1.4 Característica de controle do conversor abaixador de tensão nos modos contínuo e
descontínuo.
1
Cond. contínua
δ=0,8
0.8

δ=0,6
0.6
Vo/E δ=0,4
Cond. descontínua
0.4

δ=0,2
0.2

0
0
E.τ
Io 8L
Figura 1.5 Característica de saída do conversor abaixador de tensão nos modos contínuo e
descontínuo.

http://www.dsce.fee.unicamp.br/~antenor 1-4
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

1.2.3 Dimensionamento de L e de C
Da condição limite entre o modo contínuo e o descontínuo (ΔI=2.Iomin) , tem-se:

( E − Vo) ⋅ τ ⋅ δ
I o min = (1.14)
2⋅L

Se se deseja operar sempre no modo contínuo deve-se ter:

E ⋅ (1 − δ ) ⋅ δ ⋅ τ
L min = (1.15)
2 ⋅ Io min

Quanto ao capacitor de saída, ele pode ser definido a partir da variação da tensão
admitida, lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na carga,
suposta constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando
a uma variação de tensão ΔVo.

1 ⎡ t T τ − t T ⎤ ΔI τ ⋅ ΔI Δ I Io i
ΔQ = ⋅ + ⋅ = (1.16) o
2 ⎢⎣ 2 2 ⎥⎦ 2 8
tT τ
A variação da corrente é:

(E − Vo)⋅ t T E ⋅ δ ⋅ τ ⋅(1 − δ)
ΔIo = = (1.17)
L L

Observe que ΔVo não depende da corrente. Substituindo (1.17) em (1.16) tem-se:

ΔQ τ 2 ⋅ E ⋅ δ ⋅(1 − δ)
ΔVo = = (1.18)
Co 8 ⋅ L ⋅ Co

Logo,

Vo ⋅(1 − δ)⋅ τ 2
Co = (1.19)
8 ⋅ L ⋅ ΔVo

1.3 Conversor elevador de tensão (step-up ou boost): Vo>E

Quando T é ligado, a tensão E é aplicada ao indutor. O diodo fica reversamente polarizado


(pois Vo>E). Acumula-se energia em L, a qual será enviada ao capacitor e à carga quando T
desligar. A figura 1.6 mostra esta topologia. A corrente de saída, Io, é sempre descontínua,
enquanto Ii (corrente de entrada) pode ser contínua ou descontínua. Tanto o diodo quanto o
transistor devem suportar uma tensão igual à tensão de saída, Vo.
Também neste caso tem-se a operação no modo contínuo ou no descontínuo,
considerando a corrente pelo indutor. As formas de onda são mostradas na figura 1.7.

http://www.dsce.fee.unicamp.br/~antenor 1-5
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

L io D
ii iT +
Ro
E T vT Co Vo

Figura 1.6 Conversor elevador de tensão

1.3.1 Modo de condução contínua


Quando T conduz: vL=E (durante tT)
Quando D conduz: vL=-(Vo-E) (durante τ-tT)

E ⋅ t T (Vo − E)⋅(τ − t T )
ΔIi = = (1.20)
L L

E
Vo = (1.21)
1− δ

Embora, teoricamente, quando o ciclo de trabalho tende à unidade a tensão de saída tenda
para infinito, na prática, os elementos parasitas e não ideais do circuito (como as resistências do
indutor e da fonte) impedem o crescimento da tensão acima de um certo limite, no qual as perdas
nestes elementos resistivos se tornam maiores do que a energia transferida pelo indutor para a
saída.

Condução contínua Condução descontínua


tT tT t2 tx
ΔI Ii
ii
Ii

Io i D Io

iT

Vo Vo
v E
E T

0 τ τ
0
Figura 1.7 Formas de onda típicas de conversor boost com entrada CC

http://www.dsce.fee.unicamp.br/~antenor 1-6
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

1.3.2 Modo de condução descontínua


Quando T conduz: vL = E, (durante tT)
Quando D conduz: vL = -(Vo-E), durante (τ-tT-tx)

1 − tx τ
Vo = E ⋅ (1.22)
1 − δ − tx τ

Escrevendo em termos de variáveis conhecidas, tem-se:

E2 ⋅ τ ⋅ δ2
Vo = E + (1.23)
2 ⋅ L ⋅ Io

A relação saída/entrada pode ser reescrita como:

Vo δ2
= 1+ (1.24)
E 2⋅K

O ciclo de trabalho crítico, no qual há a passagem do modo de condução contínuo para o


descontínuo é dado por:

1± 1− 8 ⋅ K
δ crit = (1.25)
2

A figura 1.8 mostra a característica estática do conversor para diferentes valores de K. Na


figura 1.9 tem-se a variação da tensão de saída com a corrente de carga. Note-se que a condução
descontínua tende a ocorrer para pequenos valores de Io, levando à exigência da garantia de um
consumo mínimo. Existe um limite para Io acima do qual a condução é sempre contínua e a
tensão de saída não é alterada pela corrente. Este equacionamento e as respectivas curvas
consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a carga
tenha um comportamento diverso (impedância constante ou potência constante), deve-se refazer
este equacionamento.
50

K=.01
40

30
Vo/E
cond. descontínua K=.02
20

10 K=.05

0
0 0.2 0.4 0.6 0.8

δ
Figura 1.8 Característica estática do conversor elevador de tensão nos modos de condução
contínua e descontínua, para diferentes valores de K.

http://www.dsce.fee.unicamp.br/~antenor 1-7
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

10

cond. contínua
6
δ=.8
Vo/E cond.
4 descontínua
δ=.6
2 δ=.4
δ=.2
0
0 0.04 0.08 0.12 0.16 0.2

Io E.τ
8.L
Figura 1.9 Característica de saída do conversor elevador de tensão,
normalizada em relação a (Eτ/L)

1.3.3 Dimensionamento de L e de C
O limiar para a condução descontínua é dado por:

ΔIi E ⋅ t T Vo ⋅(1 − δ)⋅δ ⋅ τ


Ii = = = (1.26)
2 2⋅L 2⋅L

ΔIi ⋅(τ − t T ) E ⋅ δ ⋅(1 − δ)⋅ τ


Io = = (1.27)
2⋅τ 2⋅L

E ⋅ δ ⋅(1 − δ)⋅ τ
L min = (1.28)
2 ⋅ Io(min)

Para o cálculo do capacitor deve-se considerar a forma de onda da corrente de saída.


Admitindo-se a hipótese que o valor mínimo instantâneo atingido por esta corrente é maior que a
corrente média de saída, Io, o capacitor se carrega durante a condução do diodo e fornece toda a
corrente de saída durante a condução do transistor.

Io(max)⋅δ ⋅ τ
Co = (1.29)
ΔVo

1.4 Conversor abaixador-elevador de tensão (buck-boost)

Neste conversor, a tensão de saída tem polaridade oposta à da tensão de entrada. A figura
1.10 mostra o circuito.
Quando T é ligado, transfere-se energia da fonte para o indutor. O diodo não conduz e o
capacitor alimenta a carga. Quando T desliga, a continuidade da corrente do indutor se faz pela
condução do diodo. A energia armazenada em L é entregue ao capacitor e à carga.
Tanto a corrente de entrada quanto a de saída são descontínuas. A tensão a ser suportada
pelo diodo e pelo transistor é a soma das tensões de entrada e de saída, Vo+E. A figura 1.11
mostra as formas de onda nos modos de condução contínua e descontínua (no indutor).

http://www.dsce.fee.unicamp.br/~antenor 1-8
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

vT
D
iT iD
T
E L Co Ro Vo

iL +

Figura 1.10 Conversor abaixador-elevador de tensão

1.4.1 Modo de condução contínua


Quando T conduz: vL=E, (durante tT)
Quando D conduz: vL=-Vo, (durante τ-tT)

E ⋅ t T Vo ⋅ (τ − t T )
= (1.30)
L L

E ⋅δ
Vo = (1.31)
1− δ

Condução contínua Condução descontínua

tT tT t2 tx
ΔI iL

Io i D Io

iT

E+Vo E+Vo
vT
E E

0 τ
0 τ
(a) (b)
Figura 1.11 Formas de onda do conversor abaixador-elevador de tensão operando em condução
contínua (a) e descontínua (b).

1.4.2 Modo de condução descontínua


Quando T conduz: vL = E, (durante tT)
Quando D conduz: vL = -Vo, durante (τ-tT-tx)

http://www.dsce.fee.unicamp.br/~antenor 1-9
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

E ⋅δ
Vo = (1.32)
1 − δ − tx τ

Escrevendo em termos de variáveis conhecidas, e sabendo que a corrente máxima de


entrada ocorre ao final do intervalo de condução do transistor:

E ⋅ tT
Ii max = (1.33)
L

Seu valor médio é:

Ii max ⋅ t T
Ii = (1.34)
2⋅τ

Do balanço de potência tem-se:

Io ⋅ Vo
Ii = (1.35)
E

O que permite escrever:

E2 ⋅ τ ⋅ δ2
Vo = (1.36)
2 ⋅ L ⋅ Io

Uma interessante característica do conversor abaixador-elevador quando operando no


modo descontínuo é que ele funciona como uma fonte de potência constante.

E2 ⋅ τ ⋅ δ2
Po = (1.37)
2⋅L

A relação saída/entrada pode ser reescrita como:

Vo δ2
= (1.38)
E 2⋅K

O ciclo de trabalho crítico, no qual há a passagem do modo de condução contínuo para o


descontínuo é dado por:

1± 1− 8 ⋅ K
δ crit = (1.39)
2

A figura 1.12 mostra a característica estática do conversor para diferentes valores de K.

http://www.dsce.fee.unicamp.br/~antenor 1-10
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

50

40 K=.01
cond. descontínua
30

Vo/E
20 K=.02

10 K=.05

0
0 0.2 0.4 0.6 0.8
δ
Figura 1.12 Característica estática do conversor abaixador-elevador de tensão nos modos de
condução contínua e descontínua, para diferentes valores de K.

Na figura 1.13 tem-se a variação da tensão de saída com a corrente de carga. Note-se que
a condução descontínua tende a ocorrer para pequenos valores de Io, levando à exigência da
garantia de um consumo mínimo. Existe um limite para Io acima do qual a condução é sempre
contínua e a tensão de saída não é alterada pela corrente. Este equacionamento e as respectivas
curvas consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a
carga tenha um comportamento diverso (impedância constante ou potência constante), deve-se
refazer este equacionamento.
10

Vo/E cond. contínua


4 δ=.8

cond.
2
descontínua δ=.6
δ=.4
0 δ=.2
0 0.04 0.08 0.12 0.16 0.2

Io E. τ
8.L
Figura 1.13 Característica de saída do conversor abaixador-elevador de tensão, normalizada em
relação a (E.τ/L).

1.4.3 Cálculo de L e de C
O limiar entre as situações de condução contínua e descontínua é dado por:

ΔI L ⋅ (τ − t T ) Vo ⋅ (τ − t T ) ⋅ (1 − δ) Vo ⋅ τ ⋅ (1 − δ) 2
Io = = = (1.40)
2⋅τ 2⋅L 2⋅L

E ⋅ τ ⋅ δ ⋅(1 − δ)
L min = (1.41)
2 ⋅ Io(min)

http://www.dsce.fee.unicamp.br/~antenor 1-11
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

Quanto ao capacitor, como a forma de onda da corrente de saída é a mesma do conversor


elevador de tensão, o cálculo também segue a expressão:

Io(max)⋅ τ ⋅ δ
Co = (1.42)
ΔVo

1.5 Conversor Cuk

Diferentemente dos conversores anteriores, no conversor Cuk, cuja topologia é mostrada


na figura 1.14, a transferência de energia da fonte para a carga é feita por meio de um capacitor,
o que torna necessário o uso de um componente que suporte correntes relativamente elevadas.
Como vantagem, existe o fato de que tanto a corrente de entrada quanto a de saída podem
ser contínuas, devido à presença dos indutores. Além disso, ambos indutores estão sujeitos ao
mesmo valor instantâneo de tensão, de modo que é possível construí-los num mesmo núcleo. Este
eventual acoplamento magnético permite, com projeto adequado, eliminar a ondulação de
corrente em um dos enrolamentos. Os interruptores devem suportar a soma das tensões de entrada
e saída.
A tensão de saída apresenta-se com polaridade invertida em relação à tensão de entrada.
I L1 V I L2
+ C1 -

L1 C1 L2 Ro

E Co Vo
S D

Figura 1.14 Conversor Cuk

Em regime, como as tensões médias sobre os indutores são nulas, tem-se: VC1=E+Vo.
Esta é a tensão a ser suportada pelo diodo e pelo transistor.
Com o transistor desligado, iL1 e iL2 fluem pelo diodo. C1 se carrega, recebendo energia de
L1. A energia armazenada em L2 alimenta a carga.
Quando o transistor é ligado, D desliga e iL1 e iL2 fluem por T. Como VC1>Vo, C1 se
descarrega, transferindo energia para L2 e para a saída. L1 acumula energia retirada da fonte.
A figura 1.15 mostra as formas de onda de corrente nos modos de condução contínua e
descontínua. Note-se que no modo descontínuo a corrente pelos indutores não se anula, mas sim
ocorre uma inversão em uma das correntes, que irá se igualar à outra. Na verdade, a
descontinuidade é caracterizada pelo anulamento da corrente pelo diodo, fato que ocorre também
nas outras topologias já estudadas.

http://www.dsce.fee.unicamp.br/~antenor 1-12
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

Condução contínua Condução descontínua


i L1 i L1
I1
Ix

i L2 i L2

I2

vC1 -Ix
tT t2 tx
V1
τ

tT

Figura 1.15. Formas de onda do conversor Cuk em condução contínua e descontínua

Assumindo que iL1 e iL2 são constantes, e como a corrente média por um capacitor é nula
(em regime), tem-se:

I L2 ⋅ t T = I L1 ⋅(τ − t T ) (1.43)

I L1 ⋅ E = I L2 ⋅ Vo

E ⋅δ
Vo = (1.44)
1− δ

Uma vez que a característica estática do conversor Cuk é idêntica à do conversor


abaixador-elevador de tensão, as mesmas curvas características apresentadas anteriormente são
válidas também para esta topologia. A única alteração é que a indutância presente na expressão
do parâmetro de descontinuidade K é dada pela associação em paralelo dos indutores L1 e L2.
A relação saída/entrada pode ser reescrita como:

Vo δ2
= (1.45)
E 2 ⋅ Ke

Definindo o parâmetro K, que se relaciona com a descontinuidade, como sendo:

L e ⋅ Io L1 ⋅ L 2
Ke = e Le =
E⋅τ L1 + L 2

O ciclo de trabalho crítico, no qual há a passagem do modo de condução contínuo para o


descontínuo é dado por:

1 ± 1 − 8 ⋅ Ke
δcrit =
2

http://www.dsce.fee.unicamp.br/~antenor 1-13
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

1.5.1 Dimensionamento de C1
C1 deve ser tal que não se descarregue totalmente durante a condução de T. Considerando
iL1 e iL2 constantes, a variação da tensão é linear. A figura 1.16 mostra a tensão no capacitor numa
situação crítica (ripple de 100%). Caso se deseje uma ondulação de tensão de 10%, basta utilizar
um capacitor 10 vezes maior do que o dado pela equação 1.48.

v
C1

2V
C1

V
C1

tT τ t
Figura 1.16. Tensão no capacitor intermediário numa situação crítica.

VC1 = E + Vo (1.46)

Na condição limite:

2 ⋅(E + Vo)
Io = I L2 = C1 ⋅ (1.47)
tT

Io(max)⋅δ ⋅(1 − δ)⋅ τ


C1 min = (1.48)
2⋅E

1.5.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variação de tensão seja desprezível, L1
deve ser tal que não permita que iL1 se anule. A figura 1.17 mostra a corrente por L1 numa
situação crítica.

L 1 ⋅ I L1 max
E= (1.49)
tT

I L1 max
Ii = I L1 = (1.50)
2

E+Vo
+ i
L1
L1
I
E L1max

t τ
T
Figura 1.17 Corrente por L1 em situação crítica.

http://www.dsce.fee.unicamp.br/~antenor 1-14
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

Quando T conduz:

E ⋅ tT
L1 = (1.51)
2 ⋅ Ii

E⋅τ⋅δ
L 1 min = (1.52)
2 ⋅ Io(min)

1.5.3 Cálculo de L2
Analogamente à análise anterior, obtém-se para L2:

E⋅δ⋅τ
L 2 min = (1.53)
2 ⋅ Io(min)

1.5.4 Cálculo de C (capacitor de saída)


Para uma corrente de saída contínua, o dimensionamento de C é idêntico ao realizado para
o conversor abaixador de tensão

E ⋅ δ ⋅ τ2
Co = (1.54)
8 ⋅ L 2 ⋅ ΔVo

1.6 Conversor SEPIC

O conversor SEPIC (Single Ended Primary Inductance Converter) é mostrado na figura


1.18. Possui uma característica de transferência do tipo abaixadora-elevadora de tensão.
Diferentemente do conversor Cuk, a corrente de saída é pulsada. Os interruptores ficam sujeitos a
uma tensão que é a soma das tensões de entrada e de saída e a transferência de energia da entrada
para a saída se faz via capacitor.
O funcionamento no modo descontínuo também é igual ao do conversor Cuk, ou seja, a
corrente pelo diodo de saída se anula, de modo que as correntes pelas indutâncias se tornam
iguais. A tensão a ser suportada pelo transistor e pelo diodo é igual a Vo+E.

+ E -
+
L1 C1 D
i L1 i L2
Vo
E L2 Co
T
Ro

Figura 1.18 Topologia do conversor SEPIC.

http://www.dsce.fee.unicamp.br/~antenor 1-15
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

1.7 Conversor Zeta

O conversor Zeta, cuja topologia está mostrada na figura 1.19, também possui uma
característica abaixadora-elevadora de tensão. Na verdade, a diferença entre este conversor, o
Cuk e o SEPIC é apenas a posição relativa dos componentes.
Aqui a corrente de entrada é descontínua e a de saída é continua. A transferência de
energia se faz via capacitor. A operação no modo descontínuo também se caracteriza pela
inversão do sentido da corrente por uma das indutâncias. A posição do interruptor permite uma
natural proteção contra sobre-correntes. A tensão a ser suportada pelo transistor e pelo diodo é
igual a Vo+E.

- Vo + i L2

T C1 L2
+
L1 D Co Vo
E

i L1 Ro

Figura 1.19 Topologia do conversor Zeta.

1.8 Consideração sobre a máxima tensão de saída no conversor elevador de tensão

Pelas funções indicadas anteriormente, tanto para o conversor elevador de tensão quanto
para o abaixador-elevador (e para o Cuk, SEPIC e Zeta), quando o ciclo de trabalho tende à
unidade, a tensão de saída tende a infinito. Nos circuitos reais, no entanto, isto não ocorre, uma
vez que as componentes resistivas presentes nos componentes, especialmente nas chaves, na
fonte de entrada e nos indutores, produzem perdas. Tais perdas, à medida que aumenta a tensão
de saída e, conseqüentemente, a corrente, tornam-se mais elevadas, reduzindo a eficiência do
conversor. As curvas de Vo x δ se alteram e passam a apresentar um ponto de máximo, o qual
depende das perdas do circuito.
A figura 1.20 mostra a curva da tensão de saída normalizada em função da largura do
pulso para o conversor elevador de tensão.
Se considerarmos as perdas relativas ao indutor e à fonte de entrada, podemos redesenhar
o circuito como mostrado na figura 1.21.
Para tal circuito, a tensão disponível para alimentação do conversor se torna (E-Vr),
podendo-se prosseguir a análise a partir desta nova tensão de entrada. A hipótese é que a
ondulação da corrente pelo indutor é desprezível, de modo a se poder supor Vr constante.
O objetivo é obter uma nova expressão para Vo, em função apenas do ciclo de trabalho e
das resistências de carga e de entrada. O resultado está mostrado na figura 1.22.

E − Vr
Vo = (1.55)
1− δ

Vr = R L ⋅ Ii
(1.56)
Vo = Ro ⋅ Io

Io = Ii ⋅(1 − δ) (1.57)

http://www.dsce.fee.unicamp.br/~antenor 1-16
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

R L ⋅ Io R L ⋅ Vo
Vr = = (1.58)
1− δ (1 − δ)⋅ Ro

R L ⋅ Vo
E−
(1 − δ)⋅ Ro E R L ⋅ Vo
Vo = = − (1.59)
1− δ 1 − δ Ro ⋅(1 − δ) 2

Vo 1− δ
= (1.60)
E R
(1 − δ) + L
2
Ro

40

Vo( d )
20

0 0.2 0.4 0.6 0.8


d
Figura 1.20 Característica estática de conversor elevador de tensão no modo contínuo.

Vr
Ii

RL L Io

E E-Vr Co +
Ro Vo

Figura 1.21 Conversor elevador de tensão considerando a resistência do indutor.

Vo( d )
2

0
0 0.2 0.4 0.6 0.8 1
d

Figura 1.22. Característica estática de conversor elevador de tensão, no modo contínuo,


considerando as perdas devido ao indutor.

http://www.dsce.fee.unicamp.br/~antenor 1-17
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

1.9 Exercícios

1. Para o conversor abaixador-elevador de tensão, em condução contínua, obtenha uma


expressão para a relação Vo/E considerando as perdas devido à resistência do indutor.

2. Para um conversor Cuk, considere os seguintes valores: E=48V, Vo=36V, Ro=9Ω,


fchav=64kHz, L1=10mH, L2=1mH, Co=100uF; rendimento de 100%.
a) Determine se o conversor está operando no MCC ou no MCD.
b) Calcule o ciclo de trabalho no ponto de operação.
c) Determine o valor do capacitor intermediário (C1), de modo que a ondulação de tensão sobre
ele seja de 0,5V (pico a pico).
d) Determine o valor da corrente média de entrada e a sua ondulação (pico-a-pico).

3. Considere o circuito mostrado ao lado, supondo que


C1
a tensão de entrada (E) está aplicada entre os pontos A B
A (positivo) e B. A tensão de saída, Vo, está entre os L1 L2
pontos C (positivo) e B. Considere os seguintes I1 I2
dados: E=300V, δ=0,5, Ro=100Ω.

a) Determine a característica estática entre a tensão de


saída e a tensão de entrada, supondo funcionamento
Io
no MCC, em função do ciclo de trabalho. Indique as C
suposições necessárias.

b) Determine as seguintes grandezas: Tensão de saída; potência de entrada; correntes médias nos
indutores L1 e L2. Suponha o capacitor de saída grande o suficiente para que Vo seja
praticamente constante.

4. Para o conversor cc-cc mostrado no circuito ao lado,


a) identifique, por inspeção, a polaridade da tensão de saída e a Ro
Vo
tensão média que há sobre o capacitor C1.
b) Determine a característica estática entre a tensão de saída e a
tensão de entrada, supondo funcionamento no MCC, em
função do ciclo de trabalho. Indique as suposições necessárias. L1
Comente sobre as eventuais restrições sobre o ciclo de D
trabalho para que seja possível o funcionamento desta
topologia.
E
c) Considere os seguintes dados: E=10V, δ=0,75, Ro=10Ω. C1
Determine as seguintes grandezas: Tensão de saída; potência S L2
de entrada; correntes médias de entrada (na fonte), de saída (no
diodo), em L1 e em L2. Suponha o capacitor de saída grande o
suficiente para que Vo seja praticamente constante.

5. Para um conversor elevador de tensão (boost), considere os seguintes valores: E=100V,


Ro=200Ω, fchav=10 kHz, L=1 mH, Co=47 uF; δ=0,5; eficiência de 100%.
e) Determine se o conversor está operando no MCC ou no MCD.
f) Calcule a tensão média de saída;
g) Determine o valor da ondulação da corrente pelo indutor (pico-a-pico);
h) Determine o intervalo em que não há corrente no circuito (tx).

http://www.dsce.fee.unicamp.br/~antenor 1-18
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio

6. O circuito abaixo representa uma fonte chaveada do tipo abaixadora de tensão. O transistor é
comandado por um pulso quadrado com largura 50%, em 25 kHz. Deseja-se obter 10 V na saída,
com um ripple de tensão de 1%. A corrente nominal de saída é de 5 A. Os pulsos de comando do
transistor devem variar entre 0 e 10V, com tempos de subida e de descida de 100ns.
a) Calcule a mínima indutância para operar no MCC com uma corrente de saída de 1 A.
b) Calcule o capacitor de filtro para o ripple de tensão indicado.
c) Simule o circuito, pelo menos por 5ms, partindo de condições iniciais nulas tanto no
indutor quanto no capacitor, e verifique se os valores teóricos correspondem aos simulados.
Explique eventuais discrepâncias.
d) Calcule o valor da tensão de saída, caso se opere no MCD com corrente média de saída de
0,5 A.
e) Simule o circuito no MCD, partindo de condições iniciais nulas tanto no indutor quanto no
capacitor, e verifique se os valores teóricos correspondem aos simulados. Explique
eventuais discrepâncias.

7. Demonstre que o valor da capacitância de saída de um conversor buck-boost, operando no


I ⋅τ ⎛ K ⎞
MCD, é dado por: Co = o ⋅ ⎜1 − ⎟ .
ΔVo ⎝ δ⎠

http://www.dsce.fee.unicamp.br/~antenor 1-19