1.- Introduccin.

Hemos visto que en la lgica combinacional las salidas estn determinadas slo
por los estados existentes en las entradas. En la lgica secuencial sin embargo,
las salidas estn determinadas no slo por las entradas sino tambin por la
secuencia de entradas que condujeron al estado existente, las que precedieron.
En otras palabras el circuito posee memoria.

La Figura 3-1 muestra un sistema secuencial general, la salida en cualquier

momento est determinada por las entradas presentes y por la informacin
almacenada en los elementos de memoria. La informacin almacenada en la
memoria determina el estado del circuito.

La mayora de los sistemas digitales requieren la funcin de almacenamiento,

cuyo objetivo es mantener los datos binarios durante un periodo de tiempo.
Algunos dispositivos de almacenamiento se usan para almacenamiento temporal y
otros para almacenamiento permanente y pueden memorizar un bit o un grupo de
bits.

Algunos tipos comunes de dispositivos de almacenamiento son: flip-flops,

registros, memorias semiconductoras, discos magnticos, cintas magnticas y
discos pticos. En este captulo estudiaremos los circuitos biestables (flip-flops,
latches y registros) y el tema 5 describiremos los tipos de memorias
semiconductoras.
El flip-flop1 es un circuito lgico biestable, es decir posee dos estados estables,
denominados SET (1 o activacin) y RESET (0 o desactivacin), en los cuales
se puede mantener indefinidamente, lo que permite el almacenamiento de un bit.
Los flip-flops se implementan con puertas lgicas y son los bloques bsicos de
construccin de contadores, registros y otros circuitos de control secuencial.
Tambin se emplean en ciertos tipos de memorias.

Un registro se forma combinando varios flip-flops de manera que se puedan

almacenar grupos de bits. Por ejemplo un registro de 8 bits se construye a partir
de 8 flip-flops. Adems de almacenar bits los registros se pueden emplear para
desplazar los bits de una posicin a otra dentro del propio registro o fuera del
mismo. Estos dispositivos reciben el nombre de registros de desplazamiento y los
veremos en secciones posteriores.

Los circuitos secuenciales se pueden dividir en sncronos y asncronos.

Sncronos: las entradas, salidas y los estados internos se muestrean en

instantes de tiempo definidos que son controlados por una seal de reloj.

Asncronos: los circuitos responden a cambios en las entradas que se

pueden producir en cualquier momento.

Contadores Asincronos
Los contadores asncronos, tambin conocidos como contadores de ondulacin,
son el tipo ms simple, que requieren menos componentes y menos circuitera que
contadores sncronos. Los contadores asncronos son ms fciles de construir que
sus contrapartes sncronas, pero la ausencia de un reloj interno tambin presenta
varias desventajas importantes. Los flip-flops en un contador asncrono cambia los
estados en diferentes momentos, por lo que los retrasos en el cambio de un
estado a otro, conocidos como retardos de propagacin, se suman para crear un
retardo global. Mientras ms flip-flops contenga un contador asncrono, mayor
ser el retardo global.

El termino asncrono indica que los eventos no poseen una relacin temporal fija
entre ellos y que no necesariamente ocurren en el mismo instante de tiempo. Esto
indica que en un contador asncrono los Flip-Flops no comparten la misma seal
de reloj
Cmo funcionan los contadores asncronos

Un contador asncrono es el que sus flip flop son activados secuencialmente uno
detrs de otro. Para disear un contador binario que contar del 000 al 111
necesitaramos tres flip flop J-K colocados como en el esquema, salida sin negar a
la entrada de CLK del siguiente.

Utilizando esta forma de conexin podemos ir ampliando el nmero de bits lo que

queramos, una consideracin que hay que tener en cuenta, es que hay un tiempo
de propagacin entre flip flop y si el contador contiene muchos tendremos que
considerar si desde que damos el impulso de CLK al primero y recibimos el
cambio de estado en el ltimo nos puede afectar en el circuito que estemos
construyendo. En aplicaciones que el CLK funcione a mas de 10MHZ no es
aconsejable su uso.

Si montamos el circuito en un protoboard tenemos que tener cuidado con la

alimentacin del circuito 74LS76 ya que no se alimenta como el resto de su
familia, el pin de +5V es el 5 y el de GND es el 13.

Contador asncrono de 3 bits

Cada impulso de reloj va incrementando y cambiando las salidas de los flip flop,
en este cronograma de seales se puede ver como evolucionan las seales en el
tiempo. El cambio de estado se produce en los flancos de bajada de la seal.

Si quisiramos que el contador contara de manera descendente las entradas de

CLK (Cp) las conectariamos a la salida Q negada.
 Diagrama de tiempos de las seales del contador

En la familia TTL tenemos circuitos como el 7493 que ya tiene integrado en el

mismo encapsulado cuatro biestables que forman un contador binario de 4 bits.
Tambin tenemos los contadores sncronos que pueden trabajar a mas velocidad y
se basan en que la seal de reloj llega a todos los biestables a la vez

Consideraciones

Por lo general, los contadores asncronos son menos tiles que los sincrnicos en
los sistemas complejos de alta frecuencia. Algunos circuitos integrados reaccionan
ms rpido que otros, por lo que si un evento externo se produce cerca de una
transicin entre estados, cuando algunos, sino no todos, los circuitos integrados
han cambiado de estado, puede introducir errores en el contador. Tales errores
son difciles de predecir debido a la diferencia del tiempo variable aleatorio entre
los eventos. Por otra parte, los retardos de propagacin pueden hacer que sea
difcil de detectar, o decodificar, el estado de salida de un circuito de contador
asncrono de forma electrnica.
Contador Asncrono Binario de 2 bits

Para obtener un contador asncrono, se debe usar 2 Flip-Flops J-K flanco de

bajada. Se debe conectar de la misma forma que un divisor de frecuencia.
Entonces se debe conectar la seal de reloj a la entrada de reloj del primer Flip-
Flop cuya salida se considera Q0. Esta salida entonces ser el reloj del siguiente
Flip-Flop cuya salida se denominara Q1. Las entradas J y K deben estar en 1
lgico. La siguiente figura muestra la implementacin del contador y los
oscilogramas que dan como resultado de su funcionamiento.

En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y en cada flanco de bajada de Q0 bascula Q1. Analizando los valores
de Q0 y Q1 en cada periodo de reloj, se nota que las salidas Q0 y Q1 forman
estados que se pueden representar en una tabla denominada tabla de secuencia.
El la figura anterior, se muestra que en cada basculacin existe un tiempo de
retardo de propagacin que equivale a 30 nseg que es el tiempo de retardo de un
Flip-Flop J-K.

CLK Q1 Q0
0 0

0 1

1 0

1 1
Contador Asncrono Binario de 4 bits
Para obtener un contador asncrono de 4 bits, se debe usar 4 Flip-Flops J-K flanco
de bajada. La implementacin es igual que la anterior. La siguiente figura muestra
la implementacin del contador y los oscilogramas que dan como resultado de su
funcionamiento.

En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y encada flanco de bajada de Q0 bascula Q1 y sucesivamente.
Analizando los valores de Q 0, Q1, Q2 y Q3 en cada periodo de reloj, se nota que las
salidas Q0, Q1, Q2 y Q3 forman estados que se pueden representar en una tabla de
secuencia.

CLK Q3 Q2 Q1 Q0
0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1
 1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

Contador Asncrono BCD

Para obtener un contador asncrono BCD, se debe usar 4 Flip-Flops J-K flanco de
bajada. La implementacin es igual que la anterior. Sin embargo requiere un
elemento adicional. La cuenta debe hacerse hasta el estado 1001 2 lo cual indica
que no se desea la presencia del estado 1010 2. La solucin es enviar una
activacin del Clear cuando se presente este estado, de esta forma el estado
siguiente del 10012 seria el 00002.

Para obtener estos resultados es necesario encontrar una expresin Booleana que
permita obtener los resultados deseados. Para el diseo se debe partir de la tabla
de secuencia del contador considerando el valor del CLR.

Q3 Q2 Q1 Q0 CLR
0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1
 1 0 0 0 1

1 0 0 1 1

1 0 1 0 0

Para obtener la expresin del CLR se puede hacer un mapa de Karnaugh.

La siguiente figura muestra la implementacin del contador y los oscilogramas que

dan como resultado de su funcionamiento.
En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y en cada flanco de bajada de Q 0 bascula Q1 y sucesivamente. Sin
embargo, en el momento es que la combinacin de las salidas dan el estado
10102 hay un clear asncrono a todos los Flip-Flops regresando rpidamente la
seal de clear a nivel alto. Este pequeo impulso que se presenta en la lnea de
clear se denomina glitch, ya que se considera un impulso no deseado. Sin
embargo, esta es la nica forma de implementar contadores de modulo diferente
de 2n con un contador asncrono. En la salida Q1 tambin se presenta un glitch, en
el instante en que el contador tiene el valor 1010 2.

Contador Asncrono Binario de 4 bits

descendente
Para obtener un contador asncrono de 4 bits descendente, se debe usar 4 Flip-
Flops J-K flanco de subida. En este caso, la salida Q de un Flip-Flop, se convierte
en el reloj del siguiente Flip-Flop. La implementacin es exactamente igual al
contador asncrono binario de 4 bits, cambiando el flanco del reloj.

Otra forma de hacer la implementacin, es usar Flip-Flops flanco de bajada, pero

conectando la salida Q negado de un Flip-Flop al reloj del siguiente Flip-Flop. Esta
segunda opcin, suele ser mas conveniente debido a que en el mercado se
encuentra con mayor frecuencia Flip-Flops flanco de bajada.

La siguiente figura muestra la implementacin del contador y los oscilogramas que

dan como resultado de su funcionamiento.
En los oscilogramas, se puede apreciar que en cada flanco de bajada del reloj,
bascula Q0 y encada flanco de subida de Q 0 bascula Q1 y sucesivamente.
Analizando los valores de Q 0, Q1, Q2 y Q3 en cada periodo de reloj, se nota que las
salidas Q0, Q1, Q2 y Q3 forman estados que se pueden representar en una tabla de
secuencia.

CLK Q3 Q2 Q1 Q0
0 0 0 0

1 1 1 1

1 1 1 0

1 1 0 1

1 1 0 0

1 0 1 1

1 0 1 0

1 0 0 1

1 0 0 0

0 1 1 1

0 1 1 0

0 1 0 1

0 1 0 0

0 0 1 1

0 0 1 0
 0 0 0 1

Contador Asncrono Binario de 4 bits ascendente

/ descendente
Para obtener un contador asncrono de 4 bits ascendente descendente, se debe
usar 4 Flip-Flops J-K flanco de bajada. Para este contador, es necesario tener una
entrada adicional que permita seleccionar la cuenta ascendente o descendente.
Por medio de esta entrada, se desea seleccionar Q o Q negado para que se
aplique al reloj del siguiente Flip-Flop. Entonces, considerando que cuando esta
entrada se encuentre en 0 lgico, el contador cuente ascendente y cuando se
encuentre en 1 lgico el contador cuenta descendente, se plantea el siguiente
diseo.

AD Qn CLK
0 0 0

0 1 1

1 0 1

1 1 0

La tabla anterior plantea que cuando la entrada AD sea 0, el contador cuenta

ascendente y para ello se debe aplicar al reloj del siguiente Flip-Flop la lnea Q.
Pero cuando la entrada AD sea 1, el contador cuenta descendente y para ello se
debe aplicar al reloj del siguiente Flip-Flop la lnea Q negado.

Entonces se obtiene la siguiente expresin Booleana.

Con base en el resultado anterior, se puede concluir que al reloj del siguiente Flip-
Flop, se debe aplicar una XOR entre la entrada AD y la salida Q. Esto se debe
aplicar para los Flip-Flops 1, 2 y 3, debido a que el reloj del Flip-Flop 0 se
encuentra conectado a la salida del temporizador.

La siguiente figura muestra la implementacin del contador y los oscilogramas que

dan como resultado de su funcionamiento.
En los oscilogramas, se puede apreciar que mientras la entrada AD se encuentra
en 1 lgico, el contador cuenta de forma descendente. En el momento en que la
entrada es 0 lgico, el contador para a contar ascendente. Analizando los valores
de Q0, Q1, Q2 y Q3 en cada periodo de reloj y con base en la entrada AD, se nota
que las salidas Q0, Q1, Q2 y Q3 forman estados que se pueden representar en una
tabla de secuencia.

CLK AD Q3 Q2 Q1 Q0
1 0 0 0 0

1 1 1 1 1

1 1 1 1 0

1 1 1 0 1

1 1 1 0 0

1 1 0 1 1

1 1 0 1 0

1 1 0 0 1

1 1 0 0 0

1 0 1 1 1

1 0 1 1 0

1 0 1 0 1

1 0 1 0 0
 1 0 0 1 1

1 0 0 1 0

1 0 0 0 1

0 0 0 0 0

0 0 0 0 1

0 0 0 1 0

0 0 0 1 1

0 0 1 0 0

0 0 1 0 1

0 0 1 1 0

0 0 1 1 1

0 1 0 0 0

0 1 0 0 1

0 1 0 1 0

0 1 0 1 1

0 1 1 0 0

0 1 1 0 1

0 1 1 1 0

0 1 1 1 1