UNIVERSIDAD NACIONAL DE INGENIERA

Facultad de Ingeniera Elctrica y Electrnica FIEE

Laboratorio de Sistemas Digitales I
2016-II

EXPERIENCIA N 02:
SIMPLIFICACION E IMPLEMENTACION
DE FUNCIONES Y CONVERSION DE
CODIGOS
INTRODUCCIN
El siguiente Informe Previo muestra bsicamente aplicar el algebra de boole , los cuales buscan
la simplificacion e implementacion de funciones y conversion de codigos que es un elemento
lgico que traduce una palabra de "n" bits a otra de "m" bits las cuales se refieren al mismo valor
decimal en general la utilizacin de las funciones y codigo nos servir como base para el
desarrollo del curso.

I. OBJETIVO
El laboratorio de acuerdo a sus experimentos tiene como finalidad:
Implantar funciones booleanas utilizando diversas puertas logicas
Comprobar la validez de los metodos: algebraico y grafico, para la simplificacion de funciones
logicas.
Implementar circuitos combinacionales utilizando las compuertas indicadas en cada caso

II. TEORA
A. CIRCUITOS INTEGRADOS

Un circuito integrado (CI), tambin conocido como chip o microchip, es una estructura de
pequeas dimensiones de material semiconductor, de algunos milmetros cuadrados de rea, sobre
la que se fabrica circuitos electrnicos que est protegida dentro de un encapsulado de plstico
o cermica.

B. ALGEBRA DE BOOLE

El lgebra de Boole difiere de manera importante del algebra ordinaria en que las constantes y
variables booleanas solo pueden tomar 2 valores posibles 0 o 1. Una variable booleana es una
cantidad que puede en diferentes ocasiones, ser igual a 0 o 1.las variables booleanas se
emplean con frecuencia para representar el nivel de voltaje presente en un alambre o en los
terminales de entrada y salida de un circuito.
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

C. SIMPLIFICACIN DE FUNCIONES Y COMPUERTAS LGICAS

El lgebra booleana, puede definirse con un conjunto de elementos, un conjunto de operadores y

un nmero de axiomas no probados o postulados. A continuacin se presentan los principales
teoremas y postulados del lgebra booleana.

D. SIMPLIFICACION DE CIRCUITOS LOGICOS

Una vez que se obtiene la expresin booleana para un circuito lgico, podemos reducirla a una
forma ms simple que contenga menos trminos, la nueva expresin puede utilizarse para
implantar un circuito que sea equivalente al original pero que contenga menos compuertas y
conexiones.

Aplicando el lgebra booleana:

= AB + (AB + AB) , Propiedad asociativa

= AB + B(A+A) , 4. [A(B + C) = AB + AC]
= AB + B1 , 8. [A + A = 1]
= AB + B , 6. [B1 = B]
= B + AB , Propiedad conmutativa
= (B + A) (B + B), 3. [A + (BC) = (A + B)(A + C)]
= (B + A) 1, 8. [A + A = 1]
= B + A, 6. [A * 1 = A]

III. EQUIPOS Y MATERIALES

Los materiales a utilizar en el laboratorio son:

1 Fuente de alimentacin regulada variable +5VDC

2 Protoboard.
1 Alicate de punta y 1 alicate de corte.
Cable telefnico para conexiones.
Resistencias de 330 y W.
Diodos LED.
Multmetro
Familia de CI:
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

IV. DESARROLLO DE LA EXPERIENCIA

1. Dado Las Siguientes Funciones:

F1= m(0,1,2,3,8,10,12,14)
F2= M ( 0,3,4,7,8,11,12,15 )
F3= M ( 1,2,3,5,6,7,9,13,14,15 )
F4= m(1,2,4,7,8,11,13,14)

a) Simplificar F1 por el mtodo Quine

# de minterm Dec Implicantes Implicantes de

1s de tamao tamao cuatro
dos
0 m0 a b c d a b c m(0,1) a b m(0,1,2,3)
1 m1 a b c d a b d m(0,2) b d m(0,2,8,10)
m2 a b c d b c d m(0,8) a d m(0,1,2,3)
m8 a b c d
2 m3 a b cd a b d m(1,3)
m10 a b c m(2,3)
a b c d
b c d
m12
ab c d m(2,10)
a b d
m(8,10)

a c d m(8,12)

3 m14 ac d
abc d
m(10,14)
ab d
m(12,14)

Tabla De Implicantes Primarios

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

0 1 2 3 8 1 1 1
0 2 4
a d X X X X

m(0,1,2,3)
b d X X X X

m(0,2,8,10)
a b X X X X

m(0,1,2,3)

F1= 8-10-12-14 (2,4) + 0-1-2-3 (1,2)

F1= A D + A B

b) Simplificar F2 por el mtodo de Q-M

# de minterm Bin Implicantes de Implicantes de

1s tamao dos tamao cuatro
1 m1 0001 0-01 m(1,5)
-001 m(1,9)
0-10 m(2,6) --01 m(1,5,9,13) *
m2 0010
-010 m(2,10) --10 m(2,6,10,14)*

2 m5 0101

m6 0110
m9 1001 -101 m(5,13)
-110m (6,14)
m10 1010 1-01m(9,13 )
1-10m(10,14 )
3 m13 1101
m14 1110

Tabla De Implicantes Primarios

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

1 2 5 6 9 1 1 1
0 3 4

1-5-9-13 X X X X
(4,8)
2-6-10-14 X X X X
(4,8)

F2= 1-5-9-13 (4,8) + 2-6-10-14 (4,8)

F2= C D+C D=(C + D)( C + D)

c) Simplificar F3 por el mtodo del tabulado o numrico

# de minterm Dec Implicantes de Implicantes de

1s tamao dos tamao uno

0 m0 0 0-4(4) 0-4-8-12(4,8)
0-8(8) 0-8-4-12(8.4)
1 m4 4 8-10 (2)* Tabla reducida
4-12 (8)
8-12 (4)
m8 8 0-4-8-12(4,8)*
2 m10 10
m12 12
3 m11 11 10-11(1)*

Tabla De Implicantes Primarios

0 4 8 1 1 1
0 1 2
10-11 (1) X X
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

8-10 (2) X X
0-4-8-12(4,8) X X X X

F3=10-11 (1) + 0-4-8-12 (4,8)

F3= A B C + C
D

d) Simplificar F4 por el mtodo de Karnaugh

AB-CD 00 01 11 10
00 1 1
01 1 1
11 1 1
10 1 1

F4= A B C D+ A
B
C D+
A B C D+
A BCD+ AB C
D+ ABC D+
AB
C D+
A B CD

e) Implementar la funcin simplificada F1 usando solo NAND

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

f) Implementar la funcin simplificada F2 usando solo NOR

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

g) Implementar la funcin simplificada F3 usando solo AOI

A B C + C
D

F3= = (C+ D)( A+ C )( B+ C)

C+ BC )
F3= ( C D+ A

h) Implementar la funcin simplificada F4 usando solo XOR

F4= A B C D+ A B C D+ A B C D+ A BCD+ AB C D+ ABC D+ A B C D+ A B CD

F4= A B ( C D+C D) + AB( C D+C D ) + A B ( C D+CD) + A B ( C D+CD)

A B D)
A B+ A B (C XOR
F4 = +AB)(C XOR D)+(

F4= A XOR B XOR C XOR D

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

i) Comprobar experimentalmente el funcionamiento en el laboratorio

Tabla De Verdad F1
A B
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
C D F1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
1 0
1 0
1 0
1 1
1 1
1 1
1 1
Tabla De Verdad De F2
A B
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
1 0
1 0
1 0
1 1
1 1
1 1
1 1
Tabla De Verdad De F3
A B
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
1 0
1 0
2016-II
0 1
1 0
1 1
0 0
0 1
1 0
1 1
C D F2
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
C D F3
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

1 0
1 1
1 1
1 1
1 1
1 1
0 0
0 1
1 0
1 1

Tabla De Verdad De F4
A B
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
1 0
1 0
1 0
1 1
1 1
1 1
1 1
C D F4
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1

2. Simplificar e implementar en el laboratorio, la funcin incompletamente

especificada, simplificada por el mtodo del tabulado o numrico a 4
literales determinar adems los IPE, IPES, IPNE y trminos, si lo hay.

F( A , B , C , D)= m ( 1,4,5,7,12,14,17,20,21,22,23,28 ) +d (0,3,6,19,30)

# de minterm Dec Implicantes de Implicantes de tamao cuatro

1s tamao dos

0 m0 0 0-1(1) 0-1-4-5(1,4)
1 m1 1 0-4(4) 0-4-1-5(4,5)
m4 4 1-3(2) 1-3-5-7(2,4)
2 m3 3 1-5(4) 1-3-17-19(2,16)
m5 5 1-17(16) 1-5-3-7(4,2)
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

m6 6 4-5(1) 1-5-17-21(4,16)
m12 12 4-6(2) 1-17-3-19(16,2)
m17 17 4-12(8) 1-17-5-21(16,4)
m20 20 4-20(16) 4-5-6-7(1,2)
3 m7 7 3-7(4) 4-5-20-21(1,16)
m14 14 3-19(16) 4-6-5-7(2,1)
m19 19 5-7(2) 4-6-12-14(2,8)
m21 21 5-21(16) 4-6-20-22(2,16)
6-7(1) 4-12-6-14(8,2)
m22 22
6-14(8) 4-12-20-28(8,16)
m28 28
6-22(16) 4-20-5-21(16,1)
4 m23 4-20-6-22(16,2)
23 12-14(2)
12-28(16) 4-20-12-28(16,8)
m30
30 17-19(2)
17-21(4) 3-7-19-23(4,16)
20-21(1) 3-19-7-23(16,4)
20-22(2) 5-7-21-23(2,16)
20-28(8) 5-21-7-23(16,2)
6-7-22-23(1,16)
7-23(16) 6-22-14-30(16,8)
14-30(16) 12-14-28-30(2,16)
19-23(4) 12-28-14-30(16,2)
21-23(2) 17-19-21-23(2,4)
22-23(1) 17-21-19-23(4,2)
22-30(8) 20-21-22-23(1,2)
28-30(2) 20-22-21-23(2,1)
20-22-28-30(2,8)
20-28-22-30(8,2)

Tabla reducida (implicantes tamao cuatro)

0-1-4-5(1,4) (d)
1-3-5-7(2,4)
1-3-17-19(2,16)
1-5-17-21(4,16)
4-5-6-7(1,2)
4-5-20-21(1,16)
4-6-12-14(2,8)
4-6-20-22(2,16)
4-12-20-28(8,16)
3-7-19-23(4,16)
5-7-21-23(2,16)
6-7-22-23(1,16)
6-22-14-30(16,8)
12-14-28-30(2,16)
17-19-21-23(2,4)
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

20-21-22-23(1,2)
20-22-28-30(2,8)

Implicantes de tamao Tabla reducida

ocho
1-5-17-21-3-7-19- 1-5-17-21-3-7-19-
23(4,16,2) 23(4,16,2) (a)
1-3-17-19-5-7-21-
23(2,16,4) 4-5-6-7-20-21-22-
4-5-6-7-20-21-22- 23(1,2,16) (b)
23(1,2,16)
4-5-20-2-6-7-22- 4-6-12-14-20-22-28-
23(1,16,2) 30(2,8,16) (c)
4-6-12-14-20-22-28-
30(2,8,16)
4-6-20-22-5-7-21-
23(2,16,1)
4-6-20-22-12-14-28-
30(2,16,8)
4-12-20-28-6-22-14-
30(16,8,2)
1-3-5-7-14-17-19-21-
23(2,4,16)

Tabla De Implicantes Primarios

1 4 5 7 12 1 1 2 2 2 2 2
4 7 0 1 2 3 8
a X X X X X X
b X X X X X X X
c X X X X X X
d X X

Trminos IPE:

a=1-5-17-21-3-7-19-23(4,16,2)= B E
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

c=4-6-12-14-20-22-28-30(2,8,16)= C E
Trminos IPES: No hay
Trminos IPNE:

b=4-5-6-7-20-21-22-23(1,2,16)= B C

d=0-1-4-5(1,4)= A B D
Trminos opcionales: NO hay

Por lo tanto:

f(A, B, C,D,E)= B E + C E

RESULTADOS EXPERIMENTALES

A B C D E f
0 0 0 0 0
0 0 0 0 1
0 0 0 1 0
0 0 0 1 1
0 0 1 0 0
0 0 1 0 1
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

0 0 1 1 0
0 0 1 1 1
0 1 0 0 0
0 1 0 0 1
0 1 0 1 0
0 1 0 1 1
0 1 1 0 0
0 1 1 0 1
0 1 1 1 0
0 1 1 1 1
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
1 0 1 1 0
1 0 1 1 1
1 1 0 0 0
1 1 0 0 1
1 1 0 1 0
1 1 0 1 1
1 1 1 0 0
1 1 1 0 1
1 1 1 1 0
1 1 1 1 1

3. Simplificar e implementar en el laboratorio a cuatro literales por el mtodo de Veitch

(Karnaugh) la siguiente funcin no especificada completamente indicando adems su
especificacin decimal:

F( A , B ;C , D ) =B C D E+
ACD E+
A C E+ A B C +d ( A
BC
D
E+
A BCD E++
A B C D E
)

B C D
d ( A ,B ; C; D )= A E+
A BCD E++
C
AB DE

Siendo los trminos irrelevantes
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

DE\AB 000 001 011 010 110 111 101 100

C

00 1 x

01 1 1

11 1 1

10 1 x 1 1 1 1 x

F= A C+
AD E

A C D E F

0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0

4. Disee e implemente en el laboratorio los siguientes circuitos , que sern

controlados segn la tabla:

S1 S0 FUNCION DE SALIDA
0 0 Complemento a 2 de numero de 4
bits
0 1 Detector de paridad impar de
numero 4 bits
1 0 Conversor de cdigo GRAY a
BINARIO de 4bit
1 1 Conversor de cdigo BINARIO a
GRAY de 4 bits

El circuito debe tener 4 entradas y 4 salidas, las cuales deben visualizarse en Leds. Utilice
compuertas tri-state para manejar datos de 4 bits
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Complemento a 2

A B C D W X Y Z
0 0 0 0 0 0 0 0
0 0 0 1 1 1 1 1
0 0 1 0 1 1 1 0
0 0 1 1 1 1 0 1
0 1 0 0 1 1 0 0
0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 0
0 1 1 1 1 0 0 1
1 0 0 0 1 0 0 0
1 0 0 1 0 1 1 1
1 0 1 0 0 1 1 0
1 0 1 1 0 1 0 1
1 1 0 0 0 1 0 0
1 1 0 1 0 0 1 1
1 1 1 0 0 0 1 0
1 1 1 1 0 0 0 1

Desarrollando el Mapa de Karnaugh

Para W:

W= A B+ A D+ A C + A B C D

Para X:
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

X= B C D+ B C D+ B C=C ( B XOR D ) + B C

Para Y:

Y= C D+ D C=C XOR D

Para Z:

De la tabla de verdad se puede notar por inspeccin que Z=D

Detector de paridad

A B C D W X Y Z
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 0 1
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 1
0 1 0 1 0 0 0 0
0 1 1 0 0 0 0 0
0 1 1 1 0 0 0 1
1 0 0 0 0 0 0 1
1 0 0 1 0 0 0 0
1 0 1 0 0 0 0 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

1 0 1 1 0 0 0 1
1 1 0 0 0 0 0 0
1 1 0 1 0 0 0 1
1 1 1 0 0 0 0 1
1 1 1 1 0 0 0 0

W=X=Y=0

Para Z:

Z= A B C D+ A B C D+ A B C D+ A BCD+ AB C D+ ABC D+ A B C D+ A B CD
Z=A XOR B XOR C XOR D

Conversin de cdigo Gray a binario de 4 bits

A B C D W X Y Z
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 1 0 0 1 0
0 0 1 0 0 0 1 1
0 1 1 0 0 1 0 0
0 1 1 1 0 1 0 1
0 1 0 1 0 1 1 0
0 1 0 0 0 1 1 1
1 1 0 0 1 0 0 0
1 1 0 1 1 0 0 1
1 1 1 1 1 0 1 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

1 1 1 0 1 0 1 1
1 0 1 0 1 1 0 0
1 0 1 1 1 1 0 1
1 0 0 1 1 1 1 0
1 0 0 0 1 1 1 1

Para W:

W=A

Para X:

Desarrollando su tabla de Karnaugh

X= A B+ A B =A XOR B
Para Y:

Y= A B C + A B C+ ABC + A B C
Y= A XOR B XOR C

Para Z:
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Z= A XOR B XOR C XOR D

Conversin de cdigo binario a Gray de 4 bits

A B C D W X Y Z
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 1
0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 0 1
0 1 1 1 0 1 0 0
1 0 0 0 1 1 0 0
1 0 0 1 1 0 0 1
1 0 1 0 1 1 0 1
1 0 1 1 1 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 1
1 1 1 0 1 0 0 1
1 1 1 1 1 0 0 0

Para W:

W=A

Para X:
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

X =A XOR B

Para Y:

Y= B C + B C=B XOR C

Para Z:

Z= C D+ D C=C XOR D

Con lo obtenido se procede a armar el circuito deseado

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

La parte que involucra al circuito selector se disea de la siguiente forma

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

S1 S0 C3 C2 C1 C0
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

Esto har que cuando S0 y S1 tomen un determinado valor, solo una de las cuatro salidas
activar 4 Buffer tri-state que a su vez harn pasar 4 bits de salida correspondientes a uno de los
4 circuitos solicitados.

Para C3:

Por simple inspeccin

C3= S0 + S1

Para C2:

C 2= S0+S 1

Para C1:

C 2= S1+S 0

Para C0:

C0= (S 0)(S 1)
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

El circuito seleccionador quedara de la siguiente forma

RESULTADOS EXPERIMENTALES

Complemento a 2
A B C D W X Y Z
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Detector de paridad impar

A B C D W X Y Z
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

Conversor de cdigo Gray a binario

A B C D W X Y Z
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Conversor de cdigo binario a Gray

A B C D W X Y Z
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

5. Disee un circuito lgico combinacional, cuya entrada es un nmero

codificado en binario de 4 bits y cuya salida es la representacin en cdigo
BCD del nmero binario de entrada. Se pide lo siguiente:
a. La tabla de combinaciones.

BCD BCD
Nmeros en Binario
(Decenas) (Unidades)

A B C D X Y1 Y2 Y3 Y4

0 0 0 0 0 0 0 0 0 0

1 0 0 0 1 0 0 0 0 1

2 0 0 1 0 0 0 0 1 0

3 0 0 1 1 0 0 0 1 1

4 0 1 0 0 0 0 1 0 0

5 0 1 0 1 0 0 1 0 1

6 0 1 1 0 0 0 1 1 0

7 0 1 1 1 0 0 1 1 1

8 1 0 0 0 0 1 0 0 0

9 1 0 0 1 0 1 0 0 1

10 1 0 1 0 1 0 0 0 0

11 1 0 1 1 1 0 0 0 1

12 1 1 0 0 1 0 0 1 0

13 1 1 0 1 1 0 0 1 1
14 1 1 1 0 1 0 1 0 0
15 1 1 1 1 1 0 1 0 1

b. Las funciones de salida, simplificadas por el mtodo del mapa-K.

X:
UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

X=AB+AC

Y1:

Y1=ABC
Y2:

Y2=AB+BC
Y3:
UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Y3=AC+ABC

Y4:

Y4=D
c. La implementacin del circuito en el laboratorio, usando
cualquier compuerta, las salidas deben visualizarse en LEDs.
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

6. Disear e implementar en el laboratorio, un circuito detector de cdigo,

que nos permita visualizar diodos LED, el equivalente binario del cdigo
que se intenta detectar, que se muestra en la tabla. La entrada es un
numero binario de 4 bits (generado en forma manual o a travs de un
circuito contador) , la salida debe ser el cdigo detectado y deben tener un
visualizador (LEDs de distintos colores) .por otro lado , si ocurre una
entrada invalida del cdigo detectado, los LED de salida deben apagarse.
FUNCION DE
S1 S0
SALIDA
Exceso 3 Gray(Led
0 0
Verde)
Aiken(Led
0 1
Amarillo)
1 0 84-2-1(Led Rojo)
BCD(Led
1 1
Anaranjado)

Se desarrollar los circuitos por partes

Conversin de cdigo binario a Exceso 3 Gray 4 bits

A B C D W X Y Z
0 0 0 0 0 0 1 0
0 0 0 1 0 1 1 0
0 0 1 0 0 1 1 1
0 0 1 1 0 1 0 1
0 1 0 0 0 1 0 0
0 1 0 1 1 1 0 0
0 1 1 0 1 1 0 1
0 1 1 1 1 1 1 1
1 0 0 0 1 1 1 0
1 0 0 1 1 0 1 0
1 0 1 0 1 0 1 1
1 0 1 1 1 0 0 1
1 1 0 0 1 0 0 0
1 1 0 1 0 0 0 0
1 1 1 0 0 0 0 0
1 1 1 1 0 0 0 0

Desarrollando el Mapa de Karnaugh

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Para W:

A C D+
W = A B+ A BD+ A B C

Para X:

X = A B D+
A B C + B
D+
A B C
D=
A B D+
B D+
A B
C D

Para Y:

CD\AB 00 01 11 10
00 1 0 0 1
01 1 0 0 1
11 0 1 0 0
10 1 0 0 1

Para Z:

CD\AB 00 01 11 10
00 0 0 0 0
01 0 0 0 0
11 1 1 0 1
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

10 1 1 0 1

Conversin de cdigo binario a Aiken 4 bits

A B C D W X Y Z
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
0 1 0 1 0 1 0 1
0 1 1 0 0 1 1 0
0 1 1 1 0 1 1 1
1 0 0 0 1 0 0 0
1 0 0 1 1 0 0 1
1 0 1 0 0 0 0 0
1 0 1 1 0 0 0 0
1 1 0 0 0 0 0 0
1 1 0 1 0 0 0 0
1 1 1 0 0 0 0 0
1 1 1 1 0 0 0 0

Para W:

CD\A 00 01 11 10
B
00 0 0 0 1
01 0 0 0 1
11 0 0 0 0
10 0 0 0 0

Para X:

CD\A 00 01 11 10
B
00 0 1 0 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

01 0 1 0 0
11 0 1 0 0
10 0 1 0 0

Para Y:

CD\A 00 01 11 10
B
00 0 0 0 0
01 0 0 0 0
11 1 1 0 0
10 1 1 0 0

Para Z:

CD\A 00 01 11 10
B
00 0 0 0 0
01 1 1 0 1
11 1 1 0 0
10 0 0 0 0

Conversin de cdigo binario a 84-2-1 4 bits

A B C D W X Y Z
0 0 0 0 0 0 0 0
0 0 0 1 0 1 1 1
0 0 1 0 0 1 1 0
0 0 1 1 0 1 0 1
0 1 0 0 0 1 0 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 0
0 1 1 1 1 0 0 1
1 0 0 0 1 0 0 0
1 0 0 1 1 1 1 1
1 0 1 0 1 1 1 0
1 0 1 1 1 1 0 1
1 1 0 0 1 1 0 0
1 1 0 1 0 0 0 0
1 1 1 0 0 0 0 0
1 1 1 1 0 0 0 0

Para W:

CD\AB 00 01 11 10
00 0 0 1 1
01 0 1 0 1
11 0 1 0 1
10 0 1 0 1

Para X:

CD\AB 00 01 11 10
00 0 1 1 0
01 1 0 0 1
11 1 0 0 1
10 1 0 0 1

Para Y:

CD\AB 00 01 11 10
00 0 0 0 0
01 1 1 0 1
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

11 0 0 0 0
10 1 1 0 1

Para Z:

CD\AB 00 01 11 10
00 0 0 0 0
01 1 1 0 1
11 1 1 0 1
10 0 0 0 0

Conversin de cdigo binario a BCD 4 bits

A B C D W X Y Z
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
0 1 0 1 0 1 0 1
0 1 1 0 0 1 1 0
0 1 1 1 0 1 1 1
1 0 0 0 1 0 0 0
1 0 0 1 1 0 0 1
1 0 1 0 0 0 0 0
1 0 1 1 0 0 0 0
1 1 0 0 0 0 0 0
1 1 0 1 0 0 0 0
1 1 1 0 0 0 0 0
1 1 1 1 0 0 0 0

Para W:

CD\AB 00 01 11 10
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

00 0 0 0 1
01 0 0 0 1
11 0 0 0 0
10 0 0 0 0

Para X:

CD\AB 00 01 11 10
00 0 1 0 0
01 0 1 0 0
11 0 1 0 0
10 0 1 0 0

Para Y:

CD\AB 00 01 11 10
00 0 0 0 0
01 0 0 0 0
11 1 1 0 0
10 1 1 0 0

Para Z:

CD\AB 00 01 11 10
00 0 0 0 0
01 1 1 0 1
11 1 1 0 0
10 0 0 0 0
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Selector de funciones de salida

A B W X Y Z
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

Para W:

B\A 0 1
0 0 1
1 1 1

Para X:

B\A 0 1
0 1 1
1 0 1

Para Y:

B\A 0 1
0 1 0
1 1 1

Para Z:

B\A 0 1
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

0 1 1
1 1 0

7. Un cdigo BCD se transmite a un receptor lejano. Los bits son A3, A2, A1,
A0 con 3 como MSB. El circuito receptor contiene un detector de errores
BCD que examina el cdigo recibido y prueba si es BCD legal (es decir
1001). Disee e implemente el circuito en el laboratorio, utilizando
compuertas NOR, de modo que se produzca un nivel alto en cualquier
condicin de error.
UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

A B C D F

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 0

3 0 0 1 1 0

4 0 1 0 0 0

5 0 1 0 1 0

6 0 1 1 0 0

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 0

10 1 0 1 0 1

11 1 0 1 1 1

12 1 1 0 0 1

13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1

La tabla muestra que el diodo led se tiene que prender si pasa del BCD 1001.
Determinamos entonces su funcin lgica, la cual se reduce a:
F=AB+AC
Se muestra ahora el circuito digital a implementar:
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Disear e implementar en el laboratorio un conversor de codigo, que convierta el codigo

EXCESO 3 GRAY al codigo AIKEN , empiece en el diseo compuertas X-OR de 2 entradas y
otras compuertas . Visualizar las salidas en LEDs

8. Disear e implementar en el laboratorio un conversor de cdigo que

convierta el cdigo EXCESO 3 GRAY al cdigo AIKEN, emplee en el
diseo compuertas OR EXCLUSIVAS de 2 entradas y otras compuertas.
Visualizar las salidas en leds.

Al decir exceso 3 Gray quiere decir que se empezara desde el nmero 3 escrito en Gray.
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Tambin conocemos de lo hecho en clase el cdigo Aiken. Ambos tienen obviamente valores del 0 al 9.
Teniendo entonces 6 valores indeterminados o condiciones de no importa, para lo cual aprovecharemos
para reducir el mapa de Veitch.

A B C D W X Y Z
0 0 0 1 0 0 0 0 0
1 0 1 1 0 0 0 0 1
2 0 1 1 1 0 0 1 0
3 0 1 0 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 1 1 0 0 1 0 1 1
6 1 1 0 1 1 1 0 0
7 1 1 1 1 1 1 0 1
8 1 1 1 0 1 1 1 0
9 1 0 1 0 1 1 1 1

De la tabla observamos que: W=A

X:

X = AC + AC*D + A*C*D*
X = A ( C + C*)(C+D ) + A*C*D*
X = A ( C + D ) + A* ( C + D )*

X A (C D )
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

Y:

Y = A*D + AD*

Y A D

Z:

Z = AB* +A*C*D + ACD + AC*D* + A*BCD*

Z D C A B
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

9. Disee e implemente en el laboratorio un circuito combinacional con

cuatro lneas de entrada que representan un digito decimal en BCD y
cuatro lneas de salida que generan el complemento de 9 del digito de
entrada, visualice la salida en un display de 7 segmentos.
La tabla de verdad de este circuito es:

A B C D W X Y Z
0 0 0 0 1 0 0 1
0 0 0 1 1 0 0 0
0 0 1 0 0 1 1 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 0 1
0 1 0 1 0 1 0 0
0 1 1 0 0 0 1 1
0 1 1 1 0 0 1 0
1 0 0 0 0 0 0 1
1 0 0 1 0 0 0 0

Segn esta tabla podemos observar que:

 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

( A+ B+C) B C + B C

D
W= X= Y=C Z=

Cuyo diagrama es:

Utilizando el 7447 y un display de 7 segmentos de ctodo comn, el diagrama final queda:

V. BIBLIOGRAFA
 UNIVERSIDAD NACIONAL DE INGENIERA
Facultad de Ingeniera Elctrica y Electrnica FIEE
Laboratorio de Sistemas Digitales I
2016-II

[1] John F. Wakerly, Diseo digital, 3era edicin.

[2] R. M. Marston, Modern TTL Circuits Manual, 1st edition
[3] Fuente del navegador
http://www.ie.itcr.ac.cr/rsoto/TTL%20Data%20Book%20y%20mas/MANUAL_TTL_esp.pdf
[4] Fuente del navegador
http://www.ti.com/
[5] Fuente del navegador
http://electronicsclub.info/74series.htm
[6] Fuente del navegador
http://materias.fi.uba.ar/6609/docs/Apunte_Familias1_1.pdf
Fuente del navegador
[7] http://pdf1.alldatasheet.com/datasheet-pdf/view/8068/NSC/74LS32.html
[8] http://www.ladelec.com/teoria/electronica-digital/169-simplificacion-de-circuitos-
logicos
[9] https://es.wikipedia.org/wiki/Conversor_de_c%C3%B3digo