FACULTAD DE INGENIERIA
ESCUELA DE INGENIERIA ELECTRONICA
INFORME DE LABORATORIO DE ELECTRONICA II
.
DISEO DE UN AMPLIFICADOR MULTIETAPA
Jair Camilo Fernndez lvarez Jessica Lorena Forero
Universidad Pedaggica y Tecnolgica de Colombia.
Tunja, Colombia.
Resumen El campo de la electrnica
analgica es muy basto y se observa la
aplicacin en casi todas las cosas que nos
rodean gracias al aporte que nos dio el origen
del transistor, a partir de esto se empez a
implementar en todas las reas de avance
tecnolgico. Los amplificadores multietapa
son circuitos los cuales estn formados por
varias etapas con transistores (BJT o JFET)
los cuales son acoplados por capacitores o de
forma indirecta. En este laboratorio se dise
un amplificador multietapa con sus respectivo
acoplamiento por etapa, y con respecto a las
diferentes configuraciones estudiadas en el
curso de electrnica analgica II. La
combinacin de distintas tecnologas
permitir mejorar la prestacin del sistema
diseado.
Palabras Clave: Transistor,
acoplamiento, condensador, etapa,
multietapa, colector comn, emisor
comn.
Abstract The field of analog
electronics is very rough and obser
Application in almost everything
around us thanks to the contribution
That Gave the Origin of the
transistor, a From This began to be
implemented in all areas of
technological advancement. Son
multistage amplifiers circuits which
are made up of several stages with
Transistors (BJT or JFET) What
Acoplados by the son capacitors or
indirectly. This laboratory was
designed in UN multi-stage amplifier
with respective Coupling YOUR
STEP, and with different
configurations RESPECT studied in
the course of analog electronics II.
Keyword Transistor coupling
capacitor stage, multi-stage, common
collector, common emitter.
INTRODUCCIN
Los amplificadores multietapa son circuitos o
sistemas que tienen varios transistores. Y
adems pueden ser conectados entre ellos
para mejorar su respuesta tanto en ganancias
como en impedancias de entrada (Z ) y
de salida (Z out ) o ancho de banda. En
esta prctica se dise un amplificador
multietapa con los conceptos que se
adquirieron en el curso de electrnica II.
Despus de determinar el diseo y parmetros
necesarios para el sistema con ayuda de los
clculos tericos, se procedi a realizar la
respectiva simulacin de las etapas diseadas
hasta acoplar todo el circuito amplificador en
la herramienta de simulacin ORCAD 16.0.
Despus de esto se realiz el montaje de todo
el sistema completo.
OBJETIVOS
Disear un amplificador multietapa
teniendo en cuenta cada uno de los
parmetros sugeridos para el diseo
de cada una de las etapas para el
sistema.
 FACULTAD DE INGENIERIA
ESCUELA DE INGENIERIA ELECTRONICA
INFORME DE LABORATORIO DE ELECTRONICA II
.

PROCEDIMIENTO Con respecto al V CE se asume el voltaje

Inicialmente tenemos que garantizar una Vcc .
potencia de salida de 1.9w sobre una carga de de alimentacin
29 y una impedancia de entrada
La ganancia total del sistema ser:
Z i >50 K , teniendo en cuenta un
V opp
voltaje de entrada vpp =100 mV , con un AV =
V inpp
rango de frecuencia de 75Hz y 8KHz.
Ecuacin 4. (Ganancia en voltaje)
PRIMERA ETAPA TRANSISTOR TIP122
Por ltimo para empezar nuestro diseo
Para la primera etapa se hace necesario
teniendo en cuenta que la primera etapa es de
obtener el voltaje de salida con respecto a la
tipo colector comn se halla la corriente
potencia de 1.9w y con una impedancia de
mxima de salida:
entrada de 29. Para esta relacin se aplic la
siguiente ecuacin: Imx2RL
Pout=
(V opp 2) 2
P out=
8RL Ecuacin 5. (Potencia de salida)

Ecuacin 1. (Potencia de entrada) Despejando Imx la ecuacin nos queda

Donde Pout es la potencia sobre la carga de la siguiente manera:

RL , RL es la carga y
voltaje de entrada pico a pico.
V opp es el Imx=
Pout2
RL

Ya teniendo la Pout y RL despejamos Ecuacin 6. (Corriente mxima)

V opp de la ecuacin 1. Se procede a garantizar una corriente de

colector por reglas de diseo

V opp = 8PoutRL Ic 1.5Imx

Ecuacin 2. (Voltaje pico-pico) Ecuacin 7. (Corriente colector de diseo)

Ahora se hallar el voltaje colector emisor Se puede aproximar una corriente mayor
V opp que se hall cercana a este resultado.
con respecto al
La polarizacin respectiva en simulacin del
anteriormente:
transistor Tip122 usado para esta etapa arroj
V opp los parmetros de IB (Corriente de base),
V CE >
2
(beta del transistor) y V BE (voltaje
Ecuacin 3. (Voltaje colector emisor) base emisor)

Para hallar la resistencia se obtiene

 FACULTAD DE INGENIERIA
ESCUELA DE INGENIERIA ELECTRONICA
INFORME DE LABORATORIO DE ELECTRONICA II
.

I E =I C + I B Se hallan las potencias en cada una de las

resistencias
Ecuacin 8. (Voltaje pico-pico)
V CC (V BB )
PR 1 =
A partir de la ecuacin (8) se tiene que: R1
V CE
R E= Ecuacin 15. (Potencia para la resistencia uno)
IE
V BB
PR 2 =
Ecuacin 9. (Resistencia de emisor) R2

Se halla la potencia en RE
Ecuacin 16. (Potencia para la resistencia dos)

V CE 2 La potencia en el transistor ser

P =
RE PQ 1=V CEI C

Ecuacin 10. (Potencia en la resistencia de emisor) Ecuacin 17. (Potencia disipada por el transistor Q1)

Se aplica la regla de diseo para RB Para hallar la impedancia de entrada primero

se halla r
RB 0.1R E
V T
r =
Ecuacin 11. (Resistencia de base) Ic

El voltaje en el nodo V BB se hace con Ecuacin 18. (Resistencia r)

respecto a la malla desde base a tierra
r + ( +1 )(R E RL)
V BB =( I BR B ) +V BE +V E Z =R B

Ecuacin 12. (Voltaje de base) Ecuacin 19. (Impedancia de entrada de la etapa)

Ya teniendo el voltaje de base, se procede a La ganancia de voltaje ser:

R1 y R2 as:
hallar ( +1 )(R E RL)
Av =
r + ( +1 )( R E RL)
(R BV CC)
R1=
V BB Ecuacin 20. (Ganancia de voltaje primera etapa)

Ecuacin 13. (Resistencia uno)

R BV CC Esta ganancia ser aproximadamente de 1 por

R 2= la configuracin de colector comn.
V CC V BB
Ahora se vern los resultados en la siguiente
Ecuacin 14. (Resistencia dos) de las ecuaciones
 FACULTAD DE INGENIERIA
ESCUELA DE INGENIERIA ELECTRONICA
INFORME DE LABORATORIO DE ELECTRONICA II
.

ELEMENTOS RESULTADOS V opp 20.99v

 FACULTAD DE INGENIERIA
ESCUELA DE INGENIERIA ELECTRONICA
INFORME DE LABORATORIO DE ELECTRONICA II
.

V CE 15v Vcc 30v

 FACULTAD DE INGENIERIA
ESCUELA DE INGENIERIA ELECTRONICA
INFORME DE LABORATORIO DE ELECTRONICA II
.

AVtotal 8468 resistencia en colector puesto que la

Imx 360mA configuracin es emisor comn adems se
debe garantizar la ganancia por ello se divide
IC 600mA la resistencia en emisor con Re1 y Re2 y los
IB 213.054A datos para esta etapa son los siguientes:

ELEMENTOS RESULTADOS
8468
RL 17016.48
IE 600.21mA
Vcc 30v
RE 25 V CE 15v
P 9w IC 10mA
RB 20k V pp 1.4v
V BB 20.66v 75.3
R1 29k IB 132.897 A

R2 64.2k IE 10.13mA

PR 1 322.06mW V 7.5v

PR 2 321.8W RE 740

PQ 1 9w RC 750

r 366.46 RB 5k

Z 17016 V BB 8.86v

Av 0.99 1 R1 16930

R2 7095
Tabla.1 (Resultados tericos primera etapa)
RE1 46.77
SEGUNDA ETAPA TIP31
RE2 693.22
La ganancia que se reparti en esta etapa es
de 15 Z 2147.52

Los parmetros de diseo de esta etapa se r 195.76

inicializan con la impedancia de entrada de la
Av 15
anterior etapa esta ser RL, se usa el mismo
voltaje de alimentacin Vcc , y V CE
Tabla.2 (Resultados tericos segunda etapa)

Luego se polariza el transistor en nuestra

TERCERA ETAPA TIP 2n2222
debida simulacin en esta etapa se evala la
 FACULTAD DE INGENIERIA
ESCUELA DE INGENIERIA ELECTRONICA
INFORME DE LABORATORIO DE ELECTRONICA II
.

En esta etapa tambin se utiliz una R2 14218

configuracin de emisor comn se tomaron
Av , RE1 50.62
los siguientes parmetros de diseo
V o pp , Vcc , I C , V CE RE2 694.15

Z 4371
Se polariza el transistor 2n2222 y asi se
I B , Vbe r 377
obtiene los datos de ,
Av 14
Se obtienen los siguientes datos tericos de
esta etapa:
Tabla.3 (Resultados tericos tercera etapa)

ELEMENTOS RESULTADOS
RL 2147.52
Vcc 30v

V CE 15v

IC 10mA

V inpp 100mV

145
IB 70 A

IE 10.07mA

V 7.5v

RE 744.78

RC 750

RB 10k

V BB 8.9v

R1 33707