AMPLIFICADOR DE TENSION CON MOSFET-D, BJT Y CONFIGURACION

DARLINGTON
Byron Jair Rubio
Julin Andrs Victoria
byron2114@hotmail.com
andresis_92@hotmail.com

Universidad Autnoma De Occidente

Santiago de Cali, Colombia
Resumen en este laboratorio realizamos un amplificador de
potencia utilizando 4 condensadores 3 de acople y uno de
desacople, trabajamos con la configuracin de clase A. Este
constaba de tres etapas, la primera etapa trabajaba con un
MOSFET el cual tena que ser de empobrecimiento y estar
trabajando en la zona activa , ya que su comportamiento es
muy parecido al de un JFET es un transistor de efecto de
campo el cual es controlado en voltajes en Gate el cual su
corriente de Drain es controlada por el voltaje entre Drain,
para poder trabajar en activa el voltaje drain-sourse debe ser
mayor al Vth , el Vth es el voltaje en el cual el MOSFET
comienza a conducir entre drain y source . La segunda etapa
trabajaba con un BJT la el cual mostraba la seal de salida
amplificada y este tambin trabajaba en su punto Q ptimo.
La tercera etapa es una configuracin Darlington. la cual
amplifica la corriente y el voltaje pico a pico es el mismo que
la salida del segunda etapa ya que este funciona como un
seguidor al salir por emisor.
Un MOSFET de empobrecimiento con una tensin de puerta
negativa. La alimentacin VDD obliga a los electrones libres a
circular desde la fuente hacia el drenador. Estos circulan por el
canal estrecho a la izquierda del substrato p. Como sucede con
el JET, la tensin de puerta controla el ancho del canal.
Cuanto ms negativa sea la tensin de los MOSFET puerta,
menor ser la corriente de drenador. Cuando la tensin de
puerta es de empobrecimiento. Lo suficientemente negativa,
la corriente de drenador se interrumpe. En consecuencia, el
funcionamiento de un MOSFET es similar al de un JET
cuando Vgs es negativa
Empezamos con un anlisis de la curva de tras conductancia
de un MOSTFET.

ndice de Trminos

Condensadores.

Configuracin de divisor de tensin.

MOSFET.

Punto Q ptimo.

Voltaje
V GS , Voltaje V DD , corriente ID ,

corriente
I DSS . - http://rabfis15.uco.es/transistoresweb/Tutorial_Gener
al/MOSFET.html
BJT. Se debe observar cmo en esta curva aparecen tanto tensiones
negativas de VGS (trabajo en modo de empobrecimiento),
Configuracin Darlington.
como positivas (trabajo en modo de enriquecimiento). La
I. INTRODUCCIN corriente ms elevada se consigue con la tensin ms positiva
de VGS y el corte se consigue con tensin negativa de
Transistor de Efecto de Campo VGS(off).

De esta familia de curvas se puede obtener la curva de tras

Definicin.
conductancia, que nos indica la relacin que existe entre VGS
y ID. sta posee la forma que se muestra en la siguiente curva
Existen dos tipos de MOSFET el de empobrecimiento y el de
enriquecimiento, estos dos tipos definen el modo de abajo a la derecha:
operacin, mientras que el nombre MOSFET significa
transistor de efecto de campo. Debido a que existen
diferencias en las caractersticas y en la operacin de cada tipo
de MOSFET, se realizaran en secciones por separado. Existe
el MOSFET de tipo decremento, el cual resulta tener
caractersticas similares a las de un JFET entre el corte y la
saturacin para Idss, pero tienen el rasgo adicional de
caractersticas que se extienden hacia la regin de polaridad
opuesta para Vgs.
 Anlisis DC primera etapa

V(th)=3V
Configuracin Darlington
Vds=0,66V
Tiene una Conexin de dos transistores BJT conectados en
cascada del emisor del primero sale a la base del segundo Id=4,1mA
transistor. El segundo transistor tiene salida por el emisor asa
la carga. Los dos transistores al estar conectados en cascada Vs=I D R S
funcionan como un solo transistor con un beta mayor ya que
este es igual producto del beta del primero por el segundo.
V s= ( 4,1 mA )(356 )
Ilustracin 1-Curva de tras conductancia

http://rabfis15.uco.es/transistoresweb/Tutorial_General/MOSFET.html V S =1,46 V
Obsrvese cmo esta curva aparece dibujada en los dos
cuadrantes del eje de tensiones. Esto es debido a que el
V GS=V G V S
MOSFET puede operar tanto con tensiones positivas como
negativas. Por esta razn, la corriente IDSS, correspondiente a
la interseccin de la curva con el eje ID, ya no es la de V G=V GS+ V S
saturacin.

Como ocurra con el JFET, esta curva de tras conductancia es V G=0.56 V + 1,46V
parablica y la ecuacin que la define es tambin:

V G=2,02V

R2
V G= (V )
R1 + R2 DD

Segn se puede apreciar en la curva de tras conductancia de un

MOSFET, este tipo de transistor es muy fcil de polarizar, ya VG R2
que se puede escoger el punto correspondiente a VGS=0,
=
V DD R1 + R2
ID=IDSS. Cuando ste queda polarizado as, el transistor
queda siempre en conduccin o, normalmente, encendido.

ANALISIS Y RESULTADOS
VG V
R 1+ G R2=R 2
V DD V DD
 VG V RE(1)=487
R 1=R2 G R2
V DD V DD
Punto Q optimo

VG (VCE,IC)
R1
V DD (12,5V, 5,025mA)
R 2=
VG
1 VE=IE*RE
V DD
VE=(5,025mA)(487)
2,02 VE=2,447V
3,3 M
25
R 2=
2,02 V BB V BEV E =0
1
25
V BB =V BE +V E
R2=290,02 k

V BB =0,7+2,447
VDD-VRD-VDS-VRS=0

VDS= VDD-VRD -VRS V BB =3,14 V

VDS=0,66V
V C =V CC I C RC
VG=3,74V

VGS=0,56V V C =25(5,025 mA )(2 K )

VDS=0,66V
V C =14,95V
ID=4,01mA

R2=985K Ic
=
Ib
RS=356

R1=3,3M 4,97 mA
=
37 A
RD=3,3K

VDD=25V =134,32
Anlisis Segunda etapa DC
R4
BJT V BB = V
R3 +R 4 CC
R3=10K

R4=1,436K
V BB R4
=
V CC R 3+ R 4
RC=2K
 V BB 0,3 A
R =
V CC 3 91 A
R4 =
V
(1 BB )
V CC =3296 ,7

3,13 V R5
10 k V BB = V
25 V R5 +R6 CC
R4 =
3,14 V
(1 )
25 V
V BB R6
=
V CC R 5+ R 6
R4=1,437K

Anlisis tercera etapa DC V BB

R
V CC 5
BJT DARLINGTON R 6=
V
R5=43K (1 BB )
V CC
R6=48,024K
13,19V
RL=40 43 k
25V
R6=
RE(2)=90 13,19 V
(1 )
25 V
Punto Q optimo

(VCE,IC) R6=48,024K

(12,5V, 451mA) Analisis en AC

VE=IE*(RE(2)||RL) gmo=grs=100ms

VE=(451mA)(90||40) gos=0,5mS

VE=12,5V 1
rd=
gos
V BB V BEV E =0
1
rd=
V BB =V BE +V E gos

V BB =0,7+12,5 1
rd=
0,5mS
V BB =13,19V
V gs 0
gm=gmo (1 )
Vp
Ic
=
Ib
 0,56 R 5|R 6 )( ( 2||RL )+ r e ( 2 ) ) )+ RC
'
gm=100 ms(1 )
2,1
RTh ( 4)=
gm=73,33 ms
RTh ( 4)=
2,99k
25 mV
r e(1)=
4,97 mA Z out ( 3)=27,66

r e=5,03 1
C1 =
2 (300)(0,1)(758.626 k )
=134,32
C1 =6.99 nF
r e=675,65
1
C2 =
RTh (1 )=( RG 1 RG 2 ) + Rg 2 (300)(0,1)(3.124 k )

RTh (1 )=( 3,3 M 985 K ) +50 C2 =1.69 F

RTh (1 )=758.626 K 1
C3 =
2 (300)(0,1)(386.76)
R 1 R2
C3 =13,71 F
1

RTh (2 )=( r d R D ) + 1
C 4=
2 (300)( 0,1)(2.299 k )
10 K 1,368 K
RTh (2 )=( 2 K 3,3 K ) +( ( +675,65 ) ) C 4=2,31 F

'
RTh (2 )=3,124 K R 3||R 4|| r e(1)
Z (etapa2) =

( ( R 3 R 4 ) + ( r e (1) ) ) R E (1)
RTh (3)= Z out (etapa1)=(rd || RD|| Z (etapa2) )

RTh (3 )= Z (etapa3 )=( ( ( 2 RL) + ( r e (2 )) )||R 5|| R 6)

386,76
 Z OUT (etapa3)
=

( ( ( R 5 R 6 )+ ( r e ( 2 ) ) ) 2 RL)

GANANCIA ETAPA1

gmVgs(Z out(etapa1 ))
AV 1=
Vgs

AV 1=gm(Z out ( etapa1 ))

Ilustracin 2-Seal de entrada mosfet y seal de salida mosfet

Como se puede observar en la ilustracin 2, hay 2

AV 1=23,54
seales. La de color amarillo es la de entrada, la cual
tiene un voltaje pico a pico de entrada de 1 V y la otra
GANANCIA ETAPA 2 seal de color azul es el voltaje pico a pico de salida de
1.6V por lo cual se puede calcular la ganancia de la
(R (C 1) Z out (etapa2) ) primer etapa
AV 2=
( 1 )r ( 1) 1.7 V
Av ( etapa1 ) = =1.7
1V
AV 2= 50,8

GANANCIA ETAPA 3

Z out(etapa3 )
AV 2=
Z out(etapa3 )

AV 2= 1
Ilustracin 3-seal de entrada BJT y seal de salida BJT

Como se puede observar en la ilustracin 3, hay 2 seales.

La de color azul es la de entrada la cual tiene un voltaje
pico a pico de entrada de 60mV y la otra seal de color
rojo, es voltaje pico a pico de salida de 4.3V por lo cual, se
Simulacin de la seales puede calcular la ganancia de la segunda etapa

16 V
Av ( etapa2 ) = =10
1.6 V
 MOSFET siempre y cuando este voltaje sea mayor al
V th

El transistor MOSFET me permite garantizar una

alta impedancia de entrada para mi primera etapa de
amplificacin evitando ruidos y distorsiones.

Para nuestra primer etapa de amplificacin con

MOSFET, debemos tener en cuenta que este tipo de

transistor es muy susceptible a cambios en

VD ,
Ilustracin 4-seal de entrada Darlington y seal
de salida Darlington
esto se hace variando su resistencia
RD la cual
Como se puede observar en la ilustracin 4, hay 2 seales.
La de color azul es la de entrada la cual tiene un voltaje
permite controlar la corriente
I D , permitiendo
pico a pico de entrada de 16V y la otra seal de color
rojo, es voltaje pico a pico de salida de 16V por lo cual, se obtener una seal mayor o menor a la salida de la
puede calcular la ganancia de la tercera etapa primer etapa. Cuando se trabaja con MOSFET en
amplificacin en cascada como primer etapa, se debe
16V amplificar poco la seal de entrada ya que al
Av ( etapa3 )= =1
16V momento de introducir esta seal a la segunda etapa
de amplificacin, mi transistor BJT se saturara
fcilmente lo cual no es conveniente ya que a la
Tabla de comparacin de valores salida del BJT su seal estar muy distorsionada y
con una buena ganancia, sin embargo la idea es
Datos simulacin clculos Experimenta
obtener una buena amplificacin pero garantizando
l que esta no presente distorsin o esta sea muy leve.
VDS 16.31V 10,01V 0,66V
VG 3,9V 2,01v 3,74V Para garantizar una buena seal, debemos ir variando
ID 1,39mA 4,1mA 4,1mA
los valores de
R E la cual nos permite controlar la
VCE 13,1V 12,5V 12,56V
IC 4,1mA 5,025mA 4,97mA
VB 2,71V 3,14V 3V corriente
IE y a medida que esta aumente o

disminuya as mismo ser su

CONCLUSIONES
En el laboratorio se puedo comprobar la efectividad
de los mtodos utilizado para ubicar el punto Q los
cuales fueron grficamente y tericamente gracias
a las grficas que nos proporciona el fabricante
En el laboratorio se cambi la configuracin de
auto polarizacin por la divisor de tensin ya que
esta me permite garantizar el punto de trabajo optimo
del transistor MOSFET, permitiendo manipular el
V GS para lograr controlar el voltaje de entrada
permitiendo de esta forma poner a trabajar nuestro
VE y as mismo
ser la seal de salida, adems debemos tener en
cuenta que para la segunda etapa se debe elegir un
capacitor de desacople, que garantice que desacople
la seal de emisor pero hasta un punto en el que el
voltaje de salida sea lo suficiente en amplificacin y
adems no presente distorsin o esta sea muy leve, de
este capacitor depende la calidad en la seal de salida
Si observamos bien lo valores de los voltaje de
entrada y salida de ambas etapa nos damos cuenta
que para la primer etapa el voltaje de salida difiere
del de entrada en tan solo 1,2V, esto se hace con el fin
de garantiza una buena seal que no sea tan grande al
momento de ser introducida a la segunda etapa, de
esta forma yo garantizo que no saturare mi BJT y que
 mi seal de salida del BJT ser buena y con poca
distorsin
Por otro lado, logramos observar que ya en la
polarizacin de divisor de voltaje para MOSFET-D,
no usamos un condensador de desacople y esto es
debido a que ya esta seal se hace inmune a cambios
brusco en su entrada y su alta impedancia y adems el
hecho de ser controlados por voltajes en
VG me
permite una mayor estabilidad de mi punto Q,
permitindome trabajar en la zona activa con gran
facilidad
Por otro lado logramos concluir que los transistores
MOSFET-D (empobrecimiento) presentan igual
comportamiento que un JFET, permitiendo trabajarlos
en zona activa y logrando una amplificacin mucho
ms estable y un punto Q poco variable. A diferencia
del JFET el MOSFET es un transistor efecto de
campo con compuerta aislada, por otro lado este
transistor a diferencia del JFET el cual permite
obtener su mxima corriente
I Dss cuando su
V GS=0 , mientras que el MOSFET adems de
que los de canal-P son controlados por voltajes
V GS negativos y los canal-N por
V GS
positivos, su corriente mxima
I DSS se obtiene en
un punto donde al variar su
V GS=V GS (on)
Se concluye que la configuracin Darlington se usa
como un seguidor de emisor, esto se hace con el fin
de garantizar una seal amplificada en voltaje que es
igual tanto en su entrada como en la salida del
Darlington y cuando se introduce en el Darlington,
obtenemos una amplificacin de corriente suficiente
para amplificar 1 W de potencia con el fin de lograr el
objetivo inicial de la prctica. En la primer etapa
entra una seal de 1V ppk y a su salida obtenemos
una seal de 18Vppk con una corriente de
aproximadamente de 350mA, ya que el beta de en
esta configuracin es de 3296.7, logrando una buena
amplificacin de seal.
Para lograr obtener una buena amplificacin no es
necesario usar un condensador de desacople entre
RE(2) y RL, esto se hace con el fin de obtener
realmente la seal completa a la salida.
BIBLIOGRAFIA
[1] www.datasheetcatalog.net
[2] www.profesormolina.com.ar
[3]http://www.parl.clemson.edu/~wjones/371/chips/in
dex.html
[4] MALVINO, Albert Paul. Principios de
Electrnica. Sexta edicin. Madrid: McGraw-
Hill/Interamericana de Espaa, S. A. U, 2000.
[5] BOYLESTAD, Robert L. NASHELSKY, Louis.
Electrnica: Teora de circuitos y dispositivos
electrnico
Ilustracin 5-seales amplificadas de todas las
etapas