Resumen La prctica consta de un sumador BCD de dos nmeros de cuatro bits y un

posible bit de acarreo. El realizar esta suma dar como resultado un valor mximo
de 18 representado en cinco bits. El objetivo es realizar la suma con el ajuste
respectivo que lleva un sumador de BCD, es decir, los bits de entrada, bit de
acarreo, la suma de un seis en binario para el ajuste en caso de desbordamiento
despus del nueve, bit de acarreo de salida. Todo esto implementado en el CPLD
coolrunner II con un uso de multiplexacin de la seal al ser enviada a los
displays de siete segmentos con ayuda de un reloj.
Usando un divisor de frecuencia, se logra multiplexar la seal que llegan a los
displays, usamos un contador para poder realizar la asignacin en solo dos de
ellos, el tipo de frecuencia que se utilice es muy importante ya que con ella se
puede engaar a la vista de los cambios que va realizando el programa sobre los
displays acerca de la asignacin en los diferentes resultados de la suma. Se logr
hacer este efecto en los displays.

Abstract:
This practice about to BCD adder with two numbers of four bits and a possible input
carry. When the sum is perform
Result a maximum value of 18 represented in five bits. The goal is to make the sum
with the respective setting that has a BCD adder, that is, the input bits, carry
bit, the sum of a six in binary for the setting in case of overflow after nine,
carry bit of output. All this implemented in the CPLD coolrunner II with a use of
multiplexing of the signal when being sent to the seven segment displays with the
help of a clock. Using a frequency divider, it is possible to multiplex the signal
that arrives at the displays, we use a counter to be able to make the assignment in
only two of them, the type of frequency that is used is very important since with
it one can "deceive" In view of the changes made by the program on the displays
about allocation in the different results of the sum. This effect was achieved in
the displays.
Palabras clave de 4 a 5 palabras clave sobre la prctica
-Bit de acarreo
-sumador BCD
-reloj
-multiplexar la seal
-divisor de frecuencia

introduccin

Primero se implement dos nmeros de cuatro bits y un bit de acarreo. Se realiza la

suma binaria bit a bit y arrojando un posible bit de acarreo de salida se realizar
un ajuste dependiendo el resultado. Este ajuste permitir ser un sumador BCD ya que
este restringe nmeros mayores a nueve, colocando un acarreo de salida y reajustar
esa unidad a cero.

DESARROLLO
-Diagrama elctrico del circuito
#

RESULTADOS
El resultado final fue el esperado, a pesar de que hubo diversas dificultades, sin
embargo se logr realizar la suma BCD de dos nmeros. La tabla de verdad de dichos
nmeros es demasiado extensa, pues serian 81 combinaciones posibles, as que para
una mejor comprensin colocaremos el cdigo correspondiente a la operacin y se
explicar cada paso.

En el cdigo se ver un vector A, B y S, en donde A y B son los datos de entrada y

S ser el resultado de la suma de A y B. La variable Ci0 es el bit de entrada, es
un 1 que se le podr sumar si as se desea.
Para poder sumar dos nmeros A y B se debe de realizar la operacin XOR entre
ellos, y como nosotros adems podemos realizar una suma de un bit de entrada,
entonces sern 2 XOR, se tal forma que para el primer dato del resultado S quedar
de la siguiente forma:

S(0)<=Ci0 XOR (A(0) XOR B(0));

Ahora bien, puede haber un bit de acarreo que no se puede representar en el primer
dgito del resultado, as que haremos la siguiente operacin para que sea el bit de
entrada del siguiente dgito.

aux<= (Ci0 AND (A(0) XOR B(0))) OR (A(0) AND B(0));

Una vez realizando estas operaciones, son lo mismo para los dems dgitos del
resultado, siendo el ms significativo S(4) y el menos significativo S(0).

S(1)<=aux XOR (A(1) XOR B(1));

aux1<= (aux AND (A(1) XOR B(1))) OR (A(1) AND B(1));

S(2)<=aux1 XOR (A(2) XOR B(2));

aux2<= (aux1 AND (A(2) XOR B(2))) OR (A(2) AND B(2));

S(3)<=aux2 XOR (A(3) XOR B(3));

S(4)<= (aux2 AND (A(3) XOR B(3))) OR (A(3) AND B(3));

CONCLUSIONES

El uso del sumador fue algo laborioso porque no sabamos cmo implementarlo en
VHDL, sabamos cmo funcionaba la suma con pequeos nmeros del 0 al 9 pero una vez
que este exceda el uso del corrector de la suma de seis cost algo de trabajo. Lo
que se complic en este caso fue mostrar el resultado en los displays porque
estbamos acostumbrados a usar en laboratorio solo dgitos de 0 a 9, despus del 9
ya no representbamos nmeros en los displays porque un solo valor se repeta en
todos los displays por estar conectados en paralelo, estuvimos investigando y
asesorndonos sobre el tema de multiplexar la seal, fue algo difcil entenderlo,
realmente si nos cost trabajo poder aplicar lo dicho tericamente y con algunos
ejemplos vistos al programa, fue ms sencillo despus de ver fsicamente lo que
pasaba al usar la multiplexacin de la seal, el ver el corrimiento de los nmeros
en los displays a baja frecuencia y el uso de los diferentes displays en cada
instante. Tambin hicimos uso de temas como separar unidades y decimas para los
posibles acarreos o excesos de las unidades, es decir, cuando sobrepasaba el nmero
mayor a nueve. Con esta prctica aplicamos muchos temas vistos en clase y sobre
todo de lenguaje VHDL ya que al inicio de querer realizar esta prctica lo
realizamos con componentes fsicos como Sumador BDC, decodificador, push buttons,
etc. Entonces este cambio de realizacin nos dio muchas ideas para implementar la
practica en la tarjeta de desarrollo.
Referencias

M. Morris, Digital Logic and computer design, California state university,

Prentice Hall.
Libreta de apuntes de diseo de sistemas digitales, teora como laboratorio.

N. Chvez, et al. Prcticas de diseo de sistemas digitales, Mexico, Universidad

Nacional Autnoma de Mxico, Facultad de Ingenieria, 2012, pg. 36.
###################################################################################
###################################################################################
###################################################################################
#########################################